CN111491119A - 一种支持全局曝光和卷帘曝光的像元结构 - Google Patents
一种支持全局曝光和卷帘曝光的像元结构 Download PDFInfo
- Publication number
- CN111491119A CN111491119A CN202010322491.7A CN202010322491A CN111491119A CN 111491119 A CN111491119 A CN 111491119A CN 202010322491 A CN202010322491 A CN 202010322491A CN 111491119 A CN111491119 A CN 111491119A
- Authority
- CN
- China
- Prior art keywords
- signal
- mos tube
- exposure
- pixel structure
- low level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Abstract
本发明公开了一种支持全局曝光和卷帘曝光的像元结构,包括8T像素单元和第二选择MOS管,且所述第二选择MOS管的栅极连接信号RS_R,所述第二选择MOS管的漏极连接所述8T像素单元中第一源跟随MOS管的源极,所述第二选择MOS管的源极连接像元结构输出端;当所述像元结构处于全局曝光模式时,所述信号RS_R保持低电平,控制所述第二选择MOS管关断;当所述像元结构处于卷帘曝光模式时,所述信号RS_R在读出阶段保持高电平,控制所述第二选择MOS管导通。本发明提供的像元结构只需在传统8T全局曝光像元的电路基础上增加了第二选择MOS管即可,结构简单,有利于提高集成电路的集成度;本发明在两种曝光模式间的切换只需要改变控制信号即可,操作方便。
Description
技术领域
本发明涉及集成电路领域,具体涉及一种支持全局曝光和卷帘曝光的像元结构。
背景技术
图像传感器是一种能将反映图像信息的光信号转换成电信号的传感器芯片,分为CCD结构与CMOS结构两大类。在如今的图像传感器市场,CMOS图像传感器以其低成本、高速度、低功耗、不断提升的图像质量、以及与CMOS工艺兼容的优点获得广泛的应用。不断发展的应用也对CMOS图像传感器提出了更高的要求,例如速度、图像质量、芯片功耗等。更快的速度、更好的图像质量、更低的功耗不断对CMOS图像传感器的设计提出挑战。
拍摄高速移动的物体在很多方面都有应用。为了能够拍摄高速移动的物体,图像传感器内的每个像元(pixel)需要在几乎同一时刻曝光,即进行光信号至电信号的转换,而传感器芯片的信号处理电路与数据读出电路一半分布在pixel阵列的旁边,不可能在同一时刻度对全阵列的pixel信号进行读出与处理。因而为了能满足拍摄高速移动物体的需求,需要一种pixel能够在曝光后保存自身产生的电信号,等待外围信号读出电路读出,全局像元(global shutter pixel)即为满足这种需求的像元结构。
一种现有的全局曝光像元电路结构如附图1,由于其中包含了M0~M7共8个NMOS管,通常称为8T像元结构。该像元结构通过在全局操作期间,将复位电压和曝光得到的电压信号存储在像元内部的第一电容C1和第二电容C2上,然后再逐行读出,从而实现全局曝光功能。该结构虽然可以实现全局曝光功能,但由于工作过程中像元内部有两次采样动作,引入了较大的噪声,像元最终输出的信号经过了第一源跟随MOS管M2和第二源跟随MOS管M6,进一步增加了噪声和非线性,且由于复位信号和曝光信号分别存储在两个电容上,最终输出的有效信号只有实际的一半,进一步降低了信噪比。
虽然基于8T的全局曝光像元在拍摄高速移动物体时有很大的优点,但由于其输出信噪比较小,在要求低噪声的应用场景中存在很大的缺点。而传统的4T像元,如附图2所示,由于曝光得到的信号输出至像元外只经过了一级源跟随器,且没有在像元内部进行额外的采样,所以其输出信号的信噪比较大,比较适合低噪声应用场景。
综上所述,一种能同时支持全局曝光和卷帘曝光的像元电路能够使得图像传感器芯片的应用范围大幅扩展,非常有利于提升芯片竞争力。
发明内容
本发明的目的是提供一种支持全局曝光和卷帘曝光的像元结构,只需在传统8T全局曝光像元的电路基础上增加了第二选择MOS管即可,结构简单,有利于提高集成电路的集成度;且该像元结构在两种曝光模式间的切换只需要改变控制信号即可,操作方便。
为了实现上述目的,本发明采用如下技术方案:一种支持全局曝光和卷帘曝光的像元结构,包括8T像素单元和第二选择MOS管,且所述第二选择MOS管的栅极连接信号RS_R,所述第二选择MOS管的漏极连接所述8T像素单元中第一源跟随MOS管的源极,所述第二选择MOS管的源极连接像元结构输出端;当所述像元结构处于全局曝光模式时,所述信号RS_R保持低电平,控制所述第二选择MOS管关断;当所述像元结构处于卷帘曝光模式时,所述信号RS_R在读出阶段保持高电平,控制所述第二选择MOS管导通。
进一步地,所述8T像素单元包括光电二极管、传输MOS管、复位MOS管、第一源跟随MOS管、第二源跟随MOS管、第一控制MOS管、第二控制MOS管、第三控制MOS管、第一选择MOS管、第一电容和第二电容;其中,所述传输MOS管的栅极连接信号TX,漏极连接光电二极管,源极连接复位MOS管源极和第一源跟随MOS管栅极;所述复位MOS管栅极连接信号RST,漏极连接电源;所述第一源跟随MOS管漏极连接电源,源极连接第三控制MOS管漏极、第一控制MOS管漏极和第二选择MOS管漏极;所述第三控制MOS管栅极连接信号PC,源极接地;所述第二选择MOS管栅极连接信号RS_R,源极连接所述第一选择MOS管源极和像元结构输出端;所述第一控制MOS管栅极连接信号S1,源极连接第一电容的一端和第二控制MOS管的漏极;所述第二控制MOS管的栅极连接信号S2,源极连接所述第二电容的一端和第二源跟随MOS管栅极,且所述第一点电容和第二电容的另一端接地;所述第二源跟随MOS管漏极连接电源,源极连接第一选择MOS管漏极,所述第一选择MOS管栅极连接信号RS_G。
进一步地,所述全局曝光模式包括曝光阶段、全局读出阶段和逐行读出阶段;其中,曝光阶段:所述信号RST为高电平,信号TX、信号PC、信号S1、信号S2和信号RS_G保持低电平;
全局读出阶段:t1时刻,所述信号PC由低电平转为高电平;t2时刻,所述信号S1和信号S2由低电平转为高电平;t3时刻,所述信号RST由高电平转为低电平;t4时刻,所述信号S2由低电平转为高电平;t5时刻,所述信号TX由低电平转为高电平;t6时刻,所述信号TX由高电平转为低电平;t7时刻,信号S1由高电平转为低电平;
逐行读出阶段:t8时刻,所述信号RST、信号TX、信号RS_G由低电平转为高电平,所述信号PC由高电平转为低电平;t9时刻,信号S2由低电平转为高电平;t10时刻,信号S2由高电平转为低电平;t11时刻,信号RS_G由高电平转为低电平;完成全局曝光模式的一个周期。
进一步地,所述像元结构工作在卷帘曝光模式时,所述信号PC、信号S1、信号S2和信号RS_G均为低电平,所述第三控制MOS管、第一控制MOS管、第二控制MOS管和第二控制MOS管均关断。
进一步地,所述卷帘曝光模式包括曝光阶段和读出阶段,所述信号RS_R在曝光阶段保持低电平,控制所述第二选择MOS管关断;所述信号RS_R在读出阶段保持高电平,控制所述第二选择MOS管导通。
进一步地,所述卷帘曝光模式包括曝光阶段和读出阶段,其中,曝光阶段:所述信号RST为高电平,信号TX和信号RS_R保持低电平;
读出阶段:t1时刻,所述信号RS_R由低电平转为高电平;t2时刻,所述信号RST由高电平转为低电平;t3时刻,所述信号TX由低电平转为高电平;t4时刻,所述信号TX由高电平转为低电平;t5时刻,所述信号RST和信号TX由低电平转为高电平,所述信号RS_R由高电平转为低电平;完成卷帘曝光模式的一个周期。
进一步地,所述8T像素单元还包括电流源,所述电流源正端接像元结构输出端,负端接地。
本发明具有如下有益效果:本发明能够支持全局曝光和卷帘曝光两种模式,两种模式间切花只需改变控制信号波形即可,使用方便、灵活;本发明像元结构只需在传统8T全局曝光像元的电路基础上增加了第二选择MOS管即可,结构简单,有利于提高集成电路的集成度。
附图说明
附图1为传统8T像元结构示意图;
附图2为传统4T像元结构示意图;
附图3为本发明一种支持全局曝光和卷帘曝光的像元结构示意图;
附图4为本发明像元结构在全局曝光模式下的结构示意图;
附图5为本发明像元结构在全局曝光模式下的时序控制图;
附图6为本发明像元结构在卷帘曝光模式下的结构示意图;
附图7为本发明像元结构在卷帘曝光模式下的时序控制图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明的具体实施方式做进一步的详细说明。
本发明提供的一种支持全局曝光和卷帘曝光的像元结构,包括8T像素单元和第二选择MOS管,8T像素单元可以采用现有技术中的8T像素单元结构。第二选择MOS管的栅极连接信号RS_R,第二选择MOS管的漏极连接8T像素单元中第一源跟随MOS管的源极,第二选择MOS管的源极连接像元结构输出端。当像元结构处于全局曝光模式时,信号RS_R保持低电平,控制第二选择MOS管关断,本发明像元结构仍然采用现有技术中8T像素单元原理进行全局曝光。当像元结构处于卷帘曝光模式时,信号RS_R保持高电平,控制第二选择MOS管导通,通过第二选择MOS管实现像元的信号读出。
如附图3所示,本发明8T像素单元包括光电二极管D0、传输MOS管M0、复位MOS管M1、第一源跟随MOS管M2、第二源跟随MOS管M6、第一控制MOS管M4、第二控制MOS管M5、第三控制MOS管M3、第一选择MOS管M7、第一电容C1、第二电容C2和电流源,在该8T像素单元基础上增加了第二选择MOS管M8。其中,传输MOS管M0的栅极连接信号TX,漏极连接光电二极管D0,源极连接复位MOS管M1源极和第一源跟随MOS管M2栅极;复位MOS管M1栅极连接信号RST,漏极连接电源VDD;第一源跟随MOS管M2漏极连接电源VDD,源极连接第三控制MOS管M3漏极、第一控制MOS管M4漏极和第二选择MOS管M5漏极;第三控制MOS管M3栅极连接信号PC,源极接地;第二选择MOS管M8栅极连接信号RS_R,源极连接第一选择MOS管M7源极和像元结构输出端VOUT;第一控制MOS管M4栅极连接信号S1,源极连接第一电容C1的一端和第二控制MOS管M5的漏极;第二控制MOS管M5的栅极连接信号S2,源极连接第二电容C2的一端和第二源跟随MOS管M6栅极,且第一点电容C1和第二电容C2的另一端接地;第二源跟随MOS管M6漏极连接电源,源极连接第一选择MOS管M7漏极,第一选择MOS管M7栅极连接信号RS_G;电流源IB正端接像元结构输出端VOUT,负端接地。
请参阅附图4和附图5,当像元结构工作在全局曝光模式时,信号RS_R保持低电平,第二选择MOS管关断,即此时第二选择MOS管在像元中不起作用,本发明像元结构按照传统的8T全局曝光方式进行工作,且新增的第二选择MOS管M8在此过程中一直保持关断,因而不会影响全局曝光像元的性能指标。全局曝光模式包括曝光阶段、全局读出阶段和逐行读出阶段;其中,曝光阶段:信号RST为高电平,信号TX、信号PC、信号S1、信号S2和信号RS_G保持低电平;
全局读出阶段:t1时刻,信号PC由低电平转为高电平;t2时刻,信号S1和信号S2由低电平转为高电平;t3时刻,信号RST由高电平转为低电平;t4时刻,信号S2由低电平转为高电平;t5时刻,信号TX由低电平转为高电平;t6时刻,信号TX由高电平转为低电平;t7时刻,信号S1由高电平转为低电平;
逐行读出阶段:t8时刻,信号RST、信号TX、信号RS_G由低电平转为高电平,信号PC由高电平转为低电平;t9时刻,信号S2由低电平转为高电平;t10时刻,信号S2由高电平转为低电平;t11时刻,信号RS_G由高电平转为低电平;完成全局曝光模式的一个周期。
请参阅附图6和附图7,当像元结构工作在卷帘曝光模式时,信号PC、信号S1、信号S2和信号RS_G均为低电平,第三控制MOS管、第一控制MOS管、第二控制MOS管和第二控制MOS管均关断,在像元中不起作用。具体的,卷帘曝光模式包括曝光阶段和读出阶段,其中,曝光阶段:信号RST为高电平,信号TX和信号RS_R保持低电平;
读出阶段:t1时刻,信号RS_R由低电平转为高电平;t2时刻,信号RST由高电平转为低电平;t3时刻,信号TX由低电平转为高电平;t4时刻,信号TX由高电平转为低电平;t5时刻,信号RST和信号TX由低电平转为高电平,信号RS_R由高电平转为低电平;完成卷帘曝光模式的一个周期。
由于此时曝光得到的信号输出至像元外只经过了第一源跟随MOS管M2,且没有在像元内部进行额外的采样,所以其输出信号的信噪比较大,比较适合低噪声应用场景。
本发明两种模式后续的读出电路处理信号的方式可以完全共用。由于在图像传感器芯片设计时很容易实现控制信号的时序切换,因而应用本发明像元结构的图像传感器芯片能够很容易地设计为可以支持全局曝光模式和卷帘曝光模式。
由于可以通过修改控制时序实现全局曝光模式和卷帘曝光模式的切换,本发明提出的像元结构使用灵活;本发明像元结构只需在传统8T全局曝光像元的电路基础上增加了第二选择MOS管即可,结构简单,有利于提高集成电路的集成度。
以上所述仅为本发明的优选实施例,所述实施例并非用于限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明所附权利要求的保护范围内。
Claims (7)
1.一种支持全局曝光和卷帘曝光的像元结构,其特征在于,包括8T像素单元和第二选择MOS管,且所述第二选择MOS管的栅极连接信号RS_R,所述第二选择MOS管的漏极连接所述8T像素单元中第一源跟随MOS管的源极,所述第二选择MOS管的源极连接像元结构输出端;当所述像元结构处于全局曝光模式时,所述信号RS_R保持低电平,控制所述第二选择MOS管关断;当所述像元结构处于卷帘曝光模式时,所述信号RS_R在读出阶段保持高电平,控制所述第二选择MOS管导通。
2.根据权利要求1所述的一种支持全局曝光和卷帘曝光的像元结构,其特征在于,所述8T像素单元包括光电二极管、传输MOS管、复位MOS管、第一源跟随MOS管、第二源跟随MOS管、第一控制MOS管、第二控制MOS管、第三控制MOS管、第一选择MOS管、第一电容和第二电容;其中,所述传输MOS管的栅极连接信号TX,漏极连接光电二极管,源极连接复位MOS管源极和第一源跟随MOS管栅极;所述复位MOS管栅极连接信号RST,漏极连接电源;所述第一源跟随MOS管漏极连接电源,源极连接第三控制MOS管漏极、第一控制MOS管漏极和第二选择MOS管漏极;所述第三控制MOS管栅极连接信号PC,源极接地;所述第二选择MOS管栅极连接信号RS_R,源极连接所述第一选择MOS管源极和像元结构输出端;所述第一控制MOS管栅极连接信号S1,源极连接第一电容的一端和第二控制MOS管的漏极;所述第二控制MOS管的栅极连接信号S2,源极连接所述第二电容的一端和第二源跟随MOS管栅极,且所述第一点电容和第二电容的另一端接地;所述第二源跟随MOS管漏极连接电源,源极连接第一选择MOS管漏极,所述第一选择MOS管栅极连接信号RS_G。
3.根据权利要求2所述的一种支持全局曝光和卷帘曝光的像元结构,其特征在于,所述全局曝光模式包括曝光阶段、全局读出阶段和逐行读出阶段;其中,曝光阶段:所述信号RST为高电平,信号TX、信号PC、信号S1、信号S2和信号RS_G保持低电平;
全局读出阶段:t1时刻,所述信号PC由低电平转为高电平;t2时刻,所述信号S1和信号S2由低电平转为高电平;t3时刻,所述信号RST由高电平转为低电平;t4时刻,所述信号S2由低电平转为高电平;t5时刻,所述信号TX由低电平转为高电平;t6时刻,所述信号TX由高电平转为低电平;t7时刻,信号S1由高电平转为低电平;
逐行读出阶段:t8时刻,所述信号RST、信号TX、信号RS_G由低电平转为高电平,所述信号PC由高电平转为低电平;t9时刻,信号S2由低电平转为高电平;t10时刻,信号S2由高电平转为低电平;t11时刻,信号RS_G由高电平转为低电平;完成全局曝光模式的一个周期。
4.根据权利要求2所述的一种支持全局曝光和卷帘曝光的像元结构,其特征在于,所述像元结构工作在卷帘曝光模式时,所述信号PC、信号S1、信号S2和信号RS_G均为低电平,所述第三控制MOS管、第一控制MOS管、第二控制MOS管和第二控制MOS管均关断。
5.根据权利要求4所述的一种支持全局曝光和卷帘曝光的像元结构,其特征在于,所述卷帘曝光模式包括曝光阶段和读出阶段,所述信号RS_R在曝光阶段保持低电平,控制所述第二选择MOS管关断;所述信号RS_R在读出阶段保持高电平,控制所述第二选择MOS管导通。
6.根据权利要求4所述的一种支持全局曝光和卷帘曝光的像元结构,其特征在于,所述卷帘曝光模式包括曝光阶段和读出阶段,其中,曝光阶段:所述信号RST为高电平,信号TX和信号RS_R保持低电平;
读出阶段:t1时刻,所述信号RS_R由低电平转为高电平;t2时刻,所述信号RST由高电平转为低电平;t3时刻,所述信号TX由低电平转为高电平;t4时刻,所述信号TX由高电平转为低电平;t5时刻,所述信号RST和信号TX由低电平转为高电平,所述信号RS_R由高电平转为低电平;完成卷帘曝光模式的一个周期。
7.根据权利要求2所述的一种支持全局曝光和卷帘曝光的像元结构,其特征在于,所述8T像素单元还包括电流源,所述电流源正端接像元结构输出端,负端接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010322491.7A CN111491119A (zh) | 2020-04-22 | 2020-04-22 | 一种支持全局曝光和卷帘曝光的像元结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010322491.7A CN111491119A (zh) | 2020-04-22 | 2020-04-22 | 一种支持全局曝光和卷帘曝光的像元结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111491119A true CN111491119A (zh) | 2020-08-04 |
Family
ID=71812893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010322491.7A Withdrawn CN111491119A (zh) | 2020-04-22 | 2020-04-22 | 一种支持全局曝光和卷帘曝光的像元结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111491119A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112670308A (zh) * | 2020-12-25 | 2021-04-16 | 成都微光集电科技有限公司 | 像素单元 |
CN115802186A (zh) * | 2023-01-31 | 2023-03-14 | 天津海芯微电子技术有限公司 | 一种低噪声全局曝光像素结构及其工作方法 |
WO2024046233A1 (zh) * | 2022-08-30 | 2024-03-07 | 维沃移动通信有限公司 | 图像传感器像素电路、图像传感器及电子设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101330577A (zh) * | 2008-08-01 | 2008-12-24 | 李斌桥 | 可变换工作模式的cmos图像传感器有源像素及其图像传感器 |
US20090303362A1 (en) * | 2008-06-06 | 2009-12-10 | Sony Corporation | Solid state image capture device and camera system |
CN104067628A (zh) * | 2012-01-19 | 2014-09-24 | Vid拓展公司 | 用于支持对观看条件自适应的视频传输的方法和系统 |
CN104333720A (zh) * | 2014-11-12 | 2015-02-04 | 上海集成电路研发中心有限公司 | 高帧率全局像元cmos图像传感器及其信号传输方法 |
CN108305884A (zh) * | 2017-02-03 | 2018-07-20 | 思特威电子科技(美国)有限公司 | 像素单元和形成像素单元的方法及数字相机成像系统组件 |
US20180227523A1 (en) * | 2017-02-03 | 2018-08-09 | SmartSens Technology (U.S.), Inc. | Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds |
CN110418083A (zh) * | 2018-04-28 | 2019-11-05 | 思特威(上海)电子科技有限公司 | 具有hdr模式的tof像素电路及测距系统 |
-
2020
- 2020-04-22 CN CN202010322491.7A patent/CN111491119A/zh not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090303362A1 (en) * | 2008-06-06 | 2009-12-10 | Sony Corporation | Solid state image capture device and camera system |
CN101330577A (zh) * | 2008-08-01 | 2008-12-24 | 李斌桥 | 可变换工作模式的cmos图像传感器有源像素及其图像传感器 |
CN104067628A (zh) * | 2012-01-19 | 2014-09-24 | Vid拓展公司 | 用于支持对观看条件自适应的视频传输的方法和系统 |
CN104333720A (zh) * | 2014-11-12 | 2015-02-04 | 上海集成电路研发中心有限公司 | 高帧率全局像元cmos图像传感器及其信号传输方法 |
CN108305884A (zh) * | 2017-02-03 | 2018-07-20 | 思特威电子科技(美国)有限公司 | 像素单元和形成像素单元的方法及数字相机成像系统组件 |
US20180227523A1 (en) * | 2017-02-03 | 2018-08-09 | SmartSens Technology (U.S.), Inc. | Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds |
CN110418083A (zh) * | 2018-04-28 | 2019-11-05 | 思特威(上海)电子科技有限公司 | 具有hdr模式的tof像素电路及测距系统 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112670308A (zh) * | 2020-12-25 | 2021-04-16 | 成都微光集电科技有限公司 | 像素单元 |
CN112670308B (zh) * | 2020-12-25 | 2023-05-02 | 成都微光集电科技有限公司 | 像素单元 |
WO2024046233A1 (zh) * | 2022-08-30 | 2024-03-07 | 维沃移动通信有限公司 | 图像传感器像素电路、图像传感器及电子设备 |
CN115802186A (zh) * | 2023-01-31 | 2023-03-14 | 天津海芯微电子技术有限公司 | 一种低噪声全局曝光像素结构及其工作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111491119A (zh) | 一种支持全局曝光和卷帘曝光的像元结构 | |
CN101924555B (zh) | A/d转换器、固态图像捕捉装置和电子信息设备 | |
US6498576B1 (en) | Selective analog-to-digital conversion for a digital pixel sensor | |
US6215113B1 (en) | CMOS active pixel sensor | |
CN101299797B (zh) | 固体图像传感装置和图像传感系统 | |
US7030922B2 (en) | Image pickup apparatus which reduces noise generated in an amplifier transistor | |
TWI533698B (zh) | 具有圖元內記憶體的高動態範圍圖像感測器 | |
US6133563A (en) | Sensor cell having a soft saturation circuit | |
JP4558216B2 (ja) | Cmosイメージセンサーのアクティブピクセル回路 | |
JP2001128070A (ja) | 自己補償型相関二重サンプリング回路 | |
KR100403290B1 (ko) | 아날로그 기억장치 어레이를 위한 고속 독출 아키텍처 | |
US9344652B2 (en) | Photoelectric conversion apparatus and image pickup system including an ad conversion unit to convert a signal into a digital signal | |
JP2009077381A (ja) | 固体撮像素子 | |
CN110519538B (zh) | 一种基于忆阻器的像元电路和图像传感器 | |
JP2005295346A (ja) | 増幅型固体撮像装置 | |
JP5868056B2 (ja) | 光電変換装置、焦点検出装置及び撮像システム | |
CN112351229B (zh) | 像素存储电路、像素读出电路及其时序控制方法 | |
JP2015119340A (ja) | 光電変換装置の駆動方法 | |
CN114449187B (zh) | 图像传感器以及图像感测方法 | |
JP2015095874A (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
CN110336965B (zh) | 用于cmos图像传感器的有源像素摆幅扩展系统及方法 | |
CN109951658B (zh) | 一种cmos图像传感器及其读出电路 | |
KR20050079095A (ko) | Cmos 이미지 센서의 클램프 회로 | |
JP2010273383A (ja) | 撮像装置 | |
JP3410042B2 (ja) | 固体撮像装置およびその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200804 |
|
WW01 | Invention patent application withdrawn after publication |