CN111416953B - 全局快门图像传感器像素结构及其信号采样读取方法 - Google Patents
全局快门图像传感器像素结构及其信号采样读取方法 Download PDFInfo
- Publication number
- CN111416953B CN111416953B CN202010115883.6A CN202010115883A CN111416953B CN 111416953 B CN111416953 B CN 111416953B CN 202010115883 A CN202010115883 A CN 202010115883A CN 111416953 B CN111416953 B CN 111416953B
- Authority
- CN
- China
- Prior art keywords
- switching element
- amplifier
- unit
- storage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种全局快门图像传感器像素结构及其信号采样读取方法,所述像素结构包括感光单元、存储单元以及输出单元,所述感光单元与所述存储单元连接,所述存储单元与所述输出单元连接,所述存储单元包括第一放大器,所述第一放大器与所述感光单元连接,所述输出单元包括第二放大器,所述第二放大器与所述存储单元连接;所述感光单元用于产生复位信号和采集图像信号,所述存储单元用于放大,采样,存储全局曝光产生的复位信号和图像信号所述输出单元用于放大输出所述复位信号和图像信号,以获得有效的实现相关双采样的图像信息。本全局快门像素电路结构改善了现有全局曝光图像传感器技术中信号输出幅度减半的问题。
Description
技术领域
本发明涉及半导体图像传感器领域,尤其涉及一种全局快门图像传感器像素结构及其信号采样读取方法。
背景技术
CMOS图像传感器是目前广泛使用的将光信号转换为电信号的成像装置,它主要有两种快门实现方式,卷帘快门(rolling shutter)和全局快门(global shutter)。卷帘快门是通过像素阵列逐行曝光的方式实现的,每个独立的行在完成前一帧当前像素行的读出后即可以开始下一帧的曝光。每行开始曝光的最短时间延迟为每行的读取时间。这样周期性的读取图像,使得每一行的曝光时间相同,但在曝光的起止点不同。如果成像区域有运动物体,则扫描得到的图像将会出现失真。为了解决这种失真就需要全局快门的帮助。全局快门图像传感器所有像素点同时开始曝光,同时结束曝光。光电转换结束后整个阵列再按顺序读出得到一幅完整的图片。全局快门图像传感器像素结构与卷帘快门像素结构最主要的区别是在每个像素中增加了信号存储单元,以实现全局曝光的信号存储。全局快门像素在曝光结束后同时将感光元件光电转换所得的信号存入存储单元。这样感光元件在电荷存储完成就可以开始下一段曝光,而存储单元中的信号却不会受影响。全局快门的像素有各种实现方式,其中存储信号在电压域的实现方式因为工艺实现简单,易于在背照式图像传感器中实现,有着广泛的应用。前人提出了很多种全局快门的像素结构,但是要么存在输出信号幅度减半的问题,要么有较大的输出固定偏差,影响成像。
发明内容
本发明的主要目的在于提供一种全局快门图像传感器像素结构,可以解决现有实现技术中输出信号幅度减半的问题,并且具有较小的固定输出偏差和寄生光敏感度。
为实现上述目的,本发明提供了一种全局快门图像传感器像素结构,所述全局快门图像传感器像素结构包括感光单元、存储单元以及输出单元,所述感光单元与所述存储单元连接,所述存储单元与所述输出单元连接,所述存储单元包括第一放大器,所述第一放大器与所述感光单元连接,所述输出单元包括第二放大器,所述第二放大器与所述存储单元连接;所述感光单元用于产生复位信号和采集图像信号,所述存储单元用于放大和采样存储全局曝光的复位信号和图像信号,所述输出单元用于放大输出所存储的复位信号和图像信号,以获得有效的全局曝光图像信息。
进一步地,所述感光单元包括感光元件、第一开关元件、第二开关元件、悬浮节点,所述感光元件与所述第一开关元件的一端连接,所述第一开关元件的另一端接入所述悬浮节点,所述第一开关元件控制所述感光元件经光电转换积累的电荷的传输,所述第二开关元件的一端接入所述悬浮节点,所述第二开关元件的另一端接入电源电压。
进一步地,所述存储单元还包括第三开关元件、第四开关元件、第一存储电容以及第二存储电容,所述第三开关元件的一端与所述第一放大器连接,所述第三开关元件的另一端与所述第四开关元件连接;所述第三开关元件与所述第四开关元件之间设置有第一存储节点,所述第一存储电容的一端接入所述第一存储节点,以存储采样获得的图像信号;所述第二存储电容与所述第四开关元件连接,以存储采样获得的复位信号;所述第四开关元件和第二存储电容之间设置有第二存储节点。
进一步地,所述输出单元包括还包括第五开关元件和第六开关元件,所述第五开关元件的第一端接入电源电压,所述第五开关元件的第二端与所述第二放大器连接,所述第六开关元件与所述第二放大器连接,用于使能像素的输出。
进一步地,所述第二放大器包括第二源极跟随器,所述第二源极跟随器的第一端接入所述第五开关元件,所述第二源极跟随器的第二端接入所述第六开关元件连接,所述第二源极跟随器的第三端接入电源电压。
进一步地,所述第一放大器包括第一源极跟随器,所述第一源极跟随器的一端接入所述感光单元,以接收所述感光单元的复位信号或图像信号,并将所述复位信号或图像信号进行放大。
进一步地,所述第一源极跟随器包括第一放大元件以及第二放大元件,所述第一放大元件的第一端接入所述悬浮节点,所述第一放大元件的第二端接入电源电压,所述第一放大元件的第三端接入第二放大元件;所述第三开关元件接入所述第一放大元件与所述第二放大元件之间,以接收经过所述第一放大元件和第二放大元件放大的复位信号或图像信号。
进一步地,所述第一源极跟随器包括第三放大元件,所述第三放大元件的第一端接入悬浮节点,所述第三放大元件的第二端接入可变电压源,所述第三放大元件的第三端接入第三开关元件,以传输经过所述第三放大元件处理的复位信号或图像信号。
本发明还提供一种信号采样读取方法,应用于上述所述的全局快门图像传感器像素结构,所述感光单元包括感光元件、第一开关元件、第二开关元件以及悬浮节点,所述感光元件与所述第一开关元件的一端连接,所述第一开关元件的另一端接入所述悬浮节点,所述第二开关元件的一端接入所述悬浮节点,所述第二开关元件的另一端接入电源电压;所述存储单元包括第三开关元件、第四开关元件、第一存储电容以及第二存储电容,所述第三开关元件的一端与所述第一放大器连接,所述第三开关元件的另一端与所述第四开关元件连接;所述第三开关元件与所述第四开关元件之间设置有第一存储节点,所述第一存储电容的一端接入所述第一存储节点;所述第四开关元件和第二存储节点之间设置有第二存储节点;所述输出单元包括还包括第五开关元件和第六开关元件,所述第五开关元件的第一端接入电源电压,所述第五开关元件的第二端与所述第二放大器连接,所述第六开关元件与所述第二放大器连接,用于使能像素的输出,所述信号采集方法包括:
所述感光单元进行复位,开始曝光;
所述第二开关元件关断后所述存储单元中的第四开关元件关断,所述感光单元产生的第一复位信号经过所述第一放大器放大后,被采样存储在所述第二存储电容;
所述感光单元中的第一开关元件导通,感光元件曝光积累的第一图像信号传输到悬浮节点;
所述存储单元中的第三开关元件关断,所述感光元件积累的第一图像信号经过所述第一放大器放大后,被采样到第一存储电容;
所述输出单元的第六开关元件的控制信号由低电平升至高电平,第五开关元件保持导通,与所述第五开关元件连接的第二放大器获得第二复位信号;
所述第五开关元件关断后所述存储单元的第四开关元件导通,所述第二存储节点电荷与所述第一存储节点电荷共享,其电压由第一复位信号跳至第一图像信号,根据电荷守恒定律,所述输出单元和第二存储电容之间的节点电压也随所述第二存储节点电压变化,所述输出单元输出第二图像信号;
根据所述输出单元输出所述第二复位信号和第二图像信号,以进行相关双采样获得图像信息。
进一步地,所述第一放大器包括第三放大元件,所述第三放大元件的第一端接入悬浮节点,所述第三放大元件的第二端接入可变电压源,所述第三放大元件的第三端接入第三开关元件;
“所述存储单元中的第四开关元件关断,所述感光单元的第一复位信号经过所述第一放大器放大后,被采样到所述第二存储电容”还包括:
第三放大元件的可变电压源在第二开关元件关断前后由高电平降至低电平,在第四开关元件关断前由低电平升至高电平;
“所述存储单元中的第三开关元件关断,所述感光元件积累的第一图像信号经过所述第一放大器放大后,被采样到第一存储电容”还包括:
第三放大元件的可变电压源在第一开关元件关断前后由高电平降至低电平,在第三开关元件关断之前由低电平升至高电平。
本发明的有益效果在于,全局快门图像传感器像素结构的信号输出过程中没有信号减半的问题,且结果与FD点的KTC噪声无关,仅与像素光电转换积累的电荷有关,极大的减小了像素的读出噪声。
附图说明
图1为本发明全局快门图像传感器像素结构的电路示意图;
图2为本发明全局快门图像传感器像素结构的第一实施例的电路示意图;
图3为本发明信号采集方法的流程示意图;
图4为本发明全局快门图像传感器像素结构的第一实施例工作时的时序示意图;
图5为本发明全局快门图像传感器像素结构的第二实施例的电路示意图;
图6为本发明全局快门图像传感器像素结构的第二实施例工作时的时序示意图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要说明的是,在本发明中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
请参看图1是本发明全局快门图像传感器像素结构的电路示意图。请参看图2,图2为本发明全局快门图像传感器像素结构的第一实施例的电路示意图。所述像素结构包括感光单元10、存储单元20以及输出单元30,所述感光单元10与所述存储单元20连接,所述存储单元20与所述输出单元30连接,所述存储单元20包括第一放大器AMP1,所述第一放大器AMP1的一端与所述感光单元10连接,所述输出单元30包括第二放大器AMP2,所述第二放大器AMP2与所述存储单元20连接。
在本发明实施例中,所述感光单元10用于产生复位信号和采集图像信号,并存储至所述存储单元20,并由存储单元20发送至输出单元30进行图像输出。具体的,在存储单元20完成所有信号的存储时,感光单元10即可进行下一次的曝光。具体的,第一放大器AMP1用于放大感光单元10输出的第一复位信号和第一图像信号,第二放大器AMP2用于放大第二复位信号和第二图像信号,以进行相位采样。
优选的,所述感光单元10包括感光元件PD、第一开关元件M1、第二开关元件M2、以及悬浮节点FD,所述感光元件PD与所述第一开关元件M1的一端连接,所述第一开关元件M1的另一端接入所述悬浮节点FD,所述第二开关元件M2的一端接入所述悬浮节点FD,所述第二开关元件M2的另一端接入电源电压VDD。
具体的,在本发明实施例中,第一开关元件M1、第二开关元件M2均为晶体管,感应节点电容C2为寄生电容或常规的电容元件。其中,感光元件PD接入第一开关元件M1的源极端或漏极端,第一开关元件M1的漏极端或源极端接入悬浮节点FD,形成浮动扩散区,第一开关元件M1的栅极端接入TX信号,用以控制第一开关元件M1的导通。第二开关元件M2的源极或漏极端接入悬浮节点FD,漏极端或源极端接入电源VDD,且第二开关元件M2的栅极端由RST信号控制。感光元件PD经过光电转换积累的电荷,由第一开关元件M1控制传输。
优选的,所述存储单元20还包括第三开关元件M3、第四开关元件M4、第一存储电容C0以及第二存储电容C1,所述第三开关元件M3的一端与所述第一放大器AMP1连接,所述第三开关元件M3的另一端与所述第四开关元件M4连接,第三开关元件M3与第四开关元件M4之间设置有所述第一存储节点B,所述第一存储电容C0的一端接入所述第一存储节点B;所述第四开关元件M4和第二存储电容C1之间设置有第二存储节点C,所述第二存储电容C1的另一端与输出单元30连接于D点。所述第三开关元件M3与所第四开关元件M4控制采样复位信号或图像信号存储在第一存储电容C0或第二存储电容C1,具体过程见后述信号采样读取方法。
具体的,第三开关元件M3、第四开关元件M4均为晶体管,第三开关元件M3的栅极端接入S0信号,以控制第三开关元件M3的开断,所述第四开关元件M4接入S1信号,以控制第四开关元件M4的开断。所述第一存储电容C0一端可接地,或接入固定电平,以用于采样存储悬浮节点FD的信号电平。第二存储电容C1可用于采样存储悬浮节点FD存储的复位电平。
优选的,所述输出单元30包括还包括第五开关元件M8和第六开关元件M9,所述第五开关元件M8的第一端接入电源电压VDD,所述第五开关元件M8的第二端与所述第二放大器AMP2连接,所述第二放大器AMP2与所述第六开关元件M9连接,用于使能像素的输出。
具体的,所述第二放大器AMP2包括第二源极跟随器M10,所述第二源极跟随器M10的第一端接入所述第五开关元件M8,所述第二源极跟随器M10的第二端接入所述第六开关元件M9连接,所述第二源极跟随器的第三端接入电源电压VDD。
优选的,所述第一放大器AMP1包括第一源极跟随器,所述第一源极跟随器的一端接入所述感光单元10,以接收所述感光单元10的复位信号或图像信号,并将所述复位信号或图像信号进行放大。
在第一实施例中,所述第一放大器AMP1包括第一放大元件M5以及第二放大元件M6,所述第一放大元件M5的第一端接入所述悬浮节点FD,所述第一放大元件M5的第二端接入电源电压VDD,所述第一放大元件M5的第三端接入第二放大元件M6,所述第三开关元件M3接入所述第一放大元件M5与所述第二放大元件M6之间,以接收经过所述第一放大元件M5和第二放大元件M6放大的复位信号或图像信号。
具体地,第一放大元件M5以及第二放大元件M6均为晶体管,通过第一放大元件M5以及第二放大元件M6构成源极跟随器,以实现对第一放大电路的信号进行增益。
本实施例还提供应用于第一实施例全局快门图像传感器像素结构的信号采集方法,请参看图3,所述信号采集方法包括:
步骤S10:所述感光单元进行复位,开始曝光;
步骤S11:所述第二开关元件关断后所述存储单元中的第四开关元件关断,所述感光单元的第一复位信号经过所述第一放大器放大后,被采样存储在所述第二存储电容;
步骤S12:所述感光单元中的第一开关元件先导通再关断,感光元件曝光积累的第一图像信号传输到悬浮节点;
步骤S13:所述存储单元中的第三开关元件关断,所述感光元件积累的第一图像信号经过所述第一放大器放大后,被采样到第一存储电容;
步骤S14:所述输出单元的第六开关元件的控制信号由低电平升至高电平,第五开关元件保持导通,与所述第五开关元件连接的第二放大器获得第二复位信号;
步骤S15:所述第五开关元件关断后所述存储单元的第四开关元件导通,所述第二存储节点电荷与所述第一存储节点电荷共享,其电压由第一复位信号跳至第一图像信号,根据电荷守恒定律,所述输出单元和第二存储电容之间的节点电压也随所述第二存储节点电压变化,所述输出单元输出第二图像信号;
步骤S16:根据所述输出单元输出所述第二复位信号和第二图像信号,以进行相关双采样获得图像信息。
在本实施例中,感光单元10的第一复位信号和第二图像信号分别存储在第二存储电容C1和第一存储电容C0中。第六开关元件M9的控制信号SEL由低电平升至高电平,第五开关元件M8导通,因第五开关元件M8连接电源电压VDD,第二放大开关AMP2获得第二复位信号,第二复位信号为VDD。因第五开关元件M8关断,第四开关元件M4导通,存储在第二存储电容C1和第一存储电容C0的第一复位信号和第一图像信号电荷共享,获得第二图像信号,输出第二图像信号至第二放大器AMP2,输出单元最后输出第二复位信号和第二图像信号差值至模数转换器,获得图像结果。可以理解的,第二存储电容的第一复位信号是为了与第一存储电容的第一图像信号做电荷共享,实现差值计算,获得第二图像信号,再与第二复位信号进行差值运算,完成相关双采样。通过上述对感光单元的复位信号和图像信号进行处理,增加了输出的复位信号和图像信号之间的相关性,图像结果更准确。
请参看图4,图4为第一实施例的时序示意图,
在T0时刻,第一开关元件M1的控制信号TX信号由低电平升到高电平,第一开关元件M1导通,感光元件PD复位。
在T1时刻,第一开关元件M1的控制信号TX信号由高电平降为低电平,全局快门像素开始曝光。
在T2时刻,第三开关元件M3、第四开关元件M4、第五开关元件M8以及第二放大元件M6的控制信号S0,S1,S2和PC信号的电平上升到一个偏置电压,开始全局采样。
在T3时刻,第二开关元件M2的控制信号RST信号由高电平降低到低电平,第二开关元件M2关断,开始电荷的全局存储操作。具体的,此时悬浮节点FD的第一复位信号为:
其中,VDD为像素的电源电压,ΔVrst为因RST信号通过时钟馈通引起的悬浮节点FD的压降,Vnktcfd为RST下降引入的KTC噪声。
在T4时刻,第四开关元件M4的源极连接的S1信号由高电平降至低电平,第四开关元件M4关断,悬浮节点FD的第一复位信号Vrst被采样到第二存储电容C1中,此时结束复位信号的全局采样,且此时第四开关元件M4与第二存储电容C1之间还包括第二存储节点C,该第二存储节点C存储的电平为:Vc_t4=Asf1Vrst-ΔVm30。其中Asf1为第一放大器AMP1的增益,ΔVm30为S1信号下降时因时钟馈通引入的压降。
在T5时刻,第二放大元件M6输入的PC信号由偏置电压降至低电平,第二放大元件M6关断,该时PC端的电压也可维持在偏置电压状态,如图中虚线所示。
在T6时刻,输入第二开关元件M2的TX信号由低电平升至高电平,第一开关元件M1导通,感光元件PD中积累的图像电荷开始传输到悬浮节点FD节点。
在T7时刻,感光元件PD中图像电荷传输完毕,TX信号由高电平降至低电平,第一开关元件M1关断,此时曝光结束。此时悬浮节点FD的第一图像信号为:
Vsig=Vrst-ΔVsig…②,
其中ΔVsig为感光元件PD传输过来的电荷引起的悬浮节点FD下降的电压。
在T8时刻,PC信号由低电平上升到一个偏置电压,此时第一放大元件M5和第二放大元件M6所构成的源极跟随器正常工作,在一些实施例中,T3时刻PC信号不下降,此时也维持之前的电压值。
在T9时刻,控制第三开关元件M3的控制信号S0信号由高电平降至低电平,第三开关元件M3关断,悬浮节点的第一图像信号Vsig被采样到第一存储电容C0。此时结束信号电平的全局采样,第一存储节点B存储的电平为:
Vbt9=Asf1Vsig=Asf1Vrst-Asf1ΔVsig-ΔVm2…③,
其中ΔVm2为S0信号下降时由时钟馈通引入的压降。
在T10时刻,PC信号由偏置电压降至低电平,第二放大元件M6关断。
在T11时刻,第二开关元件M2的接收到的RST信号由低拉高,悬浮节点FD被复位,此时结束全局存储操作。此后可以全局快门图像传感器像素结构可在任意时刻开始新一次的全局曝光。
在T12时刻,开始像素信号的读出。相应行的输出开关接受到SEL信号由低电平升到高电平,第六开关元件M9开关导通。第一个读出的电平为第二复位信号:
Vrsto=Asf2VDD…④,
其中Asf2为第二放大器AMP2的增益。
在T13时刻,结束第二复位信号的读出;第五开关元件M8的S2信号由高电平降至低电平,第五开关元件M8关断。此时连接点D点的电平值为:
Vd_t13=VDD-ΔVm4…⑤。
其中,ΔVm4为因S2信号通过时钟馈通引入的压降。因为第二存储节点C是浮动的,此时存储在第二存储节点C的第一复位信号也会产生一样的压降,记为:
Vc_t13=Vc_t4-ΔVm4=Asf1Vrst-ΔVm30-ΔVm4…⑥。
在T14时刻,第四开关元件M4接入的S1信号由低电平升至高电平,第四开关元件M4导通,读出第二图像信号。此时因第一存储节点B和第二存储节点C电荷共享,第二存储节点C的电平变为:
Vct14=Asf1Vsig+ΔVm31…⑦,
其中ΔVm31为S1信号上升时由时钟馈通引入的电压升高。而D点会跟随第二存储节点C的变化,其值为:
从最终从输出单元30读出的第二图像信号为:
Vsigo=Asf2(VDD-Asf1ΔVsig-ΔVm2+ΔVm30+ΔVm31)…⑨,
其中Asf2为第二放大器AMP2的增益。
在T15时刻,信号电平读出完毕,S1信号由高电平降至低电平,第四开关元件M4关断。
在T16时刻,当前像素行SEL信号高电平降至低电平,输出开关M6关断,结束当前行像素的读出。此后可以开始新一行像素的读出。
经过相关双采样后,该像素最终的读出结果为:
Vrsto-Vsigo=Asf2(Asf1ΔVsig+ΔVm2-ΔVm30-ΔVm31)…⑩,
其中Asf2Asf1ΔVsig为与光电转换积累的电荷相关的结果,其中
为输出的固定偏差。
本发明的第二种实施例,请参看图5。在第二实施例中,第二实施例与第一实施例的区别在于:第一源极跟随器只有第三放大元件M7,且所述第三放大元件M7的第一端接入悬浮节点FD,所述第三放大元件M7的第二端接入可变电压源VSF,由可变电压源提供脉冲信号VSF,实现放大功能所述第三放大开关M7的第三端接入第三开关元件M3。
具体的,在应用于第二实施例中的信号采样读出方法中,与第一实施例中的信号采样读出方法的区别在于:
在步骤S12中,第二实施例的信号采样读出方法还包括:
第三放大元件的可变电压源在第二开关元件关断前后由高电平降至低电平,在第四开关元件关断前由低电平升至高电平;
在步骤S14中还包括:
第三放大元件的可变电压源在第一开关元件关断前后由高电平降至低电平,在第三开关元件关断之前由低电平升至高电平。
具体的,请参看图6,图6为第二实施例的时序示意图,第二实施例与第一实施例的信号采样的区别在于:
在T2时刻,Vsf信号由高电平降至低电平,此时第三放大元件M7与第三开关元件M3之间的A节点、第一存储节点B、第二存储节点C、以及D节点的电平均为信号Vsf的低电平。
在T4时刻,信号Vsf由低电平升至高电平,A、B、C节点的电平开始上升,直到Vrst-Vth,其中Vth为第三放大元件M7的阈值电压。需要提出的是,T2的位置不但可以如图所示,也可以在T3时刻之后。
在T9时刻,信号Vsf由高电平降至低电平,此时第一存储节点A、第二存储节点B的电平均为信号Vsf的低电平。需要提出的是,T9的位置不但可以如图所示,也可以在T7和/或T8之前。
在T10时刻,Vsf由低电平升至高电平,第一存储节点A、第二存储节点B的电平开始上升,直到Vsig-Vth。
在上述实施例中,全局快门图像传感器像素结构,与现有技术相比,本申请的全局快门图像传感器的信号输出过程中没有信号减半的问题,且结果与FD点的KTC噪声无关,仅与像素光电转换积累的电荷有关,极大的减小了像素的读出噪声。另外在完成全局存储之后且像素读出之前,如果第一存储电容C0等于第二存储电容C1,则第一存储节点C和第二存储节点B的等效对地电容是相等的,所以两个节点的光电响应灵敏度也是一样的,经过相关双采样以后对读出结果是没有影响的,因而改善了寄生光灵敏度对全局快门像素读出信号的影响。再者,由固定偏差公式可见,仔细设定参数理论上可以消除输出的固定偏差,从而减小因像素间寄生变化对固定图形噪声的恶化。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种全局快门图像传感器像素结构,其特征在于,所述全局快门图像传感器像素结构包括感光单元、存储单元以及输出单元,所述感光单元与所述存储单元连接,所述存储单元与所述输出单元连接,所述存储单元包括第一放大器,所述第一放大器与所述感光单元连接,所述输出单元包括第二放大器,所述第二放大器与所述存储单元连接;所述感光单元用于产生复位信号和采集图像信号,所述存储单元用于放大和采样存储全局曝光的复位信号和图像信号,所述输出单元用于放大输出所存储的复位信号和图像信号,以获得有效的全局曝光图像信息;
其中,所述存储单元还包括第三开关元件、第四开关元件、第一存储电容以及第二存储电容,所述第三开关元件的一端与所述第一放大器连接,所述第三开关元件的另一端与所述第四开关元件连接;所述第三开关元件与所述第四开关元件之间设置有第一存储节点B,所述第一存储电容的一端接入所述第一存储节点B,以存储采样获得的图像信号;所述第二存储电容与所述第四开关元件连接,以存储采样获得的复位信号;所述第四开关元件和第二存储电容之间设置有第二存储节点C;所述第二存储电容的另一端与所述输出单元连接于D点;
所述输出单元包括还包括第五开关元件和第六开关元件,所述第五开关元件的第一端接入电源电压,所述第五开关元件的第二端与所述第二放大器连接,所述第六开关元件与所述第二放大器连接,用于使能像素的输出。
2.根据权利要求1所述的全局快门图像传感器像素结构,其特征在于,所述感光单元包括感光元件、第一开关元件、第二开关元件、以及悬浮节点,所述感光元件与所述第一开关元件的一端连接,所述第一开关元件的另一端接入所述悬浮节点,所述第一开关元件控制所述感光元件经光电转换积累的电荷的传输,所述第二开关元件的一端接入所述悬浮节点,所述第二开关元件的另一端接入电源电压。
3.根据权利要求1所述的全局快门图像传感器像素结构,其特征在于,所述第二放大器包括第二源极跟随器,所述第二源极跟随器的第一端接入所述第五开关元件,所述第二源极跟随器的第二端接入所述第六开关元件连接,所述第二源极跟随器的第三端接入电源电压。
4.根据权利要求1所述的全局快门图像传感器像素结构,其特征在于,所述第一放大器包括第一源极跟随器,所述第一源极跟随器的一端接入所述感光单元,以接收所述感光单元的复位信号或图像信号,并将所述复位信号或图像信号进行放大。
5.根据权利要求4所述的全局快门图像传感器像素结构,其特征在于,所述第一源极跟随器包括第一放大元件以及第二放大元件,所述第一放大元件的第一端接入悬浮节点,所述第一放大元件的第二端接入电源电压,所述第一放大元件的第三端接入第二放大元件;所述第三开关元件接入所述第一放大元件与所述第二放大元件之间,以接收经过所述第一放大元件和第二放大元件放大的复位信号或图像信号。
6.根据权利要求4所述的全局快门图像传感器像素结构,其特征在于,所述第一源极跟随器包括第三放大元件,所述第三放大元件的第一端接入悬浮节点,所述第三放大元件的第二端接入可变电压源,所述第三放大元件的第三端接入第三开关元件,以传输经过所述第三放大元件处理的复位信号或图像信号。
7.一种信号采样读取方法,应用于权利要求1所述的全局快门图像传感器像素结构,所述感光单元包括感光元件、第一开关元件、第二开关元件以及悬浮节点,所述感光元件与所述第一开关元件的一端连接,所述第一开关元件的另一端接入所述悬浮节点,所述第二开关元件的一端接入所述悬浮节点,所述第二开关元件的另一端接入电源电压;所述存储单元包括第三开关元件、第四开关元件、第一存储电容以及第二存储电容,所述第三开关元件的一端与所述第一放大器连接,所述第三开关元件的另一端与所述第四开关元件连接;所述第三开关元件与所述第四开关元件之间设置有第一存储节点B,所述第一存储电容的一端接入所述第一存储节点B;所述第四开关元件和第二存储电容之间设置有第二存储节点C;所述第二存储电容的另一端与所述输出单元连接于D点;所述输出单元包括还包括第五开关元件和第六开关元件,所述第五开关元件的第一端接入电源电压,所述第五开关元件的第二端与所述第二放大器连接,所述第六开关元件与所述第二放大器连接,用于使能像素的输出,其特征在于,所述信号采集读取方法包括:
所述感光单元进行复位,开始曝光;
所述第二开关元件关断后所述存储单元中的第四开关元件关断,所述感光单元产生的第一复位信号经过所述第一放大器放大后,被采样存储在所述第二存储电容;
所述感光单元中的第一开关元件先导通再关断,感光元件曝光积累的第一图像信号传输到悬浮节点;
所述存储单元中的第三开关元件关断,所述感光元件积累的第一图像信号经过所述第一放大器放大后,被采样到第一存储电容;
所述输出单元的第六开关元件的控制信号由低电平升至高电平,第五开关元件保持导通,与所述第五开关元件连接的第二放大器获得第二复位信号;
所述第五开关元件关断后所述存储单元的第四开关元件导通,所述第二存储节点电荷与所述第一存储节点电荷共享,其电压由第一复位信号跳至第一图像信号,根据电荷守恒定律,所述输出单元和第二存储电容之间的节点电压也随所述第二存储节点电压变化,所述输出单元输出第二图像信号;
根据所述输出单元输出所述第二复位信号和第二图像信号,以进行相关双采样获得图像信息。
8.根据权利要求7所述的信号采样读取方法,所述第一放大器包括第三放大元件,所述第三放大元件的第一端接入悬浮节点,所述第三放大元件的第二端接入可变电压源,所述第三放大元件的第三端接入第三开关元件;其特征在于,
“所述第二开关元件关断后所述存储单元中的第四开关元件关断,所述感光单元的第一复位信号经过所述第一放大器放大后,被采样到所述第二存储电容”还包括:
所述第三放大元件的可变电压源在所述第二开关元件关断前后由高电平降至低电平,在所述第四开关元件关断前由低电平升至高电平;
“所述存储单元中的第三开关元件关断,所述感光元件积累的第一图像信号经过所述第一放大器放大后,被采样到第一存储电容”还包括:
所述第三放大元件的可变电压源在所述第一开关元件关断前后由高电平降至低电平,在所述第三开关元件关断之前由低电平升至高电平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010115883.6A CN111416953B (zh) | 2020-02-25 | 2020-02-25 | 全局快门图像传感器像素结构及其信号采样读取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010115883.6A CN111416953B (zh) | 2020-02-25 | 2020-02-25 | 全局快门图像传感器像素结构及其信号采样读取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111416953A CN111416953A (zh) | 2020-07-14 |
CN111416953B true CN111416953B (zh) | 2022-12-09 |
Family
ID=71494114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010115883.6A Active CN111416953B (zh) | 2020-02-25 | 2020-02-25 | 全局快门图像传感器像素结构及其信号采样读取方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111416953B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112351229B (zh) * | 2020-11-06 | 2023-04-07 | 锐芯微电子股份有限公司 | 像素存储电路、像素读出电路及其时序控制方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2109306B1 (en) * | 2008-04-07 | 2015-03-11 | CMOSIS nv | Pixel array with global shutter |
CN102447848B (zh) * | 2012-01-17 | 2013-09-04 | 中国科学院半导体研究所 | Cmos图像传感器全局曝光像素单元 |
CN103533265B (zh) * | 2013-09-29 | 2016-08-10 | 长春长光辰芯光电技术有限公司 | 高速全局快门图像传感器像素及其信号转移控制方法 |
EP2924979B1 (en) * | 2014-03-25 | 2023-01-18 | IMEC vzw | Improvements in or relating to imaging sensors |
CN108600662B (zh) * | 2018-07-24 | 2023-09-26 | 思特威(上海)电子科技股份有限公司 | 图像传感器像素电路及成像系统 |
-
2020
- 2020-02-25 CN CN202010115883.6A patent/CN111416953B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111416953A (zh) | 2020-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4374115B2 (ja) | アクティブピクセルセンサ | |
US6320616B1 (en) | CMOS image sensor with reduced fixed pattern noise | |
US5920345A (en) | CMOS image sensor with improved fill factor | |
US5969758A (en) | DC offset and gain correction for CMOS image sensor | |
JP4277339B2 (ja) | アクティブ画素センサの読み出しチャネル | |
US8681253B2 (en) | Imaging system for creating an output signal including data double-sampled from an image sensor | |
KR101807439B1 (ko) | 정전압 바이어싱된 광다이오드를 갖는 픽셀 회로 및 관련 이미징 방법 | |
JP4315032B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
JP2000165754A (ja) | 固体撮像装置および固体撮像装置の信号読出し方法 | |
CN110352593B (zh) | 降低暗电流的影响的全局快门装置 | |
KR20060112223A (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
JPH05207220A (ja) | 固体撮像装置及びその駆動方式 | |
JP4916517B2 (ja) | 傾斜付き転送ゲート・クロックを使用するa/dコンバータ | |
CN108282626B (zh) | Tof图像传感器像素结构及tof成像系统 | |
US7479995B2 (en) | On chip real time FPN correction without imager size memory | |
CN111447384B (zh) | 高动态范围全局快门像素结构及其信号采样读取方法 | |
US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
CN111447385B (zh) | 全局快门图像传感器像素结构及其信号采样读取方法 | |
CN111416953B (zh) | 全局快门图像传感器像素结构及其信号采样读取方法 | |
JP3536896B2 (ja) | 固体撮像素子 | |
US7242429B1 (en) | Method for cancellation of the effect of charge feedthrough on CMOS pixel output | |
WO2019196089A1 (zh) | 图像传感电路及其控制方法 | |
JPS6337996B2 (zh) | ||
WO2006008880A1 (ja) | 固体撮像装置及びサンプリング回路 | |
WO2021185190A1 (en) | Pixel circuit, image sensor, and image pickup device and method for using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |