CN216057243U - 像素电路及cmos图像传感器 - Google Patents

Abstract

本实用新型提供一种像素电路及CMOS图像传感器，所述像素电路包括：光电转换元件、传输晶体管、存储电容及曝光控制模块；其中，所述光电转换元件的输出端连接所述传输晶体管的第一连接端，所述光电转换元件的另一端接第一参考电位；所述传输晶体管的第二连接端连接所述存储电容的第一端，栅端接入曝光控制信号；所述存储电容的第二端接第二参考电位；所述曝光控制模块用于根据预测光照高低产生所述曝光控制信号，并通过控制所述传输晶体管的导通和关断，来控制所述光电转换元件的实际曝光时间。通过本实用新型提供的像素电路及CMOS图像传感器，解决了现有CMOS图像传感器动态范围低的问题。

Description

像素电路及CMOS图像传感器

技术领域

本实用新型涉及CMOS图像传感器技术领域，特别是涉及一种像素电路及CMOS图像传感器。

背景技术

动态范围(DynamicRange)是CMOS图像传感器最重要的参数之一，它决定了CMOS图像传感器能接受的最暗的阴影部分到最亮的高光部分的光亮强度分布范围，也就是决定了所拍摄出来的图像的细节、层次、特征。

CMOS图像传感器因受到满阱容量、曝光时间和噪声的限制，其动态范围通常在60dB-70dB，但是人眼的动态范围在100dB以上，因此，CMOS图像传感器所拍摄的内容很难准确还原人眼所观察到的场景。

鉴于此，如何实现CMOS图像传感器的高动态范围是本领域技术人员迫切需要解决的技术问题。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种像素电路及CMOS图像传感器，用于解决现有CMOS图像传感器动态范围低的问题。

为实现上述目的及其他相关目的，本实用新型提供一种像素电路，所述像素电路包括：光电转换元件、传输晶体管、存储电容及曝光控制模块，其中，

所述光电转换元件的输出端连接所述传输晶体管的第一连接端，另一端接第一参考电位；所述传输晶体管的第二连接端连接所述存储电容的第一端，栅端接入曝光控制信号；所述存储电容的第二端接第二参考电位；

所述曝光控制模块用于根据预测光照高低产生所述曝光控制信号，并通过控制所述传输晶体管的导通和关断，来控制所述光电转换元件的实际曝光时间。

可选地，所述曝光控制模块包括：控制晶体管，所述控制晶体管的栅端接入栅控信号，第一连接端接入与预测光照高低相关的原始曝光信号，第二连接端产生所述曝光控制信号。

可选地，所述曝光控制模块还包括：选择晶体管及辅助控制晶体管，所述选择晶体管的栅端接入行选信号，第一连接端接入列选信号，第二连接端连接所述辅助控制晶体管的栅端；所述辅助控制晶体管的第一连接端接入辅助控制信号，第二连接端连接所述控制晶体管的栅端。

可选地，所述曝光控制模块还包括：第一辅助控制电容及第二辅助控制电容，所述第一辅助控制电容的第一端连接所述选择晶体管的第二连接端，第二端接第三参考电位；所述第二辅助控制电容的第一端连接所述辅助控制晶体管的第二连接端，第二端接第四参考电位。

可选地，所述曝光控制模块包括：第一控制晶体管及第二控制晶体管，

所述第一控制晶体管的栅端接入第一栅控信号，第一连接端接入与预测高光照相关的原始短曝光信号，第二连接端产生所述曝光控制信号；

所述第二控制晶体管的栅端接入第二栅控信号，第一连接端接入与预测低光照相关的原始长曝光信号，第二连接端产生所述曝光控制信号。

可选地，所述曝光控制模块还包括：第一选择晶体管及第二选择晶体管，

所述第一选择晶体管的栅端接入行选信号，第一连接端接入第一列选信号，第二连接端连接所述第一控制晶体管的栅端；

所述第二选择晶体管的栅端接入所述行选信号，第一连接端接入第二列选信号，第二连接端连接所述第二控制晶体管的栅端。

可选地，所述曝光控制模块还包括：第一储能电容及第二储能电容，

所述第一储能电容的第一端连接所述第一选择晶体管的第二连接端，第二端接第五参考电位；

所述第二储能电容的第一端连接所述第二选择晶体管的第二连接端，第二端接第六参考电位。

可选地，所述像素电路还包括：像素读出模块，连接所述存储电容的第一端，用于读出所述存储电容中存储的电荷并产生像素信号。

可选地，所述像素读出模块包括：复位晶体管、第一源跟随晶体管、第一存储晶体管、像素电容、第二存储晶体管、复位电容及第二源跟随晶体管，

所述复位晶体管的栅端接入复位控制信号，第一连接端接入第一工作电压，第二连接端连接所述存储电容的第一端；

所述第一源跟随晶体管的栅端连接所述存储电容的第一端，第一连接端接入可变电压，第二连接端连接所述第一存储晶体管的第一连接端；

所述第一存储晶体管的栅端接入第一存储控制信号，第二连接端连接所述第二存储晶体管的第一连接端，并通过所述像素电容接第七参考电位；

所述第二存储晶体管的栅端接入第二存储控制信号，第二连接端连接所述第二源跟随晶体管的栅端，并通过所述复位电容接第八参考电位；

所述第二源跟随晶体管的第一连接端接入第二工作电压，第二连接端连接行选择晶体管的第一连接端，且所述行选择晶体管的栅端接入行选控制信号，第二连接端产生所述像素信号；或者，所述第二源跟随晶体管的第二连接端产生所述像素信号。

本实用新型还提供了一种CMOS图像传感器，所述CMOS图像传感器包括：至少一个如上任一项所述的像素电路。

可选地，所述CMOS图像传感器包括叠置第一衬底及第二衬底，所述传输晶体管及所述曝光控制模块制备于同一衬底中。

可选地，所述光电转换元件制备于所述第一衬底中；所述传输晶体管、所述存储电容、所述曝光控制模块、所述读出电路及所述逻辑电路制备于所述第二衬底中；或者，所述光电转换元件、所述传输晶体管、所述存储电容、所述曝光控制模块、所述读出电路制备于所述第一衬底中，所述逻辑电路制备于所述第二衬底中；或者，所述光电转换元件制备于所述第一衬底中，所述传输晶体管、所述存储电容、所述曝光控制模块、所述读出电路制备于所述第二衬底中，所述CMOS图像传感器包括第三衬底，所述逻辑电路制备于所述第三衬底中。

如上所述，本实用新型的一种像素电路及CMOS图像传感器，通过曝光控制模块的设计，使得CMOS图像传感器在高光照时进行短曝光，在低光照时进行长曝光，以此根据光照高低来调节光电转换元件的实际曝光时间，实现高动态范围。

附图说明

图1显示为本实用新型像素电路的一种电路实现方式。

图2显示为图1所示像素电路在短曝光时各相关信号的时序图。

图3显示为图1所示像素电路在长曝光时各相关信号的时序图。

图4显示为本实用新型像素电路的另一种电路实现方式。

图5显示为图4所示像素电路在短曝光时各相关信号的时序图。

图6显示为图4所示像素电路在长曝光时各相关信号的时序图。

元件标号说明

100 传输晶体管

200 曝光控制模块

201 控制晶体管

202 选择晶体管

203 辅助控制晶体管

201a 第一控制晶体管

201b 第二控制晶体管

202a 第一选择晶体管

202b 第二选择晶体管

300 像素读出模块

301 复位晶体管

302 第一源跟随晶体管

303 第一存储晶体管

304 第二存储晶体管

305 第二源跟随晶体管

306 行选择晶体管

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

如图1和图4所示，本实施例提供一种像素电路，所述像素电路包括：光电转换元件、传输晶体管100、存储电容Cfd及曝光控制模块200。

所述光电转换元件的输出端连接所述传输晶体管100的第一连接端，另一端接第一参考电位，用于根据光电效应产生曝光电荷。作为示例，所述光电转换元件为光电二极管PD，其中，光电二极管PD的正极接第一参考电位，负极连接所述传输晶体管100的第一连接端。可选地，所述第一参考电位为地电位。

所述传输晶体管100的第一连接端连接所述光电转换元件的输出端，第二连接端连接所述存储电容Cfd的第一端，栅端接入曝光控制信号tx，用于根据所述曝光控制信号tx将所述光电转换元件产生的曝光电荷转移输出。

所述存储电容Cfd的第一端连接所述传输晶体管100的第二连接端，第二端接第二参考电位，用于存储所述传输晶体管100转移输出的曝光电荷。可选地，所述第二参考电位为地电位。实际应用中，所述存储电容Cfd可以为所述传输晶体管100的第二连接端对地的寄生电容，也可以为外接的电容器件，这对本实施例没有影响。

所述曝光控制模块200用于根据预测光照高低产生所述曝光控制信号tx，并通过控制所述传输晶体管100的导通和关断，来控制所述光电转换元件的实际曝光时间。

作为一示例，如图4所示，所述曝光控制模块200包括：第一控制晶体管201a及第二控制晶体管201b；其中，所述第一控制晶体管201a的栅端接入第一栅控信号，第一连接端接入与预测高光照相关的原始短曝光信号txs，第二连接端连接所述传输晶体管100的栅端并产生所述曝光控制信号tx；所述第二控制晶体管201b的栅端接入第二栅控信号，第一连接端接入与预测低光照相关的原始长曝光信号txl，第二连接端连接所述传输晶体管100的栅端并产生所述曝光控制信号tx。

所述第一控制晶体管201a受控于所述第一栅控信号，在所述第一控制晶体管201a导通时，将与预测高光照相关的原始短曝光信号txs施加至所述传输晶体管100的栅端；所述第二控制晶体管201b受控于所述第二栅控信号，在所述第二控制晶体管201b导通时，将与预测低光照相关的原始长曝光信号txl施加至所述传输晶体管100的栅端。

进一步的，所述曝光控制模块200还包括：第一选择晶体管202a及第二选择晶体管202b；其中，所述第一选择晶体管202a的栅端接入行选信号row0，第一连接端接入第一列选信号col0，第二连接端连接所述第一控制晶体管201a的栅端；所述第二选择晶体管202b的栅端接入所述行选信号row0，第一连接端接入第二列选信号col0_b，第二连接端连接所述第二控制晶体管201b的栅端。需要注意的是，在所述曝光控制模块200还包括所述第一选择晶体管202a和所述第二选择晶体管202b时，所述第一控制晶体管201a的栅端将不再接入第一栅控信号，而只是与所述第一选择晶体管201b的第二连接端连接，所述第二控制晶体管201b的栅端将不再接入第二栅控信号，而只是与所述第二选择晶体管202b的第二连接端连接。

所述第一选择晶体管202a受控于所述行选信号row0，并在所述第一选择晶体管202a导通时，将所述第一列信号col0施加至所述第一控制晶体管201a的栅端，用以控制所述第一控制晶体管201a的导通或关断；所述第二选择晶体管202b受控于所述行选信号row0，并在所述第二选择晶体管202b导通时，将所述第二列信号col0_b施加至所述第二控制晶体管201b的栅端，用以控制所述第二控制晶体管201b的导通或关断；其中，所述第一列信号col0和所述第二列信号col0_b不同时为高电平。实际应用中，通过所述行选信号row0、所述第一列选信号col0及所述第二列信号col0_b的时序设计(如图5和图6所示)，即可实现：

在预测下一帧像素信号所对应的光照为高光照时，控制所述第一控制晶体管201a导通，并将所述原始短曝光信号txs施加至所述传输晶体管100的栅端，以此控制所述光电转换元件进行短曝光；在预测下一帧像素信号所对应的光照为低光照时，控制所述第二控制晶体管201b导通，并将所述原始长曝光信号txl施加至所述传输晶体管100的栅端，以此控制所述光电转换元件进行长曝光。

本示例中，通过所述第一选择晶体管202a和所述第二选择晶体管202b的设计，实现通过现有的所述行选信号row0、所述列选信号col0及其相关信号col0_b即可控制所述第一控制晶体管201a和所述第二控制晶体管201b，而无需新的控制信号。

更进一步的，所述曝光控制模块200还包括：第一储能电容C1及第二储能电容C2；其中，所述第一储能电容C1的第一端连接所述第一选择晶体管202a的第二连接端，第二端第五参考电位；所述第二储能电容C2的第一端连接所述第二选择晶体管202b的第二连接端，第二端接第六参考电位。本示例中，通过所述第一储能电容C1和所述第二储能电容C2的设计，有利于实现两个选择晶体管对两个控制晶体管的稳定控制，并有利于基于存储实现对信号的存储。可选地，所述第五参考电位和所述第六参考电位均为地电位。

具体的，如图3和图4所示，所述像素电路还包括：像素读出模块300，连接所述存储电容Cfd的第一端，用于读出所述存储电容Cfd中存储的曝光电荷并产生像素信号。

作为示例，所述像素读出模块102包括：复位晶体管301、第一源跟随晶体管302、第一存储晶体管302、像素电容Csig、第二存储晶体管304、复位电容Crst及第二源跟随晶体管305，其中，所述复位晶体管301的栅端接入复位控制信号rst，第一连接端接入第一工作电压，第二连接端连接所述存储电容Cfd的第一端；所述第一源跟随晶体管302的栅端连接所述存储电容Cfd的第一端，第一连接端接入可变电压VRSF，第二连接端连接所述第一存储晶体管303的第一连接端；所述第一存储晶体管303的栅端接入第一存储控制信号gs_sig，第二连接端连接所述第二存储晶体管304的第一连接端，并通过所述像素电容Csig接第七参考电位；所述第二存储晶体管304的栅端接入第二存储控制信号gs_rst，第二连接端连接所述第二源跟随晶体管305的栅端，并通过所述复位电容Crst接第八参考电位；所述第二源跟随晶体管305的第一连接端接入第二工作电压，第二连接端连接行选择晶体管306的第一连接端，且所述行选择晶体管306的栅端接入行选控制信号gs_sel，第二连接端产生所述像素信号pixout；或者，所述第二源跟随晶体管305的第二连接端产生所述像素信号pixout。其中，第一工作电压和第二工作电压可以相同或不同，在一种实施方式中，在所述像素读出模块300通过所述第二源跟随晶体管305产生所述像素信号pixout时，所述第一工作电压和所述第二工作电压不同，且所述第一工作电压为可变电压；在所述像素读出模块300通过所述行选择晶体管306产生所述像素pixout时，所述第一工作电压和所述第二工作电压相同，均为所述像素电路的工作电压PIXVDD。可选地，所述第七参考电位和所述第八参考电位均为地电位。

下面请结合图4，参阅图5和图6，来对本实施例所述像素电路的曝光控制进行说明；其中，以像素<0,0>为例。

1、复位晶体管301和传输晶体管100导通，将光电二极管PD中的电荷清除，进行全局复位(pre-chg)；

2、传输晶体管100关断，进行全局曝光(global exposure)；

3、复位晶体管301导通，可变电压VRSF为低电平，第一存储晶体管303和第二存储晶体管304导通，将像素电容Csig和复位电容Crst拉至低电平，进行复位信号预充电(pre-chg rst)；

4、复位晶体管301关断，第一源跟随晶体管302导通，可变电压VRSF为高电平，第一存储晶体管303和第二存储晶体管304导通，像素电容Csig和复位电容Crst分别存储1/2Vrst，进行复位信号采样(global sample rst)；

5、第一源跟随晶体管302导通，可变电压VRSF为低电平，第一存储晶体管303导通，将像素电容Csig拉至低电平，进行图像信号预充电(pre-chg sig)；

6、传输晶体管100导通，光电二极管PD将曝光电荷转移至存储电容Cfd中，结束曝光；传输晶体管100关断，第一存储晶体管303导通，将存储电容Cfd中的曝光电荷转移至像素电容Csig中，像素电容Csig中存储Vsig，进行图像信号采样(golbal sample sig)；

7、行选择晶体管306导通，读出1/2Vrst；第二存储晶体管304导通，读出1/2Vsig+1/4Vrst，进行像素信号读出(read/quantification)。

8、在像素信号读出后，根据历史像素信号预测下一帧像素信号<0,0>所对应的光照高低，从而得到对应的行选信号row0、第一列选信号col0和第二列选信号col0_b；具体为：

若预测下一帧像素信号<0,0>所对应的光照为高光照，则行选信号row0为高电平、第一列选信号col0为高电平、第二列选信号col0_b为低电平；此时，所述第一控制晶体管201a导通，并将其第一连接端接入的原始短曝光信号txs作为曝光控制信号tx，以控制所述传输晶体管100在全局复位阶段(pre-chg)的开始时段和结束时段分别进行一次导通，使得光电二极管PD的实际曝光时间从所述传输晶体管100的最后一次关断开始，从而实现所述光电二极管PD在短曝光时间内进行光电转换以产生曝光电荷(如图5所示)；

若预测下一帧像素信号<0,0>所对应的光照为低光照，则行选信号row0为高电平、第一列选信号col0为低电平、第二列选信号col0_b为高电平；此时，所述第二控制晶体管201b导通，并将其第一连接端接入的原始长曝光信号txl作为曝光控制信号tx，以控制所述传输晶体管100在全局复位阶段(pre-chg)的开始时段进行一次导通，使得光电二极管PD的实际曝光时间从所述传输晶体管100的该次关断开始，从而实现所述光电二极管PD在长曝光时间内进行光电转换以产生曝光电荷(如图6所示)。

作为另外一示例，如图1所示，所述曝光控制模块200包括：控制晶体管201，所述控制晶体管201的栅端接入栅控信号，第一连接端接入与预测光照高低相关的原始曝光信号txl/txs，第二连接端产生所述曝光控制信号tx。所述控制晶体管201受控于所述栅控信号，并在所述控制晶体管201导通时，将与预测光照高低相关的原始曝光信号txl/txs作为所述曝光控制信号tx施加至所述传输晶体管100的栅端，通过控制所述传输晶体管100的导通和关断来控制所述光电转换元件的实际曝光时间。

进一步的，所述曝光控制模块200还包括：选择晶体管202及辅助控制晶体管203，所述选择晶体管202的栅端接入行选信号row0，第一连接端接入列选信号col0，第二连接端连接所述辅助控制晶体管203的栅端；所述辅助控制晶体管203的第一连接端接入辅助控制信号ctrl，第二连接端连接所述控制晶体管201的栅端。需要注意的是，在所述曝光控制模块200还包括所述选择晶体管202及所述辅助控制晶体管203时，所述控制晶体管201的栅端将不再接入栅控信号，而只是与所述辅助控制晶体管203的第二连接端连接。

在一种实施方式中，所述控制晶体管201的第一连接端接入与预测光照低相关的原始短曝光信号txs(参见图2和图3所示)，其中，txs信号与crtl信号是由数字电路产生的信号，实际的长/短曝光由row0与col0信号控制。

所述选择晶体管202受控于所述行选信号row0，并在所述选择晶体管202导通时，将所述列选信号col0施加至所述辅助控制晶体管203的栅端；所述辅助控制晶体管203受控于所述列选信号col0，并在所述辅助控制晶体管203导通时，将所述辅助控制信号ctrl施加至所述控制晶体管201的栅端，用以控制所述控制晶体管201的导通或关断。在一实际应用中，通过所述行选信号row0、所述列选信号col0、所述辅助控制信号ctrl及所述原始短曝光信号txs的时序设计(如图2和图3所示)，即可实现：

若预测下一帧像素信号所对应的光照为高光照，所述行选信号row0为高电平，所述列选信号col0先为高电平再为低电平，所述辅助控制晶体管203先导通后关断，所述控制晶体管201的栅端电位一直为高，所述曝光控制信号tx由所述原始短曝光信号txs控制产生，以此通过所述传输晶体管100控制所述光电转换元件进行短曝光；

若预测下一帧像素信号所对应的光照为低光照，所述行选信号row0和所述列选信号col0均为高电平，所述辅助控制晶体管203一直处于导通状态，所述曝光控制信号tx由和所述辅助控制信号ctrl和所述原始短曝光信号txs共同控制产生，以此通过所述传输晶体管100控制所述光电转换元件进行长曝光。

更进一步的，所述曝光控制模块200还包括：第一辅助控制电容C1及第二辅助控制电容C2，所述第一辅助控制电容C1的第一端连接所述选择晶体管202的第二连接端，第二端接第三参考电位；所述第二辅助控制电容C2的第一端连接所述辅助控制晶体203的第二连接端，第二端接第四参考电位。本示例中，通过所述第一辅助控制电容C1及所述第二辅助控制电容C2的设计，有利于实现对所述控制晶体管201的稳定控制，并有利于基于存储实现对信号的存储。可选地，所述第三参考电位及所述第四参考电位均为地电位。

在一实际应用中，预测光照高低可由后端的图像处理模块(如ISP)来实现，可以根据像素电路输出的像素信号生成图像，还用于根据所述像素电路输出的历史像素信号预测下一帧像素信号所对应的光照高低，并产生与预测光照高低相关的原始曝光信号txl/txs(如，可以理解为基于行选信号row0、列选信号col0、辅助控制信号ctrl及原始短曝光信号txs共同控制实现的长短曝光控制信号)；如在前一帧或前几帧历史像素信号所对应的光照为高光照时，则预测下一帧像素信号所对应的光照为高光照，此时形成原始短曝光信号，反之，在前一帧或前几帧历史像素信号所对应的光照为低光照时，则预测下一帧像素信号所对应的光照为低光照，此时形成原始长曝光信号。在一种实施方式中，可以是图像处理模块中包括处理电路，将前一帧或前几帧像素信号与一设定的阈值比较，如可以通过比较器实现，基于比较结果得到是进行长曝光控制还是进行短曝光控制。

相应的，本实施例还提供一种CMOS图像传感器，所述CMOS图像传感器包括：至少一个如上所述的像素电路。

具体的，所述CMOS图像传感器包括若干个像素，所述像素按行和列排列呈像素阵列，且所述像素与所述像素电路对应。实际应用中，所述像素与所述像素电路一一对应，即每个像素均由所述像素电路构成；当然，多个所述像素也可共用同一个所述像素读出模块，这对本实施例没有影响。

具体的，所述CMOS图像传感器还包括图像处理电路(如ISP)，连接所述像素电路的输出端，用于根据所述像素信号生成图像；当然，所述图像处理电路还用于根据历史像素信号所对应的光照高低来预测下一帧像素信号所对应的光照高低，并以此产生相关信号，如row0、col0、ctrl、txs，或者row0、col0、col0_b，可以进一步通过外围逻辑控制电路写入对应的晶体管。另外，所述像素电路涉及的其它控制信号(如复位控制信号rst、第一存储控制信号gs_sig、第二存储控制信号gs_rst、行选控制信号gs_sel等)可以通过外围逻辑控制电路实现。

具体的，所述CMOS图像传感器包括叠置第一衬底及第二衬底，所述传输晶体管及所述曝光控制模块制备于同一衬底上。该示例中，CMOS图像传感器采用堆叠结构的方式设置，将所述传输晶体管及所述曝光控制模块制备于同一衬底上，有利于在改善图像传感器整体性能的同时提高实际曝光时间的控制性能。

在一种实施方式中，所述光电转换元件制备于所述第一衬底上；所述传输晶体管、所述存储电容、所述曝光控制模块、所述像素读出电路及所述逻辑电路制备于所述第二衬底上。在另外一种实施方式中，所述光电转换元件制备于所述第一衬底上；所述传输晶体管、所述存储电容、所述曝光控制模块、所述像素读出电路制备于所述第二衬底上；所述CMOS图像传感器包括第三衬底，外围逻辑控制电路制备于第三衬底上。在又一实施方式中，所述光电转换元件、所述传输晶体管、所述存储电容、所述曝光控制模块、所述读出电路制备于所述第一衬底中，所述逻辑电路制备于所述第二衬底中。所述逻辑电路制备于所述第三衬底上。还需要说明的是，各个衬底之间的电性连接(bonding)方式可以基于电路采用现有工艺实现，例如，采用金属焊盘及互连线或者是采用TSV通孔实现晶体管器件之间的电性连接。

相应的，本实施例还提供一种基于如上所述的像素电路提高CMOS图像传感器动态范围的方法，所述方法包括：

1)基于历史像素信号所对应的光照高低来预测下一帧像素信号所对应的光照高低；如在前一帧或前几帧像素信号所对应的光照为第一光照时，则预测下一帧像素信号所对应的光照为第一光照，反之，在前一帧或前几帧像素信号所对应的光照为第二光照时，则预测下一帧像素信号所对应的光照为第二光照，其中，所述第一光照高于预设光照阈值，所述第二光照低于所述预设光照阈值；实际应用中，将高于所述预设光照阈值的第一光照设定为高光照，将低于所述预设光照阈值的第一光照设定为低光照，例如所述预设光照阈值可选用像素信号240。

2)若预测下一帧像素信号所对应的光照为第一光照，则光电转换元件在短曝光时间内进行光电转换以产生曝光电荷；若预测下一帧像素信号所对应的光照为第二光照，则光电转换元件在长曝光时间内进行光电转换以产生曝光电荷。

具体的，实现光电转换元件在不同曝光时间内进行光电转换以产生曝光电荷的方法包括：根据预测光照高低控制传输晶体管在下次曝光开始前的实际复位时刻，并以此控制所述光电转换元件的实际曝光时间，实现所述光电转换元件在不同曝光时间内进行光电转换。

综上所述，本实用新型的一种像素电路及CMOS图像传感器，通过曝光控制模块的设计，使得CMOS图像传感器在高光照时进行短曝光，在低光照时进行长曝光，以此根据光照高低来调节光电二极管的实际曝光时间，实现高动态范围。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (12)

1.一种像素电路，其特征在于，所述像素电路包括：光电转换元件、传输晶体管、存储电容及曝光控制模块，其中，

所述光电转换元件的输出端连接所述传输晶体管的第一连接端，另一端接第一参考电位；所述传输晶体管的第二连接端连接所述存储电容的第一端，栅端接入曝光控制信号；所述存储电容的第二端接第二参考电位；

所述曝光控制模块用于根据预测光照高低产生所述曝光控制信号，并通过控制所述传输晶体管的导通和关断，来控制所述光电转换元件的实际曝光时间。

2.根据权利要求1所述的像素电路，其特征在于，所述曝光控制模块包括：控制晶体管，所述控制晶体管的栅端接入栅控信号，第一连接端接入与预测光照高低相关的原始曝光信号，第二连接端产生所述曝光控制信号。

3.根据权利要求2所述的像素电路，其特征在于，所述曝光控制模块还包括：选择晶体管及辅助控制晶体管，所述选择晶体管的栅端接入行选信号，第一连接端接入列选信号，第二连接端连接所述辅助控制晶体管的栅端；所述辅助控制晶体管的第一连接端接入辅助控制信号，第二连接端连接所述控制晶体管的栅端。

4.根据权利要求3所述的像素电路，其特征在于，所述曝光控制模块还包括：第一辅助控制电容及第二辅助控制电容，所述第一辅助控制电容的第一端连接所述选择晶体管的第二连接端，第二端接第三参考电位；所述第二辅助控制电容的第一端连接所述辅助控制晶体管的第二连接端，第二端接第四参考电位。

5.根据权利要求1所述的像素电路，其特征在于，所述曝光控制模块包括：第一控制晶体管及第二控制晶体管，

所述第一控制晶体管的栅端接入第一栅控信号，第一连接端接入与预测高光照相关的原始短曝光信号，第二连接端产生所述曝光控制信号；

所述第二控制晶体管的栅端接入第二栅控信号，第一连接端接入与预测低光照相关的原始长曝光信号，第二连接端产生所述曝光控制信号。

6.根据权利要求5所述的像素电路，其特征在于，所述曝光控制模块还包括：第一选择晶体管及第二选择晶体管，

所述第一选择晶体管的栅端接入行选信号，第一连接端接入第一列选信号，第二连接端连接所述第一控制晶体管的栅端；

所述第二选择晶体管的栅端接入所述行选信号，第一连接端接入第二列选信号，第二连接端连接所述第二控制晶体管的栅端。

7.根据权利要求6所述的像素电路，其特征在于，所述曝光控制模块还包括：第一储能电容及第二储能电容，

所述第一储能电容的第一端连接所述第一选择晶体管的第二连接端，第二端接第五参考电位；

所述第二储能电容的第一端连接所述第二选择晶体管的第二连接端，第二端接第六参考电位。

8.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：像素读出模块，连接所述存储电容的第一端，用于读出所述存储电容中存储的电荷并产生像素信号。

9.根据权利要求8所述的像素电路，其特征在于，所述像素读出模块包括：复位晶体管、第一源跟随晶体管、第一存储晶体管、像素电容、第二存储晶体管、复位电容及第二源跟随晶体管，

所述复位晶体管的栅端接入复位控制信号，第一连接端接入第一工作电压，第二连接端连接所述存储电容的第一端；

所述第一源跟随晶体管的栅端连接所述存储电容的第一端，第一连接端接入可变电压，第二连接端连接所述第一存储晶体管的第一连接端；

所述第一存储晶体管的栅端接入第一存储控制信号，第二连接端连接所述第二存储晶体管的第一连接端，并通过所述像素电容接第七参考电位；

所述第二存储晶体管的栅端接入第二存储控制信号，第二连接端连接所述第二源跟随晶体管的栅端，并通过所述复位电容接第八参考电位；

所述第二源跟随晶体管的第一连接端接入第二工作电压，第二连接端连接行选择晶体管的第一连接端，且所述行选择晶体管的栅端接入行选控制信号，第二连接端产生所述像素信号；或者，所述第二源跟随晶体管的第二连接端产生所述像素信号。

10.一种CMOS图像传感器，其特征在于，所述CMOS图像传感器包括：至少一个如权利要求1-9任一项所述的像素电路。

11.根据权利要求10所述的CMOS图像传感器，其特征在于，所述CMOS图像传感器包括叠置第一衬底及第二衬底，所述传输晶体管及所述曝光控制模块制备于同一衬底中。

12.根据权利要求11所述的CMOS图像传感器，其特征在于，所述光电转换元件制备于所述第一衬底中；所述传输晶体管、所述存储电容、所述曝光控制模块、所述读出电路及所述逻辑电路制备于所述第二衬底中；或者，所述光电转换元件、所述传输晶体管、所述存储电容、所述曝光控制模块、所述读出电路制备于所述第一衬底中，所述逻辑电路制备于所述第二衬底中；或者，所述光电转换元件制备于所述第一衬底中，所述传输晶体管、所述存储电容、所述曝光控制模块、所述读出电路制备于所述第二衬底中，所述CMOS图像传感器包括第三衬底，所述逻辑电路制备于所述第三衬底中。

Images