KR100585005B1 - 셋틀링 타임을 줄인 시디에스 회로 - Google Patents
셋틀링 타임을 줄인 시디에스 회로 Download PDFInfo
- Publication number
- KR100585005B1 KR100585005B1 KR1020040031952A KR20040031952A KR100585005B1 KR 100585005 B1 KR100585005 B1 KR 100585005B1 KR 1020040031952 A KR1020040031952 A KR 1020040031952A KR 20040031952 A KR20040031952 A KR 20040031952A KR 100585005 B1 KR100585005 B1 KR 100585005B1
- Authority
- KR
- South Korea
- Prior art keywords
- level
- output terminal
- settling
- charge
- current source
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 CDS회로의 셋틀링타임을 줄일 수 있는 시모스 이미지 센서를 제공하기 위한 것으로, 이를 위해 본 발명은 리셋전하와 데이터전하를 입력받아 그 차이에 해당되는 데이터신호를 출력하기 위해, 상기 리셋전하에 대응하여 상기 제1 출력단을 제1 레벨로 충전하기 위한 충전수단과, 상기 데이터전하에 대응하여 상기 제2 출력단을 상기 제1 레벨보다 낮은 제2 레벨로 충전하기 위한 충전수단을 구비하는 다수의 시디에스 회로; 상기 제1 출력단에서 제1 동작전류를 흐르게 하기 위한 제1 전류원; 상기 제1 출력단에서 제2 동작전류를 흐르게 하기 위한 제2 전류원; 상기 제1 출력단과 제2 출력단에 충전된 전하량의 차이를 감지증폭하기 위한 감지증폭수단; 상기 감지증폭수단의 감지증폭동작이 종료된 후에 상기 제1 및 제2 출력단을 셋틀링레벨(제1 레벨과 제2 레벨의 사이레벨)로 만들어주기 위한 스위치수단; 상기 감지증폭수단의 감지증폭동작이 종료된 후에 상기 제1 출력단을 셋틀링레벨로 방전시키기 위한 셋틀링타임용 제1 보조전류원; 및 상기 감지증폭수단의 감지증폭동작이 종료된 후에 상기 제2 출력단을 상기 셋틀링레벨로 충전시키기 위한 셋틀링타임용 제2 보조전류원을 구비하는 시모스 이미지 센서를 제공한다.
반도체, CDS, 픽셀어레이, 리셋, 데이터.
Description
도1은 통상적인 시모스 이미지 센서의 블럭구성도.
도2는 종래기술에 의한 CDS 회로를 나타내는 회로도.
도3은 도2에 도시된 CDS 회로의 동작을 나타내는 파형도.
도4는 본 발명의 바람직한 실시예에 따른 시모스 이미지 센서를 나타내는 회로도.
도5는 도4에 도시된 시모스 이미지 센서의 동작을 나타내는 파형도.
* 도면의 주요부분에 대한 부호의 설명 *
N1 ~ N4 : 모스트랜지스터
Is1, Is2 : 전류원
SW1, SW2 : 셋틀링타임용 스위치
Isd1, Isd2 : 셋틀링타임용 보조 전류원
본 발명은 시모스 이미지 센서등에 사용되는 CDS 회로에 관한 것으로, 특히 셋틀링타임을 줄인 CDS 회로에 관한 것이다.
일반적으로, 이미지 센서란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 찍어(capture)내는 장치를 말하는 것으로, 지금까지 개발된 이미지 센서의 대부분은 CCD(Charge Coupled Device)를 이용한 것이었다.
그러나, 최근 CMOS(Complementary Metal Oxide Semiconductor) 기술이 비약적으로 발달하면서 CMOS 트랜지스터를 이용한 시모스 이미지 센서가 많이 개발되고 있는 추세인데, 이러한 시모스 이미지 센서는 종래의 CCD 이미지 센서와 달리 아날로그 및 디지털 제어회로를 이미지 센서 집적회로(IC) 위에 직접 구현할 수 있는 장점을 가지고 있다.
한편, 이러한 시모스 이미지 센서에는 이미지 센서 내 픽셀 어레이의 컬럼 수 만큼 CDS(Correlated Double Sampling)회로가 구비되는데, 이 CDS 회로는 시모스 이미지 센서의 단위픽셀에서 출력되는 데이터전하와 리셋전하를 각각 입력받아, 그 차이만큼의 순수 데이터신호를 분리하여 출력하는 역할을 하게 된다.한 라인을 구성하는 각각의 단위픽셀에 의해 감지된 이미지정보를 대응하는 CDS가 처리하여 순수한 데이터신호를 데이터신호 처리부로 전달하게 되는 것이다.
따라서 CDS 회로가 데이터전하와 리셋전하의 차이에 해당되는 순수 데이터신호를 출력하는 속도가 시모스이미지 센서의 성능에 큰 영향을 미치게 된다.
도1은 통상적인 시모스 이미지 센서의 블럭구성도이다.
도1을 참조하여 살펴보면, 시모스 이미지 센서는 다수의 단위 픽셀을 구비하는 픽셀어레이(10)와, 픽셀어레이(10)에서 출력되는 리셋전하와 데이터전하의 차이에 해당되는 순수 데이터신호를 출력하는 CDS회로(20)와, CDS회로에서 전달되는 데이터신호를 전달하기 위한 신호전달부(13)와, 컬럼어드레스신호를 입력받아 다수의 CDS회로중 선택된 CDS회로의 출력데이터신호가 신호전달부(13)에 의해 전달될 수 있도록 신호전달부(13)를 제어하는 컬럼디코더(14)와, 신호전달부(13)에 의해 전달된 데이터를 가공하여 처리하기 위한 데이터신호 처리부(15)를 구비한다. 여기서 픽셀어레이는 이미지에서 각각 레드(Red), 블루(Blue), 그린(Green)에 관한 빛의 정보를 입력받아 전달하기 위한 세종류의 단위 픽셀이 구비되어 있다.
도2는 종래기술에 의한 CDS 회로의 일부를 나타내는 회로도이다.
도2를 참조하여 살펴보면, 종래기술에 의한 CDS 회로(20_1)는 단위픽셀에서 각각 리셋전하와 데이터 전하를 저장하여 CDS 회로로 전달하게 되면, 모스트랜지스터(N3,N4)가 각각 턴온되어 출력단(A,B)으로 리셋전하(Dr)와 데이터 전하(Ds)를 전달하게 된다 이 때 모스트랜지스터(N1,N2)는 컬럼신호(Col)에 의해 턴온되며, 컬럼신호(Col)는 다수의 CDS회로중 하나를 선택하기 위한 신호이다.
모스트랜지스터(N1,N2)가 턴온된 상태에서 리셋신호(rst)와, 데이터신호(Sig)에 응답하여, 출력단(A,B)에 전달되는 리셋전하(Dr)와 데이터 전하(Ds)는 각각 출력단에 접속된 캐패시터(Cdo,Cro)에 충전된다.
캐패시터(Cdo,Cro)에 충전된 전하는 증폭기(21)에 의해 증폭되어 출력된다. 이 때 증폭기(21)은 캐패시터(Cdo,Cro)에 충전된 전하의 차이를 증폭하여 출력하게 된다. 여기서 전류원(Is1,Is2)은 다수의 CDS 회로에 공통으로 접속된 정전류원으로서 전류의 흐름을 제공하가 위한 것이다.
실제 시모스이미지 센서에서는 다수의 CDS회로가 하나의 버스에 연결되어 있으며, 이 버스에 리셋전하용 전류원과 데이터 전하용 전류원이 하나씩 구비되어 있는 것이다. 도2에서는 하나의 CDS 회로를 나타낸 것이다.
증폭기(21)에 의해 데이터가 증폭되어 출력되고 나면, 다시 출력단(A,B)의 스위칭부(30)에 의해 전압레벨을 같게 해주게 된다.
도3는 도2에 도시된 CDS 회로의 동작을 나타내는 파형도이다.
도3을 참조하여 살펴보면, 먼저 컬럼신호(Col)에 의해서 모스트랜지스터(N1,N2)가 켜지고, 리셋신호(rst)와, 데이터신호(Sig)에 응답하여 A노드와 B노드에 각각 리셋전하와 데이터 전하가 전달된다. 이어서 A노드와 B노드의 전압차이(X)를 증폭기(21)가 증폭하게 된다.(t1,t2) 이어서 출력단(A,B)의 전압레벨을 같게 해주게 된다.(t3) 이 때의 시간을 셋틀링타임(settling time)이라고 한다.(t3) 이 때, 셋틀링타임은 A노드가 일정한 레벨까지 내려오고, B노드가 일정한 레벨까지 올라가는 데까지 걸리는 시간이며, 이를 결정하는 것은 CDS회로의 버스에 접속된 전류원(Is1,Is2)의 크기와, 출력단(A, B)에 다른 CDS 회로의 모스트랜지스터(N1,N2)가 병렬로 얼마나 연결되어 있느냐에 좌우된다.
셋틀링타임이 최대한 작아야 시모스 이미지 센서의 동작속도가 빨라진다. 이를 위해 구비되는 전류원(Is1,Is2)의 크기를 키워 전류량을 증가시키면 셋틀링타임은 작아지나, 시모스 이미지 센서의 동작 전류가 크게 증가하는 새로운 문제점이 생긴다.
또한, 전류원(Is1,Is2)에 의해 흐르게 되는 전류량이 증가하게되면, CDS 회로의 동작 범위가 줄어들게 되는 문제점도 생긴다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 셋틀링타임을 줄일 수 있는 시모스 이미지 센서의 CDS 회로를 제공하는 것을 특징으로 한다.
본 발명은 리셋전하와 데이터전하를 입력받아 그 차이에 해당되는 데이터신호를 출력하기 위해, 상기 리셋전하에 대응하여 상기 제1 출력단을 제1 레벨로 충전하기 위한 충전수단과, 상기 데이터전하에 대응하여 상기 제2 출력단을 상기 제1 레벨보다 낮은 제2 레벨로 충전하기 위한 충전수단을 구비하는 다수의 시디에스 회로; 상기 제1 출력단에서 제1 동작전류를 흐르게 하기 위한 제1 전류원; 상기 제1 출력단에서 제2 동작전류를 흐르게 하기 위한 제2 전류원; 상기 제1 출력단과 제2 출력단에 충전된 전하량의 차이를 감지증폭하기 위한 감지증폭수단; 상기 감지증폭수단의 감지증폭동작이 종료된 후에 상기 제1 및 제2 출력단을 셋틀링레벨(제1 레벨과 제2 레벨의 사이레벨)로 만들어주기 위한 스위치수단; 상기 감지증폭수단의 감지증폭동작이 종료된 후에 상기 제1 출력단을 셋틀링레벨로 방전시키기 위한 셋틀링타임용 제1 보조전류원; 및 상기 감지증폭수단의 감지증폭동작이 종료된 후에 상기 제2 출력단을 상기 셋틀링레벨로 충전시키기 위한 셋틀링타임용 제2 보조전류원을 구비하는 시모스 이미지 센서를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도4는 본 발명의 바람직한 실시예에 따른 시모스 이미지 센서이다.
도4를 참조하여 살펴보면, 본 실시예에 따른 시모스 이미지 센서는 리셋전하(Dr)와 데이터전하(Ds)를 입력받아 그 차이에 해당되는 데이터신호를 출력하기 위해, 리셋전하(Dr)에 대응하여 제1 출력단(A)을 제1 레벨로 충전하기 위한 제1 충전부(110)와, 데이터전하(Dr)에 대응하여 제2 출력단(B)을 제1 레벨보다 낮은 제2 레벨로 충전하기 위한 제2 충전부(120)를 구비하는 시디에스 회로(100)와,제1 출력단(A)에서 제1 동작전류를 흐르게 하기 위한 제1 전류원(Is1)과, 제1 출력단(B)에서 제2 동작전류를 흐르게 하기 위한 제2 전류원(Is2)과, 제1 출력단(A)과 제2 출력단(B)에 충전된 전하량의 차이를 감지증폭하기 위한 감지증폭부(210)와, 감지증폭부(210)의 감지증폭동작이 종료된 후에 제1 및 제2 출력단(A,B)을 셋틀링레벨(제1 레벨과 제2 레벨의 사이레벨)로 만들어주기 위한 스위치부(300)와, 감지증폭부(210)의 감지증폭동작이 종료된 후에 제1 출력단(A)을 셋틀링레벨로 방전시키기 위한 셋틀링타임용 제1 보조전류원(Isd1)와, 감지증폭부(210)의 감지증폭동작이 종료된 후에 제2 출력단(B)을 셋틀링레벨로 충전시키기 위한 셋틀링타임용 제2 보조전류원(Isd2)를 구비한다.
이 때, 셋틀링레벨은 제1 레벨과 제2 레벨의 평균값으로 한다.
또한, 본 실시예에 따른 시모스 이미시 센서는 제1 보조전류원(Isd1)과 제1 출력단(A)사이에 제1 출력단(A)을 셋틀링레벨로 충전시킬 때 턴온되는 스위치(SW1)를 더 구비하고 있다.
또한, 본 실시예에 따른 시모스 이미시 센서는 제2 보조전류원(Isd2)과 제2 출력단(B)사이에 제2 출력단(B)을 셋틀링레벨로 방전시킬 때 턴온되는 스위치(SW2)를 더 구비하고 있다.
도5는 도4에 도시된 시모스 이미지 센서의 CDS 회로의 동작을 나타내는 파형도이다. 이하에서는 도4와 도5를 참조하여 본 실시예에 따른 CDS 회로의 동작을 살펴본다.
전술한 바와 같이 CDS회로는 단위픽셀으로 부터 전달되는 리셋전하(Dr)와 데이터 전하(Ds)를 차이에 해당되는 데이터신호를 출력하기 위한 회로로서, 출력단(A,B)에 각각 접속된 캐패시터(Cdo,Cro)에 각각 리셋전하(Dr)와 데이터 전하(Ds)를 저장시키게 된다.
이후에 감지증폭부(210)는 감지증폭동작을 하여 캐패시터(Cdo,Cro)에 저장된 전하량의 차이에 해당되는 데이터신호를 증폭하여 출력하게 된다.
이후에 CDS회로에서 다음의 데이터를 위한 리셋전하(Dr)와 데이터전하(Ds)를 입력받기 위해, 스위치부(300)가 출력단(A,B)의 레벨을 셋틀링레벨로 만들어 주게 된다. 여기서 셋틀링레벨은 이전에 출력단이 가지는 제1 레벨과 제2 레벨의 평균값에 해당되는 레벨이다.
스위치부(300)가 동작하여 출력단(A,B)의 레벨을 셋틀링레벨로 만들어 주게 될 때에 출력단(A)는 일정레벨이 낮아져야 하고, 출력단(B)는 일정레벨이 높아져야한다.
본 실시예에 따른 시모스 이미지 센서는 보조전류원(Isd1,Isd2)을 각각 출력단(A,B)에 접속시켜 출력단(A)의 전압레벨이 낮아져 셋틀링레벨이 되고, 출력단(B)의 전압레벨이 높아져 셋틀링레벨이 되는 과정에서 보조동작을 하게 하는 것이다.
전술한 바와 같이 출력단(A,B)은 각각 버스와 접속되어 있으며, 다수의 CDS회로가 접속되어 있어, 출력단(A,B)의 로드캐패시턴스는 상당히 큰 값이다. 따라서 일정한 레벨로 상승한 버스의 레벨을 종래에 전류원(Is1,(s2)을 이용하여 셋틀링레벨로 만들어주는 데에는 상당한 시간이 소요되었다.
그러나 본 실시예에 따른 시모스 이미지 센서는 셋틀링타임을 줄이기 위한 보조전류원(Isd1, Isd2)를 각각 구비하여, 노드(A,B)가 셋틀링타임으로 되는 시간을 크게 줄였다.
또한 보조 전류원(Isd1,Isd2)과 출력단 사이에 스위치(SW1, SW2)가 구비되어 있어, 보조 전류원(Isd1,Isd2)은 출력단(A,B)가 셋틀링레벨로 되돌아가는 동안에만 작동하기 때문에, CDS회로의 동작상의 동작 범위가 손실없이 셋틀링타임을 줄일 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해 시모스 이미지 센서등에 사용되는 시디에스회로의 셋틀링타임이 크게줄었다. 본 발명에 의한 시디에스회로를 시모스 이미지 센서등에 사용하게 되면, 단위픽셀에서 출력되는 리셋신호와 데이터신호의 차이에 해당되는 순수데이터신호를 추출하고 난 뒤의 셋틀링타임을 다이나믹 레인지를 줄이지 않고도 크게 줄일 수 있어 시모스 이미지 센서의 높은 해상도를 유지하면서 동작속도를 크게 높일 수 있다.
따라서 본 발명의 시디에스회로를 이용하여 30프레임에서 작동하는 수백만 화소급 시모스이미지센서의 설계가 가능해졌다.
Claims (4)
- 리셋전하와 데이터전하를 입력받아 그 차이에 해당되는 데이터신호를 출력하기 위해, 상기 리셋전하에 대응하여 제1 출력단을 제1 레벨로 충전하기 위한 제1 충전부와, 상기 데이터전하에 대응하여 제2 출력단을 상기 제1 레벨보다 낮은 제2 레벨로 충전하기 위한 제2 충전부를 구비하는 다수의 시디에스 회로;상기 제1 출력단에서 제1 동작전류를 흐르게 하기 위한 제1 전류원;상기 제1 출력단에서 제2 동작전류를 흐르게 하기 위한 제2 전류원;상기 제1 출력단과 제2 출력단에 충전된 전하량의 차이를 감지증폭하기 위한 감지증폭수단;상기 감지증폭수단의 감지증폭동작이 종료된 후에 상기 제1 및 제2 출력단을 셋틀링레벨(제1 레벨과 제2 레벨의 사이레벨)로 만들어주기 위한 스위치수단;상기 감지증폭수단의 감지증폭동작이 종료된 후에 상기 제1 출력단을 셋틀링레벨로 방전시키기 위한 셋틀링타임용 제1 보조전류원; 및상기 감지증폭수단의 감지증폭동작이 종료된 후에 상기 제2 출력단을 상기 셋틀링레벨로 충전시키기 위한 셋틀링타임용 제2 보조전류원을 구비하는 시모스 이미지 센서.
- 제 1 항에 있어서,상기 셋틀링레벨은 상기 제1 레벨과 상기 제2 레벨의 평균값인 것을 특징으로 하는 시모스 이미지 센서.
- 제 1 항에 있어서,상기 제1 보조전류원과 상기 제1 출력단사이에 상기 제1 출력단을 셋틀링레벨로 충전시킬 때 턴온되는 제1 스위치를 더 구비하는 것을 특징으로 하는 시모스 이미지 센서.
- 제 1 항에 있어서,상기 제2 보조전류원과 상기 제2 출력단사이에 상기 제2 출력단을 셋틀링레벨로 방전시킬 때 턴온되는 제2 스위치를 더 구비하는 것을 특징으로 하는 시모스 이미지 센서.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040031952A KR100585005B1 (ko) | 2004-05-06 | 2004-05-06 | 셋틀링 타임을 줄인 시디에스 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040031952A KR100585005B1 (ko) | 2004-05-06 | 2004-05-06 | 셋틀링 타임을 줄인 시디에스 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050106891A KR20050106891A (ko) | 2005-11-11 |
KR100585005B1 true KR100585005B1 (ko) | 2006-05-29 |
Family
ID=37283580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040031952A KR100585005B1 (ko) | 2004-05-06 | 2004-05-06 | 셋틀링 타임을 줄인 시디에스 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100585005B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11490039B2 (en) | 2020-12-29 | 2022-11-01 | Samsung Electronics Co., Ltd. | Image sensors |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003234962A (ja) * | 2002-02-07 | 2003-08-22 | Fujitsu Ltd | 相関二重サンプリング回路とこの相関二重サンプリング回路を備えたcmosイメージセンサ |
-
2004
- 2004-05-06 KR KR1020040031952A patent/KR100585005B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003234962A (ja) * | 2002-02-07 | 2003-08-22 | Fujitsu Ltd | 相関二重サンプリング回路とこの相関二重サンプリング回路を備えたcmosイメージセンサ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11490039B2 (en) | 2020-12-29 | 2022-11-01 | Samsung Electronics Co., Ltd. | Image sensors |
Also Published As
Publication number | Publication date |
---|---|
KR20050106891A (ko) | 2005-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW550942B (en) | CMOS image sensor having chopper type comparator to perform analog correlated double sampling | |
US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
US6977363B2 (en) | Correlated double sampling circuit and CMOS image sensor including the same | |
JP5173171B2 (ja) | 光電変換装置、撮像装置及び信号読出方法 | |
JP4677310B2 (ja) | イメージセンサの検出回路 | |
CN101320974A (zh) | 模数转换电路、其控制方法、固态成像设备和成像装置 | |
JPH11266404A (ja) | Cmos領域アレイ・センサのための不整合非依存リセット感知 | |
JP2001128070A (ja) | 自己補償型相関二重サンプリング回路 | |
JP4558216B2 (ja) | Cmosイメージセンサーのアクティブピクセル回路 | |
US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
JP4654046B2 (ja) | Cmosイメージセンサのクランプ回路 | |
US8975103B2 (en) | CMOS image sensor with wide dynamic range | |
CN112584069A (zh) | 图像传感器及其操作方法 | |
JP2003051989A (ja) | 光電変換装置、固体撮像装置及びシステム | |
KR100775009B1 (ko) | 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서 | |
CN215072655U (zh) | 图像传感器 | |
JP2015095874A (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
CN113301279A (zh) | 图像传感器和包括图像传感器的成像设备 | |
JP5106596B2 (ja) | 撮像装置 | |
KR100585005B1 (ko) | 셋틀링 타임을 줄인 시디에스 회로 | |
JP4708583B2 (ja) | 撮像装置 | |
JP2006020174A (ja) | 固体撮像装置および固体撮像装置の制御方法 | |
CN112188129B (zh) | 像素电路 | |
JP2002232786A (ja) | 画像センサピクセルの出力信号の処理方法、及び読み出し回路 | |
CN216313265U (zh) | 一种双存储cmos图像传感器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110428 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |