CN111462668B - 像素电路 - Google Patents
像素电路 Download PDFInfo
- Publication number
- CN111462668B CN111462668B CN201910427932.7A CN201910427932A CN111462668B CN 111462668 B CN111462668 B CN 111462668B CN 201910427932 A CN201910427932 A CN 201910427932A CN 111462668 B CN111462668 B CN 111462668B
- Authority
- CN
- China
- Prior art keywords
- circuit
- pixel circuit
- signal
- voltage level
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims description 41
- 230000007704 transition Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 5
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 10
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 10
- 101100500205 Arabidopsis thaliana DTX1 gene Proteins 0.000 description 8
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 8
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 8
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 8
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 241001125929 Trisopterus luscus Species 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J2001/4446—Type of detector
- G01J2001/446—Photodiode
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种像素电路。所述的像素电路包含一光电二极管、一比较电路、一电容器、一第一开关电路、一第二开关电路以及一第三开关电路。所述的光电二极管用来因应入射光来累积电荷以产生一光电二极管信号。所述的比较电路用来在所述的像素电路的读出阶段的期间依据所述的像素电路中的特定节点的电压电平来产生一输出信号。所述的电容器耦接于所述的像素电路之控制电压端子与所述的特定节点之间，所述的第一开关电路耦接于所述的光电二极管与所述的特定节点之间，所述的第二开关电路耦接于所述的特定节点与所述的像素电路的输出端子之间，以及所述的第三开关电路耦接于所述的输出端子与所述的比较电路之间。
Description
【技术领域】
本发明涉及电子电路，尤指一种像素电路。
【背景技术】
在相关技术的像素电路的架构中，供应电压的电压电平可能因为所述的像素电路中的某些节点的可用电压范围而有所限制。另外，所述的像素电路中的许多组件可能会有噪声(诸如读出噪声(read-out noise))产生，所述的像素电路的效能可能因此受影响。因此，需要一种新颖的像素电路来解决相关技术的问题。
【发明内容】
本发明的一目的在于提供一种像素电路，其可较不容易受所述的像素电路的供应电压的电压电平限制。
本发明的另一目的在于提供一种噪声较少的像素电路，以改善其整体效能。
本发明至少一实施例提供一种像素电路，其中所述的像素电路可包含一光电二极管(photodiode)、一比较电路、一电容器、一第一开关电路、一第二开关电路以及一第三开关电路。所述的光电二极管用来因应入射光来累积电荷以产生一光电二极管信号。所述的比较电路用来在所述的像素电路的一读出阶段的期间依据所述的像素电路中的一特定节点的电压电平来产生一输出信号。所述的电容器耦接于所述的像素电路的一控制电压端子与所述的特定节点之间，所述的第一开关电路耦接于所述的光电二极管与所述的特定节点之间，所述的第二开关电路耦接于所述的特定节点与所述的像素电路的一输出端子之间，以及所述的第三开关电路耦接于所述的输出端子与所述的比较电路之间，其中所述比较电路包含一晶体管；以及所述晶体管的一栅极端子、一漏极端子以及一源极端子分别耦接至所述特定节点、所述第三开关电路以及一参考电压，其中所述第二开关电路以及所述第三开关电路在所述的像素电路的一重设阶段的期间被开启，以将所述特定节点重设至一特定电压电平，其中在所述读出阶段的期间施加于所述控制电压端子的所述斜坡信号将所述特定节点的所述电压电平从一第一电压电平上拉至一第二电压电平，且所述输出信号的所述电压转变是因应所述特定节点的所述电压电平变得大于所述特定电压电平的情况而产生。例如，一斜坡(ramp)信号在所述的读出阶段的期间可被施加于所述的控制电压端子，以在一特定时间点产生所述的输出信号的一电压转变(transition)。
本发明至少一实施例提供一种像素电路，所述的像素电路可包含一光电二极管(photodiode)、一比较电路、一电容器、一第一开关电路、一第二开关电路以及一第三开关电路。所述的光电二极管用来因应入射光来累积电荷以产生一光电二极管信号。所述的比较电路用来在所述的像素电路的一读出阶段的期间依据所述的像素电路中的一特定节点的电压电平来产生一输出信号。所述的电容器耦接于所述的像素电路的一控制电压端子与所述的特定节点之间，所述的第一开关电路耦接于所述的光电二极管与所述的特定节点之间，所述的第二开关电路耦接于所述的特定节点与所述的像素电路的一输出端子之间，以及所述的第三开关电路耦接于所述的输出端子与所述的比较电路之间，其中所述比较电路包含一晶体管；以及所述晶体管的一栅极端子、一漏极端子以及一源极端子分别耦接至所述特定节点、所述第三开关电路以及一参考电压，其中所述第二开关电路以及所述第三开关电路在所述的像素电路的一重设阶段的期间被开启，以将所述特定节点重设至一特定电压电平，其中所述的特定电压电平是所述的晶体管基于一电流源所提供的偏压电流而具有的一偏压电压电平。
本发明的其中一个优点在于，本发明的架构不需要额外的供应电压，且产生读出噪声的装置(组件)的数量较相关技术的架构少。因此，本发明能在没有副作用或较不会带来副作用的状况下解决上述问题。
【附图说明】
图1为依据本发明一实施例的一像素电路的示意图。
图2为依据本发明一实施例的图1所示架构的相关信号的示意图。
图3为依据本发明一实施例的一像素电路的示意图。
图4为依据本发明一实施例的图3所示架构的相关信号的示意图。
【符号说明】
100、300 像素电路
120、320 比较电路
PD1、PD2 光电二极管
M11、M21、M31、MS、MB1、
M12、M22、M32、MC、MB2 晶体管
C1 电容器
FD1、FD2 浮动扩散节点
POUT1、POUT2 输出端子
TX1、RST1、SEL1、
TX2、RST2、SEL2 控制信号
VR1、VR2 斜坡信号
VB1、VB2 偏压信号
VPD1、VPD2 光电二极管信号
DOUT1、DOUT2、VL 输出信号
VDD 供应电压端子
IN1、IN2 输入端子
VRST1 参考信号
VFD2 浮动扩散信号
VGSC 电压电平
ΔVX、ΔVY、ΔVPD2、ΔVos 电压降
ΔV1 电压增量
T1、T2、T3、T4、
T5、T6、T7、T8 时间点
Ta、Tb、Tc、Td 时间差
210、220、230、
410、420、430 阶段
【具体实施方式】
图1为依据本发明一实施例的像素电路100的示意图，其中像素电路100可包含一光电二极管(photodiode)PD1、复数个晶体管M11、M21、M31以及MS。在本实施例中，晶体管M11、M21以及M31可视为多个开关电路，其中控制信号TX1、RST1及SEL1分别施加于晶体管M11、M21以及M31的栅极端子以控制这些开关电路。此外，晶体管MS可为源极随耦器的一输入设备以进行一读出运作。晶体管M11耦接于光电二极管PD1与一浮动扩散节点(floatingdiffusion,FD)FD1之间，晶体管M21耦接于浮动扩散节点FD1与一供应电压端子VDD之间。晶体管MS的栅极端子以及漏极端子分别耦接至浮动扩散节点FD1以及供应电压端子VDD，而晶体管M31耦接于晶体管MS的源极端子与一输出端子POUT之间。请注意，一电流源装置诸如晶体管MB1(通过一偏压信号VB1来控制)耦接于输出端子POUT以提供一偏压电流给像素电路100的所述的源极随耦器(例如晶体管MS)，但本发明不限于此。在本实施例中，输出端子POUT另耦接至一比较电路120(例如一比较器电路)的输入端子IN1，并且比较电路120可依据施加于输入端子IN1的输出信号VL以及施加于比较电路的输入端子IN2的斜坡(ramp)信号VR1来产生一输出信号DOUT1。例如，当斜坡信号VR1大于输出信号VL时，输出信号DOUT1可为高(例如一逻辑高信号)，而当斜坡信号VR1小于输出信号VL时，输出信号DOUT1可为低(例如一逻辑低信号)；又例如，当斜坡信号VR1大于输出信号VL时，输出信号DOUT1可为低(例如一逻辑低信号)，而当斜坡信号VR1小于输出信号VL时，输出信号DOUT1可为高(例如一逻辑高信号)；但本发明不限于此。
请连同图1参考图2，其中图2为依据本发明一实施例的图1所示的控制信号{TX1,RST1,SEL1}、输出信号VL以及斜坡信号VR1的示意图。请注意，控制信号{TX1,RST1,SEL1}在图2中被绘示为逻辑信号，但本发明不限于此。
在阶段210的期间，控制信号RST1及TX1为高且控制信号SEL1为低，光电二极管PD1以及浮动扩散节点FD1可通过供应电压端子VDD重设，并且在控制信号RST1及TX1转为低，光电二极管PD1可开始因应入射光来累积电荷以产生一光电二极管信号VPD1。当控制信号SEL1从低转为高，所述的源极随耦器(例如晶体管MS)可被启用，并且像素电路100可开始进行读出运作。
在阶段220的期间，当控制信号RST1及SEL1为高且控制信号TX1为低，参考信号VRST1可被传送至浮动扩散节点FD1并接着被读出至输出端子POUT1，例如，输出信号VL的电压电平在阶段220的期间可代表参考信号VRST1，但本发明不限于此。请注意，在控制信号RST1转为低时，输出信号VL可能因为非理想的开关电路(诸如晶体管M21)而具有一电压降ΔVX，但本发明不限于此。在控制信号RST1转为低以后，斜坡信号VR1的电压电平会在一时间点T1时开始以一特定斜率递减，其中斜坡信号VR1的电压电平会在一时间点T2变得低于输出信号VL的电压电平，而时间点T2相对于一参考时间点诸如时间点T1的相对时间信息(例如，时间点T1及T2之间的一时间差Ta)可指出参考信号VRST1所载有(carry)的侦测信息。
在阶段230的期间，当控制信号TX1及SEL1为高且控制信号RST1为低，光电二极管信号VPD1可被传送至浮动扩散节点FD1并接着被读出至输出端子POUT1(如电压降ΔVY所示)，例如，输出信号VL的电压电平在阶段230的期间可代表光电二极管信号VPD1，但本发明不限于此。与斜坡信号VR1在阶段220的期间的相关操作类似，时间点T4相对于一参考时间点诸如时间点T3的相对时间信息(例如，时间点T3及T4之间的一时间差Tb)可指出光电二极管信号VPD1所载有的侦测信息。像素电路100的一最终读出信号可由时间差Ta及Tb的一差值来表示。请注意，像素电路100的读出噪声可能由晶体管MS以及输入设备诸如比较电路120的输入晶体管产生，但本发明不限于此。
图3为依据本发明一实施例的像素电路300的示意图。像素电路300可包含一光电二极管PD2、一比较电路320(例如一比较器电路)、一电容器C1、一第一开关电路、一第二开关电路以及一第三开关电路，其中所述的第一开关电路、所述的第二开关电路以及所述的第三开关电路可分别包含至少一晶体管，例如，所述的第一开关电路、所述的第二开关电路以及所述的第三开关电路可分别包含晶体管M12、M22及M32，且晶体管M12、M22及M32分别通过其各自的栅极端子被控制信号TX2、RST2及SEL2控制，但本发明不限于此。在本实施例中，在像素电路300的一读出阶段的期间，比较电路320可依据像素电路300中的一特定节点诸如浮动扩散节点FD2的电压电平(例如浮动扩散节点FD2的一浮动扩散信号VFD2)来产生像素电路300的一输出信号(例如，在像素电路300的一输出端子POUT2上的一输出信号DOUT2)。电容器C1耦接于像素电路300的一控制电压端子以及浮动扩散节点FD2之间，其中一斜坡信号VR2在所述的读出阶段的期间可被施加于这个控制电压端子来控制浮动扩散节点FD2的电压电平，以在一特定时间点产生像素电路300的输出信号DOUT2的一电压转变(transition)(例如，从低转高、或从高转低)。在本实施例中，比较电路320可包含一晶体管MC，其中晶体管M12耦接于光电二极管PD2与浮动扩散节点FD2之间，晶体管M22耦接于浮动扩散节点FD2与输出端子POUT2之间，晶体管M32耦接于输出端子POUT2与比较电路320(例如，其内的晶体管MC的漏极端子)之间。另外，晶体管MC的栅极端子以及源极端子分别耦接至浮动扩散节点FD2以及一参考电压(例如一接地电压)。请注意，一电流源装置诸如晶体管MB2(由一偏压信号VB2控制)耦接至输出端子POUT2以提供一偏压电流给像素电路300的比较电路320(例如其内的晶体管MC)，但本发明不限于此。
本发明的像素电路诸如像素电路300可利用一内部信号作为像素电路300的一重设电平(或一参考电平)，其中图1所示的供应电压端子VDD在图3所示的架构中可予以忽略。如此一来，浮动扩散节点FD2的可用电压范围(例如浮动扩散信号VFD2的可用范围)不会被在图3所示的架构中忽略的供应电压端子VDD的电压电平限制。虽然像素电路300的读出噪声可能会由晶体管MC产生，但是在像素电路300中会产生读出噪声的组件数量少于像素电路100。
请连同图3参考图4，其中图4为依据本发明一实施例的图3所示的控制信号{TX2,RST2,SEL2}、浮动扩散信号VDF2、斜坡信号VR2以及输出信号DOUT2的示意图。请注意，控制信号{TX2,RST2,SEL2}于图4中被绘示成逻辑信号，但本发明不限于此。
在像素电路300的一重设阶段(诸如阶段410)的期间，当控制信号RST2及SEL2为高且控制信号TX2为低，晶体管M22以及晶体管M32可被开启以将浮动扩散节点FD2重设至一特定电压电平，例如，一电压电平VGSC，其可为晶体管MC基于晶体管MB2所提供的偏压电流而具有的一偏压电平。当控制信号TX2转为高且斜坡信号VR2的电压电平提升了一电压增量ΔV1，光电二极管PD2可被重设至一电压电平VGSC+ΔV1，且在控制信号TX2转为低，光电二极管PD2可开始因应入射光来累积电荷以产生图3所示的光电二极管信号VPD2，例如，光电二极管PD2的电压电平可因入射光所产生的电子而从VGSC+ΔV1下降，但本发明不限于此。
在像素电路300的一参考信号的读出阶段(诸如阶段420)的期间，当控制信号RST2及SEL2为高且控制信号TX2为低，浮动扩散信号VFD2可被设至电压电平VGSC，其可代表所述的参考信号。在控制信号RST2转为低，斜坡信号VR2的一电压降ΔVos可被施加于像素电路300的控制电压端子以轻微地(slightly)下拉浮动扩散信号VFD2的电压电平，以确保浮动扩散信号的电压电平在一开始低于电压电平VGSC。接着，斜坡信号VR2的电压电平在一时间点T5可开始以一特定斜率递增，而浮动扩散信号VFD2的电压电平可相应地被抬升，其中浮动扩散信号VFD2的电压电平会在一时间点T6变得大于电压电平VGSC。具体来说，晶体管MC可下拉像素电路300的输出信号DOUT2以在时间点T6产生输出信号DOUT2的一电压转变，其中时间点T6相对于一参考时间点诸如时间点T5的相对时间信息(例如，时间点T5及T6之间的一时间差Tc)可指出这个参考信号所载有的侦测信息。例如，晶体管MC可因应浮动扩散节点FD2的电压电平(例如浮动扩散信号VFD2)变成大于电压电平VGSC的状况来产生输出信号DOUT2的电压转变。
在像素电路300的光电二极管信号VPD2的读出阶段(诸如阶段430)，当控制信号RST2为低且控制信号SEL2为高时，浮动扩散信号VFD2可在将光电二极管信号VPD2从光电二极管PD2传送至浮动扩散节点FD2之前被上拉至电压电平VGSC+ΔV1。在控制信号TX2转为高以后，光电二极管信号VPD2可被传送至浮动扩散节点FD2，并且浮动扩散信号VFD2的电压电平可相应地从VGSC+ΔV1下降至VGSC+ΔV1-ΔVPD2。请注意，控制信号TX2在阶段410的期间转为低的一第一时间点与控制信号TX2在阶段430的期间转为高的一第二时间点之间的一时间区间可指出像素300的一积分时间(integration time)(例如累积电荷的时间)，但本发明不限于此。在光电二极管信号VPD2被传送至浮动扩散节点FD2之后，施加于控制电压端子的电压增量ΔV1可被移除，例如，浮动扩散信号VFD2可从VGSC+ΔV1-ΔVPD2下降至VGSC-ΔVPD2，接着，电压降ΔVos可被施加于像素电路300的控制电压端子以略略下拉浮动扩散信号VFD2的电压电平。接着，斜坡信号VR2的电压电平在一时间点T7可开始以所述的特定斜率递增，而浮动扩散信号VFD2的电压电平可相应地被抬升，其中浮动扩散信号VFD2的电压电平会在一时间点T8变得大于电压电平VGSC。具体来说，晶体管MC可下拉输出信号DOUT2以在时间点T8产生输出信号DOUT2的一电压转变，其中时间点T8相对于一参考时间点诸如时间点T7的相对时间信息(例如，时间点T7及T8之间的一时间差Td)可指出光电二极管信号VPD2所载有的侦测信息。例如，晶体管MC可因应浮动扩散节点FD2的电压电平(例如浮动扩散信号VFD2)变成大于电压电平VGSC的状况来产生输出信号DOUT2的电压转变。像素电路300的一最终读出信号可由时间差Tc及Td的一差值来表示。
请注意，图4所示的输出信号DOUT2的状态(逻辑高以及逻辑低)只是为了说明的目的，并非本发明的限制。例如，输出信号DOUT2的确切电压电平可由浮动扩散信号VFD2来决定，但本发明不限于此。另外，本领域的技术人员应可了解在图4中输出信号DOUT2以斜线表示的部分并不影响所述的最终读出信号，因此相关细节在此不赘述。
总结来说，本发明能在没有副作用或较不会带来副作用的情况下解决上述相关技术的问题。
以上所述仅为本发明的较佳实施例，凡依本发明申请保护范围所做的等效变化与修饰，皆应属本发明的专利保护范围。
Claims (5)
1.一种像素电路，包含：
一光电二极管，用来因应入射光来累积电荷以产生一光电二极管信号；
一比较电路，用来在所述的像素电路的一读出阶段的期间依据所述的像素电路中的一特定节点的电压电平来产生一输出信号；
一电容器，耦接于所述的像素电路的一控制电压端子与所述的特定节点之间，其中一斜坡信号在所述的读出阶段的期间被施加于所述的控制电压端子，以在一特定时间点产生所述的输出信号的一电压转变；
一第一开关电路，耦接于所述的光电二极管与所述的特定节点之间；
一第二开关电路，耦接于所述的特定节点与所述的像素电路的一输出端子之间；以及
一第三开关电路，耦接于所述的输出端子与所述的比较电路之间，
其中所述比较电路包含一晶体管；以及所述晶体管的一栅极端子、一漏极端子以及一源极端子分别耦接至所述特定节点、所述第三开关电路以及一参考电压，
其中所述第二开关电路以及所述第三开关电路在所述的像素电路的一重设阶段的期间被开启，以将所述特定节点重设至一特定电压电平，
其中在所述读出阶段的期间施加于所述控制电压端子的所述斜坡信号将所述特定节点的所述电压电平从一第一电压电平上拉至一第二电压电平，且所述输出信号的所述电压转变是因应所述特定节点的所述电压电平变得大于所述特定电压电平的情况而产生。
2.根据权利要求1所述的像素电路，其中所述的特定时间点相对于一参考时间点的相对时间信息指出所述的光电二极管信号或一参考信号所载有的侦测信息。
3.根据权利要求1所述的像素电路，其中所述的第一开关电路、所述的第二开关电路以及所述的第三开关电路中的每一者包含至少一晶体管。
4.根据权利要求1所述的像素电路，其中所述的特定节点是一浮动扩散节点。
5.一种像素电路，包含：
一光电二极管，用来因应入射光来累积电荷以产生一光电二极管信号；
一比较电路，用来在所述的像素电路的一读出阶段的期间依据所述的像素电路中的一特定节点的电压电平来产生一输出信号；
一电容器，耦接于所述的像素电路的一控制电压端子与所述的特定节点之间，其中一斜坡信号在所述的读出阶段的期间被施加于所述的控制电压端子，以在一特定时间点产生所述的输出信号的一电压转变；
一第一开关电路，耦接于所述的光电二极管与所述的特定节点之间；
一第二开关电路，耦接于所述的特定节点与所述的像素电路的一输出端子之间；以及
一第三开关电路，耦接于所述的输出端子与所述的比较电路之间，
其中所述比较电路包含一晶体管；以及所述晶体管的一栅极端子、一漏极端子以及一源极端子分别耦接至所述特定节点、所述第三开关电路以及一参考电压，
其中所述第二开关电路以及所述第三开关电路在所述的像素电路的一重设阶段的期间被开启，以将所述特定节点重设至一特定电压电平，
其中所述的特定电压电平是所述的晶体管基于一电流源所提供的偏压电流而具有的一偏压电压电平。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/252,545 US10890482B2 (en) | 2019-01-18 | 2019-01-18 | Pixel circuit for generating an output signal in response to incident radiation |
| US16/252,545 | 2019-01-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111462668A CN111462668A (zh) | 2020-07-28 |
| CN111462668B true CN111462668B (zh) | 2023-08-11 |
Family
ID=70767321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910427932.7A Active CN111462668B (zh) | 2019-01-18 | 2019-05-22 | 像素电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10890482B2 (zh) |
| CN (1) | CN111462668B (zh) |
| TW (1) | TWI688936B (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003054922A2 (en) * | 2001-12-21 | 2003-07-03 | Koninklijke Philips Electronics N.V. | Image pick-up device and camera system comprising an image pick-up device |
| JP4347819B2 (ja) * | 2005-02-15 | 2009-10-21 | シャープ株式会社 | 固体撮像素子およびその駆動方法 |
| US20090295965A1 (en) * | 2008-05-30 | 2009-12-03 | Himax Imaging, Inc. | Method and circuit for driving active pixels in a cmos imager device |
| TWI398164B (zh) | 2009-05-07 | 2013-06-01 | Himax Imagimg Inc | 影像感測器及具高轉換增益之低雜訊像素讀出電路 |
| US8773562B1 (en) | 2013-01-31 | 2014-07-08 | Apple Inc. | Vertically stacked image sensor |
| JP6075646B2 (ja) | 2014-03-17 | 2017-02-08 | ソニー株式会社 | 固体撮像装置およびその駆動方法、並びに電子機器 |
| TWI669964B (zh) | 2015-04-06 | 2019-08-21 | 日商新力股份有限公司 | Solid-state imaging device, electronic device, and AD conversion device |
| US9942503B2 (en) * | 2016-02-23 | 2018-04-10 | Semiconductor Components Industries, Llc | Image sensors having high-efficiency charge storage capabilities |
-
2019
- 2019-01-18 US US16/252,545 patent/US10890482B2/en active Active
- 2019-04-12 TW TW108112846A patent/TWI688936B/zh active
- 2019-05-22 CN CN201910427932.7A patent/CN111462668B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI688936B (zh) | 2020-03-21 |
| TW202029171A (zh) | 2020-08-01 |
| US20200232846A1 (en) | 2020-07-23 |
| US10890482B2 (en) | 2021-01-12 |
| CN111462668A (zh) | 2020-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI709338B (zh) | 具有雙重轉換增益讀出之影像感測器 | |
| US9041583B2 (en) | Comparator, solid-state imaging device, electronic apparatus, and driving method | |
| US11095278B2 (en) | Comparator, solid-state imaging device, electronic apparatus, and driving method | |
| US8085330B2 (en) | Image pickup apparatus | |
| CN109479106B (zh) | 比较器、ad转换器、固体摄像装置、电子设备和比较器的控制方法 | |
| TWI674003B (zh) | 具有有著可變偏壓及增加輸出信號範圍之放大器的成像感測器 | |
| KR20170052064A (ko) | 이미지 센서 및 이미지 센서의 동작 방법 | |
| US10498322B1 (en) | Comparator output circuitry for single slope analog to digital converter | |
| CN107534748B (zh) | 固态成像装置和固态成像装置的驱动方法 | |
| CN109906605B (zh) | 摄像装置和电子设备 | |
| WO2012144218A1 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| KR20070016382A (ko) | 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서 | |
| US7184284B2 (en) | Closed-loop high voltage booster | |
| CN111462668B (zh) | 像素电路 | |
| US11665445B2 (en) | Image sensing device for cancelling a horizontal banding noise | |
| US20090283663A1 (en) | Solid-state imaging device and driving method thereof | |
| US10715758B2 (en) | Amplification circuit performing primary and secondary amplifications | |
| US20110084755A1 (en) | Analog switch | |
| CN112188129B (zh) | 像素电路 | |
| US20220210360A1 (en) | Digital image sensor using a single-input comparator based quantizer | |
| US8149605B2 (en) | Compact and accurate analog memory for CMOS imaging pixel detectors | |
| CN100536337C (zh) | 用于在高电压和低电压之间开关的系统与方法 | |
| EP4272428A1 (en) | Digital image sensor using a single-input comparator based quantizer | |
| CN116941249A (zh) | 使用基于单输入比较器的量化器的数字图像传感器 | |
| CN116132835A (zh) | 使用自动调零时段优化的模数转换电路及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |