CN116132835A - 使用自动调零时段优化的模数转换电路及其操作方法 - Google Patents

使用自动调零时段优化的模数转换电路及其操作方法 Download PDF

Info

Publication number
CN116132835A
CN116132835A CN202211423868.3A CN202211423868A CN116132835A CN 116132835 A CN116132835 A CN 116132835A CN 202211423868 A CN202211423868 A CN 202211423868A CN 116132835 A CN116132835 A CN 116132835A
Authority
CN
China
Prior art keywords
signal
transistor
auto
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211423868.3A
Other languages
English (en)
Inventor
田在熏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220049493A external-priority patent/KR20230071022A/ko
Priority claimed from KR1020220068855A external-priority patent/KR20230071039A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116132835A publication Critical patent/CN116132835A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种电路包括：第一放大器，其在第一操作时段中将斜坡信号和从像素阵列输出的像素信号的复位信号进行第一比较，在第二操作时段中将斜坡信号和像素信号的图像信号进行第二比较，并且基于第一比较结果和第二比较结果在第一操作时段和第二操作时段中生成第一输出信号；以及第二放大器，其在第二自动调零时段中响应于第二自动调零信号对电容器充电，从第二自动调零时段结束的时间点到第一操作时段开始的时间点停止第二放大器的操作，并且在第一操作时段和第二操作时段中基于第一输出信号生成第二输出信号。

Description

使用自动调零时段优化的模数转换电路及其操作方法
相关申请的交叉引用
本申请要求在韩国知识产权局于2021年11月15日提交的第10-2021-0156902号、于2022年4月21日提交的第10-2022-0049493号和于2022年6月7日提交的第10-2022-0068855号韩国专利申请的优先权，这些申请的全部公开内容通过引用结合于此。
技术领域
本文描述的本公开的实施例涉及模数转换器，更具体地，涉及使用自动调零时段(auto-zero period)优化的模数转换电路及其操作方法。
背景技术
图像传感器可以包括电荷耦合器件(CCD)图像传感器、互补金属氧化物半导体(CMOS)图像传感器(CIS)等。CMOS图像传感器可以包括由CMOS晶体管组成的像素，并通过使用每个像素中包括的光电转换元件(或设备)将光能转换成电信号。CMOS图像传感器通过使用由每个像素生成的电信号来获得关于捕获/拍摄的图像的信息。
模数转换器(ADC)接收模拟输入电压，并将接收的模拟输入电压转换成数字信号。经转换的数字信号可以提供给其他设备。ADC可以用于各种信号处理设备中。随着信号处理设备性能的提高，现在需要提高的模拟信号的分辨率。因此，使用了能够在相同时间内处理许多信号或者为每个信号提供提高的分辨率的ADC。然而，ADC会导致功耗增加。因此，可能希望降低ADC的功耗。
发明内容
本公开的实施例提供了一种能够通过使用自动调零时段优化来降低功耗的模数转换电路、其操作方法以及包括其的图像传感器。
根据实施例，一种电路包括第一放大器和第二放大器。第一放大器在第一自动调零时段中响应于第一自动调零信号来均衡第一放大器的输入节点和输出节点的电压电平，在第一操作时段中将斜坡信号和从像素阵列输出的像素信号的复位信号进行第一比较，在第一操作时段之后的第二操作时段中将所述斜坡信号和所述像素信号的图像信号进行第二比较，以及基于第一比较结果和第二比较结果在第一操作时段和第二操作时段中在输出节点上生成第一输出信号。第二放大器在第二自动调零时段中响应于第二自动调零信号对电容器充电，从第二自动调零时段结束的时间点到第一操作时段开始的时间点停止第二放大器的操作，以及在第一操作时段和第二操作时段中基于第一输出信号生成第二输出信号。
根据实施例，一种包括第一放大器和第二放大器的模数转换电路的操作方法包括：在第一自动调零时段中响应于第一自动调零信号均衡第一放大器的输入节点和输出节点的电压电平，在第二自动调零时段中响应于第二自动调零信号对第二放大器的电容器充电，从第二自动调零时段结束的时间点到第一操作时段开始的时间点停止第二放大器的操作，通过在第一操作时段期间比较斜坡信号和从像素阵列输出的像素信号的复位信号以及在第一操作时段之后的第二操作时段期间比较所述斜坡信号和所述像素信号的图像信号来生成第一输出信号，以及在第一操作时段和第二操作时段中基于第一输出信号生成第二输出信号。
根据实施例，一种图像传感器包括将光转换成电信号以生成像素信号的像素阵列、生成斜坡信号的斜坡信号生成器以及将像素信号转换成数字信号的模数转换电路。模数转换电路包括第一放大器、第二放大器和计数器。第一放大器通过在第一自动调零时段中响应于第一自动调零信号均衡第一放大器的输入节点和输出节点的电压电平、在第一操作时段中将斜坡信号和从像素阵列输出的像素信号的复位信号进行第一比较、以及在第二操作时段中将所述斜坡信号和所述像素信号的图像信号进行第二比较，来生成第一输出信号。第二放大器在第二自动调零时段中响应于第二自动调零信号对电容器充电，以在第一操作时段和第二操作时段中基于第一输出信号生成第二输出信号，以及从第二自动调零时段结束的时间点到第一操作时段开始的时间点停止第二放大器的操作。计数器对第二输出信号的脉冲进行计数，以及将计数结果作为数字信号输出。
根据实施例，一种在自动调零时段中响应于自动调零信号对电容器充电并在操作时段中生成输出信号的电路包括：第一晶体管，其向输出输出信号的第一输出节点提供电源电压；第二晶体管，其通过偏置节点连接到电容器并响应于自动调零信号而导通；电流源，其通过第一输出节点连接到第一晶体管，通过偏置节点连接到电容器和第二晶体管，以及基于由电容器保持的偏置节点的电压电平生成电源电流；以及第三晶体管，其连接到第一晶体管，向第一晶体管提供电源电压，并响应于断电信号而截止，使得电路的操作停止。
附图说明
通过参考附图详细描述本公开的实施例，本公开的上述和其他目的和特征将变得显而易见。
图1示出了根据本公开实施例的图像处理块的配置的示例。
图2示出了根据示例实施例的图1的图像传感器的配置的示例。
图3是示出根据示例实施例的图2的像素阵列的像素组当中的一个的示例的电路图。
图4示出了根据示例实施例的图2的模数转换电路的配置的示例。
图5是示出根据示例实施例的图4的第一放大器的示例的电路图。
图6是示出根据示例实施例的图4的第二放大器的示例的电路图。
图7是示出根据示例实施例的图4的模数转换电路的操作的时序图。
图8示出了根据示例实施例的图2的模数转换电路的配置的另一示例。
图9是示出根据示例实施例的图8的第二放大器的另一示例的电路图。
图10A是示出根据示例实施例的根据图9的反馈电路的操作的图4的模数转换电路的操作的示例的时序图。
图10B是示出根据示例实施例的根据自动调零时段优化和图9的反馈电路的操作的图4的模数转换电路的操作的示例的时序图。
图11是示出根据示例实施例的图8的第二放大器的另一示例的电路图。
图12是示出根据本公开的示例实施例的使用自动调零时段优化的模数转换电路的操作方法的流程图。
具体实施方式
下面，将详细和清楚地描述本公开的示例实施例，达到本领域技术人员容易实现本公开的程度。
在详细描述中，参考术语“单元”、“模块”、“块”、“～器”、或“～机”等描述的组件和附图中示出的功能块将用软件、硬件或其组合来实现。例如，软件可以是机器代码、固件、嵌入式代码和应用软件。例如，硬件可以包括电路、电子电路、处理器、计算机、集成电路、集成电路核心、压力传感器、惯性传感器、微机电系统(MEMS)、无源元件或其组合。
图1示出了根据本公开实施例的图像处理块10的配置的示例。图像处理块10可以被实现为各种电子设备的一部分，诸如智能手机、数码相机、膝上型计算机和台式计算机。图像处理块10可以包括镜头12、图像传感器14、图像信号处理器(ISP)前端块16和图像信号处理器18。
光可以被作为拍摄的目标的对象、风景等反射，并且镜头12可以接收反射光。图像传感器14可以基于通过镜头12接收的光生成电信号。例如，图像传感器14可以用互补金属氧化物半导体(CMOS)图像传感器等来实施。例如，图像传感器14可以是具有双像素结构或四单元结构的多像素图像传感器。
图像传感器14可以包括像素阵列。像素阵列的像素可以将光转换成电信号，以生成像素值或像素信号。此外，图像传感器14可以包括用于对像素值执行相关双采样(CDS)的模数转换(ADC)电路。将参考图2详细描述图像传感器14的配置。
ISP前端块16可以对从图像传感器14输出的电信号执行预处理，以便适于图像信号处理器18的处理。
图像信号处理器18可以通过适当地处理经ISP前端块16处理的电信号来生成与拍摄的对象和风景相关联的图像数据。为此，图像信号处理器18可以执行各种处理操作，诸如颜色校正、自动白平衡、伽马校正、颜色饱和度校正、格式化、坏像素校正和色调校正。
图1中示出了一个镜头12和一个图像传感器14。然而，在其他实施例中，图像处理块10可以包括多个镜头、多个图像传感器和多个ISP前端块。在这种情况下，多个镜头可以具有不同的视场。此外，多个图像传感器可以具有不同的功能、不同的性能和/或不同的特性，并且可以分别包括不同配置的像素阵列。
图2示出了根据示例实施例的图1的图像传感器14的配置的示例。图像传感器100可以包括像素阵列110、行驱动器120、斜坡信号生成器130、电压缓冲器140、ADC电路150、时序控制器160和缓冲器170。
像素阵列110可以包括以矩阵形式排列的多个像素，即，沿着行和列排列。多个像素中的每一个可以包括光电转换元件(或设备)。例如，光电转换元件可以包括光电二极管、光电晶体管、光电门、钉扎(pinned)光电二极管等。
像素阵列110可以包括多个像素组PG。每个像素组PG可以包括两个或更多个像素，即多个像素。这里，为了描述方便，多个像素组PG和像素组PG的术语可以互换使用。构成像素组PG的多个像素可以共享一个浮动扩散区或多个浮动扩散区。图2示出了一个示例，其中像素阵列110包括以四行四列的矩阵形式排列的像素组PG(即，包括4×4像素组PG)。然而，本公开不限于此。
像素组PG可以包括相同颜色的像素。例如，像素组PG可以包括将红色光谱的光转换成电信号的红色像素、将绿色光谱的光转换成电信号的绿色像素或者将蓝色光谱的光转换成电信号的蓝色像素。例如，构成像素阵列110的像素可以以四拜耳图案的形式排列。
取决于从外部接收的光的强度或量，像素阵列110的像素可以通过列线CL1至CL4输出像素信号。例如，像素信号可以是对应于从外部接收的光的强度或量的模拟信号。像素信号可以通过电压缓冲器(例如，源极跟随器)，然后可以通过列线CL1至CL4提供给ADC电路150。
行驱动器120可以选择并驱动像素阵列110的行。行驱动器120可以解码由时序控制器160生成的地址和/或控制信号，并且可以生成用于选择和驱动像素阵列110的行的控制信号。例如，控制信号可以包括用于选择像素的信号、用于复位浮动扩散区的信号等。
斜坡信号生成器130可以在时序控制器160的控制下生成斜坡信号RAMP。例如，斜坡信号生成器130可以响应于诸如斜坡使能信号的控制信号而操作。当斜坡使能信号被激活时，斜坡信号生成器130可以取决于预设值(例如，起始电平、结束电平和斜率)生成斜坡信号RAMP。换句话说，斜坡信号RAMP可以是在特定时间内沿着预设斜率增大或减小的信号。斜坡信号RAMP可以通过电压缓冲器140被提供给ADC电路150。
ADC电路150可以通过列线CL1至CL4从多个像素接收像素信号，并且可以通过电压缓冲器140从斜坡信号生成器130接收斜坡信号RAMP。ADC电路150可以基于相关双采样(CDS)技术操作，用于从接收的像素信号中获得复位信号和图像信号，并提取复位信号和图像信号之间的差作为有效信号分量。ADC电路150可以包括多个比较器COMP和多个计数器CNT。
详细地，比较器COMP中的每一个可以比较像素信号的复位信号和斜坡信号RAMP，可以比较像素信号的图像信号和斜坡信号RAMP，并且可以对比较结果执行相关双采样(CDS)。计数器CNT中的每一个可以对经历相关双采样的信号的脉冲进行计数，并且可以输出计数结果作为数字信号。此外，本公开的ADC电路150可以被实现为通过使用自动调零时段优化和/或输出反馈来降低功耗。图2中示出了ADC电路150包括四个比较器COMP和四个计数器CNT的示例，但是本公开不限于此。
时序控制器160可以生成用于控制行驱动器120、斜坡信号生成器130和ADC电路150中的每一个的操作和/或时序的控制信号和/或时钟。
缓冲器170可以包括存储器MEM和感测放大器SA。存储器MEM可以存储从ADC电路150的相应计数器CNT输出的数字信号。感测放大器SA可以感测并放大存储在存储器MEM中的数字信号。感测放大器SA可以输出经放大的数字信号作为图像数据IDAT，并且图像数据IDAT可以被提供给图1的ISP前端块16。
图3是示出根据示例实施例的图2的像素阵列110的像素组PG中的一个的示例的电路图。例如，像素组PG可以包括像素PX1至PX4、光电转换元件PD1至PD4、传输晶体管Tx1至Tx4、复位晶体管RST、双转换晶体管DC、驱动晶体管Dx和选择晶体管SEL。图3中示出了其中像素组PG具有四单元结构的示例，其中四个像素PX1至PX4分别包括光电转换元件PD1至PD4，但是本公开不限于此。例如，像素组PG可以被实现为具有各种不同的结构。
第一像素PX1可以包括第一光电转换元件PD1和第一传输晶体管Tx1，其余像素PX2、PX3和PX4中的每一个也可以包括类似的组件/元件。像素PX1至PX4可以共享复位晶体管RST、双转换晶体管DC、驱动晶体管Dx和选择晶体管SEL。此外，像素PX1至PX4可以共享第一浮动扩散区FD1。复位晶体管RST和双转换晶体管DC可以共享第二浮动扩散区FD2。
第一浮动扩散区FD1或第二浮动扩散区FD2可以累积(或集成)对应于入射光量的电荷。当传输晶体管Tx1至Tx4分别被传输信号VT1至VT4导通时，第一浮动扩散区FD1或第二浮动扩散区FD2可以累积(或集成)从光电转换元件PD1至PD4提供的电荷。因为第一浮动扩散区FD1连接到作为源极跟随放大器操作的驱动晶体管Dx的栅极端，所以可以形成对应于在第一浮动扩散区FD1累积的电荷的电压。例如，第一浮动扩散区FD1的电容被描绘为第一电容CFD1。
双转换晶体管DC可以由双转换信号VDC驱动。当双转换晶体管DC截止时，第一浮动扩散区FD1的电容可以对应于第一电容CFD1。在一般环境中，因为第一浮动扩散区FD1不容易饱和，所以不需要增加第一浮动扩散区FD1的电容(即，CFD1)。在这种情况下，双转换晶体管DC可以被截止。
然而，在高亮度环境中，第一浮动扩散区FD1可能容易饱和。为了防止饱和，双转换晶体管DC可以导通，使得第一浮动扩散区FD1和第二浮动扩散区FD2电连接。在这种情况下，浮动扩散区FD1和FD2的电容可以增加到第一电容CFD1和第二电容CFD2的总和。
传输晶体管Tx1至Tx4可以分别由传输信号VT1至VT4驱动，并且可以将由光电转换元件PD1至PD4生成(或集成)的电荷传输到第一浮动扩散区FD1或第二浮动扩散区FD2。例如，传输晶体管Tx1至Tx4的第一端可以分别连接到光电转换元件PD1至PD4，并且其第二端可以共同连接到第一浮动扩散区FD1。
复位晶体管RST可以由复位信号VRST驱动，并且可以向第一浮动扩散区FD1或第二浮动扩散区FD2提供电源电压VDD。这样，累积在第一浮动扩散区FD1或第二浮动扩散区FD2中的电荷可以移动到电源电压VDD的端子，并且第一浮动扩散区FD1或第二浮动扩散区FD2的电压可以被复位。
驱动晶体管Dx可以放大第一浮动扩散区FD1或第二浮动扩散区FD2的电压，并且可以生成对应于放大的结果的像素信号PIX。选择晶体管SEL可以由选择信号VSEL驱动，并且可以以行为单位选择要读取的像素。当选择晶体管SEL导通时，像素信号PIX可以通过列线CL输出到图2的ADC电路150。
图4示出了根据示例实施例的图2的模数转换(ADC)电路150的配置的示例。ADC电路150可以包括比较器151和计数器152。ADC电路150可以将作为从像素阵列110输出的模拟信号的像素信号PIX转换并输出为数字信号DS。为了描述的清楚和附图的简洁，在图4中示出了其中像素阵列110仅包括一个像素的示例，并且像素阵列110的配置和功能与参考图3描述的相同。
详细地，如参考图2所述，比较器151可以比较像素信号的复位信号和斜坡信号RAMP，可以比较像素信号的图像信号和斜坡信号RAMP，并可以对比较结果执行相关双采样(CDS)，计数器152可对经历相关双采样(CDS)的信号的脉冲进行计数，并可以输出计数结果作为数字信号。将参考图2和3描述图4。这里，像素信号的复位信号可以表示接收反射光之前的像素信号，像素信号的图像信号可以表示接收反射光之后的像素信号。
例如，比较器151可以具有包括两个放大器(即，第一放大器151_1和第二放大器151_2)的两级结构，并且第一放大器151_1和第二放大器151_2中的每一个可以被实现为运算跨导放大器(OTA)。然而，本公开不限于此。例如，比较器151可以具有包括三个或更多个放大器的结构。此外，ADC电路150可以包括多个比较器和多个计数器，但是为了描述清楚，在图4中示出了一个比较器151和一个计数器152。
第一放大器151_1可以通过列线CL从像素阵列110接收像素信号PIX，并且可以通过电压缓冲器140从斜坡信号生成器130接收斜坡信号RAMP。第一放大器151_1可以基于接收的信号输出第一输出信号OTA1_OUT。例如，在其中斜坡信号RAMP的电平高于像素信号PIX的电平的时段中，第一放大器151_1可以输出具有高电平的第一输出信号OTA1_OUT，并且在其中斜坡信号RAMP的电平低于像素信号PIX的电平的时段中，第一放大器151_1可以输出具有低电平的第一输出信号OTA1_OUT。此外，当比较像素信号PIX的复位信号和斜坡信号RAMP时，以及当比较像素信号PIX的图像信号和斜坡信号RAMP时，都可以执行上述第一放大器151_1的比较操作。
第二放大器151_2可以放大第一输出信号OTA1_OUT，并且可以输出作为比较信号的第二输出信号OTA2_OUT。例如，第二输出信号OTA2_OUT可以是第一输出信号OTA1_OUT的反相版本。换句话说，第二放大器151_2可以在第一输出信号OTA1_OUT的高电平期间输出具有低电平的第二输出信号OTA2_OUT，并且可以在第一输出信号OTA1_OUT的低电平期间输出具有高电平的第二输出信号OTA2_OUT。
在以下描述中，当比较器151执行比较操作时，第一输出信号OTA1_OUT或第二输出信号OTA2_OUT的电压电平从高电平转变为低电平或从低电平转变为高电平可以被称为“ADC电路150的判定(decision)”。换句话说，“在ADC电路150的判定结束之后”可以意指“在第一输出信号OTA1_OUT或第二输出信号OTA2_OUT的电压电平从高电平变为低电平或从低电平变为高电平之后”。
在执行比较操作之前的自动调零时段中，比较器151可以响应于自动调零信号而被初始化，然后可以再次执行比较操作。详细地，第一放大器151_1可以响应于第一自动调零信号AZ_OTA1而被初始化，第二放大器151_2可以响应于第二自动调零信号AZ_OTA2而被初始化。
在以下描述中，第一放大器151_1的自动调零时段被称为“第一自动调零时段”，第二放大器151_2的自动调零时段被称为“第二自动调零时段”。例如，在第一自动调零时段和第二自动调零时段期间，第一放大器151_1和第二放大器151_2的输入节点和/或输出节点的电压电平可以被均衡。
此外，初始化第一放大器151_1所花费的时间和初始化第二放大器151_2所花费的时间可以彼此不同。例如，初始化第一放大器151_1所花费的时间可以比初始化第二放大器151_2所花费的时间长。在这种情况下，当第二放大器151_2被完全初始化时，没有必要将第二自动调零信号AZ_OTA2施加到第二放大器151_2。
换句话说，当第二放大器151_2的初始化在第一放大器151_1的初始化之前完成时，第二自动调零时段可以被调整为终止，而不管第一自动调零时段的剩余长度。例如，本公开的第二自动调零时段可以被优化为在第二放大器151_2的初始化完成时终止。例如，第二放大器151_2可以被实现为使得当第二自动调零时段结束时，直到执行第一放大器151_1的比较操作才消耗功率。为此，第二放大器151_2可以包括用于响应于第二自动调零时段结束而暂时防止功耗的开关。这样，ADC电路150的功耗可以通过自动调零时段优化而降低。
计数器152可以在时序控制器160的控制下操作，可以对第二输出信号OTA2_OUT的脉冲进行计数，并且可以输出计数结果作为数字信号DS。例如，计数器152可以响应于诸如计数器时钟信号CNT_CLK和用于反转计数器152的内部位的反转信号CONV的控制信号而操作。
例如，计数器152可以包括向上/向下计数器、逐位反转计数器等。逐位反转计数器的操作可以类似于向上/向下计数器的操作。例如，逐位反转计数器可以执行仅执行向上计数的功能，以及当特定信号输入其中时转换计数器的所有内部位以获得1的补码的功能。逐位反转计数器可以执行复位计数操作，然后可以反转复位计数结果，以便转换成1的补码，即负值。
图5是示出根据示例实施例的图4的第一放大器151_1的示例的电路图。第一放大器200可以包括多个晶体管TR11至TR16、多个开关SW1和SW2以及第一电流源210。例如，第一晶体管TR11、第二晶体管TR12、第五晶体管TR15和第六晶体管TR16可以是NMOS晶体管，第三晶体管TR13和第四晶体管TR14可以是PMOS晶体管。然而，本公开不限于此。第一晶体管TR11至第六晶体管TR16可以用不同于图5所示类型的晶体管来实现。
参考图5，斜坡信号RAMP可以输入到第一晶体管TR11的栅极端子，像素信号PIX可以输入到第二晶体管TR12的栅极端子。第一晶体管TR11和第二晶体管TR12的源极端子可以在公共节点COMM处连接到第一电流源210。例如，第三晶体管TR13和第四晶体管TR14可以以电流镜的形式连接。流到(或流过)第一晶体管TR11和第二晶体管TR12的电流之和可以等于第一电源电流ISS1。
第三晶体管TR13的栅极端子和漏极端子以及第一晶体管TR11的漏极端子可以共同连接到第二输出节点OUT12，以及第四晶体管TR14的漏极端子和第二晶体管TR12的漏极端子可以共同连接到第一输出节点OUT11。第五晶体管TR15可以连接在第一输出节点OUT11和第二输出节点OUT12之间。例如，第五晶体管TR15可以限制从第一输出节点OUT11输出的信号的电压电平。
第一输出信号OTA1_OUT可以从第一输出节点OUT11输出，反相的第一输出信号OTA1_OUT’可以从第二输出节点OUT12输出。例如，在其中斜坡信号RAMP的电平高于像素信号PIX的电平的时段中，第一输出信号OTA1_OUT可以具有高电平，而在其中斜坡信号RAMP的电平低于像素信号PIX的电平的时段中，第一输出信号OTA1_OUT可以具有低电平。第一输出信号OTA1_OUT可以被提供给图4的第二放大器151_2。
第一电流源210可以包括第六晶体管TR16。第六晶体管TR16可以连接到接地电压VSS，并且可以基于第一偏置信号BIAS1生成第一电源电流ISS1。
同时，在第一自动调零时段期间，开关SW1和SW2可以响应于第一自动调零信号AZ_OTA1而导通。当开关SW1和SW2导通时，第二输入节点IN12和第一输出节点OUT11可以彼此连接，并且第一输入节点IN11和第二输出节点OUT12可以彼此连接。因此，在第一自动调零时段期间，第一输入节点IN11、第二输入节点IN12、第一输出节点OUT11和第二输出节点OUT12的电平可以被均衡。尽管未示出，但是连接到第一输入节点IN11的第一电容器可以接收斜坡信号RAMP，连接到第二输入节点IN12的第二电容器可以接收像素信号PIX。例如，第一电容器和第二电容器可以用作自动调零电平采样电容器。
图6是示出根据示例实施例的图4的第二放大器151_2的示例的电路图。第二放大器300可以包括多个晶体管TR21至TR24、电容器C1、开关电路310和电流源320。例如，第七晶体管TR21和第十晶体管TR24可以是PMOS晶体管，第八晶体管TR22和第九晶体管TR23可以是NMOS晶体管。然而，本公开不限于此。第七晶体管TR21至第十晶体管TR24可以用不同于图6所示类型的晶体管来实现。
第七晶体管TR21可以从图4的第一放大器151_1接收第一输出信号OTA1_OUT作为输入，并且可以响应于第一输出信号OTA1_OUT而操作。例如，当第一输出信号OTA1_OUT的电压电平是高电平时，第七晶体管TR21可以截止。在这种情况下，因为电流没有流到第三输出节点OUT21，所以第二输出信号OTA2_OUT的电压电平可以是低电平。相反，当第一输出信号OTA1_OUT的电压电平是低电平时，第七晶体管TR21可以导通。在这种情况下，因为电流流到第三输出节点OUT21，所以第二输出信号OTA2_OUT的电压电平可以是高电平。换句话说，第二放大器300可以作为反相放大器操作。例如，当第一输出信号OTA1_OUT的电压电平增加时，第二输出信号OTA2_OUT的电压电平可以降低。
开关电路310可以包括连接在第三输出节点OUT21和偏置节点BN之间的第八晶体管TR22。在第二自动调零时段期间，第八晶体管TR22可以响应于第二自动调零信号AZ_OTA2而操作，并且可以在第二自动调零信号AZ_OTA2被激活时导通。当第八晶体管TR22导通时，偏置节点BN的电压电平和第三输出节点OUT21的电压电平可以被均衡，并且电荷可以充入连接到偏置节点BN的电容器C1中。
当电荷在电容器C1中完全充电时，第二放大器300的初始化可以完成，并且第二自动调零时段可以结束。举例来说，可以基于用电荷对连接到偏置节点BN的电容器C1充电所花费的时间来优化第二自动调零时段的长度。如参考图4所述，第二自动调零时段的优化长度可以比第一自动调零时段的长度更短。
相比之下，在图4的ADC电路150的比较操作期间，在第八晶体管TR22在第二自动调零信号AZ_OTA2被去激活时被截止的情况下，等于第三输出节点OUT21的电压电平的偏置节点BN的电压电平可以由电容器C1保持，因此，电流源320可以操作。
电流源320可以包括连接到第三输出节点OUT21的第九晶体管TR23。第九晶体管TR23可以基于偏置节点BN的电压，即电容器C1一端的电压，生成电源电流ISS2。
如上所述，当连接到偏置节点BN的电容器C1中充满电荷时，第二自动调零信号AZ_OTA2可以被去激活，并且第二自动调零时段可以结束。在这种情况下，第十晶体管TR24可以响应于被激活的断电信号PD而截止，因此，第二放大器300的操作可以被暂时停止(即，可以被暂时断电)。也就是说，第十晶体管TR24可以作为第二放大器300的断电开关而操作。
第二放大器300的操作可以停止，直到图10的第一放大器200执行比较操作。换句话说，当第一放大器200的第一自动调零时段结束时(即，当第一自动调零信号AZ_OTA1被去激活时)，断电信号PD可以被去激活，并且第十晶体管TR24可以导通。这样，第二放大器300可以再次开始操作。
换句话说，第十晶体管TR24可以在第二自动调零时段期间和比较操作时段期间响应于低电平的断电信号PD而导通，并且可以在第二自动调零时段和比较操作时段之间响应于高电平的断电信号PD而截止。通过第十晶体管TR24的上述操作，可以在第二自动调零时段和比较操作时段之间降低第二放大器300的功耗。
图7是示出根据示例实施例的图4的模数转换(ADC)电路150的操作的时序图。参考图7，从第一时间点t0到第三时间点t2的时段可被定义为自动调零时段(包括第一自动调零时段和第二自动调零时段)，从第三时间点t2到第十二时间点t11的时段可被定义为比较操作时段，从第四时间点t3或第五时间点t4到第七时间点t6的时段可被定义为第一操作时段，从第七时间点t6或第十时间点t9到第十一时间点t10的时段可被定义为第二操作时段。详细地，从第一时间点t0到第三时间点t2的时间段可被定义为第一自动调零时间段，从第一时间点t0到第二时间点t1的时间段可被定义为第二自动调零时间段。此外，从第二时间点t1到第三时间点t2的时段可以被定义为断电时段。
选择信号VSEL可以在第一时间点t0之前被激活，并且像素信号PIX可以从图2的像素阵列的多个像素组(例如，图3所示的像素组)输出。此外，电源电压可以由在第一时间点t0之前激活的复位信号VRST提供。在实施例中，像素信号PIX和斜坡信号RAMP的电平可以在第一时间点t0之前和第十二时间点t11之后由电路(未示出)确定。下面，将参考图4至图6一起描述图7。
第一自动调零信号AZ_OTA1可以从第一时间点t0到第三时间点t2被激活。第二自动调零信号AZ_OTA2可以从第一时间点t0到第二时间点t1被激活，并且从第二时间点t1到第三时间点t2被去激活。第一放大器151_1可以在第一自动调零时段(即，从第一时间点t0到第三时间点t2)期间响应于第一自动调零信号AZ_OTA1而被初始化，第二放大器151_2可以在第二自动调零时段(即，从第一时间点t0到第二时间点t1)期间响应于第二自动调零信号AZ_OTA2而被初始化。
如参考图6所描述，可以基于用电荷对包括在第二放大器151_2中的电容器(例如，图6的C1)完全充电所花费的时间来确定第二自动调零时段的长度。当第二放大器151_2被完全初始化时，第二自动调零信号AZ_OTA2可以被去激活，并且第二自动调零时段可以结束。
在这种情况下，可以激活断电信号PD。这样，第二放大器151_2的断电开关(例如，图6的TR24)可以被截止，并且第二放大器151_2的操作可以从第二时间点t1到第三时间点t2暂时停止。根据以上描述，从第二时间点t1到第三时间点t2，第二放大器151_2的功耗可以降低，并且ADC电路150的功耗也可以整体降低。当第一自动调零时段结束并且比较操作时段开始时，断电信号PD可以再次被去激活。
为了对像素信号PIX的复位信号执行数字转换，可以在第四时间点t3向斜坡信号RAMP施加偏移，并且斜坡信号RAMP可以从第五时间点t4开始减小。计数器152可以从第五时间点t4到作为第二放大器151_2的输出的第二输出信号OTA2_OUT的极性改变的第六时间点t5对计数时钟信号CNT_CLK进行计数。
在复位信号的数字转换结束的情况下，为了在第七时间点t6将像素信号PIX的图像信号转换成数字信号，可以在第七时间点t6将偏移再次施加到斜坡信号RAMP，并且可以在第八时间点t7响应于反转信号CONV反转计数器152的位。传输信号VT可以在第九时间点t8被激活，并且在传输信号VT的激活期间，第一放大器151_1的输入节点的电压电平可以改变，其中对应于由光电转换元件PD集成的电荷的像素信号PIX通过该输入节点接收。
为了对图像信号执行数字转换，斜坡信号RAMP的电平可以在第十时间点t9降低。计数器152可以从第十时间点t9到作为第二放大器151_2的输出的第二输出信号OTA2_OUT的极性改变的第十一时间点t10对计数时钟信号CNT_CLK进行计数。例如，图4的计数器152可以在第十一时间点t10输出数字信号DS。在图像信号的数字转换结束的情况下，ADC电路150可以被初始化用于下一个比较操作(即，用于相关双采样)。
参考图7描述了ADC电路150的操作时序，但是本公开不限于此。例如，可以取决于实现ADC电路150的方式(例如，第一放大器151_1和第二放大器151_2的结构)来改变或修改信号的时序。
图8示出了根据示例实施例的图2的模数转换(ADC)电路150的配置的另一示例。参考图8，第二输出信号OTA2_OUT可以反馈到第二放大器151_2。反馈到第二放大器151_2的第二输出信号OTA2_OUT可以控制第二放大器151_2的电源(例如，电流源)，并且可以降低ADC电路150的功耗。当比较像素信号PIX的复位信号和斜坡信号RAMP时，以及当比较像素信号PIX的图像信号和斜坡信号RAMP时，可以执行上述第二放大器151_2的输出反馈操作。
例如，当图8的ADC电路150进一步执行输出反馈操作以及自动调零时段优化时，与图4的ADC电路150相比，图8的ADC电路150的功耗可以进一步降低。除了上述输出反馈操作之外，图8的ADC电路150的功能与参考图4描述的功能相同，因此，将省略额外的描述以避免冗余。
图9是示出根据示例实施例的图8的第二放大器151_2的另一示例的电路图。第二放大器300a可以进一步包括第十一晶体管TR25和反馈电路330。例如，第十一晶体管TR25可以是NMOS晶体管。然而，本公开不限于此。例如，第十一晶体管TR25可以是与图9所示不同种类的晶体管。参考图9，当第七晶体管TR21导通时，电流也可以流向第十一晶体管TR25。第二输出信号OTA2_OUT可以被提供给反馈电路330。
反馈电路330可以基于第二输出信号OTA2_OUT和反馈使能信号FB_EN来控制电流源320。为了执行输出反馈操作，反馈电路330可以包括逻辑门331。例如，逻辑门331可以是与非(NAND)门。
逻辑门331可以响应于第二输出信号OTA2_OUT和反馈使能信号FB_EN输出反馈信号FB。例如，逻辑门331可以被实现为使得当反馈使能信号FB_EN的电压电平和第二输出信号OTA2_OUT的电压电平两者都是高电平时，反馈信号FB的电压电平被设置为低电平。
当反馈信号FB的电压电平为高电平时，第十一晶体管TR25可以导通，并且电源电流ISS2可以流过第十一晶体管TR25。然而，当反馈信号FB的电压电平是低电平时，第十一晶体管TR25可以截止，并且电源电流ISS2可以不流经第十一晶体管TR25。
详细地，在斜坡信号RAMP和像素信号PIX的比较操作结束之后，第一输出信号OTA1_OUT的电压电平可以是低电平，第二输出信号OTA2_OUT的电压电平可以是高电平。在这种情况下，在反馈使能信号FB_EN被激活之前，反馈信号FB可以处于高电平，第十一晶体管TR25可以处于导通状态，并且电源电流ISS2可以流过第十一晶体管TR25。
相反，当反馈使能信号FB_EN被激活时(即，当反馈使能信号FB_EN的电压电平为高电平时)，反馈信号FB的电压电平可以转变为低电平。在这种情况下，因为第十一晶体管TR25截止，所以电源电流ISS2可以不流过第十一晶体管TR25。这样，通过在比较操作结束后利用输出反馈，第二放大器300的功耗可以降低。这可以意指ADC电路150的功耗也降低了。
由于在执行比较操作之前和之后的功耗差被保持，图像传感器的性能(例如，将像素信号转换成数字信号的ADC电路的性能)可能会降低。根据反馈电路330的上述操作，在执行比较操作之后，电源电流ISS2可以不流过输出节点OUT21和OUT22，因此，在执行比较操作之前和之后的功耗差可以减小。因此，可以通过反馈电路330的操作来改善图像传感器的性能的退化。
同时，图9的逻辑门331被示为NAND门，但是本公开不限于此。举例来说，反馈电路330可以被实施为任何其它组件(例如，或非(NOR)门和反相放大器)，使得当第二输出信号OTA2_OUT的电压电平为高电平时，反馈信号FB被设定为低电平。
此外，图9的反馈电路330被示为直接接收第二输出信号OTA2_OUT，但是本公开不限于此。例如，图9的反馈电路330可以接收基于第二输出信号OTA2_OUT的任何其他信号。例如，第二放大器300a可以进一步包括连接在第七晶体管TR21和第三输出节点OUT21之间的晶体管、开关、反相器或逻辑门。在这种情况下，反馈电路330的逻辑门331可以接收在第二输出信号OTA2_OUT通过连接在第七晶体管TR21和第三输出节点OUT21之间的晶体管、开关、反相器或逻辑门之后获得的信号，并且可以执行上述比较操作。
换句话说，反馈电路330可以直接接收第二输出信号OTA2_OUT，或者可以接收在第二输出信号OTA2_OUT通过连接在第七晶体管TR21和第三输出端OUT21之间的晶体管、开关、反相器或逻辑门之后获得的信号。
结果，与图6的第二放大器300相比，图9的第二放大器300a可通过使用根据第二自动调零时段的优化的第十晶体管TR24的操作和反馈电路330的操作两者来进一步减少功率消耗。除了上述反馈电路330的操作之外，图9所示的第二放大器300a的配置和操作与图6的第二放大器300的配置和操作相同，因此，为了避免冗余，将省略额外的描述。
图10A是示出根据示例实施例的根据图9的反馈电路330的操作的图4的ADC电路150的操作的示例的时序图，图10B是示出根据示例实施例的根据自动调零时段优化的操作和图9的反馈电路330的操作的图4的ADC电路150的操作的示例的时序图。也就是说，图10A对应于图9的第二放大器300a仅使用输出反馈操作的情况，而图10B对应于图9的第二放大器300a使用自动调零时段优化和输出反馈操作两者的情况。此外，在图10A中，假设第二自动调零时段的长度没有被优化，并且与第一自动调零时段的长度相似，并且假设断电信号PD没有被激活。
参考图10A和图10B，第一时间段T0可以对应于自动调零时段，第二时间段T1至第四时间段T3可以对应于图4的比较器151比较像素信号PIX的复位信号和斜坡信号RAMP的时段，第五时间段T4至第七时间段T6可以对应于比较器151比较像素信号PIX的图像信号和斜坡信号RAMP的时段。当ADC电路150的判决完成时(即，当第三时间段T2结束以及当第六时间段T5结束时)，反馈使能信号FB_EN可以被激活。例如，反馈使能信号FB_EN的电压电平可以在其中斜坡信号RAMP斜坡下降并且第二输出信号OTA2_OUT改变的第四时间段T3期间和/或在其中斜坡信号RAMP斜坡下降并且第二输出信号OTA2_OUT改变的第七时间段T6期间保持在高电平。
反馈电路330可以基于反馈使能信号FB_EN和第二输出信号OTA2_OUT输出反馈信号FB。电流源320和输出节点OUT21之间的晶体管(例如，第十一晶体管TR25)可以响应于低电平的反馈信号FB而截止，并且电源电流ISS2可以不流动。
因此，反馈电路330的操作可以允许电源电流ISS2在第二时间段T1至第四时间段T3和第五时间段T4至第七时间段T6期间具有几乎相同的电平。例如，在第二时间段T1至第四时间段T3和第五时间段T4至第七时间段T6，电源电流ISS2的电平可以接近“0”。这样，ADC电路150的功耗可以降低。
同时，参考图10B，作为自动调零时段的第一时间段T0可被细分为第一自动调零信号AZ_OTA1被激活的第一自动调零时段和第二自动调零信号AZ_OTA2被激活的第二自动调零时段。如参考图4和图6所描述，第二自动调零时段可以在第二放大器151_2中所包括的电容器(例如，图6的电容器C1)中的电荷完全充电之后结束。
当第二自动调零时段结束时，断电信号PD可以被激活，因此，第二放大器151_2的操作可以被暂时停止，直到比较操作时段开始。因此，当断电信号PD被激活时，电源电流ISS2可以不流动，因此，ADC电路150的功耗可以降低。结果，参考图10B，通过自动调零时段优化，在第二放大器151_2被初始化之后，电源电流ISS2的电平可以接近“0”，直到比较操作时段开始，因此，与图10A相比，ADC电路150的功耗可以进一步降低。
图11是示出根据示例实施例的图8的第二放大器151_2的另一示例的电路图。第二放大器300b可以进一步包括控制电路340。控制电路340可以调节控制电流ICN的输出，以减轻第二放大器300b在执行比较操作之前和之后的功耗差异。控制电路340可以包括连接在电源电压VDD和第三输出节点OUT21之间并与第七晶体管TR21和第十晶体管TR24并联的第十二晶体管TR26和第十三晶体管TR27。
第十二晶体管TR26可以响应于控制信号CN而操作，第十三晶体管TR27可以响应于第二偏置信号BIAS2而操作。这里，控制信号CN可以从图2的时序控制器160生成。在实施例中，第十三晶体管TR27的栅极可以连接到偏置节点BN。例如，第十二晶体管TR26和第十三晶体管TR27可以是NMOS晶体管。然而，本公开不限于此。第十二晶体管TR26和第十三晶体管TR27可以用不同于图11所示类型的晶体管来实现。
当控制信号CN被去激活时，第十二晶体管TR26可以截止，并且控制电流ICN可以不流经第十三晶体管TR27。同时，当第十二晶体管TR26被激活的控制信号CN导通并且第十三晶体管TR27被第二偏置信号BIAS2导通时，控制电流ICN可以通过第十二晶体管TR26和第十三晶体管TR27流到输出节点OUT21和OUT22。
在完成关于斜坡信号RAMP的电平和像素信号PIX的电平之间的大小关系的判定之后，电源电流ISS2的电平可以增加，并且即使在执行比较操作之后，也可以持续消耗功率。如上所述，由于执行比较操作之前和之后的功耗差异是连续的，所以图像传感器的性能可能会退化。
控制电路340可以进行操作来防止图像传感器的性能退化。在斜坡信号RAMP开始斜坡下降之后，随着控制信号CN和第二偏置信号BIAS2被激活，如上所述，控制电流ICN可以通过第十二晶体管TR26和第十三晶体管TR27流到输出节点OUT21和OUT22，并且电源电流ISS2的电平可以增加与控制电流ICN的电平一样多。
例如，在斜坡信号RAMP开始斜坡下降之后增加的与控制电流ICN的电平一样多的电源电流ISS2的电平(以下称为“第二电平”)可能高于执行比较操作之前的电源电流ISS2的电平(以下称为“第一电平”)，并且可能低于在执行比较操作之后(即，在完成关于斜坡信号RAMP的电压电平和像素信号PIX的电压电平之间的大小关系的判定之后)电源电流ISS2的电平(以下称为“第三电平”)。
根据控制电路340的上述操作，第一电平和第二电平之间的差以及第二电平和第三电平之间的差两者都可以小于第一电平和第三电平之间的差。这样，可以减轻第二放大器300b的比较操作之前和之后的功耗差异，并且可以改善图像传感器的性能退化。因此，可以通过如上所述的反馈电路330的操作和控制电路340的操作来改善由于比较操作之前和之后的功耗差异而导致的图像传感器的性能退化。
结果，与图6的第二放大器300相比，图11的第二放大器300b可以通过使用反馈电路330的操作和控制电路340的操作两者，以及根据第二自动调零时段的优化的第十晶体管TR24的操作，来进一步减少功率消耗。除了上述控制电路340的操作之外，图11所示的第二放大器300b的配置和操作与图6的第二放大器300和图9的第二放大器300a的配置和操作相同，因此，将省略额外的描述以避免冗余。
图12是示出根据本公开的示例实施例的使用自动调零时段优化的模数转换(ADC)电路的操作方法的流程图。将参考图2和图4至图6一起描述图12。
在操作S110中，第一放大器151_1可以响应于第一自动调零信号AZ_OTA1将输入节点和输出节点的电压电平设置为相同的电压电平。在操作S120，第二放大器151_2可以响应于第二自动调零信号AZ_OTA2将电荷充入电容器中。在操作S130中，第二放大器151_2的操作可以在第二自动调零时段结束之后被暂时停止，直到比较操作时段开始。
在操作S140中，第一放大器151_1可以在比较操作时段期间将从像素阵列110输出的像素信号PIX与斜坡信号RAMP进行比较，并且可以生成第一输出信号OTA1_OUT。详细地，第一放大器151_1可以在第一操作时段期间比较像素信号PIX的复位信号和斜坡信号RAMP，可以在第二操作时段期间比较像素信号PIX的图像信号和斜坡信号RAMP，并且可以对比较结果执行相关双采样(CDS)。
在操作S150中，第二放大器151_2可以基于第一输出信号OTA1_OUT生成第二输出信号OTA2_OUT。例如，第二输出信号OTA2_OUT可以是第一输出信号OTA1_OUT的反相版本。
根据本公开的实施例，模数转换电路的功耗可以通过优化自动调零时段来降低。
虽然已经参考本公开的实施例描述了本公开，但是对于本领域普通技术人员来说，显然可以对其进行各种改变和修改，而不脱离如所附权利要求中阐述的本公开的精神和范围。

Claims (20)

1.一种电路，包括：
第一放大器，被配置为：
在第一自动调零时段中，响应于第一自动调零信号，均衡第一放大器的输入节点和输出节点的电压电平，
在第一操作时段中，将施加到输入节点中的第一输入节点的斜坡信号与施加到输入节点中的第二输入节点并从像素阵列输出的像素信号的复位信号进行第一比较，
在第一操作时段之后的第二操作时段中，将所述斜坡信号与所述像素信号的图像信号进行第二比较，并且
基于第一比较结果和第二比较结果，在第一操作时段和第二操作时段中，在所述输出节点上生成第一输出信号；以及
第二放大器，被配置为：
在第二自动调零时段中，响应于第二自动调零信号对电容器充电，
从第二自动调零时段结束的时间点到第一操作时段开始的时间点，停止第二放大器的操作，并且
在第一操作时段和第二操作时段中，基于第一输出信号生成第二输出信号。
2.根据权利要求1所述的电路，其中，第二自动调零时段的长度是基于所述电容器被完全充电所花费的时间来确定的，并且比第一自动调零时段的长度更短。
3.根据权利要求1所述的电路，其中，第二放大器包括：
第一晶体管，被配置为响应于第一输出信号，向输出第二输出信号的第一输出节点提供电源电压；
第二晶体管，通过偏置节点连接到所述电容器，并且被配置为响应于第二自动调零信号而导通；
电流源，通过第一输出节点连接到第一晶体管，通过所述偏置节点连接到所述电容器和第二晶体管，并且被配置为基于由所述电容器保持的所述偏置节点的电压电平来生成电源电流；以及
第三晶体管，连接到第一晶体管，并且被配置为向第一晶体管提供电源电压，并且响应于断电信号而截止，使得第二放大器的操作停止。
4.根据权利要求3所述的电路，其中，第三晶体管被配置为：
当第二自动调零时段结束时，响应于所述断电信号被激活而截止，以及
当第一操作时段开始时，响应于所述断电信号被去激活而导通。
5.根据权利要求3所述的电路，其中，第一晶体管和第三晶体管是PMOS晶体管，以及第二晶体管是NMOS晶体管。
6.根据权利要求3所述的电路，其中，第二放大器还包括：
反馈电路，连接到第一输出节点，并被配置为接收第二输出信号，并输出反馈信号；以及
第四晶体管，通过第二输出节点连接到电流源，并且被配置为响应于反馈信号将第一输出节点电连接到第二输出节点。
7.根据权利要求6所述的电路，其中，所述反馈电路包括逻辑门，所述逻辑门被配置为基于第二输出信号和反馈使能信号来输出所述反馈信号。
8.根据权利要求7所述的电路，其中，第四晶体管是NMOS晶体管，以及所述逻辑门是NAND门。
9.根据权利要求6所述的电路，其中，第二放大器还包括：
控制电路，被配置为响应于控制信号输出控制电流，
其中，所述控制电路包括：
第五晶体管，被配置为响应于控制信号，基于电源电压生成所述控制电流；和
第六晶体管，被配置为响应于偏置信号向第一输出节点提供所述控制电流。
10.根据权利要求9所述的电路，其中，在第一操作时段或第二操作时段期间，当所述斜坡信号开始斜坡下降时，所述控制电路通过第一输出节点和第二输出节点向所述电流源输出所述控制电流。
11.一种包括第一放大器和第二放大器的模数转换电路的操作方法，所述方法包括：
在第一自动调零时段中，响应于第一自动调零信号，均衡第一放大器的输入节点和输出节点的电压电平；
在第二自动调零时段中，响应于第二自动调零信号，对第二放大器的电容器充电；
从第二自动调零时段结束的时间点到第一操作时段开始的时间点，停止第二放大器的操作；
通过在第一操作时段期间比较斜坡信号和从像素阵列输出的像素信号的复位信号，并且在第一操作时段之后的第二操作时段期间比较斜坡信号和所述像素信号的图像信号，生成第一输出信号；以及
在第一操作时段和第二操作时段中，基于第一输出信号生成第二输出信号。
12.根据权利要求11所述的方法，其中，对第二放大器的电容器充电包括：基于所述电容器被完全充电所花费的时间来确定第二自动调零时段的长度，
其中，第二自动调零时段的长度比第一自动调零时段的长度更短，并且
其中，第二放大器的操作的停止是响应于当第二自动调零时段结束时被激活并且当第一操作时段开始时被去激活的断电信号而执行的。
13.根据权利要求11所述的方法，还包括：
通过使用第二输出信号来控制模数转换电路的电源电流，
其中，对电源电流的控制是在第一操作时段和第二操作时段中的至少一个操作时段期间执行。
14.根据权利要求13所述的方法，其中，对电源电流的控制包括：
基于第二输出信号和反馈使能信号输出反馈信号；以及
响应于所述反馈信号，允许所述电源电流不流动。
15.一种在自动调零时段中响应于自动调零信号对电容器充电并在操作时段中生成输出信号的电路，所述电路包括：
第一晶体管，被配置为向输出输出信号的第一输出节点提供电源电压；
第二晶体管，通过偏置节点连接到电容器，并被配置为响应于所述自动调零信号而导通；
电流源，通过第一输出节点连接到第一晶体管，通过所述偏置节点连接到所述电容器和第二晶体管，并且被配置为基于由所述电容器保持的所述偏置节点的电压电平来生成电源电流；以及
第三晶体管，连接到第一晶体管，并且被配置为向第一晶体管提供所述电源电压以及响应于断电信号而截止，使得所述电路的操作停止。
16.根据权利要求15所述的电路，其中，第三晶体管被配置为：
当所述自动调零时段结束时，响应于断电信号被激活而截止，以及
当所述操作时段开始时，响应于断电信号被去激活而导通，
其中，所述自动调零时段的长度是基于所述电容器被完全充电所花费的时间来确定的，并且
其中，所述电路的操作从所述自动调零时段结束的时间点到所述操作时段开始的时间点被停止。
17.根据权利要求15所述的电路，其中，第一晶体管和第三晶体管是PMOS晶体管，以及第二晶体管是NMOS晶体管。
18.根据权利要求15所述的电路，还包括：
反馈电路，连接到第一输出节点，并被配置为接收所述输出信号，并输出反馈信号；以及
第四晶体管，通过第二输出节点连接到所述电流源，并且被配置为响应于所述反馈信号将第一输出节点连接到第二输出节点。
19.根据权利要求18所述的电路，其中，所述反馈电路包括逻辑门，所述逻辑门被配置为基于所述输出信号和反馈使能信号来输出所述反馈信号。
20.根据权利要求19所述的电路，其中，第四晶体管是NMOS晶体管，以及所述逻辑门是NAND门。
CN202211423868.3A 2021-11-15 2022-11-14 使用自动调零时段优化的模数转换电路及其操作方法 Pending CN116132835A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20210156902 2021-11-15
KR10-2021-0156902 2021-11-15
KR1020220049493A KR20230071022A (ko) 2021-11-15 2022-04-21 오토 제로 구간 최적화를 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법
KR10-2022-0049493 2022-04-21
KR10-2022-0068855 2022-06-07
KR1020220068855A KR20230071039A (ko) 2021-11-15 2022-06-07 오토 제로 구간 최적화를 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
CN116132835A true CN116132835A (zh) 2023-05-16

Family

ID=86306957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211423868.3A Pending CN116132835A (zh) 2021-11-15 2022-11-14 使用自动调零时段优化的模数转换电路及其操作方法

Country Status (2)

Country Link
US (1) US20230155596A1 (zh)
CN (1) CN116132835A (zh)

Also Published As

Publication number Publication date
US20230155596A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US7567280B2 (en) Solid-state imaging device, analogue-digital converting method in solid-state imaging device and imaging apparatus
EP2360912B1 (en) Solid-state image pickup apparatus and driving method therefor
CN109479106B (zh) 比较器、ad转换器、固体摄像装置、电子设备和比较器的控制方法
JP6053398B2 (ja) 撮像装置の駆動方法、撮像システムの駆動方法、撮像装置、撮像システム
CN113259606A (zh) 用于使用双转换增益实现高动态范围图像的图像传感器
CN107534748B (zh) 固态成像装置和固态成像装置的驱动方法
US10811448B2 (en) Solid-state imaging device
US9774808B2 (en) Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system
EP4181398A1 (en) Analog-to-digital converting circuit using auto-zero period optimization and operation method thereof
CN116132835A (zh) 使用自动调零时段优化的模数转换电路及其操作方法
EP4181522A1 (en) Analog-to-digital converting circuit using output voltage clipping and operation method thereof
CN116132836A (zh) 使用输出电压限幅的模数转换电路及其操作方法
KR20230071033A (ko) 출력 전압 클리핑을 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법
KR20230071039A (ko) 오토 제로 구간 최적화를 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법
US20230345152A1 (en) Analog-to-digital converting circuit for decreasing decision delay and operation method thereof
KR20230071022A (ko) 오토 제로 구간 최적화를 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법
US20230164456A1 (en) Analog-to-digital converting circuit for optimizing dual conversion gain operation and operation method thereof
US20240147092A1 (en) Analog-to-digital converting circuits for dual conversion gain operation and operation methods of the same
KR20230149690A (ko) 판단 지연을 감소시키기 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법
CN116916179A (zh) 用于降低判决延迟的模数转换电路及其操作方法
US11616926B2 (en) Analog-to-digital converting circuit using output signal feedback and operation method thereof
US11889219B2 (en) Analog-to-digital converting circuit for optimizing power consumption of dual conversion gain operation, operation method thereof, and image sensor including the same
CN116170706A (zh) 用于优化双转换增益操作的模数转换电路及其操作方法
KR20230077617A (ko) 듀얼 컨버전 게인 동작의 최적화를 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법
KR20230071026A (ko) 듀얼 컨버전 게인 동작의 소비 전력 최적화를 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication