CN116916179A - 用于降低判决延迟的模数转换电路及其操作方法 - Google Patents

Abstract

本申请提供了模数转换电路及其操作方法。模数转换电路包括：第一放大器，其配置为通过将从像素阵列输出的像素信号与斜坡信号进行比较来输出第一输出信号；以及第二放大器，其配置为基于第一输出信号产生第二输出信号。第二放大器包括：第一晶体管，其配置为响应于第一输出信号向第一输出节点提供电源电压；第二晶体管，其通过偏置节点与电容器连接，其中，第二晶体管配置为响应于自动归零信号而导通；电流源，其通过第一输出节点与第一晶体管连接，电流源配置为基于偏置节点的电压电平来产生电源电流；以及第三晶体管，其与电流源连接。

Description

用于降低判决延迟的模数转换电路及其操作方法

相关申请的交叉引用

本申请要求在韩国知识产权局于2022年4月20日提交的韩国专利申请No.10-2022-0048993和于2022年6月27日提交的韩国专利申请No.10-2022-0078392的优先权，每个所述申请的公开以引用方式全文并入本文中。

技术领域

本文所述的本发明构思的一些示例实施例涉及一种包括用于降低判决延迟的模数转换电路的模数转换器和/或其操作方法。

背景技术

图像传感器包括电荷耦合器件(CCD)图像传感器、互补金属氧化物半导体(CMOS)图像传感器(CIS)等。CMOS图像传感器包括由CMOS晶体管组成的像素，并且通过使用包括在每个像素中的光电转换元件(或器件)将光能转换为电信号。CMOS图像传感器通过使用由每个像素产生的电信号来获得关于捕获的/拍摄的图像的信息。

模数转换器(ADC)接收由像素产生的模拟输入电压，并且将接收的模拟输入电压转换为数字信号。转换后的数字信号可以提供至其它装置。ADC可以用于各种信号处理装置。随着信号处理装置的性能的提高，需要为模拟信号改善分辨率。因此，使用了能够在同一时间内处理多个信号，或者为每个信号提供改善的分辨率的ADC。然而，图像传感器的帧率的增加导致ADC的操作速度的增加。

发明内容

本发明构思的一些示例实施例提供了一种用于减低判决延迟的模数转换电路及其操作方法。

根据示例实施例，一种模数转换电路，包括：第一放大器，其配置为通过将从像素阵列输出的像素信号与斜坡信号进行比较来输出第一输出信号；以及第二放大器，其配置为基于第一输出信号产生第二输出信号。第二放大器包括：第一晶体管，其配置为响应于第一输出信号向第一输出节点提供电源电压，第二输出信号从第一输出节点输出；第二晶体管，其通过偏置节点与电容器连接，其中，第二晶体管配置为响应于自动归零信号而导通；电流源，其通过第一输出节点与第一晶体管连接，电流源通过偏置节点与电容器和第二晶体管连接，并且电流源配置为基于由电容器维持的偏置节点的电压电平来产生电源电流；以及第三晶体管，其与电流源连接。

根据示例实施例，一种配置为产生输出信号的电路，包括：第一晶体管，其配置为向第一输出节点提供电源电压，第一输出节点配置为输出输出信号；第二晶体管，其通过偏置节点与电容器连接，其中，第二晶体管配置为响应于自动归零信号而导通；电流源，其通过第一输出节点与第一晶体管连接，电流源通过偏置节点与电容器和第二晶体管连接，并且电流源配置为基于由电容器维持的偏置节点的电压电平来产生电源电流；以及第三晶体管，其与电流源连接。

根据示例实施例，一种包括第一放大器和第二放大器的模数转换电路的操作方法，包括：在自动归零时段，响应于自动归零信号，均衡第一放大器的输入节点和输出节点的电压电平和第二放大器的输入节点和输出节点的电压电平；在自动归零时段，响应于选项信号，调整第二放大器的偏置节点的电压电平；在操作时段，在第一放大器处，将从像素阵列输出的像素信号与斜坡信号进行比较以产生第一输出信号；以及在操作时段，在第二放大器处，基于第一输出信号产生第二输出信号。

根据示例实施例，一种图像传感器包括：像素阵列，其配置为将光转换为电信号以产生像素信号；以及模数转换电路，其配置为将像素信号转换为数字信号，其中，模数转换电路包括：第一放大器，其配置为将像素信号与斜坡信号进行比较以输出第一输出信号；以及第二放大器，其配置为基于第一输出信号产生第二输出信号。第二放大器包括：第一晶体管，其配置为响应于第一输出信号，向第一输出节点提供电源电压，第二输出信号从第一输出节点输出；第二晶体管，其通过偏置节点与电容器连接，其中，第二晶体管配置为响应于自动归零信号而导通；电流源，其通过第一输出节点与第一晶体管连接，电流源通过偏置节点与电容器和第二晶体管连接，并且电流源配置为基于由电容器维持的偏置节点的电压电平来产生电源电流；以及第三晶体管，其与电流源连接。

附图说明

通过参照附图详细地描述本发明构思的示例实施例，本发明构思的以上和其它目的和特征将变得明显。

图1示出了根据本发明构思的示例实施例的图像处理块的配置的示例。

图2示出了图1的图像传感器的配置的示例。

图3是示出图2的像素阵列中的像素组之一的示例的电路图。

图4示出了图2的模数转换电路的配置的示例。

图5是示出图4的第一放大器的示例的电路图。

图6是示出图4的第二放大器的示例的电路图。

图7是将图4的模数转换电路的操作作为示例示出的时序图。

图8是示出图4的第二放大器的另一示例的电路图。

图9是示出图4的第二放大器的另一示例的电路图。

图10是根据本公开的示例实施例的示出用于降低判决延迟的模数转换电路的操作方法的流程图。

具体实施方式

在下文中，将详细并且明确地描述本发明构思的示例实施例，以达到本领域技术人员轻松地实现本发明构思的程度。

在详细描述中，参照术语“单元”、“模块”、“块”、“工具或物品”等描述的组件和在附图中示出的功能块将由软件、硬件、或它们的组合实现。例如，软件可以是机器代码、固件、嵌入式代码、以及应用软件。例如，硬件可以包括：电气电路、电子电路、处理器、计算机、集成电路、集成电路核心、压力传感器、惯性传感器、微机电系统(MEMS)、无源元件、或它们的组合。

图1示出了根据本发明构思的示例实施例的图像处理块10的配置的示例。图像处理块10可以实现为各种电子装置(诸如智能手机、数码相机、笔记本电脑、以及台式电脑)的一部分。图像处理块10可以包括镜头12、图像传感器14、图像信号处理器(ISP)前端块16、以及图像信号处理器18。

光可以被用于拍摄目标的物体、风景等反射，并且镜头可以接收反射光。图像传感器14可以基于通过镜头12接收的光来产生电信号。例如，图像传感器14可以由互补金属氧化物半导体(CMOS)图像传感器等实现。例如，图像传感器14可以是具有双像素结构或四合一像素结构(例如，将四个像素信号归并为一个像素信号的像素合并结构)的多像素图像传感器。

图像传感器14可以包括像素阵列。像素阵列的像素可以将光转换为电信号以产生像素值。另外，图像传感器14可包括用于对像素值执行相关双采样(CDS)的模数转换(ADC)电路。将参照图2详细描述图像传感器14的配置。

ISP前端块16可以对从图像传感器14输出的电信号执行预处理，以便使其适合用于图像信号处理器18的处理。

图像信号处理器18可以通过适当地处理由ISP前端块16处理的电信号来产生与拍摄物体和风景相关联的图像数据。为此目的，图像信号处理器18可以执行各种处理操作，诸如颜色校正、自动白平衡、伽马校正、颜色饱和度校正、格式化、坏像素校正、以及色调校正，但示例实施例不限于此。

在图1中示出了一个镜头12和一个图像传感器14。然而，在另一示例实施例中，图像处理块10可以包括：多个镜头、多个图像传感器、以及多个ISP前端块。在一些示例实施例中，多个镜头可以具有不同的视场。此外，多个图像传感器可以具有不同的功能、不同的性能、和/或不同的特性，并且可以分别包括不同配置的像素阵列。

图2示出了图1的图像传感器14的配置的示例。图像传感器100可以包括：像素阵列110、行驱动器120、斜坡信号产生器130、电压缓冲器140、ADC电路150、时序控制器160、以及缓冲器170。

像素阵列110可以包括以矩阵形式布置(即，沿着行和列布置)的多个像素。多个像素中的每一个可以包括光电转换元件(或器件)。例如，光电转换元件可以包括：光电二极管、光电晶体管、光电门、固定光电二极管等。

像素阵列110可以包括多个像素组PG，每个像素组PG可以包括两个或更多个像素(即，多个像素)。构成像素组PG的多个像素可以共享一个浮置扩散区域或多个浮置扩散区域。在图2中示出了像素阵列110包括以四行四列的矩阵的形式布置的像素组PG(例如，包括4×4像素组PG)的示例。然而，本发明构思不限于此。

像素组PG可以包括相同或基本上相同的颜色的像素。例如，像素组PG可以包括：将红色光谱的光转换为电信号的红色像素、将绿色光谱的光转换为电信号的绿色像素、或将蓝色光谱的光转换为电信号的蓝色像素。例如，构成像素阵列110的像素可以以四拜尔阵列(tetra-Bayer pattern)的形式布置。

根据从外部接收的光的强度或量，像素阵列110的像素可以通过列线CL1、CL2、CL3、以及CL4输出像素信号。例如，像素信号可以是与从外部接收的光的强度或量相对应的模拟信号。像素信号可以穿过电压缓冲器(例如，源极跟随器)，并且之后可以通过列线CL1至CL4提供给ADC电路150。

行驱动器120可以选择并且驱动像素阵列110的行。行驱动器120可以解码由时序控制器160产生的地址和/或控制信号，并且可以产生用于选择和驱动像素阵列110的行的控制信号。例如，控制信号可以包括：用于选择像素的信号、用于复位浮置扩散区域的信号等。

斜坡信号产生器130可以在时序控制器160的控制下产生斜坡信号RAMP。例如，斜坡信号产生器130可以响应于诸如斜坡使能信号的控制信号而操作。当斜坡使能信号激活时，斜坡信号产生器130可以根据预设值(例如，开始电平、结束电平、以及斜率)来产生斜坡信号RAMP。换句话说，斜坡信号RAMP可以是在特定时间期间沿着预设斜率增大或减小的信号。斜坡信号RAMP可以通过电压缓冲器140提供给ADC电路150。

ADC电路150可以通过列线CL1至CL4从多个像素接收像素信号，并且可以通过电压缓冲器140从斜坡信号产生器130接收斜坡信号RAMP。ADC电路150可以基于相关双采样(CDS)技术而操作，用于从接收的像素信号获得复位信号和图像信号，并且将复位信号和图像信号之间的差提取作为有效信号分量。ADC电路150可以包括多个比较器COMP和多个计数器CNT。

具体地，每个比较器COMP可以将像素信号的复位信号与斜坡信号RAMP进行比较，可以将像素信号的图像信号与斜坡信号RAMP进行比较，并且可以对比较结果执行相关双采样(CDS)。每个计数器CNT可以对经历相关双采样的信号的脉冲计数，并且可以将计数结果作为数字信号输出。在图2中示出了ADC电路150包括四个比较器COMP和四个计数器CNT的示例，但示例实施例不限于此。

时序控制器160可以产生用于控制行驱动器120、斜坡信号产生器130、以及ADC电路150中的每一个的操作和/或时序的控制信号和/或时钟。

缓冲器170可以包括存储器MEM和感测放大器SA。存储器MEM可以存储从ADC电路150的相应的计数器CNT输出的数字信号。感测放大器SA可以感测并放大存储在存储器MEM中的数字信号。感测放大器SA可以将放大后的数字信号作为图像数据IDAT输出，并且图像数据IDAT可以提供给图1的ISP前端块16。

图3是示出图2的像素阵列110的像素组之一的示例实施例的电路图。例如，像素组PG可以包括：像素PX1至PX4、光电转换元件PD1至PD4、传输晶体管Tx1、Tx2、Tx3以及Tx4、复位晶体管RST、双转换晶体管DC、驱动晶体管Dx、以及选择晶体管SEL。在图3中示出了其中四个像素PX1至PX4分别包括光电转换元件PD1至PD4的具有四合一像素结构的像素组PG的示例，但示例实施例不限于此。例如，像素组PG可以实现为具有各种不同的结构。

第一像素PX1可以包括第一光电转换元件PD1和第一传输晶体管Tx1，并且其余的像素PX2、PX3和PX4中的每一个也可包括类似的组件/元件。像素PX1至PX4可以共享复位晶体管RST、双转换晶体管DC、驱动晶体管Dx、以及选择晶体管SEL。此外，像素PX1至PX4可以共享第一浮置扩散区域FD1。

第一浮置扩散区域FD1或第二浮置扩散区域FD2可以积累(或合并)与入射光的量相对应的电荷。当传输晶体管Tx1至Tx4分别被传输信号VT1、VT2、VT3、以及VT4导通时，第一浮置扩散区域FD1或第二浮置扩散区域FD2可以积累(或合并)从光电转换元件PD1至PD4供应的电荷。由于第一浮置扩散区域FD1与作为源极跟随器放大器操作的驱动晶体管Dx的栅极端子连接，因此可以形成与在第一浮置扩散区域FD1处积累的电荷相对应的电压。例如，第一浮置扩散区域FD1的电容被描述为第一电容CFD1。

双转换晶体管DC可以被双转换信号VDC驱动。当双转换晶体管DC截止时，第一浮置扩散区域FD1的电容可以对应于第一电容CFD1。在常规环境中，由于第一浮置扩散区域FD1不易饱和，因此不需要或不期望增加第一浮置扩散区域FD1的电容(例如，CFD1)。在一些示例实施例中，双转换晶体管DC可以截止。

然而，在高亮度环境中，第一浮置扩散区域FD1会容易饱和。为了防止或抑制饱和，可以导通双转换晶体管DC，使得第一浮置扩散区域FD1与第二浮置扩散区域FD2电连接。在一些示例实施例中，浮置扩散区域FD1和浮置扩散区域FD2的电容可以被增加到第一电容CFD1和第二电容CFD2之和。

传输晶体管Tx1至Tx4可以分别被传输信号VT1至VT4驱动，并且可以将由光电转换元件PD1至PD4产生(或合并)的电荷传输至第一浮置扩散区域FD1或第二浮置扩散区域FD2。例如，传输晶体管Tx1至Tx4的第一端可以分别与光电转换元件PD1至PD4连接，并且传输晶体管Tx1至Tx4的第二端可以与第一浮置扩散区域FD1共同连接。

复位晶体管RST可以被复位信号VRST驱动，并且可以向第一浮置扩散区域FD1或第二浮置扩散区域FD2提供电源电压VDD。因此，可以将在第一浮置扩散区域FD1中或第二浮置扩散区域FD2中积累的电荷移动到电源电压VDD的端子上，并且第一浮置扩散区域FD1或第二浮置扩散区域FD2的电压可以被复位。

驱动晶体管Dx可以放大第一浮置扩散区域FD1或第二浮置扩散区域FD2的电压，并且可以产生与放大的结果相对应的像素信号PIX。选择晶体管SEL可以被选择信号VSEL驱动，并且可以以行为单位选择要读取的像素。当选择晶体管SEL导通时，像素信号PIX可以通过列线CL输出至图2的ADC电路150。

图4示出了图2的模数转换(ADC)电路150的配置的示例实施例。ADC电路150可以包括比较器151和计数器152。ADC电路150可以将作为从像素阵列110输出的模拟信号的像素信号PIX转换为数字信号DS并输出。为了描述的清晰和附图的简洁，在图4中示出了像素阵列110只包括一个像素的示例，并且像素阵列110的配置和功能与参照图3所述的配置和功能相同。

具体地，如参照图2所述，比较器151可以比较像素信号的复位信号和斜坡信号RAMP，可以比较像素信号的图像信号和斜坡信号RAMP，并且可以对比较结果执行相关双采样(CDS)，并且计数器152可以对经历相关双采样(CDS)的信号的脉冲进行计数，并可以将计数结果作为数字信号输出。将参照图2和图3对图4进行描述。

例如，比较器151可以具有包括两个放大器(例如，第一放大器151_1和第二放大器151_2)的两级结构，并且第一放大器151_1和第二放大器151_2中的每一个可以实现为运算跨导放大器(OTA)。然而，示例实施例不限于此。例如，比较器151可以具有包括更多放大器的结构。此外，ADC电路150可以包括多个比较器和多个计数器，但是为了描述的清晰，在图4中示出了一个比较器151和一个计数器152。

第一放大器151_1可以通过列线CL从像素阵列110接收像素信号PIX，并且可以通过电压缓冲器140从斜坡信号产生器130接收斜坡信号RAMP。第一放大器151_1可以基于接收的信号输出第一输出信号OTA1_OUT。例如，在斜坡信号RAMP的电平高于像素信号PIX的电平的时段，第一放大器151_1可以输出具有高电平的第一输出信号OTA1_OUT；在斜坡信号RAMP的电平低于像素信号PIX的电平的时段，第一放大器151_1可以输出具有低电平的第一输出信号OTA1_OUT。此外，当将像素信号PIX的复位信号与斜坡信号RAMP进行比较时，以及当将像素信号PIX的图像信号与斜坡信号RAMP进行比较时，都可以执行上述第一放大器151_1的比较操作。

第二放大器151_2可以放大第一输出信号OTA1_OUT，并且可以输出作为比较信号的第二输出信号OTA2_OUT。例如，第二输出信号OTA2_OUT可以是第一输出信号OTA1_OUT的反转版本。换句话说，第二放大器151_2在第一输出信号OTA1_OUT的高电平期间可以输出具有低电平的第二输出信号OTA2_OUT，并且在第一输出信号OTA1_OUT的低电平期间可以输出具有高电平的第二输出信号OTA2_OUT。

在下面的描述中，第一输出信号OTA1_OUT或第二输出信号OTA2_OUT的电压电平随着比较器151执行比较操作而从高电平转换到低电平或从低电平转换到高电平，可以被称为“ADC电路150的判决”。换句话说，“在电路150的判决结束后”可以意味着“在第一输出信号OTA1_OUT或第二输出信号OTA2_OUT的电压电平从高电平改变到低电平或从低电平改变到高电平后”。

在执行比较操作前的自动归零时段，比较器151可以响应于自动归零信号而初始化，并且之后可以再次执行比较操作。例如，在自动归零时段，第一放大器151_1输入节点和/或输出节点和第二放大器151_2的输入节点和/或输出节点可以被设置为相同或基本上相同的电压电平。另外，根据本发明构思的示例实施例的第二放大器151_2可以在自动归零时段被提供选项信号OTA2_OPT，并且与第二输出信号OTA2_OUT相对应的输出电流的水平可以增加。

计数器152可以在时序控制器160的控制下操作，可以对第二输出信号OTA2_OUT的脉冲进行计数，并且可以将计数结果作为数字信号DS输出。例如，计数器152可以响应于控制信号(诸如计数器使能信号CNT_EN、计数器时钟信号CNT_CLK、以及用于反转计数器152的内部位的反转信号CONV等)而操作。

例如，计数器152可以包括升/降计数器、逐位反转计数器等。逐位反转计数器的操作可以与升/降计数器的操作相似。例如，当向逐位反转计数器输入特定信号时，逐位反转计数器可以执行仅执行升计数的功能和转换计数器的所有内部位的功能以获得1的补充。逐位反转计数器可以执行复位计数操作，并且之后可以反转复位计数结果，以便将其转换为1的补充，即，负值。

图5是示出图4的第一放大器151_1的示例实施例的电路图。第一放大器200可以包括：多个晶体管TR11至TR16、多个开关SW1和SW2、以及第一电流源210。例如，第一晶体管TR11、第二晶体管TR12、第五晶体管TR15、以及第六晶体管TR16可以是NMOS晶体管，第三晶体管TR13和第四晶体管TR14可以是PMOS晶体管。然而，示例实施例不限于此。第一晶体管TR11至第六晶体管TR16可以由不同于在图5中示出的晶体管的类型的晶体管实现。

参照图5，斜坡信号RAMP可以输入至第一晶体管TR11的栅极端子，并且像素信号PIX可以输入至第二晶体管TR12的栅极端子。第一晶体管TR11的源极端子和第二晶体管TR12的源极端子可以在公共节点COMM处与第一电流源210连接。例如，第三晶体管TR13和第四晶体管TR14可以以电流镜的形式连接。流向第一晶体管TR11和第二晶体管TR12的电流的和可以等于或基本上等于第一电源电流ISS1。

第三晶体管TR13的栅极端子和漏极端子以及第一晶体管TR11的漏极端子可以与第二输出节点OUT12共同连接，第四晶体管TR14的漏极端子和第二晶体管TR12的漏极端子可以与第一输出节点OUT11共同连接。第五晶体管TR15可以连接在第一输出节点OUT11和第二输出节点OUT12之间。例如，第五晶体管TR15可以限制从第一输出节点OUT11输出的信号的电压电平。

第一输出信号OTA1_OUT可以从第一输出节点OUT11输出，并且反转的第一输出信号OTA1_OUT'可以从第二输出节点OUT12输出。例如，在斜坡信号RAMP的电平高于像素信号PIX的电平的时段，第一输出信号OTA1_OUT可以具有高电平；在斜坡信号RAMP的电平低于像素信号PIX的电平的时段，第一输出信号OTA1_OUT可以具有低电平。第一输出信号OTA1_OUT可以被提供给图4的第二放大器151_2。

第一电流源210可以包括第六晶体管TR16。第六晶体管TR16可以与接地电压端子VSS连接，并且可以基于第一偏置信号BIAS1产生第一电源电流ISS1。

同时，在自动归零时段内，开关SW1和开关SW2可以响应于自动归零信号AZ而导通。当开关SW1和开关SW2导通时，第二输入节点IN12和第一输出节点OUT11可以相互连接，并且第一输入节点IN11和第二输出节点OUT12可以相互连接。因此，在自动归零时段内，可以使第一输入节点IN11的电压电平、第二输入节点IN12的电压电平、第一输出节点OUT11的电压电平、以及第二输出节点OUT12的电压电平均衡或基本上均衡。

图6是示出图4的第二放大器151_2的示例实施例的电路图。第二放大器300可以包括：多个晶体管TR21至TR25、电容器C1、开关电路310、以及电流源320。例如，第七晶体管TR21可以是PMOS晶体管，第八晶体管TR22至第十一晶体管TR25可以是NMOS晶体管。然而，示例实施例不限于此。第七晶体管TR21至第十一晶体管TR25可以由不同于在图6中示出的晶体管的类型的晶体管实现。

第七晶体管TR21可以从图4的第一放大器151_1接收第一输出信号OTA1_OUT作为输入，并且可以响应于第一输出信号OTA1_OUT而操作。例如，当第一输出信号OTA1_OUT的电压电平是高电平时，第七晶体管TR21可以截止。在这种情况下，由于电流没有流向第三输出节点OUT21，因此第二输出信号OTA2_OUT的电压电平可以是低电平。相反地，当第一输出信号OTA1_OUT的电压电平是低电平时，第七晶体管TR21可以导通。在一些示例实施例中，由于电流流向第三输出节点OUT21，因此第二输出信号OTA2_OUT的电压电平可以是高电平。换句话说，第二放大器300可以作为反转放大器操作。即，当第一输出信号OTA1_OUT的电压电平增加时，第二输出信号OTA2_OUT的电压电平可降低。

开关电路310可以包括连接在第三输出节点OUT21和偏置节点BN之间的第八晶体管TR22。在自动归零时段期间，第八晶体管TR22可以响应于自动归零信号AZ而操作，并且可以当自动归零信号AZ激活时导通。当第八晶体管TR22导通时，偏置节点BN的电压电平和第三输出节点OUT21的电压电平可以均衡，并且电荷可以充入至与偏置节点BN连接的电容器C1中。

相反地，在图4的ADC电路150的比较操作期间，在第八晶体管TR22由于自动归零信号AZ去激活而截止的情况下，与第三输出节点OUT21的电压电平相等或基本上相等的偏置节点BN的电压电平可以由电容器C1维持，并且因此，电流源320可以操作。

电流源320可以包括彼此连接的第九晶体管TR23和第十晶体管TR24。第九晶体管TR23的漏极端子可以与第三输出节点OUT21连接，第九晶体管TR23的源极端子和第十晶体管TR24的漏极端子可以与第十一晶体管TR25连接，并且第十晶体管TR24的源极端子可以与接地电压端子VSS连接。第九晶体管TR23和第十晶体管TR24可以基于偏置节点BN的电压(即，电容器C1一端的电压)而产生电源电流ISS2。

第十一晶体管TR25可以响应于选项信号OTA2_OPT而导通或截止。例如，选项信号OTA2_OPT可以是其特征与自动归零信号AZ的特征相同或基本上相同的信号。换句话说，选项信号OTA2_OPT可以在自动归零时段内被调整为具有高电平，并且在比较操作时段内被调整为具有低电平。

在下文中，为了清晰地描述，当第十一晶体管TR25截止时(或当第二放大器300不包括第十一晶体管TR25时)，在自动归零时段期间能够充入至电容器C1中的电荷的量被称为“第一电荷量”，并且与第一电荷量相对应的偏置节点BN的电压电平被称为“第一电平”。当第十一晶体管TR25导通时，在自动归零时段期间能够冲入至电容器C1中的电荷量被称为“第二电荷量”，与第二电荷量相对应的偏置节点BN的电压电平被称为“第二电平”。

当第十一晶体管TR25响应于高电平的选项信号OTA2_OPT而导通时，在自动归零时段内，可出现第九晶体管TR23操作而第十晶体管TR24不操作的效应；在一些示例实施例中，可以在电容器C1中充入小于第一电荷量的第二电荷量的电荷。即，偏置节点BN的电压电平可以从第一电平调整为低于第一电平的第二电平。换句话说，在自动归零时段内，第十一晶体管TR25可以调整偏置节点BN的电压电平，将其设置为低于第一电平的第二电平。

当自动归零时段结束时(例如，当自动归零信号AZ失能时)，选项信号OTA2_OPT可以失能，并且第十一晶体管TR25可以截止。在比较操作时段内，如上所述，电流源320可以基于偏置节点BN的电压来产生电源电流ISS2。基于具有第二电平的偏置节点BN的电压产生的电源电流ISS2的水平(下文中将其称为“第四水平”)可小于基于具有第一电平的偏置节点BN的电压产生的电源电流ISS2的水平(在下文中将其称为“第三水平”)。

可以通过从流经第七晶体管TR21的输入电流I IN减去电源电流ISS2来确定输出电流IOUT的水平(例如，IOUT＝I IN-ISS2)。因此，当电源电流ISS2的水平是第四水平时输出电流IOUT的水平可以大于当电源电流ISS2的水平是第三水平时的输出电流IOUT的水平。换句话说，可以通过在自动归零时段期间调整偏置节点BN的电压，可以使得输出电流IOUT对于具有相同或基本上相同的水平的输入电流I IN的相对水平在比较操作时段期间增大。因此，第二放大器300的操作可以变得更快，并且可以增加转换速率。

同时，在图6中示出了电流源320包括两个晶体管TR23和TR24，但示例实施例不限于此。例如，电流源320可以包括三个或更多个晶体管。此外，第十一晶体管TR25可以与在图6中示出的连接不同地与包括在电流源320中的晶体管连接。

图7是将图4的模数转换电路(ADC)150的操作作为示例实施例示出的时序图。在下文中，将一同参照图6和图7给出描述。时间段T0可以对应于自动归零时段，并且时间段T1和时间段T2可以对应于比较器151将像素信号PIX的复位信号与斜坡信号RAMP进行比较的时段，时间段T3和时间段T4可以对应于比较器151将像素信号PIX的图像信号与斜坡信号RAMP进行比较的时段。

在时间段T0，可以激活自动归零信号AZ，并且比较器151可以响应于高电平的自动归零信号AZ而初始化。另外，如参照图6所述，在时间段T0，可以激活选项信号OTA2_OPT。由于第二放大器300的第十一晶体管TR25响应于高电平的选项信号OTA2_OPT而导通，与第十一晶体管TR25截止的情况(或者第二放大器300不包括第十一晶体管TR25的情况)相比，第二放大器300的偏置节点BN的电压电平可降低(例如，降低到低于第一电平的第二电平)。

在时间段T1，为了对像素信号PIX的复位信号执行数字转换，可以对斜坡信号RAMP施加偏移；在时间段T2，斜坡信号RAMP可下降。在时间段T2，由于ADC电路150做出判决，第一输出信号OTA1_OUT的电压电平可降低，并且第二输出信号OTA2_OUT的电压电平可增大。在时间段T3，为了对像素信号PIX的图像信号执行数字转换，可以再次对斜坡信号RAMP施加偏移；在时间段T4，斜坡信号RAMP可降低。与时间段T2一样，在时间段T4，由于ADC电路150做出判决，第一输出信号OTA1_OUT的电压电平可降低，并且第二输出信号OTA2_OUT的电压电平可增大。

如参照图6所述，在时间段T0，由于第二放大器300的偏置节点BN的电压电平降低，在时间段T1至时间段T4，电源电流ISS2的水平可能会降低，并且因此，输出电流IOUT的水平可相对地增加。例如，由虚线标记的第二输出信号OTA2_OUT可以对应于输出电流IOUT的水平是第三水平的情况，用实线标记的第二输出信号OTA2_OUT可以对应于输出电流IOUT的水平是第四水平的情况。如图7中的从由虚线标记的第二输出信号OTA2_OUT面向由实线标记的第二输出信号OTA2_OUT的箭头所示，由于输出电流IOUT的水平增加，第二放大器300的操作可变得更快。因此，在时间段T2和在时间段T4可以执行第二放大器300的操作。即，可以在计数器使能信号CNT_EN在时间段T2和时间段T4激活的同时，保证第二放大器300的操作。

图8是示出图4的第二放大器151_2的另一示例的电路图。第二放大器300a可以包括：多个晶体管TR21至TR25、电容器C1、开关电路310、以及电流源320。例如，第七晶体管TR21、第十晶体管TR24、以及第十一晶体管TR25可以是PMOS晶体管，第八晶体管TR22和第九晶体管TR23可以是NMOS晶体管。然而，示例实施例不限于此。第七晶体管TR21至第十一晶体管TR25可以由不同于在图8中示出的晶体管的类型的晶体管实现。第二放大器300a的配置和操作与图6的第二放大器300的配置和操作相同或基本上相同，除了电流源320只包括一个晶体管TR23以及除了第十晶体管TR24和第十一晶体管TR25的操作，因此，将省略额外的描述以避免冗余。

第十一晶体管TR25可以响应于选项信号OTA2_OPT而导通或截止，并且选项信号OTA2_OPT可以是其特征与自动归零信号AZ的特征相同或基本上相同的信号(例如，在自动归零时段内具有高电平，并且在比较操作时段内具有低电平)。在自动归零时段内，第十一晶体管TR25可以响应于高电平的选项信号OTA2_OPT而截止。然而，与图6的第二放大器300不同，可能无法调整在自动归零时段内充入至电容器C1中的电荷量和偏置节点BN的电压。

相反，由于在比较操作时段内，选项信号OTA2_OPT设置为低电平，因此第十一晶体管TR25可以导通，并且第二输入电流I IN2可以通过响应于第一输出信号OTA1_OUT而操作的第十晶体管TR24进一步流向第三输出节点OUT21。换句话说，由于第十一晶体管TR25导通，除了第一输入电流I IN1流经第七晶体管TR21外，第二输入电流I IN2可以通过第十晶体管TR24进一步流向第三输出节点OUT21，并且因此，输出电流IOUT的水平可以增加(例如，在IOUT＝I IN-ISS2的情况下，因为ISS2没有变化，但是INN增加到(I IN1+I IN2)，所以IOUT增加)。因此，第二放大器300的操作可以变得更快，并且可以增加转换速率。

图9是示出图4的第二放大器151_2的另一示例的电路图。第二放大器300b可以包括：多个晶体管TR21至TR27、电容器C1、开关电路310、以及电流源320。例如，第七晶体管TR21、第十二晶体管TR26、以及第十三晶体管TR27可以是PMOS晶体管，第八晶体管TR22至第十一晶体管TR25可以是NMOS晶体管。然而，示例实施例不限于此。第七晶体管TR21至第十三晶体管TR27可以由不同于在图9中示出的晶体管的类型的晶体管实现。与图8一样，将省略与参照图6给出的描述相同的描述以避免冗余。

电流源320的操作和第十一晶体管TR25的操作与图6的第二放大器300的那些操作相同或基本上相同，并且第十二晶体管TR26的操作和第十三晶体管TR27的操作与图8中的第二放大器300a的那些操作相同。即，与图6一样，在第二放大器300b的情况中，由于第十一晶体管TR25在自动归零时段内响应于高电平的选项信号OTA2_OPT而导通，可以调整降低偏置节点BN的电压，并且因此，可以在比较操作时段内降低电源电流ISS2的水平。和图8一样，由于第十三晶体管TR27在比较操作时段内响应于低电平的选项信号OTA2_OPT而导通，第二输入电流I IN2可以进一步流向第三输出节点OUT21。

根据上文中的描述，由于电源电流ISS2的水平根据第十一晶体管TR25的操作而降低，并且第二输入电流I IN2根据第十三晶体管TR27的操作而进一步流向第三输出节点OUT21，输出电流IOUT的水平可以增加(例如，在IOUT＝I IN-ISS2的情况下，因为ISS2减小，并且INN增加到(I IN1+I IN2)，所以IOUT增加)。因此，第二放大器300的操作可以变得更快，并且可以增加转换速率。

同时，在图9中示出了电流源320包括两个晶体管TR23和TR24的示例，然而示例实施例不限于此。例如，电流源320可以包括三个或更多个晶体管。此外，第十一晶体管TR25可以与在图9中示出的连接不同地与包括在电流源320中的晶体管连接。

图10是根据本公开的示例实施例的示出用于降低判决延迟的模数转换电路(ADC)的操作方法的流程图。在下文中，将一同参照图4至图6来描述图10

在操作S110中，在自动归零时段内，第一放大器200和第二放大器300可以响应于自动归零信号而均衡或基本上均衡输入节点的电压电平和输出节点的电压电平。在操作S120中，在自动归零时段内，第二放大器300可以响应于选项信号OTA2_OPT而调整偏置节点BN的电压电平。例如，为了调整偏置节点BN的电压电平，第二放大器300可以包括响应于选项信号OTA2_OPT而操作的晶体管(例如，图6的TR25)。

在操作S130中，在比较操作时段中，第一放大器200可以将从像素阵列110输出的像素信号PIX与斜坡信号RAMP进行比较，并且可以产生第一输出信号OTA1_OUT。具体地，第一放大器200可以将像素信号PIX的复位信号与斜坡信号RAMP进行比较，可以将像素信号PIX的图像信号与斜坡信号RAMP进行比较，并且可以基于比较结果产生第一输出信号OTA1_OUT。在操作S140中，在比较操作时段内，第二放大器300可以基于第一输出信号OTA1_OUT产生第二输出信号OTA2_OUT。此外，与第二输出信号OTA2_OUT相对应的输出电流IOUT的水平可以基于在操作S120中调整的偏置节点BN的电压电平而增加。

另外，如参照图8所述，根据本公开的示例实施例的ADC电路的操作方法还可以包括通过在比较操作时段内响应于选项信号OTA2_OPT增加第二放大器(例如，图8的300a)的输入电流的水平(例如，如参照图8所述，通过在比较操作时段内响应于选项信号OTA2_OPT允许除了第一输入电流I IN1外的第二输入电流I IN2进一步流动)来增加输出电流IOUT的水平。

根据本发明构思的示例实施例，通过调整比较器的偏置节点的电压水平可以降低模数转换电路的判决延迟。此外，根据本发明构思的示例实施例，由于模数转换电路的判决延迟降低，转换速率可以增加。

将理解的是，在本文中被描述为“基本上”相同和/或相同的元件和/或其属性包括具有大小的相对差异等于或小于10％的元件和/或其属性。此外，无论元件和/或其属性是否被“基本上”所修饰，将理解的是，这些元件和/或其属性应被理解为包括所述元件和/或其属性周围的制造或操作公差(例如±10％)。

在上文中公开的一个或多个元件可以包括或被实现为：一个或多个处理电路，诸如包括逻辑电路的硬件；诸如执行软件的处理器的硬件/软件组合；或者它们的组合。例如，更具体地，处理电路可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FGPA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。

尽管已经参照示例实施例描述了本发明构思，但是对于本领域的普通技术人员显而易见的是，在不脱离本发明构思的范围的情况下，可以对其进行各种改变及修改。

Claims (20)

1.一种模数转换电路，包括：

第一放大器，其配置为通过将从像素阵列输出的像素信号与斜坡信号进行比较来输出第一输出信号；以及

第二放大器，其配置为基于所述第一输出信号产生第二输出信号，其中，所述第二放大器包括：

第一晶体管，其配置为响应于所述第一输出信号向第一输出节点提供电源电压，所述第二输出信号从所述第一输出节点输出；

第二晶体管，其通过偏置节点与电容器连接，其中，所述第二晶体管配置为响应于自动归零信号而导通；

电流源，其通过所述第一输出节点与所述第一晶体管连接，所述电流源通过所述偏置节点与所述电容器和所述第二晶体管连接，并且所述电流源配置为基于由所述电容器维持的所述偏置节点的电压电平来产生电源电流；以及

第三晶体管，其与所述电流源连接。

2.根据权利要求1所述的模数转换电路，其中，当所述第三晶体管响应于选项信号而导通时，所述偏置节点的所述电压电平配置为降低，使得与所述第二输出信号相对应的输出电流的水平增加。

3.根据权利要求2所述的模数转换电路，其中，所述电流源包括：

第四晶体管，其与所述第一晶体管连接；以及

第五晶体管，其与所述第四晶体管和接地电压端子连接，并且

其中，所述第三晶体管与所述第四晶体管和所述第五晶体管之间的节点和所述接地电压端子连接。

4.根据权利要求3所述的模数转换电路，其中，

所述自动归零信号和所述选项信号配置为在对所述像素信号和所述斜坡信号进行比较之前激活，并且所述自动归零信号和所述选项信号配置为在对所述像素信号和所述斜坡信号进行比较期间去激活，并且

在所述自动归零信号激活的同时所述第三晶体管导通时所述偏置节点的第一电压电平低于在所述自动归零信号激活的同时所述第三晶体管截止时所述偏置节点的第二电压电平。

5.根据权利要求4所述的模数转换电路，其中，

基于所述偏置节点的所述第一电压电平产生的所述电源电流的第一水平低于基于所述偏置节点的所述第二电压电平产生的所述电源电流的第二水平，并且

基于所述电源电流的所述第一水平的所述输出电流的水平高于基于所述电源电流的所述第二水平的所述输出电流的水平。

6.根据权利要求3所述的模数转换电路，其中，

所述第一晶体管是PMOS晶体管，并且

所述第二晶体管至所述第五晶体管是NMOS晶体管。

7.根据权利要求1所述的模数转换电路，其中，所述第二放大器还包括：

第四晶体管，其与所述第三晶体管连接，所述第四晶体管配置为响应于所述第一输出信号向所述第一输出节点提供所述电源电压。

8.根据权利要求7所述的模数转换电路，其中，

第一输入电流配置为通过所述第一晶体管流向所述第一输出节点，

当所述第三晶体管响应于选项信号而导通时，第二输入电流配置为通过所述第四晶体管流向所述第一输出节点，使得与所述第二输出信号相对应的输出电流的水平增加，并且

所述自动归零信号和所述选项信号配置为在对所述像素信号和所述斜坡信号进行比较之前激活，并且所述自动归零信号和所述选项信号配置为在对所述像素信号和所述斜坡信号进行比较期间去激活。

9.根据权利要求7所述的模数转换电路，其中，

所述第一晶体管、所述第三晶体管、以及所述第四晶体管是PMOS晶体管，并且

所述第二晶体管是NMOS晶体管。

10.根据权利要求1所述的模数转换电路，其中，所述第二放大器还包括：

第四晶体管，其与所述第三晶体管连接，所述第四晶体管配置为响应于所述第一输出信号向所述第一输出节点提供所述电源电压；以及

第五晶体管，其与所述电流源连接。

11.一种配置为产生输出信号的电路，所述电路包括：

第一晶体管，其配置为向第一输出节点提供电源电压，所述第一输出节点配置为输出输出信号；

第二晶体管，其通过偏置节点与电容器连接，其中，所述第二晶体管配置为响应于自动归零信号而导通；

电流源，其通过所述第一输出节点与所述第一晶体管连接，所述电流源通过所述偏置节点与所述电容器和所述第二晶体管连接，并且所述电流源配置为基于由所述电容器维持的所述偏置节点的电压电平来产生电源电流；以及

第三晶体管，其与所述电流源连接。

12.根据权利要求11所述的电路，其中，当所述第三晶体管响应于选项信号而导通时，所述偏置节点的所述电压电平配置为降低，使得与所述输出信号相对应的输出电流的水平增加。

13.根据权利要求12所述的电路，其中，所述电流源包括：

第四晶体管，其与所述第一晶体管连接；以及

第五晶体管，其与所述第四晶体管和接地电压端子连接，并且

其中，所述第三晶体管与所述第四晶体管和所述第五晶体管之间的节点和所述接地电压端子连接。

14.根据权利要求13所述的电路，其中，

所述自动归零信号和所述选项信号配置为在对像素信号和斜坡信号进行比较之前激活，并且所述自动归零信号和所述选项信号配置为在对所述像素信号和所述斜坡信号进行比较期间去激活，并且

在所述自动归零信号激活的同时所述第三晶体管导通时所述偏置节点的第一电压电平低于在所述自动归零信号激活的同时所述第三晶体管截止时所述偏置节点的第二电压电平。

15.根据权利要求14所述的电路，其中，

基于所述偏置节点的所述第一电压电平产生的所述电源电流的第一水平低于基于所述偏置节点的所述第二电压电平产生的所述电源电流的第二水平，并且

基于所述电源电流的所述第一水平的所述输出电流的水平高于基于所述电源电流的所述第二水平的所述输出电流的水平。

16.根据权利要求13所述的电路，其中，

所述第一晶体管是PMOS晶体管，并且

所述第二晶体管至所述第五晶体管是NMOS晶体管。

17.根据权利要求11所述的电路，还包括：

第四晶体管，其与所述第三晶体管连接，所述第四晶体管配置为向所述第一输出节点提供所述电源电压。

18.一种包括第一放大器和第二放大器的模数转换电路的操作方法，所述方法包括：

在自动归零时段，响应于自动归零信号，均衡所述第一放大器的输入节点和输出节点的电压电平和所述第二放大器的输入节点和输出节点的电压电平；

在所述自动归零时段，响应于选项信号，调整所述第二放大器的偏置节点的电压电平；

在操作时段，在所述第一放大器处，将从像素阵列输出的像素信号与斜坡信号进行比较以产生第一输出信号；以及

在所述操作时段，在所述第二放大器处，基于所述第一输出信号产生第二输出信号。

19.根据权利要求18所述的方法，其中，产生所述第二输出信号的步骤包括：

基于所述第二放大器的所述偏置节点的调整后的电压电平，增加与所述第二输出信号相对应的输出电流的水平。

20.根据权利要求18所述的方法，还包括：

在所述第二放大器处，通过响应于所述选项信号而增加输入电流的水平来增加与所述第二输出信号相对应的输出电流的水平，其中，所述输入电流基于所述第一输出信号。