CN116132836A - 使用输出电压限幅的模数转换电路及其操作方法 - Google Patents

Abstract

在一些实施例中，一种电路包括第一放大器、第二放大器和计数器。第一放大器基于第一电源电压进行操作，并且通过在第一操作时段期间比较斜坡信号和从像素阵列输出的像素信号的复位信号，并且在第二操作时段期间比较斜坡信号和从像素阵列输出的像素信号的图像信号，来生成第一输出信号。第二放大器基于第一电源电压进行操作，基于第一输出信号生成第二输出信号，并且将第二输出信号的电压电平从低电平调整到第三电平。计数器基于第二电源电压进行操作，对第二输出信号的脉冲进行计数，并且将计数结果作为数字信号输出。

Description

使用输出电压限幅的模数转换电路及其操作方法

相关申请的交叉引用

本申请要求于2021年11月15日向韩国知识产权局提交的第10-2021-0156707号韩国专利申请和于2022年5月16日向韩国知识产权局提交的第10-2022-0059766号韩国专利申请的优先权，它们的公开内容通过引用整体结合于此。

技术领域

本公开涉及一种模数转换器，更具体地，涉及一种使用输出电压限幅的模数转换电路及其操作方法。

背景技术

图像传感器可以包括电荷耦合器件(charge coupled device，CCD)图像传感器、互补金属氧化物半导体(complementary metal-oxide semiconductor，CMOS)图像传感器(CIS)等。CMOS图像传感器可以包括由CMOS晶体管组成的像素，并且可以通过使用每个像素中包括的光电转换元件(或器件)将光能转换成电信号。CMOS图像传感器可以通过使用由每个像素生成的电信号来获得关于捕获/拍摄的图像的信息。

模数转换器(analog-to-digital converter，ADC)可以接收模拟输入电压，并且可以将接收到的模拟输入电压转换成数字信号。转换后的数字信号可以提供给其他设备。ADC可以用于各种信号处理设备中。随着信号处理设备的性能的提高，可能需要提高模拟信号的分辨率。因此，可以使用能够在相同时间内处理许多信号或者为每个信号提供改进的分辨率的ADC。然而，这种ADC可能导致功耗增加。

发明内容

本公开的实施例提供了一种能够通过使用输出电压限幅来降低功耗的模数转换电路及其操作方法。

根据本公开的一个方面，提供了一种电路。该电路包括第一放大器、第二放大器和计数器。第一放大器被配置为基于第一电源电压进行操作，并且通过在第一操作时段期间比较斜坡信号和从像素阵列输出的像素信号的复位信号，以及在第二操作时段期间比较斜坡信号和从像素阵列输出的像素信号的图像信号，来生成第一输出信号。第二放大器被配置为基于第一电源电压进行操作，并且基于第一输出信号生成第二输出信号。计数器被配置为基于第二电源电压进行操作，对第二输出信号的脉冲进行计数，并且将计数结果作为数字信号输出。第一电源电压的第一电平大于第二电源电压的第二电平。

第二放大器还被配置为将第二输出信号的电压电平从低电平调整到第三电平。

第三电平小于或等于第二电源电压的第二电平。

在一些实施例中，第二放大器可以包括第一晶体管，该第一晶体管被配置为响应于第一输出信号，向输出第二输出信号的第一输出节点提供第一电源电压。在这样的实施例中，第二放大器还可以包括限幅电路，耦接在电源电压端子和第一晶体管之间，并且被配置为通过引起电源电压端子和第一晶体管之间的电压降来调整第二输出信号的电压电平。在这样的实施例中，第二放大器还可以包括电流源，该电流源通过第一输出节点与第一晶体管耦接，并且被配置为生成电源电流。

在一些实施例中，限幅电路还可以包括第二晶体管和第三晶体管。第二晶体管的漏极端子可以耦接到第二晶体管的栅极端子。第三晶体管的漏极端子耦接到第三晶体管的栅极端子。

在一些实施例中，限幅电路还可以包括耦接在第二晶体管的漏极端子和第三晶体管的源极端子之间的开关。

在一些实施例中，限幅电路还可以包括耦接在第三晶体管的漏极端子和源极端子之间的开关。

在一些实施例中，限幅电路还可以包括与第三晶体管的栅极端子耦接的开关。第三晶体管可以响应于施加到第三晶体管的栅极端子的使能信号来操作。

在一些实施例中，限幅电路还可以包括与第二晶体管的栅极端子耦接的第一开关，以及与第三晶体管的栅极端子耦接的第二开关。第二晶体管可以响应于施加到第二晶体管的栅极端子的第一使能信号来操作。第三晶体管可以响应于施加到第三晶体管的栅极端子的第二使能信号来操作。

在一些实施例中，限幅电路还可以包括耦接在电源电压端子和第一晶体管之间的电阻器。

在一些实施例中，第二放大器还可以包括控制电路，该控制电路被配置为响应于控制信号输出控制电流。在这样的实施例中，控制电路可以包括被配置为响应于控制信号基于第一电源电压生成控制电流的第二晶体管，以及被配置为响应于偏置信号向第一输出节点提供控制电流的第三晶体管。

在一些实施例中，控制电路还可以被配置为在第一操作时段或第二操作时段期间，当斜坡信号开始斜坡下降时，通过第一输出节点向电流源输出控制电流。

根据本公开的一个方面，提供了一种电路。该电路包括第一放大器、第二放大器和计数器。第一放大器被配置为基于第一电源电压进行操作，并且通过在第一自动调零时段中响应于第一自动调零信号来均衡输入节点和输出节点的电压电平，在第一操作时段中比较斜坡信号和从像素阵列输出的像素信号的复位信号，并且在第二操作时段中比较斜坡信号和从像素阵列输出的像素信号的图像信号，来生成第一输出信号。第二放大器被配置为基于第一电源电压进行操作，在第二自动调零时段中响应于第二自动调零信号对电容器充电，并且基于第一输出信号生成第二输出信号。计数器被配置为基于第二电源电压进行操作，对第二输出信号的脉冲进行计数，并且将计数结果作为数字信号输出。第一电源电压的第一电平大于第二电源电压的第二电平。第二放大器还被配置为将第二输出信号的电压电平从低电平调整到第三电平。第三电平小于或等于第二电源电压的第二电平。在第一操作时段和第二操作时段中的至少一个期间，第二输出信号控制第二放大器的电源电流。从第二自动调零时段结束的第一时间到第一操作时段开始的第二时间，停止第二放大器的操作。

在一些实施例中，第二放大器还包括第一晶体管、限幅电路、第二晶体管、第三晶体管、电流源、反馈电路和第四晶体管。第一晶体管被配置为响应于第一输出信号，向输出第二输出信号的第一输出节点提供第一电源电压。限幅电路耦接在电源电压端子和第一晶体管之间，并且被配置为通过引起电源电压端子和第一晶体管之间的电压降来调整第二输出信号的电压电平。第二晶体管通过偏置节点与电容器耦接，并且被配置为响应于第二自动调零信号而导通。第三晶体管被配置为响应于断电信号而截止，使得第二放大器的操作停止。电流源通过第一输出节点与第一晶体管耦接，通过偏置节点与电容器和第二晶体管耦接，并且被配置为基于由电容器维持的偏置节点的电压电平来生成电源电流。反馈电路与限幅电路耦接，并且被配置为接收基于第二输出信号的信号，并且输出用于控制电源电流的反馈信号。第四晶体管通过第二输出节点与电流源耦接，并且被配置为响应于反馈信号连接第一输出节点和第二输出节点。

在一些实施例中，限幅电路包括第五晶体管和第六晶体管。第五晶体管的漏极端子耦接到第五晶体管的栅极端子。第六晶体管的漏极端子耦接到第六晶体管的栅极端子。

在一些实施例中，反馈电路包括逻辑门，该逻辑门与第五晶体管和第六晶体管之间的第三输出节点耦接，并且被配置为基于第三输出节点的电压电平和反馈使能信号来输出反馈信号。第四晶体管响应于反馈信号而截止。

在一些实施例中，逻辑门包括与非(NAND)门。

在一些实施例中，断电信号在第二自动调零时段结束时被激活，并且在第一操作时段开始时被去激活。

根据本公开的一个方面，提供了一种电路。该电路在操作时段中操作第一电源电压并生成输出信号。该电路包括第一晶体管和电流源。第一晶体管被配置为向输出输出信号的第一输出节点提供电源电压。限幅电路耦接在电源电压端子和第一晶体管之间，并且被配置为通过在电源电压端子和第一晶体管之间产生电压降来将输出信号的电压电平调整为低于第一电源电压的电平。电流源通过第一输出节点与第一晶体管耦接，并且被配置为生成电源电流。

在一些实施例中，限幅电路包括第二晶体管和第三晶体管。第二晶体管的漏极端子耦接到第二晶体管的栅极端子。第三晶体管的漏极端子耦接到第三晶体管的栅极端子。

在一些实施例中，第一晶体管是正金属氧化物半导体(PMOS)晶体管，并且第二晶体管和第三晶体管是负金属氧化物半导体(NMOS)晶体管。

在一些实施例中，第一晶体管、第二晶体管和第三晶体管是正金属氧化物半导体(PMOS)晶体管。

根据本公开的一个方面，提供了一种模数转换电路的操作方法。该方法包括将从像素阵列输出的像素信号与斜坡信号进行比较，以生成第一输出信号。该方法还包括基于第一输出信号生成第二输出信号。该方法还包括对第二输出信号的电压电平进行限幅。该方法还包括对第二输出信号的脉冲进行计数，并且将计数结果作为数字信号输出。

在一些实施例中，第一输出信号的生成和第二输出信号的生成基于第一电源电压来执行，计数结果作为数字信号的输出基于低于第一电源电压的第二电源电压来执行，并且第二输出信号的电压电平的限幅包括将第二输出信号的电压电平从低电平增加到第三电平。第三电平小于或等于第二电源电压的电平。

附图说明

通过参考附图详细描述本公开的实施例，本公开的上述和其他目的和特征将变得明显。

图1示出了根据本公开的实施例的图像处理块的配置的示例。

图2示出了图1的图像传感器的配置的示例。

图3是示出图2的像素阵列的像素组之一的示例的电路图。

图4示出了图2的模数转换电路的配置的示例。

图5是示出图4的第一放大器的示例的电路图。

图6是示出图4的第二放大器的示例的电路图。

图7是示出图4的模数转换电路的操作作为示例的时序图。

图8是示出作为示例的图6的第二放大器的电源电流的时序图。

图9A至图9I是示出图4的第二放大器的其他示例的电路图。

图10示出了图2的模数转换电路的配置的另一示例。

图11是示出图10的第二放大器的示例的电路图。

图12是示出根据本公开的实施例的使用输出电压限幅操作的模数转换电路的操作方法的流程图。

具体实施方式

下面，将详细和清楚地描述本公开的实施例，以达到本领域技术人员容易实施本公开的程度。

在详细描述中，参考术语“单元”、“模块”、“块”、“～器(～er)”或“～器(～or)”等描述的组件和在附图中示出的功能块将用软件、硬件或其组合来实施。例如，软件可以是机器代码、固件、嵌入式代码和应用软件。例如，硬件可以包括电气电路、电子电路、处理器、计算机、集成电路、集成电路核心、压力传感器、惯性传感器、微机电系统(MEMS)、无源元件或其组合。

图1示出了根据本公开的实施例的图像处理块10的配置的示例。图像处理块10可以被实施为各种电子设备(诸如智能手机、数码相机、膝上型计算机和台式计算机)的一部分。图像处理块10可以包括透镜12、图像传感器14、图像信号处理器(ISP)前端块16和图像信号处理器18。

光可以被例如作为拍摄目标的对象、布景等反射，并且透镜12可以接收反射光。图像传感器14可以基于通过透镜12接收的光生成电信号。例如，图像传感器14可以用互补金属氧化物半导体(CMOS)图像传感器等来实施。例如，图像传感器14可以是具有双像素(dualpixel)结构或四像素(tetracell)结构的多像素图像传感器。

图像传感器14可以包括像素阵列。像素阵列的像素可以将光转换成电信号，并且可以生成像素值。此外，图像传感器14可以包括用于对像素值执行相关双采样(correlateddouble sampling，CDS)的模数转换(ADC)电路。参考图2详细描述图像传感器14的配置。

ISP前端块16可以对从图像传感器14输出的电信号执行预处理，以便适于图像信号处理器18的处理。

图像信号处理器18可以通过适当地处理由ISP前端块16处理的电信号来生成与拍摄的对象和布景相关联的图像数据。为此，图像信号处理器18可以执行各种处理，诸如颜色插值、颜色校正、自动白平衡、伽马校正、颜色饱和度校正、格式化、坏像素校正和色调校正。

图1中示出了一个透镜12和一个图像传感器14。然而，在另一实施例中，图像处理块10可以包括多个透镜、多个图像传感器和/或多个ISP前端块。在这种情况下，多个透镜可以具有不同的视场。替代地或附加地，多个图像传感器可以具有不同的功能、不同的性能和/或不同的特性，并且可以分别包括不同配置的像素阵列。

图2示出了图1的图像传感器14的配置的示例。图像传感器100可以包括或可以在许多方面类似于上面参考图1描述的图像传感器14，并且可以包括上面没有提到的附加特征。图像传感器100可以包括像素阵列110、行驱动器120、斜坡信号发生器130、电压缓冲器140、ADC电路150、时序控制器160和缓冲器170。

像素阵列110可以包括以矩阵形式布置(即，沿行和列布置)的多个像素。多个像素中的每一个可以包括光电转换元件(或器件)。例如，光电转换元件可以包括光电二极管、光电晶体管、光电门、钉扎光电二极管等。

像素阵列110可以包括多个像素组PG。每个像素组PG可以包括两个或更多个像素，即多个像素。构成像素组PG的多个像素可以共享一个浮动扩散区或多个浮动扩散区。图2示出了像素阵列110包括以四行四列的矩阵形式布置的像素组PG(例如，包括4×4像素组PG)的示例。然而，本公开不限于此。

像素组PG可以包括相同颜色的像素。例如，像素组PG可以包括将红色光谱的光转换成电信号的红色像素、将绿色光谱的光转换成电信号的绿色像素或者将蓝色光谱的光转换成电信号的蓝色像素。例如，构成像素阵列110的像素可以以四拜耳(tetra-Bayer)图案的形式布置。

取决于从外部接收的光的强度或量，像素阵列110的像素可以通过列线CL1至CL4输出像素信号。例如，像素信号可以是对应于从外部接收的光的强度或量的模拟信号。像素信号可以通过电压缓冲器(例如，源极跟随器)，然后可以通过列线CL1至CL4提供给ADC电路150。

行驱动器120可以选择并驱动像素阵列110的行。行驱动器120可以译码由时序控制器160生成的地址和/或控制信号，并且可以生成用于选择和驱动像素阵列110的行的控制信号。例如，控制信号可以包括用于选择像素的信号、用于复位浮动扩散区的信号等。

斜坡信号发生器130可以在时序控制器160的控制下生成斜坡信号RAMP。例如，斜坡信号发生器130可以响应于诸如斜坡使能信号的控制信号来操作。当斜坡使能信号被激活时，斜坡信号发生器130可以根据预设值(例如，起始电平、结束电平和斜率)生成斜坡信号RAMP。也就是说，斜坡信号RAMP可以是在特定时间期间沿预设斜率增大或减小的信号。斜坡信号RAMP可以通过电压缓冲器140被提供给ADC电路150。

ADC电路150可以通过列线CL1至CL4从像素阵列110的多个像素接收像素信号，并且可以通过电压缓冲器140从斜坡信号发生器130接收斜坡信号RAMP。ADC电路150可以基于相关双采样(CDS)技术操作，用于从接收到的像素信号中获得复位信号和图像信号，并提取复位信号和图像信号之间的差作为有效信号分量。ADC电路150可以包括多个比较器COMP和多个计数器CNT。

详细地，每个比较器COMP可以比较像素信号的复位信号和斜坡信号RAMP，可以比较像素信号的图像信号和斜坡信号RAMP，并且可以对比较结果执行相关双采样(CDS)。每个计数器CNT可以对经历相关双采样的信号的脉冲进行计数，并且可以输出计数结果作为数字信号。替代地或附加地，本公开的ADC电路150可以被实施为通过使用输出电压限幅、自动调零时段优化和/或输出反馈来降低功耗。例如，比较器COMP可以包括用于执行输出电压限幅的限幅电路。图2中示出了ADC电路150包括四个比较器COMP和四个计数器CNT的示例，但是本公开不限于此。

时序控制器160可以生成用于控制行驱动器120、斜坡信号发生器130和ADC电路150中的每一个的操作和/或时序的控制信号和/或时钟。

缓冲器170可以包括存储器MEM和读出放大器SA。存储器MEM可以存储从ADC电路150的对应计数器CNT输出的数字信号。读出放大器SA可以读出并放大存储在存储器MEM中的数字信号。读出放大器SA可以输出放大的数字信号作为图像数据IDAT，并且图像数据IDAT可以被提供给图1的ISP前端块16。

图3是示出图2的像素阵列110的像素组PG之一的示例的电路图。例如，像素组PG可以包括像素PX1至PX4、光电转换元件PD1至PD4、传输晶体管Tx1至Tx4、复位晶体管RST、双转换晶体管DC、驱动晶体管Dx和选择晶体管SEL。图3中示出了像素组PG具有四像素结构(其中四个像素PX1至PX4分别包括光电转换元件PD1至PD4)的示例，但是本公开不限于此。例如，像素组PG可以被实施为具有各种不同的结构。

第一像素PX1可以包括第一光电转换元件PD1和第一传输晶体管Tx1，其余像素PX2、PX3和PX4中的每一个也可以包括类似的组件/元件。像素PX1至PX4可以共享复位晶体管RST、双转换晶体管DC、驱动晶体管Dx和选择晶体管SEL。替代地或附加地，像素PX1至PX4可以共享第一浮动扩散区FD1。

第一浮动扩散区FD1或第二浮动扩散区FD2可以累积(或集成)对应于入射光量的电荷。当传输晶体管Tx1至Tx4分别被传输信号VT1至VT4导通时，第一浮动扩散区FD1或第二浮动扩散区FD2可以累积(或集成)从光电转换元件PD1至PD4提供的电荷。因为第一浮动扩散区FD1与作为源极跟随放大器操作的驱动晶体管Dx的栅极端子连接，所以可以形成对应于在第一浮动扩散区FD1累积的电荷的电压。例如，第一浮动扩散区FD1的电容被描绘为第一电容CFD1。

双转换晶体管DC可以由双转换信号VDC驱动。当双转换晶体管DC截止时，第一浮动扩散区FD1的电容可以对应于第一电容CFD1。在一般环境中，因为第一浮动扩散区FD1不容易饱和，所以不需要增加第一浮动扩散区FD1的电容(例如，CFD1)。在这种情况下，双转换晶体管DC可以被截止。

然而，在高照度环境中，第一浮动扩散区FD1可能容易饱和。为了防止饱和，双转换晶体管DC可以导通，使得第一浮动扩散区FD1和第二浮动扩散区FD2电连接。在这种情况下，浮动扩散区FD1和FD2的电容可以增加到第一电容CFD1和第二电容CFD2的总和。

传输晶体管Tx1至Tx4可以分别由传输信号VT1至VT4驱动，并且可以将由光电转换元件PD1至PD4生成(或集成)的电荷传输到第一浮动扩散区FD1或第二浮动扩散区FD2。例如，传输晶体管Tx1至Tx4的第一端可以分别与光电转换元件PD1至PD4连接，并且其第二端可以与第一浮动扩散区FD1共同连接。

复位晶体管RST可以由复位信号VRST驱动，并且可以向第一浮动扩散区FD1或第二浮动扩散区FD2提供电源电压VDD。这样，累积在第一浮动扩散区FD1或第二浮动扩散区FD2中的电荷可以移动到电源电压VDD的端子，并且第一浮动扩散区FD1或第二浮动扩散区FD2的电压可以被重置。

驱动晶体管Dx可以放大第一浮动扩散区FD1或第二浮动扩散区FD2的电压，并且可以生成对应于放大结果的像素信号PIX。选择晶体管SEL可以由选择信号VSEL驱动，并且可以以行为单位选择要读取的像素。当选择晶体管SEL导通时，像素信号PIX可以通过列线CL输出到图2的ADC电路150。

图4示出了图2的模数转换(ADC)电路150的配置的示例。ADC电路150可以包括比较器151和计数器152。ADC电路150可以将作为从像素阵列110输出的模拟信号的像素信号PIX转换并输出为数字信号DS。为了描述的清楚和附图的简洁，在图4中示出了像素阵列110仅包括一个像素的示例，并且像素阵列110的配置和功能与参考图3描述的相同。替代地或附加地，ADC电路150可以包括多个比较器和多个计数器，但是为了描述清楚起见，在图4中示出了一个比较器151和一个计数器152。

详细地，如参考图2所述，比较器151可以比较像素信号的复位信号和斜坡信号RAMP，可以比较像素信号的图像信号和斜坡信号RAMP，并且可以对比较结果执行相关双采样(CDS)，计数器152可以对经历相关双采样(CDS)的信号的脉冲进行计数，并且可以将计数结果输出为数字信号。参考图2和图3描述图4。

例如，比较器151可以具有包括两个放大器(例如，第一放大器151_1和第二放大器151_2)的两级结构，并且第一放大器151_1和第二放大器151_2中的每一个可以被实施为运算跨导放大器(operational transconductance amplifier，OTA)。然而，本公开不限于此。例如，比较器151可以具有包括更多放大器的结构。第一放大器151_1和第二放大器151_2可以基于模拟输入电压VDDA进行操作。

第一放大器151_1可以通过列线CL从像素阵列110接收像素信号PIX，并且可以通过电压缓冲器140从斜坡信号发生器130接收斜坡信号RAMP。第一放大器151_1可以基于接收到的信号输出第一输出信号OTA1_OUT。例如，在斜坡信号RAMP的电平高于像素信号PIX的电平的时段中，第一放大器151_1可以输出具有高电平的第一输出信号OTA1_OUT。在斜坡信号RAMP的电平低于像素信号PIX的电平的时段中，第一放大器151_1可以输出具有低电平的第一输出信号OTA1_OUT。替代地或附加地，当比较像素信号PIX的复位信号和斜坡信号RAMP时以及当比较像素信号PIX的图像信号和斜坡信号RAMP时，可以执行上述第一放大器151_1的比较操作。

第二放大器151_2可以放大第一输出信号OTA1_OUT，并且可以输出作为比较信号的第二输出信号OTA2_OUT。例如，第二输出信号OTA2_OUT可以是第一输出信号OTA1_OUT的反相版本。也就是说，第二放大器151_2可以在第一输出信号OTA1_OUT的高电平期间输出具有低电平的第二输出信号OTA2_OUT，并且可以在第一输出信号OTA1_OUT的低电平期间输出具有高电平的第二输出信号OTA2_OUT。通常，第二输出信号OTA2_OUT的电压电平可以达到模拟输入电压VDDA的电平。

在以下描述中，当比较器151执行比较操作时，第一输出信号OTA1_OUT或第二输出信号OTA2_OUT的电压电平从高电平转变为低电平或从低电平转变为高电平可以被称为“ADC电路150的决定”。也就是说，“在电路150的决定结束之后”可以意味着“在第一输出信号OTA1_OUT或第二输出信号OTA2_OUT的电压电平从高电平变为低电平或者从低电平变为高电平之后”。在执行比较操作之前的自动调零时段中，比较器151可以响应于自动调零信号AZ而被初始化，然后可以再次执行比较操作。

计数器152可以在时序控制器160的控制下操作，可以对第二输出信号OTA2_OUT的脉冲进行计数，并且可以输出计数结果作为数字信号DS。例如，计数器152可以响应于诸如计数器时钟信号CNT_CLK和用于反相计数器152的内部位的反相信号CONV的控制信号来操作。替代地或附加地，计数器152可以基于数字输入电压VDDD操作。

例如，计数器152可以包括向上/向下计数器、逐位反相计数器等。逐位反相计数器的操作可以类似于向上/向下计数器的操作。例如，逐位反相计数器可以执行仅执行向上计数的功能，以及当特定信号输入其中时转换计数器的所有内部位以获得1的补码的功能。逐位反相计数器可以执行复位计数，然后可以反相复位计数结果，以便转换成1的补码，即负值。

替代地或附加地，在计数器152基于数字输入电压VDDD操作并且第二放大器151_2基于模拟输入电压VDDA操作的条件下，对于计数器152对来自第二放大器151_2的第二输出信号OTA2_OUT的脉冲进行计数，第二输出信号OTA2_OUT的电压电平可以被调整为属于数字输入电压VDDD的范围。通常，因为模拟输入电压VDDA的电平被设置为高于数字输入电压VDDD的电平，所以计数器152可以被实施为包括用于将达到模拟输入电压VDDA的电平的第二输出信号OTA2_OUT的电压电平降低到数字输入电压VDDD的电平的组件(例如，电平下移器)。

这样，用于移位第二输出信号OTA2_OUT的电压电平的组件可能导致计数器152的面积(或尺寸)增加。并且作为结果，ADC电路150的寄生电容可能会增加。

为了可能防止上述问题，当ADC电路150的决定做出时，本公开的第二放大器151_2可以对第二输出信号OTA2_OUT执行限幅，使得第二输出信号OTA2_OUT的电压电平仅增加到等于或小于数字输入电压VDDD的电平，而不是将第二输出信号OTA2_OUT的电压电平从低电平增加到模拟输入电压VDDA的电平。为了限幅输出电压，第二放大器151_2可以包括限幅电路。

通过第二放大器151_2的输出电压限幅操作，可以不需要用于移位第二输出信号OTA2_OUT的电压电平的单独组件(例如，电平下移器)。因此，计数器152的面积(或尺寸)可以减小，并且ADC电路150的寄生电容也可以减小。此外，可以防止第二输出信号OTA2_OUT的脉冲未被计数的现象，并且可以降低ADC电路150的功耗。参考图6详细描述根据本公开的实施例的第二放大器151_2的输出电压限幅操作。

图5是示出图4的第一放大器151_1的示例的电路图。第一放大器200可以包括或可以在许多方面类似于上面参考图4描述的第一放大器151_1，并且可以包括上面没有提到的附加特征。第一放大器200可以包括多个晶体管TR11至TR16、多个开关SW1和SW2以及第一电流源210。例如，第一晶体管TR11、第二晶体管TR12、第五晶体管TR15和第六晶体管TR16可以是负金属氧化物半导体(NMOS)晶体管，并且第三晶体管TR13和第四晶体管TR14可以是正金属氧化物半导体(PMOS)晶体管。然而，本公开不限于此。第一至第六晶体管TR11至TR16可以用类型不同于图5所示的晶体管来实施。

参考图5，斜坡信号RAMP可以输入到第一晶体管TR11的栅极端子，并且像素信号PIX可以输入到第二晶体管TR12的栅极端子。第一晶体管TR11和第二晶体管TR12的源极端子可以在公共节点COMM处与第一电流源210连接。例如，第三和第四晶体管TR13和TR14可以以电流镜的形式连接。流到第一晶体管TR11和第二晶体管TR12的电流之和可以等于第一电源电流ISS1。

第三晶体管TR13的栅极端子和漏极端子以及第一晶体管TR11的漏极端子可以与第二输出节点OUT12共同连接，第四晶体管TR14的漏极端子和第二晶体管TR12的漏极端子可以与第一输出节点OUT11共同连接。第五晶体管TR15可以连接在第一输出节点OUT11和第二输出节点OUT12之间。例如，第五晶体管TR15可以限制从第一输出节点OUT11输出的信号的电压电平。

第一输出信号OTA1_OUT可以从第一输出节点OUT11输出，并且反相的第一输出信号OTA1_OUT’可以从第二输出节点OUT12输出。例如，在斜坡信号RAMP的电平高于像素信号PIX的电平的时段中，第一输出信号OTA1_OUT可以具有高电平。在斜坡信号RAMP的电平低于像素信号PIX的电平的时段中，第一输出信号OTA1_OUT可以具有低电平。第一输出信号OTA1_OUT可以被提供给图4的第二放大器151_2。

第一电流源210可以包括第六晶体管TR16。第六晶体管TR16可以与接地电压VSS连接，并且可以基于第一偏置信号BIAS1生成第一电源电流ISS1。

在自动调零时段期间，开关SW1和SW2可以响应于自动调零信号AZ而导通。当开关SW1和SW2导通时，第二输入节点IN12和第一输出节点OUT11可以彼此连接，并且第一输入节点IN11和第二输出节点OUT12可以彼此连接。因此，在自动调零时段期间，第一输入节点IN11、第二输入节点IN12、第一输出节点OUT11和第二输出节点OUT12的电压电平可以被均衡。

图6是示出图4的第二放大器151_2的示例的电路图。第二放大器300可以包括或可以在许多方面类似于上面参考图4描述的第二放大器151_2，并且可以包括上面没有提到的附加特征。第二放大器300可以包括多个晶体管TR21至TR25、电容器C1、开关电路310、电流源320和限幅电路330。例如，第七晶体管TR21可以是PMOS晶体管，第八至第十一晶体管TR22至TR25可以是NMOS晶体管。然而，本公开不限于此。第七至第十一晶体管TR21至TR25可以用类型不同于图7所示的晶体管来实施。

第七晶体管TR21可以从图4的第一放大器151_1接收第一输出信号OTA1_OUT作为输入，并且可以响应于第一输出信号OTA1_OUT来操作。在示例中，第二放大器300可以作为反相放大器操作。详细地，当第一输出信号OTA1_OUT的电压电平是高电平时，第七晶体管TR21可以截止。在这种情况下，因为电流没有流到第三输出节点OUT21，所以第二输出信号OTA2_OUT的电压电平可以是低电平。相反，当第一输出信号OTA1_OUT的电压电平是低电平时，第七晶体管TR21可以导通。在这种情况下，因为电流流到第三输出节点OUT21，所以第二输出信号OTA2_OUT的电压电平可以增加。通常，第二输出信号OTA2_OUT的电压电平可以达到模拟输入电压VDDA的电平，但是本公开的第二输出信号OTA2_OUT可以被实施为通过限幅电路330的操作仅增加到等于或小于数字输入电压VDDD的电平的电平。

开关电路310可以包括连接在第三输出节点OUT21和偏置节点BN之间的第八晶体管TR22。在自动调零时段期间，第八晶体管TR22可以响应于自动调零信号AZ来操作，并且可以在自动调零信号AZ被激活时导通。当第八晶体管TR22导通时，偏置节点BN的电压电平和第三输出节点OUT21的电压电平可以被均衡，并且电荷可以充入与偏置节点BN连接的电容器C1中。

相反，在其中在图4的ADC电路150的比较操作期间，当自动调零信号AZ被去激活时第八晶体管TR22截止的情况下，偏置节点BN的电压电平(其等于第三输出节点OUT21的电压电平)可以由电容器C1维持，因此，电流源320可以操作。

电流源320可以包括与第三输出节点OUT21连接的第九晶体管TR23。第九晶体管TR23可以基于偏置节点BN的电压，即电容器C1的一端的电压，生成电源电流ISS2。

限幅电路330可以包括连接在电源电压(例如，模拟输入电压)VDDA和第七晶体管TR21之间的第十晶体管TR24和第十一晶体管TR25。第十晶体管TR24和第十一晶体管TR25中的每一个的栅极端子和漏极端子可以彼此连接。也就是说，第十晶体管TR24和第十一晶体管TR25可以是二极管连接的晶体管。在一些实施例中，二极管连接的晶体管可以像电阻器一样操作。

也就是说，第十晶体管TR24和第十一晶体管TR25可以产生电压降，从而可以限幅第二输出信号OTA2_OUT的电压电平，即，可以允许第二输出信号OTA2_OUT的电压电平低于模拟输入电压VDDA的电平。限幅电路330可以对第二输出信号OTA2_OUT执行限幅操作，并且可以调整第二输出信号OTA2_OUT的电压电平，使得第二输出信号OTA2_OUT的电压电平仅增加到等于或小于数字输入电压VDDD的电平。之后，第二输出信号OTA2_OUT可以被提供给计数器152。

在图6中示出了限幅电路330包括两个二极管连接的晶体管TR24和TR25的示例，但是本公开不限于此。例如，限幅电路330可以包括二极管连接的晶体管，其数量不同于图6所示的数量。替代地或附加地，与图6的示例不同，限幅电路330可以包括PMOS晶体管(例如，如图9B所示)，可以包括电阻器(例如，如图9G所示)，或者还可以包括与晶体管连接的开关(例如，如图9C至图9F所示)。在一些实施例中，限幅电路330可以连接在第七晶体管TR21和第三输出节点OUT21之间，而不是连接在第七晶体管TR21和电源电压VDDA之间，或者可以连接在任何其他地方(例如，如图9H至图9I所示)。

图7是示出图4的模数转换(ADC)电路150的操作的时序图。下面，将一起参考图6和图7给出描述。时间段T0可对应于自动调零时段，时间段T1至时间段T3可对应于比较器151在其中比较像素信号PIX的复位信号和斜坡信号RAMP的时段，并且时间段T4至时间段T6可对应于比较器151在其中比较像素信号PIX的图像信号和斜坡信号RAMP的时段。

从时间段T3到时间段T6，当ADC电路150的决定做出时，第一输出信号OTA1_OUT的电压电平可以降低，而第二输出信号OTA2_OUT的电压电平可以增加。在这种情况下，通过限幅电路330的操作，第二输出信号OTA2_OUT的电压电平可以增加到等于或小于数字输入电压VDDD的电平的电平，而不是模拟输入电压VDDA的电平。也就是说，第二输出信号OTA2_OUT的电压电平可以从模拟输入电压VDDA的电平限幅到数字输入电压VDDD的电平。

图8是示出作为示例的图6的第二放大器151_2的电源电流ISS2的时序图。时间点t1对应于图7的时间段T3的开始时间点，并且时间点t2对应于图7的时间段T6的开始时间点。时间点t1和时间点t2中的每一个对应于第一输出信号OTA1_OUT的电压电平开始降低并且第二输出信号OTA2_OUT的电压电平开始增加的时间。与不执行输出电压限幅操作时的峰值电流“A”和“C”(例如，大约15mA)相比，执行输出电压限幅操作时的峰值电流“B”和“D”(例如，大约11mA)可以减小。也就是说，ADC电路150的功耗可以通过输出电压限幅来降低。

图9A是示出图4的第二放大器151_2的另一示例的电路图。第二放大器300a可以包括或可以在许多方面类似于上面参考图4描述的第二放大器151_2和上面参考图6描述的第二放大器300中的至少一个，并且可以包括上面没有提到的附加特征。第二放大器300a还可以包括控制电路340。控制电路340可以调节控制电流ICN的输出，以减轻第二放大器300a在执行比较操作之前和之后的功耗差异。控制电路340可以包括连接在电源电压VDDA和第三输出节点OUT21之间并与第七晶体管TR21并联的第十二晶体管TR26和第十三晶体管TR27。

第十二晶体管TR26可以响应于控制信号CN来操作，并且第十三晶体管TR27可以响应于第二偏置信号BIAS2来操作。例如，第十二晶体管TR26和第十三晶体管TR27可以是NMOS晶体管。然而，本公开不限于此。第十二晶体管TR26和第十三晶体管TR27可以用类型不同于图12所示的晶体管来实施。

当控制信号CN被去激活时，第十二晶体管TR26可以截止，并且控制电流ICN可以不流经第十三晶体管TR27。替代地或附加地，当第十二晶体管TR26被激活的控制信号CN导通并且第十三晶体管TR27被第二偏置信号BIAS2导通时，控制电流ICN可以通过第十二晶体管TR26和第十三晶体管TR27流到第三输出节点OUT21。

在完成关于斜坡信号RAMP的电平和像素信号PIX的电平之间的大小关系的决定之后，电源电流ISS2的电平可以增加，并且即使在执行比较操作之后，也可能持续消耗功率。这样，由于执行比较操作之前和之后的功耗差被持续维持，图像传感器的性能可能会降低。

控制电路340可以操作来防止图像传感器的性能降低。在斜坡信号RAMP开始斜坡下降之后，随着控制信号CN和第二偏置信号BIAS2被激活，如上所述，控制电流ICN可以通过第十二晶体管TR26和第十三晶体管TR27流到第三输出节点OUT21，并且电源电流ISS2的电平可以增加与控制电流ICN的电平一样多。

例如，在斜坡信号RAMP开始斜坡下降之后增加的与控制电流ICN的电平一样多的电源电流ISS2的电平(以下称为“第二电平”)可以高于在执行比较操作之前的电源电流ISS2的电平(以下称为“第一电平”)，并且可以低于在执行比较操作之后(例如，在完成关于斜坡信号RAMP的电压电平和像素信号PIX的电压电平之间的大小关系的决定之后)的电源电流ISS2的电平(以下称为“第三电平”)。

根据控制电路340的上述操作，第一电平和第二电平之间的差以及第二电平和第三电平之间的差都可以小于第一电平和第三电平之间的差。这样，可以减轻第二放大器300a的比较操作之前和之后的功耗差异，并且可以改善图像传感器的性能降低。图9A所示的控制电路340可以在下面将要描述的图9B至图9I和图11的电路中实施。

图9B至图9I是示出图4的第二放大器151_2的其他示例的电路图。除了限幅电路330的配置之外，图9B至图9I中所示的第二放大器的配置和操作与参考图6描述的第二放大器300的配置和操作相同，因此，将省略额外的描述以避免冗余。

参考图9B，第二放大器300b的限幅电路330可以包括连接在电源电压VDDA和第七晶体管TR21之间并且分别二极管连接的第十晶体管TR24和第十一晶体管TR25。图9B的第十晶体管TR24和第十一晶体管TR25可以是PMOS晶体管。

参考图9C，第二放大器300c的限幅电路330可以包括连接在电源电压VDDA和第七晶体管TR21之间并且分别二极管连接的第十晶体管TR24和第十一晶体管TR25，以及连接在第十晶体管TR24的漏极端子和第十一晶体管TR25的源极端子之间的开关SW。图9C的第十晶体管TR24和第十一晶体管TR25可以是NMOS晶体管。

第二放大器300c的开关SW可以使能和/或去使能限幅电路330的操作。当开关SW接通时，限幅电路330可以执行输出电压限幅操作，并且可以将第二输出信号OTA2_OUT的电压电平调整到等于或小于数字输入电压VDDD的电平的电平。相反，当开关SW断开时，限幅电路330可以不执行输出电压限幅操作，并且第二输出信号OTA2_OUT的电压电平可以达到模拟输入电压VDDA的电平。

参考图9D，第二放大器300d的限幅电路330可以包括连接在电源电压VDDA和第七晶体管TR21之间并且分别二极管连接的第十晶体管TR24和第十一晶体管TR25，以及连接在第十一晶体管TR25的漏极端子和源极端子之间的开关SW。图9D的第十晶体管TR24和第十一晶体管TR25可以是NMOS晶体管。

图9D的开关SW可以通过仅使能或去使能第十一晶体管TR25的操作来调整要被限幅的电压电平的幅度。当开关SW接通时，第十晶体管TR24和第十一晶体管TR25都可以操作。在这种情况下，与仅第十晶体管TR24操作(例如，开关SW断开)的情况相比，限幅电路330可以产生更大的压降。这可以指示第二输出信号OTA2_OUT的电压电平被更大地限幅。

参考图9E，第二放大器300e的限幅电路330可以包括连接在电源电压VDDA和第七晶体管TR21之间并且分别二极管连接的第十晶体管TR24和第十一晶体管TR25，以及与第十一晶体管TR25的栅极端子连接的开关SW。图9E的第十晶体管TR24和第十一晶体管TR25可以是NMOS晶体管。

类似于图9D，图9E的开关SW可以仅使能和/或去使能第十一晶体管TR25的操作。然而，与图9D不同，图9E的第十一晶体管TR25的操作可以仅在开关SW接通并且使能信号被激活时被使能。当开关SW被断开时，或者当即使开关SW被接通但使能信号EN被去激活时，第十一晶体管TR25的操作可以被去使能，并且只有第十晶体管TR24可以操作。

参考图9F，第二放大器300f的限幅电路330可以包括连接在电源电压VDDA和第七晶体管TR21之间并且分别二极管连接的第十晶体管TR24和第十一晶体管TR25、与第十晶体管TR24的栅极端子连接的第一开关SW1、以及与第十一晶体管TR25的栅极端子连接的第二开关SW2。图9F的第十晶体管TR24和第十一晶体管TR25可以是NMOS晶体管。

图9F的第一开关SW1可以使能和/或去使能第十晶体管TR24的操作，第二开关SW2可以使能和/或去使能第十一晶体管TR25的操作。仅当第一开关SW1接通并且第一使能信号EN1被激活时，第十晶体管TR24的操作才被使能，并且仅当第二开关SW2接通并且第二使能信号EN2被激活时，第十一晶体管TR25的操作才被使能。

因此，取决于第一开关SW1和第二开关SW2是接通还是断开，以及第一使能信号EN1和第二使能信号EN2是被激活还是被去激活，第十晶体管TR24和第十一晶体管TR25的操作可以被选择性地激活或去激活，因此，可以确定要被限幅的电压电平的幅度。

参考图9G，第二放大器300g的限幅电路330可以包括连接在电源电压VDDA和第七晶体管TR21之间的电阻器R1。如参考图6所描述的，因为电阻器和二极管连接的晶体管执行相同的操作，所以第二输出信号OTA2_OUT的电压电平可以根据取决于电阻器的电阻值而确定的电压降的幅度来被限幅。

参考图9H，第二放大器300h的限幅电路330可以包括连接在第三输出节点OUT21和第九晶体管TR23的源极端子之间并且二极管连接的第十晶体管TR24。图9H的第十晶体管TR24可以是NMOS晶体管。除了限幅电路330的连接关系之外，第二放大器300h的配置和操作与参考图6描述的第二放大器300的配置和操作相同。

参考图9I，第二放大器300i的限幅电路330可以包括连接在第三输出节点OUT21和第七晶体管TR21的源极端子之间并且分别二极管连接的第十晶体管TR24和第十一晶体管TR25、以及响应于反相使能信号ENB而导通或截止的第十二晶体管TR26。图9I的第十至第十二晶体管TR24至TR26可以是PMOS晶体管。替代地或附加地，反相使能信号ENB可以是其相位与参考图9E至图9F描述的使能信号EN、EN1和EN2的相位相反的信号。

分别二极管连接的第十晶体管TR24和第十一晶体管TR25的操作可以与图9B的第十晶体管TR24和第十一晶体管TR25的操作相同，并且第十二晶体管TR26可以用作使能或去使能第十晶体管TR24和第十一晶体管TR25的操作的开关。当反相使能信号ENB被激活时，第十二晶体管TR26可以导通。在这种情况下，第十晶体管TR24和第十一晶体管TR25的操作可以被使能，并且第二输出信号OTA2_OUT可以被限幅。然而，当第十二晶体管TR26截止时，第十晶体管TR24和第十一晶体管TR25的操作可以被去使能，并且第二输出信号OTA2_OUT可以不被限幅。

参考图6和图9A至图9I描述包括限幅电路的图4的第二放大器151_2的各种实施例。然而，本公开不限于此。例如，限幅电路可以被实施为不同于图6和图9A至图9I所示的那些。

图10示出了图2的模数转换(ADC)电路150的配置的另一示例。参考图10，第一放大器151_1可以响应于第一自动调零信号AZ_OTA1而被初始化，并且第二放大器151_2可以响应于第二自动调零信号AZ_OTA2而被初始化。第一放大器151_1的自动调零时段被称为“第一自动调零时段”，并且第二放大器151_2的自动调零时段被称为“第二自动调零时段”。

当第二放大器151_2的初始化在第一放大器151_1的初始化之前完成时，第二自动调零时段可以被调整为终止，而不管第一自动调零时段的剩余长度。也就是说，本公开的第二自动调零时段可以被优化为在第二放大器151_2的初始化完成时终止。例如，第二放大器151_2可以被实施为使得当第二自动调零时段结束时，直到执行第一放大器151_1的比较操作才消耗功率。为此，第二放大器151_2可以包括用于响应于第二自动调零时段结束而暂时停止功耗的开关。

替代地或附加地，参考图10，第二输出信号OTA2_OUT可以反馈到第二放大器151_2。反馈到第二放大器151_2的第二输出信号OTA2_OUT可以控制第二放大器151_2的电源(例如，电流源)，并且可以降低ADC电路150的功耗。当比较像素信号PIX的复位信号和斜坡信号RAMP时，以及当比较像素信号PIX的图像信号和斜坡信号RAMP时，可以执行上述第二放大器151_2的输出反馈操作。

也就是说，由于图10的ADC电路150除了输出电压限幅操作之外还执行自动调零时段优化操作和/或输出反馈操作，图4的ADC电路150的功耗可以进一步降低。除了自动调零时段优化操作和输出反馈操作之外，图10的ADC电路150的功能与参考图4描述的功能相同，因此，将省略额外的描述以避免冗余。

图11是示出图10的第二放大器151_2的示例的电路图。第二放大器300j可以包括多个晶体管TR21至TR27、电容器C1、开关电路310、电流源320、限幅电路330和反馈电路340。例如，第七和第十二晶体管TR21和TR26可以是PMOS晶体管，第八至第十一晶体管TR22至TR25和第十三晶体管TR27可以是NMOS晶体管。然而，本公开不限于此。第七至第十三晶体管TR21至TR27可以用类型不同于图11所示的晶体管来实施。除了第十二晶体管TR26和反馈电路340的操作之外，图11的第二放大器300的配置和操作与图6的第二放大器300的配置和操作相同，因此将省略额外的描述以避免冗余。

当电荷被完全充入与偏置节点BN连接的电容器C1时，第二自动调零信号AZ_OTA2可以被去激活，并且第二自动调零时段可以结束。在这种情况下，第十二晶体管TR26可以响应于被激活的断电信号PD而截止，因此，第二放大器300j的操作可以被暂时停止(例如，可以被暂时断电)。也就是说，第十二晶体管TR26可以操作作为第二放大器300j的断电开关。

第二放大器300j的操作可以停止，直到图10的第一放大器151_1执行比较操作。也就是说，当图10的第一放大器151_1的第一自动调零时段结束时(例如，当第一自动调零信号AZ_OTA1被去激活时)，断电信号PD可以被去激活，并且第十二晶体管TR26可以导通。这样，第二放大器300j可以再次开始操作。

也就是说，第十二晶体管TR26可以在第二自动调零时段期间和比较操作时段期间响应于低电平的断电信号PD而导通，并且可以在第二自动调零时段和比较操作时段之间响应于高电平的断电信号PD而截止。通过第十二晶体管TR26的上述操作，第二放大器300j的功耗可以在第二自动调零时段和比较操作时段之间降低。

第十三晶体管TR27可以连接在第三输出节点OUT21和第四输出节点OUT22之间。第十三晶体管TR27可以响应于控制输出反馈操作的反馈电路340的输出来操作。例如，当第十三晶体管TR27截止时，电源电流ISS2可以不流经第十三晶体管TR27，并且第二放大器300j的功耗可以降低。

然而，本公开不限于此。例如，第十三晶体管TR27可以被实施为不同于图11所示的连接。此外，第十三晶体管TR27被示出为NMOS晶体管，但是可以用PMOS晶体管和逻辑门(例如，与(AND)门)的组合来实施。

反馈电路340可以基于第二输出信号OTA2_OUT和反馈使能信号FB_EN来控制电流源320。为了执行输出反馈操作，反馈电路340可以包括逻辑门341。例如，逻辑门341可以是与非门。

逻辑门341可以响应于与第二输出信号OTA2_OUT和反馈使能信号FB_EN相关联的信号来输出反馈信号FB。例如，逻辑门341可以被实施为使得当反馈信号FB的电压电平和第五输出节点OUT23的电压电平都处于高电平时，反馈信号FB的电压电平被设置为低电平。

详细地，在斜坡信号RAMP和像素信号PIX的比较操作终止之后，第一输出信号OTA1_OUT的电压电平可以被设置为低电平，并且第二输出信号OTA2_OUT的电压电平可以增加。因此，第五输出节点OUT23的电压电平可以被设置为高电平。在这种情况下，在反馈使能信号FB_EN被激活之前，反馈信号FB可以处于高电平，第十三晶体管TR27可以处于导通状态，并且电源电流ISS2可以流过第十三晶体管TR27。

相反，当反馈使能信号FB_EN被激活时(例如，当反馈使能信号FB_EN的电压电平为高电平时)，反馈信号FB的电压电平可以转变为低电平。在这种情况下，因为第十三晶体管TR27截止，所以电源电流ISS2不会流过第十三晶体管TR27。这样，通过在比较操作终止之后利用输出反馈，第二放大器300j的功耗可以降低。这可以意味着ADC电路150的功耗也降低了。

由于执行比较操作之前和之后的功耗差被持续维持，图像传感器的性能(例如，将像素信号转换成数字信号的ADC电路的性能)可能会降低。根据反馈电路340的上述操作，在执行比较操作之后，电源电流ISS2可以不流过输出节点OUT21和OUT23，因此，在执行比较操作之前和之后的功耗差可以减小。因此，图像传感器的性能降低可以通过反馈电路340的操作来改善。

虽然图11的逻辑门341被示为与非(NAND)门，但是本公开不限于此。举例来说，反馈电路340可以实施为任何其它(多个)组件(例如，或非(NOR)门和反相放大器)，使得当与第二输出信号OTA2_OUT相关联的信号的电压电平(例如，第五输出节点OUT23的电压电平)为高电平时，反馈信号FB被设置为低电平。替代地或附加地，图11的逻辑门341被示为接收与第二输出信号OTA2_OUT相关联的信号作为输入，即，第五输出节点OUT23的电压电平，但是本公开不限于此。逻辑门341可以接收第二输出信号OTA2_OUT和基于第二输出信号OTA2_OUT的任何其他信号作为输入。

作为结果，与图6的第二放大器300相比，图11的第二放大器300j可以通过使用根据第二自动调零时段的优化的第十二晶体管TR26的操作、反馈电路340的操作以及限幅电路330的操作来进一步降低功耗。

图12是示出根据本公开的实施例的使用输出电压限幅操作的模数转换(ADC)电路的操作方法的流程图。操作S110和操作S120可以基于模拟电源电压(或模拟输入电压)VDDA来执行，并且操作S140可以基于数字电源电压(或数字输入电压)VDDD来执行。结合图2、图4和图6来描述图12。

在操作S110中，第一放大器151_1可以比较来自像素阵列110的像素信号PIX和斜坡信号RAMP，以生成第一输出信号OTA1_OUT。例如，在操作S110中，第一放大器151_1可以比较像素信号PIX的复位信号和斜坡信号RAMP，可以比较像素信号PIX的图像信号和斜坡信号RAMP，并且可以对比较结果执行相关双采样(CDS)。在操作S120中，第二放大器151_2可以基于第一输出信号OTA1_OUT生成第二输出信号OTA2_OUT。例如，第二输出信号OTA2_OUT可以是第一输出信号OTA1_OUT的反相版本。

在操作S130中，第二放大器151_2可以对第二输出信号OTA2_OUT的电压电平进行限幅。例如，第二放大器151_2可以包括限幅电路(例如，图6的限幅电路330)，并且限幅电路330可以对第二输出信号OTA2_OUT执行限幅操作，并且可以调整第二输出信号OTA2_OUT的电压电平，使得第二输出信号OTA2_OUT的电压电平仅增加到等于或小于数字输入电压VDDD的电平的电平。在操作S140中，计数器152可以对第二输出信号OTA2_OUT的脉冲进行计数，并且可以将计数结果作为数字信号输出。

根据本公开的实施例，模数转换电路的功耗可以通过使用输出电压限幅来降低。替代地或附加地，根据本公开的实施例，当执行比较操作时，模数转换电路中的计数器的面积(或尺寸)可以减小，并且峰值电流的值可以减小。

虽然已经参考本公开的实施例描述了本公开，但是对于本领域普通技术人员来说明显的是，可以对其进行各种改变和修改，而不脱离如所附权利要求中阐述的本公开的精神和范围。

关于附图的描述，相似的附图标记可用于指代相似或相关的元件。应当理解，对应于一个项目的名词的单数形式可以包括一个或多个事物，除非相关的上下文清楚地另有指示。如本文所使用的，诸如“A或B”、“A和B中的至少一个”、“A或B中的至少一个”、“A、B或C”、“A、B和C中的至少一个”和“A、B或C中的至少一个”等短语中的每一个可以包括在对应的一个短语中一起列举的项目中的任何一个或所有可能的组合。如本文所使用的，诸如“第1”和“第2”或“第一”和“第二”的术语可用于简单地将对应的组件与另一组件区分开，而不在其他方面(例如，重要性或顺序)限制组件。应当理解，如果一个元件(例如，第一元件)被称为与另一元件(例如，第二元件)“耦接”、“耦接到”另一元件(例如，第二元件)、与另一元件(例如，第二元件)“连接”或“连接到”另一元件(例如，第二元件)，无论是否使用术语“可操作地”或“通信地”，这意味着该元件可以直接(例如，有线地)、无线地或经由第三元件与该另一元件耦接。

Claims (20)

1.一种电路，包括：

第一放大器，被配置为基于第一电源电压进行操作，并且通过在第一操作时段期间比较斜坡信号和从像素阵列输出的像素信号的复位信号，以及在第二操作时段期间比较所述斜坡信号和从所述像素阵列输出的所述像素信号的图像信号，来生成第一输出信号；

第二放大器，被配置为基于所述第一电源电压进行操作，并且基于所述第一输出信号生成第二输出信号；和

计数器，被配置为基于第二电源电压进行操作，对所述第二输出信号的脉冲进行计数，并且将计数结果作为数字信号输出，

其中，所述第一电源电压的第一电平大于所述第二电源电压的第二电平，并且

其中，所述第二放大器还被配置为将所述第二输出信号的电压电平从低电平调整到第三电平，其中，所述第三电平小于或等于所述第二电源电压的所述第二电平。

2.根据权利要求1所述的电路，其中，所述第二放大器包括：

第一晶体管，被配置为响应于所述第一输出信号，向输出所述第二输出信号的第一输出节点提供所述第一电源电压；

限幅电路，耦接在电源电压端子和所述第一晶体管之间，并且被配置为通过引起所述电源电压端子和所述第一晶体管之间的电压降来调整所述第二输出信号的电压电平；和

电流源，通过所述第一输出节点与所述第一晶体管耦接，并且被配置为生成电源电流。

3.根据权利要求2所述的电路，其中，所述限幅电路包括第二晶体管和第三晶体管，

其中，所述第二晶体管的漏极端子耦接到所述第二晶体管的栅极端子，并且

其中，所述第三晶体管的漏极端子耦接到所述第三晶体管的栅极端子。

4.根据权利要求3所述的电路，其中，所述限幅电路还包括：

耦接在所述第二晶体管的漏极端子和所述第三晶体管的源极端子之间的开关。

5.根据权利要求3所述的电路，其中，所述限幅电路还包括：

耦接在所述第三晶体管的漏极端子和源极端子之间的开关。

6.根据权利要求3所述的电路，其中，所述限幅电路还包括：

与所述第三晶体管的栅极端子耦接的开关，

其中，所述第三晶体管响应于施加到所述第三晶体管的栅极端子的使能信号来操作。

7.根据权利要求3所述的电路，其中，所述限幅电路还包括：

与所述第二晶体管的栅极端子耦接的第一开关；和

与所述第三晶体管的栅极端子耦接的第二开关，

其中，所述第二晶体管响应于施加到所述第二晶体管的栅极端子的第一使能信号来操作，并且

其中，所述第三晶体管响应于施加到所述第三晶体管的栅极端子的第二使能信号来操作。

8.根据权利要求2所述的电路，其中，所述限幅电路包括耦接在所述电源电压端子和所述第一晶体管之间的电阻器。

9.根据权利要求2所述的电路，其中，所述第二放大器还包括：

控制电路，被配置为响应于控制信号输出控制电流，

其中，所述控制电路包括：

第二晶体管，被配置为响应于所述控制信号，基于所述第一电源电压生成所述控制电流；和

第三晶体管，被配置为响应于偏置信号向所述第一输出节点提供所述控制电流。

10.根据权利要求9所述的电路，其中，所述控制电路还被配置为，在所述第一操作时段或所述第二操作时段期间，当所述斜坡信号开始斜坡下降时，通过所述第一输出节点向所述电流源输出所述控制电流。

11.一种电路，包括：

第一放大器，被配置为基于第一电源电压进行操作，并且通过在第一自动调零时段中响应于第一自动调零信号来均衡输入节点和输出节点的电压电平，在第一操作时段中比较斜坡信号和从像素阵列输出的像素信号的复位信号，并且在第二操作时段中比较所述斜坡信号和从所述像素阵列输出的所述像素信号的图像信号，来生成第一输出信号；

第二放大器，被配置为基于所述第一电源电压进行操作，在第二自动调零时段中响应于第二自动调零信号对电容器充电，并且基于所述第一输出信号生成第二输出信号；和

计数器，被配置为基于第二电源电压进行操作，对所述第二输出信号的脉冲进行计数，并且将计数结果作为数字信号输出，

其中，所述第一电源电压的第一电平大于所述第二电源电压的第二电平，

其中，所述第二放大器还被配置为将所述第二输出信号的电压电平从低电平调整到第三电平，其中，所述第三电平小于或等于所述第二电源电压的所述第二电平，

其中，在所述第一操作时段和所述第二操作时段中的至少一个期间，所述第二输出信号控制所述第二放大器的电源电流，并且

其中，从所述第二自动调零时段结束的第一时间到所述第一操作时段开始的第二时间，停止所述第二放大器的操作。

12.根据权利要求11所述的电路，其中所述第二放大器包括：

第一晶体管，被配置为响应于所述第一输出信号，向输出所述第二输出信号的第一输出节点提供所述第一电源电压；

限幅电路，耦接在电源电压端子和所述第一晶体管之间，并且被配置为通过引起所述电源电压端子和所述第一晶体管之间的电压降来调整所述第二输出信号的电压电平；

第二晶体管，通过偏置节点与所述电容器耦接，并且被配置为响应于所述第二自动调零信号而导通；

第三晶体管，被配置为响应于断电信号而截止，使得所述第二放大器的操作停止；

电流源，通过所述第一输出节点与所述第一晶体管耦接，通过所述偏置节点与所述电容器和所述第二晶体管耦接，并且被配置为基于由所述电容器维持的所述偏置节点的电压电平来生成电源电流；

反馈电路，与所述限幅电路耦接，并且被配置为接收基于所述第二输出信号的信号，并且输出用于控制所述电源电流的反馈信号；和

第四晶体管，通过第二输出节点与所述电流源耦接，并且被配置为响应于所述反馈信号连接所述第一输出节点和所述第二输出节点。

13.根据权利要求12所述的电路，其中，所述限幅电路包括第五晶体管和第六晶体管，

其中，所述第五晶体管的漏极端子耦接到所述第五晶体管的栅极端子，并且

其中，所述第六晶体管的漏极端子耦接到所述第六晶体管的栅极端子。

14.根据权利要求13所述的电路，其中，所述反馈电路包括：

逻辑门，与所述第五晶体管和所述第六晶体管之间的第三输出节点耦接，并且被配置为基于所述第三输出节点的电压电平和反馈使能信号来输出所述反馈信号，并且

其中，所述第四晶体管响应于所述反馈信号而截止。

15.根据权利要求14所述的电路，其中，所述逻辑门包括与非门。

16.根据权利要求12所述的电路，其中，所述断电信号在所述第二自动调零时段结束时被激活，并且在所述第一操作时段开始时被去激活。

17.一种在操作时段中操作第一电源电压并生成输出信号的电路，包括：

第一晶体管，被配置为向输出所述输出信号的第一输出节点提供电源电压；

限幅电路，耦接在电源电压端子和所述第一晶体管之间，并且被配置为通过在所述电源电压端子和所述第一晶体管之间产生电压降来将所述输出信号的电压电平调整为低于所述第一电源电压的电平；和

电流源，通过所述第一输出节点与所述第一晶体管耦接，并且被配置为生成电源电流。

18.根据权利要求17所述的电路，其中，所述限幅电路包括第二晶体管和第三晶体管，

其中，所述第二晶体管的漏极端子耦接到所述第二晶体管的栅极端子，并且

其中，所述第三晶体管的漏极端子耦接到所述第三晶体管的栅极端子。

19.根据权利要求18所述的电路，其中，所述第一晶体管是正金属氧化物半导体(PMOS)晶体管，并且所述第二晶体管和所述第三晶体管是负金属氧化物半导体(NMOS)晶体管。

20.根据权利要求18所述的电路，其中，所述第一晶体管、所述第二晶体管和所述第三晶体管是正金属氧化物半导体(PMOS)晶体管。

Images