KR102543176B1 - 이미지 센서 및 이를 포함하는 전자 장치 - Google Patents

이미지 센서 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR102543176B1
KR102543176B1 KR1020180086521A KR20180086521A KR102543176B1 KR 102543176 B1 KR102543176 B1 KR 102543176B1 KR 1020180086521 A KR1020180086521 A KR 1020180086521A KR 20180086521 A KR20180086521 A KR 20180086521A KR 102543176 B1 KR102543176 B1 KR 102543176B1
Authority
KR
South Korea
Prior art keywords
digital
signals
signal
pixel
generate
Prior art date
Application number
KR1020180086521A
Other languages
English (en)
Other versions
KR20200011717A (ko
Inventor
조규익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180086521A priority Critical patent/KR102543176B1/ko
Priority to US16/286,899 priority patent/US10986297B2/en
Priority to CN201910444688.5A priority patent/CN110769170B/zh
Publication of KR20200011717A publication Critical patent/KR20200011717A/ko
Priority to US17/213,594 priority patent/US11212478B2/en
Application granted granted Critical
Publication of KR102543176B1 publication Critical patent/KR102543176B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/628—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for reducing horizontal stripes caused by saturated regions of CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 이미지 센서 및 이를 구비하는 전자 장치를 개시한다. 이미지 센서는 복수개의 로우 라인들과 복수개의 컬럼 라인들 사이에 연결된 복수개의 픽셀들을 포함하는 픽셀 어레이, 복수개의 컬럼 라인들을 통하여 전송되는 복수개의 컬럼 신호들 각각을 디지털 신호로 변환하여 복수개의 제1 디지털 신호들을 발생하고, 복수개의 컬럼 신호들에 포함되는 픽셀 신호들이 출력될 때 복수개의 로우 라인들의 레벨을 디지털 신호로 변환하여 제2 디지털 신호를 발생하는 아날로그-디지털 변환부, 및 제2 디지털 신호를 이용하여 복수개의 제1 디지털 신호들을 보상하여 디지털 픽셀 데이터를 발생하는 보상부를 구비할 수 있다.

Description

이미지 센서 및 이를 포함하는 전자 장치{IMAGE SENSOR AND ELECTRONIC DEVICE HAVING THE SAME}
본 발명은 이미지 센서 및 이를 포함하는 전자 장치에 관한 것이다.
이미지 센서는 로우 라인들과 컬럼 라인들 사이에 연결된 픽셀들을 포함하는 픽셀 어레이를 구비하며, 피사체로부터 반사되는 광을 감지하여 디지털 픽셀 데이터를 발생할 수 있다. 그런데, 픽셀 어레이의 동일 로우 라인에 연결된 일부 픽셀들에 밝은 광이 반사되고 다른 일부 픽셀들에 어두운 광이 반사되고, 컬럼 라인들을 통하여 동일 로우 라인에 연결된 픽셀들로부터 픽셀 신호들이 발생될 때, 컬럼 라인들과 로우 라인들 사이의 커플링에 의해서 동일 로우 라인에 연결된 픽셀들로부터 발생되는 픽셀 신호들이 밝아지는 수평 밴드 노이즈(HBN: Horizontal Band Noise) 현상이 발생할 수 있다.
본 개시에 따른 실시예들의 과제는 수평 밴드 노이즈 현상을 제거할 수 있는 이미지 센서 및 이를 구비하는 전자 장치를 제공하는데 있다.
본 개시에 따른 실시예들의 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 개시에 따른 실시예들의 이미지 센서는 복수개의 로우 라인들과 복수개의 컬럼 라인들 사이에 연결된 복수개의 픽셀들을 포함하는 픽셀 어레이; 상기 복수개의 컬럼 라인들을 통하여 전송되는 복수개의 컬럼 신호들 각각을 디지털 신호로 변환하여 복수개의 제1 디지털 신호들을 발생하고, 상기 복수개의 컬럼 신호들에 포함되는 픽셀 신호들이 출력될 때 상기 복수개의 로우 라인들의 레벨을 디지털 신호로 변환하여 제2 디지털 신호를 발생하는 아날로그-디지털 변환부; 및 상기 제2 디지털 신호를 이용하여 상기 복수개의 제1 디지털 신호들을 보상하여 디지털 픽셀 데이터를 발생하는 보상부를 구비할 수 있다. 상기 복수개의 로우 라인들 각각은 리셋 신호가 전송되는 리셋 라인; 전송 신호가 전송되는 전송 라인; 및 선택 신호가 전송되는 선택 라인을 포함하고, 상기 아날로그-디지털 변환부는 상기 복수개의 컬럼 신호들에 포함되는 픽셀 리셋 신호들 또는 상기 픽셀 신호들 각각을 디지털 신호로 변환하여 복수개의 제1 디지털 신호들을 발생하는 제1 아날로그-디지털 변환기(ADC); 및 상기 리셋 라인 또는 상기 전송 라인으로 인가되고 상기 복수개의 로우 라인들의 레벨에 따라 변화하는 포지티브 구동 전압 또는 네거티브 구동 전압의 레벨을 상기 제2 디지털 신호로 변환하는 제2 ADC를 구비할 수 있다.
본 개시에 따른 실시예들의 이미지 센서는 복수개의 로우 라인들과 복수개의 컬럼 라인들 사이에 연결된 복수개의 픽셀들을 포함하는 픽셀 어레이; 상기 복수개의 로우 라인들과 동일한 방향으로 배치된 적어도 하나의 더미 라인; 상기 복수개의 컬럼 라인들을 통하여 전송되는 복수개의 컬럼 신호들 각각을 디지털 신호로 변환하여 복수개의 제1 디지털 신호들을 발생하고, 상기 복수개의 컬럼 신호들에 포함되는 픽셀 신호들이 출력될 때 상기 적어도 하나의 더미 라인의 레벨을 디지털 신호로 변환하여 제2 디지털 신호를 발생하는 아날로그-디지털 변환부; 및 상기 제2 디지털 신호를 이용하여 상기 복수개의 제1 디지털 신호들을 보상하여 디지털 픽셀 데이터를 발생하는 보상부를 구비할 수 있다.
본 개시에 따른 실시예들의 전자 장치는 피사체로부터 반사되는 광을 축적하여 디지털 픽셀 데이터를 발생하는 이미지 센서, 상기 디지털 픽셀 데이터에 대한 이미지 신호 처리 동작을 수행하여 이미지를 발생하는 프로세서, 및 상기 이미지를 디스플레이하는 디스플레이부를 구비하고, 상기 이미지 센서는 복수개의 로우 라인들과 복수개의 컬럼 라인들 사이에 연결된 복수개의 픽셀들을 포함하는 픽셀 어레이; 상기 복수개의 컬럼 라인들을 통하여 전송되는 복수개의 컬럼 신호들 각각을 디지털 신호로 변환하여 복수개의 제1 디지털 신호들을 발생하고, 상기 복수개의 컬럼 신호들에 포함되는 픽셀 신호들이 출력될 때 상기 복수개의 로우 라인들의 레벨을 디지털 신호로 변환하여 제2 디지털 신호를 발생하는 아날로그-디지털 변환부; 및 상기 제2 디지털 신호를 이용하여 상기 복수개의 제1 디지털 신호들을 보상하여 상기 디지털 픽셀 데이터를 발생하는 보상부를 구비할 수 있다.
본 개시에 따른 실시예들에 따르면, 컬럼 라인들을 통하여 픽셀 신호들을 발생할 때, 로우 라인들 또는 적어도 하나의 더미 라인과 컬럼 라인들 사이의 커플링에 의해서 픽셀 어레이의 동일 로우 라인에 연결된 픽셀 신호들이 밝아지는 수평 밴드 노이즈(HBN: Horizontal Band Noise) 현상이 제거될 수 있다. 이에 따라, 디스플레이되는 이미지에 가로 방향의 줄 무늬가 발생하지 않을 수 있다.
따라서, 본 개시에 따른 실시예들에 따르면, 이미지 센서 및 이를 구비하는 전자 장치의 동작의 신뢰성이 개선될 수 있다.
도 1은 본 개시에 따른 실시예의 이미지 센서의 구성을 나타내는 블록도이다.
도 2는 본 개시에 따른 실시예의 이미지 센서의 구성을 나타내는 블록도이다.
도 3은 본 개시에 따른 실시예의 픽셀의 구성을 나타내는 회로도이다.
도 4는 본 개시에 따른 이미지 센서의 제1 아날로그-디지털 변환기의 구성을 나타내는 블록도이다.
도 5는 본 개시에 따른 이미지 센서의 동작을 설명하기 위한 동작 타이밍도이다.
도 6은 본 개시에 따른 실시예의 이미지 센서의 구성을 나타내는 블록도이다.
도 7은 본 개시에 따른 실시예의 이미지 센서의 구성을 나타내는 블록도이다.
도 8은 본 개시에 따른 실시예의 디더부 및 스케일러의 동작을 설명하기 위한 도면이다.
도 9는 본 개시에 따른 실시예의 이미지 센서의 구성을 나타내는 블록도이다.
도 10은 본 개시에 따른 실시예의 이미지 센서를 구비하는 전자 장치를 나타내는 블록도이다.
이하, 첨부된 도면을 참고로 하여 본 개시에 따른 실시예들의 이미지 센서, 및 이를 구비하는 전자 장치를 설명하면 다음과 같다.
도 1은 본 개시에 따른 실시예의 이미지 센서의 구성을 나타내는 블록도로서, 이미지 센서(100)는 픽셀 어레이(10), 로우 드라이버(20), 램프신호 발생기(30), 제1 아날로그-디지털 변환기(ADC)(40), 제2 ADC(50), 감산기(60), 및 타이밍 제어부(70)를 포함할 수 있다.
도 1에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
픽셀 어레이(10)는 가로 방향으로 배치된 n개의 리셋 신호들(RG1 ~ RGn), n개의 전송 신호들(TG1 ~ TGn), 및 n개의 선택 신호들(SEL1 ~ SELn)을 전송하는 로우 라인들(RL1 ~ RLn), 컬럼 신호들(I1 ~ Im)을 전송하는 컬럼 라인들(CL1 ~ CLm), 및 로우 라인들(RL1 ~ RLn)과 컬럼 라인들(CL1 ~ CLm) 사이에 연결된 n×m 개의 픽셀들(P11 ~ Pnm)을 포함할 수 있다.
로우 드라이버(20)는 제1 제어신호(CON1)에 응답하여 리셋 신호들(RG1 ~ RGn), 전송 신호들(TG1 ~ TGn), 및 선택 신호들(SEL1 ~ SELn)을 포지티브 구동 전압(Vp, 예를 들면, 전원전압 또는 전원전압 보다 높은 고전압) 또는 네거티브 구동 전압(Vn, 예를 들면, 접지전압)으로 구동할 수 있다. 포지티브 구동 전압(Vp)는 리셋 신호들(RG1 ~ RGn), 전송 신호들(TG1 ~ TGn), 및 선택 신호들(SEL1 ~ SELn) 각각을 구동하기 위한 서로 동일하거나 다른 포지티브 전압들(Vprg, Vptg, Vpsel)을 포함하고, 네거티브 구동 전압(Vn)은 리셋 신호들(RG1 ~ RGn), 전송 신호들(TG1 ~ TGn), 및 선택 신호들(SEL1 ~ SELn) 각각을 구동하기 위한 서로 동일하거나 다른 네거티브 전압들(Vnrg, Vntg, Vnsel)을 포함할 수 있다.
램프 신호 발생기(30)는 제2 제어신호(CON2)에 응답하여 램프 신호(Vramp)를 발생할 수 있다.
제1 ADC(40)는 램프 신호(Vramp)와 컬럼 신호들(I1 ~ Im)을 비교하여 비교 결과 신호들을 발생하고, 비교 결과 신호들을 카운팅하여 제1 디지털 신호들(d1 ~ dm)을 발생할 수 있다. 제1 디지털 신호들(d1 ~ dm) 각각은 i비트 데이터일 수 있다. 컬럼 신호들(I1 ~ Im) 각각은 픽셀 리셋 신호 또는 픽셀 신호일 수 있다.
제2 ADC(50)는 컬럼 라인들(CL1 ~ CLm)을 통하여 픽셀 신호들을 출력할 때 로우 라인들(RL1 ~ RLn)의 레벨을 제2 디지털 신호(Δd)로 변환할 수 있다. 예를 들면, 도시된 것처럼, 제2 ADC(50)는 로우 라인들(RL1 ~ RLn)의 레벨에 따라 변화하는 네거티브 구동 전압(Vn)의 레벨을 제2 디지털 신호(Δd)로 변환할 수 있다. 도시하지는 않았지만, 제2 ADC(50)는 로우 라인들(RL1 ~ RLn)의 레벨에 따라 변화하는 포지티브 구동 전압(Vp)의 레벨을 제2 디지털 신호(Δd)로 변환할 수 있다. 제2 디지털 신호(Δd)는 j비트 데이터일 수 있으며, j는 i 보다 작은 값일 수 있다.
감산기(60)는 제1 디지털 신호들(d1 ~ dm) 각각에 제2 디지털 신호(Δd)를 감산하여 디지털 픽셀 데이터(D1 ~ Dm)을 발생할 수 있다.
타이밍 제어부(70)는 클럭신호(CLK)에 응답하여 제1 제어 신호(CON1) 및 제2 제어 신호(CON2)를 발생할 수 있다. 도시하지는 않았지만, 타이밍 제어부(70)는 제1 ADC(40), 제2 ADC(50), 및 감산기(60)의 동작 타이밍을 제어할 수 있다.
도 2는 본 개시에 따른 실시예의 이미지 센서의 구성을 나타내는 블록도로서, 이미지 센서(100')는 도 1에 도시된 픽셀 어레이(10)를 픽셀 어레이(10')로 대체하고, 제2 ADC(50)를 제2 ADC(50')로 대체하여 구성될 수 있다.
도 2에서, 픽셀 어레이(10')는 도 1에 도시된 픽셀 어레이(10)에 로우 라인들(RL1 ~ RLn) 각각과 동일한 방향으로 배치된 더미 라인들(DL1 ~ DLn)을 추가적으로 포함할 수 있다. 더미 라인들(DL1 ~ DLn)은 공통 라인(COL)에 공통적으로 연결될 수 있다. 도 2에서, 로우 라인들(RL1 ~ RLn)과 동일한 개수의 n개의 더미 라인들(DL1 ~ DLn)이 배치되는 것으로 도시되어 있으나, 더미 라인들(DL1 ~ DLn)은 적어도 하나 이상일 수 있다. 도시하지는 않았지만, 적어도 하나의 더미 라인은 픽셀 어레이(10')와 제1 ADC(40) 사이에 배치될 수도 있다.
제2 ADC(50')는 공통 라인(COML)에 연결되며 컬럼 라인들(CL1 ~ CLm)을 통하여 픽셀 신호들을 출력할 때 더미 라인들(DL1 ~ DLn)의 레벨에 따라 변화하는 공통 라인(COL)의 레벨을 제2 디지털 신호(Δd)로 변환할 수 있다.
도 1 또는 도 2에 도시된 이미지 센서(100 또는 100')에서, 제1 ADC(40) 및 제2 ACD(50)는 하나의 아날로그-디지털 변환부로 구성될 수 있고, 감산기(60)는 제2 디지털 신호(Δd)를 이용하여 제1 디지털 신호들(d1 ~ dm)을 보상하는 보상부일 수 있다.
도 1 또는 2에 도시된 이미지 센서(100 또는 100')는 컬럼 라인들(CL1 ~ CLm)을 통하여 픽셀 신호들을 출력할 때 선택된 로우 라인에 연결된 일부의 픽셀 신호들의 레벨이 급격하게 감소함에 따라 컬럼 라인들(CL1 ~ CLm)과 로우 라인들(RL1 ~ RLn) 또는 더미 라인들(DL1 ~ DLn) 사이의 커플링에 의해 로우 라인들(RL1 ~ RLn) 또는 더미 라인들(DL1 ~ DLn)의 레벨이 감소하고, 이에 따라, 픽셀 신호들의 레벨 또한 감소할 수 있다. 이 경우, 도 1 또는 도 2에 도시된 이미지 센서(100 또는 100')는 제2 ADC(50 또는 50')에 의해서 로우 라인들(RL1 ~ RLn) 또는 더미 라인들(DL1 ~ DLn)의 레벨을 제2 디지털 신호(Δd)로 변환하고, 감산기(60)에 의해서 제1 디지털 신호들(d1 ~ dm) 각각에 제2 디지털 신호(Δd)를 감산하여 디지털 픽셀 데이터(D1 ~ Dm)을 발생할 수 있다.
도 3은 본 개시에 따른 실시예의 픽셀의 구성을 나타내는 회로도로서, 픽셀(P)은 광 다이오드(PD), 전송 트랜지스터(TT), 리셋 트랜지스터(RT), 소스 폴로어(source follower) 트랜지스터(ST), 및 선택 트랜지스터(AT)를 포함할 수 있다.
도 3에 도시된 소자들 각각의 기능을 설명하면 다음과 같다.
리셋 트랜지스터(RT)는 리셋 신호(RG)가 활성화되면 온되어 플로팅 확산 노드(N)를 리셋 전압(예를 들면, VDD 또는 VDD-Vth)으로 리셋할 수 있다. 여기에서, Vth는 리셋 트랜지스터(RT) 의 문턱전압일 수 있다.
광 다이오드(PD)는 피사체로부터 광이 반사되면, 광 축적 시간 동안 반사된 광량에 대응하는 전하량을 축적할 수 있다.
전송 트랜지스터(TT)는 전송 신호(TG)가 활성화되면 온되어 광 다이오드(PD)에 축적된 전하량을 플로팅 확산 노드(N)로 전송할 수 있다. 이에 따라, 플로팅 확산 노드(N)의 리셋 전압이 전송된 전하량에 비례하여 변화하여 픽셀 전압을 발생할 수 있다.
소스 팔로워 트랜지스터(ST)는 플로팅 확산 노드(N)의 리셋 전압 또는 픽셀 전압에 대응하는 픽셀 리셋 신호 또는 픽셀 신호를 발생할 수 있다.
선택 트랜지스터(AT)는 선택신호(SEL)가 활성화되면 온되어 픽셀 리셋 신호 또는 픽셀 신호를 전송할 수 있다.
본 개시에 따른 실시예들의 이미지 센서의 픽셀 어레이(10 또는 10')의 픽셀들(P11 ~ Pnm) 각각이 도 3에 도시된 픽셀(P)과 마찬가지로, 4 트랜지스터 픽셀의 구성을 가질 수 있다. 그러나, 도시하지는 않았지만, 일반적으로 공개된 3 트랜지스터 픽셀, 또는 5 트랜지스터 픽셀의 구성을 가지거나, 공개되지 않은 다른 구성을 가질 수도 있다.
도 4는 본 개시에 따른 이미지 센서의 제1 ADC의 구성을 나타내는 블록도로서, 제1 ADC(40)는 비교기(40-2), 및 카운터(40-4)를 포함할 수 있다.
도 4에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
비교기(40-2)는 램프 신호(Vramp)와 컬럼 신호들(I1 ~ Im) 각각을 비교하여 비교 결과 신호들(COM1 ~ COMm)을 발생할 수 있다. 비교기(40-2)는 램프 신호(Vramp)와 픽셀 리셋 신호들 각각을 비교하여 제1 비교 결과 신호들을 발생하고, 램프 신호(Vramp)와 픽셀 신호들 각각을 비교하여 제2 비교 결과 신호들을 발생할 수 있다.
카운터(40-4)는 카운터 제어신호(ccon) 및 비교 결과 신호들(COM1 ~ COMm) 각각에 응답하여 카운팅 동작을 수행하여 제1 디지털 신호들(d1 ~ dm)을 발생할 수 있다. 카운터(40-4)는 제1 비교 결과 신호들 및 제2 비교 결과 신호들에 응답하여 카운팅 동작을 수행하여 제1 디지털 신호들(d1 ~ dm)을 발생할 수 있다.
도 5는 본 개시에 따른 이미지 센서의 동작을 설명하기 위한 동작 타이밍도로서, 롤링 셔터 모드(rolling shutter mode) 시에 x번째 로우 라인(RLx)이 선택되고, x번째 로우 라인(RLx)과 컬럼 라인들(CL1 ~ CL(m/2)) 사이에 연결된 픽셀들(Px1 ~ Px(m/2))로 동일한 밝은 광이 반사되고, x번째 로우 라인(RLx)과 컬럼 라인들(CL(m/2+1) ~ CLm) 사이에 연결된 픽셀들(Px(m/2+1) ~ Pxm)으로 동일한 어두운 광이 반사되는 경우의 동작을 설명하기 위한 것이다.
도 1 내지 5를 참조하면, 제1 기간(T1) 동안, 로우 드라이버(20)로부터 “하이”레벨의 x번째 선택신호(SELx), “하이”레벨의 리셋 신호(RGx), 및 “로우”레벨의 전송 신호(TGx)가 발생되면, 픽셀들(Px1 ~ Pxm) 각각의 전송 트랜지스터(TT)가 오프되고 리셋 트랜지스터(RT) 및 선택 트랜지스터(AT)가 온되어 플로팅 확산 노드(N)에 리셋 전압이 발생될 수 있다. 또한, 픽셀들(Px1 ~ Pxm) 각각의 소스 폴로어 트랜지스터(ST) 및 선택 트랜지스터(AT)를 통하여 발생되는 플로팅 확산 노드(N)의 리셋 전압에 대응하는 픽셀 리셋 신호(Vrst)가 발생될 수 있다.
또한, 제1 기간(T1) 동안, 램프 신호 발생기(30)로부터 램프 신호(Vramp)가 발생되면, 비교기(40-2)는 램프 신호(Vramp)와 픽셀들(Px1 ~ Pxm) 각각으로부터 출력되는 픽셀 리셋 신호(Vrst)를 비교하여 비교 결과 신호들(COM1 ~ COMm)을 발생할 수 있다. 비교기(40-2)는 램프 신호(Vramp)가 하강할 때, 램프 신호(Vramp) 보다 픽셀 리셋 신호(Vrst)가 작으면 제1 비교 결과 신호들(COM1 ~ COMm)을 발생할 수 있다. 카운터(40-4)는 카운터 제어신호(ccon) 및 제1 비교 결과 신호들(COM1 ~ COMm) 각각에 응답하여 다운 카운팅 동작을 수행하여 카운팅 출력신호들(C1 ~ Cm)을 발생할 수 있다. 도 4에서, 카운팅 출력신호들(C1 ~ Cm)은 코드 값이 감소되는 것을 나타내는 것이며, 실질적으로, 카운터(40-4)는 i비트의 제1 디지털 신호들(d1 ~ dm)을 발생할 수 있다.
제2 기간(T2) 동안, 로우 드라이버(20)로부터 “하이”레벨의 선택신호(SELx), “로우”레벨의 리셋 신호(RGx), 및 “하이”레벨의 전송 신호(TGx)가 발생되면, 픽셀들(Px1 ~ Pxm) 각각의 전송 트랜지스터(TT)가 온되어 광 축적 기간(EIT) 동안 광 다이오드(PD)에 축적된 반사된 광량에 대응하는 전하량을 플로팅 확산 노드(N)로 전송할 수 있다. 이에 따라, 픽셀들(Px1 ~ Pxm) 각각의 플로팅 확산 노드(N)에 픽셀 전압이 발생될 수 있다. 픽셀들(Px1 ~ Pxm) 각각의 소스 폴로어 트랜지스터(ST) 및 선택 트랜지스터(AT)를 통하여 발생되는 플로팅 확산 노드(N)의 픽셀 전압에 대응하는 픽셀 신호(Vsig1 또는 Vsig2)가 발생될 수 있다.
그런데, 제2 기간(T2) 동안, 전송 신호(TGx)가 “로우”레벨(예를 들면, 네거티브 전압(Vntg))로 천이될 수 있다. 픽셀들(Px1 ~ Px(m/2))로 밝은 광이 반사되어 점선으로 도시한 컬럼 신호들(I1 ~ I(m/2))이 발생되고, 픽셀들(Px(m/2+1) ~ Pxm)로 어두운 광이 반사되어 점선으로 도시한 컬럼 신호들(I(m/2+1) ~ Im)이 발생될 수 있다. 이 경우, 도시된 바와 같이, 컬럼 신호들(I1 ~ I(m/2))이 급격하게 하강할 수 있다. 이에 따라, 컬럼 라인들(CL1 ~ CL(m/2))과 로우 라인들(RL1 ~ RLn)(또는, 더미 라인들(DL1 ~ DLn)) 사이의 커플링(Cc)에 의해서 로우 라인들(RL1 ~ RLn)로 전송되는 리셋 신호들(RG1 ~ RGn)의 레벨, 전송 신호들(TG1 ~ TGn)의 레벨(또는, 더미 라인들(DL1 ~ DLn)의 레벨)이 소정 레벨(Δv) 만큼 감소할 수 있다. 롤링 셔터 모드 동작 시에, 제2 기간(T2) 동안, 리셋 신호(RGx)가 “로우”레벨(예를 들면, 네거티브 전압(Vnrg))인 경우에, 리셋 신호(RGx)를 제외한 리셋 신호들(RG1 ~ RG(x-1), RG(x+1) ~ RGn)이 “하이”레벨(예를 들면, 포지티브 전압(Vprg))일 수 있으므로, 리셋 신호들(RG1 ~ RG(x-1), RG(x+1) ~ RGn)의 레벨에 따라 변화하는 포지티브 구동 전압(Vp)(예를 들면, Vprg)의 레벨이 소정 레벨(Δv) 만큼 감소할 수 있다. 또한, 롤링 셔터 모드 동작 시에, 제2 기간(T2) 동안, 전송 신호들(TG1 ~ TGn)이 모두 “로우”레벨(예를 들면, 네거티브 전압(Vntg))일 수 있으므로, 전송 신호들(TG1 ~ TGn)의 레벨에 따라 변화하는 네거티브 구동 전압(Vn)(예를 들면, Vntg)의 레벨이 소정 레벨(Δv) 만큼 감소할 수 있다. 이에 따라, 컬럼 라인들(CL1 ~ CLm)을 통하여 전송되는 픽셀 신호들(Vsig1, Vsig2)이 감소되어 픽셀 신호들(Vsig1', Vsig2')이 발생될 수 있다.
제3 기간(T3) 동안, 램프 신호 발생기(30)로부터 램프 신호(Vramp)가 발생되면, 비교기(40-2)는 램프 신호(Vramp)와 픽셀들(Px1 ~ Px(m/2)) 각각으로부터 출력되는 픽셀 신호들(Vsig1) 각각을 비교하여 제2 비교 결과 신호들(COM1 ~ COM(m/2))을 발생하고, 램프 신호(Vramp)와 픽셀들(Px(m/2+1) ~ Pxm) 각각으로부터 출력되는 픽셀 신호(Vsig2)를 비교하여 제2 비교 결과 신호들(COM(m/2+1) ~ COMm)을 발생할 수 있다. 비교기(40-2)는 램프 신호(Vramp)가 하강할 때, 램프 신호(Vramp) 보다 픽셀 신호(Vsig1 또는 Vsig2)가 작으면 제2 비교 결과 신호들(COM1 ~ COMm)을 발생할 수 있다. 카운터(40-4)는 카운터 제어신호(ccon) 및 제2 비교 결과 신호들(COM1 ~ COMm) 각각에 응답하여 업 카운팅 동작을 수행하여 카운팅 출력신호들(C1 ~ Cm)을 발생할 수 있다. 도 5에서, 카운팅 출력신호들(C1 ~ Cm)은 코드 값이 증가되는 것을 나타내는 것이며, 실질적으로 카운터(40-4)는 i비트의 제1 디지털 신호들(d1 ~ dm)을 발생할 수 있다. 결과적으로, 카운터(40-4)는 픽셀 값(pix1)에 대응하는 제1 디지털 신호(d1 ~ d(m/2))를 발생하고, 픽셀 값(pix2)에 대응하는 제2 디지털 신호(d(m/2+1) ~ dm)를 발생할 수 있다.
그런데, 제3 기간(T3) 동안, 컬럼 라인들(CL1 ~ CLm)을 통하여 전송되는 픽셀 신호들(Vsig1, Vsig2)의 레벨이 소정 레벨(Δv) 만큼 감소되어 픽셀 신호들(Vsig1', Vsig2')이 발생될 수 있다. 비교기(40-2)는 램프 신호(Vramp)와 픽셀 신호들(Vsig1') 각각을 비교하여 빗금친 부분 만큼 펄스 폭이 증가된 제2 비교 결과 신호들(COM1 ~ COM(m/2))을 발생하고, 램프 신호(Vramp)와 픽셀 신호(Vsig2')를 비교하여 빗금친 부분 만큼 펄스 폭이 증가된 제2 비교 결과 신호들(COM(m/2+1) ~ COMm)을 발생할 수 있다. 카운터(40-4)는 픽셀 값(pix1')에 대응하는 제1 디지털 신호(d1 ~ d(m/2))을 발생하고, 픽셀 값(pix2')에 대응하는 제1 디지털 신호(d(m/2+1) ~ dm)을 발생할 수 있다. 즉, 제1 디지털 신호(d1 ~ dm)의 코드 값이 증가될 수 있다. 이에 따라, 디스플레이부(미도시)에 이미지가 디스플레이될 때, 픽셀 어레이(10 또는 10')의 동일 로우 라인들(RLx)에 연결된 픽셀들(Px1 ~ Pxm)에 대응하는 이미지 신호가 밝아지는 수평 밴드 노이즈(HBN: Horizontal Band Noise) 현상이 발생하여, 디스플레이되는 이미지에 가로 방향의 줄 무늬가 발생할 수 있다.
제2 ADC(50)는 로우 라인들(RL1 ~ RLn)(또는 더미 라인들(DL1 ~ DLn))의 레벨을 제2 디지털 신호(d)로 변환할 수 있다.
감산기(60)는 제1 디지털 신호들(d1 ~ dm) 각각으로부터 제2 디지털 신호(v)을 감산하여 디지털 픽셀 데이터(D1 ~ Dm)를 발생할 수 있다. 이에 따라, 디스플레이부(미도시)에 이미지가 디스플레이될 때, 가로 방향의 줄 무늬가 발생하지 않을 수 있다.
도 6은 본 개시에 따른 실시예의 이미지 센서의 구성을 나타내는 블록도로서, 이미지 센서(200)는 도 1에 도시된 이미지 센서(100)의 구성에 증폭기(48), 및 스케일러(52)를 추가적으로 구비하고, 제2 ADC(50), 감산기(60) 및 타이밍 제어부(70)를 제2 ADC(50”), 감산기(60') 및 타이밍 제어부(70')로 대체하여 구성할 수 있다.
도 6에 도시된 블록들 각각을 기능을 설명하면 다음과 같다.
픽셀 어레이(10), 로우 드라이버(20), 램프 신호 발생기(30), 및 제1 ADC(40)는 도 1 또는 도 2에 도시된 픽셀 어레이(10), 로우 드라이버(20), 램프 신호 발생기(30), 및 제1 ADC(40)와 동일한 기능을 수행할 수 있다.
증폭기(48)는 로우 라인들(RL1 ~ RLn)의 레벨에 따라 변화하는 네거티브 구동 전압(Vn)의 레벨(v)를 증폭하여 증폭된 레벨((V)을 발생할 수 있다. 증폭기(48)는 네거티브 구동 전압(Vn)의 레벨(v)가 작은 경우에 증폭하여 출력할 수 있다. 제2 ADC(50”)는 증폭된 레벨((V)을 디지털 신호로 변환하여 제2 디지털 신호(d)를 발생할 수 있다.
스케일러(52)는 제2 디지털 신호(d)의 크기를 감소하여 크기 감소된 제2 디지털 신호(d)를 발생할 수 있다. 감산기(60')는 잡음 추가된 제1 디지털 신호들(d1' ~ dm') 각각으로부터 크기 감소된 제2 디지털 신호(d)를 감산하여 디지털 픽셀 데이터(D1 ~ Dm)를 발생할 수 있다.
타이밍 제어부(70')는 클럭신호(CLK)에 응답하여 제1 제어신호(CON1) 및 제2 제어신호(CON2)를 발생할 수 있다. 도시하지는 않았지만, 타이밍 제어부(70')는 다른 기능 블록들을 제어하는 제어신호들(미도시)을 추가적으로 발생할 수 있다.
도 7은 본 개시에 따른 실시예의 이미지 센서의 구성을 나타내는 블럭도로서, 이미지 센서(300)는 도 6에 도시된 이미지 센서(200)의 구성에 디더(dither)부(42), 및 반올림기(62)를 추가적으로 포함하고, 스케일러(52), 및 감산기(60')를 스케일러(52'), 및 감산기(60”)로 대체하여 구성될 수 있다.
도 7에 도시된 블록들 각각을 기능을 설명하면 다음과 같다.
도 7에 도시된 블록들 중 도 6에 도시된 블록들과 동일한 참조 번호들을 가지는 블록들의 기능은 도 6에 도시된 블록들의 기능과 동일할 수 있다. 여기에서는 추가되거나 대체되는 블록들의 기능에 대해서만 설명하기로 한다.
디더부(42)는 제1 디지털 신호들(d1 ~ dm) 각각에 잡음 데이터를 추가하여 잡음 추가된 제1 디지털 신호들(d1' ~ dm')을 발생하되, 잡음 데이터로서 랜덤 디지털 데이터를 소수부로 하여 추가할 수 있다. 예를 들면, 디더부(42)는 제1 디지털 신호들(d1 ~ dm) 각각이 i비트 디지털 데이터인 경우에, i비트 디지털 데이터를 정수부로 하고, k비트의 디지털 데이터(잡음 데이터)를 소수부로 하는 소수 형태의 잡음 추가된 제1 디지털 신호들(d1' ~ dm')을 발생할 수 있다.
스케일러(52')는 도 6에 도시된 스케일러(52)와 마찬가지로 제2 디지털 신호(d)의 크기를 감소하여 크기 감소된 신호(d)를 발생하되, 제2 디지털 신호(d)가 j비트 디지털 데이터인 경우에, (j-k)비트 데이터를 정수부로 하고, k비트 데이터를 소수부로 하는 소수 형태의 크기 감소된 제2 디지털 신호(d)를 발생할 수 있다.
감산기(60”)는 소수 형태의 잡음 추가된 제1 디지털 신호들(d1' ~ dm') 각각으로부터 소수 형태의 크기 감소된 제2 디지털 신호(d)를 감산하여 디지털 픽셀 데이터(D1 ~ Dm)를 발생할 수 있다. 디지털 픽셀 데이터(D1 ~ Dm)는 소수 형태의 디지털 데이터일 수 있다.
반올림기(62)는 디지털 픽셀 데이터(D1 ~ Dm)의 소수부를 반올림하여 최종 디지털 픽셀 데이터(D1' ~ Dm')를 발생할 수 있다.
그러나, 도시된 것과 달리, 반올림기(62)를 포함하지 않고, 감산기(60”)가 소수 형태의 디지털 픽셀 데이터(D1 ~ Dm)의 소수부를 제거하여 디지털 픽셀 데이터(D1 ~ Dm)를 발생할 수 있다.
도 8은 본 개시에 따른 실시예의 디더부(42) 및 스케일러(52')의 동작을 설명하기 위한 도면이다.
도 8의 (a)는 디더부(42)의 동작을 설명하기 위한 것으로, 제1 디지털 신호들(d1 ~ dm) 각각이 i비트의 디지털 데이터이면, 디더부(42)는 i비트의 디지털 데이터를 정수부(integer part)로 하고, 잡음 데이터인 k비트의 디지털 데이터를 소수부(decimal part)로 하는 소수 형태의 잡음 추가된 제1 디지털 신호들(d1' ~ dm')을 발생할 수 있다. 예를 들면, i가 10이고, k가 6이고, i비트의 디지털 데이터가 “1110000011”이고, k비트의 디지털 데이터가 “001110” 이면, 소수 형태의 잡음 추가된 제1 디지털 신호들(d1' ~ dm') 각각은 “1110000011.001110”일 수 있다. “1110000011.001110”을 십진수로 표현하면 899.21875일 수 있다. 즉, 더미부(42)는 “1110000011” (십진수 “899”)을 입력하여 “1110000011.001110” (십진수 “899.21875”)를 발생할 수 있다.
도 8의 (b)는 스케일러(52')의 동작을 설명하기 위한 것으로, 크기 감소된 제2 디지털 신호(d)가 j비트의 디지털 데이터이면, 스케일러(52')는 j비트의 디지털 데이터 중 하위 k비트의 디지털 데이터를 소수부로 하고, (j-k) 비트의 디지털 데이터를 정수부로 하는 소수 형태의 크기 감소된 제2 디지털 신호(d)를 발생할 수 있다. 예를 들면, j가 10, k가 6이고, j비트의 디지털 데이터가 “0011001110” 라면, 소수 형태의 크기 감소된 제2 디지털 신호(d)는 “0000000011.001110”일 수 있다. 즉, 소수 형태의 크기 감소된 제2 디지털 신호(d)의 상위 6비트는 “0”으로 채워질 수 있다. “0011001110”을 십진수로 표현하면 “206”일 수 있으며, “0000000011.001110”을 십진수로 표현하면, “3.21875”일 수 있다. 즉, 스케일러(52')는 “0011001110” (십진수 “206”)을 입력하여 크기 감소된 “0000000011.001110” (십진수 “3.21875”)를 발생할 수 있다.
도 7을 참조하면, 감산기(60”)는 “1110000011.001110”으로부터 “0000000011.001110”을 감산하여 “11100000000.000000” (십진수 “896”)을 발생할 수 있다. 또한, 반올림기(62)는 소수부에 반올림할 값이 없으므로 “11100000000.000000” (십진수 “896”)을 발생할 수 있다.
도 9는 본 개시에 따른 실시예의 이미지 센서의 구성을 나타내는 블록도로서, 이미지 센서(400)는 도 7에 도시된 이미지 센서(300)의 구성에 평균기(54)를 추가적으로 구비하고, 제2 ADC(50')를 q개의 제2 ADC들(50-1' ~ 50-q')로 대체하여 구성할 수 있다.
도 9에 도시된 블록들 각각을 기능을 설명하면 다음과 같다.
도 9에 도시된 블록들 중 도 7에 도시된 블록들과 동일한 참조 번호들을 가지는 블록들의 기능은 도 7에 도시된 블록들의 기능과 동일할 수 있다. 여기에서는 추가되거나 대체되는 블록들의 기능에 대해서만 설명하기로 한다.
q개의 제2 ADC들(50-1' ~ 50-q')는 증폭기(48)로부터 출력되는 증폭된 레벨(V)을 디지털 신호로 변환하여 q개의 제2 디지털 신호들(d1 ~ dq)을 발생할 수 있다.
평균기(54)는 q개의 제2 디지털 신호들(d1 ~ dq)의 평균값을 생성하여 최종 제2 디지털 신호(d)를 발생할 수 있다. 즉, 평균기(54)는 q개의 제2 디지털 신호들(d1 ~ dq)을 합한 값을 q로 나눈 값을 평균값으로 생성할 수 있다.
도 9에 도시된 이미지 센서(400)는 q개의 제2 ADC들(50-1' ~ 50-q') 및 평균기(54)를 추가하여 구성함으로써, 하나의 제2 ADC(50')를 사용함에 의해서 추가될 수 있는 잡음을 감소할 수 있다.
도시된 것과 달리, 도 6, 7, 및 9에 도시된 이미지 센서(200, 300, 400)의 증폭기(48)는 로우 라인들(RL1 ~ RLn)의 레벨에 따라 변화하는 포지티브 구동 전압(Vp)을 입력하여 레벨을 증폭하여 증폭된 레벨(V)을 발생할 수 있다.
도시하지는 않았지만, 도 6, 7, 또는 9에 도시된 이미지 센서(200, 300, 400)의 증폭기(48)는 감쇄기로 대체될 수 있다. 이 경우, 컬럼 라인들(CL1 ~ CLm)을 통하여 픽셀 신호들이 발생될 때, 리셋 신호들(RG1 ~ RGn)의 레벨의 변화에 따라 변화하는 포지티브 구동 전압(Vp) 또는 네거티브 구동 전압(Vn)의 레벨이 클 수 있으므로, 도 6, 7, 및 9에 도시된 이미지 센서(200, 300, 400)의 증폭기(48)는 감쇄기(미도시)로 대체될 수 있다.
또한, 도시하지는 않았지만, 도 6, 7, 또는 9에 도시된 이미지 센서(200, 300, 400)의 픽셀 어레이(10)가 도 2에 도시된 픽셀 어레이(10')로 구성될 수 있다. 이 경우, 도 6, 7, 또는 9에 도시된 이미지 센서(200, 300, 400)는 소정 기간(예를 들어, 도 5를 참조하면, “하이”레벨의 선택 신호(SELx)가 인가되는 기간, 또는 제2 기간(T2)과 제3 기간(T3)을 합한 기간) 동안 더미 라인들(DL1 ~ DLn)로 특정 전압이 인가되도록 구성될 수 있다.
도 6, 7, 또는 9에 도시된 증폭기(48) 및 감쇄기(미도시)는 입력되는 신호의 레벨을 변환하여 레벨 변환된 신호를 발생하기 위한 레벨 변환부일 수 있다.
도 6, 7, 또는 9에 도시된 이미지 센서(200, 300, 400)에서, 제1 ADC(40) 및 제2 ADC(50"또는 50-1" ~ 50-q")는 하나의 아날로그-디지털 변환부로 구성될 수 있고, 감산기(60'또는 60")는 스케일러(52 또는 52')로부터 출력되는 크기 감소된 제2 디지털 신호(d)를 이용하여 디더부(42)로부터 출력되는 잡음 추가된 제1 디지털 신호들(d1' ~ dm')을 보상하는 보상부일 수 있다.
도 10은 본 개시에 따른 실시예의 이미지 센서를 포함하는 전자 장치의 구성을 나타내는 블록도로서, 전자 장치(1000)는 이미지 센서(1010), 프로세서(1020), 및 디스플레이부(1030)를 포함할 수 있다.
이미지 센서(1010)는 피사체로부터 반사되는 광을 입력하여 디지털 픽셀 데이터를 발생할 수 있다. 이미지 센서(1010)는 도 1, 2, 6, 7 또는 9에 도시된 구성을 가질 수 있다.
프로세서(1020)는 이미지 센서(1010)로부터 출력되는 디지털 픽셀 데이터에 대한 이미지 신호 처리 동작을 수행하여 이미지 신호를 발생할 수 있다.
디스플레이부(1030)는 이미지 신호를 수신하여 이미지를 디스플레이할 수 있다.
도 10에 도시된 전자 장치(1000)는 이미지 센서(1010)의 컬럼 라인들(CL1 ~ CLm)로 전송되는 픽셀 신호들의 레벨이 급격하게 감소하여 로우 라인들(RL1 ~ RLn) 또는 더미 라인들(DL1 ~ DLn)의 레벨이 감소하고, 이에 따라, 픽셀 신호들의 레벨이 감소하더라도 디스플레이부(1030)에 디스플레이되는 이미지에 줄 무늬가 발생되지 않을 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
100, 100' 200, 300, 400: 이미지 센서
10, 10': 픽셀 어레이 20: 로우 드라이버
30: 램프신호 발생기 40: 제1 ADC
40-2: 비교기 40-4: 카운터
42: 디더부 48: 증폭기
50, 50', 50”, 50-1” ~ 50-q”: 제2 ADC
52, 52': 스케일러 54: 평균기
60, 60', 60”: 감산기 62: 반올림기
70, 70': 타이밍 제어부

Claims (10)

  1. 복수개의 로우 라인들과 복수개의 컬럼 라인들 사이에 연결된 복수개의 픽셀들을 포함하는 픽셀 어레이;
    상기 복수개의 컬럼 라인들을 통하여 전송되는 복수개의 컬럼 신호들 각각을 디지털 신호로 변환하여 복수개의 제1 디지털 신호들을 발생하고, 상기 복수개의 컬럼 신호들에 포함되는 픽셀 신호들이 출력될 때 상기 복수개의 로우 라인들의 레벨을 디지털 신호로 변환하여 제2 디지털 신호를 발생하는 아날로그-디지털 변환부; 및
    상기 제2 디지털 신호를 이용하여 상기 복수개의 제1 디지털 신호들을 보상하여 디지털 픽셀 데이터를 발생하는 보상부를 구비하고,
    상기 복수개의 로우 라인들 각각은 리셋 신호가 전송되는 리셋 라인; 전송 신호가 전송되는 전송 라인; 및 선택 신호가 전송되는 선택 라인을 포함하고,
    상기 아날로그-디지털 변환부는 상기 복수개의 컬럼 신호들에 포함되는 픽셀 리셋 신호들 또는 상기 픽셀 신호들 각각을 디지털 신호로 변환하여 복수개의 제1 디지털 신호들을 발생하는 제1 아날로그-디지털 변환기(ADC); 및 상기 리셋 라인 또는 상기 전송 라인으로 인가되고 상기 복수개의 로우 라인들의 레벨에 따라 변화하는 포지티브 구동 전압 또는 네거티브 구동 전압의 레벨을 상기 제2 디지털 신호로 변환하는 제2 ADC를 구비하고,
    상기 복수개의 로우 라인들과 동일한 방향으로 배치된 적어도 하나의 더미 라인을 추가적으로 구비하고,
    상기 제2 ADC는 상기 포지티브 구동 전압 또는 상기 네거티브 구동 전압의 레벨 또는 상기 적어도 하나의 더미 라인의 레벨을 상기 제2 디지털 신호로 변환하는 이미지 센서.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서, 상기 복수개의 픽셀들 각각은
    상기 리셋 신호에 응답하여 플로팅 확산 노드에 리셋 전압을 발생하는 리셋 트랜지스터;
    반사된 광량에 대응하는 전하량을 축적하는 광 다이오드;
    상기 전송 신호에 응답하여 상기 축적된 전하량을 상기 플로팅 확산 노드로 전송하여 상기 플로팅 확산 노드에 픽셀 전압을 발생하는 전송 트랜지스터;
    상기 플로팅 확산 노드의 리셋 전압 또는 픽셀 전압에 대응하는 픽셀 리셋 신호 또는 픽셀 신호를 발생하는 소스 폴로어 트랜지스터; 및
    상기 선택신호에 응답하여 상기 픽셀 리셋 신호 또는 픽셀 신호를 전송하는 선택 트랜지스터를 포함하는 이미지 센서.
  5. 제1 항에 있어서, 상기 이미지 센서는
    램프 신호를 발생하는 램프 신호 발생기를 추가적으로 포함하고,
    상기 제1 ADC는
    상기 램프 신호와 상기 픽셀 리셋 신호들을 비교하여 제1 비교 결과 신호들을 발생하고, 상기 램프 신호와 상기 픽셀 신호들을 비교하여 제2 비교 결과 신호들을 발생하는 비교기; 및
    상기 제1 비교 결과 신호들 및 상기 제2 비교 결과 신호들에 응답하여 카운팅 동작을 수행하여 상기 제1 디지털 신호들을 발생하는 카운터를 포함하는 이미지 센서.
  6. 제1 항에 있어서, 상기 이미지 센서는
    상기 네거티브 구동 전압 또는 상기 포지티브 구동 전압을 입력하여 레벨을 변환하거나 상기 적어도 하나의 더미 라인의 레벨을 변환하여 레벨 변환된 신호를 발생하는 레벨 변환부; 및
    상기 제2 디지털 신호의 크기를 감소하여 크기 감소된 제2 디지털 신호를 발생하는 스케일러를 추가적으로 포함하고,
    상기 제2 ADC는
    상기 레벨 변환된 신호를 디지털 신호로 변환하여 상기 제2 디지털 신호를 발생하고,
    상기 보상부는
    상기 제1 디지털 신호들 각각으로부터 상기 크기 감소된 제2 디지털 신호를 감산하여 상기 디지털 픽셀 데이터를 발생하는 감산기인 이미지 센서.
  7. 제6 항에 있어서, 상기 레벨 변환부는
    상기 네거티브 구동 전압 또는 상기 포지티브 구동 전압의 레벨 또는 상기 더미 라인의 레벨을 증폭하거나 감쇄하여 증폭된 레벨 또는 감쇄된 레벨을 발생하는 증폭기 또는 감쇄기인 이미지 센서.
  8. 제6 항에 있어서, 상기 이미지 센서는
    상기 제1 디지털 신호들 각각을 정수부로하고, 잡음 데이터를 소수부로 하는 소수 형태의 상기 잡음 추가된 제1 디지털 신호들을 발생하는 디더부를 추가적으로 구비하고,
    상기 스케일러는
    상기 제2 디지털 신호의 일부 비트들을 정수부로하고, 상기 제2 디지털 신호의 나머지 비트들을 소수부로 하는 소수 형태의 상기 크기 감소된 제2 디지털 신호를 발생하는 이미지 센서.
  9. 제8 항에 있어서, 상기 감산기는
    상기 소수 형태의 잡음 추가된 제1 디지털 신호들 각각으로부터 상기 소수 형태의 크기 감소된 제2 디지털 신호를 감산하여 소수 형태의 상기 디지털 픽셀 데이터를 발생하고,
    상기 이미지 센서는
    상기 소수 형태의 디지털 픽셀 데이터의 상기 소수부를 반올림하여 최종 디지털 픽셀 데이터를 발생하는 반올림기를 추가적으로 구비하는 이미지 센서.
  10. 제6 항에 있어서, 상기 이미지 센서는
    소정 개수의 상기 제2 ADC들을 구비하고,
    상기 소정 개수의 제2 ADC들로부터 출력되는 디지털 신호들의 평균 값을 구하여 상기 제2 디지털 신호로 출력하는 평균기를 추가적으로 구비하는 이미지 센서.
KR1020180086521A 2018-07-25 2018-07-25 이미지 센서 및 이를 포함하는 전자 장치 KR102543176B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180086521A KR102543176B1 (ko) 2018-07-25 2018-07-25 이미지 센서 및 이를 포함하는 전자 장치
US16/286,899 US10986297B2 (en) 2018-07-25 2019-02-27 Image sensor capable of removing a horizontal band noise phenomenon and electronic device having the same
CN201910444688.5A CN110769170B (zh) 2018-07-25 2019-05-27 图像传感器和具有其的电子设备
US17/213,594 US11212478B2 (en) 2018-07-25 2021-03-26 Image sensor capable of removing a horizontal band noise phenomenon and electronic device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180086521A KR102543176B1 (ko) 2018-07-25 2018-07-25 이미지 센서 및 이를 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
KR20200011717A KR20200011717A (ko) 2020-02-04
KR102543176B1 true KR102543176B1 (ko) 2023-06-14

Family

ID=69178768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180086521A KR102543176B1 (ko) 2018-07-25 2018-07-25 이미지 센서 및 이를 포함하는 전자 장치

Country Status (3)

Country Link
US (2) US10986297B2 (ko)
KR (1) KR102543176B1 (ko)
CN (1) CN110769170B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11252369B2 (en) * 2020-04-02 2022-02-15 Shenzhen GOODIX Technology Co., Ltd. Fast multi-sampling in image sensors
KR20220124484A (ko) 2021-03-03 2022-09-14 에스케이하이닉스 주식회사 이미지 센싱 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009089078A (ja) * 2007-09-28 2009-04-23 Sony Corp 固体撮像装置及び撮像装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823473A (ja) * 1994-07-05 1996-01-23 Canon Inc 撮像装置
KR100782324B1 (ko) * 2006-02-03 2007-12-06 삼성전자주식회사 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법
KR100805587B1 (ko) * 2006-02-09 2008-02-20 삼성에스디아이 주식회사 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 표시장치
JP4281822B2 (ja) * 2007-05-11 2009-06-17 ソニー株式会社 固体撮像装置、撮像装置
JP5493980B2 (ja) * 2010-02-19 2014-05-14 ソニー株式会社 固体撮像素子、およびカメラシステム
KR101682118B1 (ko) 2010-05-11 2016-12-02 삼성전자주식회사 수평 밴드 노이즈를 감소시킬 수 있는 증폭기와 이를 포함하는 장치들
US20120120300A1 (en) 2010-11-15 2012-05-17 Tiejun Dai Image Sensor with Two Transfer Gate Off Voltage Lines
WO2013005389A1 (ja) 2011-07-01 2013-01-10 パナソニック株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
KR20130123998A (ko) * 2012-05-04 2013-11-13 삼성디스플레이 주식회사 표시 장치 및 그것의 동작 방법
US8779346B2 (en) * 2012-05-14 2014-07-15 BAE Systems Imaging Solutions Inc. Digital pixel sensor with reduced noise
KR20150051422A (ko) 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 전류 보상 및 노이즈 제거 기능을 가지는 비교기 및 그를 이용한 아날로그-디지털 변환 장치
KR20160121189A (ko) * 2015-04-10 2016-10-19 삼성전자주식회사 아날로그-디지털 변환기의 선형성을 향상시키는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
JP6525727B2 (ja) 2015-05-21 2019-06-05 キヤノン株式会社 画像処理装置及び方法、及び撮像装置
KR20170005286A (ko) * 2015-07-02 2017-01-12 삼성전자주식회사 두 단계의 디지털-아날로그 변환을 수행하는 터치 처리 회로 및 터치 스크린 시스템
JP6581412B2 (ja) 2015-07-15 2019-09-25 キヤノン株式会社 撮像装置
US9848140B2 (en) 2016-03-31 2017-12-19 Omnivision Technologies, Inc. Horizontal banding reduction with ramp generator isolation in an image sensor
JP6702821B2 (ja) 2016-07-28 2020-06-03 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
KR102609508B1 (ko) * 2016-11-11 2023-12-04 엘지디스플레이 주식회사 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009089078A (ja) * 2007-09-28 2009-04-23 Sony Corp 固体撮像装置及び撮像装置

Also Published As

Publication number Publication date
CN110769170B (zh) 2024-04-05
US11212478B2 (en) 2021-12-28
CN110769170A (zh) 2020-02-07
US20210218920A1 (en) 2021-07-15
US10986297B2 (en) 2021-04-20
US20200036925A1 (en) 2020-01-30
KR20200011717A (ko) 2020-02-04

Similar Documents

Publication Publication Date Title
US10205904B2 (en) Image sensor capable of correcting noise caused by dark charge of a floating diffusion portion, control method therefor, and image capturing apparatus
US9438841B2 (en) Solid-state imaging apparatus and imaging system
US9282271B2 (en) Solid-state imaging apparatus with two column amplifying units outputting signals at different gains with correction processor to reduce gain error
US9680494B2 (en) Photoelectric conversion apparatus and image pickup system
US9800257B2 (en) Photoelectric conversion apparatus and image capturing system
US9191600B2 (en) Solid-state imaging apparatus that selects among different analog signals
US10630912B2 (en) Image sensor, image capturing apparatus, and method for controlling image sensor
US9979913B2 (en) Driving method of imaging device and driving method of imaging system
US9826186B2 (en) Imaging apparatus and imaging system
CN107154803B (zh) 信号处理设备、信号处理方法和摄像设备
US10511791B2 (en) Image capturing apparatus capable of performing readout from a plurality of divided areas of a pixel area and control method therefor
KR20080095177A (ko) 고체촬상장치, 고체촬상장치의 신호 처리 방법 및 촬상장치
US7612320B2 (en) Solid-state imaging apparatus with reset operation
EP3799422A1 (en) Image sensor and operation method thereof
KR102543176B1 (ko) 이미지 센서 및 이를 포함하는 전자 장치
US9204069B2 (en) Method for driving imaging apparatus, method for driving imaging system, imaging apparatus, and imaging system
US20160213238A1 (en) Image sensor, imaging device, endoscope, and endoscope system
US10536675B2 (en) Image capturing apparatus, driving method therefor, and image capturing system
KR101585978B1 (ko) 이미지 센서
US10277855B2 (en) Image sensing device and control method thereof with switchable analog-to-digital conversion modes based on the amount of dark current generated in pixels
KR101867345B1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
KR20210009255A (ko) 이미지 센서 및 이를 포함하는 이미지 처리 시스템
JP2019017065A (ja) 固体撮像素子、撮像装置及び撮像方法
JP6365040B2 (ja) 撮像装置、画像読取装置及び画像形成装置
JP6432185B2 (ja) 撮像装置、画像読取装置及び画像形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right