KR100782324B1 - 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법 - Google Patents

씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법 Download PDF

Info

Publication number
KR100782324B1
KR100782324B1 KR1020060010759A KR20060010759A KR100782324B1 KR 100782324 B1 KR100782324 B1 KR 100782324B1 KR 1020060010759 A KR1020060010759 A KR 1020060010759A KR 20060010759 A KR20060010759 A KR 20060010759A KR 100782324 B1 KR100782324 B1 KR 100782324B1
Authority
KR
South Korea
Prior art keywords
node
reference voltage
switch
comparison circuits
signal
Prior art date
Application number
KR1020060010759A
Other languages
English (en)
Other versions
KR20070079793A (ko
Inventor
이광현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060010759A priority Critical patent/KR100782324B1/ko
Priority to TW095149212A priority patent/TWI333744B/zh
Priority to US11/649,664 priority patent/US7746521B2/en
Publication of KR20070079793A publication Critical patent/KR20070079793A/ko
Application granted granted Critical
Publication of KR100782324B1 publication Critical patent/KR100782324B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서의 아날로그 디지털 변환회로 및 아날로그-디지털 변환방법이 개시된다. 상기 아날로그 디지털 변환회로는 각각이 화소 신호와 리셋 신호를 비교하기 위한 다수의 비교회로들 및 열방향 메모리 블록을 구비한다. 상기 다수의 비교회로들 각각은 제어신호에 기초하여 다수의 서로 다른 기준전압들을 대응하는 다수의 노드들에 공급하기 위한 스위치블록, 상기 화소 신호와 상기 리셋 신호를 비교하기 위한 비교기, 및 다수의 커패시터들을 구비한 커패시터 어레이를 구비한다. 상기 아날로그-디지털 변환방법은 상기 다수의 비교회로들 각각으로 리셋 신호와 화소 신호를 수신하고, 상기 다수의 비교회로들 각각의 다수의 노드들로 서로 다른 기준전압들이 공급되도록 스위칭하고, 상기 다수의 비교회로들 각각이 상기 화소 신호와 리셋 신호를 비교하여 출력한 신호에 응답하여 그레이코드의 순차적 증가를 정지시키고 정지된 그레이코드를 저장한다.
씨모스 이미지 센서(CMOS Image Sensor)

Description

씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법{Analogue Digital Converter and Method for converting Analogue to Digital in CMOS image Sensor}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 CMOS 이미지 센서를 개략적으로 나타내는 블록도이다.
도 2는 도 1에 도시된 CMOS 이미지 센서의 일반적인 4-TR을 구비한 단위 화소의 구조를 보여 주는 회로도이다.
도 3은 종래의 CDS방식을 사용하는 ADC블록을 포함하는 이미지 센서의 블록도이다.
도 4는 본 발명의 일 실시 예에 따른 CDS방식을 사용하는 ADC블록을 포함하는 이미지 센서의 블록도이다.
도 5는 도 4에 도시된 비교회로들의 제1스위칭 동작을 나타내는 회로도이다.
도 6은 도 4에 도시된 비교회로들의 제2스위칭 동작을 나타내는 회로도이다.
도 7은 도 4에 도시된 비교회로들의 제3스위칭 동작을 나타내는 회로도이다
도 8은 도 7에 도시한 A노드의 전압변화를 나타내는 회로도이다.
도 9는 도 7에 도시한 B노드의 전압변화를 나타내는 회로도이다.
도 10은 도 4에 도시된 비교회로들의 스위칭 동작들에 따른 노드A와 노드B의 전압변화를 나타내는 그래프이다.
본 발명은 씨모스(Complementary Metal Oxide Semiconductor, 이하 CMOS라 함) 이미지 센서에 관한 것으로, 보다 상세하게는 CDS(Correlated double Sampling)동작 및 그 결과를 디지털 신호로 변환하는 CMOS이미지 센서의 아날로그-디지털 변환 장치 및 변환 방법에 관한 것이다.
일반적으로 이미지 센서(Image Sensor)란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 찍어(capture)내는 장치를 말한다. 자연계에 존재하는 피사체의 부분들 각각이 내는 빛의 밝기 및 파장 등은 서로 다르므로 이를 감지하는 장치의 화소(pixel)들 각각은 대응하는 전기적인 값을 갖게 되고, 상기 이미지 센서는 상기 전기적인 값을 신호처리가 가능한 레벨로 만들어 준다.
종래 이미지 센서의 대부분은 CCD(Charge Coupled Device)를 이용하였으나, CMOS(Complementary Metal Oxide Semiconductor) 기술의 비약적 발전으로 인하여 CMOS 트랜지스터를 이용한 이미지 센서(CMOS Image Sensor; CIS)가 많이 개발되었다. CMOS 이미지 센서는 종래의 CCD 이미지 센서에서는 별도의 집적회로로 구현되었던 아날로그-디지털 변환기를 내부에 포함하고 있으며, CCD(Charge Coupled Device)에 비해 저전압 동작이 가능하고, 소비 전력이 적으며, 표준 CMOS 공정을 사용한 집적화에 유리한 장점으로 인해 현재 많은 분야에서 사용되고 있으며, 향후에도 계속해서 많은 분야에서 CCD를 대체할 것으로 여겨진다.
도 1은 일반적인 CMOS 이미지 센서를 나타내는 블록도이다. 도 1을 참조하면, CMOS 이미지 센서(10)는 화소 어레이(20), 제어회로(30), 행방향 구동기(40), ADC(Analogue Digital Converter)블록(50), 및 열방향 구동기(60)를 구비한다.
상기 화소 어레이(20)는 다수의 화소(Pixel)들(미도시)이 매트릭스(Matrix) 형태로 배열되어 있으며, 상기 다수의 화소들 각각은 외부에서 들어오는 상(image)에 대한 정보를 감지한다. 상기 제어회로(30)는 다수의 제어신호들을 발생시킨다. 상기 행방향 구동기(40)는 상기 다수의 제어신호들 중에서 대응하는 어느 하나의 제어신호에 기초하여, 상기 화소어레이(20)의 특정 행을 선택한다.
상기 ADC블록(50)은 상기 행방향 구동기(40)에 의하여 선택된 소정의 행의 화소들로부터의 화소 신호들을 수신하여 디지털 신호들로 변환한다.
상기 열방향 구동기(60)는 상기 다수의 제어신호들 중에서 대응하는 어느 하나의 제어신호에 기초하여, 상기 변환된 디지털 신호들 중에서 대응하는 열의 디지털 신호를 선택한다.
도 2는 도 1에 도시된 CMOS이미지 센서의 일반적인 4-TR을 구비한 단위 화소(200)의 구조를 보여 주는 회로도이다. 도 2를 참조하면, 상기 단위 화소(200)는 포토 다이오드(Photo Diode, 210), 전달 트랜지스터(220), 소스팔로워(230), 리셋 트랜지스터(240) 및 선택 트랜지스터(250)를 구비한다.
상기 포토 다이오드(210)는 외부의 광량에 따라 전압이 인가된다. 상기 전달 트랜지스터(220)는 상기 포토 다이오드(210)에 인가된 전압을 상기 소스 팔로워(230)의 게이트로 전달하고, 상기 소스 팔로워(230)는 상기 전달 트랜지스터(220)를 통해 전달된 전압에 기초하여 소스-드레인간 일정한 전류를 발생시킨다.
상기 리셋 트랜지스터(240)는 상기 소스 팔로워(230)의 게이트로 리셋 전압을 인가한다. 상기 선택 트랜지스터(250)는 행방향 구동기로부터의 신호(Sx)에 응답하여, 상기 소스 팔로워(230)에서 생성된 전압을 상기 단위 화소(200)의 화소 출력으로 출력한다.
상기 단위 화소(200)는 상기 리셋 트랜지스터(240)를 턴 온(turn on)시킴으로써 리셋 동작이 이루어지고, 상기 리셋 동작에 기초한 리셋 전압을 출력한다. 상기 리셋 동작 이후 입사되는 광량에 따라 상기 포토 다이오드(210)는 새로운 광전하를 축적하게 되고, 일정시간 후 축적된 광전하에 따라 결정되는 전압은 상기 선택 트랜지스터(250)를 턴 온(turn on)시킴으로써 화소 신호 전압을 출력한다.
각 화소가 출력하는 리셋 신호와 화소 신호의 차이를 검출하는 방식을 사용하여 아날로그-디지털 변환하는 것을 CDS(Correlated double Sampling)라 한다.
도 3은 종래의 CDS방식을 사용하는 ADC블록(50)을 포함하는 이미지 센서(10)의 블록도이다. 도 3을 참조하면, 상기 ADC블록(50)은 램프발생기(51), 다수의 비교회로들(521 내지 52N), 그레이코드(Gray code) 발생기(53), 및 열방향 메모리(54)를 구비한다. 상기 램프발생기(51)는 상향 램프신호(upward ramp signal, Vup) 및 하향 램프신호(down ramp signal, Vdn)를 발생시킨다.
상기 다수의 비교회로들(521 내지 52N) 각각은 한 쌍의 스위치(예컨대, SW11 및 SW21), 한 쌍의 커패시터(예컨대, C11 및 C21), 및 비교기(예컨대, COM1)를 구비한다. 상기 그레이코드 발생기(53)는 순차적으로 증가하는 그레이코드를 발생시킨다. 상기 열방향 메모리(54)는 상기 그레이 코드 발생기(53)로부터 순차적으로 증가하는 그레이코드를 저장한다. 상기 열방향 메모리(54)는 상기 다수의 비교회로들(521 내지 52N)의 출력신호들 중에서 대응하는 출력신호에 기초하여, 상기 그레이코드가 순차적으로 증가하는 것을 정지시키고 정지된 그레이코드 값을 저장한다.
상기 행방향 구동기(40)는 상기 화소어레이(20)의 소정의 행에 접속된 화소들(미도시)을 리셋시킨다. 상기 화소들(미도시)로부터 리셋 전압들이 출력되는 시점에는 상기 스위치들(SW11 내지 SW1N)이 턴 온되고, 상기 리셋 전압들 중에서 어느 하나의 리셋 전압을 상기 커패시터들(C11 내지 C1N) 중에서 대응하는 커패시터에 저장한다.
상기 화소들(미도시)로부터 화소 신호 전압들이 출력되는 시점에는 상기 스위치들(SW11 내지 SW1N)은 턴 오프되고 상기 스위치들(SW21 내지 SW2N)은 턴 온되며, 상기 화소 신호 전압들 중에서 어느 하나의 화소 신호 전압을 상기 커패시터들(C21 내지 C2N) 중에서 대응하는 어느 하나의 커패시터에 저장한다. 이 때 상기 램프발생기(51)로부터의 출력전압들(Vup 및 Vdn)은 일정하게 유지되며, 상기 비교기들(COM1 내지 COMN) 각각의 입력전압은 리셋 전압과 화소 신호 전압의 차이가 된다.
상기 리셋 전압 및 상기 화소 신호 전압이 상기 커패시터들((C11 내지 C1N) 및 (C21 내지 C2N))에 저장된 후 상기 램프발생기(51)로부터의 출력 신호 전압들(Vup 및 Vdn)은 서로 반대 방향으로 일정하게 증가/감소하기 시작하며, 상기 램프 발생기(51)의 두 출력전압들(Vup 및 Vdn)이 변화함에 따라 상기 비교기들(COM1 내지 COMN)의 입력전압은 같아지게 되고 이후 역전된다.
상기 화소 신호 전압들의 크기의 차이에 의해 상기 비교기들(COM1 내지 COMN)의 입력전압은 서로 다른 시점에서 같아지게 되고, 그 결과 상기 비교기들(COM1 내지 COMN)은 서로 다른 시점에 출력신호가 변화된다.
상기 비교기들(COM1 내지 COMN)의 출력은 순차적으로 증가하는 상기 그레이 코드를 정지시킴으로써 상기 화소 신호들 각각은 서로 다른 그레이코드 값으로 표현되고, 이는 디지털로 저장된다. 상기 열방향 구동기(60)는 상기 제어회로(30)로부터의 제어신호에 기초하여 상기 열방향 메모리(54)에 저장된 그레이코드 값을 순차적으로 출력한다.
상술한 바와 같이 종래의 CDS방식을 사용하는 ADC블록을 포함하는 이미지 센서는 램프 신호 발생을 위해서 별도의 램프 신호 발생기가 이미지 센서 내부에 장착되므로 인하여 큰 회로면적을 차지하게 되고, 램프 신호 발생기에서 발생되는 램프 신호에 단조성의 문제가 생겨 정확한 AD변환을 할 수 없는 경우가 발생한다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 CMOS 이미지 센서의 구성 에 있어서 별도의 램프 발생기를 구성하지 않고, 화소 어레이의 열마다 배열된 리셋 전압 및 화소 신호 전압을 저장하기 위한 커패시터 어레이를 이용하여 상기 램프 발생기와 같은 역할을 하도록 함으로써 적은 면적에 정밀도 높은 ADC동작을 수행하는 아날로그 디지털 변환회로 및 이를 구비하는 CMOS이미지 센서를 제공하기 위함이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 이미지 센서의 아날로그 디지털 변환회로는 다수의 비교회로들, 열방향 메모리 블록을 구비한다. 상기 다수의 비교회로들 각각은 화소 신호와 리셋 신호를 비교하며, 스위치블록, 비교기, 및 커패시터 어레이를 구비한다.
상기 스위치블록은 제어신호에 기초하여, 제1 내지 제3기준전압들 중에서 어느 하나의 기준전압을 제1노드, 제2노드, 제3노드, 및 제4노드 중에서 대응하는 어느 하나의 노드에 공급하도록 스위칭된다.
상기 스위치블록은 제1제어신호에 기초하여, 상기 제1기준전압을 상기 제1노드 및 상기 제2노드에 공급하고 상기 제2기준전압을 상기 제4노드에 공급하고 상기 제3기준전압을 상기 제3노드에 공급하도록 스위칭된다. 상기 스위치블록은 상기 제1제어신호에 기초하여, 제1스위치들, 제3스위치 및 제4스위치가 단락되고 제2스위치 및 제5스위치는 개방되도록 스위칭된다.
상기 스위치블록은 제2제어신호에 기초하여, 상기 리셋신호를 제2입력단자로 공급하고 상기 화소 신호를 제1입력단자로 공급하도록 스위칭된다.
상기 스위치블록은 상기 다수의 비교회로들 각각에 대하여 다른 시점에 발생되는 제3제어신호에 기초하여, 상기 제1스위치들, 상기 제3스위치 및 상기 제4스위치는 개방되고 상기 제2스위치 및 상기 제5스위치는 단락되도록 스위칭된다. 예컨대, 상기 스위치블록은 상기 제3제어신호에 응답하여 순차적으로 스위칭된다.
상기 비교기는 상기 화소 신호를 수신하는 상기 제1입력단자와 상기 리셋 신호를 수신하는 상기 제2입력단자를 구비한다.
상기 커패시터 어레이는 상기 제3노드와 상기 제1노드 사이에 접속된 제1커패시터, 상기 제4노드와 상기 제2노드 사이에 접속된 제2커패시터, 상기 제1노드와 상기 제1입력단자 사이에 접속된 제3커패시터, 및 상기 제2노드와 상기 제2입력단자 사이에 접속된 제4커패시터를 구비한다.
상기 열방향 메모리블록은 상기 다수의 비교회로들의 출력신호들 중에서 대응하는 출력신호에 응답하여, 그레이 코드를 저장한다.
상기 기술적 과제를 달성하기 위한 본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일 실시 예에 따른 CDS방식을 사용하는 ADC블록(410)을 포함하는 이미지 센서(400)의 블록도이다. 도 4를 참조하면, 상기 ADC블록(410)은 기 준전압 발생기(411), 다수의 비교회로들(4121 내지 412N), 그레이 코드 발생기(53), 및 열방향 메모리(54)를 구비한다. 상기 기준전압 발생기(411)는 제1기준전압(VR), 상기 제1기준전압보다 작은 제2기준전압(VR-Vd), 및 상기 제1기준전압보다 큰 제3기준전압(VR+Vd)을 발생시킨다.
상기 다수의 비교회로들(4121 내지 412N)은 각각이 화소 신호와 리셋 신호의 차이를 비교한다. 상기 다수의 비교회로들(4121 내지 412N) 각각은 다수의 스위치들(예컨대,SW1,SW2,SW11,SW21,SW31,SW41,SW51,및SW61), 비교기(예컨대,COM1), 및 커패시터 어레이(예컨대,C11,C21, C31,및 C41)를 구비한다. 상기 스위치들(예컨대,SW1,SW2,SW31,SW41,SW51,및SW61)은 상기 제어회로(30)로부터의 제어신호에 기초하여, 상기 제1기준전압(VR)을 제1노드(A) 및 제2노드(B)에 공급 또는 차단하기 위해 스위칭되고, 상기 제2기준전압(VR-Vd) 및 상기 제3기준전압(VR+Vd) 중에서 어느 하나의 기준전압을 제3노드(Q1) 및 제4노드(P1) 중에서 대응하는 어느 하나의 노드에 공급 또는 차단하기 위해 스위칭된다.
상기 비교기(예컨대,COM1)는 상기 화소 신호를 수신하는 제1입력단자(음의 단자)와 상기 리셋 신호를 수신하는 제2입력단자(양의 단자)를 구비한다. 상기 커패시터 어레이(예컨대,C11,C21,C31,및 C41)는 상기 제3노드(Q1)와 상기 제1노드(A) 사이에 접속된 제1커패시터(C11), 상기 제4노드(P1)와 상기 제2노드(B) 사이에 접속된 제2커패시터(C21), 상기 제1노드(A)와 상기 비교기(예컨대,COM1)의 제1입력단자 사이에 접속된 제3커패시터(C31), 및 상기 제2노드(B)와 상기 제2입력단자 사이 에 접속된 제4커패시터(C41)를 구비한다.
상기 그레이코드 발생기(53)는 상기 제어회로(30)로부터의 제어신호(예컨대,클럭신호(CLK))에 기초하여 순차적으로 증가하는 그레이 코드를 발생시킨다. 상기 열방향 메모리(54)는 상기 그레이코드를 수신하여 저장한다. 상기 다수의 비교회로들(4121 내지 412N)의 출력신호들 중에서 대응하는 출력신호에 응답하여 상기 그레이코드는 순차적 증가가 정지되고, 정지된 그레이코드 값이 상기 열방향 메모리(54)에 저장된다.
도 5는 도 4에 도시된 비교회로들(4121 내지 412N)의 제1스위칭 동작을 나타내는 회로도이다. 도 5를 참조하면, 화소 출력이 리셋 전압(Vre)인 경우 상기 다수의 비교회로들(4121 내지 412N)의 상기 스위치들(SW21 내지 SW2N)은 턴 온 된다. 상기 노드들(A 및 B)에 제1기준전압을 공급하기 위해 상기 스위치들(SW1 및 SW2)은 턴 온된다. 상기 다수의 비교회로들(4121 내지 412N) 각각의 상기 스위치들(예컨대,SW41 및 SW51)은 턴 온되고, 상기 스위치들(예컨대,SW31 및 SW61)은 턴 오프된다. 따라서 상기 커패시터(C41)에는 리셋 전압(Vre)과 제1기준전압(VR)의 차이만큼의 전압이 저장되고, 상기 커패시터(C21)에는 상기 노드들(P1와 B) 간의 전압차(-Vd)가 저장된다.
도 6은 도 4에 도시된 비교회로들의 제2스위칭 동작을 나타내는 회로도이다. 도 6를 참조하면, 화소 출력이 화소 신호 전압(Vs)인 경우 상기 다수의 비교회로들 (4121 내지 412N)의 상기 스위치들(SW11 내지 SW1N)은 턴 온되고, 상기 스위치들(SW21 내지 SW2N)은 턴 오프된다. 따라서 상기 커패시터(C31)에는 화소 신호 전압(Vs)과 제1기준전압(VR)의 차이만큼의 전압이 저장되고, 상기 커패시터(C11)에는 상기 노드들(Q1과 A)간의 전압차(Vd)가 저장된다.
도 7은 도 4에 도시된 비교회로들의 제3스위칭 동작을 나타내는 회로도이다.도 7을 참조하면, 상기 다수의 비교회로들(4121 내지 412N)의 제2스위칭 동작완료 후 상기 스위치들(SW1 및 SW2)이 턴 오프되고, 상기 다수의 비교회로들(4121 내지 412N) 중에서 첫 번째 비교회로(4121)가 스위칭된다. 상기 첫 번째 비교회로(4121)의 상기 스위치들(SW31 및 SW61)은 턴 온되고, 상기 스위치들(SW41 및 SW51)은 턴 오프된다.
도 8은 도 7에 도시한 제1노드(A)의 전압변화를 나타내는 회로도이다. 도 8을 참조하면, 상기 커패시터들(C11 내지 C1N)의 값이 동일하다고 할때(C11=C12=...C1N=C), 상기 노드(A)의 전압은 상기 제3스위칭 동작이 상기 비교회로(4121)에 일어나면 2Vd/N만큼 상승한다.
도 9는 도 7에 도시한 제2노드(B)의 전압변화를 나타내는 회로도이다. 도 9를 참조하면, 상기 커패시터들(C21 내지 C2N)의 값이 동일하다고 할때(C21=C22=...C2N=C), 상기 노드(B)의 전압은 상기 제3스위칭 동작이 상기 비교회로(4121)에 일어나면 2Vd/N만큼 감소한다.
상기 비교기들(COM1 내지 COMN)이 순차적으로 상기 제3스위칭 동작을 수행하면 각 수행 단계마다 상기 비교기들(COM1 내지 COMN) 각각의 입력 전압들은 4Vd/N만큼의 전압이 일정하게 변화된다. 따라서 상기 노드들(A와 B)의 전압들 각각은 상기 비교기들(COM1 내지 COMN)의 입력들에 그대로 전달되어 상기 비교기들(COM1 내지 COMN)에 램프 신호(Ramp Signal)를 인가하는 효과가 있다.
예를 들면, 상기 N이 1024이면 10비트(bit)의 아날로그-디지털 변환이 가능하다. 상기 노드들(A와 B)의 전압 변화로 인하여 상기 비교기들(COM1 내지 COMN) 중에서 어느 하나(예컨대,COM1)의 입력전압이 같아지면 상기 비교기(예컨대,COM1)의 출력은 역전된다.
상기 비교기들(COM1 내지 COMN)의 출력들 중에서 어느 하나의 출력은 열방향 메모리에 저장되는 10비트의 그레이코드 값들 중에서 대응하는 그레이코드 값의 순차적 증가를 정지시킨다. 상기 다수의 비교회로들(4121 내지 412N)로 입력되는 화소 신호 레벨이 서로 다름에 따라 상기 비교기들(COM1 내지 COMN)의 출력은 서로 다른 시점에서 상기 그레이코드 값을 정지시킨다. 따라서 상기 서로 다른 레벨을 갖는 화소신호들은 서로 다른 디지털 신호로 표현된다.
도 10은 도 4에 도시된 비교회로들의 스위칭 동작들에 따른 노드A와 노드B의 전압변화를 나타내는 그래프이다. 도 10을 참조하면, 화소로부터 리셋 전압과 화소 신호 전압이 상기 비교기들(COM1 내지 COMN)의 입력단자들 중에서 대응하는 입력단자에 수신된 후 상기 비교회로들(4121 내지 412N)이 순차적으로 스위칭되면(예컨대, SW31 및SW61은 턴 온될 때 SW41및 SW51은 턴 오프되고, 순차적인 스위칭에 의해 SW3N 및SW6N은 턴 온될 때 SW4N 및 SW5N은 턴 오프된다.) 상기 노드(A)의 전압은 일정량씩(2Vd/N) 증가하고 상기 노드(B)의 전압은 일정량씩(2Vd/N) 감소한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 CMOS 이미지 센서는 별도의 램프 발생기를 구성하지 않고도, AD변환이 가능하므로 전력 소모 및 회로 면적을 감소시킬 수 있으며 통상의 ADC가 가질 수 있는 단조성 문제가 발생하지 않아 높은 정밀도로 AD변환을 가능하게 하는 효과가 있다.

Claims (19)

  1. 이미지 센서의 아날로그 디지털 변환회로에 있어서,
    각각이 화소 신호와 리셋 신호를 비교하기 위한 다수의 비교회로들; 및
    상기 다수의 비교회로들의 출력신호들 중에서 대응하는 출력신호에 응답하여, 그레이 코드를 저장하는 열방향 메모리블록을 구비하며,
    상기 다수의 비교회로들 각각은,
    제어신호에 기초하여, 제1 내지 제3 기준전압들 중에서 어느 하나의 기준전압을 제1노드, 제2노드, 제3노드, 및 제4노드 중에서 대응하는 어느 하나의 노드에 공급하기 위한 스위치블록;
    상기 화소 신호를 수신하는 제1입력단자와 상기 리셋 신호를 수신하는 제2입력단자를 구비하는 비교기; 및
    상기 제3노드와 상기 제1노드 사이에 접속된 제1커패시터, 상기 제4노드와 상기 제2노드 사이에 접속된 제2커패시터, 상기 제1노드와 상기 제1입력단자 사이에 접속된 제3커패시터, 및 상기 제2노드와 상기 제2입력단자 사이에 접속된 제4커패시터를 구비하는 커패시터 어레이를 구비하며,
    상기 제2기준전압은 상기 제1기준전압보다 작고 상기 제3 기준전압은 상기 제1기준전압보다 큰 아날로그 디지털 변환회로.
  2. 제 1 항에 있어서, 상기 아날로그 디지털 변환회로는
    상기 제1 내지 제3 기준전압을 발생시키는 기준전압 발생기를 더 구비하는 것을 특징으로 하는 아날로그 디지털 변환회로.
  3. 제2항에 있어서, 상기 스위치블록은,
    상기 제1기준전압을 상기 제1노드 및 제2노드에 공급하기 위한 제1스위치들;
    상기 제2기준전압을 상기 제3노드에 공급하기 위한 제2스위치;
    상기 제2기준전압을 상기 제4노드에 공급하기 위한 제3스위치;
    상기 제3기준전압을 상기 제3노드에 공급하기 위한 제4스위치; 및
    상기 제3기준전압을 상기 제4노드에 공급하기 위한 제5스위치를 구비하는 것을 특징으로 하는 아날로그 디지털 변환회로.
  4. 제3항에 있어서, 상기 스위치블록은,
    제1제어신호에 기초하여, 상기 제1기준전압을 상기 제1노드 및 상기 제2노드에 공급하고 상기 제2기준전압을 상기 제4노드에 공급하고 상기 제3기준전압을 상기 제3노드에 공급하도록 스위칭되는 것을 특징으로 하는 아날로그 디지털 변환회로.
  5. 제4항에 있어서, 상기 스위치블록은,
    제2제어신호에 기초하여, 상기 리셋 신호를 상기 제2입력단자로 공급하거나 상기 화소 신호를 상기 제1입력단자로 공급하기 위한 제6스위치들을 더 구비하는 것을 특징으로 하는 아날로그 디지털 변환회로.
  6. 제4항에 있어서, 상기 스위치블록은,
    상기 제1제어신호에 기초하여, 상기 제1스위치들, 상기 제3스위치 및 상기 제4스위치가 단락되고 상기 제2스위치 및 상기 제5스위치는 개방되도록 스위칭하는 것을 특징으로 하는 아날로그 디지털 변환회로.
  7. 제6항에 있어서, 상기 스위치블록은
    제3제어 신호에 기초하여, 상기 제1스위치들, 상기 제3스위치 및 상기 제4스위치는 개방되고 상기 제2스위치 및 상기 제5스위치는 단락되도록 스위칭하는 것을 특징으로 하는 아날로그 디지털 변환회로.
  8. 제7항에 있어서, 상기 다수의 비교회로들의 스위치블록은
    상기 제3제어신호에 응답하여 순차적으로 스위칭되는 것을 특징으로 하는 아날로그 디지털 변환회로.
  9. 제1항에 있어서, 상기 다수의 비교회로들 각각의 스위치블록은
    제1시점에, 상기 제1 및 제2 노드에 상기 제1 기준 전압을 공급하도록 스위칭되고,
    제2시점에, 상기 제3노드에 상기 제2기준 전압을 공급하도록, 상기 제4노드에 상기 제3기준 전압을 공급하도록 스위칭되며,
    제3시점에, 상기 제3노드에 상기 제3기준 전압을 공급하도록, 상기 제4노드에 상기 제2기준 전압을 공급하도록 스위칭되는 것을 특징으로 하는 아날로그 디지털 변환회로.
  10. 제9항에 있어서,
    상기 제1시점은 상기 다수의 비교회로들 각각에 대하여 실질적으로 동일하고,
    상기 제2시점은 상기 다수의 비교회로들 각각에 대하여 실질적으로 동일하며,
    상기 제3시점은 상기 다수의 비교회로들 각각에 대하여 다른 것을 특징으로 하는 아날로그 디지털 변환회로.
  11. 제1항에 있어서, 상기 아날로그 디지털 변환회로는
    클럭신호에 응답하여 순차적으로 증가하는 N(N>1인 자연수)비트의 상기 그레이 코드를 발생시키는 코드발생기를 더 구비하는 것을 특징으로 하는 아날로그 디지털 변환회로.
  12. 이미지 센서에 있어서,
    다수의 화소들이 매트릭스 형태로 배열된 화소 어레이;
    다수의 제어신호들을 발생시키는 제어회로;
    상기 다수의 제어신호들 중에서 대응하는 제어신호에 기초하여, 상기 화소 어레이의 소정의 행의 화소들을 선택하기 위한 행방향 구동기;
    상기 소정의 행의 화소들로부터의 화소 신호를 디지털 신호로 변환시키기 위한 아날로그-디지털 변환회로; 및
    상기 다수의 제어신호들 중에서 대응하는 제어신호에 기초하여, 상기 디지털 변환된 신호들을 상기 제어회로로 출력하기 위한 열방향 구동기를 구비하며,
    상기 아날로그-디지털 변환회로는,
    각각이 상기 소정의 행의 화소들 중에서 대응하는 어느 하나의 화소로부터의 화소신호와 리셋신호의 차이를 비교하기 위한 다수의 비교회로들; 및
    상기 다수의 비교회로들의 출력신호들 중에서 대응하는 출력신호에 응답하여, 그레이 코드를 저장하는 열방향 메모리블록을 구비하며,
    상기 다수의 비교회로들 각각은,
    상기 다수의 제어신호들 중에서 대응하는 제어신호에 기초하여, 제1 내지 제3 기준전압들 중에서 어느 하나의 기준전압을 제1노드, 제2노드, 제3노드, 및 제4노드 중에서 대응하는 어느 하나의 노드에 공급하기 위한 스위치블록;
    상기 화소신호를 수신하는 제1입력단자와 상기 리셋신호를 수신하는 제2입력단자를 구비하는 비교기; 및
    상기 제3노드와 상기 제1노드 사이에 접속된 제1커패시터, 상기 제4노드와 상기 제2노드 사이에 접속된 제2커패시터, 상기 제1노드와 상기 제1입력단자 사이에 접속된 제3커패시터, 및 상기 제2노드와 상기 제2입력단자 사이에 접속된 제4커패시터를 구비하는 커패시터 어레이를 구비하며,
    상기 제2기준전압은 상기 제1기준전압보다 작고 상기 제3 기준전압은 상기 제1기준전압보다 큰 이미지 센서.
  13. 제12항에 있어서, 상기 아날로그 디지털 변환회로는
    상기 제1 내지 제3 기준전압을 발생하는 기준전압 발생기를 더 구비하는 것을 특징으로 하는 이미지 센서.
  14. 제13항에 있어서, 상기 스위치블록은,
    상기 제1기준전압을 상기 제1노드 및 제2노드에 공급하기 위한 제1스위치들;
    상기 제2기준전압을 상기 제3노드에 공급하기 위한 제2스위치;
    상기 제2기준전압을 상기 제4노드에 공급하기 위한 제3스위치;
    상기 제3기준전압을 상기 제3노드에 공급하기 위한 제4스위치; 및
    상기 제3기준전압을 상기 제4노드에 공급하기 위한 제5스위치를 구비하는 것을 특징으로 하는 이미지 센서.
  15. 제14항에 있어서, 상기 스위치블록은,
    상기 제1제어신호에 기초하여, 상기 제1스위치들, 상기 제3스위치 및 상기 제4스위치가 단락되고 상기 제2스위치 및 상기 제5스위치는 개방되도록 스위칭하는 것을 특징으로 하는 이미지 센서.
  16. 제15항에 있어서, 상기 스위치블록은
    상기 다수의 비교회로들 각각에 대하여 다른 시점에 발생되는 제3제어 신호에 기초하여, 상기 제1스위치들, 상기 제3스위치 및 상기 제4스위치는 개방되고 상기 제2스위치 및 상기 제5스위치는 단락되도록 스위칭하는 것을 특징으로 하는 이미지 센서.
  17. 제1항에 있어서, 상기 다수의 비교회로들 각각의 스위치 블록은
    제1시점에, 상기 제1 및 제2노드에 상기 제1기준 전압을 공급하도록 스위칭되고,
    제2시점에, 상기 제3노드에 상기 제2 기준 전압을 공급하도록, 상기 제4노드에 상기 제3기준 전압을 공급하도록 스위칭되며,
    제3시점에, 상기 제3노드에 상기 제3기준전압을 공급하도록, 상기 제4노드에 상기 제2기준전압을 공급하도록 스위칭되는 것을 특징으로 하는 이미지 센서.
  18. 각각이, 제1, 제2, 제3 및 제4 노드; 화소 신호를 수신하는 제1입력단자와 리셋신호를 수신하는 제2입력단자를 구비하는 비교기; 및 상기 제3노드와 상기 제1노드 사이에 접속된 제1커패시터, 상기 제4노드와 상기 제2노드 사이에 접속된 제2커패시터, 상기 제1노드와 상기 제1입력단자 사이에 접속된 제3커패시터, 및 상기 제2노드와 상기 제2입력단자 사이에 접속된 제4커패시터를 구비하는 커패시터 어레이를 포함하는 다수의 비교회로들을 구비하는 아날로그 디지털 변환회로의 동작 방법에 있어서,
    (a) 상기 다수의 비교회로들 각각의 상기 제2입력 단자로 상기 리셋 신호를 수신하는 단계;
    (b) 상기 다수의 비교회로들 각각의 상기 제1입력 단자로 대응하는 화소 신호를 수신하는 단계;
    (c) 상기 다수의 비교회로들 각각의 상기 제1 및 제2 노드에 제1기준전압을 공급하는 단계;
    (d) 상기 다수의 비교회로들 각각의 상기 제3노드에 제2기준전압을 공급하고, 상기 제4노드에 제3기준 전압을 공급하는 단계;
    (e) 상기 다수의 비교회로들 각각의 상기 제3노드에 상기 제3기준전압을 공급하고, 상기 제4노드에 상기 제2기준전압을 공급하는 단계;
    (f) 상기 다수의 비교회로들 각각이 상기 화소 신호와 리셋 신호를 비교하여 출력 신호를 발생하는 단계; 및
    (g) 상기 다수의 비교회로들 각각의 출력신호에 응답하여, 증가하는 그레이코드를 정지시키고 상기 정지된 그레이코드 값을 저장하는 단계를 구비하며,
    상기 제2기준전압은 상기 제1기준전압보다 작고 상기 제3 기준전압은 상기 제1기준전압보다 큰 아날로그 디지털 변환회로의 동작 방법.
  19. 제18항에 있어서, 상기 (e) 단계는,
    상기 다수의 비교회로들 중에서 첫 번째 비교회로부터 마지막 비교회로까지 순차적으로 이루어지는 것을 특징으로 하는 아날로그 디지털 변환회로의 동작 방법.
KR1020060010759A 2006-02-03 2006-02-03 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법 KR100782324B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060010759A KR100782324B1 (ko) 2006-02-03 2006-02-03 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법
TW095149212A TWI333744B (en) 2006-02-03 2006-12-27 Analog-to-digital conversion in cmos image sensor
US11/649,664 US7746521B2 (en) 2006-02-03 2007-01-04 Analog-to-digital conversion in CMOS image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060010759A KR100782324B1 (ko) 2006-02-03 2006-02-03 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법

Publications (2)

Publication Number Publication Date
KR20070079793A KR20070079793A (ko) 2007-08-08
KR100782324B1 true KR100782324B1 (ko) 2007-12-06

Family

ID=38333761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060010759A KR100782324B1 (ko) 2006-02-03 2006-02-03 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법

Country Status (3)

Country Link
US (1) US7746521B2 (ko)
KR (1) KR100782324B1 (ko)
TW (1) TWI333744B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893977B2 (en) * 2007-10-23 2011-02-22 Xerox Corporation Multiplexing and offset correction system for an image sensor array
US7626531B2 (en) * 2008-02-01 2009-12-01 Agere Systems Inc. Systems and methods for analog to digital conversion
US7573415B1 (en) * 2008-02-01 2009-08-11 Agere Systems Inc. Area and power efficient analog to digital converter and methods for using such
US7825975B2 (en) * 2008-02-25 2010-11-02 Fairchild Imaging, Inc. Imaging array with improved dynamic range
US8121186B2 (en) 2008-06-06 2012-02-21 Lsi Corporation Systems and methods for speculative signal equalization
KR20110033101A (ko) 2008-06-06 2011-03-30 엘에스아이 코포레이션 동기식 리타이밍된 아날로그 디지털 변환을 위한 시스템들 및 방법들
US7973692B2 (en) * 2008-06-06 2011-07-05 Lsi Corporation Systems and methods for synchronous, retimed analog to digital conversion
US8574960B2 (en) * 2010-02-03 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
KR101181310B1 (ko) * 2010-06-30 2012-09-11 에스케이하이닉스 주식회사 램프 신호 발생기 및 이미지 센서
US8193961B2 (en) 2010-09-23 2012-06-05 Lsi Corporation Systems and methods for enhancing analog to digital conversion resolution
KR101648066B1 (ko) * 2010-10-22 2016-08-12 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
US8754799B2 (en) * 2012-01-27 2014-06-17 Analog Devices, Inc. Correlated double-sample differencing within an ADC
CN104333352B (zh) * 2014-11-19 2016-12-07 格科微电子（上海）有限公司 斜坡信号发生电路和图像传感器
US9658666B1 (en) * 2015-12-18 2017-05-23 Intel Corporation Dynamic capacitor modulated voltage regulator
KR102543176B1 (ko) * 2018-07-25 2023-06-14 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001759A (ko) * 1997-06-17 1999-01-15 윤종용 아날로그/디지털 변환기의 커패시터 레이아웃
JP2002232291A (ja) 2001-02-02 2002-08-16 Riniaseru Design:Kk アナログ−デジタル変換器及びこれを用いたイメージセンサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144331A (en) * 1998-04-08 2000-11-07 Texas Instruments Incorporated Analog to digital converter with a differential output resistor-digital-to-analog-converter for improved noise reduction
JP3211793B2 (ja) * 1999-01-08 2001-09-25 日本電気株式会社 Ａｄ変換器
KR100498594B1 (ko) 2000-12-30 2005-07-01 매그나칩 반도체 유한회사 씨모스 이미지 센서
US6400302B1 (en) * 2001-02-26 2002-06-04 Analog Devices, Inc. Quasi-differential successive-approximation structures and methods for converting analog signals into corresponding digital signals
US6563363B1 (en) * 2001-11-02 2003-05-13 Pictos Technologies, Inc. Switched capacitor comparator network
US6885331B2 (en) 2003-09-15 2005-04-26 Micron Technology, Inc. Ramp generation with capacitors
JP3962788B2 (ja) * 2003-10-29 2007-08-22 国立大学法人静岡大学 Ａ／ｄ変換アレイ及びイメージセンサ
US7102558B2 (en) * 2004-08-20 2006-09-05 Microchip Technology Incorporated Five-level feed-back digital-to-analog converter for a switched capacitor sigma-delta analog-to-digital converter
WO2007029786A1 (ja) * 2005-09-07 2007-03-15 National University Corporation Shizuoka University ノイズキャンセル機能付きａ／ｄ変換器
US7403150B1 (en) * 2006-09-20 2008-07-22 Alvand Technologies, Inc. Analog-to-digital converter architecture using a capacitor array structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001759A (ko) * 1997-06-17 1999-01-15 윤종용 아날로그/디지털 변환기의 커패시터 레이아웃
JP2002232291A (ja) 2001-02-02 2002-08-16 Riniaseru Design:Kk アナログ−デジタル変換器及びこれを用いたイメージセンサ

Also Published As

Publication number Publication date
KR20070079793A (ko) 2007-08-08
US7746521B2 (en) 2010-06-29
TW200731678A (en) 2007-08-16
US20070183006A1 (en) 2007-08-09
TWI333744B (en) 2010-11-21

Similar Documents

Publication Publication Date Title
KR100782324B1 (ko) 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법
US6670904B1 (en) Double-ramp ADC for CMOS sensors
US7265706B2 (en) Minimized SAR-type column-wide ADC for image sensors
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
US7230558B2 (en) Column analog-to-digital conversion apparatus and method supporting a high frame rate in a sub-sampling mode
KR100671693B1 (ko) 아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서
US20070279506A1 (en) Solid-state imaging device, method of driving the same, and camera
US8797455B2 (en) Analog-to-digital converter, image sensor including the same, and apparatus including image sensor
US9019409B2 (en) Image sensing device and method for operating the same
US7535398B2 (en) Correlated double-sampling circuit and cyclic analog-to-digital converter including the same
KR19990084630A (ko) 씨모스 이미지 센서 및 그 구동 방법
KR101949980B1 (ko) 이미지 센싱 장치
US10728483B2 (en) Comparator with correlated double sampling scheme, CMOS image sensor including the same, and operating method thereof
US9848154B2 (en) Comparator with correlated double sampling scheme and operating method thereof
KR20000041364A (ko) 씨모스 이미지 센서 및 그 구동 방법
KR100843194B1 (ko) 램프신호 발생회로
US7864229B2 (en) Analog to digital converting device and image pickup device for canceling noise, and signal processing method thereof
JP2004364307A (ja) 画像センサ用の適応型可変利得アナログ−デジタル変換器および変換方法
US9007252B1 (en) Analog to digital conversion method and related analog to digital converter
KR20120036557A (ko) 넓은 동적범위를 갖는 씨모스 이미지 센서 및 이미지 센싱 방법
KR101964404B1 (ko) 아날로그 디지털 변환기 및 이를 사용한 아날로그 디지털 변환 방법
US20090046181A1 (en) Method and apparatus providing improved successive approximation analog-to-digital conversion for imagers
US10742920B2 (en) Image sensor, image-capturing apparatus, and electronic device
KR100594227B1 (ko) 피크 전류가 감소된 인버터를 가지는 저전력 저잡음 비교기
Yung et al. A digital CMOS imager with pixel level analog-to-digital converter and reconfigurable SRAM/counter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111101

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee