KR19990001759A - 아날로그/디지털 변환기의 커패시터 레이아웃 - Google Patents

아날로그/디지털 변환기의 커패시터 레이아웃 Download PDF

Info

Publication number
KR19990001759A
KR19990001759A KR1019970025197A KR19970025197A KR19990001759A KR 19990001759 A KR19990001759 A KR 19990001759A KR 1019970025197 A KR1019970025197 A KR 1019970025197A KR 19970025197 A KR19970025197 A KR 19970025197A KR 19990001759 A KR19990001759 A KR 19990001759A
Authority
KR
South Korea
Prior art keywords
analog
digital
signal
capacitor
digital converter
Prior art date
Application number
KR1019970025197A
Other languages
English (en)
Other versions
KR100252647B1 (ko
Inventor
최희철
강근순
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970025197A priority Critical patent/KR100252647B1/ko
Priority to US09/097,935 priority patent/US5952952A/en
Priority to JP10169605A priority patent/JPH1168050A/ja
Publication of KR19990001759A publication Critical patent/KR19990001759A/ko
Application granted granted Critical
Publication of KR100252647B1 publication Critical patent/KR100252647B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 커패시터 상판의 기생 커패시턴스를 최소화할 수 있는 커패시터 레이아웃에 관한 것으로, 외부로부터 입력된 특정 레벨의 아날로그 신호의 입력 전압을 디지털 신호로 변환하여 출력하는 제 1 아날로그/디지털 변환기와, 외부로부터 기준 전압 또는 접지 전압을 입력받고, 상기 아날로그 신호의 입력 전압을 입력받아, 상기 제 1 아날로그/디지털 변환기로부터 입력된 디지털 신호에 응답하여 상기 아날로그 신호의 입력 전압을 특정 레벨로 증폭하여 출력하는 수단과, 상기 특정 레벨로 증폭된 아날로그 신호를 입력받아 디지털 신호로 변환하여 출력하는 제 2 아날로그/디지털 변환기를 포함하고, 상기 아날로그 신호의 입력 전압을 특정 레벨로 증폭하여 출력하는 수단은, 상기 제 1 아날로그/디지털 변환기로부터 입력된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환 수단과, 상기 특정 레벨의 아날로그 신호 및 상기 디지털/아날로그 변환 수단으로 부터의 아날로그 신호를 입력받는 커패시터 어레이 및, 상기 커패시터 어레이의 출력을 증폭하여 출력하는 수단을 구비하며, 상기 커패시터 어레이는, 서로 소정의 간격으로 이격되어 동일한 방향으로 일렬로 형성된 복수 개의 커패시터 및, 상기 복수 개의 커패시터의 양단에 소정의 거리를 갖도록 형성된 적어도 두 개 이상의 더미 커패시터를 포함한다. 이와 같은 아날로그/디지털 변환기의 커패시터 레이아웃에 의해서, 커패시터 상판의 기생 커패시턴스를 최소화할 수 있고, 또한 커패시터의 배치 면적 및 커패시터 제조 시간의 감소, 그리고 커패시터의 배치 방법을 단순화 할 수 있다.

Description

아날로그/디지털 변환기의 커패시터 레이아웃
본 발명은 커패시터 레이아웃에 관한 것으로, 좀 더 구체적으로는, 커패시터 상판(capacitor top plate)의 기생 커패시턴스(parasitic capacitance)를 최소화할 수 있는 아날로그/디지털 변환기의 커패시터 레이아웃에 관한 것이다.
MOS(Metal Oxide Semiconductor) 공정에서는 양질의 산화막 사용이 가능하고, 이를 이용하여 비교적 정밀한 커패시터를 만들 수 있다. 이러한 MOS 커패시터는 바이너리-웨이티드 래더(binary-weighted ladder) 형태로 구성되어 아날로그/디지털 변환기(analog-to-digital converter), 디지털/아날로그 변환기(digital-to-analog converter), 그리고 필터(filter) 등에 널리 응용된다.
도 1에는 종래 아날로그/디지털 변환기에서 널리 사용되는 바이너리 웨이티드 래더 형태의 모오스 커패시터가 개략적으로 도시되어 있다.
그러나, 도 1에 도시된 사다리 형태의 커패시터들은 비율의 조화(ratio matching)가 매우 중요한데, 실제 제조 공정상의 어려움으로 인하여 다음과 같은 몇 가지 오차 요인들을 갖고 있다.
첫째, 도 1에 참조 번호 △λ로 도시된 바와 같이, 제조 공정의 마스크 공정에서 발생하는 에지 데피니션 에러(edge definition error)로 인해 커패시터의 면적이 정확하게 매칭되지 않고, 둘째, 공정상에서 발생하는 칩의 산화막 두께 기울기(gradient)가 일치되지 않고, 세째, 산화막 위에 겹쳐서 형성되는 메탈에 의한 기생 커패시턴스(parasitic capacitance)성분이 발생되고, 그리고 마지막으로, 커패시터와 각 소자간의 연결에 필요한 메탈 라인(metal line)에 의해 기생 커패시턴스 성분이 발생되는 등의 문제점이 있다.
도 2는 종래 바이너리 웨이티드 커패시터 어레이의 구성을 개략적으로 보이는 도면이다.
도 2에 도시된 커패시터 어레이는, 도 1에 도시된 바이너리 웨이티드 래더 형태의 몇가지 문제점 중, 에지 데피니션 에러에 의한 오차를 제거해 주기 위한 것으로서, 에지 데피니션 에러에 의해 커패시터의 면적이 매칭되지 않는 문제점 및 산화막상에 형성되는 메탈에 의한 기생 커패시턴스 성분의 발생을 최소화할 수 있다. 그러나, 도 2에 도시된 바이너리 웨이티드 커패시터 어레이 형태의 커패시터 배치에서도 산화막의 두께 기울기에 의한 오차 및 메탈 라인에 의한 기생 커패시턴스 성분의 발생은 제거되지 않는다.
이와 같은 문제점을 해결하기 위해 제안된 종래 아날로그/디지털 변환기의 커패시터 배치의 일 예가 도 3에 개략적으로 도시되어 있다.
도 3 및 도 4를 참조하면, 커먼 센트로이드(common centroid) 배치에서는 산화막의 두께 기울기에 의한 오차 요인을 제거하고, 또한 더미 커패시터 및 더미 메탈 라인을 이용하여 전체적인 메탈 라인의 길이의 비를 비슷하게 맞출 수 있기 때문에 메탈 라인에 의한 기생 커패시턴스를 감소시키는 것이 가능하다.
특히, 도 4를 참조하면, 모두 30개의 커패시터(20)중, 상부에 열 방향으로 도시된 9개의 스위치(30)와 메탈 라(40)인을 통해 연결된 커패시터는 가운데 부분의 9개(10) 뿐임을 알 수 있다. 그 외의 커패시터는 실제 사용되지 않는 더미 커패시터이고, 더미 커패시터로부터 연장되고, 상기 스위치와는 연결되지 안은 메탈 라인들이 더미 메탈 라인이다.
그러나, MOS 소자의 제조 공정 기술이 발달함에 따라 보다 더 정밀한 커패시터를 만들 수 있게 되었고, 이에 따라서 전체적인 커패시터의 크기 및 값도 크게 감소되었다.
따라서, 산화막상에 형성되는 메탈 및 메탈 라인(이 두 개의 구성 요소에 의해 기생 커패시턴스가 발생되는 것을 상판 기생 커패시턴스 효과(top plate parasitic capacitance effect)라 함)에 의한 커패시턴스 값이 커패시터에 비해 상대적으로 높은 문제점이 발생된다.
또한, 커먼 센트로이드 배치는 산화막상에 형성되는 메탈에 의한 기생 커패시턴스 성분이 상당 부분 제거되는 것과 달리, 더미 라인(dummy line)을 이용한 메탈 라인에 의한 기생 커패시턴스 성분의 감소는 그리 크지 못하다. 그리고, 커먼 센트로이드 배치는 전체적인 커패시터 배치에 있어서, 많은 시간을 필요로 한다는 문제점을 갖고 있다.
상술한 문제점을 해결하기 위해 제안된 본 발명은, 커패시터 상판의 기생 커패시턴스를 최소화할 수 있는 아날로그/디지털 변환기의 커패시터 레이아웃을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은, 커패시터의 배치 면적을 감소시키고, 커패시터의 배치 방법을 단순화 할 수 있는 아날로그/디지털 변환기의 커패시터 레이아웃을 제공하는 데 있다.
도 1은 종래 아날로그/디지털 변환기의 커패시터 배치의 일 예를 개략적으로 보이는 도면;
도 2는 종래 아날로그/디지털 변환기의 커패시터 배치의 다른 예를 개략적으로 보이는 도면;
도 3은 종래 아날로그/디지털 변환기의 커패시터 배치의 또다른 예를 개략적으로 보이는 도면;
도 4는 도 3에 도시된 커패시터 배치의 적용예를 개략적으로 보이는 레이아웃;
도 5는 파이프라인형 아날로그/디지털 변환기를 개략적으로 보이는 도면;
도 6은 도 5에 도시된 파이프라인형 아날로그/디지털 변환기의 스테이지의 구성을 개략적으로 보이는 도면;
도 7은 본 발명의 실시예에 따른 아날로그/디지털 변환기의 커패시터 배치를 상세하게 보이는 도면;
도 8은 도 7에 도시된 커패시터 배치의 적용예를 개략적으로 보이는 레이아웃.
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 아날로그 신호를 입력받아 디지털 신호로 변환 출력하는 아날로그/디지털 변환기의 커패시터 레이아웃에 있어서, 서로 소정의 간격으로 이격되어 동일한 방향으로 일렬로 형성된 복수 개의 커패시터와; 상기 복수 개의 커패시터의 양단에 소정의 거리를 갖도록 형성된 적어도 두 개 이상의 더미 커패시터를 포함한다.
본 발명의 다른 특징에 의하면, 외부로부터 입력된 특정 레벨의 아날로그 신호의 입력 전압을 디지털 신호로 변환하여 출력하는 제 1 아날로그/디지털 변환기와; 외부로부터 기준 전압 또는 접지 전압을 입력받고, 상기 아날로그 신호의 입력 전압을 입력받아, 상기 제 1 아날로그/디지털 변환기로부터 입력된 디지털 신호에 응답하여 상기 아날로그 신호의 입력 전압을 특정 레벨로 증폭하여 출력하는 수단과; 상기 특정 레벨로 증폭된 아날로그 신호를 입력받아 디지털 신호로 변환하여 출력하는 제 2 아날로그/디지털 변환기를 포함하고, 상기 아날로그 신호의 입력 전압을 특정 레벨로 증폭하여 출력하는 수단은, 상기 제 1 아날로그/디지털 변환기로부터 입력된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환 수단과, 상기 특정 레벨의 아날로그 신호 및 상기 디지털/아날로그 변환 수단으로 부터의 아날로그 신호를 입력받는 커패시터 어레이 및, 상기 커패시터 어레이의 출력을 증폭하여 출력하는 수단을 구비하며, 상기 커패시터 어레이는, 서로 소정의 간격으로 이격되어 동일한 방향으로 일렬로 형성된 복수 개의 커패시터 및, 상기 복수 개의 커패시터의 양단에 소정의 거리를 갖도록 형성된 적어도 두 개 이상의 더미 커패시터를 포함한다.
본 발명의 또 다른 특징에 의하면, 아날로그 신호의 입력 전압을 디지털 신호로 변환하여 출력하는 복수 개의 아날로그/디지털 변환기와; 상기 복수 개의 아날로그/디지털 변환기의 서로 인접한 두 개의 아날로그/디지털 변환기의 사이에 연결되어 일 아날로그/디지털 변환기의 출력 신호를 특정 레벨로 증폭하여 다른 아날로그/디지털 변환기로 출력하는 수단을 포함하고, 상기 일 아날로그/디지털 변환기의 출력 신호를 다른 아날로그/디지털 변환기로 출력하는 수단은, 상기 일 아날로그/디지털 변환기로부터 입력된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환 수단과, 상기 아날로그 신호의 입력 전압 및 상기 디지털/아날로그 변환 수단으로 부터의 아날로그 신호를 입력받는 커패시터 어레이 및, 상기 커패시터 어레이의 출력을 증폭하여 출력하는 수단을 구비하며, 상기 커패시터 어레이는, 서로 소정의 간격으로 이격되어 동일한 방향으로 일렬로 형성된 복수 개의 커패시터 및, 상기 복수 개의 커패시터의 양단에 소정의 거리를 갖도록 형성된 적어도 두 개 이상의 더미 커패시터를 포함한다.
(작용)
이와 같은 아날로그/디지털 변환기의 커패시터 레이아웃에 의해서, 커패시터 상판의 기생 커패시턴스를 최소화할 수 있고, 또한 커패시터의 배치 면적 및 커패시터 제조 시간의 감소, 그리고 커패시터의 배치 방법을 단순화 할 수 있다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부 도면 도 4 및 도 7에 의거해서 상세히 설명한다.
도 8을 참고하면, 본 발명의 바람직한 실시예에 따른 아날로그/디지털 변환기의 커패시터는, 복수 개의 커패시터가 서로 소정의 간격으로 이격되어 동일한 방향으로 일렬로 배열되고, 상기 복수 개의 커패시터의 양단에는 마찬가지로 소정의 거리를 갖도록 적어도 두 개 이상의 더미 커패시터가 배열된다.
도 4에는 일반적인 파이프라인형 아날로그/디지털 변환기가 개략적으로 도시되어 있다.
도 4를 참조하면, 다수 개의 스테이지로 구성된 파이프라인형 아날로그/디지털 변환기는 사용자의 의도에 따라 1개부터 k개 까지의 스테이지의 사용이 가능하다. 다시 말하면, 아날로그 입력 신호를 10 비트의 디지털 신호로 변환한다고 가정할 때, 상기 파이프라인형 아날로그/디지털 변환기의 스테이지는 10 비트용 스테이지를 하나만 사용하여 아날로그 입력 신호를 10 비트의 디지털 신호로 변환할 수도 있고, 또는 각각 2 비트씩 처리하도록 구성되는 2 비트용 스테이지를 5개 연결하여 10 비트의 디지털 신호로 변환할 수도 있다.
도 5에는 도 4에 도시된 파이프라인형 아날로그/디지털 변환기의 스테이지의 구성이 상세하게 도시되어 있다.
도 5를 참조하면, 파이프라인형 아날로그/디지털 변환기의 각 스테이지는, 외부로부터 입력된 특정 레벨의 아날로그 입력 신호를 디지털 신호로 변환하여 출력하는 아날로그/디지털 변환부(100)와, 외부로부터 기준 전압(Vref) 또는 접지 전압(GND)을 입력받고, 아날로그/디지털 변환부(100)로부터 입력된 디지털 신호를 아날로그 신호로 변환하여 출력하는 디지털/아날로그 변환부(220)와, 아날로그 입력 신호 및 아날로그/디지털 변환부(220)의 출력을 입력받는 커패시터 어레이(210)와, 상기 커패시터 어레이(210)로 부터의 출력을 특정 레벨로 증폭하여 출력하는 비교기(230)와, 샘플/홀드부(sample/hold ;240)를 포함하는 구성을 갖는다.
여기에서, 상기 커패시터 어레이는, 서로 소정의 간격으로 이격되어 동일한 방향으로 일렬로 형성된 복수 개의 커패시터 및, 상기 복수 개의 양단에 소정의 거리를 갖도록 형성된 적어도 두 개 이상의 더미 커패시터로 구성된다.
도 7 및 도 8에는 상술한 바와 같은 구성을 갖는 아날로그/디지털 변환기의 커패시터 어레이부의 구성이 개략적으로 도시되어 있다.
도 7 및 도 8을 참조하면, 본 발명의 실시예에 따른 아날로그/디지털 변환기의 커패시터 어레이는, 복수 개의 커패시터(410)가 소정의 거리를 갖도록 서로 이격되어 동일한 방향으로 일렬로 배열되어 있다. 그리고, 상기 복수 개의 커패시터(410)의 양단에는 마찬가지로 소정의 거리를 갖도록 적어도 두 개 이상의 더미 커패시터(420a, 420b)가 형성된다.
또한, 상기 복수 개의 커패시터(410)의 상단에는 다수 개의 스위치(300)가 상기 커패시터들(400)과 동일한 방향으로 배열되어 있는데, 이들 다수 개의 스위치(300) 및 상기 복수 개의 커패시터(410)는 메탈 라인에 의해 상호 전기적으로 접속되어 있고, 상기 더미 커패시터(420a, 420b)는 상기 다수 개의 스위치(300)와 접속되지 않는다.
상술한 바와 같은 아날로그/디지털 변환기의 커패시터 레이아웃에 의해서, 커패시터 상판의 기생 커패시턴스를 최소화할 수 있고, 또한 커패시터의 배치 면적 및 커패시터 제조 시간의 감소, 그리고 커패시터의 배치 방법을 단순화 할 수 있다.

Claims (3)

  1. 아날로그 신호를 입력받아 디지털 신호로 변환 출력하는 아날로그/디지털 변환기의 커패시터 레이아웃에 있어서,
    서로 소정의 간격으로 이격되어 동일한 방향으로 일렬로 형성된 복수 개의 커패시터와;
    상기 복수 개의 커패시터의 양단에 소정의 거리를 갖도록 형성된 적어도 두 개 이상의 더미 커패시터를 포함하는 것을 특징으로 하는 아날로그/디지털 변환기의 커패시터 레이아웃.
  2. 외부로부터 입력된 특정 레벨의 아날로그 신호의 입력 전압을 디지털 신호로 변환하여 출력하는 제 1 아날로그/디지털 변환기(100)와;
    외부로부터 기준 전압(Vref) 또는 접지 전압(GND)을 입력받고, 상기 아날로그 신호의 입력 전압을 입력받아, 상기 제 1 아날로그/디지털 변환기(100)로부터 입력된 디지털 신호에 응답하여 상기 아날로그 신호의 입력 전압을 특정 레벨로 증폭하여 출력하는 수단(200)과;
    상기 특정 레벨로 증폭된 아날로그 신호를 입력받아 디지털 신호로 변환하여 출력하는 제 2 아날로그/디지털 변환기를 포함하고,
    상기 아날로그 신호의 입력 전압을 특정 레벨로 증폭하여 출력하는 수단(200)은, 상기 제 1 아날로그/디지털 변환기(100)로부터 입력된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환 수단(220)과, 상기 특정 레벨의 아날로그 신호 및 상기 디지털/아날로그 변환 수단(220)으로 부터의 아날로그 신호를 입력받는 커패시터 어레이(210) 및, 상기 커패시터 어레이(210)의 출력을 증폭하여 출력하는 수단(230)을 구비하며,
    상기 커패시터 어레이(210)는, 서로 소정의 간격으로 이격되어 동일한 방향으로 일렬로 형성된 복수 개의 커패시터(410) 및, 상기 복수 개의 커패시터(410)의 양단에 소정의 거리를 갖도록 형성된 적어도 두 개 이상의 더미 커패시터(420a, 420b)를 포함하는 아날로그/디지털 변환기의 커패시터 레이아웃.
  3. 아날로그 신호의 입력 전압을 디지털 신호로 변환하여 출력하는 복수 개의 아날로그/디지털 변환기와; 상기 복수 개의 아날로그/디지털 변환기의 서로 인접한 두 개의 아날로그/디지털 변환기의 사이에 연결되어 일 아날로그/디지털 변환기의 출력 신호를 특정 레벨로 증폭하여 다른 아날로그/디지털 변환기로 출력하는 수단(200)을 포함하고,
    상기 일 아날로그/디지털 변환기의 출력 신호를 다른 아날로그/디지털 변환기로 출력하는 수단(200)은, 상기 일 아날로그/디지털 변환기로부터 입력된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환 수단(220)과, 상기 아날로그 신호의 입력 전압 및 상기 디지털/아날로그 변환 수단(220)으로 부터의 아날로그 신호를 입력받는 커패시터 어레이(210) 및, 상기 커패시터 어레이(210)의 출력을 증폭하여 출력하는 수단(230)을 구비하며,
    상기 커패시터 어레이(210)는, 서로 소정의 간격으로 이격되어 동일한 방향으로 일렬로 형성된 복수 개의 커패시터(410)및, 상기 복수 개의 커패시터(410)의 양단에 소정의 거리를 갖도록 형성된 적어도 두 개 이상의 더미 커패시터(420a, 420b)를 포함하는 아날로그/디지털 변환기의 커패시터 레이아웃.
KR1019970025197A 1997-06-17 1997-06-17 스위치/커패시터어레이를구비한아날로그/디지털변환기 KR100252647B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970025197A KR100252647B1 (ko) 1997-06-17 1997-06-17 스위치/커패시터어레이를구비한아날로그/디지털변환기
US09/097,935 US5952952A (en) 1997-06-17 1998-06-16 Switched-capacitor array
JP10169605A JPH1168050A (ja) 1997-06-17 1998-06-17 スイッチドキャパシタアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970025197A KR100252647B1 (ko) 1997-06-17 1997-06-17 스위치/커패시터어레이를구비한아날로그/디지털변환기

Publications (2)

Publication Number Publication Date
KR19990001759A true KR19990001759A (ko) 1999-01-15
KR100252647B1 KR100252647B1 (ko) 2000-04-15

Family

ID=19509866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970025197A KR100252647B1 (ko) 1997-06-17 1997-06-17 스위치/커패시터어레이를구비한아날로그/디지털변환기

Country Status (3)

Country Link
US (1) US5952952A (ko)
JP (1) JPH1168050A (ko)
KR (1) KR100252647B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782324B1 (ko) * 2006-02-03 2007-12-06 삼성전자주식회사 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법
KR100853762B1 (ko) * 2007-02-23 2008-08-22 장동현 유기용제 회수장치

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1294280B1 (it) * 1997-07-25 1999-03-24 Sgs Thomson Microelectronics Struttura di matrice capacitiva avente corretto rapporto capacitivo fra i condensatori componenti, particolarmente per convertitori
US6225678B1 (en) * 1998-12-23 2001-05-01 Microchip Technology Incorporated Layout technique for a matching capacitor array using a continuous top electrode
US6701340B1 (en) 1999-09-22 2004-03-02 Lattice Semiconductor Corp. Double differential comparator and programmable analog block architecture using same
US6362684B1 (en) 2000-02-17 2002-03-26 Lattice Semiconductor Corporation Amplifier having an adjust resistor network
US6424209B1 (en) 2000-02-18 2002-07-23 Lattice Semiconductor Corporation Integrated programmable continuous time filter with programmable capacitor arrays
EP1182778A1 (en) * 2000-07-21 2002-02-27 Semiconductor Ideas to The Market (ItoM) BV Receiver comprising a digitally controlled capacitor bank
US6480137B2 (en) * 2001-02-28 2002-11-12 Texas Instruments Incorporated Method of generating matched capacitor arrays
GB0116083D0 (en) 2001-06-30 2001-08-22 Koninkl Philips Electronics Nv Text entry method and device therefor
US7230503B1 (en) 2002-02-28 2007-06-12 Silicon Laboratories Inc. Imbalanced differential circuit control
US6689643B2 (en) 2002-04-25 2004-02-10 Chartered Semiconductor Manufacturing Ltd. Adjustable 3D capacitor
US6621444B1 (en) * 2002-06-17 2003-09-16 Stmicroelectronics S.R.L. High speed, low power switched-capacitor digital-to-analog converter with a precharge arrangement
US6916750B2 (en) * 2003-03-24 2005-07-12 Kimberly-Clark Worldwide, Inc. High performance elastic laminates made from high molecular weight styrenic tetrablock copolymer
US7161516B2 (en) * 2003-07-22 2007-01-09 Maxim Integrated Products, Inc. Layout of dummy and active cells forming capacitor array in integrated circuit
US7068202B2 (en) * 2003-12-31 2006-06-27 Conexant Systems, Inc. Architecture for an algorithmic analog-to-digital converter
US7190210B2 (en) * 2004-03-25 2007-03-13 Integral Wave Technologies, Inc. Switched-capacitor power supply system and method
US7239194B2 (en) * 2004-03-25 2007-07-03 Integral Wave Technologies, Inc. Trench capacitor power supply system and method
US7265699B1 (en) * 2006-02-28 2007-09-04 Gm Global Technology Operations, Inc. Nine-position resistor ladder switch assembly
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7554789B2 (en) 2006-06-29 2009-06-30 Mediatek Inc. Capacitor array management
US7268720B1 (en) 2006-06-30 2007-09-11 Analog Devices, Inc. Converter networks for generation of MDAC reference signals
US7403147B2 (en) * 2006-11-29 2008-07-22 Sitime Corporation Precision capacitor array
KR100916307B1 (ko) 2007-10-16 2009-09-10 한국전자통신연구원 알고리즈믹 아날로그 디지털 변환 방법 및 장치
FR2945389B1 (fr) * 2009-05-05 2011-06-10 St Ericsson Sa Module de circuit electronique integre a capacite variable
US8193605B2 (en) * 2009-05-07 2012-06-05 United Microelectronics Corp. Bipolar junction transistor integrated with PIP capacitor and method for making the same
US8643141B2 (en) * 2012-04-16 2014-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor array layout arrangement for high matching methodology
WO2015051824A1 (de) 2013-10-08 2015-04-16 Eberhard Karls Universitaet Tuebingen Medizinische Fakultaet Verfahren zur zeitlichen kalibrierung eines geschalteten kondensatorarrays
JP6223227B2 (ja) * 2014-02-26 2017-11-01 パナソニック株式会社 電力増幅装置及び送信機
US10218404B2 (en) 2017-03-29 2019-02-26 Nokia Solutions And Networks Oy Interconnect element circuitry for RF electronics

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200863A (en) * 1977-10-03 1980-04-29 The Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
US4517549A (en) * 1980-08-25 1985-05-14 Oki Electric Industry Co., Ltd. Weighted capacitor analogue-digital converters
JPH0779243B2 (ja) * 1987-04-10 1995-08-23 日本電気株式会社 オ−バ−サンプル形ａ／ｄ変換器
JP2751186B2 (ja) * 1988-03-15 1998-05-18 日本電気株式会社 ディジタル・アナログ変換回路
US4975701A (en) * 1989-11-20 1990-12-04 Sierra Semiconductor Exponential gain control for nonlinear analog-to-digital converter
GB9302881D0 (en) * 1993-02-12 1993-03-31 Pilkington Micro Electronics Programmable switched capacitor circuit
US5684487A (en) * 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782324B1 (ko) * 2006-02-03 2007-12-06 삼성전자주식회사 씨모스 이미지 센서의 아날로그 디지털 변환기 및 아날로그디지털 변환 방법
KR100853762B1 (ko) * 2007-02-23 2008-08-22 장동현 유기용제 회수장치

Also Published As

Publication number Publication date
JPH1168050A (ja) 1999-03-09
US5952952A (en) 1999-09-14
KR100252647B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
KR19990001759A (ko) 아날로그/디지털 변환기의 커패시터 레이아웃
US5929800A (en) Charge integration successive approximation analog-to-digital converter for focal plane applications using a single amplifier
US7345615B2 (en) Cyclic multi-bit A/D conversion array and image sensor
KR970005828B1 (ko) 파이프 라인 구조의 다단 아날로그/디지탈 변환기
US9336347B2 (en) Capacitor array and layout design method thereof
US8957803B2 (en) Capacitive voltage divider
US7394416B2 (en) Analog-digital converter
US5210537A (en) Multi-stage A/D converter
EP1191698B1 (en) Capacitor-array d/a converter including a thermometer decoder and a capacitor array
US5434569A (en) Methods for adjusting the coupling capacitor of a multi-stage weighted capacitor A/D converter
US6229472B1 (en) A/D converter
US6285309B1 (en) Nested pipelined analog-to-digital converter
US7446365B1 (en) Fabricated layered capacitor for a digital-to-analog converter
US6304204B1 (en) Error correction architecture for pipeline analog to digital converters
US6927722B2 (en) Series capacitive component for switched-capacitor circuits consisting of series-connected capacitors
JP4463528B2 (ja) 半導体集積回路装置およびデルタ・シグマａｄ変換装置
KR100285064B1 (ko) 선형성을 향상시키기 위한 멀티플라잉 디지털-아날로그 변환기
US5949156A (en) Precision capacitor ladder using differential equal-perimeter pairs
US5166687A (en) Apparatus and method for enhancing capacitance matching in a multi-stage weighted capacitor a/d converter with conductive shields
US5757303A (en) Multi-bit A/D converter having reduced circuitry
US8149152B2 (en) Capacitor based digital to analog converter layout design for high speed analog to digital converter
KR102274467B1 (ko) 2단계 단일 기울기 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지센서
Sartori et al. MInOSS project
EP0747959A2 (en) Precision capacitor ladder using differential equal-perimeter pairs
JP2001189658A (ja) Ｄ／ａ変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee