KR20110052720A - 전하 영역 합산을 이용하는 이미지 센서 픽셀 - Google Patents

전하 영역 합산을 이용하는 이미지 센서 픽셀 Download PDF

Info

Publication number
KR20110052720A
KR20110052720A KR1020117006915A KR20117006915A KR20110052720A KR 20110052720 A KR20110052720 A KR 20110052720A KR 1020117006915 A KR1020117006915 A KR 1020117006915A KR 20117006915 A KR20117006915 A KR 20117006915A KR 20110052720 A KR20110052720 A KR 20110052720A
Authority
KR
South Korea
Prior art keywords
summing
pixel
floating diffusion
transistor
pixels
Prior art date
Application number
KR1020117006915A
Other languages
English (en)
Other versions
KR101540656B1 (ko
Inventor
크리스토퍼 파크스
Original Assignee
이스트맨 코닥 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이스트맨 코닥 캄파니 filed Critical 이스트맨 코닥 캄파니
Publication of KR20110052720A publication Critical patent/KR20110052720A/ko
Application granted granted Critical
Publication of KR101540656B1 publication Critical patent/KR101540656B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H04N3/1562—Control of the image-sensor operation, e.g. image processing within the image-sensor for selective scanning, e.g. windowing, zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서는 (a) 다수의 픽셀들; 및 (b) 둘 이상의 픽셀들의 합산 노드들을 함께 연결하는 제 1 합산 트랜지스터를 포함하고, 각 픽셀은: (i) 적어도 하나의 광센서; (ii) 플로팅 확산에 상기 광센서를 연결하는 적어도 하나의 전송 게이트; (iii) 상기 플로팅 확산에 연결되는 출력 트랜지스터; (iv) 상기 플로팅 확산과 상기 합산 노드 사이에 연결되는 제 1 리셋 트랜지스터; (v) 상기 합산 노드에 연결되는 제 2 리셋 트랜지스터를 포함한다.

Description

전하 영역 합산을 이용하는 이미지 센서 픽셀{IMAGE SENSOR PIXEL WITH CHARGE DOMAIN SUMMING}
본 발명은 일반적으로 디지털 카메라들 및 다른 유형의 이미징 디바이스들에서 이용하기 위한 전자 이미지 센서들에 관한 것이고, 구체적으로는 광생성 전하의 전하 영역 합산에 관한 것이다.
도 1은 픽셀들(210)의 종래 기술 어레이에 대한 개략도를 도시한다. 각 픽셀(210)은 하나의 포토다이오드(205)를 포함한다. 포토다이오드(205)에 의해 수집된 전하는 트랜지스터(203)에 의해 플로팅 확산(204)으로 전송된다. 트랜지스터(203)는 전송 게이트의 제어 게이트 신호가 활성화될 때 플로팅 확산(204)으로 전하를 전송한다. 트랜지스터들(203)의 전송 게이트 제어 게이트들 모두는 픽셀들(210)의 각 로우 내에서 함께 연결된다. 트랜지스터(202)는 플로팅 확산(204)과 출력 컬럼 신호 와이어 사이의 전압을 버퍼링한다. 픽셀(210)의 몇몇 변형들은 트랜지스터(202)와 컬럼 출력 와이어 사이에 로우 선택 트랜지스터(미도시)를 가질 것이다. 로우 선택 트랜지스터는 또한 트랜지스터(202)와 전력 공급원(또는 어떤 다른 전압원) 와이어 사이에 배치될 수 있다. 리셋 트랜지스터(200)는 플로팅 확산(204)을 전력 공급원 전압으로 리셋하는데 이용된다. 리셋 트랜지스터(200) 게이트들 모두는 픽셀들(210)의 각 로우 내에서 함께 연결된다.
픽셀들 사이에서 광생성 전하를 합산하는 것은 픽셀 어레이의 해상도를 변화시킬 수 있다. 로우를 통해 인접한 플로팅 확산들(204)을 연결하는 트랜지스터들(206)을 활성화하는 것은 플로팅 확산들(204) 상에 저장된 전하를 합산한다. 수직 합산 트랜지스터들(207)을 활성화하는 것은 컬럼들을 따라 전하를 합산한다.
픽셀 어레이가 비디오 애플리케이션들을 위해 보다 높은 프레임 레이트로 판독될 필요가 있을 때 전하의 합산이 요구된다. 그것은 또한 보다 양호한 광 감도를 위해 보다 큰 픽셀을 효율적으로 생성한다. 미국 특허 7,071,980 및 미국 특허 출원 US2006/0274176은 도 1과 유사한 회로들을 이용하는 픽셀 합산의 예들이다. 전하 합산의 이러한 방법은 합산 트랜지스터들(206 및 207)이 플로팅 확산들(204)에 직접 연결되기 때문에 최적이 아니다. 이러한 여분의 트랜지스터들은 플로팅 확산들(204)에 커패시턴스를 추가한다. 플로팅 확산(204) 상의 전압 변화(V)는 식 V=Q/C에 의해 주어지고, 여기서 Q는 전하량이고, C는 플로팅 확산(204) 커패시턴스이다. 합산 트랜지스터들(206 및 207)에 의해 유발되는 플로팅 확산(204)의 증가된 커패시턴스 C는 더 작은 전압 변화(V)를 생성한다. 더 작은 전압 변화는, 어떠한 합산 트랜지스터들도 제공되지 않는 경우보다 작은 양의 광생성 전하를 검출하는 것이 더 어려워질 것을 의미한다.
미국 특허 6,452,153 및 6,878,918은 증가된 플로팅 확산 커패시턴스를 유발하는 합산 트랜지스터들의 문제를 회피한다. 도 2는 종래 기술을 나타내는 개략도를 도시한다.
각 픽셀(310)은 하나의 포토다이오드(305)를 가진다. 포토다이오드(305)에 의해 수집된 전하는 트랜지스터(303)에 의해 플로팅 확산(304)으로 전송된다. 트랜지스터(303)는 전송 게이트 제어 게이트 신호가 활성화될 때 플로팅 확산(304)으로 전하를 전송한다. 트랜지스터들(303)의 전송 게이트 제어 게이트들 모두는 픽셀들(310)의 각 로우 내에서 함께 연결된다. 트랜지스터(302)는 플로팅 확산(304)과 출력 컬럼 신호 와이어 사이의 전압을 버퍼링한다. 픽셀(310)의 몇몇 변형들은 트랜지스터(302)와 컬럼 출력 와이어 사이에 로우 선택 트랜지스터(미도시)를 가질 것이다. 로우 선택 트랜지스터는 또한 트랜지스터(302)와 전력 공급원 와이어(또는 어떤 다른 전압원) 사이에 배치될 수 있다. 리셋 트랜지스터(300)는 플로팅 확산(304)을 전력 공급원 전압으로 리셋하는데 이용된다. 리셋 트랜지스터(300) 게이트들 모두는 픽셀들(310)의 각 로우 내에서 함께 연결된다.
활성화될 때 포토다이오드(305) 사이에서 전하가 공유되도록 하는 수평 합산 트랜지스터들(306) 및 수직 확산 트랜지스터들(307)이 제공된다. 합산 트랜지스터들(306 및 307)은 플로팅 확산(304)이 아닌 포토다이오들(205)에 연결되기 때문에 플로팅 확산(304) 커패시턴스들은 증가되지 않는다.
전하 합산에 대한 이러한 접근의 단점은 합산 트랜지스터들이 턴온될 때 포토다이오드들로부터 모든 전하를 전송하는 것이 매우 어렵다는 점이다. 불완전한 전하 전송은 불량한 신호 선형성 응답 및 이미지 결함들을 유발한다.
미국 특허 6,914,227은 플로팅 확산들로부터 합산 트랜지스터들을 격리시키기 위해 각 픽셀 내로 제 2 증폭기를 삽입함으로써 위에서 언급된 문제점들을 해결한다. 그러나 여분의 증폭기는 신호에 여분의 잡음을 추가한다.
본 발명은 최소로 가능한 플로팅 확산 커패시턴스 및 최소로 가능한 증폭기 신호 잡음으로 픽셀에서 광생성 전하들을 합산하는 것이 바람직함을 발견하였다. 본원에서 기술되는 본 발명은 또한 종래 기술의 단점들을 다룰 것이다.
본 발명의 일 양상에 따르면, 본 발명은 이미지 센서에 속하고, 상기 이미지 센서는: (a) 다수의 픽셀들; 및 (b) 둘 이상의 픽셀들의 합산 노드들을 함께 연결하는 제 1 합산 트랜지스터를 포함하고, 각 픽셀은: (i) 적어도 하나의 광센서; (ii) 플로팅 확산에 상기 광센서를 연결하는 적어도 하나의 전송 게이트; (iii) 상기 플로팅 확산에 연결되는 출력 트랜지스터; (iv) 상기 플로팅 확산과 상기 합산 노드 사이에 연결되는 제 1 리셋 트랜지스터; 및 (v) 상기 합산 노드에 연결되는 제 2 리셋 트랜지스터를 포함한다.
본 발명의 상기 목적들, 특징들 및 장점들 및 다른 목적들, 특징들 및 장점들은 다음 상세한 설명 및 도면들과 함께 취급될 때 보다 명백해질 것이고, 도면에서 가능한 경우 동일한 참조 번호들이 도면들에 공통되는 동일한 특징들을 지정하기 위해 이용되었고, 도면에서:
도 1은 플로팅 확산들 사이에 합산 트랜지스터들을 배치하는 것에 의한 전하 합산을 보여주는 종래 기술의 이미지 센서이다.
도 2는 포토다이오드들 사이에 합산 트랜지스터들을 배치하는 것에 의한 전하 합산을 보여주는 종래 기술의 이미지 센서이다.
도 3은 플로팅 확산으로부터 격리된 합산 노드들 간의 합산 트랜지스터들을 도시하는 본 발명의 선호되는 실시예이다.
도 4a 및 도 4b는 본 발명의 대안적인 실시예들이다.
도 5는 본 발명의 이미지 센서 어레이의 평면도이다.
도 6은 도 5의 이미지 센서 어레이를 포함하는 본 발명의 이미징 시스템이다.
도 3은 본 발명의 선호되는 실시예에 대한 대략도를 도시한다. 각 픽셀(110)은 하나의 포토다이오드(105)를 가진다. 포토다이오드(105)에 의해 수집된 전하는 트랜지스터(103)에 의해 플로팅 확산(104)으로 전송된다. 단지 하나의 포토다이오드(105) 및 전송 트랜지스터(103)만이 도시되지만, 본 발명의 작동 원칙은 공통의 플로팅 확산(104)을 공유하는 추가적인 전송 트랜지스터들 및 포토다이오드들을 픽셀에 추가함에 의해 변경되지 않는다. 트랜지스터(103)는 전송 게이트 제어 게이트 신호가 활성화될 때 플로팅 확산(104)으로 전하를 전송한다. 트랜지스터들(103)의 전송 게이트 제어 게이트들 모두는 픽셀들(110)의 각 로우 내에서 함께 연결된다. 트랜지스터(102)는 플로팅 확산(104)과 출력 컬럼 신호 와이어 사이의 전압을 버퍼링한다. 픽셀(110)의 몇몇 변형들은 트랜지스터(102)와 컬럼 출력 와이어 사이에 로우 선택 트랜지스터(도 4a에 관하여 이후 기술됨)를 가질 것이다. 로우 선택 트랜지스터(도 4b에 관해 기술됨)는 트랜지스터(102)와 전력 공급원 와이어 사이에 배치될 수도 있다. 플로팅 확산(104)을 전력 공급원 전압으로 리셋하기 위한 2개의 리셋 트랜지스터들(100 및 101)이 제공된다. 플로팅 확산(104)은 RG1 및 RG2 신호들 양자 모두가 동시에 활성화될 때 리셋된다. 모든 리셋 트랜지스터(100) 게이트들은 픽셀들(110)의 각 로우 내에서 함께 연결된다. 모든 리셋 트랜지스터(101) 게이트들은 픽셀들(110)의 각 로우 내에서 함께 연결된다.
로우를 따라 각 픽셀의 합산 노드들(108)을 연결하는 수평 합산 트랜지스터들(106)이 제공된다. 컬럼을 따라 각 픽셀의 합산 노드들(108)을 연결하는 수직 합산 트랜지스터들(107)도 제공된다. 합산 노드들(108)이 트랜지스터(101)에 의해 플로팅 확산들(104)로부터 격리되는 점에 주목해야 한다. 합산 트랜지스터들(106 및 107)은 플로팅 확산(104) 커패시턴스를 증가시키지 않는다. 그러므로 본 발명은 종래 기술보다 양호한 낮은 신호 응답을 가질 것이다.
2개의 픽셀들을 합산하기 위해서, 트랜지스터(106) 상의 신호 HB1는 트랜지스터(101) 상의 신호 RG2와 동시에 활성화될 것이다. 이러한 트랜지스터들이 동시에 활성화될 때, 플로팅 확산들은 전하를 합산(공유)할 것이다. 완전한 해상도 판독을 위해 합산 트랜지스터들 및 리셋 트랜지스터들(101)은 활성화되지 않을 것이다. 이러한 회로를 이용하여, 플로팅 확산은 둘 이상의 트랜지스터 드레인들 및 하나의 트랜지스터 게이트 커패시턴스(최소의 가능한 커패시턴스)를 가진다. 이러한 최소 커패시턴스는 주어진 전하량에 대해 플로팅 확산(104) 상의 최대로 가능한 전압 변화를 제공한다. 종래 기술은 플로팅 확산에 연결되는 셋 이상의 드레인들을 가지고, 결과적으로 보다 큰 커패시턴스를 가진다.
포토다이오드(105)가 플로팅 확산 상에 적합한 것보다 더 많은 광생성 전하를 가지는 경우, 합산 트랜지스터들(106 및 107)이 활성화되지 않는 동안 제 1 리셋 트랜지스터(101)는 활성화될 수 있다. 이는 플로팅 확산(104) 커패시턴스를 증가시킬 것이고, 따라서 보다 많은 전하를 보유할 수 있다.
합산 트랜지스터들(106 및 107)은 인접한 픽셀들에 연결될 필요가 없다. 컬러 이미지 센서의 경우, 합산 트랜지스터들(106 및 107)은 동일한 컬러의 픽셀들을 함께 연결하려는 목적으로 픽셀들을 통해 스킵할 수 있다. 합산 트랜지스터들(106 및 107)은 임의의 해상도의 이미지 센서를 형성하기 위해서 임의의 수의 픽셀들을 합산하기 위한 패턴으로 활성화될 수 있다. 모든 합산 트랜지스터들(106 및 107)은 카메라 내의 신속한 노출 미터링의 목적으로 동시에 이미저 내의 각 픽셀을 샘플링하도록 동시에 활성화될 수도 있다. 합산 트랜지스터들(106 및 107)은 또한 전하를 합산함이 없이 플로팅 확산 커패시턴스를 훨씬 더 많이 증가시키기 위해 트랜지스터들(101)과 함께 활성화될 수 있다. 이는 픽셀이 매우 크고 포토다이오드(105)가 많은 양의 전하를 보유하는 경우 수행될 것이다.
도 4a 및 도 4b는 로우 선택 트랜지스터(112)가 추가되는 본 발명의 대안적인 실시예들을 도시한다. 이러한 실시예들은 로우 선택 트랜지스터의 추가를 제외하고는 도 3과 동일하다. 도 4b에서 로우 선택 트랜지스터(112)는 출력 트랜지스터(102)와 전력 공급원 와이어 사이에 배치된다. 도 4a에서 로우 선택 트랜지스터(112)는 출력 트랜지스터(102)와 출력 와이어 사이에 배치된다. 픽셀 합산 동작은 도 3에 대해 기술되었던 것과 동일하다.
도 5를 참조하면, 다수의 픽셀들(110)을 포함하는 픽셀 어레이(405)를 가지는 본 발명의 이미지 센서 어레이(400)가 도시된다. 각 픽셀(110)은 도 3에서 기술된 것과 같은 컴포넌트들을 포함하거나 대안적으로 도 4a 및 도 4b에서 기술된 것과 같은 컴포넌트들을 포함한다. 이미지 센서 어레이(400)는 픽셀들(110)이 배치되는 기판(410)을 포함한다.
도 6을 참조하면, 본 발명의 이미지 센서(1212)와 함께 이용될 수 있는 이미징 시스템의 블록 다이어그램이 도시된다. 이미징 시스템(1200)은 디지털 카메라 폰(1202) 및 컴퓨팅 디바이스(1204)를 포함한다. 디지털 카메라 폰(1202)은 본 발명을 통합하는 이미지 센서를 이용할 수 있는 이미지 캡처 디바이스의 예이다. 예를 들어 디지털 스틸 카메라들 및 디지털 비디오 캠코더들과 같은 다른 유형의 이미지 캡처 디바이스들이 본 발명과 함께 이용될 수 있다.
디지털 카메라 폰(1202)은 본 발명에 따른 실시예에서 휴대가능, 핸드헬드, 배터리-작동 디바이스이다. 디지털 카메라 폰(1202)은 메모리(1206)에 저장되는 디지털 이미지들을 생성하고, 이러한 메모리는 예를 들어 내장 플래시 EPROM 메모리 또는 탈착가능한 메모리 카드일 수 있다. 자기 하드 드라이브들, 자기 테이프 또는 광학 디스크들과 같은 다른 유형의 디지털 이미지 저장 매체가 메모리(1206)를 구현하는데 대안적으로 이용될 수 있다.
디지털 카메라 폰(1202)은 장면(scene)(미도시)으로부터의 빛을 이미지 센서(1212)의 이미지 센서 어레이(400) 상으로 포커싱하기 위해 렌즈(1208)를 이용한다. 이미지 센서 어레이(400)는 본 발명에 따른 실시예에서 베이어(Bayer) 컬러 필터 패턴을 이용하여 컬러 이미지 정보를 제공한다. 이미지 센서 어레이(400)는 타이밍 생성기(1214)에 의해 제어되고, 이러한 타이밍 생성기(1214)는 또한 주변 조명이 어두울 때 장면을 조명하기 위해 플래시(1216)를 제어한다.
이미지 센서 어레이(400)로부터 출력되는 아날로그 출력 신호들은 증폭되고 아날로그-디지털(A/D) 컨버터 회로(1218)에 의해 디지털 데이터로 변환된다. 디지털 데이터는 버퍼 메모리(1220)에 저장되고 이후 디지털 프로세서(1222)에 의해 처리된다. 디지털 프로세서(1222)는 플래시 EPROM 메모리일 수 있는 펌웨어 메모리(1224)에 저장된 펌웨어에 의해 제어된다. 디지털 프로세서(1222)는 실시간 클럭(1226)을 포함하고, 이러한 클럭은 디지털 카메라 폰(1202) 및 디지털 프로세서(1222)가 낮은 전력 상태에 있을 때에도 날짜 및 시간을 맞추어 준다. 처리된 디지털 이미지 파일들은 메모리(1206)에 저장된다. 메모리(1206)는 또한, 예를 들어 음악 파일들(예를 들어, MP3 파일들), 호출음들, 전화 번호들, 캘린더들 및 해야 할 일 목록들과 같은 다른 유형의 데이터를 저장할 수 있다.
본 발명에 따른 일 실시예에서, 디지털 카메라 폰(1202)은 스틸 이미지들을 캡처한다. 디지털 프로세서(1222)는 렌더링된 sRGB 이미지 데이터를 생성하기 위해 컬러 및 톤 보정이 뒤따르는 컬러 보간(interpolation)을 수행한다. 렌더링된 sRGB 이미지 데이터는 그 후 압축되고 메모리(1206)에 이미지 파일로 저장된다. 단지 예로서, 이미지 데이터는 JPEG 포맷에 따라 압축될 수 있고, 이러한 포맷은 공지된 "Exif" 이미지 포맷을 이용한다. 이러한 포맷은 다양한 TIFF 태그들을 이용하여 특정 이미지 메타데이터를 저장하는 Exif 애플리케이션 세그먼트를 포함한다. 개별 TIFF 태그들은 예를 들어 사진이 캡처된 날짜 및 시간, 렌즈 f/넘버 및 다른 카메라 설정들을 저장하고 이미지 캡션들을 저장하기 위해 이용될 수 있다.
디지털 프로세서(1222)는 본 발명에 따른 실시예에서 사용자에 의해 선택되는 다양한 이미지 크기들을 생성한다. 하나의 이러한 크기는 저-해상도 "썸네일" 크기 이미지이다. 썸네일-크기 이미지들을 생성하는 것은 Kuchta 등의, 발명의 명칭이 "Electronic Still Camera Providing Multi-Format Storage Of Full And Reduced Resolution Images"인, 공동 양도된 US 특허 제5,164,831호에서 기술된다. 썸네일 이미지는 RAM 메모리(1228)에 저장되고 디스플레이(1230)로 공급되며, 이러한 디스플레이는 예를 들어, 능동 매트릭스 LCD 또는 유기 발광 다이오드(OLED)일 수 있다. 썸네일 크기 이미지들을 생성하는 것은 캡처된 이미지들이 컬러 디스플레이(1230) 상에서 신속히 리뷰될 수 있게 한다.
본 발명에 따른 또 다른 실시예에서, 디지털 카메라 폰(1202)은 또한 비디오 클립들을 생성하고 저장한다. 비디오 클립은 보다 낮은 해상도 비디오 이미지 프레임을 생성하기 위해 이미지 센서 어레이(1210)의 다수의 픽셀들을 합산함으로써(예를 들어, 이미지 센서 어레이(1210)의 각 4 컬럼 × 4 로우 영역 내에서 동일한 컬러의 픽셀들을 합산함으로써) 생성된다. 비디오 이미지 프레임들은 정기적인 간격들로, 예를 들어 초당 15 프레임 판독(readout) 속도를 이용하여, 이미지 센서 어레이(1210)로부터 판독된다.
오디오 코덱(1232)은 디지털 프로세서(1222)에 연결되고 마이크로폰(Mic)(1234)으로부터 오디오 신호를 수신한다. 오디오 코덱(1232)은 또한 스피커(1236)로 오디오 신호를 제공한다. 이러한 컴포넌트들은 비디오 시퀀스 또는 스틸 이미지와 함께, 전화 통화들을 위해서 그리고 오디오 트랙을 녹음 또는 재생하기 위해서 이용된다.
스피커(1236)는 또한 본 발명에 따른 실시예에서 사용자에게 착신 전화 호출을 알리는데 이용된다. 이것은 펌웨어 메모리(1224)에 저장된 표준 호출음을 이용하여, 또는 모바일 폰 네트워크(1238)로부터 다운로드되어 메모리(1206)에 저장된 커스텀 호출음을 이용함으로써 수행될 수 있다. 부가적으로 진동 디바이스(미도시)가 착신 전화 호출에 대한 묵음(예를 들어, 들을 수 없는) 통지를 제공하는데 이용될 수 있다.
디지털 프로세서(1222)는 무선 모뎀(1240)에 연결되고, 이러한 모뎀은 디지털 카메라 폰(1202)으로 하여금 무선 주파수(RF) 채널(1242)을 통해 정보를 송신 및 수신하도록 한다. 무선 모뎀(1240)은 3GSM 네트워크와 같은 또 다른 RF 링크(미도시)를 이용하여 모바일 폰 네트워크(1238)와 통신한다. 모바일 폰 네트워크(1238)는 사진 서비스 제공자(1244)와 통신하고, 이러한 제공자는 디지털 카메라 폰(1202)으로부터 업로드된 디지털 이미지들을 저장한다. 컴퓨팅 디바이스(1204)를 포함하는 다른 디바이스들은 인터넷(1246)을 통해 이러한 이미지들에 액세스한다. 모바일 폰 네트워크(1238)는 또한 본 발명에 따른 실시예에서 통상의 전화 서비스를 제공하기 위해 표준 전화 네트워크(미도시)에 연결한다.
그래픽 사용자 인터페이스(미도시)는 디스플레이(1230) 상에 표시되고 사용자 컨트롤들(1248)에 의해 제어된다. 사용자 컨트롤들(1248)은 본 발명에 따른 실시예들에서 전화 번호를 다이얼하기 위한 전용 푸쉬 버튼들(예를 들어, 전화 키패드), 모드를 설정하기 위한 컨트롤(예를 들어, "전화" 모드, "캘린더" 모드, "카메라" 모드), 4-방향 컨트롤(상, 하, 좌, 우)을 포함하는 조이스틱 제어기 및 푸쉬-버튼 센터 "OK" 또는 "선택" 스위치를 포함한다.
도크(1250)는 디지털 카메라 폰(1202) 내의 배터리들(미도시)을 충전한다. 도크(1250)는 도크 인터페이스(1252)를 통해 컴퓨팅 디바이스(1204)에 디지털 카메라 폰(1202)을 연결시킨다. 도크 인터페이스(1252)는 본 발명에 따른 실시예들에서 USB 인터페이스와 같은 유선 인터페이스로 구현된다. 대안적으로 본 발명에 따른 다른 실시예들에서, 도크 인터페이스(1252)는 블루투스 또는 IEEE 802.11b 무선 인터페이스와 같은 무선 인터페이스로서 구현된다. 도크 인터페이스(1252)는 메모리(1206)로부터 컴퓨팅 디바이스(1204)로 이미지들을 다운로드하는데 이용된다. 도크 인터페이스(1252)는 또한 컴퓨팅 디바이스(1204)로부터 디지털 카메라 폰(1202) 내의 메모리(1206)로 캘린더 정보를 전송하는데 이용된다.
100 리셋 트랜지스터
101 리셋 트랜지스터
102 트랜지스터
103 트랜지스터
104 플로팅 확산
105 포토다이오드
106 합산 트랜지스터
107 합산 트랜지스터
108 합산 노드들
110 픽셀
112 로우 선택 트랜지스터
200 리셋 트랜지스터
202 트랜지스터
203 트랜지스터
204 플로팅 확산
205 포토다이오드
206 합산 트랜지스터
207 합산 트랜지스터
210 픽셀
300 리셋 트랜지스터
302 트랜지스터
303 트랜지스터
304 플로팅 확산
305 포토다이오드
306 합산 트랜지스터들
307 합산 트랜지스터들
310 픽셀
400 이미지 센서 어레이
405 픽셀 어레이
410 기판
1200 이미징 시스템
1202 디지털 카메라 폰
1204 컴퓨팅 디바이스
1206 메모리
1208 렌즈
1212 이미지 센서
1214 타이밍 생성기
1216 플래시
1218 A/D 컨버터 회로
1220 버퍼 메모리
1222 디지털 프로세서
1224 펌웨어 메모리
1226 클럭
1228 RAM 메모리
1230 컬러 디스플레이
1232 오디오 코덱
1234 마이크로폰
1236 스피커
1238 모바일 폰 네트워크
1240 무선 모뎀
1242 RF 채널
1244 사진 서비스 제공자
1246 인터넷
1248 사용자 컨트롤들
1250 도크
1252 도크 인터페이스

Claims (10)

  1. 이미지 센서로서,
    (a) 다수의 픽셀들; 및
    (b) 둘 이상의 픽셀들의 합산 노드들을 함께 연결하는 제 1 합산 트랜지스터
    를 포함하고, 각 픽셀은:
    (i) 적어도 하나의 광센서;
    (ii) 플로팅 확산에 상기 광센서를 연결하는 적어도 하나의 전송 게이트;
    (iii) 상기 플로팅 확산에 연결되는 출력 트랜지스터;
    (iv) 상기 플로팅 확산과 상기 합산 노드 사이에 연결되는 제 1 리셋 트랜지스터; 및
    (v) 상기 합산 노드에 연결되는 제 2 리셋 트랜지스터
    를 포함하는, 이미지 센서.
  2. 제 1 항에 있어서,
    둘 이상의 픽셀들의 합산 노드들을 함께 연결하는 제 2 합산 트랜지스터를 더 포함하는,
    이미지 센서.
  3. 제 1 항에 있어서,
    상기 출력 트랜지스터에 연결되는 각 픽셀 내의 로우(row) 선택 트랜지스터를 더 포함하는,
    이미지 센서.
  4. 둘 이상의 픽셀들로부터 전하를 합산하기 위한 방법으로서,
    상기 방법은:
    (a) 각 픽셀에서 적어도 하나의 광센서를 제공하는 단계;
    (b) 각 픽셀에서 플로팅 확산에 상기 광센서를 연결하는 적어도 하나의 전송 게이트를 제공하는 단계;
    (c) 각 픽셀에서 상기 플로팅 확산에 연결되는 출력 트랜지스터를 제공하는 단계;
    (d) 각 픽셀에서 상기 플로팅 확산과 합산 노드 사이에 연결되는 제 1 리셋 트랜지스터를 제공하는 단계;
    (e) 각 픽셀에서 상기 합산 노드에 연결되는 제 2 리셋 트랜지스터를 제공하는 단계;
    (f) 둘 이상의 픽셀들의 합산 노드들을 함께 연결하는 하나 이상의 합산 트랜지스터들을 제공하는 단계; 및
    (g) 둘 이상의 픽셀들 사이에서 전하를 합산하기 위해 각 픽셀에서 상기 제 1 리셋 트랜지스터 및 상기 합산 트랜지스터들 중 하나 이상을 활성화하는 단계
    를 포함하는, 둘 이상의 픽셀들로부터 전하를 합산하기 위한 방법.
  5. 제 4 항에 있어서,
    단계 (g)가 제거되고 각 픽셀 내의 상기 플로팅 확산 전압이 샘플링될 때 각 픽셀 내의 상기 제 1 리셋 트랜지스터를 활성화하고 상기 합산 트랜지스터들 중 하나 이상을 비활성화하는 단계를 더 포함하는,
    둘 이상의 픽셀들로부터 전하를 합산하기 위한 방법.
  6. 제 4 항에 있어서,
    단계 (g)가 제거되고 각 픽셀 내의 픽셀 플로팅 확산 전압이 샘플링될 때 각 픽셀 내의 상기 제 1 리셋 트랜지스터 및 상기 합산 트랜지스터를 비활성화하는 단계를 더 포함하는,
    둘 이상의 픽셀들로부터 전하를 합산하기 위한 방법.
  7. 제 4 항에 있어서,
    단계 (g)가 제거되고 상기 플로팅 확산을 전력 공급원 전압으로 리셋하기 위해 동시에 각 픽셀 내의 상기 제 1 및 제 2 리셋 트랜지스터들을 활성화하는 단계를 더 포함하는,
    둘 이상의 픽셀들로부터 전하를 합산하기 위한 방법.
  8. 카메라로서,
    이미지 센서를 포함하고, 상기 이미지 센서는:
    (a) 다수의 픽셀들; 및
    (b) 둘 이상의 픽셀들의 합산 노드들을 함께 연결하는 제 1 합산 트랜지스터
    를 포함하고, 각 픽셀은:
    (i) 적어도 하나의 광센서;
    (ii) 플로팅 확산에 상기 광센서를 연결하는 적어도 하나의 전송 게이트;
    (iii) 상기 플로팅 확산에 연결되는 출력 트랜지스터;
    (iv) 상기 플로팅 확산과 상기 합산 노드 사이에 연결되는 제 1 리셋 트랜지스터; 및
    (v) 상기 합산 노드에 연결되는 제 2 리셋 트랜지스터
    를 포함하는, 카메라.
  9. 제 8 항에 있어서,
    둘 이상의 픽셀들의 합산 노드들을 함께 연결하는 제 2 합산 트랜지스터를 더 포함하는,
    카메라.
  10. 제 8 항에 있어서,
    상기 출력 트랜지스터에 연결되는 각 픽셀 내의 로우 선택 트랜지스터를 더 포함하는,
    카메라.
KR1020117006915A 2008-08-26 2009-08-24 전하 영역 합산을 이용하는 이미지 센서 픽셀 KR101540656B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/198,264 US7777171B2 (en) 2008-08-26 2008-08-26 In-pixel summing of charge generated by two or more pixels having two reset transistors connected in series
US12/198,264 2008-08-26

Publications (2)

Publication Number Publication Date
KR20110052720A true KR20110052720A (ko) 2011-05-18
KR101540656B1 KR101540656B1 (ko) 2015-07-30

Family

ID=41278890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117006915A KR101540656B1 (ko) 2008-08-26 2009-08-24 전하 영역 합산을 이용하는 이미지 센서 픽셀

Country Status (7)

Country Link
US (1) US7777171B2 (ko)
EP (1) EP2321959B1 (ko)
JP (1) JP5562959B2 (ko)
KR (1) KR101540656B1 (ko)
CN (1) CN102132558B (ko)
TW (1) TWI496464B (ko)
WO (1) WO2010027420A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780236B2 (en) 2011-06-24 2014-07-15 Canon Kabushiki Kaisha Imaging apparatus for correcting noise when a quantity of pixels in an invalid pixel area is small
KR102012767B1 (ko) * 2018-03-14 2019-08-21 (주) 픽셀플러스 이미지 센서

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8130302B2 (en) * 2008-11-07 2012-03-06 Aptina Imaging Corporation Methods and apparatus providing selective binning of pixel circuits
US8913166B2 (en) 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
EP2512126B1 (en) * 2010-06-01 2018-07-25 Boly Media Communications (Shenzhen) Co., Ltd Multispectral photoreceptive device and sampling method thereof
JP5746496B2 (ja) * 2010-12-03 2015-07-08 キヤノン株式会社 撮像装置
JP5885403B2 (ja) * 2011-06-08 2016-03-15 キヤノン株式会社 撮像装置
FR2977371B1 (fr) * 2011-06-30 2013-08-02 Trixell Matrice de pixels a groupements programmables
US9091666B2 (en) * 2012-02-09 2015-07-28 Kla-Tencor Corp. Extended defect sizing range for wafer inspection
US20130256510A1 (en) * 2012-03-29 2013-10-03 Omnivision Technologies, Inc. Imaging device with floating diffusion switch
JP2014209696A (ja) 2012-07-23 2014-11-06 ソニー株式会社 固体撮像装置、信号読み出し方法、および電子機器
JP6091218B2 (ja) * 2013-01-08 2017-03-08 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法。
JP2015015596A (ja) * 2013-07-04 2015-01-22 キヤノン株式会社 撮像装置及びその駆動方法
KR20230107410A (ko) 2013-11-18 2023-07-14 가부시키가이샤 니콘 고체 촬상 소자 및 촬상 장치
TWI539816B (zh) * 2013-12-25 2016-06-21 恆景科技股份有限公司 影像感測器
CN104767946B (zh) * 2014-01-02 2018-04-06 恒景科技股份有限公司 影像传感器
JP6075646B2 (ja) 2014-03-17 2017-02-08 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
US9720109B2 (en) * 2014-12-24 2017-08-01 General Electric Company Systems and methods for minimizing silicon photomultiplier signal propagation delay dispersion and improve timing
WO2018062303A1 (ja) * 2016-09-29 2018-04-05 株式会社ニコン 撮像素子および電子カメラ
KR102406996B1 (ko) * 2017-04-07 2022-06-08 삼성전자주식회사 이미지 센서
US11445129B2 (en) 2018-03-09 2022-09-13 Imasenic Advanced Imaging, S.L. Binning pixels
JP7329318B2 (ja) * 2018-10-25 2023-08-18 ソニーグループ株式会社 固体撮像装置及び撮像装置
JP7439772B2 (ja) * 2019-10-25 2024-02-28 株式会社ニコン 撮像素子及び撮像装置
US11468146B2 (en) 2019-12-06 2022-10-11 Globalfoundries U.S. Inc. Array of integrated pixel and memory cells for deep in-sensor, in-memory computing
US11195580B2 (en) * 2020-02-26 2021-12-07 Globalfoundries U.S. Inc. Integrated pixel and two-terminal non-volatile memory cell and an array of cells for deep in-sensor, in-memory computing
US11653122B2 (en) * 2020-03-13 2023-05-16 Sony Semiconductor Solutions Corporation Solid-state image capturing element with floating diffusion layers processing a signal undergoing pixel addition

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164831A (en) 1990-03-15 1992-11-17 Eastman Kodak Company Electronic still camera providing multi-format storage of full and reduced resolution images
US5541402A (en) * 1994-10-17 1996-07-30 At&T Corp. Imaging active pixel device having a non-destructive read-out gate
EP1102323B1 (en) 1999-11-19 2012-08-15 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Method for detecting electromagnetic radiation using an optoelectronic sensor
EP2290952A3 (en) 2000-07-27 2011-08-17 Canon Kabushiki Kaisha Image sensing apparatus
JP3890207B2 (ja) * 2001-06-25 2007-03-07 キヤノン株式会社 撮像装置および撮像システム
US6914227B2 (en) 2001-06-25 2005-07-05 Canon Kabushiki Kaisha Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
FR2839841A1 (fr) * 2002-05-17 2003-11-21 St Microelectronics Sa Pixel actif cmos a bruit reduit
US6878918B2 (en) 2003-01-09 2005-04-12 Dialdg Semiconductor Gmbh APS pixel with reset noise suppression and programmable binning capability
JP5066704B2 (ja) * 2005-02-04 2012-11-07 国立大学法人東北大学 固体撮像装置、および固体撮像装置の動作方法
WO2006124592A2 (en) 2005-05-12 2006-11-23 California Institute Of Technology Linear dynamic range enhancement in a cmos imager
CN101213829A (zh) * 2005-06-01 2008-07-02 伊斯曼柯达公司 具有可选择装仓的cmos图像传感器像素
US7705900B2 (en) 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
JP2007150008A (ja) * 2005-11-29 2007-06-14 Nikon Corp 固体撮像装置
US7427790B2 (en) * 2007-01-19 2008-09-23 Eastman Kodak Company Image sensor with gain control
JP4941131B2 (ja) * 2007-06-30 2012-05-30 株式会社ニコン 固体撮像素子及び電子カメラ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780236B2 (en) 2011-06-24 2014-07-15 Canon Kabushiki Kaisha Imaging apparatus for correcting noise when a quantity of pixels in an invalid pixel area is small
KR101494243B1 (ko) * 2011-06-24 2015-02-17 캐논 가부시끼가이샤 촬상장치 및 그 구동방법
KR102012767B1 (ko) * 2018-03-14 2019-08-21 (주) 픽셀플러스 이미지 센서

Also Published As

Publication number Publication date
EP2321959A1 (en) 2011-05-18
TW201015995A (en) 2010-04-16
KR101540656B1 (ko) 2015-07-30
JP2012501578A (ja) 2012-01-19
US7777171B2 (en) 2010-08-17
JP5562959B2 (ja) 2014-07-30
CN102132558A (zh) 2011-07-20
EP2321959B1 (en) 2017-08-16
TWI496464B (zh) 2015-08-11
CN102132558B (zh) 2014-04-09
WO2010027420A1 (en) 2010-03-11
US20100051784A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
KR101540656B1 (ko) 전하 영역 합산을 이용하는 이미지 센서 픽셀
JP5562949B2 (ja) ハイダイナミックレンジのイメージセンサ
US7965329B2 (en) High gain read circuit for 3D integrated pixel
TWI489863B (zh) 具有分享處理之多重影像感測系統及其操作方法
KR20100129780A (ko) 2개의 웨이퍼들을 가지는 능동 픽셀 센서
JP5343128B2 (ja) 広開口画像センサ画素
US8134630B2 (en) System and method for draining residual charge from charge-coupled device (CCD) shift registers in image sensors having reset drains
US20090283665A1 (en) Image sensor with an aligned optical assembly

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 5