KR101494243B1 - 촬상장치 및 그 구동방법 - Google Patents

촬상장치 및 그 구동방법 Download PDF

Info

Publication number
KR101494243B1
KR101494243B1 KR20120064794A KR20120064794A KR101494243B1 KR 101494243 B1 KR101494243 B1 KR 101494243B1 KR 20120064794 A KR20120064794 A KR 20120064794A KR 20120064794 A KR20120064794 A KR 20120064794A KR 101494243 B1 KR101494243 B1 KR 101494243B1
Authority
KR
South Korea
Prior art keywords
pixels
signal
pixel
pixel region
output
Prior art date
Application number
KR20120064794A
Other languages
English (en)
Other versions
KR20130007432A (ko
Inventor
미에 이시이
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20130007432A publication Critical patent/KR20130007432A/ko
Application granted granted Critical
Publication of KR101494243B1 publication Critical patent/KR101494243B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/13Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/88Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

촬상소자를 구비한 촬상장치를 제공한다. 각각이 광전 변환부를 갖는 복수의 유효화소가 배치된 유효화소영역, 상기 유효화소영역의 출력 신호를 보정하기 위한 기준 신호를 출력하는 기준화소영역을 포함하며 행방향 및 열방향으로 배열된 복수의 화소로 이루어진 화소배열과, 상기 열방향에 있어서의 상기 복수의 화소의 출력을 가산하는 가산부를 구비한 촬상소자를 구비한 촬상장치로서, 상기 가산부는, 상기 가산부가 상기 열방향에 있어서의 상기 복수의 화소의 출력을 가산하는 경우에, 상기 복수의 기준 화소의 출력을 가산하지 않는다. 이렇게 하여, 적은 수의 비유효 화소영역에서도 효과적으로 노이즈를 보정할 수 있다.

Description

촬상장치 및 그 구동방법{IMAGING APPARATUS AND DRIVING METHOD FOR THE SAME}
본 발명은, 촬상소자(image sensor)를 구비한 촬상장치에 관한 것이다.
최근, 디지털 카메라나 비디오카메라에는 상보적 금속 산화물 반도체(CMOS) 촬상소자가 사용되는 경우가 많다. 그렇지만, CMOS촬상소자에는 여러 가지 노이즈가 발생한다. 예를 들면, 암전류 노이즈, 판독 회로에 기인하는 고정 패턴 노이즈, 또는 촬상소자 고유의 매우 작은 결함에 의한 화소결함은, 화질열화의 요인이 된다.
그 대책으로서, 촬상소자에서 차광된 비유효 화소영역을 설정하고, 비유효 화소영역의 화소신호를 평균화한 신호를 사용해서 유효 화소영역의 화소신호에 대한 산술연산을 행하는 방법이 제안되어 있다. 도 11은, CMOS촬상소자의 화소영역의 구성 예를 도시한 도면이다. CMOS촬상소자는, 수평 옵티컬 블랙(HOB)화소영역(1101) 및 수직 옵티컬 블랙(VOB)화소영역(1102)으로 이루어진 비유효 화소영역과, 유효화소영역(1103)을 구비한다.
도 12는, CMOS촬상소자의 배치 구성 예를 나타내는 블록도다. 설명의 간략화를 위해, 3×3의 9화소만이 도시되어 있다. 실제로는, 그 구성은, 수백만 화소이상을 구비한다. 수직 시프트 레지스터(1301)는, 행선택 선Pres1, Ptx1 및 Psel1의 신호를 화소영역(1300)에 출력한다. 화소영역(1300)의 홀수열의 화소에서 발생한 화소신호는, 수직신호선(1308a, 1308c)에 출력된다. 짝수열의 화소에서 발생한 화소신호는, 수직신호선(1308b)에 출력된다. 전류원(1307a∼1307c)은, 각 수직신호선(1308a∼1308c)에 부하로서 접속되어 있다.
채널1(CH1) 및 채널2(CH2)에 각각 대응한 판독 회로(1302,1310)에는, 수직신호선(1308a∼1308c)에 출력된 전하신호가 입력된다. 각 채널의 화소신호를 n채널 금속 산화물 반도체(MOS) 트랜지스터(1303a∼1303c)를 거쳐서 차동증폭기(1305,1311)에 출력한다. 각 채널의 노이즈 신호는 n채널 금속 산화물 반도체(MOS) 트랜지스터(1304a∼1304c)를 거쳐서 차동증폭기(1305,1311)에 출력된다.
수평 시프트 레지스터(1306, 1309)는, 트랜지스터1303a∼1303c, 1304a∼1304c의 온/오프를 제어한다. 차동증폭기(1305,1311)는, 화소신호와 노이즈 신호간의 차분을 출력한다. 이렇게 화소신호와 노이즈 신호간의 차분을 취득하는 것에 의해, CMOS촬상소자 고유의 노이즈를 제거한 출력 신호를 취득할 수 있다.
수직신호선에 부하로서 접속된 전류원이나, 각 채널의 판독 회로의 특성에 변동이 있으면, 열마다 거의 균일한 레벨 차이가 발생하여, 수직방향(열방향)으로 연기된 스트릭(streak)형의 패턴 노이즈가 되어서 나타난다. 이 수직방향(열방향)으로 연기된 스트릭형의 패턴 노이즈는, 수직출력 선 이후의 경로의 특성 변동에 의한 열 고유의 노이즈이기 때문에, 도 11에 나타낸 VOB화소의 신호를 사용해서 보정할 수 있다. 구체적으로, 일본국 공개특허공보 특개2002-016841호에는, 복수행의 VOB화소로부터의 출력 신호에 의거하여 생성한 보정 데이터를 사용하여, 고정 패턴 노이즈를 캔슬하는 방법이 개시되어 있다. 상술한 보정방법에 의해 수직방향(열방향)으로 연기된 스트릭형의 패턴 노이즈를 보정하는 경우, 랜덤 노이즈나 결함 화소신호의 영향을 경감해서 보정신호의 신뢰성을 향상시키기 위해서는, VOB화소의 어느 정도의 행수를 설치해야 한다.
화상 데이터의 저화소화를 이루기 위해서, 촬상소자의 내부에서 수직방향(열방향)에 있어서의 화소 가산처리가 행해진다. 이 화소 가산 처리에서는, 일본국 공개특허공보 특개2005-86657호에는 열 판독 회로의 용량부에 가산하는 방법이 개시되어 있고, 일본국 공개특허공보 특개2010-34895호에는 광전변환부와 접속된 부유 확산영역(FD)에서 가산하는 방법이 개시되어 있다.
수직방향(열방향)에 있어서의 화소 가산 처리를 행하는 경우, VOB화소를 포함하는 비유효 화소영역에 있어서도 유효화소영역의 경우와 같이 화소 가산 처리를 행해야 한다. 특히, FD영역에서 화소 가산을 실행하는 경우, 가산 구동시와 비가산 구동시간의 FD용량의 차이 때문에, 전하신호에 포함된 암전류의 신호레벨도 가산 구동시와 비가산 구동시에 다르다. 이 때문에, 비유효 화소영역에서 유효 화소영역의 경우와 같이 화소 가산 처리를 실행해서 보정신호를 발생하지 않으면, 옳은 보정처리를 행할 수 없다.
한층 더, 화소 가산 처리를 행했을 경우에도 신뢰성이 높은 보정 데이터를 산출하기 위해서는, 보다 많은 화소를 설치해야 해서, 칩 면적이 증대하는 문제가 생겼다.
본 발명은, 화소 가산 처리 기능을 갖는 촬상소자에 있어서도, 비유효 화소영역의 화소수가 적은 구성으로도, 효과적으로 수직방향(열방향)의 고정 패턴 노이즈나 암전류 노이즈를 보정할 수 있는 촬상장치를 대상으로 삼는다.
본 발명의 일 국면에 따른 촬상장치는, 각각이 광전 변환부를 갖는 복수의 유효화소가 배치된 유효화소영역, 상기 유효화소영역의 출력 신호를 보정하기 위한 기준 신호를 출력하는 기준화소영역을 포함하며 행방향 및 열방향으로 배열된 복수의 화소로 이루어진 화소배열과, 상기 열방향에 있어서의 상기 복수의 화소의 출력을 가산하는 가산부를 구비한 촬상소자를 구비한 촬상장치로서, 상기 가산부는, 상기 가산부가 상기 열방향에 있어서의 상기 복수의 화소의 출력을 가산하는 경우에, 상기 복수의 기준 화소의 출력을 가산하지 않는다.
본 발명의 다른 국면에 따른 촬상장치의 제어방법은, 각각이 광전 변환부를 갖는 복수의 유효화소가 배치된 유효화소영역, 상기 유효화소영역의 출력 신호를 보정하기 위한 기준 신호를 출력하는 기준화소영역을 포함하며 행방향 및 열방향으로 배열된 복수의 화소로 이루어진 화소배열과, 상기 열방향에 있어서의 상기 복수의 화소의 출력을 가산하는 가산부를 구비한 촬상소자를 구비한, 촬상장치의 제어방법으로서, 상기 가산부가 상기 열방향에 있어서의 상기 복수의 유효 화소의 출력을 가산하는 경우에, 상기 가산부에 의해 상기 출력을 가산하지 않고 상기 복수의 기준화소의 출력을 판독하는 것을 포함한다.
본 발명의 또 다른 특징들 및 국면들은, 첨부된 도면들을 참조하여 다음의 예시적 실시예들의 상세한 설명으로부터 명백해질 것이다.
본 명세서에 포함되고 그 일부를 구성하는 첨부도면들은, 본 발명의 예시적 실시예들, 특징들 및 국면들을 나타내고, 이 설명과 함께, 본 발명의 원리를 설명하는 역할을 한다.
도 1은, 본 발명의 제1 예시적 실시예에 따른 촬상장치를 나타내는 블록도다.
도 2는, 본 발명의 제1 예시적 실시예에 따른 화소영역의 구성 예를 나타낸다.
도 3은, 본 발명의 제1 예시적 실시예에 따른 촬상소자의 회로 구성 예를 나타낸다.
도 4는, 본 발명의 제1 예시적 실시예에 따른 촬상소자의 구성 예를 나타낸다.
도 5는, 본 발명의 제1 예시적 실시예에 따른 판독 회로의 구성 예를 나타낸다.
도 6은, 본 발명의 제1 예시적 실시예에 따른 촬상소자의 구동 타이밍 차트다.
도 7은, 본 발명의 제1 예시적 실시예에 따른 촬상소자의 수직화소 가산의 구동 타이밍 차트다.
도 8은, 본 발명의 제1 예시적 실시예에 따른 촬상소자의 화소 배치를 나타낸다.
도 9는, 본 발명의 제1 예시적 실시예에 따른 구동방법에 있어서의 화소의 판독을 나타낸다.
도 10은, 본 발명의 제2 예시적 실시예에 따른 촬상소자의 구동 타이밍 차트다.
도 11은, 종래의 화소영역의 구성 예를 나타낸다.
도 12는, 종래의 촬상소자의 구성을 나타낸다.
이하, 본 발명의 각 종 예시적 실시예들, 특징들 및 국면들을 도면들을 참조하여 상세히 설명하겠다.
제1 예시적 실시예에 관하여 설명한다. 도 1은, 본 발명의 제1 예시적 실시예에 따른 촬상장치의 전체 구성을 나타내는 블록도다. 도 1에 있어서, CMOS촬상소자(101)는, (도면에 나타내지 않은) 촬영 렌즈에 의해 결상된 피사체상을 광전변환해서 전기신호를 출력한다. 아날로그 프론트 엔드(AFE)(102)는, CMOS촬상소자(101)로부터 출력된 전기신호의 증폭이나 흑 레벨의 조정(광학적 블랙(OB) 클램핑)등의 신호 처리를 실행한다. AFE(102)는, 타이밍 발생 회로(110)로부터 출력된 OB클램프 타이밍이나 OB클램프 목표 레벨에 의거하여 처리된 아날로그 신호를 디지털 신호로 변환한다. 디지털 프론트 엔드(DFE)(103)는, AFE(102)에 의해 변환된 각 화소의 디지털 신호를 받고, 화상신호의 보정이나 화소의 재배열 등의 디지털 처리를 실행한다.
화상처리부(105)는, 현상에 의해 표시회로(108)에 화상을 표시하는 처리나, 제어회로(106)를 통해 화상을 기록 매체(109)에 기록하는 처리 등의 처리를 실행한다. 기록 매체(109)에는 컴팩트 플래시(등록상표) 메모리가 사용된다. 메모리 회로(104)는, 화상처리부(105)의 현상 단계에서의 작업용 메모리나, 촬상이 계속되기 때문에 현상 처리가 적절한 때가 아닐 경우의 버퍼 메모리로서 사용된다.
제어회로(106)는, 촬상장치 전체를 제어하고, 조작부(107)로부터의 지시를 받아서 각 부에 명령을 보낸다. 조작부(107)는, 촬상장치를 기동시키기 위한 전원 스위치와, 셔터 스위치를 구비하고 있다. 조작자에 의해 셔터 스위치가 조작되면, 제어회로(106)의 제어하에, 측광처리, 포커싱 제어 등의 촬영 준비 동작의 시작이 지시된다. 그 후에, 미러나 셔터를 구동해서 촬상소자(101)로부터 판독한 신호를 처리하여, 기록 매체(109)에 기록하는 일련의 촬상동작이 실행된다.
도 2는, CMOS촬상소자(101)의 화소배열의 구성 예를 도시한 도면이다. 도 2에 나타나 있는 바와 같이, 본 예시적 실시예에 따른 촬상소자는, 행방향 및 열방향으로 복수의 화소가 배열된 유효 화소영역(204)과 비유효 화소영역으로 구성된 화소배열을 구비한다.
비유효 화소영역은, 차광된 광전변환부를 갖는 복수의 OB화소(제1 기준화소)가 배치된 수평 옵티컬 블랙(HOB)화소영역(203) 및 수직 옵티컬 블랙(VOB)화소영역(202)(제1 기준화소영역)과, 광전변환부를 갖지 않는 복수의 NULL화소(제2 기준화소, 더미 화소)가 배치된 NULL화소영역(201)(제2 기준화소영역)으로 이루어진다.
유효 화소영역(204)의 각 화소(유효 화소)는, 입사광에 따라 광전변환부에서 발생한 전하를 축적하여, 화소신호로 변환해서 출력한다. HOB화소영역(203)은, 유효 화소영역(204)의 수평방향(행 방향)의 좌측에 인접하게 위치된 차광 영역이다. VOB화소영역(202)은, 유효 화소영역(204)의 수직방향(열방향)의 상측에 인접하게 위치된 차광 영역이다.
유효 화소영역(204)과 HOB화소영역(203) 및 VOB화소영역(202)은 화소구조에 있어서 같다. 유효 화소영역(204)의 광전변환부는 차광되지 않고, HOB화소영역(203)과 VOB화소영역(202)의 광전변환부는 차광되어 있다. NULL화소영역(201)은, VOB화소영역(202)의 수직방향(열방향)의 상측에 인접하게 위치된다. 상기 NULL화소는, 광전변환부를 갖지 않기 때문에 차광될 필요가 없다.
도 3은, CMOS촬상소자(101)를 구성하는 유효 화소의 회로 구성을 나타낸다. 광전변환부인 포토다이오드(PD)(301)는, (도면에 나타내지 않은) 촬영 렌즈에 의해 결상된 광학상을 받아서 광전변환에 의해 전하를 발생해서 축적한다. MOS트랜지스터로 구성되는 전송 스위치(302)는, PD(301)에 축적된 전하를 부유 확산영역(FD)(304)에 전송한다.
FD(304)는, 전송 스위치(302)에 의해 PD(301)로부터 전송된 전하를 전압으로 변환하고, 소스 폴로워 앰프(SF)(305)는, FD(304)에서 변환된 전압에 따른 신호를 출력한다. 선택 스위치(306)는, 소스 폴로워 앰프(305)로부터 출력된 화소신호를 수직출력선(열 출력선)(408)에 출력한다. 리셋트 스위치(303)는, FD(304)의 전위를 리셋트 전원전압VDD에 리셋트하고, 전송 스위치(302)를 통해 PD(301)의 전위도 리셋트 전원전압VDD에 리셋트한다.
본 예시적 실시예에 따른 CMOS촬상소자(101)는, 가산부인 가산 스위치(308)를 구비하고 있다. 이 가산 스위치(308)를 온 함으로써, 수직방향(열방향)에 있어서 서로 인접한 PD(301)에서 발생된 전하가 FD(304)에서 함께 가산된다. 일례로서, 수직방향(열방향)에 서로 인접하는 3화소의 전하를 가산해서 그 결과를 출력하는 회로를 나타낸다. 그렇지만, 전하가 함께 가산된 화소수는 이것에 한정되는 것은 아니다.
HOB화소영역 및 VOB화소영역에 배치된 OB화소는, 도 3에 나타낸 유효 화소의 회로 구성에 있어서 동일하다. NULL화소는, 도 3에 나타낸 유효 화소의 회로 구성으로부터 광전변환부인 PD(301)와 가산 스위치(308)를 제거한 구성을 갖는다. 이와는 달리, NULL화소가 가산 스위치(308)를 구비할 수 있다.
도 4는, CMOS촬상소자(101)의 구성 예를 나타내는 블록도다. 수직 시프트 레지스터(401)는, 행 선택선Pres(1)∼(3), Ptx(1)∼(3), Psel(1)∼(3), 및 Padd(1)∼(3)을 거쳐서 구동신호를 화소영역(400)에 출력한다.
화소배열(400)은, 복수의 화소로 이루어지고, 각 화소는, 도 3에 나타낸 회로 구성을 갖는다. 도 4에서는 간략화를 위해 3×3화소의 구성을 나타내고 있지만, 통상은 수백만 화소이상의 화소로 구성된다. 각 화소는, 짝수열과 홀수열에서 각각 CH1, CH2에 대응한 수직신호선(열 신호선)(408a∼408c)에 노이즈 신호 및 화소신호를 출력한다. 수직신호선(408a∼408c)에는, 부하인 정전류원(407a∼407c)이 각각 접속된다.
판독 회로(402,410)에는, 수직신호선(408a∼408c)으로부터의 화소신호 및 노이즈 신호가 입력된다. 판독 회로(402,410)는, 입력된 화소신호를 n채널 트랜지스터(404a∼404c)를 거쳐서 차동증폭기(405,411)에 출력한다. 판독 회로(402,410)는, 입력된 노이즈 신호를 n채널 트랜지스터(403a∼403c)를 거쳐서 차동증폭기(405,411)에 출력한다. 수평 시프트 레지스터(406,409)는, 트랜지스터403a∼403c 및 404a∼404c의 온/오프를 제어한다. 차동증폭기(405,411)는, 화소신호와 노이즈 신호와의 차분을 출력한다.
도 3의 전송 스위치(302)의 게이트는, 도 4의 제1행 선택 선Ptx(1)에 접속된다. 같은 행에 배치된 기타의 화소의 전송 스위치(302)의 게이트도 상기 제1행 선택 선Ptx(1)에 공통적으로 접속된다. 도 3의 리셋트 스위치(303)의 게이트는, 도 4의 제2행 선택 선Pres(1)에 접속된다. 같은 행에 배치된 기타의 화소의 리셋트 스위치(303)의 게이트도 상기 제2행 선택 선Pres(1)에 공통적으로 접속된다.
도 3의 선택 스위치(306)의 게이트는, 도 4의 제3행 선택 선Psel(1)에 접속된다. 같은 행에 배치된 기타의 화소의 선택 스위치(306)의 게이트도 상기 제3행 선택 선Psel(1)에 공통적으로 접속된다. 선택 스위치(306)의 소스는, 수직신호선(408a∼408c)에 접속된다. 도 3의 가산 스위치(308)의 게이트는, 도 4의 제4행 선택 선Padd(1)에 접속된다. 같은 행에 배치된 기타의 화소의 가산 스위치(308)의 게이트도 상기 제4행 선택 선Padd(1)에 접속된다.
이것들 제1∼제4행 선택 선Ptx(1), Pres(1), Psel(1) 및 Padd(1)에는, 수직 시프트 레지스터(401)에 의해 각 구동신호가 출력된다. 도 4에 나타낸 나머지의 선에 있어서도, 같은 구성의 화소와 행선택 선이 배치된다. 이것들의 행선택 선Ptx(2) 및 Ptx(3), Pres(2) 및Pres(3), Psel(2) 및Pres(3), Padd(2) 및 Padd(3)에도, 상기 수직 시프트 레지스터(401)에 의해 구동신호가 공급된다.
도 5는, 도 4에 나타낸 판독 회로(402,410) 각각의 회로 예를 나타낸다. 파선으로 둘러싼 부분이 1열분에 해당하는 블록이다. 도 4의 각 수직신호선(408a∼408c)이 도 5의 단자Vout에 접속된다. 도 6은, CMOS촬상소자(101)의 동작 예를 나타내는 타이밍 차트다. 도 3, 도 5 및 도 6을 참조하여, CMOS촬상소자(101)의 동작을 설명한다.
PD(301)로부터의 전하의 판독에 앞서, 리셋트 스위치(303)의 게이트에 접속된 제2행 선택 선Pres(1)가 하이레벨로 설정된다. 이것에 의해, SF(305)의 게이트가 리셋트 전원전압VDD에 리셋트된다. 리셋트 스위치(303)의 게이트에 접속된 제2행 선택 선Pres(1)이 로(low) 레벨로 설정됨과 동시에 판독 회로(402,410)의 클램핑 스위치의 게이트 선Pc0r이 하이레벨로 설정된다. 그 후에, 선택 스위치(306)의 게이트에 접속된 제3행 선택 선Psel(1)이 하이레벨로 설정된다.
이에 따라서, 리셋트 노이즈가 중첩된 리셋트 신호(노이즈 신호)는, 수직신호선(408a∼408c)으로부터 도 5에 나타낸 판독 회로(402,410)의 단자Vout에 판독되어, 각 열의 클램프 용량C0에 클램프 된다. 그 후, 클램핑 스위치의 게이트 선Pc0r이 로 레벨로 설정된 후, 노이즈 신호측 전송 스위치의 게이트 선Pctn이 하이레벨로 설정되고, 각 열의 노이즈 유지용량Ctn에서 리셋트 신호가 유지된다.
그 후, 화소신호측 전송 스위치의 게이트 선Pcts가 하이레벨로 설정된 후, 전송 스위치(302)의 게이트에 접속된 제1행 선택 선Ptx(1)이 하이레벨로 설정되고, PD(301)의 전하가 SF(305)의 게이트에 전송된다. 이와 동시에, 전하신호가 수직신호선(408a∼408c)으로부터 판독회로(402,410)의 단자Vout에 판독된다.
그 후, 전송 스위치(302)의 게이트에 접속된 제1행 선택 선Ptx(1)이 로 레벨로 설정된 후, 화소신호측 전송 스위치의 게이트 선Pcts가 로 레벨로 설정된다. 리셋트 신호로부터의 변화 분인 광신호성분(화소신호)이 각 열의 신호 유지용량Cts에서 판독되어서 유지된다. 이 동작을 통해, 제1행에 접속된 화소의 노이즈 신호 및 화소신호가 각 열에 접속된 노이즈 유지용량Ctn 및 신호 유지용량Cts에 각각 유지된다.
한층 더, 수평 시프트 레지스터(406,409)로부터 공급된 신호Ph에 의해, 각 열의 수평전송 스위치 게이트(403,404)가 순차로 하이레벨로 설정된다. 그리고, 노이즈 유지용량Ctn 및 신호 유지용량Cts에 유지된 전압은, 수평출력선의 유지용량Chn, Chs에 순차로 판독되어, 차동증폭기에서 차분 처리되어서 출력 단자OUT에 순차로 출력된다.
각 열의 신호 판독 사이에서, 리셋트 스위치를 온(on) 하는 리셋트 신호선Pchres가 하이레벨로 설정되고, 수평출력선의 유지용량Chn, Chs가 리셋트 전압VCHRN, VCHRS에 각각 리셋트된다. 이것은, 제1행에 접속된 화소로부터의 신호 판독을 완료한다. 마찬가지로, 수직 시프트 레지스터(401)로부터의 구동신호에 의해 제2행 이후에 접속된 화소의 신호가 순차로 판독되어, 전체 화소의 판독이 완료한다.
도 7은, CMOS촬상소자(101)의 가산 스위치(308)를 온 함으로써, 인접한 화소의 PD(301)에서 발생한 전하를 FD(304)에서 함께 가산하는 가산 구동의 동작 예를 나타내는 타이밍 차트다. 일례로서, 도 4의 CMOS촬상소자(101)의 블록도에 나타낸 수직방향 3화소의 전하를 함께 가산하는 가산 구동방법을 설명한다.
우선, PD(301)로부터의 전하판독시에, Padd(1), Padd(2) 및 Padd(3)이 하이레벨로 설정된다. PD(301)로부터의 전하의 판독에 앞서, 리셋트 스위치(303)의 게이트에 접속된 제2행 선택 선Pres(1), Pres(2), Pres(3)이 하이레벨로 설정된다. 이것에 의해, SF(305)의 게이트가 리셋트 전원전압VDD에 리셋트된다.
리셋트 스위치(303)의 게이트에 접속된 제2행 선택 선Pres(1), Pres(2), Pres(3)이 로 레벨로 설정됨과 동시에, 판독회로(402,410)의 클램핑 스위치의 게이트 선Pc0r이 하이레벨로 설정된다. 그 후, 선택 스위치(306)의 게이트에 접속된 제3행 선택 선Psel(1), Psel(2), Psel(3)이 하이레벨로 설정된다. 이에 따라서, 리셋트 노이즈가 중첩된 리셋트 신호(노이즈 신호)가 수직신호선(408a∼408c)으로부터 도 5에 나타낸 판독 회로(402,410)의 단자Vout에 판독되어, 각 열의 클램프 용량C0에 클램프 된다.
다음에, 클램핑 스위치의 게이트 선Pc0r이 로 레벨이 설정된 후, 노이즈 신호측 전송 스위치의 게이트 선Pctn이 하이레벨로 설정되고, 각 열의 노이즈 유지용량Ctn에 리셋트 신호가 유지된다.
그 후, 화소신호측 전송 스위치의 게이트 선Pcts가 하이레벨로 설정된 후, 전송 스위치(302)의 게이트에 접속된 제1행 선택 선Ptx(1), Ptx(2), Ptx(3)이 하이레벨로 설정된다. 3개의 선의 PD(301)의 전하가 FD(304)에서 함께 가산되어, SF(305)의 게이트에 전송된다. 이와 동시에, 전하신호가 수직신호선(408a∼408c)으로부터 판독회로(402,410)의 단자Vout에 판독된다.
그 후, 전송 스위치(302)의 게이트에 접속된 제1행 선택 선Ptx(1), Ptx(2), Ptx(3)이 로 레벨로 설정된 후, 화소신호측 전송 스위치의 게이트 선Pcts가 로 레벨로 설정된다. 그리고, 리셋트 신호로부터의 변화 분인 광신호성분(화소신호)이 각 열의 신호 유지용량Cts에서 판독되어서 유지된다. 이러한 동작을 통해, 제1행, 제2행 및 제3행에 접속된 화소의 노이즈 신호와 가산된 화소신호가 각 열에 접속된 노이즈 유지용량Ctn 및 신호 유지용량Cts에 각각 유지된다.
한층 더, 수평 시프트 레지스터(406,409)로부터 공급된 신호Ph에 의해, 각 열의 수평전송 스위치 게이트(403,404)가 순차로 하이레벨로 설정된다. 그리고, 노이즈 유지용량Ctn, 신호 유지용량Cts에 유지된 전압은, 수평출력선의 유지용량Chn, Chs에 순차로 판독되어, 차동증폭기에서 차분 처리되어서 출력 단자OUT에 순차로 출력된다.
각 열의 신호 판독 사이에서, 리셋트 스위치를 온 하는 리셋트 신호선Pchres가 하이레벨로 설정되고, 수평출력선의 유지용량Chn, Chs가 리셋트 전압VCHRN, VCHRS에 각각 리셋트된다. 이것은, 제1행, 제2행 및 제3행에 접속된 화소로부터의 수직가산 판독을 완료한다.
상술한 CMOS촬상소자(101)를 사용해서 수직화소 가산을 행해서 화상을 취득하는 구동방법을 도 8 및 도 9를 참조하여 상세하게 설명한다. 도 8은, 촬상소자의 화소 배치의 일부를 나타낸다. 도 8은, 설명을 간단하게 하기 위해서 17×30화소의 예를 나타낸다. 실제로는, 수천×수천 화소의 다중 화소가 있다. 도 8의 예에서는, 제0행 내지 제3행은 NULL화소(더미 화소), 제4행 내지 제15행은 VOB화소, 제16행 내지 제29행은 유효 화소다. 유효 화소에는, G, R, B의 색 필터가 베이어(Bayer) 패턴으로 배열되어 있다. 본 실시예에서는, 수직방향(열방향)으로 서로 인접한 동일색의 3화소의 출력을 함께 가산하는 경우에 관하여 설명한다.
도 9는, 도 8의 화소 배치에서 특정 열의 화소의 수직가산 판독을 나타낸다. NULL화소(더미 화소)는, 흑 레벨의 기준이 되는 신호 출력을 얻기 위해서 설치된 화소이며, 도 3에 나타낸 PD(301)도 가산 스위치(308)도 구비하지 않고 있다. 이에 따라서, NULL화소(더미 화소)의 출력은 수직방향(열방향)으로 함께 가산되지 않고, 각 행의 화소의 신호가 따로따로 판독된다.
유효 화소의 출력은, 수직방향(열방향)으로 서로 인접한 동일색의 3화소의 출력이 함께 가산되어서 판독된다. 도 9는, R과 G의 열을 나타낸다. R화소에 대해서는, 제16행, 제18행 및 제20행의 3화소의 출력이 함께 가산되어서 판독된다. G화소에 대해서는, 제19행, 제21행 및 제23행의 3화소의 출력이 함께 가산되어서 판독된다. 출력들은, 이후의 유효 화소에 관해서도 마찬가지로 판독된다.
VOB화소의 출력은, 유효 화소의 경우와 같이, 수직방향(열방향)의 3화소의 출력이 가산되어서 판독된다. VOB화소는, 차광된 화소이기 때문에 색의 구별은 없다. 그렇지만, 유효 화소와 같은 규칙으로 출력을 가산하도록 구동을 실행하는 것이 바람직하다. 구체적으로, 도 9에서는, VOB화소영역의 제4행, 제6행 및 제8행의 화소의 출력이 함께 가산되어서 판독되고, 제7행, 제9행 및 제11행의 화소의 출력이 함께 가산되어서 판독된다. 이러한 가산에 의해, 중심을 기울이지 않고 OB화소출력을 얻을 수 있다. VOB화소와 유효 화소 사이의 경계에서는, 제13행 및 제15행의 VOB 2화소와 제17행의 유효 화소 1화소(G화소)의 출력이 함께 가산되어서 판독된다. 그렇지만, 이 출력 신호는 화상작성에 사용되지 않는 것이 바람직하다.
다음에, DFE(103)는, 이렇게 하여 판독된 NULL화소(더미 화소)의 출력 신호 및 VOB화소의 출력 신호를 사용하여서, 유효 화소의 출력 신호를 보정한다. 이하, 이 보정처리에 관하여 설명한다. 이 보정처리는, DFE(103)에서 행하는 것이 바람직하다. 그렇지만, 그것은, 화상처리장치(105)에서 실행될 수 있다.
우선, 각 열의 NULL화소의 출력 신호의 평균치를 산출한다. 같은 열의 유효 화소로부터 각 색의 출력 화소신호로부터 NULL화소의 출력 신호의 평균치를 감산한다. 이러한 감산에 의해, 판독 회로의 특성에 기인하는 수직 줄무늬 노이즈나 셰이딩(shading)을 실시간으로 보정할 수 있다. 신뢰도가 높은 보정처리를 행하기 위해서는, NULL화소의 파라미터 수(행 수)가 많을수록 좋다. 그렇지만, 상기한 바와 같이, NULL화소의 출력 신호는, 유효 화소의 출력이 함께 가산되어 판독되는 경우에도 함께 가산되지 않는다. 이렇게 하여, NULL화소에 대한 행수를 늘리지 않고, 보정값(평균치)의 산출에 충분한 다수의 파라미터의 NULL화소출력을 얻을 수 있다.
통상, 광전변환부인 PD에 의해 전하의 축적을 행하면, 그 축적 시간이나 환경온도에 따라 암전류 노이즈가 발생한다. 그렇지만, NULL화소(더미 화소)에는 광전변환부인 PD가 설치되지 않으므로, 암전류 노이즈가 발생하지 않는다. 그 때문에, 가산 판독을 행하지 않아도 원하는 보정값을 얻을 수 있고, 또한, 열마다 발생된 고정 패턴 노이즈를 정밀하게 보정할 수 있다.
유효 화소에서 발생한 암전류 노이즈는, VOB화소의 출력 신호를 사용해서 보정된다. 암전류 노이즈는, 상기한 바와 같이, 전하축적 시간과 환경온도에 의존하는 것이다. VOB화소에는, 유효 화소의 경우와 같이, 광전변환부인 PD가 설치된다. 이에 따라서, 유효 화소와 같은 가산 판독 구동을 행해서 판독된 VOB화소의 출력 신호의 평균치를 산출함으로써 암전류량이 얻어지므로, 이 값을 사용해서 VOB화소의 출력 신호를 보정함으로써 암전류의 영향을 억제할 수 있다. VOB화소는 유효 화소와 같은 가산 판독 구동을 행하여야 한다. 그렇지만, VOB화소 전체로부터 암전류 보정값을 산출할 수 있으므로, 화소수를 크게 늘리지 않고서 정밀도가 높은 보정을 행할 수 있다.
본 예시적 실시예에서는, NULL화소에 가산 스위치(308)를 구비하지 않고 있는 예를 설명했다. 그렇지만, 유효 화소의 경우와 같이 가산 스위치(308)를 구비할 수 있다. NULL화소를 여러번 선택해서 상기 출력을 판독하면, NULL화소출력 신호의 파라미터 수가 증가해서, 랜덤 노이즈의 영향을 보다 억제하는 보정을 행할 수 있다. 본 예시적 실시예에서는, 수평방향(행 방향)의 저화소화에 관해서는 특별히 설명하지 않는다. 그렇지만, 전체 화소의 신호를 판독하고 나서 가산 처리를 행할 수 있거나, 공지의 기술에 의해, 촬상소자내에서 수평방향(행 방향)의 가산 처리를 행할 수 있다.
상기 처리에 의해, 고화소의 촬상소자의 출력을 저화소화하는 구동을 행할 때에, 회로 규모를 확대하지 않고 양호한 화상을 얻을 수 있다.
다음에, 본 발명의 다른 예시적 실시예에 관하여 설명한다. 제2 예시적 실시예는, NULL화소(더미 화소)의 판독 방법에서만 상기 제1 예시적 실시예와 다르다. 제2 예시적 실시예에 따른 촬상장치와 촬상소자의 구성은, NULL화소(더미 화소)와 VOB화소의 출력 신호를 사용하여서 행해진 보정처리를 포함하는 각종 처리에 관해서는 상기 제1 예시적 실시예와 같다. 제1 예시적 실시예와 같은 부분에 관해서는 설명을 생략하고, 이하, 제1 예시적 실시예와 다른 부분에 대해서만 설명한다.
제1 예시적 실시예에서 상술한 바와 같이, NULL화소(더미 화소)는, 열마다의 고정 패턴 노이즈나 셰이딩의 보정값의 산출에 사용된다. 그 때문에, NULL화소가 결함화소를 포함하는 경우, 그 결함화소의 출력 전압 레벨은 정상의 NULL화소의 출력 전압 레벨과 다르기 때문에, 옳은 보정값(평균치)을 얻을 수 없다. 예를 들면, 리셋트 전원전압VDD가 5V일 경우, 결함화소의 출력 전압 레벨은 리셋트 전원전압VDD의 5V보다도 100mV 낮은 4.99V이고, 정상의 NULL화소의 출력 전압 레벨은 리셋트 전원전압VDD의 5V, 즉 4.999V와 그렇게 다르지 않다. 특히, NULL화소에서는, 열마다 보정값을 산출할뿐만 아니라 파라미터 수가 되는 화소수(행 수)도 적으므로, 결함화소의 영향은 크다. 또한, NULL화소의 결함의 예는, SF(305)에 결함이 있는 경우다.
이렇게 하여, 제2 예시적 실시예에서는, 판독시에 복수 화소의 선택 스위치(306)를 동시에 온 하도록 제어한다. 도 10은, 제2 예시적 실시예에 따른 판독 구동을 나타낸 타이밍 차트다. 도 8에 나타낸 제1행, 제2행 및 제3행을 1개의 그룹으로 해서 각 열에 있어서 3화소의 출력 전압 레벨 중 하나를 판독하는 예에 관하여 설명한다.
우선, 전송 스위치(302)를 온 하지 않은 상태에서, 리셋트 스위치(303)의 게이트에 접속된 제2행 선택 선Pres(1), Pres(2) 및 Pres(3)이 하이레벨로 설정된다. 이것은, SF(305)의 게이트를 리셋트 전원전압VDD에 리셋트한다.
리셋트 스위치(303)의 게이트에 접속된 제2행 선택 선Pres(1), Pres(2), Pres(3)이 로 레벨로 설정됨과 동시에, 판독 회로(402,410)의 클램핑 스위치의 게이트 선Pc0r이 하이레벨로 설정된다. 그 후에, 선택 스위치(306)의 게이트에 접속된 제3행 선택 선Psel(1), Psel(2), Psel(3)이 하이레벨로 설정된다. 이것에 의해, 리셋트 노이즈가 중첩된 리셋트 신호(노이즈 신호)가 수직신호선(408a∼408c)으로부터 도 5에 나타낸 판독 회로(402,410)의 단자Vout에 판독되어, 각 열의 클램프 용량C0에 클램프 된다.
그 후, 클램핑 스위치의 게이트 선Pc0r이 로 레벨로 설정된 후, 노이즈 신호측 전송 스위치의 게이트 선Pctn이 하이레벨로 설정되고, 각 열의 노이즈 유지용량Ctn에 리셋트 신호가 유지된다.
화소신호측 전송 스위치의 게이트 선Pcts가 하이레벨로 설정된 후, 전송 스위치(302)의 게이트에 접속된 제1행 선택 선Ptx(1), Ptx(2), Ptx(3)이 하이레벨로 설정된다. 즉, 제1행 내지 제3행의 복수의 전송 스위치(302)는 동시에 온 된다. 제1행 내지 제3행의 복수의 전송 스위치(302)가 동시에 온되므로, 제1행 내지 제3행의 3개의 SF(305)의 출력 전압이 수직출력선(408) 위에서 서로 경합한다. 복수의 다른 SF(305)의 출력 전압이 서로 경합하는 경우, 리셋트 전원전압 5V에 가장 가까운 전압을 출력하는 SF(305)의 출력 전압은, 신호 값이 되어서 수직신호선(408)으로부터 판독회로(402,410)의 단자Vout에 판독된다.
그 후, 전송 스위치(302)의 게이트에 접속된 제1행 선택 선Ptx(1), Ptx(2), Ptx(3)이 로 레벨로 설정된 후, 화소신호측 전송 스위치의 게이트 선Pcts가 로 레벨로 설정된다. 그리고, 리셋트 신호로부터의 변화 분인 광신호성분(화소신호)이 각 열의 신호 유지용량Cts에 판독되어 유지된다. 이러한 동작을 통해, 제1행, 제2행 및 제3행에 접속된 화소의 노이즈 신호 및 화소신호 중, 각각 리셋트 전원전압 5V에 가장 가까운 전압값을 갖는 신호가 각 열에 접속된 노이즈 유지용량Ctn과 신호 유지용량Cts에 각각 유지된다.
그리고, 수평 시프트 레지스터(406,409)로부터 공급된 신호Ph에 의해, 각 열의 수평전송 스위치 게이트가 순차로 하이레벨로 설정된다. 그리고, 노이즈 유지용량Ctn과 신호 유지용량Cts에 유지된 전압은, 수평출력선의 유지용량Chn, Chs에 순차로 판독되어, 차동증폭기에서 차분 처리되어서 출력 단자OUT에 순차로 출력된다.
각 열의 신호 판독 사이에서, 리셋트 스위치를 온 하는 리셋트 신호선Pchres가 하이레벨로 설정되고, 수평출력선의 유지용량Chn, Chs가 리셋트 전압VCHRN, VCHRS에 각각 리셋트된다.
이상과 같이, NULL화소의 열방향으로 배열된 3화소의 출력값 중에서, 리셋트 전원전압VDD의 5V에 가장 가까운 출력 전압을 판독하는 것에 의해, 출력 전압 레벨이 리셋트 전원전압VDD의 5V보다도 작아지는 결함화소의 출력을 판독하지 않는다. 이 때문에, 정밀한 보정을 행할 수 있다. 또한, NULL화소를 여러 번 선택적으로 판독하는 것에 의해, 랜덤 노이즈의 영향을 억제할 수 있고, 보다 옳은 보정값을 산출할 수 있다.
<기타의 실시예>
또한, 본 발명의 국면들은, 메모리 디바이스에 기록된 프로그램을 판독 및 실행하여 상기 실시예들의 기능들을 수행하는 시스템 또는 장치(또는 CPU 또는 MPU 등의 디바이스들)의 컴퓨터에 의해서, 또한, 시스템 또는 장치의 컴퓨터에 의해 수행된 단계들, 예를 들면, 메모리 디바이스에 기록된 프로그램을 판독 및 실행하여 상기 실시예들의 기능들을 수행하는 방법에 의해, 실현될 수도 있다. 이를 위해, 상기 프로그램은, 예를 들면, 네트워크를 통해 또는, 여러 가지 형태의 메모리 디바이스의 기록매체(예를 들면, 컴퓨터 판독 가능한 매체)로부터, 상기 컴퓨터에 제공된다. 이러한 경우에, 상기 시스템 또는 장치와, 상기 프로그램이 격납된 기록매체는, 본 발명의 범위내에 있는 것으로서 포함된다.
본 발명을 예시적 실시예들을 참조하여 기재하였지만, 본 발명은 상기 개시된 예시적 실시예들에 한정되지 않는다는 것을 알 것이다. 아래의 청구항의 범위는, 모든 변형, 동등한 구조 및 기능을 포함하도록 아주 넓게 해석해야 한다.

Claims (7)

  1. 각각이 광전 변환부를 갖는 복수의 유효화소가 배치된 유효화소영역, 상기 유효화소영역의 출력 신호를 보정하기 위한 기준 신호를 출력하는 기준화소영역을 포함하며 행방향 및 열방향으로 배열된 복수의 화소로 이루어진 화소배열과, 상기 열방향에 있어서의 상기 복수의 화소의 출력을 가산하는 가산부를 구비한 촬상소자를 구비한 촬상장치로서,
    상기 가산부는, 상기 가산부가 상기 열방향에 있어서의 상기 복수의 화소의 출력을 가산하는 경우에, 상기 복수의 기준 화소의 출력을 가산하지 않는, 촬상장치.
  2. 제 1 항에 있어서,
    상기 기준화소영역은, 각각이 차광된 광전변환부를 갖는 복수의 제1 기준화소가 배치된 제1 기준화소영역과, 각각이 광전변환부를 갖지 않는 복수의 제2 기준화소가 배치된 제2 기준화소영역을 포함하고,
    상기 가산부는, 상기 가산부가 상기 복수의 유효 화소의 출력을 상기 열방향으로 가산하는 경우에, 상기 복수의 제1 기준화소의 출력을 가산해서 판독함과 아울러, 상기 복수의 제2 기준화소의 출력을 가산하지 않고 판독하는, 촬상장치.
  3. 제 1 항에 있어서,
    상기 기준 신호를 사용하여, 상기 유효 화소영역의 출력 신호를 보정하는 보정부를 더 구비한, 촬상장치.
  4. 제 2 항에 있어서,
    상기 유효 화소영역 및 상기 제1 기준화소영역은 상기 가산부를 구비하고, 상기 제2 기준화소영역은 상기 가산부를 구비하지 않는, 촬상장치.
  5. 제 2 항에 있어서,
    상기 유효 화소 및 상기 제1 기준화소는, 상기 광전변환부와, 전하를 전압으로 변환하는 부유 확산영역과, 상기 광전변환부에서 발생한 전하를 상기 부유 확산영역에 전송하는 전송 스위치와, 상기 부유 확산영역에 의해 변환된 전압에 따른 신호를 출력하는 앰프와, 상기 앰프로부터의 신호를 열 출력선에 출력하는 선택 스위치와, 상기 부유 확산영역을 리셋트 전위에 리셋트하는 리셋트 스위치를 구비하고,
    상기 제2 기준화소는, 상기 광전변환부를 제외한 상기 제1 기준화소 및 상기 유효 화소의 구성요소와 같은 구성요소를 구비한, 촬상장치.
  6. 제 5 항에 있어서,
    상기 복수의 유효 화소의 출력을 상기 가산부에 의해 가산해서 판독하는 경우, 상기 제2 기준화소영역로부터의 신호를 판독하는 동안에, 상기 복수의 제2 기준화소의 상기 선택 스위치가 동시에 온(on) 하고, 상기 복수의 제2 기준화소의 상기 전송 스위치가 동시에 온 하는, 촬상장치.
  7. 각각이 광전 변환부를 갖는 복수의 유효화소가 배치된 유효화소영역, 상기 유효화소영역의 출력 신호를 보정하기 위한 기준 신호를 출력하는 기준화소영역을 포함하며 행방향 및 열방향으로 배열된 복수의 화소로 이루어진 화소배열과, 상기 열방향에 있어서의 상기 복수의 화소의 출력을 가산하는 가산부를 구비한 촬상소자를 구비한, 촬상장치의 제어방법으로서,
    상기 가산부가 상기 열방향에 있어서의 상기 복수의 유효 화소의 출력을 가산하는 경우에, 상기 가산부에 의해 상기 출력을 가산하지 않고 상기 복수의 기준화소의 출력을 판독하는 것을 포함한, 촬상장치의 제어방법.
KR20120064794A 2011-06-24 2012-06-18 촬상장치 및 그 구동방법 KR101494243B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011140970A JP5871496B2 (ja) 2011-06-24 2011-06-24 撮像装置及びその駆動方法
JPJP-P-2011-140970 2011-06-24

Publications (2)

Publication Number Publication Date
KR20130007432A KR20130007432A (ko) 2013-01-18
KR101494243B1 true KR101494243B1 (ko) 2015-02-17

Family

ID=47361502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120064794A KR101494243B1 (ko) 2011-06-24 2012-06-18 촬상장치 및 그 구동방법

Country Status (4)

Country Link
US (1) US8780236B2 (ko)
JP (1) JP5871496B2 (ko)
KR (1) KR101494243B1 (ko)
CN (1) CN102843526B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014209696A (ja) * 2012-07-23 2014-11-06 ソニー株式会社 固体撮像装置、信号読み出し方法、および電子機器
CN103137642B (zh) * 2013-03-21 2015-11-18 北京思比科微电子技术股份有限公司 Cmos图像传感器的像素单元及cmos图像传感器
KR20150014716A (ko) * 2013-07-30 2015-02-09 삼성전자주식회사 이미지 센서 및 그 구동 방법
JP6271926B2 (ja) 2013-09-18 2018-01-31 キヤノン株式会社 撮像装置、その制御方法、及びプログラム
US10136079B2 (en) 2013-10-31 2018-11-20 Ricoh Imaging Company, Ltd. Method and apparatus for imaging an object
JP6229436B2 (ja) * 2013-10-31 2017-11-15 リコーイメージング株式会社 撮像装置および撮像方法
JP6324184B2 (ja) * 2014-04-18 2018-05-16 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
JP6377947B2 (ja) 2014-04-21 2018-08-22 ルネサスエレクトロニクス株式会社 固体撮像素子および電子機器
FR3020735B1 (fr) * 2014-04-30 2017-09-15 Ulis Procede de traitement d'une image infrarouge pour une correction des non uniformites
JP6338440B2 (ja) * 2014-05-02 2018-06-06 キヤノン株式会社 撮像装置の駆動方法、撮像装置、撮像システム
JP6385126B2 (ja) * 2014-05-02 2018-09-05 キヤノン株式会社 固体撮像装置
US10009544B2 (en) * 2014-09-02 2018-06-26 Canon Kabushiki Kaisha Image capturing apparatus, control method of the same and image sensor
JP6765805B2 (ja) * 2015-11-24 2020-10-07 キヤノン株式会社 撮像装置の駆動方法、撮像装置、撮像システム
CN112804467B (zh) * 2021-04-15 2021-06-25 北京惠风智慧科技有限公司 一种基于多cmos传感器的图像编码方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056795A (ja) * 2008-08-27 2010-03-11 Canon Inc 撮像装置及びその制御方法
KR20110052720A (ko) * 2008-08-26 2011-05-18 이스트맨 코닥 캄파니 전하 영역 합산을 이용하는 이미지 센서 픽셀

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016841A (ja) 2000-06-30 2002-01-18 Minolta Co Ltd 固体撮像装置
JP4497872B2 (ja) 2003-09-10 2010-07-07 キヤノン株式会社 撮像装置
JP2005101985A (ja) * 2003-09-25 2005-04-14 Sony Corp 固体撮像装置および画像入力装置
US7564489B1 (en) * 2005-02-18 2009-07-21 Crosstek Capital, LLC Method for reducing row noise with dark pixel data
EP1971129A1 (en) * 2007-03-16 2008-09-17 STMicroelectronics (Research & Development) Limited Improvements in or relating to image sensors
JP4329833B2 (ja) * 2007-03-20 2009-09-09 ソニー株式会社 ストリーキング補正信号生成回路、ストリーキング補正信号生成方法、プログラム、ストリーキング補正回路および撮像装置
JP5300306B2 (ja) * 2007-05-31 2013-09-25 キヤノン株式会社 画像処理装置、その制御方法、及びプログラム
JP4424753B2 (ja) * 2007-12-28 2010-03-03 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5053869B2 (ja) * 2008-01-10 2012-10-24 キヤノン株式会社 固体撮像装置、撮像システム、及び固体撮像装置の駆動方法
US8164657B2 (en) * 2008-06-27 2012-04-24 AltaSens, Inc Pixel or column fixed pattern noise mitigation using partial or full frame correction with uniform frame rates
JP5164719B2 (ja) 2008-07-29 2013-03-21 キヤノン株式会社 固体撮像装置
US8130289B2 (en) * 2008-09-25 2012-03-06 Aptima Imaging Corporation System, method, and apparatus for correction of dark current error in semiconductor imaging devices
US8913166B2 (en) * 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus
US8269864B2 (en) * 2009-12-31 2012-09-18 Omnivision Technologies, Inc. Generating column offset corrections for image sensors
US8233066B2 (en) * 2010-02-18 2012-07-31 Omnivision Technologies, Inc. Image sensor with improved black level calibration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110052720A (ko) * 2008-08-26 2011-05-18 이스트맨 코닥 캄파니 전하 영역 합산을 이용하는 이미지 센서 픽셀
JP2010056795A (ja) * 2008-08-27 2010-03-11 Canon Inc 撮像装置及びその制御方法

Also Published As

Publication number Publication date
US8780236B2 (en) 2014-07-15
KR20130007432A (ko) 2013-01-18
CN102843526A (zh) 2012-12-26
JP5871496B2 (ja) 2016-03-01
US20120327280A1 (en) 2012-12-27
JP2013009190A (ja) 2013-01-10
CN102843526B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
KR101494243B1 (ko) 촬상장치 및 그 구동방법
US7999866B2 (en) Imaging apparatus and processing method thereof
JP5852324B2 (ja) 撮像装置及びその制御方法、プログラム
JP5959834B2 (ja) 撮像装置
US9544512B2 (en) Image capturing apparatus and method of reading out pixel signals from an image sensor
US20110134297A1 (en) Image sensor and image sensing apparatus
JP2007158626A (ja) 固体撮像装置
US9930273B2 (en) Image pickup apparatus, image pickup system, and control method for the image pickup apparatus for controlling transfer switches
JP2008017100A (ja) 固体撮像装置
JP2008148082A (ja) 固体撮像装置
US8792021B2 (en) Image capturing apparatus and control method for the same
JP2016167773A (ja) 撮像装置及び撮像装置の処理方法
JP2007067484A (ja) 固体撮像装置
JP2009130383A (ja) 撮像装置
KR20140107212A (ko) 고체 촬상 소자 및 그 구동 방법, 카메라 시스템
JP2012235193A (ja) 撮像素子、撮像装置、およびその制御方法、並びに制御プログラム
US11252354B2 (en) Image sensor, control method thereof, and image capturing apparatus
US11652940B2 (en) Photoelectric conversion device and method of controlling photoelectric conversion device
JP2010147638A (ja) 撮像素子及び撮像装置
JP2018019268A (ja) 撮像装置、撮像システムおよび撮像装置の駆動方法
KR20150098547A (ko) 고체 촬상 장치 및 카메라 시스템
JP2013090087A (ja) 撮像素子、その駆動方法および制御プログラム
JP2016029754A (ja) 撮像装置
JP2017011514A (ja) 固体撮像装置及びその駆動方法
JP2008067061A (ja) 撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 6