JP2002016841A

JP2002016841A - 固体撮像装置

Info

Publication number: JP2002016841A
Application number: JP2000199293A
Authority: JP
Inventors: Kenichi Kakumoto; 兼一角本; Yoshio Hagiwara; 義雄萩原
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 2000-06-30
Filing date: 2000-06-30
Publication date: 2002-01-18

Abstract

(57)【要約】【課題】本発明は、複数行の遮光画素からの出力信号に
基づいて補正データを生成することによって、その補正
データの信頼性を高くして、固定パターンノイズをキャ
ンセルする固体撮像装置を提供することを目的とする。【解決手段】エリアセンサ１より、複数行分の遮光画素
の出力信号がＡ／Ｄ変換回路２でデジタル信号に変換さ
れて演算回路３に出力されると、演算回路３において、
各列毎に遮光画素の出力信号が演算処理されて、各列毎
の補正データが生成される。この補正データは、メモリ
部４に格納され、エリアセンサ１の通常画素から出力信
号がＡ／Ｄ変換回路２を介して減算回路５に与えられた
とき、メモリ部４に格納された補正データも減算回路５
に入力される。そして、減算回路５より、各列毎に補正
データによって補正されてた画像データが出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置に関
するものであり、特に画素を２次元に配置した固体撮像
装置に関する。

【０００２】

【従来の技術】従来より、フォトダイオードなどの感光
素子を有した固体撮像素子（以下、「エリアセンサ」と
する）は、各画素の出力信号を増幅するための定電流源
が各列毎に設けられる。このようなエリアセンサを有す
る固体撮像装置を図９に示す。

【０００３】図９において、Ｇ10〜Ｇmnは行列配置（マ
トリクス配置）された画素を示している。５１は垂直走
査回路であり、行（ライン）５３−０、５３−１、…、
５３−ｎを順次走査していく。５２は水平走査回路であ
り、画素から出力信号線５５−１、５５−２、…、５５
−ｍに導出された光電変換信号を画素ごとに水平方向に
順次読み出す。５４は電源ラインである。尚、画素Ｇ10
〜Ｇm0は、その表面がアルミニウム膜などで覆われた遮
光画素として構成され、画素Ｇ11〜Ｇmnが撮像動作を行
う通常画素として構成される。

【０００４】又、出力信号線５５−１、５５−２、…、
５５−ｍごとにＮチャネルのＭＯＳトランジスタＱ１、
Ｑ２が図示の如く１組ずつ設けられている。出力信号線
５５−１を例にとって説明すると、ＭＯＳトランジスタ
Ｑ１のゲートは直流電圧線５６に接続され、ドレインは
出力信号線５５−１に接続され、ソースは直流電圧ＶP
S’のライン５７に接続されている。一方、ＭＯＳトラ
ンジスタＱ２のドレインは出力信号線５５−１に接続さ
れ、ソースは最終的な信号線５８に接続され、ゲートは
水平走査回路５２に接続されている。

【０００５】このように構成されたエリアセンサ５０を
有する固体撮像装置は、この出力信号線５８より出力さ
れる信号がアナログ／デジタル変換（Ａ／Ｄ変換）され
るように、Ａ／Ｄ変換回路５９が設けられるとともに、
このＡ／Ｄ変換回路５９で変換されたデジタル信号のう
ち、遮光画素Ｇ10〜Ｇm0からの出力信号が変換された補
正データが格納されるラインメモリ６０を有する。更
に、Ａ／Ｄ変換回路５９より通常画素からの出力信号が
変換された画像データと、ラインメモリ６０に格納され
た補正データとが入力され、各列毎に、画像データから
補正データを減算して補正した画像データを出力する減
算回路６１が設けられる。

【０００６】このように構成された固体撮像装置は、ま
ず、エリアセンサ５０より遮光画素Ｇ10〜Ｇm0の出力信
号が、Ａ／Ｄ変換回路５９で補正データとなるデジタル
信号に変換されて、ラインメモリ６０に出力され、ライ
ンメモリ６０内に格納される。そして、エリアセンサ６
０の各列に配された通常画素からの出力信号が、Ａ／Ｄ
変換回路５９で画像データとなるデジタル信号に変換さ
れて減算回路６１に入力される。このとき、この減算回
路６１に入力された画像データを出力する通常画素と同
列に配された遮光画素より得られる補正データが、ライ
ンメモリ６０より減算回路６１より入力される。そし
て、減算回路６１では、同一列毎に、画像データから補
正データを減算し、列毎に発生する固定パターンノイズ
をキャンセルした画像データが出力される。

【０００７】

【発明が解決しようとする課題】しかしながら、補正デ
ータを得るために形成された遮光画素が１行分のみであ
る場合、例えば、エリアセンサが半導体基板上に形成さ
れるとき、その遮光画素の形成される部分のポテンシャ
ル状態が列毎に異なるような場合など、定電流源などの
出力増幅回路以外の原因で固定パターンノイズが発生す
ることがある。このように、出力増幅回路以外のものに
起因して固定パターンノイズが発生した場合、この固定
パターンノイズをキャンセルすることができなくなると
ともに、補正データの信頼性が低くなる。

【０００８】このような問題を鑑みて、本発明は、複数
行の遮光画素からの出力信号に基づいて補正データを生
成することによって、その補正データの信頼性を高くし
て、固定パターンノイズをキャンセルする固体撮像装置
を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の固体撮像装置は、入射光量に応じ
て電気信号を発生するとともにマトリクス状に配された
画素を複数備えた固体撮像装置において、列毎に設けら
れるとともに、同一列に配された各画素からの出力信号
を導出する出力信号線と、同一行に配された複数行分の
遮光画素と、前記遮光画素より出力される出力信号に基
づいて、前記各出力信号線に接続された他の画素より出
力される出力信号を補正するための１行分の補正信号を
生成する補正信号演算回路と、前記遮光画素以外の他の
画素である通常画素より該通常画素が接続された出力信
号線に導出された出力信号が、前記補正信号演算回路に
おいて前記出力信号線に接続された複数の遮光画素に基
づいて生成された補正信号で補正されることを特徴とす
る。

【００１０】このような固体撮像装置において、補正信
号演算回路で、各列毎に、同一列に配された複数の遮光
画素からの出力信号に基づいて、補正信号が生成され
る。このようにして生成された補正信号によって、この
補正信号と同一列に配された通常画素の出力が、各列毎
に補正されて出力されることにより、固定パターンノイ
ズが除去された画像信号が出力される。

【００１１】又、請求項２に記載するように、前記補正
信号演算回路が、同一列に配された複数の前記遮光画素
からの出力信号を平均することによって、前記補正信号
を生成するようにしても構わない。尚、このとき、各行
毎に、前記遮光画素からの出力信号に重み付けを行って
平均し、前記補正信号を生成するようにしても構わな
い。

【００１２】又、請求項３に記載するように、前記通常
画素からの出力信号から、該通常画素と同一列に配され
た複数の前記遮光画素の出力信号に基づいて生成された
前記補正信号が減算されることによって、前記通常画素
の出力信号が補正されるようにすることで、各列毎に発
生する固定パターンノイズを除去することができる。

【００１３】請求項４に記載するように、前記遮光画素
を前記通常画素と同様の回路構成としても構わない。こ
のとき、遮光画素には、通常画素と同様の回路構成の画
素の表面上に、アルミニウム膜などの遮光膜が覆われる
ことによって、入射光が遮られる。

【００１４】請求項５に記載の固体撮像装置は、請求項
１〜請求項４に記載の固体撮像装置において、前記補正
信号演算回路で生成された１行分の補正信号を格納する
ための１行分のラインメモリを有することを特徴とす
る。

【００１５】請求項６に記載の固体撮像装置は、請求項
１〜請求項５のいずれかに記載の固体撮像装置におい
て、前記複数の画素が、入射光量に応じた電気信号を発
生するとともに、該電気信号を入射光量に対して線形的
に変換することを特徴とする。

【００１６】請求項７に記載の固体撮像装置は、請求項
１〜請求項５のいずれかに記載の固体撮像装置におい
て、前記複数の画素が、入射光量に応じた電気信号を発
生するとともに、該電気信号を入射光量に対して自然対
数的に変換することを特徴とする。

【００１７】請求項８に記載の固体撮像装置は、請求項
１〜請求項７のいずれかに記載の固体撮像装置におい
て、同一行に配された前記画素より同時に前記出力信号
線に出力信号が出力するように、前記複数の画素を行毎
に、順次、或いは、無作為に走査する垂直走査回路を有
することを特徴とする。

【００１８】このような固体撮像装置において、請求項
９に記載するように、前記出力信号線を介して、同一行
に配された前記画素より出力された出力信号が入力され
るとともに、この入力された出力信号を保持する出力信
号保持回路を設けることで、同一行の画素からの出力信
号を同時にサンプリングすることができる。

【００１９】

【発明の実施の形態】本発明の実施形態について、図面
を参照して説明する。図１は、本実施形態の固体撮像装
置の内部構成を示すブロック図である。図２は、図１の
固体撮像装置に設けられたエリアセンサの内部構成を示
すブロック回路図である。図６は、図１の固体撮像装置
に設けられた演算回路及びメモリ部の内部構成を示すブ
ロック回路図である。

【００２０】＜固体撮像装置全体の構成及びその動作の
概要＞図１に示す固体撮像装置は、光電変換動作を行い
入射光量に応じた電気信号となる出力信号を出力する複
数の通常画素及び遮光画素を有するエリアセンサ１と、
エリアセンサ１内の画素より出力される出力信号をデジ
タル信号に変換するＡ／Ｄ変換回路２と、エリアセンサ
１より出力された遮光画素からの出力信号に基づいて補
正データを生成する補正データ演算回路３（以下、単に
「演算回路」とする）と、演算回路３で生成された１行
分の補正データを格納するメモリ部４と、エリアセンサ
１より出力された通常画素からの出力信号である画像デ
ータをメモリ部４内に格納された補正データに基づいて
補正を行う減算回路５とを有する。

【００２１】このように構成される固体撮像装置の動作
の概要について、以下に説明する。尚、エリアセンサ１
は、後述するように、複数行分の遮光画素が設けられて
いる。エリアセンサ１より１フレーム分の出力信号が出
力されるとき、まず、遮光画素の出力信号が１行分毎
に、各画素の信号が時系列的に出力される。この遮光画
素の出力信号が、Ａ／Ｄ変換回路２でデジタル信号に変
換されると、演算回路３に出力される。演算回路３で
は、デジタル信号に変換された同一列の遮光画素の出力
信号を演算処理することによって、各列毎の補正データ
を生成する。この各列毎に生成された補正データがメモ
リ部４に出力され、１行分の補正データとしてメモリ部
４内に格納される。

【００２２】次に、エリアセンサ１の通常画素より被写
体からの入射光量に応じた出力信号が出力される。この
通常画素からの出力信号についても、１行分毎に各画素
の信号が時系列的に出力される。この通常画素の出力信
号が、Ａ／Ｄ変換回路２で画像データとなるデジタル信
号に変換されて、減算回路５に出力される。このとき、
Ａ／Ｄ変換回路２より出力される画像データを与える通
常画素と同列の遮光画素より得られた補正データが、メ
モリ部４より減算回路５に出力される。そして、減算回
路５では、このようにして入力される画像データを、同
様に入力される補正データで減算することによって補正
することによって、列毎に発生する固定パターンノイズ
を除去した画像データとして出力する。

【００２３】＜エリアセンサ＞上記のように構成される
固体撮像装置におけるエリアセンサ１の構成の一例につ
いて、図面を参照して説明する。

【００２４】図２において、Ｇ11〜Ｇmnは行列配置（マ
トリクス配置）された撮像動作を行う通常画素を示して
いる。又、Ｄ11〜Ｄm3は、光が入射されないように、そ
の表面がアルミニウム膜などの遮光膜で覆われた遮光画
素を示している。１１は垂直走査回路であり、行（ライ
ン）１３−ａ、１３−ｂ、１３−ｃ、１３−１、１３−
２、…、１３−ｎを順次走査していく。１２は水平走査
回路であり、画素から出力信号線１５−１、１５−２、
…、１５−ｍに導出された電気信号を画素ごとに水平方
向に順次読み出す。１４は電源ラインである。各画素に
対し、上記ライン１３−ａ〜１３−ｃ及び１３−１〜１
３−ｎや出力信号線１５−１〜１５−ｍ、電源ライン１
４だけでなく、他のライン（例えば、クロックラインや
バイアス供給ライン等）も接続されるが、図２ではこれ
らについて省略し、図４以降の各実施形態において示し
ている。

【００２５】出力信号線１５−１、１５−２、…、１５
−ｍのそれぞれに、ＮチャネルのＭＯＳトランジスタＱ
ａ１、Ｑａ２、…、Ｑａｍ、ＮチャネルのＭＯＳトラン
ジスタＱｂ１、Ｑｂ２、…、Ｑｂｍ及びサンプルホール
ド回路ＳＨ１、ＳＨ２、…、ＳＨｍが図示の如く１組ず
つ設けられている。出力信号線１５−１を例にとって説
明すると、ＭＯＳトランジスタＱａ１のゲートは直流電
圧線１６に接続され、ドレインは出力信号線１５−１に
接続され、ソースは直流電圧ＶPS’のライン１７に接続
されている。このＭＯＳトランジスタＱａ１のドレイン
と出力信号線１５−１との接続ノードに、サンプルホー
ルド回路ＳＨ１の入力側が接続される。一方、ＭＯＳト
ランジスタＱｂ１のドレインはサンプルホールド回路Ｓ
Ｈ１の出力側に接続され、ソースは最終的な信号線１８
に接続され、ゲートは水平走査回路１２に接続されてい
る。

【００２６】通常画素Ｇ11〜Ｇmn及び接続画素Ｄ11〜Ｄ
m3には、後述するように、それらの画素で発生した光電
荷に基づく信号を出力するＮチャネルのＭＯＳトランジ
スタＴ２が設けられている。ＭＯＳトランジスタＴ２と
上記ＭＯＳトランジスタＱａ（図２のＭＯＳトランジス
タＱａ１〜Ｑａｍに相当する）との接続関係は図３のよ
うになる。ここで、ＭＯＳトランジスタＱａのソースに
接続される直流電圧ＶPS’と、ＭＯＳトランジスタＴ２
のドレインに接続される直流電圧ＶPD’との関係はＶP
D’＞ＶPS’であり、直流電圧ＶPS’は例えばグランド
電圧（接地）である。この回路構成は上段のＭＯＳトラ
ンジスタＴ２のゲートに信号が入力され、下段のＭＯＳ
トランジスタＱａのゲートには直流電圧ＤＣが常時印加
される。このため下段のＭＯＳトランジスタＱａは抵抗
又は定電流源と等価であり、図３の回路はソースフォロ
ワ型の増幅回路となっている。この場合、ＭＯＳトラン
ジスタＴ２から増幅出力されるのは電流であると考えて
よい。

【００２７】図３のように構成することにより信号のゲ
インを大きく出力することができる。従って、画素がダ
イナミックレンジ拡大のために感光素子から発生する光
電流を自然対数的に変換しているような場合は、そのま
までは出力信号が小さいが、本増幅回路により充分大き
な信号に増幅されるため、後続の信号処理回路（図示せ
ず）での処理が容易になる。又、増幅回路の負荷抵抗部
分を構成するトランジスタＱａ１〜Ｑａｍを画素内に設
けずに、列方向に配置された複数の画素が接続される出
力信号線１５−１〜１５−ｍごとに設けることにより、
負荷抵抗又は定電流源の数を低減でき、半導体チップ上
で増幅回路が占める面積を少なくできる。

【００２８】ＭＯＳトランジスタＱｂ１〜Ｑｂｍは水平
走査回路１２によって制御され、スイッチ素子として動
作する。尚、後述するように図４又は図５のような回路
構成の画素内にはスイッチ用のＮチャネルのＭＯＳトラ
ンジスタＴ３も設けられている。ここで、ＭＯＳトラン
ジスタＴ３は行の選択を行うものであり、トランジスタ
Ｑｂ１〜ｂｍは列の選択を行うものである。又、サンプ
ルホールド回路ＳＨ１〜ＳＨｍにはキャパシタなどが設
けられ、出力信号線５−１〜５−ｍに現れる出力信号と
なる電圧信号が一時的にサンプルホールドされる。

【００２９】このような構成のエリアセンサ１の動作に
ついて、以下に説明する。エリアセンサ１内の各画素で
被写体が撮像され、一フレーム分の出力信号が出力され
るとき、まず、垂直走査回路１１より後述するパルス信
号φＶがライン１３−ａに与えられ、遮光画素Ｄ11〜Ｄ
m1内に設けられたＭＯＳトランジスタＴ３がＯＮとされ
る。このとき、遮光画素Ｄ11〜Ｄm1のそれぞれから出力
信号線１５−１〜１５−ｍに出力される出力信号が、出
力信号線１５−１〜１５−ｍのそれぞれに接続されたサ
ンプルホールド回路ＳＨ１〜ＳＨｍでサンプルホールド
される。

【００３０】このようにサンプルホールド回路ＳＨ１〜
ＳＨｍにサンプルホールドされた出力信号は、水平走査
回路１２によってＭＯＳトランジスタＱｂ１，Ｑｂ２，
…，Ｑｂｍが順にＯＮとされることで、出力信号線１８
を介してＡ／Ｄ変換回路２（図１）に出力される。この
ようにして、同一時間にサンプルホールドされた遮光画
素Ｄ11〜Ｄm1の出力信号が、Ｄ11，Ｄ21，…Ｄm1の順に
出力される。

【００３１】この遮光画素Ｄ11〜Ｄm1の出力信号がＡ／
Ｄ変換回路２に出力されると、同様に、垂直走査回路１
１によってパルス信号φＶがライン１３−ｂに与えら
れ、遮光画素Ｄ12〜Ｄm2の出力信号がサンプルホールド
回路ＳＨ１〜ＳＨ−ｍにサンプルホールドされる。そし
て、水平走査回路１２によって、ＭＯＳトランジスタＱ
ｂ１〜Ｑｂｍが順にＯＮとされることによって、同一時
間にサンプルホールドされた遮光画素Ｄ12〜Ｄm2の出力
信号が、Ｄ12，Ｄ22，…Ｄm2の順にＡ／Ｄ変換回路２に
出力される。この後、同様に、遮光画素Ｄ13〜Ｄm3の出
力信号が、Ｄ13，Ｄ23，…，Ｄm3の順に出力される。

【００３２】このように、３行分の遮光画素Ｄ11〜Ｄm3
の出力信号がＡ／Ｄ変換回路２に出力されると、上述し
たように、Ａ／Ｄ変換回路２でデジタル変換された後、
演算回路３（図１）に出力される。この演算回路３で
は、各列毎に設けられた遮光画素の出力信号に基づいて
補正データを生成し、メモリ部４（図１）に出力する。
即ち、出力信号線１５−１，１５−２，…，１５−ｍの
それぞれに接続された遮光画素Ｄ11〜Ｄ13、遮光画素Ｄ
21〜Ｄ23、…、遮光画素Ｄm1〜Ｄm3のように、各列の３
画素分の遮光画素の出力信号を演算処理して、各列の補
正データが生成される。

【００３３】補正データを生成するために、遮光画素Ｄ
11〜Ｄm3からの出力信号が出力されると、次に、垂直走
査回路１１よりパルス信号φＶがライン１３−１に与え
られ、通常画素Ｇ11〜Ｇm1内に設けられたＭＯＳトラン
ジスタＴ３がＯＮとされる。このとき、通常画素Ｇ11〜
Ｇm1のそれぞれから出力信号線１５−１〜１５−ｍに出
力される出力信号が、出力信号線１５−１〜１５−ｍの
それぞれに接続されたサンプルホールド回路ＳＨ１〜Ｓ
Ｈｍでサンプルホールドされる。

【００３４】このようにサンプルホールド回路ＳＨ１〜
ＳＨｍにサンプルホールドされた出力信号は、水平走査
回路１２によってＭＯＳトランジスタＱｂ１，Ｑｂ２，
…，Ｑｂｍが順にＯＮとされることで、出力信号線１８
を介してＡ／Ｄ変換回路２に出力される。このようにし
て、同一時間にサンプルホールドされた通常画素Ｇ11〜
Ｇm1の出力信号が、Ｇ11，Ｇ21，…Ｇm1の順に出力され
る。

【００３５】この通常画素Ｇ11〜Ｇm1の出力信号がＡ／
Ｄ変換回路２に出力されると、同様に、垂直走査回路１
１によってパルス信号φＶがライン１３−２に与えら
れ、通常画素Ｇ12〜Ｇm2の出力信号がサンプルホールド
回路ＳＨ１〜ＳＨ−ｍにサンプルホールドされる。そし
て、水平走査回路１２によって、ＭＯＳトランジスタＱ
ｂ１〜Ｑｂｍが順にＯＮとされることによって、同一時
間にサンプルホールドされた通常画素Ｇ12〜Ｇm2の出力
信号が、Ｇ12，Ｇ22，…Ｇm2の順にＡ／Ｄ変換回路２に
出力される。この後、同様の動作が繰り返され、通常画
素Ｇ13〜Ｇmnの出力信号が、Ｇ13，Ｇ23，…，Ｇmnの順
に出力される。

【００３６】このように、通常画素Ｇ11〜Ｇmnの出力信
号が、Ｇ11，Ｇ21，…，Ｇmnの順に、Ａ／Ｄ変換回路２
に出力されると、上述したように、Ａ／Ｄ変換回路２で
デジタル変換された後、減算回路５（図１）に出力され
る。この減算回路５では、入力される画像データから、
この画像データを出力する通常画素と同一列に設けられ
た遮光画素の出力信号に基づいて得られたメモリ部４か
らの補正データを減算することで補正処理が行われる。
即ち、通常画素Ｇ11〜Ｇ1n、通常画素Ｇ21〜Ｇ2n、…、
通常画素Ｇm1〜Ｇmnから得られる画像データがそれぞ
れ、遮光画素Ｄ11〜Ｄ13、遮光画素Ｄ21〜Ｄ23、…、遮
光画素Ｄm1〜Ｄm3から得られる補正データで減算される
ことによって、各列毎に発生する固定パターンノイズが
キャンセルされる。

【００３７】このエリアセンサ１内に設けられる通常画
素Ｇ11〜Ｇmn及び遮光画素Ｄ11〜Ｄm3の回路構成につい
て、以下に説明する。図４は、入射光量に対して自然対
数的に変換した電気信号を出力する通常画素及び遮光画
素に対して共通の回路構成の一例を示す図である。図５
は、入射光量に対して線形的に変換した電気信号を出力
する通常画素及び遮光画素に対して共通の回路構成の一
例を示す図である。

【００３８】１．画素の回路構成の第１例図４の画素において、直流電圧ＶPDがカソードに印加さ
れたフォトダイオードＰＤのアノードにＭＯＳトランジ
スタＴ１のドレイン及びゲートとＭＯＳトランジスタＴ
２のゲートとが接続され、このＭＯＳトランジスタＴ２
のソースにＭＯＳトランジスタＴ３のドレインが接続さ
れる。又、ＭＯＳトランジスタＴ３のソースには出力信
号線１５（図２の出力信号線１５−１〜１５−ｍに相当
する）が接続される。ＭＯＳトランジスタＴ２のドレイ
ンには、直流電圧ＶPDが与えられ、ＭＯＳトランジスタ
Ｔ1のソースには直流電圧ＶPSが与えられる。又、ＭＯ
ＳトランジスタＴ３のゲートに信号φＶが与えられる。
尚、ＭＯＳトランジスタＴ１〜Ｔ３は、そのバックゲー
トが接地されたＮチャネルのＭＯＳトランジスタであ
る。

【００３９】このような回路構成の画素において、フォ
トダイオードＰＤに光が入射されると、光電流が発生
し、ＭＯＳトランジスタのサブスレッショルド特性によ
り、ＭＯＳトランジスタＴ１，Ｔ２のゲートに光電流を
自然対数的に変換した値の電圧が発生する。そして、Ｍ
ＯＳトランジスタＴ３にパルス信号φＶを与えることに
よって、ＭＯＳトランジスタＴ２は、そのゲート電圧に
応じてソース電流を、ＭＯＳトランジスタＴ３を介して
出力信号線１５に出力電流として出力する。

【００４０】このとき、ＭＯＳトランジスタＴ２がソー
スフォロワ型のＭＯＳトランジスタとして動作するた
め、出力信号線１５にはその出力信号が電圧信号として
現れる。又、ＭＯＳトランジスタＴ３を介して出力され
る出力信号は、ＭＯＳトランジスタＴ２のゲート電圧に
比例した値となるため、フォトダイオードＰＤへの入射
光量が自然対数的に変換された信号となる。

【００４１】２．画素の回路構成の第２例図５の画素において、直流電圧ＶPSがアノードに印加さ
れたフォトダイオードＰＤのカソードにＭＯＳトランジ
スタＴ２のゲートが接続され、このＭＯＳトランジスタ
Ｔ２のソースにＭＯＳトランジスタＴ３のドレインが接
続される。又、ＭＯＳトランジスタＴ３のソースには出
力信号線１５（図２の出力信号線１５−１〜１５−ｍに
相当する）が接続される。ＭＯＳトランジスタＴ２のド
レインには、直流電圧ＶPDが与えられ、又、ＭＯＳトラ
ンジスタＴ３のゲートに信号φＶが与えられる。尚、Ｍ
ＯＳトランジスタＴ２，Ｔ３は、そのバックゲートが接
地されたＮチャネルのＭＯＳトランジスタである。

【００４２】このような回路構成の画素において、フォ
トダイオードＰＤに光が入射されると、光電流が発生
し、ＭＯＳトランジスタＴ２のゲートに電荷が蓄積され
る。そのため、フォトダイオードＰＤから流れる光電流
に応じてＭＯＳトランジスタＴ２のゲート電圧が低くな
る。そして、ＭＯＳトランジスタＴ３にパルス信号φＶ
を与えることによって、ＭＯＳトランジスタＴ２は、そ
のゲート電圧に応じてソース電流を、ＭＯＳトランジス
タＴ３を介して出力信号線１５に出力電流として出力す
る。又、ＭＯＳトランジスタＴ３を介して与えられる出
力信号がＭＯＳトランジスタＴ２のゲートに蓄積された
電荷量に比例した値となるため、出力信号がフォトダイ
オードＰＤへの入射光量が線形的に変換された信号とな
る。

【００４３】＜演算回路及びメモリ部＞以下に、演算回
路３及びメモリ部４の構成及びその動作について、図面
を参照して説明する。図６に示すように、スイッチＳＷ
１，ＳＷ２，ＳＷ３，ＳＷ４及びラインメモリＬＭ１及
び加算回路３１及び乗算回路３２によって演算回路３が
構成され、スイッチＳＷ５，ＳＷ６及びラインメモリＬ
Ｍ２によってメモリ部４が構成される。

【００４４】演算回路３において、スイッチＳＷ１，Ｓ
Ｗ２の一端がＡ／Ｄ変換回路２の出力側に接続され、ス
イッチＳＷ１の他端がラインメモリＬＭ１の入力側、ス
イッチＳＷ２の他端が加算回路３１の一方の入力側に接
続される。又、スイッチＳＷ３の一端がラインメモリＬ
Ｍ１の入力側に接続されるとともに、その他端が加算回
路３１の出力側に接続される。ラインメモリＬＭ１の出
力側は、加算回路３１の他方の入力側に接続され、加算
回路３１の出力側が乗算回路３２の入力側に接続され
る。そして、乗算回路３２の出力側がスイッチＳＷ４の
一端に接続される。

【００４５】メモリ部４において、ラインメモリＬＭ２
の入力側が、スイッチＳＷ４の他端に接続される。この
ラインメモリＬＭ２の出力側にスイッチＳＷ５が接続さ
れ、このスイッチＳＷ５の他端は、減算回路５（図１）
の入力側に接続される。又、ラインメモリＬＭ２の入力
側と出力側の間に、スイッチＳＷ６が接続される。この
ように構成される演算回路３及びメモリ部４の動作につ
いて、以下に図７及び図８を参照して説明する。図７
は、１フレーム分の撮像動作を行ったときの演算回路３
及びメモリ部４の各部の動作を示すタイミングチャート
である。図８は、１フレーム分の撮像動作を行ったとき
の演算回路３及びメモリ部４の各部のデータの変遷を示
す図である。尚、図８中において、ｄ11〜ｄ13、ｄm1〜
ｄm3は、それぞれ、ｄ11＋ｄ12＋ｄ13、ｄm1＋ｄm2＋ｄ
m3を表す。

【００４６】まず、１行目の遮光画素Ｄ11〜Ｄm1のデジ
タル信号がＡ／Ｄ変換回路２より出力されると、スイッ
チＳＷ１がＯＮとされる。よって、スイッチＳＷ１を介
してラインメモリＬＭ１に遮光画素Ｄ11〜Ｄm1のデジタ
ル信号が入力され、ラインメモリＬＭ１内に遮光画素Ｄ
11〜Ｄm1のデジタル信号のデータが、データｄ11，ｄ2
1，…，ｄm1（尚、ｄ11〜ｄm3は、遮光画素Ｄ11〜Ｄm3
のデジタル信号のデータを表す）の順に格納される。１
行目の遮光画素Ｄ11〜Ｄm1のデータｄ11〜ｄm1がライン
メモリＬＭ１内に格納されると、スイッチＳＷ１がＯＦ
Ｆとされる。

【００４７】次に、２行目の遮光画素Ｄ12〜Ｄm2のデジ
タル信号がＡ／Ｄ変換回路２より出力されると、スイッ
チＳＷ２，ＳＷ３がＯＮとされる。よって、遮光画素Ｄ
12〜Ｄm2のデジタル信号のデータは、加算回路３１に、
データｄ12，ｄ22，…，ｄm2の順に入力される。このと
き、同時に、ラインメモリＬＭ１内に格納された遮光画
素Ｄ11〜Ｄm1のデジタル信号のデータが、データｄ11，
ｄ21，…，ｄm1の順に加算回路３１に入力される。よっ
て、加算回路３１では、同一列の遮光画素のデータ毎に
加算されたデータが、データｄ11＋ｄ12，ｄ21＋ｄ22，
…，ｄm1＋ｄm2の順に出力される。

【００４８】又、この加算回路３１で加算されたデータ
が、データｄ11＋ｄ12，ｄ21＋ｄ22，…，ｄm1＋ｄm2の
順にスイッチＳＷ３を介してラインメモリＬＭ１に入力
されると、データｄ11＋ｄ12，ｄ21＋ｄ22，…，ｄm1＋
ｄm2の順にラインメモリＬＭ１内に格納される。このよ
うに、ラインメモリＬＭ１内にデータｄ11＋ｄ12〜ｄm1
＋ｄm2が格納されると、スイッチＳＷ３がＯＦＦとされ
る。このとき、スイッチＳＷ２はＯＮのままである。

【００４９】次に、３行目の遮光画素Ｄ13〜Ｄm3のデジ
タル信号がＡ／Ｄ変換回路２より出力されると、スイッ
チＳＷ２，ＳＷ４がＯＮとされる。よって、遮光画素Ｄ
13〜Ｄm3のデジタル信号のデータは、データｄ12〜ｄm2
と同様、加算回路３１に、データｄ13，ｄ23，…，ｄm3
の順に入力される。このとき、同時に、ラインメモリＬ
Ｍ１内に格納されたデータｄ11＋ｄ12〜ｄm1＋ｄm2が、
データｄ11＋ｄ12，ｄ21＋ｄ22，…，ｄm1＋ｄm2の順に
加算回路３１に入力される。よって、加算回路３１で
は、同一列の遮光画素のデータ毎に加算されたデータ
が、データｄ11＋ｄ12＋ｄ13，ｄ21＋ｄ22＋ｄ23，…，
ｄm1＋ｄm2＋ｄm3の順に出力される。

【００５０】このデータｄ11＋ｄ12＋ｄ13〜ｄm1＋ｄm2
＋ｄm3が、データｄ11＋ｄ12＋ｄ13，ｄ21＋ｄ22＋ｄ2
3，…，ｄm1＋ｄm2＋ｄm3の順に乗算回路３２に入力さ
れて、１／３が乗算されて補正データが生成される。即
ち、加算回路３１で各列毎に加算された遮光画素３画素
分のデータが、乗算回路３２で平均化される。よって、
本実施形態では各列毎に遮光画素を３画素としたが、遮
光画素が各列毎にｋ画素ある場合、乗算回路３２では１
／ｋを乗算して平均化して補正データを生成する。

【００５１】このように乗算回路３２で平均化されて得
た補正データが、データ(ｄ11＋ｄ12＋ｄ13)/3，(ｄ21
＋ｄ22＋ｄ23)/3，…，(ｄm1＋ｄm2＋ｄm3)/3の順に出
力されると、スイッチＳＷ４を介してラインメモリＬＭ
２に入力される。よって、データ(ｄ11＋ｄ12＋ｄ13)/
3，(ｄ21＋ｄ22＋ｄ23)/3，…，(ｄm1＋ｄm2＋ｄm3)/3
の順にラインメモリＬＭ２内に格納される。このよう
に、ラインメモリＬＭ２内に補正データ(ｄ11＋ｄ12＋
ｄ13)/3〜(ｄm1＋ｄm2＋ｄm3)/3が格納されると、スイ
ッチＳＷ２，ＳＷ４がＯＦＦとされる。

【００５２】このようにして、メモリ部４内のラインメ
モリＬＭ２に各列毎の補正データが格納されるが、上述
したように、遮光画素が各列にｋ画素配された場合、ス
イッチＳＷ１を１行目の遮光画素から出力信号が出力さ
れる間ＯＮとし、スイッチＳＷ２を２〜ｋ行目の遮光画
素から出力信号が出力される間ＯＮとし、スイッチＳＷ
３を２〜（ｋ−１）行目の遮光画素から出力信号が出力
される間ＯＮとし、スイッチＳＷ４をｋ行目の遮光画素
から出力信号が出力される間ＯＮとすることによって、
各列毎に演算処理された補正データがラインメモリＬＭ
２に格納される。

【００５３】遮光画素Ｄ11〜Ｄm3のデジタル信号がＡ／
Ｄ変換回路２より出力された後、Ａ／Ｄ変換回路２より
１行目の通常画素Ｇ11〜Ｇm1のデジタル信号が出力され
ると、スイッチＳＷ５，ＳＷ６がＯＮとされる。よっ
て、減算回路５には、通常画素Ｇ11〜Ｇm1の画像データ
が、データｇ11，ｇ21，…，ｇm1（尚、g11〜gmnは、通
常画素Ｇ11〜Ｇmnのデジタル信号のデータを表す）の順
に入力されるとともに、ラインメモリＬＭ２に格納され
ていた補正データが、スイッチＳＷ５を介して、データ
(ｄ11＋ｄ12＋ｄ13)/3，(ｄ21＋ｄ22＋ｄ23)/3，…，
(ｄm1＋ｄm2＋ｄm3)/3の順に入力される。

【００５４】そして、減算回路５において、各列毎に画
像データと補正データとの減算が行われると、補正され
た１行目の通常画素Ｇ11〜Ｇm1の画像データが、データ
ｇ11−(ｄ11＋ｄ12＋ｄ13)/3，ｇ21−(ｄ21＋ｄ22＋ｄ2
3)/3，…，ｇm1−(ｄm1＋ｄm2＋ｄm3)/3の順に出力され
る。又、このとき、スイッチＳＷ６がＯＮであるので、
ラインメモリＬＭ２より出力された補正データが、再
び、データ(ｄ11＋ｄ12＋ｄ13)/3，(ｄ21＋ｄ22＋ｄ23)
/3，…，(ｄm1＋ｄm2＋ｄm3)/3の順にラインメモリＬＭ
２に入力される。よって、ラインメモリＬＭ２内には、
補正データが再び、データ(ｄ11＋ｄ12＋ｄ13)/3，(ｄ2
1＋ｄ22＋ｄ23)/3，…，(ｄm1＋ｄm2＋ｄm3)/3の順に格
納される。

【００５５】よって、次に、Ａ／Ｄ変換回路２より２行
目の通常画素Ｇ12〜Ｇm2のデジタル信号が出力される
と、減算回路５には、通常画素Ｇ12〜Ｇm2の画像データ
が、データｇ12，ｇ22，…，ｇm2の順に入力されるとと
もに、ラインメモリＬＭ２に格納されていた補正データ
が、スイッチＳＷ５を介して、データ(ｄ11＋ｄ12＋ｄ1
3)/3，(ｄ21＋ｄ22＋ｄ23)/3，…，(ｄm1＋ｄm2＋ｄm3)
/3の順に入力される。そして、減算回路５より、２行目
の通常画素Ｇ12〜Ｇm2の画像データが、データｇ12−
(ｄ11＋ｄ12＋ｄ13)/3，ｇ22−(ｄ21＋ｄ22＋ｄ23)/3，
…，ｇm2−(ｄm1＋ｄm2＋ｄm3)/3の順に出力されるとと
もに、ラインメモリＬＭ２内には、補正データが再び、
データ(ｄ11＋ｄ12＋ｄ13)/3，(ｄ21＋ｄ22＋ｄ23)/3，
…，(ｄm1＋ｄm2＋ｄm3)/3の順に格納される。

【００５６】通常画素Ｇ13〜Ｇm(n-1)の画像データが、
Ａ／Ｄ変換回路２より出力される間、スイッチＳＷ５，
ＳＷ６がＯＮの状態として上記のような動作を繰り返す
ことによって、補正された通常画素Ｇ13〜Ｇm(n-1)の画
像データが、データｇ13−(ｄ11＋ｄ12＋ｄ13)/3，ｇ23
−(ｄ21＋ｄ22＋ｄ23)/3，…，ｇm(n-1)−(ｄm1＋ｄm2
＋ｄm3)/3の順に、減算回路５より出力される。そし
て、ｎ−１行目の通常画素Ｇ1(n-1)〜Ｇm(n-1)が減算回
路５に入力されると、スイッチＳＷ６がＯＦＦとされ
る。

【００５７】最後に、Ａ／Ｄ変換回路２よりｎ行目の通
常画素Ｇ1n〜Ｇmnのデジタル信号が出力されると、減算
回路５には、通常画素Ｇ1n〜Ｇmnの画像データが、デー
タｇ1n，ｇ2n，…，ｇmnの順に入力されるとともに、ラ
インメモリＬＭ２に格納されていた補正データが、スイ
ッチＳＷ５を介して、データ(ｄ11＋ｄ12＋ｄ13)/3，
(ｄ21＋ｄ22＋ｄ23)/3，…，(ｄm1＋ｄm2＋ｄm3)/3の順
に入力される。

【００５８】そして、減算回路５より、ｎ行目の通常画
素Ｇ1n〜Ｇmnの画像データが、データｇ1n−(ｄ11＋ｄ1
2＋ｄ13)/3，ｇ2n−(ｄ21＋ｄ22＋ｄ23)/3，…，ｇmn−
(ｄm1＋ｄm2＋ｄm3)/3の順に出力される。このように通
常画素Ｇ1n〜Ｇmnの画像データが補正されて出力される
と、スイッチＳＷ５がＯＦＦとされる。尚、このとき、
スイッチＳＷ６がＯＦＦであるため、ラインメモリＬＭ
２には、補正データが入力されない。

【００５９】このように演算回路３及びメモリ部４を動
作させることによって、１フレーム分の画像データを補
正データで補正して出力することができる。

【００６０】尚、本発明の固体撮像装置において、エリ
アセンサの構成は、図２のような構成に限定されるもの
ではなく、例えば、垂直方向にランダムに複数行分の遮
光画素が配置されるなどというように、複数行に設けら
れた遮光画素を有するような構成であれば他の構成のも
のでも構わない。又、エリアセンサ内に設けられた通常
画素や遮光画素の構成についても、図４又は図５の構成
の画素に限定されるものでなく、例えば、ＭＯＳトラン
ジスタＴ２の後段に積分回路や増幅回路を有するような
構成としても構わない。更に、各画素からの出力が各列
毎及び各行毎に順番に出力されるように、エリアセンサ
内の垂直走査回路及び水平走査回路が動作を行っている
が、垂直方向及び水平方向において無作為に選択された
画素より出力を行うようにしても構わない。

【００６１】又、演算回路において、例えば、Ａ／Ｄ変
換回路の出力に定数を乗算する乗算器を設けるととも
に、この乗算器の定数を可変として遮光画素の配置され
ている行に応じて変更することで、その遮光画素の出力
信号に行毎の重み付けがされて加算された各列の補正デ
ータが生成されるようにしても構わない。このようにす
ることで、信頼性の高い行に配置された遮光画素のデー
タに重みを置いた補正データを得ることができる。

【００６２】

【発明の効果】本発明によると、遮光画素を複数行分設
け、同一列の複数の遮光画素より得られた出力信号を演
算することで、各列毎に、通常画素からの出力信号を補
正する補正信号が生成される。よって、遮光画素を１行
分のみ設けた固体撮像装置に比べて、各列毎のデータ量
が増すので、各列毎に得られる補正信号におけるバラツ
キが平滑化され、補正信号の信頼性が高くなる。よっ
て、より高精度で増幅回路などの出力回路に起因する固
定パターンノイズを除去することができる。

【図面の簡単な説明】

【図１】本発明の固体撮像装置の内部構成を示すブロッ
ク図。

【図２】図１の固体撮像装置内のエリアセンサの構成を
示すブロック回路図。

【図３】図２のエリアセンサの一部を示す回路図。

【図４】図２のエリアセンサ内の画素の構成を示す回路
図。

【図５】図２のエリアセンサ内の画素の構成を示す回路
図。

【図６】図１の固体撮像装置内の演算回路及びメモリ部
の構成を示すブロック図。

【図７】図６の演算回路及びメモリ部内の各部における
動作を示すタイミングチャート。

【図８】図６の演算回路及びメモリ部内の各部における
動作を示すタイミングチャート。

【図９】従来の固体撮像装置の内部構成を示すブロック
回路図。

【符号の説明】

１エリアセンサ（固体撮像素子）２Ａ／Ｄ変換回路３演算回路４メモリ部５減算回路１１垂直走査回路１２水平走査回路１３−１〜１３−ｎライン１４電圧供給線１５−１〜１５−ｍ出力信号線１６，１７直流電圧線１８信号線Ｄ11〜Ｄm3 遮光画素Ｇ11〜Ｇmn 通常画素Ｑａ１〜ＱａｍＭＯＳトランジスタＱｂ１〜ＱｂｍＭＯＳトランジスタＳＨ１〜ＳＨｍサンプルホールド回路ＰＤフォトダイオードＴ１〜Ｔ３ＭＯＳトランジスタ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4M118 AA05 AB01 BA06 FB03 FB09 GB03 GB09 5C024 AX01 BX01 CX03 CX04 GX02 GY31 GZ36 HX12 HX57

Claims

【特許請求の範囲】

【請求項１】入射光量に応じて電気信号を発生すると
ともにマトリクス状に配された画素を複数備えた固体撮
像装置において、列毎に設けられるとともに、同一列に配された各画素か
らの出力信号を導出する出力信号線と、同一行に配された複数行分の遮光画素と、前記遮光画素より出力される出力信号に基づいて、前記
各出力信号線に接続された他の画素より出力される出力
信号を補正するための１行分の補正信号を生成する補正
信号演算回路と、前記遮光画素以外の他の画素である通常画素より該通常
画素が接続された出力信号線に導出された出力信号が、
前記補正信号演算回路において前記出力信号線に接続さ
れた複数の遮光画素に基づいて生成された補正信号で補
正されることを特徴とする固体撮像装置。
【請求項２】前記補正信号演算回路が、同一列に配さ
れた複数の前記遮光画素からの出力信号を平均すること
によって、前記補正信号を生成することを特徴する請求
項１に記載の固体撮像装置。
【請求項３】前記通常画素からの出力信号から、該通
常画素と同一列に配された複数の前記遮光画素の出力信
号に基づいて生成された前記補正信号が減算されること
によって、前記通常画素の出力信号が補正されることを
特徴とする請求項１又は請求項２に記載の固体撮像装
置。
【請求項４】前記遮光画素が前記通常画素と同様の回
路構成であることを特徴とする請求項１〜請求項３のい
ずれかに記載の固体撮像装置。
【請求項５】前記補正信号演算回路で生成された１行
分の補正信号を格納するための１行分のラインメモリを
有することを特徴とする請求項１〜請求項４に記載の固
体撮像装置。
【請求項６】前記複数の画素が、入射光量に応じた電
気信号を発生するとともに、該電気信号を入射光量に対
して線形的に変換することを特徴とする請求項１〜請求
項５のいずれかに記載の固体撮像装置。
【請求項７】前記複数の画素が、入射光量に応じた電
気信号を発生するとともに、該電気信号を入射光量に対
して自然対数的に変換することを特徴とする請求項１〜
請求項５のいずれかに記載の固体撮像装置。
【請求項８】同一行に配された前記画素より同時に前
記出力信号線に出力信号が出力するように、前記複数の
画素を行毎に、順次、或いは、無作為に走査する垂直走
査回路を有することを特徴とする請求項１〜請求項７の
いずれかに記載の固体撮像装置。
【請求項９】前記出力信号線を介して、同一行に配さ
れた前記画素より出力された出力信号が入力されるとと
もに、この入力された出力信号を保持する出力信号保持
回路を有することを特徴とする請求項８に記載の固体撮
像装置。