JP2003259234A

JP2003259234A - Ｃｍｏｓイメージセンサ

Info

Publication number: JP2003259234A
Application number: JP2002050476A
Authority: JP
Inventors: Masaaki Sasaki; 正明佐々木; Shoji Kawahito; 祥二川人
Original assignee: Tohoku Techno Arch Co Ltd
Current assignee: Tohoku Techno Arch Co Ltd
Priority date: 2002-02-26
Filing date: 2002-02-26
Publication date: 2003-09-12

Abstract

(57)【要約】【課題】高速画像読み出しとディジタル積分の組合せ
により、撮影可能な入射光量のダイナミックレンジを低
ノイズで拡大することを可能とするＣＭＯＳイメージセ
ンサを提供すること。【解決手段】通常のＭ倍のフレームレートで高速撮像
を行い、Ａ／Ｄ変換後の出力をディジタル領域領域で積
分し、通常のフレームレートで出力することにより従来
のＭ倍のダイナミックレンジを得るものである。そのた
めには、Ａ／Ｄ変換器の前に比較器を設置し、信号電荷
が十分蓄積されている画素についてディジタルコードを
積分し、画素をリセットして信号電荷の蓄積を開始す
る。それ以外の画素については引き続き蓄積を継続す
る。このことで、出力信号の分解能は入射光量にかかわ
らず、Ａ／Ｄ変換器の分解能となり、従来よりもダイナ
ミックレンジを拡大することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、線形応答ＣＭＯＳ
イメージセンサで撮影可能な入射光量の範囲を拡大させ
るために付加する信号処理回路技術に関する。

【０００２】

【従来の技術】入射光に対するダイナミックレンジの相
対比較をすると、人間の視覚のダイナミックレンジは約
８桁の範囲であるのに対して、線形応答イメージセンサ
のダイナミックレンジは３桁から４桁の範囲に過ぎな
い。

【０００３】今後、安全監視が重要視される分野として
は、高度道路交通システム（ＩＴＳ）や防犯・警備等が
あり、そこで用いられる車載用カメラ、交通監視カメ
ラ、防犯カメラなどの性能向上ニーズとしては、晴天時
の太陽光下での撮影環境から夜間の外灯下での撮影環境
までの広い入射光レベルに対応できる撮影装置が必要で
あり、そのためにもダイナミックレンジの広いイメージ
センサが求められている。

【０００４】一般用ビデオカメラ等に広く採用されてい
る受光素子として、高画質を特徴とするＣＣＤセンサが
あるが、１／１６以上のシャッタースピードだと、フレ
ームの他の部分では被写体の変化を検出できないため、
防犯カメラに用いる際の課題となっている。また、ＣＣ
Ｄセンサは撮影時に全画素をリセットする必要があり、
画素毎のリセットはできない構造になっているものの、
ＣＭＯＳイメージセンサは全ての画素に対してリセット
する必要がなく、１画素（セル）毎のリセットが可能で
ある。しかし、ＣＭＯＳイメージセンサは、画素内のド
ライバ用トランジスタの特性のばらつきにより、固定パ
ターンノイズが発生し、ＳＮ比やダイナミックレンジが
低下するという課題を持ち合わせている。

【０００５】そのため、これまでに提案されているＣＭ
ＯＳイメージセンサのダイナミックレンジの拡大方式と
しては、（１）対数圧縮型イメージセンサ、（２）浮動
小数点方式、（３）飽和回数係数方式などがある。

【０００６】（１）の対数圧縮型イメージセンサは、５
桁以上のダイナミックレンジを有するものの、コントラ
ストが十分ではなく、また、前の画像フレームで明るい
ものがあると、次の画像フレームで残像の課題も持ち合
わせているため、取得画像は線形の光電変換特性である
ことが望ましい。光電変換特性が非線形のためカラー化
の場合のホワイトバランス処理が難しい。

【０００７】（２）の浮動小数点方式によるダイナミッ
クレンジの拡大方法では、画素毎に電荷の蓄積時間が異
なることや、動きのある画像での追従性が低い点、なら
びに高照度では粗い階調になるなどの課題を有する。

【０００８】（３）の飽和回数係数方式によるダイナミ
ックレンジの拡大方法では、画素回路が複雑になる点
や、低照度時での分解能が低いという課題を有する。

【０００９】その他の従来技術としては、特開２００１
−１８６４１４号公報記載技術がある。この公報記載技
術では、ＣＭＯＳイメージセンサのダイナミックレンジ
拡大のために、高照度の光が入射したことによりフォト
ダイオード部からあふれ出した電荷を、信号検出部のフ
ローティングディフュージョンに微小期間蓄積し、これ
にフォトダイオード部の飽和電荷を転送することで加算
を行って電圧信号として取り出す方式である。この方式
では、フォトダイオード部の飽和光量以上の入射光領域
について感度を低下させるため、通常のＡＤ変換器を使
用し他場合に、分解能が落ちるという問題を有してい
る。

【００１０】ＣＭＯＳイメージセンサで撮影可能な入射
光量のダイナミックレンジを拡大するために従来提案さ
れている方法としては、フレームレートの１／２^ｋ（ｋ
＝１，２…，ｎ）のタイミングで信号を読み出し、画素
が飽和する時間と飽和する直前の信号レベルから浮動小
数点的にディジタルコードを生成することでダイナミッ
クレンジを拡大するものがある。しかし、この方式で
は、画素が飽和した後の入射光情報は切り捨てられるた
め、動画像を撮影した場合に実画像に歪みが生じると考
えられ、入射光量が大きいほどＡ／Ｄ変換後の信号分解
能が悪化するという課題がある。

【００１１】図７に通常の３トランジスタ型ＣＭＯＳア
クティブピクセルセンサの画素回路を図に示す。

【００１２】この画素回路は、画素内アンプ入力トラン
ジスタＭ１、水平選択スイッチＭ２リセットスイッチＭ
３より構成されている。

【００１３】本構成では、Ｒｅｓ（ｙ）が有効になるこ
とで、一行すべての画素がリセットされるため、リセッ
トする画素を選択することが不可能である。また、相関
二重サンプリングによる固定パターン雑音除去を行う場
合に、基準となるリセットレベルが、信号サンプル時と
リセットレベルサンプル時で異なるためにＭ３で発生す
るリセットノイズを除去できないという課題を有してい
る。

【００１４】

【発明が解決しようとする課題】本発明は、上記従来の
技術の有する課題を全て解決するものであり、本発明
は、簡単な回路構成の変更により、撮影可能な入射光量
の範囲を、高いＳＮ比を確保しながら拡大することがで
きるＣＭＯＳイメージセンサを提供することを目的とす
る。

【００１５】

【課題を解決するための手段】本発明によると、先行技
術の問題に対する解決法が提供される。本発明は、通常
のＭ倍のフレームレートで高速撮像を行い、Ａ／Ｄ変換
後の出力をディジタル領域で積分し、通常のフレームレ
ートで出力することにより従来のＭ倍のダイナミックレ
ンジを得るものである。

【００１６】そのためには、Ａ／Ｄ変換器の前に比較器
を設置し、信号電荷が十分蓄積されている画素について
はディジタルコードを積分し、画素回路をリセットし
て、再び信号電荷の蓄積を開始する。それ以外の画素に
ついては、引き続き蓄積を継続する。これにより、変換
ゲインは入射光量に関係なく一定となり、システムから
得られる出力信号の分解能はＡ／Ｄ変換器の分解能と同
等で、従来よりもダイナミックレンジを拡大することが
できる。

【００１７】つまり、高速画像読み出しとディジタル積
分の組合せによりＣＭＯＳイメージセンサで撮影可能な
入射光量のダイナミックレンジを拡大させた手法であ
り、アナログ領域とディジタル領域両方での信号積分と
すること、フレーム期間内の全ての信号を積分すること
により、低照度下から高照度下における動画を撮影した
場合でも低ノイズで忠実度の高い画像を得ることが可能
になる。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。本発明の実施形態は、通常のＴＶ
フレームレートのＭ倍（たとえば例として、１００倍）
のフレームレートで画像を読み出し、Ｍフレーム分の画
像をディジタル領域で加算を行なうことによって広いダ
イナミックレンジ特性を得るための高速撮像・広ダイナ
ミツクレンジＣＭＯＳイメージセンサ（以下、「本イメ
ージセンサ」という。）である。ただし、読み出した画
像を毎フレーム積分するのではなく、十分信号電荷が蓄
積された画素のみ読み出し、蓄積が十分でない画素につ
いては蓄積を継続して低照度でのＳＮ比（以下、「ＳＮ
Ｒ」という。）を向上させている。

【００１９】本イメージセンサシステムの構成図を図１
に示す。本システムは、リセットする画素の選択が可能
な高速撮像並列読み出しディジタル出力イメージセンサ
（以下「リセット選択可能な画素回路」という）１１、
中間結果格納フレームメモリ１２、リセットレベル格納
用フレームメモリ１３、ノイズキャンセル用フレームメ
モリ１４とＤＳＰ１５から構成される。

【００２０】本イメージセンサの動作原理について図１
ならびに図２により説明する。ＴＶフレームレートとし
て、例えば３３ｍｓｅｃ毎に画素のリセットを行ない、
蓄積を開始するものとする。この際、すべての画素のリ
セットレベルをリセットレベルメモリ１３に格納すると
ともに、中間結果格納メモリ１２をクリアする。次に、
高速読み出しを行ない、フレーム毎に、信号レベルＶｓ
に対して、しきい値となる参照電圧Ｖｒｅｆと比較し、
ＶｓがＶｒｅｆ以上であれば、ＤＳＰ１５でリセットレ
ベルと信号電圧の差を求め、ディジタル領域の相関二重
サンプリング部（ＣＤＳ）２４で相関二重サンプリング
を行なった後に、中間結果格納メモリ１２ヘ加算する。
また、ＶｓがＶｒｅｆ以上の画素についてはリセットを
行なって、リセットレベルメモリ１３の内容を更新す
る。それ以外の画素については、中間結果の格納ならび
に画素リセットは行なわずに蓄積を継続する。全画素リ
セットを行なってから、Ｍフレーム目（例えば１００フ
レーム目）、すなわち最終フレームでは、ＶｓがＶｒｅ
ｆ以下であっても、全ての画素についてリセットレベル
との差分を求めて、中間結果格納メモリ１２ヘ加算す
る。したがって、ディジタル領域の加算器２２でＭフレ
ーム分（例えば１００フレーム分）の加算を行なうこと
によって、ダイナミックレンジは高照度側にＭ倍（例え
ば１００倍）に拡大することになる。

【００２１】図３に信号検出部の動作を示す。実線、一
点鎖線、二点鎖線の入射光量をそれぞれＡ、Ｂ、Ｃとす
ると、その関係はＡ＞Ｂ＞Ｃである。入射光量がＡの場
合、１フレーム毎に参照電圧Ｖｒｅｆ以上の信号レベル
Ｖｓとなるために、画素リセット、ディジタル加算、リ
セットレベル更新は毎フレーム行なわれる。入射光量Ｂ
の場合は、３フレーム毎に信号レベルＶｓが参照電圧以
上Ｖｒｅｆとなるため、第１と第２フレームの読み出し
時は蓄積継続し、第３フレーム目で画素リセットおよび
ディジタル加算とリセットレベルが更新される。Ｃは入
射光量が微弱な場合で、Ｍフレーム分（例えば１００フ
レーム分）の蓄積を行なっても信号レベルＶｓは参照電
圧Ｖｒｅｆを越えないが、最終フレーム読み出しの際に
リセットレベルとの差分が中間結果格納メモリ１２に書
き込まれる。

【００２２】図２に示される本イメージセンサの画素リ
セット選択機能を有する高速読み出しディジタル出力イ
メージセンサ部２０ならびにＤＳＰ部１５の概念図の一
例を図４に示す。高速読み出しディジタル出力イメージ
センサの画素回路１１は、通常の３トランジスタ型のＣ
ＭＯＳアクティブピクセルセンサＭ１、Ｍ２、Ｍ３に、
リセット選択用スイッチＭ４を追加した４トランジスタ
／画素の構成例である。列読み出し回路（ソースフォロ
ア電流源トランジスタＭ５）は、信号レベルとリセット
レベルをサンプルするためサンプル／ホールド回路（Ｓ
／ＨＲＳ／ＨＳ）３０、３１、比較器３３ならび
に比較器へ与える参照電圧Ｔｈ’を発生するための参照
電圧発生用ＤＡ変換器（ＤＡＣ）３２から構成される。
通常のアクティブピクセルセンサーと同様に、水平選択
信号ＳＥＬＹ（ｊ）が有効になることによって、信号検
出部Ｍ１の電圧Ｖ_ｆｄがソースフォロアを介して読み出
され、信号レベルＳＡ（ｉ）’がサンプルホールドされ
る。ここで、ＳＡ（ｉ）’は信号レベルＳＡ（ｉ）にト
ランジスタのしきい値のばらつきを含んだ信号レベルで
ある。そのばらつき分をΔＶ_ｔｈＮとすると、ＳＡ
（ｉ）’＝ＳＡ（ｉ）＋ΔＶ_ｔｈＮで表される。ＳＡ
（ｉ）’は参照電圧発生用ＤＡ変換器（ＤＡＣ）３２に
よって発生する参照電圧Ｖ_ｔｈ’と比較される。これ
は、ΔＶ_ｔｈＮの影響をキャンセルするためで、以下の
手順で行われる。

【００２３】なお、上記の例では、ＤＡＣを設けた例を
説明したが、ＤＡＣは必ずしも設ける必要はない。この
場合、図１に示すノイズキャンセル用フレームメモリ１
４も不要となる。しかし、画素内に配置されたトランジ
スタのしきい値電圧のばらつき分の影響を避ける上でＤ
ＡＣを設けることが望ましい。

【００２４】遮光状態での出力を補正用フレームメモリ
に格納しておき、比較の際に画素に対応したばらつき分
の電圧ΔＶ_ｔｈＮを考慮した参照電圧、Ｔｈ’＝Ｔｈ＋
ΔＶ _ｔｈＮを発生することで、ＳＡ（ｉ）≧Ｔｈの比較
を行う。ＳＡ（ｉ） ≧Ｔｈの場合、リセット画素選択
信号ＯＶＲが有効となる。ＯＶＲは画素内のリセット選
択トランジスタスイッチＭ４に与えられており、リセッ
ト信号Ｒｅｓが有効となることで画素がリセットされ、
リセットレベルをサンプルホールドする。ＯＶＲが無効
の場合は、その画素はリセットが行われず、信号電荷蓄
積が継続されることとなる。サンプルした信号レベルな
らびにリセットレベルは、それぞれＡＤ変換器２１によ
りＡＤ変換され出力される。なお、ＡＤ変換器２１は、
図２ではＭＯＳイメージセンサ部２０内に設けてある
が、ＭＯＳイメージセンサ部２０の外部に設けてもよ
い。

【００２５】図６は、図４に示した回路図の読み出し部
を詳細に示した回路図である。

【００２６】この図６は、リセット選択可能な画素回路
１１は、３トランジスタ型のＣＭＯＳアクティブピクセ
ルセンサＭ１、Ｍ２、Ｍ３に、リセット選択用スイッチ
Ｍ４を追加した、４トランジスタ／画素の構成例であ
る。参照電圧超過検知信号ＯＶＲ（ｊ）または全画素リ
セット信号ＦＲが有効で、かつ各行毎に与えられるリセ
ット信号Ｒｅｓ（ｙ）が有効になった場合のみ画素がリ
セットされる。

【００２７】列読み出し回路は、画素内アンプの負荷ト
ランジスタ、信号レベル・リセットレベルサンプル用ス
イッチおよびキャパシタ、コンパレータ、参照電圧発生
用ＤＡＣと水平選択回路からなる。各列ごとにソースフ
ォロアを介して読み出された信号レベルは信号サンプル
スイッチＳｍｐｌＳを通してキャパシタＣｓに、リセッ
トレベルはリセットレベルサンプルスイッチＳｍｐｌＲ
を通してキャパシタＣｒに記憶される。ただし、読み出
された信号が参照電圧以下の場合は、画素リセットが行
なわれないために、両方のキャパシタに信号レベルが記
憶されることとなる。信号レベルは、画素リセット・中
間画像加算を選択するためのコンパレータに入力され
る。コンパレータの参照電圧は参照電圧発生用ＤＡ変換
器ＤＡＣを用いて発生する。これは、ソースフォロアを
介して読み出された信号レベルには画素内アンプ入力ト
ランジスタのしきい値のばらつきが含まれているためで
あり、この影響を避けるために、あらかじめこのばらつ
きを補正用メモリに格納しておき、画素毎にばらつき分
を考慮した参照電圧を参照電圧発生用ＤＡ変換器ＤＡＣ
で発生することによって、全ての画素が同じ信号振幅で
比較可能となる。ただし、しきい値のばらつきの範図は
信号振幅に対して小さいために、３ビット程度の低分解
能な参照電圧発生用ＤＡＣで十分であると考えられる。

【００２８】ディジタル領域で、相関二重サンプリング
を行うことにより、画素内アンプ入力トランジスタＭ１
閾値のばらつき並びに列ごとに配置されたアンプ入力ト
ランジスタＭ６の閾値ばらつきに起因する固定パターン
雑音を除去できる。また、蓄積開始時のリセットレベル
をリセットレベル用フレームメモリに格納しているた
め、リセットノイズも除去することができる。

【００２９】（ディジタル積分による広ダイナミックレ
ンジ化）ディジタル領域での積分はＤＳＰ部１５により
行う。ＴＶフレームレートでの出力を行うために、積分
用メモリ（ＩＭ）１７とリセットメモリ（ＲＭ）１８か
ら構成されている。以下、フレームレートのＭ倍で読み
出した動作について説明する。ｉフレーム目でのＩＭと
ＲＭの値をそれぞれ、ＩＭ（ｉ）、ＲＭ（ｉ）とする
と、その動作は式（１）、（２）で与えられる。

【００３０】

【数１】

【００３１】

【数２】ここで、ＳＤ（ｉ）、ＲＤ（ｉ）は、それぞれ、ｉフレ
ーム目の信号レベル、リセットレベルのＡＤ変換結果で
ある。

【００３２】以下、信号処理について述べる。Ｍ−１目
のフレームが読み出された直後に、画素リセットを行
い、信号電荷蓄積を開始する。この時のリセットレベル
をリセットメモリ１８に格納する。０番目の画像読み出
しの際の信号電圧と参照電圧の比較結果にしたがって、
積分メモリ１７が初期化される。ＳＡ（ｉ）≧Ｔｈなら
ば、ＩＭ（０）＝ＳＤ（０）−ＲＤ（Ｍ−１）を積分メ
モリ１７に格納する。ＳＤ（０）−ＲＤ（Ｍ−１）はデ
ィジタル領域での相関二重サンプリングを意味する。Ｓ
Ａ（ｉ）＜Ｔｈならば０を積分メモリ１７に格納する。
リセットメモリ１８は、ＳＡ（ｉ）≧Ｔｈの場合、画素
がリセットされるために、ＲＤ（０）に更新される。０
＜ｉ＜Ｍ−１の場合は、ＳＡ（ｉ） ≧Ｔｈならば、積
分メモリにＳＤ（ｉ）−ＲＤ（ｉ−１）を加算して、積
分メモリ１７を更新するとともに、リセットメモリ１８
の更新を行う。ＳＡ（ｉ）＜Ｔｈならば、積分メモリ１
７、リセットメモリ１８ともに保持する。ｉ＝Ｍ−１の
場合は、ＳＡ（Ｍ−１）とＴｈの比較結果にかかわら
ず、積分メモリ１７にＳＤ（Ｍ−１）−ＲＤ（Ｍ−２）
を加算して、積分メモリ１７を更新する。この後の加算
処理が終了した時点で、ダウンサンプリングを行って、
ＴＶフレームレートの画像を得ることができる。

【００３３】並列読み出しＡＤ変換器では、列読み出し
回路でサンプルされた信号・リセットレベルは垂直走査
回路で選択された後に１６チャネル並列でＡＤ変換され
る。これは、例えば、２５６×２５６画素で１０００フ
レーム／ｓｅｃの読み出しを行なった場合、ＡＤ変換器
の変換レートが約６５．５ＭＨｚとなるために、１６チ
ヤネル並列読み出しとすることで４．１ＭＨｚサンプル
の簡単な回路構成のＡＤ変換器で実現可能となるからで
ある。なお、並列読み出しＡＤ変換器の分解能は８ビッ
トとしてもよい。なお、読み出しは並列読み出しに限る
ことはなく１チャネル読み出しでもよい。

【００３４】多チャネル化および信号レベル用とリセッ
トレベル用とＡＤ変換器を複数使用することによって、
ＡＤ変換器の特性ばらつきによる雑音が発生すると考え
られる。ゲインばらつきについては除去が困難となる
が、オフセットばらつきについては、あらかじめ基準電
圧をＡＤ変換した結果を補正用のメモリに格納してお
き、各チャネル毎にばらつき分との差分を求めてキャン
セルすることができる。

【００３５】（ＳＮ比の検討）本イメージセンサについ
て、各画素のリセット雑音やアンプが発生する雑音など
のランダム性に対してのＳＮ比（以下、「ＳＮＲ」とい
う）について説明する。

【００３６】ガウス分布に従うランダム雑音は、Ｎｓ回
のサンプルおよび加算を行った場合、ノイズパワーも加
算が成立するために、ノイズパワーＰ_Ｎは、Ｐ_Ｎ＝Ｎｓ
・Ｐ _Ｎで表される。本発明では、ＴＶフレーム期間蓄積
した信号電圧をＸ、参照電圧をＴｈとすると、積分回数
Ｎ_ｌは、Ｎ_ｌ＝［Ｘ／Ｔｈ］で表される。なお、［］は
小数点切り上げを意味するものとする。参照電圧Ｔｈ
は、Ｔｈ＝ＦＳ／Ｒで表され、ＦＳは通常のイメージセ
ンサの飽和電圧でＡＤ変換器のフルスケール、Ｒは１以
上の定数である。通常のイメージセンサで信号電圧がフ
ルスケールの時のＳＮＲ_０をＳＮＲ_０＝１０ｌｏｇＦ
Ｓ^２／Ｐ_Ｎ０とすると、Ｘ＝ＦＳのとき０ｄＢの場合の
本発明の本イメージセンサのＳＮＲは次の式（３）で表
される。

【００３７】

【数３】 SNR=SNR₀+20log₁₀(X/FS)-10log₁₀(X・R/FS)・P_NO （３）

【００３８】図５は従来型ＣＭＯＳイメージセンサの飽
和レベルでのＳＮＲをゼロｄＢとして、本イメージセン
サのＳＮＲとの比較を示したものである。本イメージセ
ンサのＳＮＲは、参照電圧をＦＳ／２，ＦＳ／４とした
二つの場合のものを示している。横軸は通常のイメージ
センサの飽和光量で正規化した入射光量を表している。
出力信号が参照電圧以下、すなわち低照度領域において
は従来のイメージセンサと同等のＳＮＲが得られている
とともに、高照度領域においても十分なＳＮＲを確保し
ながら、撮影可能な入射光量範囲のダイナミックレンジ
が良好に拡大されていることがわかる。

【００３９】

【発明の効果】上記の説明のように、本発明は、線形応
答ＣＭＯＳイメージセンサの簡単な回路構成の変更によ
り、同センサで撮影可能な入射光量の範囲を高いＳＮＲ
を確保しながら拡大することができる。

【図面の簡単な説明】

【図１】高速撮像並列読み出しディジタル出力ＣＭＯＳ
イメージセンサの構成を示す図である。

【図２】高速撮像並列読み出しディジタル出力ＣＭＯＳ
イメージセンサの動作原理を示す図である。

【図３】高速撮像並列読み出しディジタル出力ＣＭＯＳ
イメージセンサの信号検出部の動作原理を示す図であ
る。

【図４】高速撮像並列読み出しディジタル出力ＣＭＯＳ
イメージセンサの回路例を示す図である。

【図５】従来のＣＭＯＳイメージセンサと高速撮像並列
読み出しディジタル出力ＣＭＯＳイメージセンサのＳＮ
Ｒの性能比較結果を示す図である。

【図６】高速撮像並列読み出しディジタル出力ＣＭＯＳ
イメージセンサの回路例を示す図である。

【図７】従来の３トランジスタ型ＣＭＯＳイメージセン
サの回路図である。

【符号の説明】

１１高速撮像並列読み出しディジタル出力イメ
ージセンサ１２中間結果格納フレームメモリ１３リセットレベル格納用フレームメモリ１４ノイズキャンセル用フレームメモリ１５ＤＳＰ１６ＴＶフレームレート出力１７積分メモリ１８リセットメモリ２０ＣＭＯＳイメージセンサ部２１ＤＳＰへのデータ転送用ＡＤ変換器２２加算器２４ディジタル領域の相関二重サンプリング
（ＣＤＳ）部３０、３１サンプル／ホールド回路（Ｓ／ＨＲ、Ｓ
／ＨＳ）３２参照電圧発生用ＤＡ変換器３３比較器

Claims

【特許請求の範囲】

【請求項１】ＣＭＯＳアクティブピクセルセンサに全
画素をリセットするためのトランジスタと、所定の画素
のみをリセットするためのトランジスタとを設けたこと
を特徴とするＣＭＯＳイメージセンサ。
【請求項２】通常のＭ倍のフレームレートで撮像を行
い、Ａ／Ｄ変換後の出力をディジタル領域で積分し、通
常のフレームレートで出力するようにしたことを特徴と
するＣＭＯＳイメージセンサ。
【請求項３】Ａ／Ｄ変換器の前に比較器を設置し、信
号電荷が任意のしきい値まで蓄積されている画素につい
てディジタルコードを積分し、画素をリセットして信号
電荷の蓄積を開始し、それ以外の画素については引き続
き任意のしきい値まで蓄積を継続することを特徴とする
請求項２記載のＣＭＯＳイメージセンサ。
【請求項４】ディジタル領域においては、相関二重サ
ンプリングを行うことを特徴とする請求項２又は３記載
のＣＭＯＳイメージセンサ。