CN110278393A - 图像感测器 - Google Patents

图像感测器 Download PDF

Info

Publication number
CN110278393A
CN110278393A CN201910193089.0A CN201910193089A CN110278393A CN 110278393 A CN110278393 A CN 110278393A CN 201910193089 A CN201910193089 A CN 201910193089A CN 110278393 A CN110278393 A CN 110278393A
Authority
CN
China
Prior art keywords
node
voltage
image sensor
reset
sensor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910193089.0A
Other languages
English (en)
Inventor
申铉泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixelplus Co Ltd
Original Assignee
Pixelplus Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixelplus Co Ltd filed Critical Pixelplus Co Ltd
Publication of CN110278393A publication Critical patent/CN110278393A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种图像感测器，更具体地，涉及一种能够快速控制自动曝光(Auto Exposure)的技术。这种本发明的实施例包括：像素阵列，其包括多个像素，且合计各个像素的浮动扩散区域的电压值并输出至底部节点；输出驱动部，其通过比较底部节点的电压值与预先设定的基准电压来控制曝光控制信号。

Description

图像感测器
技术领域
本发明涉及一种图像感测器(Image Sensor)，更具体地，涉及一种能够快速控制自动曝光(Auto Exposure)的技术。
背景技术
图像传感器是将光学影像转换为电信号的器件。近来，随着计算机产业和通信产业的发展，在数码相机、摄像机、个人通信系统(Personal Communication System，PCS)、游戏设备、监控用摄像头、医疗微型相机以及机器人等各种领域中对改进性能的图像传感器的需求不断增长。
发明内容
本发明要解决的技术问题
对此本发明的实施例具有如下的特点。
第一，可以在具有多个单位像素的像素阵列中合计各个浮动扩散区域的底部电压来控制曝光动作。
第二，合计像素阵列的浮动扩散区域的底部电压并与预先设定的基准电压进行比较，从而可以在一个帧内完成自动曝光(Auto Exposure)。
技术方案
根据本发明实施例的图像感测器，其特征在于，包括：像素阵列，其包括多个像素，且合计各个像素的浮动扩散区域的电压值并输出至输出节点；输出驱动部，其通过比较输出节点的电压值和预先设定的基准电压来控制曝光控制信号。
有益效果
根据本发明的实施例，能够在一个帧内完成曝光，从而具有能够快速控制自动曝光(Auto Exposure)的效果。
附图说明
图1是示出根据本发明实施例的像素结构的图。
图2至图5是示出有关图1的驱动信号的操作时序图的实施例的图。
图6是示出根据本发明另一个实施例的像素结构的图。
图7是用于说明图6的隔离晶体管的操作的时序图。
图8是示出根据本发明实施例的光电二极管的结构及操作的图。
图9是示出在图8的光电二极管的结构中的累积时间和输出电压的关系的曲线图。
图10是示出根据本发明实施例的金属壁及金属屏蔽层的图。
图11是示出适用根据本发明实施例的像素结构的手机的图。
图12是示出根据本发明另一个实施例的图像感测器的图。
图13是对于图12的复位电路的详细电路图。
图14是对于图12的输出驱动部的详细电路图。
图15是示出根据图12的实施例的图像感测器的操作波形图的图。
具体实施方式
以下，将参照附图对本发明的具体实施例进行说明。
图1是示出根据本发明实施例的像素1结构的图。
参照图1，图像感测器1可以包括：光电二极管PD、复位晶体管P1、传输晶体管P2、浮动扩散区域FD、选择晶体管P3、转换晶体管N1以及电流源Is。光电二极管PD连接在地线(GND)与节点ND1之间，复位晶体管P1连接在电源电压供应线VDD与节点ND1之间，传输晶体管P2连接在节点ND1与节点ND2之间，浮动扩散区域FD连接在节点ND2与地线之间。选择晶体管P3、转换晶体管N1以及电流源Is串联连接在电源电压供应线VDD与地线之间，转换晶体管N1的栅极(Gate)连接在节点ND2。连接有转换晶体管N1和电流源Is的节点ND3的电压成为输出电压Vout。
光电二极管PD通过将光信号转换为电信号来检测出影像信号。光电二极管PD是光电转换元件的示例，可以由光电晶体管(photo transistor)、光电栅极(photo gate)以及钉扎光电二极管(pinned photo diode；PPD)中的至少一个构成。
浮动扩散区域FD累积在光电二极管PD产生的电荷。如图1所示，浮动扩散区域FD可以包括结(junction)电容器Cj和附加电容器Cm。结电容器Cj表示具有PN结结构的电容器。附加电容器Cm是除结电容器Cj以外额外连接的电容器，例如，可以是金属-绝缘层-金属(Metal-Insulator-Metal；MIM)或者金属-氧化物-半导体(Metal-Oxide-Semiconductor；MOS)电容器。
对于全局快门方式而言，由于越是往后读出的行(例如下侧的行)对应的像素，越需要在浮动扩散区域FD长时间存储电荷，因此发生电荷泄露的可能性会变大。因此，对应于下侧的行的像素的输出电压下降，由此图像可以发生渐变(gradation)或固定模式噪声(Fixed Pattern Noise；FPN)。就MIM电容而言，由于电荷泄露得少，因此可以减少发生渐变或者FPN。并且，由于MIM电容器的电荷泄漏较小，因此可以用作帧缓冲器。
复位晶体管P1基于复位信号RX/对光电二极管PD的电压进行初始化，即对节点ND1的电压进行初始化，且与后述的传输晶体管P2一起对浮动扩散区域FD的电压进行初始化，即对节点ND2的电压进行初始化。在本实施例中，复位晶体管P1可以是P沟道金属-氧化物-半导体晶体管(PMOS晶体管)，且在复位信号RX/处于低电平(low level)时实现导通(Turnon)，从而可以将光电二极管PD的电压复位为电源电压VDD。因此，不发生复位晶体管P1的栅极-源极电压降，故使节点ND1可以复位到电源电压VDD，从而可以减小FPN。
传输晶体管P2基于传输控制信号TX/连接光电二极管PD和浮动扩散区域FD。因此，在进行复位操作时，节点ND2的电压与通过电源电压VDD复位的节点ND1的电压相同。并且，在光电二极管PD中进行累积电荷的期间或者累积电荷结束之后，在光电二极管PD与浮动扩散区域FD之间产生电荷共享(sharing)。在本实施例中，传输晶体管P2可以是PMOS晶体管，且在传输控制信号TX/处于低电平时实现导通，从而可以将累积在光电二极管PD的电荷传输至浮动扩散区域FD。由于不发生传输晶体管P2的栅极-源极电压降，可以使节点ND1的电压与节点ND2的电压相同，从而可以减小FPN。
选择晶体管P3基于选择控制信号LS/驱动转换晶体管N1。在本实施例中，选择晶体管P3可以是PMOS晶体管，且与复位晶体管P1、传输晶体管P2相同地，可以减少FPN。
转换晶体管N1根据节点ND2的电荷量而在节点ND3生成输出电压Vout。输出电压Vout可以在相关双采样(Correlated Double Sampling；CDS)单元中作为影像信号来输出。
图2是图1的驱动信号的时序图的一例。在图2中，驱动信号RX/，TX/，LS/的右侧括号内的值表示施加驱动信号RX/，TX/，LS/的像素的行。例如，RX/(n)表示施加在相应于第n行的像素的复位信号RX/，而RX/(n+1)表示施加在相应于第n+1行的像素的复位信号RX/。并且，假设根据本实施例的复位信号RX/、传输控制信号TX/、选择信号LS/是在低电平时被使能的低使能信号。
首先，对施加在相应于第n行的像素的驱动信号进行说明。
如图1至图2所示，在T0～T1期间，第n行的复位信号RX/(n)及第n行的传输控制信号TX/(n)处于低电平。因此，复位晶体管P1及传输晶体管P2实现导通，由此节点ND1及节点ND2的电压复位为电源电压VDD。
在T2～T3期间，第n行的复位信号RX/(n)及第n行的传输控制信号TX/(n)再次处于低电平。由于从T1之后到在光电二极管PD中发生电荷累积的T3之间存在时间间隔，所以节点ND1或节点ND2的电压可能产生变化。通过在曝光时间T3之前再进行一次复位操作，可以确保节点ND1和节点ND2的电压成为电源电压VDD。
T3～T5是光电二极管PD的曝光时间(Integration time)。由此，在光电二极管PD中由光电转换而产生电荷，并在光电二极管PD的内部累积。
光电二极管PD的曝光在T5结束，并且在T4～T5期间，传输控制信号TX/(n)变为低电平。由此，传输晶体管P2导通，从而累积在光电二极管PD的电荷与浮动扩散区域FD实现共享。
在T5，传输控制信号TX/(n)转变为高电平并结束电荷共享。
在T6，选择信号LS/(n)变为低电平，由此，驱动选择晶体管P3和转换晶体管N1并输出输出电压Vout。此时的输出电压Vout表示为信号电压Vsig。
在T7，通过CDS读出输出电压Vout，此时读出的输出电压Vout表示为信号电压Vsig(n)。
在T8～T9期间，复位信号RX/(n)和传输控制信号TX/(n)变为低电平，将节点ND1和ND2的电压复位到电源电压VDD。
在T9，将复位信号RX/(n)和传输控制信号TX/(n)转换为高电平，截止(Turn off)复位晶体管P1和传输晶体管P2。
在T10，通过CDS读出输出电压Vout，此时读出的输出电压Vout表示为基准电压Vref(n)。
尽管未示出，但CDS基于信号电压Vsig(n)和基准电压Vref(n)之间的差异生成第n行的影像信号。
然后，对施加到对应于第n+1行的像素的驱动信号进行说明。
在T0～T5期间，施加到对应于第(n+1)行的像素的驱动信号的时序图与施加到对应于第n行的像素的驱动信号的时序图相同。
参照图1及图2，在T0～T1以及在T2～T3期间，第n+1行的复位信号RX/(n+1)和第n+1行的传输控制信号TX/(n+1)变为低电平并执行复位操作，并且在T4～T5期间，传输控制信号TX/(n+1)变为低电平并执行电荷共享操作。
结束T6～T11期间的第n行的读出操作后，选择信号LS/(n+1)在T12变为低电平，由此驱动对应于第n+1行的像素的选择晶体管P3和转换晶体管N1并输出输出电压Vout。
在T13，通过CDS读出对应于第(n+1)行的像素的输出电压Vout，并且此时的输出电压Vout表示为Vsig(n+1)。
在T14～T15期间，对应于第n+1行的像素的复位信号RX/(n+1)和传输控制信号TX/(n+1)变为低电平，使节点ND1和节点ND2的电压复位到电源电压VDD。
在T15，将复位信号RX/(n+1)和传输控制信号TX/(n+1)转换为高电平，截止对应于第n+1行的像素的复位晶体管P1和传输晶体管P2。
在T16，通过CDS读出输出电压Vout，此时的输出电压Vout表示为基准电压Vref(n+1)。
在T17，通过使选择信号LS/(n+1)转换为高电平，以结束对应于第n+1行的像素的读出操作。
参照图2，根据本发明实施例的图像传感器在T0～T5期间对所有行同时执行以下操作，即光电二极管PD的复位操作、光电二极管的曝光操作和电荷共享操作。然后，依次执行对每行的读出操作。即，在T6～T11期间执行对第n行的读出操作，在T12～T17期间执行对n+1行的读出操作。也就是说，根据本实施例的图像传感器以全局快门方式进行操作。
在全局快门方式的情况下，由于在同时执行曝光操作之后从前一行到下一行依次执行读出操作，因此在对应于下一行的像素中发生电荷泄漏(leakage)，从而会发生FPN和渐变。根据本发明实施例，由于使用电荷泄漏较少的MIM电容器，因此即使是在全局快门方式下，也可以减小FPN。
图3是图1的驱动信号的时序图的一实施例。
参照图3，在T0～T1期间，复位信号RX/(n)，RX/(n+1)以及传输控制信号TX/(n)，TX/(n+1)变为低电平，随后在T1转变为高电平后，在复位区间保持高电平。即，图2省略了T2～T3期间的操作。
图4是图1的驱动信号的时序图的一实施例。
参照图4，在T0～T3期间，施加到对应于第n行的像素的复位信号RX/(n)、传输控制信号TX/(n)以及施加到对应于第n+1行的像素的复位信号RX/(n)、传输控制信号TX/(n)变为低电平。即，与图3的复位时间T0～T1相比，复位时间增加为T0～T3。
图5是图1的驱动信号的时序图的一实施例。
参照图5，T0～T3的操作与图4相同。
在T3，复位信号RX/(n)，RX/(n+1)转变为高电平，传输控制信号TX/(n)，TX/(n+1)保持低电平。由此，在T3～T4的曝光期间，第n行和第n+1行的传输晶体管P2导通，在光电二极管PD和浮动扩散区域FD之间发生电荷共享。这与在图4中的T3～T4期间执行光电二极管PD的曝光操作后，在后续的T4～T5期间执行电荷共享的情况不同。如图5中示出了在执行图4的复位操作的情况下，使传输控制信号TX/(n)，TX/(n+1)不同的情况，但是也可以适用于执行图2及图3的复位操作的情况。
图6是示出根据本发明的实施例的像素2结构的图。
参照图6，与图1的像素1相比，像素2在节点ND1以及与光电二极管PD连接的节点ND4之间还包括隔离晶体管N2。隔离晶体管N2的栅极连接到电源电压供应线VDD。由于隔离晶体管N2连接在光电二极管PD和节点ND1之间，与例如光电二极管PD和节点ND1通过金属线连接的情况相同，可以减小光电二极管PD和节点ND1之间的寄生电容。
图7是用于说明图6的隔离晶体管N2的操作的时序图。在图7中，根据图5的实施例施加复位信号RX/(n)和传输控制信号TX/(n)。在图7中，V1表示节点ND1的电压，V4表示节点ND4的电压。
参照图6及图7，在T3之前施加低电平的复位信号RX/(n)和传输控制信号TX/(n)。由此，复位晶体管P1导通，节点ND1的电压V1复位到电源电压VDD。假设隔离晶体管N2的栅极-源极电压差为Vth时，节点ND4的电压V4为VDD-Vth。
在T3，随着光电二极管PD的曝光开始，电荷在节点ND4累积。此时，隔离晶体管N2以饱和模式操作。因此，在隔离晶体管N2的源极处累积的电荷移动到隔离晶体管N2的漏极，由此减小节点ND1的电压V1。
当Ta处的节点ND1的电压V1变为VDD-Vth，等于节点ND4的电压V4时，隔离晶体管N2开始以线性模式操作。因此，节点ND4和节点ND1的电位由累积在节点ND4中的电荷而一起减小。
随后的读出操作与图5相同，因此省略。
如上所述，即使插入了隔离晶体管N2，当曝光时间经过一定程度(即，在Ta之后)时，节点ND1的电压V1反映光电二极管PD的电压，即节点ND4的电压V4。另一方面，由于连接光电二极管PD的节点ND4和节点ND1之间由金属线连接等原因，因而会产生寄生电容。然而，根据本实施例，可以通过在节点ND4和节点ND1之间插入隔离晶体管N2来减小这种寄生电容。
图8的(A)是示出图1的像素1或图6的像素2的光电二极管PD的剖面的图。
参照图8的(A)，光电二极管PD可以包括：P型基板810、形成于P型基板上810的第一N型光电二极管(Photo Diode N-type，PDN)区域820和第二PDN区域830、P型光电二极管(Photo Diode P-type，PDP)区域840、以及触点850。触点850可以通过金属线连接到复位晶体管P1和传输晶体管P2连接的节点ND1。
本实施例中，第二PDN区域830可以是掺杂浓度高于第一PDN区域820的区域，即n+区域。例如，第二PDN区域830的掺杂浓度可以是1E15，并且第一PDN区域820的掺杂浓度可以是1E12。如上所述，可以通过调整第一PDN区域820和第二PDN区域830的掺杂浓度来分别设置第一PDN区域820和第二PDN区域830的引脚电压(Pin voltage)。例如，第一PDN区域820的引脚电压可以低于电源电压，而第二PDN区域830的引脚电压是电源电压VDD的以上。
本实施例中，第二PDN区域830的面积可以小于第一PDN区域820的面积。例如，光电二极管PD可以具有50μm×50μm的面积，第二PDN区域830可以具有1μm×1μm的面积。此时，第一PDN区域820的面积是从光电二极管PD的面积中除去第二PDN区域830的面积的值。
图8的(B)、(C)是用于说明光电二极管PD的操作的图。假设在图8的(B)、(C)中，第一PDN区域820的引脚电压Vpin1为0.5V，电源电压VDD为3.0V，第二PDN区域830的引脚电压Vpin2是3.0V以上。
在复位状态下，对触点850施加3.0V的电源电压VDD时，第一PDN区域820的电压为0.5V的引脚电压Vpin1，第二PDN区域830的电压为3.0V的电源电压VDD。
如图8的(B)中的灰色区域所示，在光电二极管PD中产生的电荷累积在高电压的第二PDN区域830中，使得第二PDN区域830的电压逐渐降低。如图8的(C)的灰色区域所示，第二PDN区域830的电压达到第一PDN区域820的引脚电压Vpin1(即0.5V)后产生的电荷累积在整个第一PDN区域820和第二PDN区域830。
如上所述，在光电二极管PD的输出电压为VDD～Vpin1的区间(1)，以对应于第二PDN区域830的面积的电容操作，在Vpin1～0V的区间(2)以对应于第一PDN区域820和第二PDN区域830面积，即光电二极管PD的总面积的电容操作。因此，根据本实施例的光电二极管PD通过调整第一PDN区域820的掺杂浓度来调整第一PDN区域820的引脚电压Vpin1，并由此可以调整光电二极管PD的电容。
图9是示出根据累积时间的输出电压Vout的曲线图。图9中的区间(1)对应图8的(B)中的区间(1)，即光电二极管的电压为3.0～0.5V的区间，图9中的区间(2)对应图8的(C)中的区间(2)，即光电二极管的电压为0.5～0V的区间。
参照图9，光电二极管PD的输出电压为VDD～Vpin1的区间(1)的斜率大于光电二极管PD的输出电压为Vpin1～0V的区间(2)的斜率。即，可以知道区间(1)的电容小于区间(2)的电容。
图10是示出根据本发明的实施例的金属壁和金属屏蔽层的图。
参照图10，像素3包括复位晶体管P1、传输晶体管P2、浮动扩散区域FD、选择晶体管P3、转换晶体管N1、电流源Is、光电二极管PD、金属壁、以及金属屏蔽层(Metal shielding)。像素3中复位晶体管P1、传输晶体管P2、浮动扩散区域FD、选择晶体管P3、转换晶体管N1以及电流源Is与图1相同，光电二极管PD的结构与图8的(A)相同，因此省略对其的说明。
金属壁具有包围光电二极管PD的周围的结构。由此可以阻挡从侧面进入的光，并且可以改善光学串扰(cross talk)。
金属屏蔽层具有包围除光电二极管PD以外的部分的结构，即包围复位晶体管P1、转移晶体管P2、选择晶体管P3、转换晶体管N1以及浮动扩散区域FD的侧表面和上表面的结构。因此，在全局快门方式的操作时，即使电荷存储在浮动扩散区域FD中的时间长，也可以通过使晶体管P1，P2，P3，N1的接合区不与光反应，由此防止数据失真。
根据本发明实施例的像素3包括连接光电二极管PD和节点ND1的金属线。也就是说，像素3具有光电二极管PD和节点ND1被金属线分开的结构。由此，可以具有金属线穿过金属壁和金属屏蔽层的侧壁的结构。
图11是示出适用根据本发明的实施例的像素结构的手机的图。图11的(A)示出手机的侧面，图11的(B)示出手机的前面。
参照图11，手机可以包括本体1010、图像传感器1020、有机发光二极管(OLED)面板1030、以及玻璃1040。
本体1010是支撑手机的结构体。图像传感器1020包括图1中的像素1、图6中的像素2或图10中的像素3。OLED面板1030显示手机的画面，并形成有微孔。玻璃1040位于OLED面板1030的上侧，并保护OLED面板1030。
图像传感器1020附着在OLED面板1030的下侧。由于OLED面板1030上形成有微孔，因此从指纹反射的光可以穿过OLED面板1030并到达图像传感器1020。
图12是示出根据本发明另一个实施例的图像感测器的图。
根据图12的实施例的图像感测器包括像素阵列(Pixel array)100、复位电路200以及输出驱动部300。
其中，像素阵列100以排列多个根据上述实施例的像素1(或者，像素2、3)的阵列形态来实现。各个像素1的浮动扩散区域FD施加的底部电压OUT可以具有相同的值或互不相同的值。
像素阵列100合计各个像素1的浮动扩散区域FD施加的像素信号的电荷并输出至底部节点OUTND。其中，底部节点OUTND与浮动扩散区域FD的结(junction)电容器Cj和附加电容器Cm的底部板相连接。施加在底部节点OUTND的底部电压OUT是与累积在浮动扩散区域FD的结(junction)电容器Cj和附加电容器Cm的电荷对应的电压。
本发明的实施例中，使各个像素1的浮动扩散区域FD施加的底部电压OUT平均化并输出至底部节点OUTND。由于已经在图1～11的实施例中说明了像素阵列100的详细结构及操作，因此省略对像素阵列100的详细的说明。
本发明的实施例中，以各个像素的结构与图1的像素1、图6的像素2或者图10的像素3相同的形态形成的情况作为例子进行了说明。但是，本发明的实施例并不限于此，且也能充分适用于具有浮动扩散区域FD的任何像素的结构。
并且，复位电路200对应控制信号(G)而选择性复位底部节点OUTND的底部电压OUT。本发明的实施例中，可以通过复位电路200复位底部节点OUTND的电压来去除包括在底部节点OUTND的噪声源(noise source)。
并且，输出驱动部300通过比较底部节点OUTND的底部电压OUT与具有特定电平(Level)的基准电压VREF来输出曝光控制信号(ECON)。本发明的实施例合计与像素阵列100的浮动扩散区域FD的电容对应的电压值并与具有预先设定的值的基准电压VREF电平(Level)进行比较，从而控制曝光控制信号(ECON)。
图13是对于图12的复位电路200的详细电路图。
复位电路200包括复位控制部210和复位驱动部220。
其中，复位控制部210对应控制信号(G)来控制节点ND10的逻辑电平。复位控制部210包括换流器(Inverter)IV10、多个PMOS晶体管P10、P11以及多个NMOS晶体管N10～N13。
其中，PMOS晶体管P10、NMOS晶体管N10以及NMOS晶体管N12串联连接在电源电压端与接地电压端之间。并且，控制信号(G)通过栅极端子施加在PMOS晶体管P10和NMOS晶体管N10。并且，对于NMOS晶体管N12而言，栅极端子连接在节点ND10。
并且，PMOS晶体管P11、NMOS晶体管N11以及NMOS晶体管N13串联连接在电源电压端与接地电压端之间。并且，由换流器IV10反转的控制信号(G)通过栅极端子施加在PMOS晶体管P11和NMOS晶体管N11。并且，对于NMOS晶体管N13而言，栅极端子连接在节点ND11。
并且，复位驱动部220对应复位控制部210的输出，即节点ND10的逻辑电平而选择性复位底部节点OUTND。这种复位驱动部220包括下拉(Pull-down)驱动元件，例如，NMOS晶体管N14。NMOS晶体管N14连接在底部节点OUTND与接地电压端之间，且栅极端子连接在节点ND10。
在节点ND10的逻辑电平为第一逻辑电平(例如，高电平)时，NMOS晶体管N14处于导通状态，由此将底部节点OUTND下拉(Pull down)为接地电压电平(Level)。与此不同地，在节点ND10的逻辑电平为第二逻辑电平(例如，低电平)时，NMOS晶体管N14处于截止状态。
图14是对于图12的输出驱动部300的详细电路图。
输出驱动部300包括基准电压生成部310和曝光控制部320。
其中，基准电压生成部310设定目标曝光值，即设定作为目标的光亮度，并作为基准电压VREF来进行输出。基准电压生成部310包括电流源311、多个电阻R1～R4以及多个开关SW1～SW4。
电流源311连接在电源电压端与电阻R4之间而供应规定的恒电流。并且，多个电阻R1～R4串联连接在电流源311与接地电压端之间。并且，多个开关SW1～SW4的一端并联连接在电阻R1～R4的各个连接节点之间。多个开关SW1～SW4的另一端连接在比较器322的输入节点NDA。并且，通过开关控制信号(SC1～SC4)来控制多个开关SW1～SW4的开关操作。
对于基准电压生成部310而言，当多个开关SW1～SW4中的某一个开关实现导通时，与导通的开关对应的电阻R1～R4会以不同的方式被选择，由此控制施加在节点NDA的基准电压VREF的电平(Level)。
例如，当开关SW1通过开关控制信号(SC1)实现导通时，可以仅选择一个电阻R1来设定与该电阻值对应的基准电压VREF。并且，当开关SW2通过开关控制信号(SC2)实现导通时，可以选择两个电阻R1、R2来设定与该电阻值对应的基准电压VREF。当开关SW3通过开关控制信号(SC3)实现导通时，可以选择三个电阻R1～R3来设定与该电阻值对应的基准电压VREF。并且，当开关SW4通过开关控制信号(SC4)实现导通时，可以选择所有电阻R1～R4来设定与该电阻值对应的基准电压VREF。
其中，多个开关SW1～SW4的开关操作可以由开关控制信号(SC1～SC4)进行控制。根据作为目标的亮度，可以预先设定要激活开关控制信号(SC1～SC4)中的哪种信号。即以通过测试操作来对应于期望的亮度的方式选择性激活开关控制信号(SC1～SC4)，由此多个开关SW1～SW4中的某一个实现导通。因此，能够以对应于期望的亮度的方式预先设定基准电压VREF的电压值。
并且，曝光控制部320通过比较底部节点OUTND的电压与基准电压VREF，且对应该比较值来控制曝光控制信号(ECON)的逻辑电平。这种曝光控制部320包括电容器321、比较器322、开关SW5以及换流器IV11。
电容器321连接在底部节点OUTND与节点NDB之间。并且，通过比较器322来比较节点NDB的电压与基准电压VREF。并且，开关SW5连接在节点NDB与比较器322的输出端之间，且由开关信号(S)进行控制。换流器IV11通过使比较器322的输出信号反转来控制曝光控制信号
在T0区间，保持着开关信号(S)处于低电平、且控制信号(G)处于高电平的状态。由此，复位控制部210的PMOS晶体管P11、NMOS晶体管N10、N12实现导通，PMOS晶体管P10、NMOS晶体管N11、N13实现截止。
因此，当节点ND10为逻辑高电平时，NMOS晶体管N14实现导通。由此，底部节点OUTND被下拉驱动而复位为接地电压电平。
底部节点OUTND可以包括在浮动扩散区域FD的结(junction)电容器Cj和附加电容器Cm中施加的噪声成分和电容器321的电容噪声成分。本发明的实施例中，为了去除包括在底部节点OUTND的噪声源，通过复位电路200将底部节点OUTND复位为接地电压电平(Level)。
此后，在T1区间，控制信号(G)转变为低电平。由此，复位控制部210的PMOS晶体管P10、NMOS晶体管N11、N13实现导通，PMOS晶体管P11、NMOS晶体管N10、N12实现截止。因此，节点ND10转变为逻辑低电平，从而NMOS晶体管N14将处于截止状态。
并且，在T1区间，开关信号(S)转变为高电平时，则开关SW5将实现连接而处于导通的状态。由此，比较器322的输入/输出端的值复位为初始状态。
如此，在控制曝光操作的T2区间之前，本发明的实施例对底部节点OUTND进行复位，使得曝光操作不受噪声成分的影响。
接着，如果在T2区间，开关信号(S)再次转变为低电平，则开关SW5会被切断。并且，通过比较器322比较节点NDB的电压与节点NDA的基准电压VREF。
比较器322在节点NDB的电压高于节点NDA的基准电压VREF时，输出逻辑低电平的信号。之后，曝光控制信号(ECON)通过换流器IV11而输出为逻辑高电平。由此，曝光控制部320以如下的方式进行控制：在T2区间将曝光控制信号(ECON)输出为高电平，以使得控制光的曝光的LED(Light-Emitting Diode，发光二极管)元件导通。
另外，当在T3区间，节点NDB的电压与节点NDA的基准电压VREF相同时，比较器322的输出转变为逻辑高电平。之后，曝光控制信号(ECON)通过换流器IV11而输出为逻辑低电平。
由此，曝光控制部320以如下的方式进行控制：在T3区间将曝光控制信号(ECON)输出为低电平，以使得控制光的曝光的LED元件截止(Turn off)。由此，结束曝光操作而不再对光进行反应。
也就是说，当执行曝光操作时，像素阵列100的各个浮动扩散区域FD施加的底部电压OUT电平会降低，由此节点NDB的电压慢慢减小。并且，如果像素阵列100的各个浮动扩散区域FD施加的底部电压OUT电平达到设定为目标值的基准电压VREF电平，则完成曝光操作。当完成曝光操作时，各个像素1输出输出电压Vout来执行对于各个像素1的数据的读出操作。
如此，本发明的实施例合计像素阵列100的底部电压OUT值，并与基准电压VREF电平进行比较，从而控制曝光控制信号(ECON)。本发明的实施例输出在一个帧(Frame)内完成自动曝光(AE；Auto Exposure)操作的最终数据。
因此，本发明的实施例对应外部亮度的环境变化而在一个帧内控制自动曝光(AE；Auto Exposure)操作，从而可以将用于获得适当亮度的图像的时间缩短为最小限度。
以上说明的本发明并不限于前述的实施例及附图，对于本领域技术人员而言，显而易见的是，在不脱离本发明的技术思想的前提下，可以进行多种替换、变形及变更。
作为参考，为了更详细说明本发明，可以包括与本发明的技术思想不直接相关的其他构成。并且，用于表示信号和电路的激活状态的有效高电平(Active High)或有效低电平(Active Low)的构成可以根据实施例而变化。由于这种电路的变化情形多，并且任何普通专业人员都可以容易地推断出电路的变化，因此将省略对其的列举。

Claims (14)

1.一种图像感测器，其特征在于，包括：
像素阵列，其包括多个像素，且合计各个像素的浮动扩散区域的电压值输出至底部节点；以及
输出驱动部，其通过比较所述底部节点的电压值和预先设定的基准电压来控制曝光控制信号。
2.根据权利要求1所述的图像感测器，其特征在于，
所述底部节点与包括在各个所述像素的浮动扩散区域的底部板实现共同连接。
3.根据权利要求1所述的图像感测器，其特征在于，
所述输出驱动部包括：
基准电压生成部，其输出所述预先设定的基准电压；以及
曝光控制部，其通过比较所述底部节点的电压与所述基准电压来控制曝光控制信号的逻辑电平。
4.根据权利要求3所述的图像感测器，其特征在于，
所述基准电压生成部包括：
电流源，其供应规定的恒电流；
多个电阻，其串联连接在所述电流源与接地电压端之间；以及
多个开关，其并联连接在所述多个电阻的各个连接节点与所述基准电压的输出端之间，且所述多个开关通过开关控制信号实现操作。
5.根据权利要求4所述的图像感测器，其特征在于，
在所述基准电压生成部中，当所述多个开关中的任一个开关实现导通时，所述多个电阻以不同个数被选择，由此设定所述基准电压的电平。
6.根据权利要求3所述的图像感测器，其特征在于，
所述曝光控制部包括：
比较器，其比较所述底部节点的电压与所述基准电压。
7.根据权利要求6所述的图像感测器，其特征在于，
所述曝光控制部还包括：
电容器，其连接在所述底部节点与所述比较器之间；
开关，其连接在所述比较器的输入端与输出端之间，且由开关信号而实现控制；以及
换流器，其通过使所述比较器的输出反转来输出所述曝光控制信号。
8.根据权利要求7所述的图像感测器，其特征在于，
在所述比较器的比较动作之前的区间，所述开关由所述开关信号而实现导通，由此复位所述比较器。
9.根据权利要求3所述的图像感测器，其特征在于，
所述曝光控制部以如下方式进行控制：
在所述底部节点的电压高于所述基准电压时，以将所述曝光控制信号输出为第一逻辑电平的方式执行曝光动作，
在所述底部节点的电压与所述基准电压相同时，以将所述曝光控制信号输出为第二逻辑电平的方式完成曝光动作。
10.根据权利要求1所述的图像感测器，其特征在于，还包括：
复位电路，其对应控制信号而复位所述底部节点的电压。
11.根据权利要求10所述的图像感测器，其特征在于，
所述复位电路包括：
复位控制部，其对应所述控制信号而控制第一节点的逻辑电平；以及
复位驱动部，其对应所述第一节点的逻辑电平而选择性复位所述底部节点。
12.根据权利要求11所述的图像感测器，其特征在于，
当所述控制信号处于第一逻辑电平时，所述复位控制部将所述第一节点控制为所述第一逻辑电平，当所述控制信号处于第二逻辑电平时，所述复位控制部将所述第一节点控制为所述第二逻辑电平。
13.根据权利要求11所述的图像感测器，其特征在于，
所述复位驱动部包括：
下拉驱动元件，其连接在所述底部节点与接地电压端之间，且栅极端子连接在所述第一节点。
14.根据权利要求1所述的图像感测器，其特征在于，
所述各个像素包括：
复位晶体管，其连接在电源电压端与第二节点之间，且由复位信号而实现控制；
光电二极管，其连接在所述第二节点与接地电压端之间；
传输晶体管，其对应传输控制信号而选择性控制所述第二节点与第三节点之间的连接；
所述浮动扩散区域，其连接在所述第三节点与所述底部节点之间；
转换晶体管，其对应所述浮动扩散区域的电压而实现控制；以及
选择晶体管，其连接在所述电源电压端与所述转换晶体管之间，且由选择控制信号而实现驱动。
CN201910193089.0A 2018-03-14 2019-03-14 图像感测器 Pending CN110278393A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180029828A KR102012767B1 (ko) 2018-03-14 2018-03-14 이미지 센서
KR10-2018-0029828 2018-03-14

Publications (1)

Publication Number Publication Date
CN110278393A true CN110278393A (zh) 2019-09-24

Family

ID=67808119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910193089.0A Pending CN110278393A (zh) 2018-03-14 2019-03-14 图像感测器

Country Status (2)

Country Link
KR (1) KR102012767B1 (zh)
CN (1) CN110278393A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220124484A (ko) 2021-03-03 2022-09-14 에스케이하이닉스 주식회사 이미지 센싱 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970010630B1 (ko) * 1994-10-14 1997-06-28 삼성항공산업 주식회사 전하 결합 소자 카메라 조리개 구동 장치
TWI264086B (en) * 2004-06-04 2006-10-11 Via Tech Inc Method and apparatus for image sensor
JP3969422B2 (ja) * 2004-12-27 2007-09-05 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路及び表示装置
US7705900B2 (en) * 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
US7777171B2 (en) * 2008-08-26 2010-08-17 Eastman Kodak Company In-pixel summing of charge generated by two or more pixels having two reset transistors connected in series
JP2015008348A (ja) * 2013-06-24 2015-01-15 株式会社東芝 固体撮像装置

Also Published As

Publication number Publication date
KR102012767B1 (ko) 2019-08-21

Similar Documents

Publication Publication Date Title
JP7072362B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP7018293B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US9900537B2 (en) Solid-state imaging unit and electronic apparatus with a signal charge accumulated in a photoelectric conversion section that is divided to be read in predetermined times of intermediate transfer operations and a complete transfer operation
US6930722B1 (en) Amplification type image pickup apparatus and method of controlling the amplification type image pickup apparatus
US7612819B2 (en) CMOS image sensor and method of operating the same
US11189651B2 (en) Image sensor
WO2011058684A1 (ja) 固体撮像装置
TW202042544A (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
TWI390976B (zh) 訊號處理裝置、固態攝像裝置以及畫素訊號產生方法
JP2011205249A (ja) 固体撮像装置
CN106257921A (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
US11658193B2 (en) Image sensor
JP4534804B2 (ja) 撮像デバイス
CN109561264A (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
CN111757026B (zh) 图像传感器像素结构
KR20060073957A (ko) 고체 촬상 장치 및 카메라 시스템
KR100660905B1 (ko) Ｃｍｏｓ 이미지 센서
US20210084247A1 (en) Cmos image sensor and method of operating pixel array by cmos image sensor
CN110278392A (zh) 图像传感器用像素、光电二极管及图像传感器的驱动方法
US10447954B2 (en) Unit pixel apparatus and operation method thereof
CN110278393A (zh) 图像感测器
KR101867345B1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
US20160233265A1 (en) Light Sensing Unit and Light Sensing Circuit for Image Sensor
KR20220124484A (ko) 이미지 센싱 장치
KR100621558B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 구동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190924