KR20110066919A - 고체 촬상 소자 및 그 구동 방법, 및 카메라 시스템 - Google Patents

고체 촬상 소자 및 그 구동 방법, 및 카메라 시스템 Download PDF

Info

Publication number
KR20110066919A
KR20110066919A KR1020117006667A KR20117006667A KR20110066919A KR 20110066919 A KR20110066919 A KR 20110066919A KR 1020117006667 A KR1020117006667 A KR 1020117006667A KR 20117006667 A KR20117006667 A KR 20117006667A KR 20110066919 A KR20110066919 A KR 20110066919A
Authority
KR
South Korea
Prior art keywords
pixel
signal
shared
pixel signal
output node
Prior art date
Application number
KR1020117006667A
Other languages
English (en)
Inventor
유이치 가토
요시카즈 니타
노리유키 후쿠시마
타카시 스에나가
토시유키 스기타
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110066919A publication Critical patent/KR20110066919A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

화소 신호 판독선(116)과, 광전변환을 포함하는 복수의 화소가 행렬형상으로 배열된 화소부(110)로부터 화소 신호 판독선을 통하여 화소 신호의 판독을 행하는 화소 신호 판독부(120)를 가지며, 화소부(110)는, 복수의 화소에서 출력 노드를 공유하는 공유 화소(110B)가 형성되고, 공유 출력 노드로부터 대응하는 화소 신호 판독선에 공유 화소에서의 각 화소의 화소 신호를 선택적으로 출력 가능하고, 화소 신호 판독부는, 화소 신호 판독선에 접속되어 바이어스 전압에 응힌 전류가 흐르는 부하 소자(121)에의 바이어스 전압(VBias)이, 공유 화소(110B)의 각 화소(PXL)의 화소 신호의 가산 구동시에, 가산 전하량의 차분이 없을 때의 기준 바이어스 전압시의 전류보다 전류치를 높게 하는 전압으로 설정 가능하다.

Description

고체 촬상 소자 및 그 구동 방법, 및 카메라 시스템{SOLID-STATE IMAGING DEVICE, METHOD FOR DRIVING SAME, AND CAMERA SYSTEM}
본 발명은, CMOS 이미지 센서로 대표되는 고체 촬상 소자 및 그 구동 방법, 및 카메라 시스템에 관한 것이다.
근래, CCD에 대신하는 고체 촬상 소자(이미지 센서)로서, CMOS 이미지 센서가 주목을 모으고 있다. 이것은 이하의 이유에 의한다.
CCD 화소의 제조에 전용 프로세스를 필요로 하고, 또한, 그 동작에는 복수의 전원 전압이 필요하고, 또한 복수의 주변 IC를 조합시켜서 동작시킬 필요가 있다.
이에 대해, CMOS 이미지 센서는, 이와 같은 CCD에서 시스템이 매우 복잡화하다는 여러 문제를 극복하고 있기 때문이다.
CMOS 이미지 센서는, 그 제조에는 일반적인 CMOS형 집적 회로와 같은 제조 프로세스를 이용하는 것이 가능하고, 또한 단일 전원으로의 구동이 가능하고, 또한 CMOS 프로세스를 이용한 아날로그 회로나 논리 회로를 동일 칩 내에 혼재시킬 수 있다.
이 때문에, 주변 IC의 수를 줄일 수 있다는 큰 장점을 복수 가지고 있다.
CCD의 출력 회로는, 부유 확산층(FD : Floating Diffusion)을 갖는 FD 앰프를 이용한 1채널(ch) 출력이 주류이다.
이에 대해, CMOS 이미지 센서는 각 화소마다 FD 앰프를 갖고 있고, 그 출력은, 화소 어레이 중의 어느 한 행을 선택하고, 그들을 동시에 열방향으로 판독하는 열병렬 출력형이 주류이다.
이것은, 화소 내에 배치된 FD 앰프에서는 충분한 구동 능력을 얻기가 어렵고, 따라서 데이터 레이트를 내릴 것이 필요하여, 병렬 처리가 유리하다고 되어 있기 때문이다.
그런데, 이런 종류의 고체 촬상 소자에서, 다 화소화, 소형화가 진행됨에 따라 화소의 유닛 셀 사이즈가 작아지고 있다.
그에 수반하여, 고체 촬상 소자에서는, 화소에 점하는 트랜지스터의 면적의 비율이 증가하고, 포토 다이오드의 면적이 작아지기 때문에 포화 전하량 및 감도가 저하되고, 화질의 열화가 문제가 되어 있다.
또한, HD 모드에서의 30fps의 실현 등 다화소에서의 고속 판독도 필요하게 되어 있다.
그 때문에, 소형 유닛 셀 사이즈의 화소를 구비하는 고체 촬상 소자에 있어서, 감도와 S/N 개선, 또한 고속 판독을 위해 몇개의 화소의 신호를 아날로그 또는 디지털로 가산(加算)하는 방법이 몇가지 제안되어 있다.
그 하나로, 복수의 화소에서 플로팅 디퓨전(FD)을 공유하고, 각 화소에서 광전변환된 전하를 FD에서 가산하는 방법이 있다.
그러나, 화소의 유닛 셀 사이즈의 축소가 진행되는 중에서, 동색(同色) 화소를 가산하기 위해 FD를 형성하면 한층 더의 포토 다이오드 면적의 축소가 되어, 포화 전하량 및 감도의 저하, 그리고 화질의 열화로 이어진다.
그 밖의 가산 방법으로 AD 변환기(Analog digital converter)를 갖는 고체 촬상 소자에서 디지털 신호로 변환 후, 가산하는 방법이 있다.
전(全) 화소 모드인 일정 기간 내에 1회의 AD 변환을 행하는데, 고속화를 실현하기 위해 디지털 가산을 하는 경우는 어느 일정 기간 내에 복수회의 AD 변환이 필요하게 되어, AD 변환의 고속화와 고속화에 수반하는 노이즈 악화의 문제가 있다.
상기, FD 가산과 디지털 가산에서 발생하는 문제를 회피할 수 있고, 감도와 S/N의 개선, 고속화를 가능하게 하는 방법으로서 판독 신호선에 접속되어 있는 부하 MOS 회로에서 가산하는 소스 팔로워 가산이 알려져 있다(예를 들면 특허 문헌 1 참조).
[선행 기술 문헌]
[특허 문헌]
특허 문헌 1 : US Patent No : 6794627 B2
복수의 화소 신호를 동시에 판독선에 판독하는 소스 팔로워 가산에서는, 가산되는 화소 전하량이 근사(近似)하다면, 판독된 신호량은 가산되는 화소 전하량의 평균치가 된다.
그러나, 가산되는 화소 전하량에 큰 차가 있는 경우는, 소스 팔로워로 가산된 신호량은 평균치가 아니라, 평균치보다 적은 신호량이 된다.
그 때문에, 명암이 확실한 에지 등에서는 소스 팔로워 가산을 함으로써 위색(僞色)이 발생하는 문제가 있다.
상기 특허 문헌 1에서는, 다수의 화소를 가산함에 의해 에지에서의 색 붙음(色付)에 대응하고 있다.
그러나, 다수의 열의 화소의 가산 에지의 색 붙음에 대처하는 방법에서는 해상도를 저하시키는 마이너스면이 존재한다.
본 발명은, 위색의 발생을 억제하면서, 해상도의 저하를 방지하는 것이 가능한 고체 촬상 소자 및 그 구동 방법 및 카메라 시스템을 제공하는 것에 있다.
본 발명의 제 1의 관점의 고체 촬상 소자는, 화소 신호 판독선과, 광전변환 소자를 포함하는 복수의 화소가 행렬형상으로 배열된 화소부와, 상기 화소부로부터 상기 화소 신호 판독선을 통하여 화소 신호의 판독을 행하는 화소 신호 판독부를 가지며, 상기 화소부는, 복수의 화소에서 출력 노드를 공유하는 공유 화소가 형성되고, 당해 공유 출력 노드로부터 대응하는 상기 화소 신호 판독선에 상기 공유 화소에서의 각 화소의 화소 신호를 선택적으로 출력 가능하고, 상기 화소 신호 판독부는, 상기 화소 신호 판독선에 접속되어 전류원으로서 기능하고, 바이어스 전압에 응힌 전류가 흐르는 부하 소자를 포함하고, 상기 부하 소자에의 바이어스 전압은, 상기 공유 화소의 각 화소의 화소 신호의 가산 구동시에, 가산 전하량의 차분(差分)이 없을 때의 기준 바이어스 전압시의 전류보다 전류치를 높게 하는 전압으로 설정 가능하다.
본 발명의 제 2의 관점의 고체 촬상 소자의 구동 방법은, 광전변환 소자를 포함하는 복수의 화소에서 출력 노드를 공유하는 공유 화소를 형성하고, 상기 공유 출력 노드로부터 대응하는 화소 신호 판독선에 상기 공유 화소에서의 각 화소의 화소 신호를 선택적으로 출력하고, 상기 화소 신호 판독선에 접속되어 전류원으로서 기능하고, 바이어스 전압에 응힌 전류가 흐르는 부하 소자에의 바이어스 전압을, 상기 공유 화소의 각 화소의 화소 신호의 가산 구동시에, 가산 전하량의 차분이 없을 때의 기준 바이어스 전압시의 전류보다 전류치를 높게 하는 전압으로 설정한다.
본 발명의 제 3의 관점의 카메라 시스템은, 고체 촬상 소자와, 상기 촬상 소자에 피사체상을 결상하는 광학계를 가지며, 상기 고체 촬상 소자는, 화소 신호 판독선과, 광전변환 소자를 포함하는 복수의 화소가 행렬형상으로 배열된 화소부와, 상기 화소부로부터 상기 화소 신호 판독선을 통하여 화소 신호의 판독을 행하는 화소 신호 판독부를 가지며, 상기 화소부는, 복수의 화소에서 출력 노드를 공유하는 공유 화소가 형성되고, 당해 공유 출력 노드로부터 대응하는 상기 화소 신호 판독선에 상기 공유 화소에서의 각 화소의 화소 신호를 선택적으로 출력 가능하고, 상기 화소 신호 판독부는, 상기 화소 신호 판독선에 접속되어 전류원으로서 기능하고, 바이어스 전압에 응힌 전류가 흐르는 부하 소자를 포함하고, 상기 부하 소자에의 바이어스 전압은, 상기 공유 화소의 각 화소의 화소 신호의 가산 구동시에, 가산 전하량의 차분이 없을 때의 기준 바이어스 전압시의 전류보다 전류치를 높게 하는 전압으로 설정 가능하다.
본 발명에 의하면, 부하 소자에의 바이어스 전압이, 공유 화소의 각 화소의 화소 신호의 가산 구동시에, 가산 전하량의 차분이 없을 때의 기준 바이어스 전압시의 전류보다 전류치를 높게 하는 전압으로 설정된다.
본 발명에 의하면, 위색의 발생을 억제하면서, 해상도의 저하를 방지할 수 있다.
도 1은 본 발명의 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 소자(CMOS 이미지 센서)의 구성예를 도시하는 블록도.
도 2는 FD를 4화소에서 공유하는 제 1의 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 소자(CMOS 이미지 센서)에서의 화소 및 ADC군을 보다 구체적으로 도시하는 블록도.
도 3은 본 실시 형태에 관한 4개의 트랜지스터로 구성되는 CMOS 이미지 센서의 기본적인 화소 회로의 한 예를 도시하는 도면.
도 4는 2×2화소 공유의 화소의 구성예를 도시하는 회로도.
도 5는 본 제 1의 실시 형태의 소스 팔로워 가산 구동의 타이밍 차트를 도시하는 도면.
도 6은 본 제 1의 실시 형태의 소스 팔로워의 리니어리티 특성을 도시하는 도면.
도 7은 본 발명의 제 2의 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 소자(CMOS 이미지 센서)의 구성예를 도시하는 블록도.
도 8은 제 2의 실시 형태에 관한 고체 촬상 소자의 RGB 입출력 리니어리티 특성을 설명하기 위한 도면.
도 9a는 제 2의 실시 형태의 제 1의 소스 팔로워 가산 구동 방법으로서, 세로 2화소, 가로 2화소 공유의 화소 배열에서의 소스 팔로워의 가산 구동 방법을 설명하기 위한 도면.
도 9b는 제 2의 실시 형태의 제 1의 소스 팔로워 가산 구동 방법으로서, 세로 2화소, 가로 2화소 공유의 화소 배열에서의 소스 팔로워의 가산 구동 방법을 설명하기 위한 도면.
도 10a는 제 2의 실시 형태의 제 2의 소스 팔로워 가산 구동 방법으로서, 세로 4화소, 가로 1화소 공유의 화소 배열에서의 소스 팔로워의 가산 구동 방법을 설명하기 위한 도면.
도 10b는 제 2의 실시 형태의 제 2의 소스 팔로워 가산 구동 방법으로서, 세로 4화소, 가로 1화소 공유의 화소 배열에서의 소스 팔로워의 가산 구동 방법을 설명하기 위한 도면.
도 11a는 제 2의 실시 형태의 제 3의 소스 팔로워 가산 구동 방법으로서, 세로 2화소, 가로 2화소 지그재그 화소 공유의 화소 배열에서의 소스 팔로워의 가산 구동 방법을 설명하기 위한 도면.
도 11b는 제 2의 실시 형태의 제 3의 소스 팔로워 가산 구동 방법으로서, 세로 2화소, 가로 2화소 지그재그 화소 공유의 화소 배열에서의 소스 팔로워의 가산 구동 방법을 설명하기 위한 도면.
도 12a는 제 2의 실시 형태의 제 4의 소스 팔로워 가산 구동 방법으로서, 동색 세로 2화소, 가로 2화소 공유의 화소 배열에서의 소스 팔로워의 가산 구동 방법을 설명하기 위한 도면.
도 12b는 제 2의 실시 형태의 제 4의 소스 팔로워 가산 구동 방법으로서, 동색 세로 2화소, 가로 2화소 공유의 화소 배열에서의 소스 팔로워의 가산 구동 방법을 설명하기 위한 도면.
도 13은 가산 전하량의 차분과 리니어리티 유지에 필요한 부하 MOS 트랜지스터의 게이트 전압과 제어치와의 관계를 도시하는 도면.
도 14는 본 발명의 실시 형태에 관한 고체 촬상 소자가 적용되는 카메라 시스템의 구성의 한 예를 도시하는 도면.
이하, 본 발명의 실시의 형태를 도면에 관련지어서 설명한다.
또한, 설명은 이하의 순서로 행한다.
1. 제 1의 실시 형태(고체 촬상 소자의 제 1의 구성예)
2. 제 2의 실시 형태(고체 촬상 소자의 제 2의 구성예)
3. 제 3의 실시 형태(카메라 시스템의 구성예)
<제 1의 실시 형태>
도 1은, 본 발명의 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 소자(CMOS 이미지 센서)의 구성예를 도시하는 블록도이다.
도 2는, FD를 4화소에서 공유하는 제 1의 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 소자(CMOS 이미지 센서)에서의 화소 및 ADC군을 보다 구체적으로 도시하는 블록도이다.
본 고체 촬상 소자(100)는, 도 1 및 도 2에 도시하는 바와 같이, 화소부(110), 부하 MOS부(120), 수직 주사 회로(130), 수평 전송 주사 회로(140), 화소 신호 판독부로서의 칼럼 처리부(ADC군)(150) 및 타이밍 제어 회로(160)를 갖는다.
고체 촬상 소자(100)는, DAC(디지털-아날로그 변환 장치)를 포함하는 DAC 및 바이어스 회로(170), 앰프 회로(S/A)(180), 신호 처리 회로(190) 및 라인 메모리(200)를 갖는다.
이들의 구성 요소중, 화소부(110), 부하 MOS부(120), 수직 주사 회로(130), 수평 전송 주사 회로(140), ADC군(150), DAC(170) 및 앰프 회로(S/A)(180)는 아날로그 회로에 의해 구성된다.
또한, 타이밍 제어 회로(160), 신호 처리 회로(190) 및 라인 메모리(200)는 디지털 회로에 의해 구성된다.
화소부(110)는, 광전변환 소자로서의 포토 다이오드를 포함하는 화소(PXL)가 매트릭스형상(행렬형상)으로 배치되어 있다.
본 실시 형태의 화소부(110)는, 플로팅 디퓨전(FD)을 4화소에서 공유하는 구성을 갖는다. 여기서는, 기본적인 화소 구성을 설명하고, 그 후, 플로팅 디퓨전(FD)의 4화소 공유 구성에 관해 설명한다.
[화소의 기본 구성예]
도 3은, 본 실시 형태에 관한 4개의 트랜지스터로 구성되는 CMOS 이미지 센서의 기본적인 화소 회로의 한 예를 도시하는 도면이다.
도 3의 화소 회로(110A)는, 광전변환 소자로서 예를 들면 포토 다이오드(PD)(111)을 갖고 있다.
화소 회로(110A)는, 이 1개의 광전변환 소자로서의 포토 다이오드(111)를 갖는다.
화소 회로(110A)는, 1개의 포토 다이오드(111)에 대해 전송 소자로서의 전송 트랜지스터(112), 리셋 소자로서의 리셋 트랜지스터(113), 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 4개의 트랜지스터를 능동 소자로서 갖는다.
포토 다이오드(111)는, 입사광을 그 광량에 응한 양의 전하(여기서는 전자)로 광전변환한다.
전송 트랜지스터(112)는, 포토 다이오드(111)와 출력 노드로서의 플로팅 디퓨전(FD) 사이에 접속되어 있다.
전송 트랜지스터(112)는, 전송 제어선(LTRG)을 통하여 그 게이트(전송 게이트)에 전송 신호(TRG)가 주어짐으로써, 포토 다이오드(111)에서 광전변환된 전자를 플로팅 디퓨전(FD)에 전송한다.
리셋 트랜지스터(113)는, 전원 라인(LVDD)과 플로팅 디퓨전(FD) 사이에 접속되어 있다.
리셋 트랜지스터(113)는, 리셋 제어선(LRST)을 통하여 그 게이트에 리셋 신호(RST)가 주어짐으로써, 플로팅 디퓨전(FD)의 전위를 전원 라인(LVDD)의 전위에 리셋한다.
플로팅 디퓨전(FD)에는, 증폭 트랜지스터(114)의 게이트가 접속되어 있다. 증폭 트랜지스터(114)는, 선택 트랜지스터(115)를 통하여 수직 신호선(116)에 접속되고, 화소부 외의 정전류원을 형성하는 부하 MOS와 소스 폴로워를 형성한다.
그리고, 선택 제어선(LSEL)을 통하여 제어 신호(어드레스 신호 또는 실렉트 신호)(SEL)가 선택 트랜지스터(115)의 게이트에 주어져, 선택 트랜지스터(115)가 온 한다.
선택 트랜지스터(115)가 온 하면, 증폭 트랜지스터(114)는 플로팅 디퓨전(FD)의 전위를 증폭하여 그 전위에 응한 전압을 수직 신호선(116)에 출력한다. 수직 신호선(116)을 통하여, 각 화소로부터 출력된 전압은, 화소 신호 판독부로서의 ADC군(150)에 출력된다.
이들의 동작은, 예를 들면 전송 트랜지스터(112), 리셋 트랜지스터(113) 및 선택 트랜지스터(115)의 각 게이트가 행 단위로 접속되어 있기 때문에, 1행분의 각 화소에 관해 동시에 행하여진다.
[공유 화소의 구성예]
이상의 기본 구성에 입각하고, 도 2에 도시하는 바와 같이, 세로 2화소, 가로 2화소의 2×2화소 공유의 화소의 구성예에 관해 설명한다.
도 4는, 2×2화소 공유의 화소의 구성예를 도시하는 회로도이다.
여기서는, 2×2화소 공유의 공유 화소를, 부호 110B로써 나타내고, 또한, 도 3과 동일 구성 부분은 동일 부호로써 나타낸다.
공유 화소(110B)는, 각 화소(PXL1 내지 PXL4)에 하나의 포토 다이오드(111-1 내지 111-4) 및 하나의 전송 게이트와 하나의 전송 트랜지스터(112-1 내지 112-4)가 각각 배치되어 있다.
그리고, 공유 화소(110B)는, 4화소(PXL1 내지 PXL4)에 하나의 플로팅 디퓨전(FD), 리셋 트랜지스터(113), 증폭 트랜지스터(114) 및 선택 트랜지스터(115)를 갖는다.
화소(PXL1, PXL2)가 배치되어 있는 행에는, 전송 제어선(LTRG1(N), LTRG2(N)) 및 선택 제어선(LSEL(N))이 배선되어 있다.
화소(PXL3, PXL4)가 배치되어 있는 행에는, 전송 제어선(LTRG3(N), LRG4(N)) 및 리셋 제어선(LRST(N))이 배선되어 있다.
전송 제어선(LRG1)이 1열째의 화소(PXL1)의 전송 트랜지스터(112-1)의 게이트에 접속되고, 전송 제어선(LRG2)이 2열째의 화소(PXL2)의 전송 트랜지스터(112-2)의 게이트에 접속되어 있다.
전송 제어선(LTRG3)이 1열째의 화소(PXL3)의 전송 트랜지스터(112-3)의 게이트에 접속되고, 전송 제어선(LTRG4)이 2열째의 화소(PXL4)의 전송 트랜지스터(112-4)의 게이트에 접속되어 있다.
선택 제어선(LSEL(N))이 선택 트랜지스터(115)의 게이트에 접속되고, 리셋 제어선(LRST)이 리셋 트랜지스터(113)의 게이트에 접속되어 있다.
이들의 전송 제어선(LTRG1 내지 LTRG4), 리셋 제어선(LRST) 및 선택 제어선(LSEL)은, 수직 주사 회로(130)에 의해 구동된다.
1열째의 화소(PXL1, PXL3)와 2열째의 화소(PXL2, PXL4) 사이에 하나의 화소 신호 판독선으로서의 수직 신호선(116)이 배선되어 있다. 즉, 도 2의 화소부(110)에서는, 2열에 하나의 수직 신호선(116)이 배선되어 있다.
수직 신호선(116)에는, 도 2에 도시하는 바와 같이, ADC군과 함께 화소 판독부를 형성하는 부하 MOS부(120)의 부하 소자로서의 부하 MOS 트랜지스터(121)가 접속되어 있다.
또한, 이 구성에 대응하여 ADC군(150)에서는, 각 ADC가 2열에 하나씩 병렬로 배치되어 있다.
부하 MOS 트랜지스터(121)는, n채널의 절연 게이트형 전계효과 트랜지스터인 NMOS 트랜지스터에 의해 형성되어 있다.
부하 MOS 트랜지스터(121)의 드레인이 수직 신호선(116)에 접속되고, 소스가 기준 전위 원(VSS)에 접속되어 있다.
그리고, 각 부하 MOS 트랜지스터(121)의 게이트가, 바이어스 전압(VBias)의 공급 라인(LVBias)에 접속되어 있다.
본 실시 형태에서는, 이른바 화소 가산(加算)을, 부하 MOS 트랜지스터(121)를 포함하는 소스 팔로워 가산에 의해 행한다.
소스 팔로워 가산은, 복수의 화소에 축적된 전하를 가산하는 경우, 가산되는 전하량의 평균치에 상당하는 신호량이 판독선으로서의 수직 신호선(116)에 출력되는 것이 이상(理想)적이다.
그러나, 가산되는 전하량에 큰 차분이 있는 경우는 평균치 이하의 신호량이 판독되어, 입출력의 리니어리티가 무너진다.
예를 들면, 정지화 등 해상도를 필요로 하는 경우에는 가산하지 않고서 전(全) 화소 구동으로 각 화소에 축적된 전하를 출력한다.
그러나, 전 화소 구동시에 부하 MOS 트랜지스터(121)의 게이트에 입력하고 있는 바이어스 전압(VBias)으로 소스 팔로워 가산을 구동시킨 경우, 가산된 2개의 화소 전하량에 차가 없다면, 출력은 가산된 전하량의 평균치에 상당한 값이 된다.
그러나, 가산되는 전하량에 차분이 있으면 부하 MOS의 리니어리티가 무너진다.
그 때문에, 부하 MOS 트랜지스터(121)의 바이어스 전압(VBias)을 증가시킴으로써 부하 MOS의 리니어리티를 개선할 수 있고, 가산되는 전하량에 차분이 있는 경우에도 리니어리티가 유지되어, 명암이 확실한 에지 등에서의 색 붙음을 억제할 수 있다.
그 때문에, 본 실시 형태에서는, 가산되는 화소의 전하량에 큰 차가 있는 경우에도 리니어리티를 유지하도록, 부하 MOS 트랜지스터(121)의 게이트 바이어스 전압(VBias)을 최적화하고 있다.
즉, 본 실시 형태에서는, 공유 화소(110B)의 각 화소(PXL)의 화소 신호의 소스 팔로워 가산 구동시에, 가산 전하량의 차분이 없을 때의 기준 바이어스 전압시의 전류보다 전류치를 높게 하는 전압으로 설정된다.
고체 촬상 소자(100)는, 화소부(110)의 신호를 순차적으로 판독하기 위한 제어 회로로서 내부 클록을 생성하는 타이밍 제어 회로(160), 행 어드레스나 행 주사를 제어하는 수직 주사 회로(130), 그리고 열 어드레스나 열 주사를 제어하는 수평 전송 주사 회로(140)가 배치된다.
타이밍 제어 회로(160)는, 화소부(110), 수직 주사 회로(130), 수평 전송 주사 회로(140), ADC군(칼럼 ADC 회로)(150), DAC(170), 신호 처리 회로(190), 라인 메모리(200)의 신호 처리에 필요한 타이밍 신호를 생성한다.
화소부(110)에서는, 라인 셔터를 사용한 광자(光子) 축적, 배출에 의해, 영상이나 화면 이미지를 화소행마다 광전변환하고, 아날로그 신호(VSL)를 ADC군에 출력한다.
ADC군(150)에서는, ADC 블록(각 칼럼부)에서 각각, 화소부(110)의 아날로그 출력을 DAC(170)로부터의 램프 신호(RAMP)를 사용한 APGA 대응 적분형 ADC 및 디지털 CDS를 행하여, 수 비트의 디지털 신호를 출력한다.
ADC군(150)은, ADC가 복수열, 구체적으로 2열에 하나씩 배열되어 있다.
각 ADC는, DAC(170)에 의해 생성되는 참조 전압을 계단형상으로 변화시킨 램프 파형(RAMP)인 참조 전압(Vslop)과, 행선마다 화소로부터 수직 신호선을 경유하여 얻어지는 아날로그 신호(전위(VSL))를 비교하는 비교기(비교 회로)(151)를 갖는다.
또한, 각 ADC는, 비교 시간을 카운트하는 카운터(152)와, 카운트 결과를 보존하는 메모리(래치)(153)을 갖는다.
ADC군(150)은, n비트 디지털 신호 변환 기능을 가지며, 각 수직 신호선(판독선)마다 배치되고, 열병렬 ADC 블록이 구성된다.
각 래치(153)의 출력은, 예를 들면 2n비트 폭의 수평 전송선(LTRF)에 접속되어 있다.
그리고, 수평 전송선(LTRF)에 대응한 2n개의 앰프 회로(180) 및 신호 처리 회로(190)가 배치된다.
ADC군(150)에서는, 수직 신호선(116)에 판독된 아날로그 신호(전위(VSL))는 열마다(칼럼마다)에 배치된 비교기(151)에서 참조 전압(Vslop)(어느 경사를 갖은 선형으로 변화한 슬로프 파형인 램프 신호(RAMP))와 비교된다.
이 때, 비교기(151)와 마찬가지로 열마다 배치된 카운터(152)가 동작하고 있고, 램프 파형인 램프 신호(RAMP)(전위(Vslop))와 카운터 값이 1대1의 대응을 취하면서 변화함으로써 수직 신호선의 전위(VSL)를 디지털 신호로 변환한다.
ADC는, 참조 전압(Vslop)(램프 신호(RAMP))의 변화는 전압의 변화를 시간의 변화로 변환하는 것이고, 그 시간을 어느 주기(클록)로 헤아림으로써 디지털 값으로 변환한다.
그리고, 아날로그 신호(VSL)와 램프 신호(RAMP)(참조 전압(Vslop))가 교차한 때, 비교기(151)의 출력이 반전하고, 카운터(152)의 입력 클록을 정지하고, 또는, 입력을 정지하고 있던 클록을 카운터(152)에 입력하고, AD 변환을 완료시킨다.
이상의 AD 변환 기간 종료 후, 수평 전송 주사 회로(140)에 의해, 메모리(래치)(153)에 보존된 데이터가, 수평 전송선(LTRF)에 전송되고, 앰프(180)를 경유하여 신호 처리 회로(190)에 입력되고, 소정의 신호 처리에 의해 2차원 화상이 생성된다.
수평 전송 주사 회로(140)에서는, 전송 속도의 확보를 위해 수채널 동시 병렬 전송을 행한다.
타이밍 제어 회로(160)에서는, 화소부(110), ADC군(150) 등의 각 블록에서의 신호 처리에 필요한 타이밍이 생성된다.
후단의 신호 처리 회로(190)에서는, 라인 메모리(200) 내에 격납된 신호로부터 종선(縱線) 결함이나 점(点) 결함의 보정, 신호의 클램프를 행하거나, 패럴렐-시리얼 변환, 압축, 부호화, 가산, 평균, 간헐 동작 등 디지털 신호 처리를 행한다.
라인 메모리(200)에는, 화소행마다 송신되는 디지털 신호가 격납된다.
본 실시 형태의 고체 촬상 소자(100)에서는, 신호 처리 회로(190)의 디지털 출력이 ISP나 베이스밴드(baseband) LSI의 입력으로서 송신된다.
다음에, 본 제 1의 실시 형태에서의 소스 팔로워 가산 구동에 관해, 도 5 및 도 6에 관련지어서 설명한다.
도 5는, 본 제 1의 실시 형태의 소스 팔로워 가산 구동의 타이밍 차트를 도시하는 도면이다.
실렉트 신호(SEL(N))와 실렉트 신호(SEL(N+1))를 하이 레벨로 한 후에, 리셋 신호(RST(N))와 리셋 신호(RST(N+1))를 하이 레벨로 하여 플로팅 디퓨전(FD)을 리셋하고, 리셋 레벨(P상)의 AD 변환을 행한다.
그 후, 전송 신호(TRG1(N))와 전송 신호(TRG1(N+1))를 하이 레벨로 하여 N행과 N+2행의 포토 다이오드(111-1)(PD1)의 신호를 동시에 판독하고, 신호 레벨(D상)의 AD 변환을 행하고, P상과 D상의 차분의 신호를 메모리(153)에 보존한다.
다음에, 리셋 신호(RST(N))와 리셋 신호(RST(N+1))를 하이 레벨로 하여 플로팅 디퓨전(FD)을 리셋하여 P상의 AD 변환을 행한다. 그리고, 전송 신호(TRG2(N))와 전송 신호(TRG2(N+1))를 하이 레벨로 하여 포토 다이오드(11102)(PD2)의 신호를 판독하고, D상의 AD 변환을 행한다.
포토 다이오드(PD) 데이터의 출력은 포토 다이오드(111-2)(PD2)의 AD 변환 처리와 병행하여 포토 다이오드(111-1)(PD1)의 데이터를 출력한다.
마찬가지로 하여, 포토 다이오드(111-3)(PD3)와 포토 다이오드(111-4)(PD4)의 AD 변환과 데이터 출력을 행한다.
도 6은, 본 제 1의 실시 형태의 소스 팔로워의 리니어리티 특성을 도시하는 도면이다.
도 6에서, 횡축이 신호 전하량(전자량)을, 종축이 판독 신호 전압(VSL)을 나타내고 있다. 또한, 도 6중, A로 도시하는 곡선(파선)은 전 화소 구동의 특성을, B로 도시하는 곡선(실선)은 소스 팔로워 가산 구동의 특성을 나타내고 있다.
해상도 등을 중요시하는 정지화 촬영으로는, 전 화소 구동을 사용하고, 그 때의 부하 MOS 트랜지스터(121)에 흐르는 전류치는 소비 전류와 소스 팔로워의 입출력 리니어리티의 관점에서 결정된다.
그러나, 전 화소 구동과 같은 값의 부하 MOS 트랜지스터(121)의 전류로 소스 팔로워 가산을 행하면, 가산되는 화소 전하량의 차가 커짐에 따라 소스 팔로워의 리니어리티가 무너지고, 에지 등의 명암이 명백한 영역에서는 위색이 발생한다.
이에 대해, 본 실시 형태에서는, 부하 MOS 트랜지스터(121)의 바이어스 전압(VBias)을 통상보다 높게 하여, 부하 MOS 트랜지스터(121)에 흐르는 전류를 증가시킴으로써 소스 팔로워의 리니어리티가 유지되는 레인지가 확대된다.
그 때문에, 가산되는 화소 전하량의 차가 큰 경우에도 판독되는 신호량은 가산되는 전하량의 평균치에 상당하는 신호량이 된다.
즉, 소스 팔로워 가산에서 발생한 에지에서의 위색을 억제하는 것이 가능해진다.
<2. 제 2의 실시 형태>
도 7은, 본 발명의 제 2의 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 소자(CMOS 이미지 센서)의 구성예를 도시하는 블록도이다.
본 제 2의 실시 형태에 관한 고체 촬상 소자(100A)가 제 1의 실시 형태에 관한 고체 촬상 소자(100)와 다른 점은, 각 화소 판독에 대해 부하 MOS 트랜지스터(121)의 게이트 전압을 독립적으로 제어할 수 있도록 구성되어 있는 것에 있다.
이와 같이, 고체 촬상 소자(100A)에서는, 소스 팔로워 가산 구동에서의 각 화소의 판독에 대해 부하 MOS 트랜지스터에 흐르는 전류를 각 화소에서 조정함으로써 소비 전력을 저하하는 방법이 채용되어 있다.
본 제 2의 실시 형태의 고체 촬상 소자(100A)는, 신호 처리부로서의 신호 처리 회로(190A)가 연산 기능을 가지며, 연산 결과에 응하여 제어 신호(CTL)를 바이어스 제어 회로(210)에 출력한다.
그리고, 바이어스 제어 회로(210)에 의해 부하 MOS 트랜지스터(121)의 바이어스 전압(VBias)을, 전압(VLOAD)으로 다이내믹하게 변경하고, 부하 MOS 전류를 조정한다.
이하, 본 고체 촬상 소자(100A)의 바이어스 전압 제어 기능에 관해 더욱 설명한다.
도 8은, 제 2의 실시 형태에 관한 고체 촬상 소자의 RGB 입출력 리니어리티 특성을 설명하기 위한 도면이다.
도 8중에 A로 도시한 바와 같이, RGB 일률로 셔터를 끊는 단판 CMOS 이미지 센서에 대해, RGB의 축적 시간은 어느 하나의 화소가 포화하고, 백비(ovrer exposure)하지 않는 시간에서 끊어진다.
그 때문에, 도 8중에 B로 도시하는 바와 같이, 소스 팔로워 가산에서 포화 부근의 축적 전하량과 암흑시의 축적 전화량을 가산할 때가 가장 차분이 있는 축적 전하량을 가산하는 조건이 된다.
RGB의 감도비는 화소의 특성으로부터 알고 있기 때문에, 도 5중에 C로 도시하는 바와 같이, RGB의 각각의 화소에 대해 소스 팔로워 가산되는 전하량의 최대의 차분도 산출할 수 있다.
따라서 소스 팔로워 가산시에 부하 MOS 트랜지스터(121)에 흘리는 전류는 색마다 최적화할 수 있고, 결과로서 소비 전력의 저하가 된다.
도 9a 내지 도 12b는, 공유 화소의 다른 화소 배열에서의 소스 팔로워 가산의 다른 구동 방법을 도시하는 도면이다.
도 9a 및 도 9b는, 제 2의 실시 형태의 제 1의 소스 팔로워 가산 구동 방법으로서, 세로 2화소, 가로 2화소 공유의 화소 배열에서의 소스 팔로워의 가산 구동 방법을 설명하기 위한 도면으로서, 도 9a는 등가 회로도, 도 9b는 타이밍 차트를 도시하고 있다.
도 10a 및 도 10b는, 제 2의 실시 형태의 제 2의 소스 팔로워 가산 구동 방법으로서, 세로 4화소, 가로 1화소 공유의 화소 배열에서의 소스 팔로워의 가산 구동 방법을 설명하기 위한 도면으로서, 도 10a는 등가 회로도, 도 10b는 타이밍 차트를 도시하고 있다.
도 11a 및 도 11b는, 제 2의 실시 형태의 제 3의 소스 팔로워 가산 구동 방법으로서, 세로 2화소, 가로 2화소 지그재그 화소 공유의 화소 배열에서의 소스 팔로워의 가산 구동 방법을 설명하기 위한 도면이다. 도 11a는 등가 회로도, 도 11b는 타이밍 차트를 도시하고 있다.
도 12a 및 도 12b는, 제 2의 실시 형태의 제 4의 소스 팔로워 가산 구동 방법으로서, 동색 세로 2화소, 가로 2화소 공유의 화소 배열에서의 소스 팔로워의 가산 구동 방법을 설명하기 위한 도면이다. 도 12a는 등가 회로도, 도 12b는 타이밍 차트를 도시하고 있다.
도 9a 내지 도 12b에서, 부하 MOS 트랜지스터(121)의 게이트에 인가하는 전압을 VLOAD로서 나타내고 있다.
도 9a 및 도 9b의 제 1의 예에서는, 하나의 전압(VLOAD1)으로 부하 MOS 트랜지스터(121)의 게이트 전압을 제어한다.
도 10a 내지 도 12b의 제 2의 예부터 제 4의 예에서는, 전압(VLOAD1)으로 부하 MOS 트랜지스터(121-1)의 게이트 전압을 제어하고, 전압(VLOAD2)으로 부하 MOS 트랜지스터(121-2)의 게이트 전압을 제어한다.
이들의 4개의 예, 어느 것에서도 열병렬로 판독할 때에 감도비에 응하여 부하 MOS 트랜지스터(121)의 게이트에 인가하는 전압(VLOAD1, 2)을 조정함으로써 소비 전력의 삭감이라는 효과가 있다.
하나의 예로서는, RGB화소중에서 Gr/Gb가 가장 감도가 높은 이미지 센서에서 백색광이 입사된 경우에는 다음과 같이 된다.
Gr/Gb를 판독하는 경우에는, 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압은 1V에 대해 R/B를 판독한 경우에는 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압은 0.8V로 변경시켜서 소비 전류를 삭감한다.
또한, 1프레임 축적한 경우에도 포화하지 않는 광량의 경우는, 소스 팔로워 가산에 의해 가산되는 전하량의 차분은 더욱 감소하기 때문에, 부하 MOS 트랜지스터(121)에 흐르는 전류를 내릴 수 있다.
예를 들면, 1프레임 내에서의 각 색의 화소의 출력을 다음에 출력되는 동색의 화소의 출력과 연산 처리 회로에서 비교하고, 큰 출력치를 신호 처리 회로(190A)의 메모리에 보존한다.
그리고, 마찬가지로 각 색에서 비교함으로써 1프레임 내에서의 각 색의 최대 출력치를 메모리에 보존한다.
1프레임 종료 후에 연산 처리 회로의 메모리에 보존되어 있던 값, 센서의 아날로그 게인값 또는 디지털 게인값으로부터 가장 화소에 축적하는 전하량을 추측할 수 있다.
최대로 축적되어 있다고 추측되는 전하량과 암흑시의 화소를 가산하는 경우가 가장 부하 MOS 전류를 흘릴 필요가 있다.
상기 조건으로 부하 MOS 트랜지스터(121)의 리니어리티를 유지하면 좋기 때문에, 부하 MOS 트랜지스터(121)에 흐르는 전류를 더욱 감소할 수 있다.
이하에, 상기 내용을 10비트 출력의 열병렬 판독의 RGB베이어 배열의 단판 이미지 센서를 하나의 예로 하여 상세히 설명한다.
각 화소를 판독한 경우, 우선 최초의 열의 R화소를 판독한다.
판독된 R화소 중에서 최대의 출력치를 신호 처리 회로(190A) 내에 메모리를 갖고 보존한다.
다음에, 동렬에 있는 Gr화소의 판독 최대의 출력치를 신호 처리 회로(190A) 내에 메모리를 갖고 보존한다. Gb화소/B화소도 R화소/Gr화소와 마찬가지로 신호 처리 회로(190A) 내의 메모리에 최대치를 보존한다.
동 처리를 1프레임 전부에서 행한다.
가령 1프레임 종료 후에 신호 처리 회로(190A) 내에 있는 메모리의 값이 R화소=512, Gr화소=768, Gb화소=768, B화소=256이라고 한다.
또한, 아날로그 게인이 αdB, 신호 처리 회로(190A) 내에 있는 메모리에 출력치가 보존되기 전에 디지털 게인을 걸고, 그 값이 βdB라고 한다.
소스 팔로워로 가산되는 각 색에서의 2개의 신호량의 가능성이 있는 최대 차분은 암흑시의 전하량과 이하의 식으로부터 산출된 전하량이 된다.
Figure pct00001
상기로부터 소스 팔로워 가산시에 리니어리티가 유지될 필요가 있는 레인지를 파악할 수 있다.
또한, 값은 하나인 예이지만, 예를 들면, 신호 처리 회로(190A) 내에 도 13에 도시하는 바와 같은 테이블을 갖도록 구성하는 것도 가능하다.
예를 들면, 바이어스 제어 회로(210)에 신호 처리 회로(190A)로부터 각 색에 판독시에 있어서 리니어리티를 유지하기 위해 필요한 인가 전압을 인가에 필요한 전압에 상당하는 디지털값을 보내 피드백을 건다.
도 13은, 가산 전하량의 차분과 리니어리티 유지에 필요한 부하 MOS 트랜지스터의 게이트 전압과 제어치와의 관계를 도시하는 도면이다.
가산 전하량 차분은, 예를 들면 신호 처리 회로(190A)에서 연산된다.
가산 전하량 차분이 「0」인 경우, 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)는 0.60V이다.
이 경우, 신호 처리 회로(190A)는, 제어 신호(CTL)를 제어치 0으로서 바이어스 제어 회로(210)에 출력한다.
이에 의해, 바이어스 제어 회로(210)는, 제어치 0에 응답하여 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)을 0.60V로 조정한다.
가산 전하량 차분이 「200」인 경우, 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)는 0.65V이다.
이 경우, 신호 처리 회로(190A)는, 제어 신호(CTL)를 제어치 1로서 바이어스 제어 회로(210)에 출력한다.
이에 의해, 바이어스 제어 회로(210)는, 제어치 1에 응답하여 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)을 0.65V로 조정한다.
가산 전하량 차분이 「400」인 경우, 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)는 0.70V이다.
이 경우, 신호 처리 회로(190A)는, 제어 신호(CTL)를 제어치 2로서 바이어스 제어 회로(210)에 출력한다.
이에 의해, 바이어스 제어 회로(210)는, 제어치 2에 응답하여 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)을 0.70V로 조정한다.
가산 전하량 차분이 「600」인 경우, 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)는 0.75V이다.
이 경우, 신호 처리 회로(190A)는, 제어 신호(CTL)를 제어치 3으로서 바이어스 제어 회로(210)에 출력한다.
이에 의해, 바이어스 제어 회로(210)는, 제어치 3에 응답하여 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)을 0.75V로 조정한다.
가산 전하량 차분이 「800」인 경우, 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)는 0.80V이다.
이 경우, 신호 처리 회로(190A)는, 제어 신호(CTL)를 제어치 4로서 바이어스 제어 회로(210)에 출력한다.
이에 의해, 바이어스 제어 회로(210)는, 제어치 4에 응답하여 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)을 0.80V로 조정한다.
가산 전하량 차분이 「1000」인 경우, 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)는 0.85V이다.
이 경우, 신호 처리 회로(190A)는, 제어 신호(CTL)를 제어치 5로서 바이어스 제어 회로(210)에 출력한다.
이에 의해, 바이어스 제어 회로(210)는, 제어치 5에 응답하여 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)을 0.85V로 조정한다.
가산 전하량 차분이 「1200」인 경우, 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)는 0.90V이다.
이 경우, 신호 처리 회로(190A)는, 제어 신호(CTL)를 제어치 6으로서 바이어스 제어 회로(210)에 출력한다.
이에 의해, 바이어스 제어 회로(210)는, 제어치 6에 응답하여 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)을 0.90V로 조정한다.
가산 전하량 차분이 「1400」인 경우, 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)는 0.95V이다.
이 경우, 신호 처리 회로(190A)는, 제어 신호(CTL)를 제어치 7로서 바이어스 제어 회로(210)에 출력한다.
이에 의해, 바이어스 제어 회로(210)는, 제어치 7에 응답하여 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)을 0.95V로 조정한다.
가산 전하량 차분이 「1600」인 경우, 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)는 1.00V이다.
이 경우, 신호 처리 회로(190A)는, 제어 신호(CTL)를 제어치 8로서 바이어스 제어 회로(210)에 출력한다.
이에 의해, 바이어스 제어 회로(210)는, 제어치 8에 응답하여 부하 MOS 트랜지스터(121)의 게이트에의 인가 전압(VLOAD)을 1.00V로 조정한다.
이상 설명한 바와 같이, 본 실시 형태에 의하면, 광전변환을 행하는 복수의 화소가 행렬형상으로 배열된 화소부(110)와, 화소부(110)로부터 행 단위로 데이터의 판독을 행하는 화소 신호 판독부(ADC군)(150)를 갖는다.
화소부(110)는, 복수 화소에서 FD(출력 노드), 리셋 트랜지스터(113), 증폭 트랜지스터(114), 선택 트랜지스터(115)를 공유한다. 그리고, 공유 화소에서의 각 화소는 포토 다이오드(111)와 전송 트랜지스터(112)를 갖는다.
판독 신호선으로서의 수직 신호선(116)은, 공유 화소가 포함되는 열 수에 대해 하나 배선되고, 수직 신호선(116)은, ADC군(150)과 화소 판독부를 형성하는 소스 팔로워 가산 구동을 행하기 위한 부하 MOS 트랜지스터(121)가 접속되어 있다.
그리고, 부하 MOS 트랜지스터(121)의 게이트 전압은, 가산 전하량의 차분이 없는 경우의 기준 게이트 전압보다 높게 하여 소스 팔로워의 전류를 증가시켜서 소스 팔로워 가산 구동시의 리니어리티 특성을 확대시킨다.
또는, 소스 팔로워 가산 구동에서의 각 화소의 판독에 대해 부하 MOS 트랜지스터에 흐르는 전류를 각 화소에서 조정함으로써 소비 전력을 저하하는 방법이 채용되어 있다.
ADC군(150)은, 화소의 열 배열에 대응하여 배치되어 판독 신호 전위와 참조 전압을 비교 판정하고, 그 판정 신호를 출력하는 복수의 비교기(151)와, 대응하는 상기 비교기의 비교 시간을 카운트하는 복수의 카운터(152)와, 메모리(153)를 갖는다.
따라서 본 실시 형태에 의하면, 이하의 효과를 얻을 수 있다.
일반적으로, CMOS 이미지 센서에서, 다화소화, 소형화에 수반하여 화소의 유닛 셀 사이즈가 작아지면, 감도나 S/N의 저하는 피할 수가 없고, 화소 출력을 아날로그 또는 디지털로 가산하는 구동 방법은 필요 불가결하게 된다.
전술하여 온 바와 같이, 가산 방법의 하나로 판독 신호선에 접속되어 있는 부하 MOS에서 가산하는 소스 팔로워 가산이 있다.
정지화 등 해상도를 필요로 하는 경우에는 가산하지 않고서 전 화소 구동으로 각 화소에 축적된 전하를 출력한다.
그러나, 전 화소 구동시에 부하 MOS의 게이트에 입력하여 있는 바이어스 전압으로 소스 팔로워 가산을 구동시킨 경우, 가산되는 2개의 화소 전하량에 차가 없으면, 출력은 가산된 전하량의 평균치에 상당하는 값으로 된다. 그러나, 가산되는 전하량에 차분이 있으면 부하 MOS 트랜지스터의 리니어리티가 무너진다.
본 실시 형태에 의하면, 부하 MOS 트랜지스터의 바이어스 전압을 증가시킴으로써 부하 MOS 트랜지스터의 리니어리티를 개선할 수 있고, 가산되는 전하량에 차분이 있는 경우에도 리니어리티가 유지되고, 명암이 확실한 에지 등에서의 색 붙음을 억제할 수 있다.
또한, 입사광량과 RGB의 감도비에 응하여 각 색을 판독할 때에 부하 MOS 트랜지스터에 흐르는 전류를 최적화함에 의해 소비 전력의 저감이 된다.
예를 들면, 가산되는 전하량의 차가 최대가 되는 조건은 암흑시와 플로팅 디퓨전(FD)이 완전히 채워진 화소를 가산할 때이지만, 1프레임 축적한 경우에도 셔터를 끊을 필요가 없는 광량에서는 최대의 차분은 감소한다.
그 때문에, 부하 MOS 트랜지스터의 리니어리티를 유진하는 레인지를 축소할 수 있고, 소비 전류의 저하에 이어진다.
이와 같은 효과를 갖는 고체 촬상 소자는, 디지털 카메라나 비디오 카메라의 촬상 디바이스로서 적용할 수 있다.
<3. 제 3의 실시 형태>
[카메라 시스템의 구성예]
도 14는, 본 발명의 제 3의 실시 형태에 관한 고체 촬상 소자가 적용되는 카메라 시스템의 구성의 한 예를 도시하는 도면이다.
본 카메라 시스템(300)은, 도 14에 도시하는 바와 같이, 본 실시 형태에 관한 CMOS 이미지 센서(고체 촬상 소자)(100, 100A)가 적용 가능한 촬상 디바이스(310)를 갖는다.
카메라 시스템(300)은, 촬상 디바이스(310)의 화소 영역에 입사광을 유도하는(피사체상을 결상하는) 광학계, 예를 들면 입사광(상광)을 촬상 면상에 결상시키는 렌즈(320)를 갖는다.
카메라 시스템(300)은, 촬상 디바이스(310)를 구동하는 구동 회로(DRV)(330)와, 촬상 디바이스(310)의 출력 신호를 처리하는 신호 처리 회로(PRC)(340)를 갖는다.
구동 회로(330)는, 촬상 디바이스(310) 내의 회로를 구동하는 스타트 펄스나 클록 펄스를 포함하는 각종의 타이밍 신호를 생성하는 타이밍 제너레이터(도시 생략)를 가지며, 소정의 타이밍 신호로 촬상 디바이스(310)를 구동한다.
또한, 신호 처리 회로(340)는, 촬상 디바이스(310)의 출력 신호에 대해 소정의 신호 처리를 시행한다.
신호 처리 회로(340)에서 처리된 화상 신호는, 예를 들면 메모리 등의 기록 매체에 기록된다.
기록 매체에 기록된 화상 정보는, 프린터 등에 의해 하드 카피된다. 또한, 신호 처리 회로(340)에서 처리된 화상 신호를 액정 디스플레이 등으로 이루어지는 모니터에 동화로서 투영된다.
상술한 바와 같이, 디지털 카메라 등의 촬상 장치에 있어서, 촬상 디바이스(310)로서, 전술한 고체 촬상 소자(100, 100A)를 탑재함으로써 고정밀한 카메라를 실현할 수 있다.
100 : 고체 촬상 소자
110 : 화소부
120 : 부하 MOS부
130 : 수직 주사 회로
140 : 수평 전송 주사 회로
150 : ADC군
151 : 비교기
152 : 카운터
153 : 래치
160 : 타이밍 제어 회로
170 : DAC
180 : 앰프 회로
190, 190A : 신호 처리 회로
200 : 라인 메모리
210 : 바이어스 제어 회로
LTRF : 수평 전송선
300 : 카메라 시스템
310 : 촬상 디바이스
320 : 구동 회로
330 : 렌즈
340 : 신호 처리 회로

Claims (9)

  1. 화소 신호 판독선과,
    광전변환 소자를 포함하는 복수의 화소가 행렬형상으로 배열된 화소부와,
    상기 화소부로부터 상기 화소 신호 판독선을 통하여 화소 신호의 판독을 행하는 화소 신호 판독부를 가지며,
    상기 화소부는,
    복수의 화소에서 출력 노드를 공유하는 공유 화소가 형성되고, 당해 공유 출력 노드로부터 대응하는 상기 화소 신호 판독선에 상기 공유 화소에서의 각 화소의 화소 신호를 선택적으로 출력 가능하고,
    상기 화소 신호 판독부는,
    상기 화소 신호 판독선에 접속되어 전류원으로서 기능하고, 바이어스 전압에 응힌 전류가 흐르는 부하 소자를 포함하고,
    상기 부하 소자에의 바이어스 전압은,
    상기 공유 화소의 각 화소의 화소 신호의 가산 구동시에, 가산 전하량의 차분이 없을 때의 기준 바이어스 전압시의 전류보다 전류치를 높게 하는 전압으로 설정 가능한 것을 특징으로 하는 고체 촬상 소자.
  2. 제 1항에 있어서,
    상기 화소 신호 판독부에서 판독된 화소 신호로부터 가산시의 가산 전하량의 차분을 연산하고, 연산 결과에 응한 제어 신호를 출력하는 신호 처리부와,
    상기 신호 처리부에 의한 제어 신호에 응답하여 상기 바이어스 전압을 제어하는 바이어스 제어부를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  3. 제 2항에 있어서,
    상기 바이어스 제어부는,
    차분이 클수록 상기 부하 소자에 흐르는 전류치가 높아지도록 바이어스 전압을 제어하는 것을 특징으로 하는 고체 촬상 소자.
  4. 제 2항에 있어서,
    상기 바이어스 제어부는,
    상기 화소 신호 판독선에 접속되어 있는 부하 소자의 전류를 독립적으로 제어 가능한 것을 특징으로 하는 고체 촬상 소자.
  5. 제 1항에 있어서,
    상기 공유 화소는,
    출력 노드와,
    광신호를 전기 신호로 변환하고 신호 전하를 축적하는 복수의 광전변환 소자와,
    상기 전송 신호에 의해 온, 오프 되고, 온 상태에서 대응하는 상기 광전변환 소자의 전하를 상기 출력 노드의 전송하는 복수의 전송 소자와,
    리셋 신호에 의해 온, 오프 되고, 온 상태에서 상기 출력 노드를 리셋하는 리셋 소자를 포함하고,
    상기 출력 노드 및 상기 리셋 소자가 복수의 화소에서 공유되고,
    공유 화소의 각 화소는 상기 광전변환 소자 및 상기 전송 소자를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  6. 제 1항에 있어서,
    상기 공유 화소는,
    출력 노드와,
    광신호를 전기 신호로 변환하고 신호 전하를 축적하는 복수의 광전변환 소자와,
    전송 신호에 의해 온, 오프 되고, 온 상태에서 대응하는 상기 광전변환 소자의 전하를 상기 출력 노드의 전송하는 복수의 전송 소자와,
    리셋 신호에 의해 온, 오프 되고, 온 상태에서 상기 출력 노드를 리셋하는 리셋 소자와,
    실렉트 신호에 의해 온, 오프 되고, 온 상태에서 상기 출력 노드를 상기 화소 신호 판독선에 전기적으로 접속한 선택 소자를 포함하고,
    상기 출력 노드, 상기 리셋 소자 및 상기 선택 소자가 복수의 화소에서 공유되고,
    공유 화소의 각 화소는 상기 광전변환 소자 및 상기 전송 소자를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  7. 제 1항에 있어서,
    상기 화소 신호 판독부는,
    상기 화소부로부터 복수의 화소 단위로 화소 신호의 판독을 행하고,
    상기 화소 신호 판독부는,
    상기 화소 신호 판독선의 열 배열에 대응하여 배치되고, 판독 신호 전위와 참조 전압을 비교 판정하고, 당해 판정 신호를 출력하는 복수의 비교기와,
    상기 비교기의 출력에 동작이 제어되고, 대응하는 상기 비교기의 비교 시간을 카운트하는 복수의 카운터와,
    상기 카운터의 카운트값을 래치하는 래치를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  8. 광전변환 소자를 포함하는 복수의 화소에서 출력 노드를 공유하는 공유 화소를 형성하고,
    상기 공유 출력 노드로부터 대응하는 화소 신호 판독선에 상기 공유 화소에서의 각 화소의 화소 신호를 선택적으로 출력하고,
    상기 화소 신호 판독선에 접속되어 전류원으로서 기능하고, 바이어스 전압에 응힌 전류가 흐르는 부하 소자에의 바이어스 전압을, 상기 공유 화소의 각 화소의 화소 신호의 가산 구동시에, 가산 전하량의 차분이 없을 때의 기준 바이어스 전압시의 전류보다 전류치를 높게 하는 전압으로 설정하는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  9. 고체 촬상 소자와,
    상기 촬상 소자에 피사체상을 결상하는 광학계를 가지며,
    상기 고체 촬상 소자는,
    화소 신호 판독선과,
    광전변환 소자를 포함하는 복수의 화소가 행렬형상으로 배열된 화소부와,
    상기 화소부로부터 상기 화소 신호 판독선을 통하여 화소 신호의 판독을 행하는 화소 신호 판독부를 가지며,
    상기 화소부는,
    복수의 화소에서 출력 노드를 공유하는 공유 화소가 형성되고, 당해 공유 출력 노드로부터 대응하는 상기 화소 신호 판독선에 상기 공유 화소에서의 각 화소의 화소 신호를 선택적으로 출력 가능하고,
    상기 화소 신호 판독부는,
    상기 화소 신호 판독선에 접속되어 전류원으로서 기능하고, 바이어스 전압에 응힌 전류가 흐르는 부하 소자를 포함하고,
    상기 부하 소자에의 바이어스 전압은,
    상기 공유 화소의 각 화소의 화소 신호의 가산 구동시에, 가산 전하량의 차분이 없을 때의 기준 바이어스 전압시의 전류보다 전류치를 높게 하는 전압으로 설정 가능한 것을 특징으로 하는 카메라 시스템.
KR1020117006667A 2008-10-09 2009-09-16 고체 촬상 소자 및 그 구동 방법, 및 카메라 시스템 KR20110066919A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-263159 2008-10-09
JP2008263159A JP5251412B2 (ja) 2008-10-09 2008-10-09 固体撮像素子およびその駆動方法、並びにカメラシステム

Publications (1)

Publication Number Publication Date
KR20110066919A true KR20110066919A (ko) 2011-06-17

Family

ID=42100494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117006667A KR20110066919A (ko) 2008-10-09 2009-09-16 고체 촬상 소자 및 그 구동 방법, 및 카메라 시스템

Country Status (7)

Country Link
US (7) US8773557B2 (ko)
EP (1) EP2334054A4 (ko)
JP (1) JP5251412B2 (ko)
KR (1) KR20110066919A (ko)
CN (1) CN102165763B (ko)
TW (1) TWI425830B (ko)
WO (1) WO2010041540A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130090566A (ko) * 2012-02-06 2013-08-14 삼성전자주식회사 이미지 센서 및 이를 이용한 이미지 처리 장치

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5253956B2 (ja) * 2008-10-16 2013-07-31 シャープ株式会社 固体撮像装置及びその駆動方法、並びに電子情報機器
WO2012105259A1 (ja) 2011-02-04 2012-08-09 パナソニック株式会社 固体撮像装置およびその駆動方法
JP2013055500A (ja) * 2011-09-02 2013-03-21 Sony Corp 固体撮像素子およびカメラシステム
JP2013055499A (ja) * 2011-09-02 2013-03-21 Sony Corp 固体撮像素子およびカメラシステム
JP5850680B2 (ja) * 2011-09-09 2016-02-03 キヤノン株式会社 撮像装置及びその制御方法
US8629926B2 (en) 2011-11-04 2014-01-14 Honeywell International, Inc. Imaging apparatus comprising image sensor array having shared global shutter circuitry
JP5924923B2 (ja) * 2011-12-15 2016-05-25 キヤノン株式会社 光電変換装置、及び光電変換装置の駆動方法
JP5924922B2 (ja) * 2011-12-15 2016-05-25 キヤノン株式会社 光電変換装置
JP5871625B2 (ja) * 2012-01-13 2016-03-01 キヤノン株式会社 撮像装置、その制御方法および撮像システム
CN110572586A (zh) * 2012-05-02 2019-12-13 株式会社尼康 拍摄元件及电子设备
JP6124697B2 (ja) * 2012-07-12 2017-05-10 キヤノン株式会社 撮像素子
JP5980080B2 (ja) * 2012-10-02 2016-08-31 キヤノン株式会社 光電変換装置、撮像システム、光電変換装置の検査方法および撮像システムの製造方法
FR3006500B1 (fr) 2013-06-04 2016-10-28 Centre Nat De La Rech Scient - Cnrs - Capteur cmos a photosites standard
CN103561218B (zh) * 2013-10-30 2019-07-19 上海集成电路研发中心有限公司 一种高光灵敏度cmos图像传感器像素结构
JP6294648B2 (ja) * 2013-12-06 2018-03-14 キヤノン株式会社 固体撮像装置及びカメラ
US9148169B2 (en) * 2014-02-25 2015-09-29 Freescale Semiconductor, Inc. Multiple bit sigma-delta modulator with a common mode compensated quantizer
JP2015211259A (ja) * 2014-04-24 2015-11-24 ソニー株式会社 撮像素子、制御方法、並びに、撮像装置
JP6463002B2 (ja) * 2014-05-08 2019-01-30 キヤノン株式会社 撮像装置の駆動方法、撮像システムの駆動方法
WO2016147887A1 (ja) * 2015-03-17 2016-09-22 ソニー株式会社 固体撮像装置およびその制御方法、並びに電子機器
JP6595804B2 (ja) * 2015-05-27 2019-10-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP6282303B2 (ja) * 2015-05-29 2018-02-21 キヤノン株式会社 撮像素子および撮像装置
JP6746301B2 (ja) * 2015-11-30 2020-08-26 キヤノン株式会社 撮像装置の駆動方法、撮像装置、撮像システム
JPWO2017158677A1 (ja) * 2016-03-14 2019-01-17 オリンパス株式会社 Ａｄ変換器およびイメージセンサ
JP2018007035A (ja) 2016-07-01 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP6242467B2 (ja) * 2016-12-01 2017-12-06 キヤノン株式会社 撮像装置、撮像システム
JP2018121254A (ja) * 2017-01-26 2018-08-02 アイシン精機株式会社 固体撮像素子
US10362255B2 (en) * 2017-02-09 2019-07-23 Semiconductor Components Industries, Llc Multi-conversion gain pixel configurations
JP6598837B2 (ja) * 2017-11-06 2019-10-30 キヤノン株式会社 撮像装置、撮像システム
JP7114833B2 (ja) * 2018-01-22 2022-08-09 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP2019186738A (ja) * 2018-04-10 2019-10-24 キヤノン株式会社 撮像装置
US10623728B2 (en) * 2018-07-06 2020-04-14 Stmicroelectronics (Grenoble 2) Sas Image sensors for advanced driver assistance systems utilizing safety pixels to detect malfunctions

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992714B1 (en) * 1999-05-31 2006-01-31 Canon Kabushiki Kaisha Image pickup apparatus having plural pixels arranged two-dimensionally, and selective addition of different pixel color signals to control spatial color arrangement
JP2001292453A (ja) * 2000-04-07 2001-10-19 Canon Inc カラー撮像装置及びそれを用いた撮像システム
US8169517B2 (en) * 2001-03-26 2012-05-01 Panavision Imaging Llc Image sensor ADC and CDS per column with oversampling
US6794627B2 (en) 2001-10-24 2004-09-21 Foveon, Inc. Aggregation of active pixel sensor signals
JP2003319408A (ja) * 2002-04-26 2003-11-07 Seiko Epson Corp カラーエリアセンサ及び撮像回路
JP4248256B2 (ja) * 2003-01-07 2009-04-02 パナソニック株式会社 固体撮像装置
JP4260696B2 (ja) * 2004-06-29 2009-04-30 富士通マイクロエレクトロニクス株式会社 固体撮像装置、イメージセンサ、画像処理装置、及び撮像方法
KR100660869B1 (ko) * 2005-07-06 2006-12-26 삼성전자주식회사 향상된 프레임 레이트 및 화질의 서브 샘플링을 위한이미지 센서 및 방법
JP4682750B2 (ja) 2005-08-22 2011-05-11 ソニー株式会社 Ｄａ変換装置
JP2007067622A (ja) * 2005-08-30 2007-03-15 Konica Minolta Holdings Inc 放射線撮像装置
JP4723994B2 (ja) 2005-12-19 2011-07-13 株式会社東芝 固体撮像装置
US7538304B2 (en) * 2006-03-30 2009-05-26 Aptina Imaging Corporation Reducing noise in an imager by sampling signals with a plurality of capacitances connected to an output line
JP4908067B2 (ja) * 2006-06-01 2012-04-04 オリンパス株式会社 固体撮像装置及びそれを用いた撮像装置システム
JP2008271159A (ja) * 2007-04-19 2008-11-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2010016056A (ja) * 2008-07-01 2010-01-21 Canon Inc 光電変換装置
JP5232189B2 (ja) * 2010-03-11 2013-07-10 株式会社東芝 固体撮像装置
US8466991B2 (en) * 2010-07-19 2013-06-18 Aptina Imaging Corporation Optical black pixel cell readout systems and methods
KR20180084241A (ko) * 2017-01-16 2018-07-25 삼성전자주식회사 이미지 센서 및 그것의 동작 방법
JP7129671B2 (ja) * 2017-10-16 2022-09-02 パナソニックＩｐマネジメント株式会社 撮像装置及びカメラシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130090566A (ko) * 2012-02-06 2013-08-14 삼성전자주식회사 이미지 센서 및 이를 이용한 이미지 처리 장치

Also Published As

Publication number Publication date
US20110176042A1 (en) 2011-07-21
US20140267862A1 (en) 2014-09-18
TWI425830B (zh) 2014-02-01
US20180288351A1 (en) 2018-10-04
US20180234654A1 (en) 2018-08-16
EP2334054A4 (en) 2012-06-13
US9497401B2 (en) 2016-11-15
US20150334329A1 (en) 2015-11-19
JP5251412B2 (ja) 2013-07-31
US10511795B2 (en) 2019-12-17
US20200084408A1 (en) 2020-03-12
US8773557B2 (en) 2014-07-08
WO2010041540A1 (ja) 2010-04-15
US20160373677A1 (en) 2016-12-22
CN102165763B (zh) 2013-06-26
US10924698B2 (en) 2021-02-16
US9160954B2 (en) 2015-10-13
EP2334054A1 (en) 2011-06-15
JP2010093653A (ja) 2010-04-22
TW201036433A (en) 2010-10-01
CN102165763A (zh) 2011-08-24
US9973718B2 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
US10924698B2 (en) Solid-state imaging element, method of driving the same, and camera system
US9712765B2 (en) Solid-state image pickup device and camera system
US10051222B2 (en) Solid-state imaging device and camera system having lower power consumption
US7839439B2 (en) Solid-state imaging device and imaging device
JP5218309B2 (ja) 固体撮像素子およびその制御方法、並びにカメラシステム
US8810704B2 (en) Solid state image capture device and camera system
US20090295971A1 (en) Solid-state imaging device, imaging device and driving method of solid-state imaging device
US8547460B2 (en) Solid-state imaging element, driving method therefor, and camera system with a pixel drive control unit concurrently accessing a window region and the adjacent outer row
WO2017061191A1 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
KR20110015499A (ko) 고체 촬상 소자 및 카메라 시스템
WO2011105018A1 (ja) 固体撮像装置及びカメラシステム
JP2011172121A (ja) 固体撮像素子およびカメラシステム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application