CN102165763A - 固态成像器件、固态成像器件驱动方法和相机系统 - Google Patents

固态成像器件、固态成像器件驱动方法和相机系统 Download PDF

Info

Publication number
CN102165763A
CN102165763A CN2009801375331A CN200980137533A CN102165763A CN 102165763 A CN102165763 A CN 102165763A CN 2009801375331 A CN2009801375331 A CN 2009801375331A CN 200980137533 A CN200980137533 A CN 200980137533A CN 102165763 A CN102165763 A CN 102165763A
Authority
CN
China
Prior art keywords
pixel
signal
picture element
add operation
element signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801375331A
Other languages
English (en)
Other versions
CN102165763B (zh
Inventor
加藤雄一
新田嘉一
福岛范之
末永贵嗣
杉田俊超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102165763A publication Critical patent/CN102165763A/zh
Application granted granted Critical
Publication of CN102165763B publication Critical patent/CN102165763B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种固态成像器件，包括：像素信号读取线(116)；和像素信号读取单元(120)，用于经由像素信号读取线从像素单元(110)读取像素信号。像素单元(110)中以矩阵形式布置有包括光电转换器件的多个像素。在像素单元(110)中，形成共享输出节点的多个像素(110B)，像素单元(110)能选择性地把共享像素(110B)中的每个像素的像素信号从共享的输出节点输出到对应的像素信号读取线。在共享像素(110B)中的像素(PXL)的像素信号的加法运算期间，像素信号读取单元将连接到各像素信号读取线并且基于偏压的电流在其中流动的多个负载器件(121)的每一个的偏压(VBias)设置到一定电压值，使得对应电流值高于当进行加法运算的电荷量之间没有差别时的基准偏压的间隔期间流动的电流值。

Description

固态成像器件、固态成像器件驱动方法和相机系统
技术领域
本发明涉及以CMOS图像传感器为代表的固态成像器件、固态成像器件驱动方法和相机系统。
背景技术
近些年来，CMOS图像传感器作为可替换CCD的固态成像器件(图像传感器)已经得到人们的关注。这是由于下面原因。
制造CCD像素需要专用处理。CCD像素的操作需要多种电源电压，并且需要对多种外围IC进行组合和操作。
另一方面，CMOS图像传感器克服了这种CCD中的非常复杂系统的问题。
与针对普通CMOS集成电路的制造过程相同的制造过程能够用于制造可由单个电源进行驱动的CMOS图像传感器，并且在同一芯片内包含使用CMOS处理的模拟电路和逻辑电路。
由此，CMOS图像传感器的很大优点在于减少了外围IC的数目。
用于CCD的输出电路主要是使用具有FD层的浮动扩散(FD)放大器的单通道(ch)输出。
另一方面，CMOS图像传感器对每个像素具有FD放大器，CMOS图像传感器的输出主要是列并行输出，在这个列并行输出中，选择像素阵列中的任一行并且在列方向上同时读取该行上的像素。
这是因为从布置在像素中的FD放大器难以获得足够的驱动能力并且由此需要降低数据传输率并且并行处理是有利的。
这里，在这种固态成像器件中，多像素化、小型化的像素的单位单元尺寸变得更小。
因此，在该固态成像器件中，像素中的晶体管的区域的百分比增加并且光电二极管(PD)的区域变小，从而使得饱和电荷量和灵敏度下降并且图像质量恶化。
另外，需要多个像素中的高速读取(例如，在HD模式下实现30fps)。
由此，在包括具有小型单位单元尺寸的像素的固态成像器件中，已经提出了以模拟或数字方式增加一些像素信号以增强灵敏度和S/N或者进行高速读取的方法。
一种方法是：在多个像素之中共享FD并且在每个像素中通过光电转换获得的电荷在FD进行加法运算。
然而，如果FD被形成为对相同颜色像素进行加法运算而同时减小像素的单位单元尺寸，则PD区域进一步减小，这导致饱和电荷量和灵敏度的下降以及图像质量的恶化。
另一种方法是：在固态成像器件中通过模拟数字(AD)转换器执行数字转换并且然后进行加法运算。
在全像素模式下，在一定时间段内执行一次AD转换。然而，当执行数字化加法运算以实现高速时，在这个一定时间段内需要多个AD转换，并且出现需要快速AD转换以及由于快速AD转换产生噪声的问题。
源跟随器加法运算(连接到读信号线的负载MOS电路执行加法运算)是一种能够避免由于FD增加和数字加法导致的问题以及实现灵敏度和S/N以及高速的增强的已知方法(见专利文献1)。
引用列表
专利文献
专利文献1：美国专利No.6794627B2
发明内容
在多个像素信号被同时读到读取线(read line)的源跟随器加法运算中，当进行加法运算的像素电荷量彼此近似时，读信号量变成进行加法运算的像素电荷量的平均值。
然而，当在进行加法运算的像素电荷量之间存在较大差异时，由源跟随器进行加法运算的信号量的每一个不等于平均值，而是小于平均值的信号量。
因此，源跟随器加法运算使得例如在对比度明显的边沿处出现错误颜色。
在专利文献1中，对多个像素进行加法运算以处理边沿处的彩色效应。
然而，在多个列上对像素进行加法运算以处理边沿处的彩色效应的方法受到分辨率下降的困扰。
本发明的目的在于一种提供能够在抑制错误颜色产生的同时防止分辨率下降的固态成像器件、固态成像器件驱动方法和相机系统。
根据本发明的第一方面，提供了一种固态成像器件，包括：像素信号读取线；像素单元，包括以矩阵形式布置的多个像素，每个像素包括光电转换器件；以及像素信号读取单元，用于经由像素信号读取线从像素单元读取像素信号，在像素单元中，形成在多个像素之中共享输出节点的共享像素，并且共享像素中的每个像素的像素信号能够选择性地从共享的输出节点输出到像素信号读取线中的对应一个，像素信号读取单元包括连接到像素信号读取线以用作电流源的负载器件，并且基于偏压的电流在该负载器件中流动，以及当驱动共享像素中的各个像素的像素信号的加法运算时，负载器件的偏压能被设置到一定电压，该电压使得电流值高于当在进行加法运算的电荷量之间没有差别时的基准偏压时的电流。
根据本发明的第二方面，提供了一种驱动固态成像器件的方法，所述方法包括：形成在每个均包括光电转换器件的多个像素之中共享输出节点的共享像素；选择性地将共享像素中的每个像素的像素信号从共享的输出节点输出到像素信号读取线的对应一个；以及当驱动共享像素中的各个像素的像素信号的加法运算时，将连接到像素信号读取线以用作电流源并且基于偏压的电流在其中流动的负载器件的偏压设置到一定电压，该电压使得电流值高于当在进行加法运算的电荷量之间没有差别时的基准偏压时的电流。
根据本发明的第三方面，提供了一种相机系统，包括：固态成像器件；以及光学系统，用于在成像器件上对被摄体图像进行成像，其中，固态成像器件包括：像素信号读取线；像素单元，包括以矩阵形式布置的多个像素，每个像素包括光电转换器件；以及像素信号读取单元，用于经由像素信号读取线从像素单元读取像素信号，其中，在像素单元中，形成在多个像素之中共享输出节点的共享像素，并且共享像素中的每个像素的像素信号能够选择性地从共享的输出节点输出到像素信号读取线中的对应一个，像素信号读取单元包括连接到像素信号读取线以用作电流源的负载器件，并且基于偏压的电流在该负载器件中流动，以及当驱动共享像素中的各个像素的像素信号的加法运算时，负载器件的偏压能被设置到一定电压，该电压使得电流值高于当在进行加法运算的电荷量之间没有差别时的基准偏压时的电流。
根据本发明，当驱动共享像素中的像素的像素信号的加法运算时，负载器件的偏压被设置成一定电压，该电压使得电流值高于当进行加法运算的电荷量之间没有差别时的基准偏压时的电流。
本发明的有益效果
根据本发明，能够在抑制错误颜色产生的同时防止分辨率下降。
附图说明
图1是示出根据本发明的实施例的具有列并行ADC的固态成像器件(CMOS图像传感器)的结构例子的框图。
图2是具体示出根据在4个像素之中共享FD的第一实施例的具有列并行ADC的固态成像器件(CMOS图像传感器)的像素和ADC组的框图。
图3示出了根据本实施例的包括四个晶体管的CMOS图像传感器的基本像素电路的一个例子。
图4是示出2×2共享像素结构的例子的电路图。
图5示出了驱动第一实施例的源跟随器加法运算的时序图。
图6示出了第一实施例的源跟随器的线性特征。
图7是示出根据本发明的第二实施例的具有列并行ADC的固态成像器件(CMOS图像传感器)的结构例子的框图。
图8是用于解释根据第二实施例的固态成像器件的RGB输入/输出线性特征的图。
图9A是用于解释驱动第二实施例的源跟随器加法运算的第一方法的图，该方法是一种在2×2像素共享像素阵列内驱动源跟随器加法运算的方法。
图9B是用于解释驱动第二实施例的源跟随器加法运算的第一方法的图，该方法是一种在2×2像素共享像素阵列内驱动源跟随器加法运算的方法。
图10A是用于解释驱动第二实施例的源跟随器加法运算的第二方法的图，该方法是一种在4×1像素共享像素阵列内驱动源跟随器加法运算的方法。
图10B是用于解释驱动第二实施例的源跟随器加法运算的第二方法的图，该方法是一种在4×1像素共享像素阵列内驱动源跟随器加法运算的方法。
图11A是用于解释驱动第二实施例的源跟随器加法运算的第三方法的图，该方法是一种在2×2像素曲折(zigzag)像素共享像素阵列内驱动源跟随器加法运算的方法。
图11B是用于解释驱动第二实施例的源跟随器加法运算的第三方法的图，该方法是一种在2×2像素曲折像素共享像素阵列内驱动源跟随器加法运算的方法。
图12A是用于解释驱动第二实施例的源跟随器加法运算的第四方法的图，该方法是一种在相同颜色2×2像素共享像素阵列内驱动源跟随器加法运算的方法。
图12B是用于解释驱动第二实施例的源跟随器加法运算的第四方法的图，该方法是一种在相同颜色2×2像素共享像素阵列内驱动源跟随器加法运算的方法。
图13示出了进行加法运算的电荷量之间的差分、线性保持所需的负载MOS晶体管的栅极电压和控制值之间的关系。
图14示出了应用根据本发明的第三实施例的固态成像器件的相机系统的结构的一个例子。
具体实施方式
在下文中参照附图描述本发明的实施例。
另外，将按照下面顺序进行描述。
1.第一实施例(固态成像器件的第一结构例子)
2.第二实施例(固态成像器件的第二结构例子)
3.第三实施例(相机系统的结构例子)
<第一实施例>
图1是示出根据本发明的实施例的具有列并行ADC的固态成像器件(CMOS图像传感器)的结构例子的框图。
图2是更加具体示出根据第一实施例的具有在4个像素之中共享FD的列并行ADC的固态成像器件(CMOS图像传感器)中的像素和ADC组的框图。
如图1和图2所示，该固态成像器件100包括像素单元110、负载MOS单元120、垂直扫描电路130、水平传输扫描电路140、作为像素信号读取单元的列处理单元(ADC组)150、以及定时控制单元150。
固态成像器件100包括数字模拟转换装置(DAC)和偏压电路170(包括DAC)、放大器电路(S/A)180、信号处理电路190、以及线存储器200。
在这些部件之中，像素单元110、负载MOS单元120、垂直扫描电路130、水平传输扫描电路140、ADC组150、DAC 170和放大器电路(S/A)180由模拟电路形成。
另外，定时控制单元160、信号处理电路190和线存储器200由数字电路形成。
像素单元110包括以矩阵形式布置的像素PXL，每个像素PXL包括光电二极管(PD)作为光电转换器件。
本实施例的像素单元110具有在4个像素之中共享FD的结构。这里，将描述基本像素结构，然后将描述在4个像素之中共享FD的结构。
[像素的基本结构的例子]
图3示出了根据本实施例的包括四个晶体管的CMOS图像传感器的基本像素电路的一个例子。
图3的像素电路110A例如包括作为光电转换器件的PD 111。
像素电路110A包括PD 111作为一个光电转换器件。
对于一个PD 111，像素电路110A包括四个作为有源器件的晶体管：作为传输器件的传输晶体管112、作为复位器件的复位晶体管113、放大晶体管114和选择晶体管115。
PD 111以光电方式根据入射光的光量将入射光转换成一定量的电荷(这里为电子)。
传输晶体管112连接在PD 111与作为输出节点的FD之间。
当传输信号TRG经由传输控制线LTRG而被施加到传输晶体管112的栅极(传输栅极，transfer gate)时，传输晶体管112将通过在PD 111中的光电转换获得的电子传输到FD。
复位晶体管113连接在电源线LVDD与FD之间。
当复位信号RST经由复位控制线LRST而被施加到复位晶体管113的栅极时，复位晶体管113将FD的电位复位到电源线LVDD的电位。
放大晶体管114的栅极连接到FD。放大晶体管114经由选择晶体管115连接到垂直信号线116并且与负载MOS合作形成源跟随器，从而在像素单元外部形成恒流源。
控制信号(地址信号或选择信号)SEL经由选择控制线LSEL而被施加到选择晶体管115的栅极，从而使选择晶体管115导通。
当选择晶体管115导通时，放大晶体管114对FD的电位进行放大并且将基于该电位的电压输出到垂直信号线116。经由垂直信号线116从每个像素输出的电压被输出到作为像素信号读取单元的ADC组150。
例如，在一行上的各个像素上同时执行这些操作，这是因为传输晶体管112、复位晶体管113和选择晶体管115的各个栅极以行为单位进行连接。
[共享像素的结构例子]
基于以上基本结构描述如图2所示的2×2像素共享像素结构的例子。
图4是示出2×2共享像素结构的例子的电路图。
这里，2×2共享像素由标号110B进行指示。另外，与图3中相同的结构部分由相同标号进行指示。
在共享像素110B中，像素PXL1到PXL4分别包括PD 111-1到111-4以及作为传输栅极的传输晶体管112-1到112-4。
对于4个像素PXL1到PXL4，共享像素110B包括FD、复位晶体管113、放大晶体管114和选择晶体管115。
传输控制线LTRG1(N)和LTRG2(N)以及选择控制线LSEL(N)布置在布置有像素PXL1和PXL2的行上。
传输控制线LTRG3(N)和LRG4(N)以及复位控制线LRST(N)布置在布置有像素PXL3和PXL4的行上。
传输控制线LRG1连接到第一列上的像素PXL1的传输晶体管112-1的栅极，传输控制线LRG2连接到第二列上的像素PXL2的传输晶体管112-2的栅极。
传输控制线LTRG3连接到第一列上的像素PXL3的传输晶体管112-3的栅极，传输控制线LTRG4连接到第二列上的像素PXL4的传输晶体管112-4的栅极。
选择控制线LSEL(N)连接到选择晶体管115的栅极，复位控制线LRST连接到复位晶体管113的栅极。
传输控制线LTRG1到LTRG4、复位控制线LRST和选择控制线LSEL由垂直扫描电路130进行驱动。
垂直信号线116作为一个像素信号读取线而被布置在第一列上的像素PXL1和PXL3与第二列上的像素PXL2和PXL4之间。也就是说，在图2的像素单元110中，为两列布置一个垂直信号线116。
如图2所示，与ADC组形成像素读取单元的、作为负载MOS单元120中的负载器件的负载MOS晶体管121连接到垂直信号线116。
此外，在ADC组150中，与这种结构相对应地每两列并行布置一个ADC。
负载MOS晶体管121由NMOS晶体管形成，它是N沟道绝缘栅型场效应晶体管。
负载MOS晶体管121的漏极连接到垂直信号线116，并且其源极连接到基准电源VSS。
每个负载MOS晶体管121的栅极连接到偏压VBias的电源线LVBias。
在本实施例中，通过源跟随器加法运算(包括负载MOS晶体管121)执行像素加法运算。
当对累积在多个像素中的电荷进行加法运算时，源跟随器加法运算在与进行加法运算的电荷量的平均值对应的信号量输出到作为读取线的垂直信号线116时是理想的。
然而，当进行加法运算的电荷量之间存在较大差别时，读取到等于或小于平均值的信号量，从而使得输入/输出线性被破坏。
例如，当需要静止图像的分辨率时，累积在每个像素中的电荷通过全像素驱动进行输出而没有进行加法运算。
然而，当利用在全像素驱动中输入到负载MOS晶体管121的栅极的偏压VBias来驱动源跟随器加法运算时，如果在两个进行加法运算的像素电荷量之间没有差别，则输出变成与进行加法运算的电荷量的平均值对应的值。
然而，如果在进行加法运算的电荷量之间存在差别，则负载MOS晶体管的线性被破坏。
因此，通过增加负载MOS晶体管121的偏压VBias能够改善负载MOS的线性，并且即使当在进行加法运算的电荷量之间存在差异时仍能够保证这种线性。能够抑制在对比度明显的沿处的彩色效应。
因此，在本实施例中，对负载MOS晶体管121的栅极偏压VBias进行优化以使得即使当在进行加法运算的像素电荷量之间存在较大差别时仍能够保持线性。
也就是说，在本实施例中，当驱动共享像素110B中的像素PXL的像素信号的源跟随器加法运算时，栅极偏压被设置成这样一种电压，该电压使得电流值高于当在进行加法运算的电荷量之间没有差别时的基准偏压时的电流。
在固态成像器件100中，用于产生内部时钟的定时控制单元160、用于控制行地址或行扫描的垂直扫描电路130，以及用于控制列地址或列扫描的水平传输扫描电路140被布置作为用于顺序读出像素单元110的信号的控制单元。
定时控制单元160产生像素单元110、垂直扫描电路130、水平传输扫描电路140、ADC组(列ADC电路)150、DAC 170、信号处理电路190和线存储器200中的信号处理所需的定时信号。
像素单元110使用线快门(line shutter)，通过光子累积和发射来以光电形式转换每个像素行的视频或屏幕图像，并且将模拟信号VSL输出到ADC组。
在ADC组150中，每个ADC块(每个列单元)使用来自DAC170的斜坡信号RAMP执行APGA兼容集成ADC，对像素单元110的模拟输出执行数字CDS，并且输出多比特的数字信号。
在ADC组150中，多个ADC被布置为：对多个列布置一个ADC，具体地讲对两个列布置一个ADC。
每个ADC包括比较器151，比较器151将基准电压Vslop(即：通过将由DAC 170产生的基准电压改变成阶跃形式获得的斜坡波形(RAMP))与可以经由垂直信号线的来自每个行线中的像素的模拟信号(电位VSL)进行比较。
另外，每个ADC包括用于对比较时间进行计数的计数器152和用于保持计数的结果的存储器(锁存器)153。
ADC组150具有n比特数字信号转换功能并且布置在每个垂直信号线(读取线)上，从而组成列并行ADC块。
每个锁存器153的输出连接到例如2n比特宽度的水平传输线LTRF。
布置与水平传输线LTRF对应的2n放大器电路180和信号处理电路190。
在ADC组150中，通过在每列中布置的比较器151将读到垂直信号线116的模拟信号(电位VSL)与基准电压Vslop(斜坡信号RAMP，即以一定斜率线性变化的倾斜波形)进行比较。
在这种情况下，布置在每列中的计数器152与比较器151类似地进行工作。具有斜坡波形的一定斜坡信号RAMP(电位Vslop)与计数器值按照一一对应的关系进行变化，从而使得垂直信号线的电位VSL被转换成数字信号。
ADC将基准电压Vslop(斜坡信号RAMP)的变化转换成时间变化，并且通过在一定时间段(时钟)内对这个时间进行计数来进行向成数字值的转换。
当模拟信号VSL与斜坡信号RAMP(基准电压Vslop)相交时，比较器151的输出被反转以停止计数器152的输入时钟或者向计数器152输入其输入停止的时钟，以完成AD转换。
在这个AD转换周期结束以后，保持在存储器(锁存器)153中的数据通过水平传输扫描电路140传输到水平传输线LTRF并且经由放大器180输入到信号处理电路190，从而通过给定的信号处理产生二维图像。
水平传输扫描电路140执行几个通道的同时并行传输以保证传输速率。
定时控制单元160产生各个块(例如，像素单元110和ADC组150)中信号处理所需的定时。
信号处理电路190在下一个阶段执行垂直线缺陷或点缺陷的校正以及存储在线存储器200中的信号的信号箝位，或者执行数字信号处理(例如，并行-串行转换、压缩、编码、加法运算、求平均和间歇操作)。
传送到每个像素行的数字信号被存储在线存储器200中。
在本实施例的固态成像器件100中，信号处理电路190的数字输出被作为ISP或基带ISP的输入而发送。
接下来，参照图5和图6描述第一实施例中驱动源跟随器加法运算。
图5示出了第一实施例的驱动源跟随器加法运算的时序图。
在选择信号SEL(N)和SEL(N+1)处于高电平以后，复位信号RST(N)和RST(N+1)处于高电平以对FD进行复位从而执行处于复位电平(P相)的AD转换。
然后，传输信号TRG1(N)和TRG1(N+1)处于高电平以同时读取行N和N+2上的PD 111-1(PD1)的信号并且执行处于信号电平(D相)的AD转换。P相与D相之间的差分的信号保持在存储器153中。
接下来，复位信号RST(N)和RST(N+1)处于高电平以复位FD从而执行P相的AD转换。传输信号TRG2(N)和TRG2(N+1)处于高电平以读取PD11102(PD2)的信号从而执行D相的AD转换。
为了输出PD的数据，在执行PD 111-2(PD2)中的AD转换处理的同时输出PD 111-1(PD1)的数据。
类似地，执行PD 111-3(PD3)和111-4(PD4)中的AD转换和数据输出。
图6是示出第一实施例的源跟随器的线性特征的图。
在图6中，水平轴表示信号电荷量(电子量)，垂直轴表示读信号电压(VSL)。另外，在图6中，由A表示的曲线(虚线)示出了全像素驱动特征，由B表示的曲线(实线)示出了源跟随器加法运算驱动特征。
在例如强调分辨率的静止图像拍摄过程中，可使用全像素驱动并且可以通过源跟随器的消耗电流和输入/输出线性的方面确定此时在负载MOS晶体管121中流动的电流值。
然而，当在负载MOS晶体管121的电流具有与全像素驱动相同的值的情况下执行源跟随器加法运算时，随着进行加法运算的像素电荷量之间的差的增加，源跟随器的线性被破坏，并且在诸如对比度明显的边沿的区域中产生错误颜色。
另一方面，在本实施例中，负载MOS晶体管121的偏压VBias高于正常电压并且在负载MOS晶体管121中流动的电流增加，从而扩大了保持源跟随器的线性的范围。
因此，即使当进行加法运算的像素电荷量之间的差较大时，读信号量仍变成与进行加法运算的电荷量的平均值对应的信号量。
也就是说，能够抑制由于源跟随器加法运算导致的边沿处的错误颜色。
<2.第二实施例>
图7是示出根据本发明的第二实施例的具有列并行ADC的固态成像器件(CMOS图像传感器)的结构例子的框图。
根据第二实施例的固态成像器件100A与根据第一实施例的固态成像器件100的不同之处在于：固态成像器件100A被构造为独立控制负载MOS晶体管121的栅极电压，从而对每个像素进行读取。
因此，在固态成像器件100A中，采用了通过在源跟随器加法运算驱动中调整每个像素中的在负载MOS晶体管中流动的、用于对每个像素进行读取的电流来降低功耗的方法。
在第二实施例的固态成像器件100A中，作为信号处理单元的信号处理电路190A具有计算功能，并且控制信号CTL根据计算结果被输出到偏压控制单元210。
偏压控制单元210利用电压VLOAD动态改变负载MOS晶体管121的偏压VBias以调整负载MOS晶体管的电流。
在下文中，描述该固态成像器件100A的偏压控制功能。
图8是用于解释根据第二实施例的固态成像器件的RGB输入/输出线性特征的图。
如图8中的A所示，在对RGB一致地按下快门的单片CMOS图像传感器中，当任何像素饱和并且没有发生过度曝光时，RGB累积时间截止。
因此，如图8中的B所示，在源跟随器加法运算中把近饱和的累积电荷量与黑暗时的累积电荷量进行加法运算是在其间具有最大差别的累积电荷量进行加法运算的条件。
如图5中的C所示，由于从像素特征能够看出RGB灵敏度比率，所以还能够计算针对RGB像素的由源跟随器进行加法运算的电荷量之间的最大差别。
因此，能够对每个颜色优化当进行源跟随器加法运算时在负载MOS晶体管121中流动的电流，从而降低功耗。
图9A到图12B示出了在包括不同共享像素的像素阵列中驱动源跟随器加法运算的另一个方法。
图9A和图9B是用于解释第二实施例的驱动源跟随器加法运算的第一方法的图，该第一方法是在2×2像素的共享像素阵列中驱动源跟随器加法运算的方法。图9A是等效电路图，图9B示出了时序图。
图10A和图10B是用于解释第二实施例的驱动源跟随器加法运算的第二方法的图，该第二方法是在4×1像素的共享像素阵列中驱动源跟随器加法运算的方法。图10A是等效电路图，图10B示出了时序图。
图11A和11B是用于解释第二实施例的驱动源跟随器加法运算的第三方法的图，该第三方法是在2×2像素的曲折像素共享像素阵列中驱动源跟随器加法运算的方法。图11A是等效电路图，图11B示出了时序图。
图12A和12B是用于解释第二实施例的驱动源跟随器加法运算的第四方法的图，该第四方法是在相同颜色2×2像素的共享像素阵列中驱动源跟随器加法运算的方法。图12A是等效电路图，图12B示出了时序图。
在图9A到图12B中，施加到负载MOS晶体管121的栅极的电压显示为VLOAD。
在图9A和图9B的第一例子中，利用一个电压VLOAD1控制负载MOS晶体管121的栅极电压。
在图10A到图12B的第二到第四例子中，利用电压VLOAD1控制负载MOS晶体管121-1的栅极电压，利用电压VLOAD2控制负载MOS晶体管121-2的栅极电压。
在这四个例子的任何一个中，当进行列并行读取时根据灵敏度比率调整施加到负载MOS晶体管121的栅极的电压VLOAD1或VLOAD2，从而降低功耗。
作为一个例子，当白光入射到RGB像素中的Gr/Gb像素具有最高灵敏度的图像传感器上时，出现下面情况。
当读取Gr/Gb像素时，施加到负载MOS晶体管121的栅极的电压是1V，当读取R/B像素时，施加到负载MOS晶体管121的栅极的电压改变到0.8V，从而降低了消耗电流。
另外，当光量没有饱和时，即使已经累积了1帧，但是通过源跟随器加法运算相加的电荷量之间的差进一步减小，从而使得可以降低在负载MOS晶体管121中流动的电流。
例如，算术处理电路将1帧内的每个颜色的像素的输出与随后输出的相同颜色的像素的输出进行比较，并且将较大的输出值存储在信号处理电路190A的存储器内。
类似地，通过对每个颜色进行比较，1帧内的每个颜色的最大输出值被存储在存储器内。
在1帧结束以后，能够从存储在算术处理电路的存储器中的值和传感器的模拟增益值或数字增益值推测在像素中最大累积的电荷量。
当把假设最大累积的电荷量和黑暗时的像素进行加法运算时，必须流过最大负载MOS电流。
由于优选在以上条件下保持负载MOS晶体管121的线性，所以在负载MOS晶体管121中流动的电流能够进一步减小。
在下文中结合针对作为一个例子的列并行读取10比特输出的RGB拜尔布置的单片图像传感器详细描述上述的内容。
当读取像素时，首先读取第一列上的R像素。
所读取的R像素中的最大输出值被保持在信号处理电路190A的存储器中。
接下来，同一列上的Gr像素的所读取的最大输出值被保持在信号处理电路190A的存储器内。Gb像素/B像素的最大值被保持在信号处理电路190A的存储器内，这与R像素/Gr像素一样。
在整个1帧上执行相同处理。
在1帧结束以后，信号处理电路190A中的存储器的值如下：R像素＝512，Gr像素＝768，Gb像素＝768，B像素＝256。
另外，模拟增益是αdB。当在输出值被保持在信号处理电路190A的存储器中之前应用数字增益时，增益值是βdB。
通过源跟随器进行加法运算的每个色彩中的两个信号量之间的可能的最大差别变成通过黑暗时的电荷量和下面方程计算的电荷量。
[方程1]
Figure BDA0000052000690000161
基于上述内容，可以识别当源跟随器加法运算时需要保持线性的范围。
该值是一个例子。例如，在信号处理电路190A中它能够被构造为具有如图13所示的表。
例如，当把每个色彩从信号处理电路190A读入偏压控制单元210时保持线性所需的、与施加应用电压所需的电压对应的数字值被反馈回来。
图13示出了进行加法运算的电荷量之间的差别、线性保持所需的负载MOS晶体管的栅极电压、以及控制值之间的关系。
例如，由信号处理电路190A计算进行加法运算的电荷量之间的差。
当进行加法运算的电荷量之间的差是“0”时，施加到负载MOS晶体管121的栅极的电压VLOAD是0.60V。
在这种情况下，信号处理电路190A将控制值0的控制信号CTL输出到偏压控制单元210。
因此，响应于控制值0，偏压控制单元210将施加到负载MOS晶体管121的栅极的电压VLOAD调整到0.60V。
当进行加法运算的电荷量之间的差是“200”时，施加到负载MOS晶体管121的栅极的电压VLOAD是0.65V。
在这种情况下，信号处理电路190A将控制值1的控制信号CTL输出到偏压控制单元210。
因此，响应于控制值1，偏压控制单元210将施加到负载MOS晶体管121的栅极的电压VLOAD调整到0.65V。
当进行加法运算的电荷量之间的差是“400”时，施加到负载MOS晶体管121的栅极的电压VLOAD是0.70V。
在这种情况下，信号处理电路190A将控制值2的控制信号CTL输出到偏压控制单元210。
因此，响应于控制值2，偏压控制单元210将施加到负载MOS晶体管121的栅极的电压VLOAD调整到0.70V。
当进行加法运算的电荷量的差是“600”时，施加到负载MOS晶体管121的栅极的电压VLAOD是0.75V。
在这种情况下，信号处理电路190A将控制值3的控制信号CTL输出到偏压控制单元210。
因此，响应于控制值3，偏压控制单元210将施加到负载MOS晶体管121的栅极的电压VLOAD调整到0.75V。
当进行加法运算的电荷量之间的差是“800”时，施加到负载MOS晶体管121的栅极的电压VLOAD是0.80V。
在这种情况下，信号处理电路190A将控制值4的控制信号CTL输出到偏压控制单元210。
因此，响应于控制值4，偏压控制单元210将施加到负载MOS晶体管121的栅极的电压VLOAD调整到0.80V。
当进行加法运算的电荷量之间的差是“1000”时，施加到负载MOS晶体管121的栅极的电压VLOAD是0.85V。
在这种情况下，信号处理电路190A将控制值5的控制信号CTL输出到偏压控制单元210。
因此，响应于控制值5，偏压控制单元210将施加到负载MOS晶体管121的栅极的电压VLOAD调整到0.85V。
当进行加法运算的电荷量之间的差是“1200”时，施加到负载MOS晶体管121的栅极的电压VLOAD是0.90V。
在这种情况下，信号处理电路190A将控制值6的控制信号CTL输出到偏压控制单元210。
因此，响应于控制值6，偏压控制单元210将施加到负载MOS晶体管121的栅极的电压VLOAD调整到0.90V。
当进行加法运算的电荷量之间的差是“1400”时，施加到负载MOS晶体管121的栅极的电压VLOAD是0.95V。
在这种情况下，信号处理电路190A将控制值7的控制信号CTL输出到偏压控制单元210。
因此，响应于控制值7，偏压控制单元210将施加到负载MOS晶体管121的栅极的电压VLOAD调整到0.95V。
当进行加法运算的电荷量之间的差是“1600”时，施加到负载MOS晶体管121的栅极的电压VLOAD是1.00V。
在这种情况下，信号处理电路190A将控制值8的控制信号CTL输出到偏压控制单元210。
因此，响应于控制值8，偏压控制单元210将施加到负载MOS晶体管121的栅极的电压VLOAD调整到1.00V。
如上所述，根据本实施例，固态成像器件包括像素单元110和像素信号读取单元(ADC组)150，在像素单元110中以矩阵形式布置了执行光电转换的多个像素，像素信号读取单元150以行为单位从像素单元110读取数据。
在像素单元110中，多个像素共享FD(输出节点)、复位晶体管113、放大晶体管114和选择晶体管115。共享像素中的每个像素包括PD 111和传输晶体管112。
布置垂直信号线116作为读信号线，其中，对包括共享像素的多列布置一个垂直信号线116。形成与ADC组150协作的像素读取单元的、用于驱动源跟随器加法运算的负载MOS晶体管121连接到垂直信号线116。
当进行加法运算的电荷量之间没有差别时，负载MOS晶体管121的栅极电压高于基准栅极电压，从而当驱动源跟随器加法运算时，加法运算源跟随器的电流增大并且线性特征得到扩展。
可替换地，采用通过利用每个像素调整用于在驱动源跟随器加法运算过程中读取每个像素的、在负载MOS晶体管中流动的电流来降低功耗的方法。
ADC组150包括多个比较器151、多个计数器152和存储器153，其中，这些比较器151被布置为与像素的列布置对应，用于将读信号电位与用于判断的基准电压进行比较并且输出判断信号，这些计数器152的每个用于对所述多个比较器中对应的一个比较器的比较时间进行计数。
因此，根据本实施例，可以获得下面的有利效果。
总的来说，在CMOS图像传感器中，当像素的单位单元尺寸由于多个像素和小型化而变小时，没有避免灵敏度或S/N的下降，并且以模拟或数字方式把像素输出进行加法运算的驱动方法是必须的。
如上所述，一种加法运算方法是由连接到读信号线的负载MOS执行加法运算的源跟随器加法运算。
当需要分辨率时，例如，在静止图像中，在每个像素中累积的电荷通过全像素驱动进行输出而无需进行加法运算。
然而，当在全像素驱动时通过输入到负载MOS的栅极的偏压驱动源跟随器加法运算时并且如果在两个进行加法运算的像素电荷量之间没有差别时，输出变成与进行加法运算的电荷量的平均值对应的值。然而，如果在进行加法运算的电荷量之间存在差别，则负载MOS晶体管的线性被破坏。
根据本实施例，可以通过增大负载MOS晶体管的偏压来增强负载MOS晶体管的线性，并且即使当在进行加法运算的电荷量之间存在差别时仍能够保证这种线性，从而抑制例如对比度明显的边沿处颜色的应用。
另外，根据入射光量和RGB灵敏度比率优化当读取每个颜色时在负载MOS晶体管中流动的电流，从而降低功耗。
例如，使进行加法运算的电荷量之间的差最大的条件是黑暗，并且当对FD完全填充的像素进行加法运算时。然而，即使当累积了1帧时，也能以不需要按下快门的光量来减小最大差别。
因此，能够降低保持负载MOS晶体管的线性的范围并且因此能够降低消耗电流。
具有这些有利效果的固态成像器件可用作用于数字照相机或摄像机的成像装置。
<3.第三实施例>
[相机系统的结构例子]
图14示出了应用根据本发明的第三实施例的固态成像器件的相机系统的结构的一个例子。
如图14所示，这个相机系统300包括成像装置310，其中，可以对该成像装置310应用根据本实施例的CMOS图像传感器(固态成像器件)100或100A。
相机系统300包括用于将入射光引导至成像装置310的像素区域(用于对被摄体图像进行成像)的光学系统，例如用于在成像表面上对入射光(图像光)进行成像的镜头320。
相机系统300包括用于驱动成像装置310的驱动电路(DRV)330和用于处理成像装置310的输出信号的信号处理电路(PRC)340。
驱动电路330包括用于产生各种定时信号(包括用于驱动成像装置310中的电路的开始脉冲或时钟脉冲)的定时发生器(未示出)，并且使用给定的定时信号驱动成像装置310。
另外，信号处理电路340对成像装置310的输出信号执行给定的信号处理。
由信号处理电路340进行处理的图像信号例如记录在例如存储器的记录介质中。
记录在记录介质中的图像信息例如通过打印机进行硬复制。另外，由信号处理电路340处理的图像信号被输出为在由液晶显示器构造的监视器上的运动图像。
如上所述，在例如数字静态相机的成像设备中，安装上述的固态成像器件100或100A作为成像装置310，从而实现高精度相机。
[参考标号列表]
100固态成像器件
110像素单元
120负载MOS单元
130垂直扫描电路
140水平传输扫描电路
150ADC组
151比较器
152计数器
153锁存器
160定时控制单元
170DAC
180放大器电路
190，190A信号处理电路
200线存储器
210偏压控制单元
LTRF水平传输线
300相机系统
310成像装置
320驱动电路
330镜头
340信号处理电路

Claims (9)

1.一种固态成像器件，包括：
像素信号读取线；
像素单元，包括以矩阵形式布置的多个像素，每个像素包括光电转换器件；以及
像素信号读取单元，用于经由像素信号读取线从像素单元读取像素信号，
其中，在像素单元中，形成在多个像素之中共享输出节点的共享像素，并且共享像素中的每个像素的像素信号能够选择性地从共享的输出节点输出到像素信号读取线中的对应一个，
其中，像素信号读取单元包括连接到像素信号读取线以用作电流源的负载器件，并且基于偏压的电流在该负载器件中流动，以及
其中，当驱动共享像素中的各个像素的像素信号的加法运算时，负载器件的偏压能被设置到一定电压，该电压使得电流值高于当在进行加法运算的电荷量之间没有差别时的基准偏压时的电流。
2.根据权利要求1的固态成像器件，包括：
信号处理单元，用于从由像素信号读取单元读取的像素信号来计算进行加法运算的电荷量之间的差，并且根据计算结果输出控制信号；以及
偏压控制单元，用于响应于信号处理单元的控制信号来控制偏压。
3.根据权利要求2的固态成像器件，其中，偏压控制单元控制偏压，以使得在负载器件中流动的电流的值随所述差的增大而增大。
4.根据权利要求2的固态成像器件，其中，偏压控制单元能独立控制连接到像素信号读取线的负载器件的电流。
5.根据权利要求1的固态成像器件，其中，共享像素包括：
输出节点；
多个光电转换器件，用于将光信号转换成电信号并且累积信号电荷；
多个传输器件，每个传输器件通过传输信号而被导通或截止，用于在导通状态下将光电转换器件中的对应一个的电荷传输到输出节点；以及
复位器件，通过复位信号而被导通或截止，用于在导通状态下对输出节点进行复位，
其中，输出节点和复位器件在多个像素之中进行共享，以及
其中，共享像素中的每个像素包括光电转换器件和传输器件。
6.根据权利要求1的固态成像器件，其中，所述共享像素包括：
输出节点；
多个光电转换器件，用于将光信号转换成电信号并且累积信号电荷；
多个传输器件，每个传输器件由传输信号而被导通或截止，用于在导通状态下将光电转换器件中的对应一个的电荷传输到输出节点；
复位器件，由复位信号而被导通或截止，用于在导通状态下对输出节点进行复位；以及
选择器件，由选择信号而被导通或截止，用于在导通状态下将输出节点电连接到像素信号读取线，
其中，输出节点、复位器件和选择器件在多个像素之中进行共享，以及
其中，共享像素中的每个像素包括光电转换器件和传输器件。
7.根据权利要求1的固态成像器件，
其中，像素信号读取单元以多个像素为单位从像素单元读取像素信号，以及
其中，像素信号读取单元包括：
多个比较器，被布置为与像素信号读取线的列布置对应，用于将读取信号电位与用于判断的基准电压进行比较并且输出判断信号；
多个计数器，每个计数器用于对比较器中的对应一个的比较时间进行计数，计数器的操作由比较器的输出进行控制；以及
锁存器，用于锁存计数器的计数值。
8.一种驱动固态成像器件的方法，所述方法包括：
形成在每个均包括光电转换器件的多个像素之中共享输出节点的共享像素；
选择性地将共享像素中的每个像素的像素信号从共享的输出节点输出到像素信号读取线的对应一个；以及
当驱动共享像素中的各个像素的像素信号的加法运算时，将连接到像素信号读取线以用作电流源并且基于偏压的电流在其中流动的负载器件的偏压设置到一定电压，该电压使得电流值高于当在进行加法运算的电荷量之间没有差别时的基准偏压时的电流。
9.一种相机系统，包括：
固态成像器件；以及
光学系统，用于在成像器件上对被摄体图像进行成像，
其中，固态成像器件包括：
像素信号读取线；
像素单元，包括以矩阵形式布置的多个像素，每个像素包括光电转换器件；以及
像素信号读取单元，用于经由像素信号读取线从像素单元读取像素信号，
其中，在像素单元中，形成在多个像素之中共享输出节点的共享像素，并且共享像素中的每个像素的像素信号能够选择性地从共享的输出节点输出到像素信号读取线中的对应一个，
其中，像素信号读取单元包括连接到像素信号读取线以用作电流源的负载器件，并且基于偏压的电流在该负载器件中流动，以及
其中，当驱动共享像素中的各个像素的像素信号的加法运算时，负载器件的偏压能被设置到一定电压，该电压使得电流值高于当在进行加法运算的电荷量之间没有差别时的基准偏压时的电流。
CN2009801375331A 2008-10-09 2009-09-16 固态成像器件、固态成像器件驱动方法和相机系统 Expired - Fee Related CN102165763B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008263159A JP5251412B2 (ja) 2008-10-09 2008-10-09 固体撮像素子およびその駆動方法、並びにカメラシステム
JP2008-263159 2008-10-09
PCT/JP2009/066120 WO2010041540A1 (ja) 2008-10-09 2009-09-16 固体撮像素子およびその駆動方法、並びにカメラシステム

Publications (2)

Publication Number Publication Date
CN102165763A true CN102165763A (zh) 2011-08-24
CN102165763B CN102165763B (zh) 2013-06-26

Family

ID=42100494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801375331A Expired - Fee Related CN102165763B (zh) 2008-10-09 2009-09-16 固态成像器件、固态成像器件驱动方法和相机系统

Country Status (7)

Country Link
US (7) US8773557B2 (zh)
EP (1) EP2334054A4 (zh)
JP (1) JP5251412B2 (zh)
KR (1) KR20110066919A (zh)
CN (1) CN102165763B (zh)
TW (1) TWI425830B (zh)
WO (1) WO2010041540A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103561218A (zh) * 2013-10-30 2014-02-05 上海集成电路研发中心有限公司 一种高光灵敏度cmos图像传感器像素结构
CN108366236A (zh) * 2017-01-26 2018-08-03 爱信精机株式会社 固体拍摄元件
CN110691206A (zh) * 2018-07-06 2020-01-14 意法半导体(格勒诺布尔2)公司 利用安全像素来检测故障的图像传感器
CN111630845A (zh) * 2018-01-22 2020-09-04 普里露尼库斯日本股份有限公司 固态摄像装置、固态摄像装置的驱动方法、以及电子设备

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5253956B2 (ja) * 2008-10-16 2013-07-31 シャープ株式会社 固体撮像装置及びその駆動方法、並びに電子情報機器
WO2012105259A1 (ja) 2011-02-04 2012-08-09 パナソニック株式会社 固体撮像装置およびその駆動方法
JP2013055500A (ja) * 2011-09-02 2013-03-21 Sony Corp 固体撮像素子およびカメラシステム
JP2013055499A (ja) * 2011-09-02 2013-03-21 Sony Corp 固体撮像素子およびカメラシステム
JP5850680B2 (ja) * 2011-09-09 2016-02-03 キヤノン株式会社 撮像装置及びその制御方法
US8629926B2 (en) 2011-11-04 2014-01-14 Honeywell International, Inc. Imaging apparatus comprising image sensor array having shared global shutter circuitry
JP5924922B2 (ja) * 2011-12-15 2016-05-25 キヤノン株式会社 光電変換装置
JP5924923B2 (ja) * 2011-12-15 2016-05-25 キヤノン株式会社 光電変換装置、及び光電変換装置の駆動方法
JP5871625B2 (ja) 2012-01-13 2016-03-01 キヤノン株式会社 撮像装置、その制御方法および撮像システム
KR101926606B1 (ko) * 2012-02-06 2019-03-07 삼성전자 주식회사 이미지 센서 및 이를 이용한 이미지 처리 장치
JPWO2013164915A1 (ja) * 2012-05-02 2015-12-24 株式会社ニコン 撮像装置
JP6124697B2 (ja) * 2012-07-12 2017-05-10 キヤノン株式会社 撮像素子
JP5980080B2 (ja) * 2012-10-02 2016-08-31 キヤノン株式会社 光電変換装置、撮像システム、光電変換装置の検査方法および撮像システムの製造方法
FR3006500B1 (fr) * 2013-06-04 2016-10-28 Centre Nat De La Rech Scient - Cnrs - Capteur cmos a photosites standard
JP6294648B2 (ja) * 2013-12-06 2018-03-14 キヤノン株式会社 固体撮像装置及びカメラ
US9148169B2 (en) * 2014-02-25 2015-09-29 Freescale Semiconductor, Inc. Multiple bit sigma-delta modulator with a common mode compensated quantizer
JP2015211259A (ja) * 2014-04-24 2015-11-24 ソニー株式会社 撮像素子、制御方法、並びに、撮像装置
JP6463002B2 (ja) * 2014-05-08 2019-01-30 キヤノン株式会社 撮像装置の駆動方法、撮像システムの駆動方法
US10348991B2 (en) 2015-03-17 2019-07-09 Sony Corporation Solid-state image pickup device with load transistors, method for controlling the same, and electronic apparatus
JP6595804B2 (ja) * 2015-05-27 2019-10-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
JP6282303B2 (ja) * 2015-05-29 2018-02-21 キヤノン株式会社 撮像素子および撮像装置
JP6746301B2 (ja) * 2015-11-30 2020-08-26 キヤノン株式会社 撮像装置の駆動方法、撮像装置、撮像システム
JPWO2017158677A1 (ja) * 2016-03-14 2019-01-17 オリンパス株式会社 Ａｄ変換器およびイメージセンサ
JP2018007035A (ja) 2016-07-01 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP6242467B2 (ja) * 2016-12-01 2017-12-06 キヤノン株式会社 撮像装置、撮像システム
US10362255B2 (en) * 2017-02-09 2019-07-23 Semiconductor Components Industries, Llc Multi-conversion gain pixel configurations
JP6598837B2 (ja) * 2017-11-06 2019-10-30 キヤノン株式会社 撮像装置、撮像システム
JP2019186738A (ja) * 2018-04-10 2019-10-24 キヤノン株式会社 撮像装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992714B1 (en) * 1999-05-31 2006-01-31 Canon Kabushiki Kaisha Image pickup apparatus having plural pixels arranged two-dimensionally, and selective addition of different pixel color signals to control spatial color arrangement
JP2001292453A (ja) * 2000-04-07 2001-10-19 Canon Inc カラー撮像装置及びそれを用いた撮像システム
US8169517B2 (en) * 2001-03-26 2012-05-01 Panavision Imaging Llc Image sensor ADC and CDS per column with oversampling
US6794627B2 (en) 2001-10-24 2004-09-21 Foveon, Inc. Aggregation of active pixel sensor signals
JP2003319408A (ja) * 2002-04-26 2003-11-07 Seiko Epson Corp カラーエリアセンサ及び撮像回路
JP4248256B2 (ja) * 2003-01-07 2009-04-02 パナソニック株式会社 固体撮像装置
JP4260696B2 (ja) * 2004-06-29 2009-04-30 富士通マイクロエレクトロニクス株式会社 固体撮像装置、イメージセンサ、画像処理装置、及び撮像方法
KR100660869B1 (ko) * 2005-07-06 2006-12-26 삼성전자주식회사 향상된 프레임 레이트 및 화질의 서브 샘플링을 위한이미지 센서 및 방법
JP4682750B2 (ja) * 2005-08-22 2011-05-11 ソニー株式会社 Ｄａ変換装置
JP2007067622A (ja) * 2005-08-30 2007-03-15 Konica Minolta Holdings Inc 放射線撮像装置
JP4723994B2 (ja) * 2005-12-19 2011-07-13 株式会社東芝 固体撮像装置
US7538304B2 (en) * 2006-03-30 2009-05-26 Aptina Imaging Corporation Reducing noise in an imager by sampling signals with a plurality of capacitances connected to an output line
JP4908067B2 (ja) * 2006-06-01 2012-04-04 オリンパス株式会社 固体撮像装置及びそれを用いた撮像装置システム
JP2008271159A (ja) * 2007-04-19 2008-11-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2010016056A (ja) * 2008-07-01 2010-01-21 Canon Inc 光電変換装置
JP5232189B2 (ja) * 2010-03-11 2013-07-10 株式会社東芝 固体撮像装置
US8466991B2 (en) * 2010-07-19 2013-06-18 Aptina Imaging Corporation Optical black pixel cell readout systems and methods
KR20180084241A (ko) * 2017-01-16 2018-07-25 삼성전자주식회사 이미지 센서 및 그것의 동작 방법
JP7129671B2 (ja) * 2017-10-16 2022-09-02 パナソニックＩｐマネジメント株式会社 撮像装置及びカメラシステム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103561218A (zh) * 2013-10-30 2014-02-05 上海集成电路研发中心有限公司 一种高光灵敏度cmos图像传感器像素结构
CN103561218B (zh) * 2013-10-30 2019-07-19 上海集成电路研发中心有限公司 一种高光灵敏度cmos图像传感器像素结构
CN108366236A (zh) * 2017-01-26 2018-08-03 爱信精机株式会社 固体拍摄元件
CN111630845A (zh) * 2018-01-22 2020-09-04 普里露尼库斯日本股份有限公司 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
CN111630845B (zh) * 2018-01-22 2022-06-14 普里露尼库斯日本股份有限公司 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
CN110691206A (zh) * 2018-07-06 2020-01-14 意法半导体(格勒诺布尔2)公司 利用安全像素来检测故障的图像传感器
CN110691206B (zh) * 2018-07-06 2022-04-15 意法半导体(格勒诺布尔2)公司 利用图像像素阵列检测故障的方法和电子设备

Also Published As

Publication number Publication date
EP2334054A4 (en) 2012-06-13
US10511795B2 (en) 2019-12-17
CN102165763B (zh) 2013-06-26
EP2334054A1 (en) 2011-06-15
US20180288351A1 (en) 2018-10-04
US20140267862A1 (en) 2014-09-18
US20200084408A1 (en) 2020-03-12
US9497401B2 (en) 2016-11-15
TW201036433A (en) 2010-10-01
TWI425830B (zh) 2014-02-01
US20150334329A1 (en) 2015-11-19
US8773557B2 (en) 2014-07-08
US9973718B2 (en) 2018-05-15
US10924698B2 (en) 2021-02-16
US20160373677A1 (en) 2016-12-22
JP5251412B2 (ja) 2013-07-31
JP2010093653A (ja) 2010-04-22
US9160954B2 (en) 2015-10-13
WO2010041540A1 (ja) 2010-04-15
US20110176042A1 (en) 2011-07-21
US20180234654A1 (en) 2018-08-16
KR20110066919A (ko) 2011-06-17

Similar Documents

Publication Publication Date Title
CN102165763B (zh) 固态成像器件、固态成像器件驱动方法和相机系统
US10051212B2 (en) Solid state imaging apparatus, signal reading method, and electronic apparatus
US10051222B2 (en) Solid-state imaging device and camera system having lower power consumption
CN101715084B (zh) 固态成像器件、成像设备和ad转换增益调节方法
US8810704B2 (en) Solid state image capture device and camera system
CN101370073B (zh) 固态图像拾取装置和照相机系统
US9681080B2 (en) DA converter, solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
KR102226432B1 (ko) 콤퍼레이터 회로, ａ／ｄ 변환 회로, 및, 표시 장치
US8253836B2 (en) Solid-state imaging device, imaging device and driving method of solid-state imaging device
JP4611215B2 (ja) 広いダイナミックレンジを有するｃｍｏｓイメージセンサの単位画素とそれを含むｃｍｏｓイメージセンサ
CN100388764C (zh) 平面图像传感器
KR20110011629A (ko) 고체 촬상 장치, 촬상 장치, 화소 구동 방법
JP2008124527A (ja) 固体撮像装置及び撮像装置
US8319873B2 (en) Solid-state imaging device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130626

Termination date: 20210916

CF01 Termination of patent right due to non-payment of annual fee