JP2019186738A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2019186738A
JP2019186738A JP2018075187A JP2018075187A JP2019186738A JP 2019186738 A JP2019186738 A JP 2019186738A JP 2018075187 A JP2018075187 A JP 2018075187A JP 2018075187 A JP2018075187 A JP 2018075187A JP 2019186738 A JP2019186738 A JP 2019186738A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
conversion film
imaging device
accumulation period
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2018075187A
Other languages
English (en)
Other versions
JP2019186738A5 (ja
Inventor
隆博 山崎
Takahiro Yamasaki
隆博 山崎
篤 古林
Atsushi Furubayashi
篤 古林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018075187A priority Critical patent/JP2019186738A/ja
Priority to US16/377,361 priority patent/US11164899B2/en
Publication of JP2019186738A publication Critical patent/JP2019186738A/ja
Publication of JP2019186738A5 publication Critical patent/JP2019186738A5/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】複数の光電変換膜が積層された撮像装置において、複数の光電変換膜の各々から信号を読み出すことを可能にした撮像装置を提供する。【解決手段】基板と、基板の上に配された、第１の電極を含む第１の電極層と、第１の電極層の上に配された第１の光電変換膜と、第１の光電変換膜の上に配された、画素電極を含む画素電極層と、画素電極層の上に配された第２の光電変換膜と、第２の光電変換膜の上に配された、第２の電極を含む第２の電極層を備える撮像装置を用いる。【選択図】図１

Description

本発明は、撮像装置に関する。
様々な工業分野で、光電変換膜を用いた固体撮像素子における光の吸収波長帯を広げることが求められている。そのための１つの手段として、異なる吸収波長帯域を持つ光電変換膜を組み合わせる技術がある。例えば特許文献１は、上部電極と下部電極の間に、互いに異なる吸収波長帯域を持つ光電変換膜が積層された撮像素子を開示する。そして、両方の光電変換膜で発生した光キャリアを合成信号として読み出すことにより、実効的な吸収波長帯域を広げている。
特開２００８−２２７０９２号公報
積層された光電変換膜の各々で発生した信号を個々に読み出すニーズが有る。しかしながら、特許文献１の撮像素子では、各々の光電変換膜で発生した信号を分離して読み出すことは難しい。
本件は上記課題に鑑みてなされたものであり、積層された複数の光電変換膜を用いた撮像装置において、複数の光電変換膜の各々で発生した信号を個々に読み出すことを可能にする撮像装置を提供することを目的とする。
本発明は、以下の構成を採用する。すなわち、
基板と、
前記基板の上に配された、第１の電極を含む第１の電極層と、
前記第１の電極層の上に配された第１の光電変換膜と、
前記第１の光電変換膜の上に配された、画素電極を含む画素電極層と、
前記画素電極層の上に配された第２の光電変換膜と、
前記第２の光電変換膜の上に配された、第２の電極を含む第２の電極層と、
を備える
ことを特徴とする撮像装置である。
本発明によれば、積層された複数の光電変換膜を用いた撮像装置において、複数の光電変換膜の各々で発生した信号を個々に読み出すことを可能にした撮像装置が提供される。
第１の実施形態の撮像装置の断面構造図 第１の実施形態の撮像装置の各層の平面図と撮像システムの概略図 第１の実施形態の撮像装置の回路図 第１の実施形態の駆動のタイミングチャート 第１の実施形態の画素電極層の一例を示す平面図 第２の実施形態の撮像装置の回路図 第２の実施形態の駆動のタイミングチャート 第３の実施形態の撮像装置の回路図 第３の実施形態の駆動のタイミングチャート 第４の実施形態の撮像装置の断面構造図 第４の実施形態の撮像装置の下部電極層の平面図 第５の実施形態の撮像システムの概略図と処理フロー図 撮像装置を利用した撮像システムの概略構成図 撮像装置を利用したシステム及び移動体を示す図
以下に図面を参照しつつ、本発明の好適な実施の形態について説明する。ただし、以下に記載されている構成部品の寸法、材質、形状およびそれらの相対配置などは、発明が適用される装置の構成や各種条件により適宜変更されるべきものである。よって、この発明の範囲を以下の記載に限定する趣旨のものではない。
＜第１の実施形態＞
（構成）
図１は、本実施形態の固体撮像素子の部分的な断面構造を示す。図１では、２つの画素の光電変換膜に関する断面構造を示している。固体撮像素子１は、半導体材料などを用いた積層構造を持つ。本実施形態の固体撮像素子１は、上から順に、上部電極１００、上部光電変換膜１０、上部ホールブロッキング層１２Ａ、画素電極層、下部ホールブロッキング層１２Ｂ、下部光電変換膜１１、下部電極１０１、配線層、シリコン基板２０が積層された構造である。なお、「上部」「下部」という用語は便宜上のものに過ぎない。画素電極層は、画素電極１０２と、画素電極絶縁膜２０１を含む。配線層は、配線２０４と、層間膜２０３とを含む。コンタクトビア２００は、下部電極１０１および下部光電変換膜１１を貫通して画素電極１０２まで配線を接続する導電部材である。
典型的には、上部電極１００のさらに上層には、表面保護や反射防止などの目的で誘電体膜が形成される。さらにその上層にカラーフィルタアレイが形成され、さらに上にマイクロレンズアレイが形成される。マイクロレンズは画素アレイの一画素に対応する。撮像装置の主面側から入射した光は、マイクロレンズ、カラーフィルタ、誘電体膜および上部電極を介して上部光電変換膜１０まで到達して光電変換を起こし、信号電荷を生じさせる。また、さらに下部光電変換膜１１まで到達した光も同様に光電変換信号を生じさせる。半導体基板において光電変換膜等が配置される画素領域の外部には、撮像装置を外部回路と電気的に接続するためのパッド電極やそれに伴う配線が形成される。
以下、特に区別する必要がない場合は、上部光電変換膜１０と下部光電変換膜１１をまとめて「光電変換膜」と、上部ホールブロッキング層１２Ａと下部ホールブロッキング層１２Ｂをまとめて「ホールブロッキング層」と呼ぶ。上部ホールブロッキング層１２Ａと下部ホールブロッキング層１２Ｂは、同じ材料でも良いし異なる材料でも良い。双方の光電変換膜は、同じ材料であっても異なる材料であっても良い。また、双方のホールブロッキング層も、同じ材料であっても異なる材料であっても良い。ただし、双方の光電変換膜から画素電極に出力される信号電荷の極性は互いに同じである。一方の光電変換膜と他の一方の光電変換膜の材料を互いに異ならせる場合、例えば、上部光電変換膜１０として、可視光領域に主な吸収特性を持つ結晶セレンを用い、下部光電変換膜１１として、赤外光領域に主な吸収特性を持つ量子ドット（例えばＰｄＳ）を含む層を用いることができる。このように、上部光電変換膜１０と下部光電変換膜１１とで光の吸収特性を異ならせる場合には、上部光電変換膜１０の主たる元素と、下部光電変換膜１１の主たる元素とを異ならせるようにする。これにより、異なる波長帯域の信号を独立で読み出すことが可能である。上部光電変換膜は本発明の第２の光電変換膜に、下部光電変換膜は第１の光電変換膜
に相当する。上部電極と、それを含む上部電極層はそれぞれ、本発明の第２の電極および第２の電極層に相当する。下部電極と、それを含む下部電極層はそれぞれ、本発明の第１の電極および第１の電極層に相当する。
上部光電変換膜１０と下部光電変換膜１１は上下に積層される。これら２つの光電変換膜は、上部電極１００と下部電極１０１に挟まれる。光電変換膜間に配置された画素電極層において、それぞれの画素電極１０２の間は画素電極絶縁膜２０１により電気的に分離される。図２（Ａ）は、画素電極層の平面図の一例である。画素電極１０２はアレイ状態に配置され、その間に画素電極絶縁膜２０１が配置される。
光電変換膜は単層膜でも多層膜であってもよい。光電変換膜を構成する材料として、半導体材料、化合物半導体や有機半導体を利用できる。半導体材料の例としては、無機半導体材料、アモルファスシリコン、酸化物、セレン含有物、などがある。無機半導体材料は、シリコン、ゲルマニウム、ガリウム砒素などを含む。アモルファスシリコンは、真性のアモルファスシリコン、低濃度のＰ型アモルファスシリコン、低濃度のN型アモルファス
シリコンなどを含む。酸化物は、ＺｎＯ、ＴｉＯ２、Ｇａ２Ｏ３などを含む。セレン含有物は、アモルファスセレン、結晶セレンなどを含む。
化合物半導体の例としては、ＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＧａＡｌＡｓＰなどのＩＩＩ−ＶＩ族化合物半導体や、ＣｄＳｅ、ＺｎＳ、ＨｄＴｅなどのＩＩ−ＩＶ族化合物半導体が挙げられる。
有機半導体の例としては、フラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、キナクリドン、亜鉛フタロシアニン（ＺｎＰｃ）等のフタロシアニン系材料、ナフタロシアニン系材料が挙げられる。
さらに、上述の半導体材料で構成された量子ドットを含む層を光電変換膜に用いることができる。非晶質シリコン膜、有機半導体膜、量子ドット膜は、薄膜の形成が容易である。ここで、量子ドットとは、２０．０ｎｍ以下の粒径を有する粒子を示す。
また、イントリンシックな半導体はキャリア密度が少ない。よって、イントリンシックな半導体を光電変換膜に用いることで、広い空乏層幅を実現することが可能である。これにより、高感度化、ノイズ低減を低減した光電変換膜を実現することができる。
上部ホールブロッキング層１２Ａおよび下部ホールブロッキング層１２Ｂは、光電変換膜から画素電極へのホールの移動を妨げるようなポテンシャル障壁を持つ。これにより、光電変換膜内で熱的に発生したホールを低減し、暗電流を低減することができる。また、ホールブロッキング層は、上部電極１００と下部電極１０１から画素電極１０２に流れる順方向電流を抑える効果も持つ。
ホールブロッキング層は、好ましくは半導体材料で形成される。半導体材料は、シリコン、ゲルマニウム、ガリウム砒素などの無機半導体材料、および、有機半導体材料の中から選択されうる。また、光電変換膜を形成する半導体材料と、ホールブロッキング層を形成する半導体材料とが異なっていてもよい。材料が異なる場合、光電変換層とホールブロッキング層との間にヘテロ接合が形成される。これにより、光電変換層とホールブロッキング層との間にはエネルギー障壁が生成される。エネルギー障壁は光電変換層から画素電極への信号電荷の逆極性の侵入を防ぐ。これにより、信号電荷のみ画素電極から出力されるため、逆極性電荷が出力されることによる出力信号に乗るノイズを低減できる。
なお、上の説明では信号電荷がホールの場合について説明したが、信号電荷は電子でもよい。撮像装置を製造するときは、信号電荷の種類に応じて、ホールブロッキング層または電子ブロッキング層の材料を選択する。
光電変換膜を形成する半導体材料のバンドギャップとホールブロッキング層を形成する半導体材料のバンドギャップとが異なっていてもよい。バンドギャップは、伝導帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ）の最低のエネルギー準位と、価電子帯（ｖａｌｅｎｃｅ ｂａｎｄ）の最高のエネルギー準位との差である。なお、ホールブロッキング層の材料は半導体材料に限定されない。
また、光電変換膜とホールブロッキング層を同じ半導体材料で形成してもよい。この場合には、光電変換膜とホールブロッキング層とで、半導体材料に添加する不純物の濃度を異ならせると良い。このように光電変換層とホールブロッキング層を形成することで、光電変換層とホールブロッキング層が異なるバンドギャップを持つようになる。その結果、光電変換層とホールブロッキング層との間にエネルギー障壁が生成され、信号電荷と逆極性の電荷が画素電極から出力されることを防ぐ。
画素電極１０２は、コンタクトビア２００および配線２０４によって、シリコン基板２０上に形成されたトランジスタのゲート２０５と接続される。ゲート２０５は、ソース２０６、ドレイン２０７の電流を制御する。なお、コンタクトビア２００は、コンタクトビア絶縁膜２０２によって、下部電極１０１と電気的に分離される。図２（Ｂ）は、下部電極１０１が配置される層の平面図の一例である。下部電極１０１の一部には、コンタクトビア２００の周囲にコンタクトビア絶縁膜２０２が配置された、コンタクトビア形成領域が設けられる。
図２（Ｃ）は、本発明の撮像装置を含む撮像システムの概略構成の一例を示す。撮像システムは、画素アレイ５０、垂直選択回路５１、信号処理回路５２、水平選択回路５３および制御回路５４を含む。画素アレイ５０には複数の画素が行列状に配置されている。一つの画素は、典型的には一つの画素電極１０２に対応する。垂直選択回路５１は、画素アレイ５０における行を選択する。すると、その行に含まれる画素から、垂直出力線を介して画素信号が出力される。垂直出力線は、単一の列ごとに設けても良いし、複数の列ごとに設けても良い。
信号処理回路５２は、画素アレイ５０から出力された画素信号を受信して、増幅、ＡＤ変換、ノイズ低減等の処理を行う。信号処理回路５２は例えば、増幅回路、ＡＤ変換回路、メモリなどを備える。水平選択回路５３は、信号処理回路５２が処理した信号を順次選択し、水平出力線（不図示）を介して外部に出力する。制御回路５４は、撮像装置に含まれる各ブロックに対して制御線を介して制御信号を送信する。制御回路５４は例えば、タイミング信号や制御パルスを生成するタイミングジェネレータなどを備える。
図３は、本実施形態における１つの画素の等価回路図である。本実施形態では、図２（ｃ）に示した画素アレイ５０には、この図３に示した画素が複数行および複数列に渡って配されている。上部電極電圧Ｖｔｏｐは上部光電変換膜１０に、下部電極電圧Ｖｂｏｔｔｏｍは下部光電変換膜１１に対応する。電源電圧ＶＤＤはリセットトランジスタ３１とソースフォロワトランジスタ３２の電源電圧である。ここでは、電源電圧ＶＤＤよりも低い、上部電極電圧Ｖｔｏｐおよび下部電極電圧Ｖｂｏｔｔｏｍを与える。ソースフォロワトランジスタ３２は、画素選択トランジスタ３３を介して信号線３４と接続される。信号線３４には、電流源３５が接続される。
（処理）
以降、図４のタイミングチャートを参照し、画素の駆動処理を説明する。まず、タイミングｔ０１において、リセットトランジスタのゲートに入力されるリセットパルス（ＲＥＳパルス）をＨｉにする。その結果、フローティングディフュージョン３０（以降、ＦＤ）がリセットされる。これにより、上部電極電圧Ｖｔｏｐと電源電圧ＶＤＤの差分電圧と
、下部電極電圧Ｖｂｏｔｔｏｍと電源電圧ＶＤＤの差分電圧が、各光電変換膜に印加される。
その後、ＲＥＳパルスがＬｏになることにより、各光電変換膜での光電変換により発生した電子がＦＤに蓄積される（ＶＦＤ）。このとき、ＦＤには両方の光電変換膜で発生した電子が蓄積される。
タイミングｔ０２において、画素選択トランジスタ３３のゲートに入力される選択パルス（ＳＥＬパルス）がＨｉになることで、ソースフォロワトランジスタ３２が信号線３４と接続され、電流源３５、電源電圧ＶＤＤ、ソースフォロワトランジスタ３２によりソースフォロワ回路が形成される。これにより、ソースフォロワトランジスタ３２は、ＦＤの電圧に対応する信号を、画素選択トランジスタ３３を介して信号線３４に出力する。以降は同様に、タイミングｔ０３でＲＥＳパルスがＨｉになってＦＤがリセットされ、その後蓄積した電荷がタイミングｔ０４のＳＥＬパルスにより出力される。
このような構成を用いれば、上部電極電圧Ｖｔｏｐと下部電極電圧Ｖｂｏｔｔｏｍそれぞれを独立に制御できるため、上部光電変換膜１０と下部光電変換膜１１に印加される電圧を自在に変えることができる。したがって、それぞれの光電変換膜での光電変換で発生した信号を分離することができる。
上では、両方の光電変換膜から信号を読み出す場合について記載したが、どちらか一方の光電変換膜の発生電荷のみ読み出すことも可能である。その場合は、発生電荷を読み出さない方の光電変換膜に印加される電圧（ＶｔｏｐもしくはＶｂｏｔｔｏｍ）の値を、電源電圧ＶＤＤの値と同じにする。これにより、光電変換膜に印加される電圧が０Ｖになるため、発生した電荷は再結合により消滅し、ＦＤには蓄積されない。
また、上部電極電圧Ｖｔｏｐと下部電極電圧Ｖｂｏｔｔｏｍの値を異ならせることにより、膜の応答性を変化させられる。例えば、一方の光電変換膜がある電圧以上でアバランシェ増倍を起こす場合、その電圧未満とその電圧以上の二つのモードで制御しても良い。
本実施形態においては、上部電極電圧Ｖｔｏｐ、下部電極電圧Ｖｂｏｔｔｏｍおよび電源電圧ＶＤＤの大小関係を制御することでＦＤに電子を蓄積する場合について述べた。しかし、ホールを蓄積する場合においても同様な効果が得られる。この場合、ホールブロッキング層ではなく電子ブロッキング層が用いられる。なお、画素を駆動するトランジスタはＮ型、Ｐ型どちらでも良い。
図１の構成では、上部電極１００および画素電極１０２は下部光電変換膜１１への入射光を遮る位置にある。そのため、これらの電極には透明な材料を用いることが好ましい。ここで「透明」とは、必ずしも入射光を完全に透過させること要求するものではない。少なくとも、下部光電変換膜が、撮像装置の目的に鑑みて意味のある強度の入射光を受信できれば良い。画素電極絶縁膜２０１や、各ホールブロッキング層についても同様に、光を透過させることが好ましい。透明度の高い電極の材料として例えば、ＩＴＯ等の透明導電材料を利用できる。
（変形例）
画素電極１０２として、光の反射率が比較的高い材料（例えば金属）を用いる場合は、図５のように、画素電極１０２の一部に開口１０２ｈを形成すると良い。これにより、入射光を下部光電変換膜１１まで導くことが可能になる。なお、画素電極層の平坦化のためには、開口１０２ｈを透明度が高い（少なくとも、画素電極部よりも透明度が高い）物質で埋めると良い。この際、上部電極の上にマイクロレンズを配置して、光を開口１０２ｈを介して下部光電変換膜まで透過させることが好ましい。
また、上部光電変換膜１０と下部光電変換膜１１は、互いに異なる吸収波長帯域を持っ
ていても良い。その場合、ＦＤにはそれぞれの光電変換膜内で発生した電荷が合成され蓄積されるため、実効的に光電変換膜の吸収波長帯域を広げることができる。
また、画素電極層を平坦化する観点からは画素電極絶縁膜２０１を設けることが好ましいが、画素電極同士を電気的に分離し、かつ上部光電変換膜１０と下部光電変換膜１１を分離できるのであれば、必ずしも画素電極絶縁膜２０１を設けなくてもよい。
また、コンタクトビア絶縁膜２０２は、コンタクトビア２００と下部電極１０１を隔離する機能に加えて、コンタクトビア２００と下部光電変換膜１１を隔離する機能を有していてもよい。これにより、下部ホールブロッキング層１２Ｂのブロック効果が高まる。
本実施形態の回路には、後述する実施形態のような転送トランジスタは存在しない。しかし、このような本実施形態の回路であっても、上部電極電圧Ｖｔｏｐまたは下部電極電圧Ｖｂｏｔｔｏｍのいずれかを電源電圧ＶＤＤより高くすることで、一方の光電変換膜からの電荷のみを蓄積することができる。これにより、各光電変換膜の信号を分離できる。
＜第２の実施形態＞
続いて、第２の実施形態について、第１の実施形態と異なる部分を中心に説明する。図６は本実施形態の等価回路図である。本実施形態では、転送トランジスタ３６とメモリ容量３７が追加されている。
図７が本実施形態のタイミングチャートである。タイミングｔ１１において、ＲＥＳパルスと、転送トランジスタのゲートに入力される転送パルス（ＴＸパルス）をＨｉにする。その結果、メモリ容量およびＦＤがリセットされる。このとき、上部電極電圧Ｖｔｏｐおよび下部電極電圧Ｖｂｏｔｔｏｍの値を、電源電圧ＶＤＤの値とほぼ同じにする。
その後、ＲＥＳパルスおよびＴＸパルスをＬｏｗにし、タイミングｔ１２において上部電極電圧Ｖｔｏｐの電圧を下げることで、上部光電変換膜１０への電荷の蓄積を開始する。このとき、下部電極電圧Ｖｂｏｔｔｏｍの値は電源電圧ＶＤＤと同じのままにする。これにより、一方の光電変換膜に由来する信号だけをメモリ容量３７に蓄積できる。なお、本図では上部電極電圧Ｖｔｏｐの制御によって蓄積動作を開始しているが、ＴＸパルスとＲＥＳパルスによって蓄積動作を制御しても良い。
次に、タイミングｔ１３にて、上部電極電圧Ｖｔｏｐの値を再び電源電圧ＶＤＤの値と同じにする。タイミングｔ１３以降は、電子が膜内で消滅するため、メモリ容量に信号が蓄積されない。これはいわゆるグローバルシャッター動作である。タイミングｔ１４にてＴＸパルスをＨｉにすることで、メモリ容量からＦＤに蓄積電荷が転送される。このとき、完全に電荷を転送することでメモリ容量の電圧はリセット時の電位に戻る。ただし、メモリ容量内に電荷が残っていても良い。その後、タイミングｔ１５にてＳＥＬパルスをＨｉにすることで、上部光電変換膜１０の光電変換信号が信号線に出力される。
タイミングｔ１６で、ＲＥＳパルスをＨｉにし、ＦＤのみリセットする。このとき、上部電極電圧Ｖｔｏｐと下部電極電圧Ｖｂｏｔｔｏｍの値は電源電圧ＶＤＤの値と同じであるため、メモリ容量に電荷は蓄積されない。次に、タイミングｔ１７で下部電極電圧Ｖｂｏｔｔｏｍの値を下げて、電源電圧ＶＤＤの値よりも低くする。これにより、下部光電変換膜１１への電荷蓄積が開始する。以降の動作は上と同様である。
本実施形態の構成および動作によれば、上部光電変換膜１０と下部光電変換膜１１に由来する信号をそれぞれ独立に読み出すことができる。したがって、各光電変換膜の吸収波長帯域が互いに異なる場合（例えば、上部光電変換膜１０が可視光吸収特性を持ち、下部光電変換膜１１が赤外光吸収特性を持つ場合）、それぞれの波長帯域の信号を分離して読み出すことができる。
従来の、異なる吸収波長帯域を持つ光電変換膜を積層し、まとめて二つの電極で挟む構造の場合、可視光信号と赤外光信号の分離は、画素信号の減算により行われていた。しかしこの方法では、信号読み出し時に信号に乗るノイズ成分も加算されるため、信号のＳ／Ｎ比が低下してしまう。一方、本実施形態によれば、蓄積時間を完全に分離できるため、ノイズを低減しつつ、可視光信号と赤外光信号を分離できる。
なお、本実施形態の構成において、上部光電変換膜１０と下部光電変換膜１１の両方に電荷が蓄積されるように、上部電極電圧Ｖｔｏｐと下部電極電圧Ｖｂｏｔｔｏｍの値を制御しても良い。その場合、画素から両方の光電変換膜に由来する合成信号が出力される。
また、本実施形態の上部光電変換膜１０と下部光電変換膜１１は同じ材料で構成することができる。つまり、上部光電変換膜１０の主たる元素と下部光電変換膜１１の主たる元素とを同じとすることができる。この場合には、上部光電変換膜１０と下部光電変換膜１１の光の吸収特性は同じとなる。このような形態の場合、以下の様な応用例を行うことができる。
（応用例１）
図６に示した構成において、図７に示したように、下部電極電圧Ｖｂｏｔｔｏｍと上部電極電圧Ｖｔｏｐとを個別に制御する。つまり、上部光電変換膜１０の信号をメモリ容量が蓄積する上部蓄積期間と、下部光電変換膜１１の信号をメモリ容量が蓄積する下部蓄積期間とを異ならせるようにする。この異ならせ方は、上部蓄積期間と下部蓄積期間が排他の関係であってもよいし、一部同士が重なり、他の一部同士が重ならない関係であってもよい。すなわち、上部蓄積期間の少なくとも一部の期間と、下部蓄積期間の少なくとも一部の期間が重ならないようにすればよい。
この動作とすることにより、ソースフォロワトランジスタ３２が上部光電変換膜１０の信号に基づく信号を信号線３４に出力している期間に、下部蓄積期間、すなわち下部光電変換膜１１が信号を蓄積する期間を設けることができる。これにより、光電変換膜が入射光に対応する感度を有しない不感期間を短くすることができる。なお、上部蓄積期間と下部蓄積期間とを相互に補完するように設けるようにすれば、不感期間をゼロとすることも可能である。
不感期間が存在する場合、例えば、動体の動画撮影時において、動体の動きが不連続となるため、動画の視聴者は映像の品質の低さを感じやすい。また、監視カメラでは、注目するイベント（不審者、不審車両の、ある瞬間における行動）を撮り逃す、あるいは情報量が不足する可能性が有る。また、車両の運転を支援する車載カメラでは、車両の前に突然現れた物体（人、車両、障害物等）の検知が遅れる可能性が有る。したがって、この本応用例のように不感期間を短縮することにより、映像の品質の向上、注目するイベントの撮影確率、物体検知の速度向上を行うことができる。
（応用例２）
本応用例についても、応用例１と同じく、図６に示した構成において、下部電極電圧Ｖｂｏｔｔｏｍと上部電極電圧Ｖｔｏｐとを個別に制御する。つまり、上部光電変換膜１０の信号をメモリ容量が蓄積する上部蓄積期間と、下部光電変換膜１１の信号をメモリ容量が蓄積する下部蓄積期間とを異ならせるようにする。この異ならせ方は、本応用例では、上部蓄積期間と下部蓄積間の一方の蓄積期間の全てが、他方の蓄積期間に含まれ、当該他方の蓄積期間の少なくとも一部が、当該一方の蓄積期間に含まれないようにする。具体的には、上部蓄積期間と下部蓄積期間の一方の蓄積期間を短秒蓄積期間とし、他方の蓄積期間を長秒蓄積期間とする。この短秒蓄積期間の全ての期間は、長秒蓄積期間に含まれる。
撮像装置が出力する信号を用いた画像の生成において、画素への入射光の光量が少ない場合には、長秒蓄積期間に発生した信号を用いる。これにより、光量が少ない場合における感度を向上することができる。一方、画素への入射光の光量が多い場合には、短秒蓄積期間に発生した信号を用いる。仮にこの場合に長秒蓄積期間に発生した信号を用いると、光電変換膜の発生電荷が飽和しているため、画像において、当該画素に対応する位置が白飛びし、画像の諧調が低下する。一方、短秒蓄積期間に発生した信号を用いることにより、当該画素における入射光の光量を検出できるため、画像において、当該画素に対応する位置における輝度を得ることができる。よって、画像の諧調の低下を抑制することができる。つまり、本応用例によって、撮像装置が出力する信号を用いた画像のダイナミックレンジを拡大することができる。
＜第３の実施形態＞
続いて、第３の実施形態について、第１および第２の実施形態と異なる部分を中心に説明する。図８は、本実施形態の等価回路図である。メモリ容量３７と光電変換膜の間に、ＧＳ（グローバルシャッター）トランジスタ３８が設けられている。また、同じ構成の画素が２つ並んでいる（第１の画素７５ａ、第２の画素７５ｂ）。第２の実施形態では、上部電極電圧Ｖｔｏｐと下部電極電圧Ｖｂｏｔｔｏｍを制御することによりグローバルシャッター動作を行ったが、本実施形態においては読み出し回路によってグローバルシャッター動作を行う。
図９が本実施形態の駆動を示すタイミングチャートである。タイミングｔ２１にて、各画素共通の下部電極電圧Ｖｂｏｔｔｏｍを上げている。一方、各画素共通の上部電極電圧Ｖｔｏｐは下がった状態のため、上部光電変換膜１０への電荷蓄積が可能になっている。以下、２つの画素を区別する必要がある場合、パルス名などの末尾に数字を付する。
タイミングｔ２２にて、ＧＳトランジスタ３８のゲートに入力されるＧＳパルスとＴＸパルス、ＲＥＳパルスを同時にＨｉにする。これによりＦＤおよびメモリ容量がリセットされるため、ＶＦＤ１，ＶＦＤ２がプラス側に振れている。上述したように上部電極電圧Ｖｔｏｐは電源電圧ＶＤＤより低いため、上部光電変換膜１０への電荷の蓄積が開始する。このとき電荷はＧＳトランジスタの画素電極側の寄生容量に蓄積されるが、作りこまれた容量に蓄積されても良い。
タイミングｔ２３にて、ＧＳパルスを一括でＨｉにする。これにより、各画素からメモリ容量への信号転送が同時に実施される。これがいわゆるグローバルシャッター動作である。続くタイミングｔ２４以降でメモリ電極の信号を順次転送することで信号が読み出される（タイミングｔ２６、ｔ２９）。なお、転送前にＦＤのリセット動作（タイミングｔ２５、ｔ２８）を行うことで、相関二重サンプリング（ＣＤＳ）動作ができる。これにより、ソースフォロワＳＦのＶｔｈばらつきに起因するノイズや、読み出し回路で信号に重畳されてしまうノイズを低減できる。
上記のフローによって、各画素の上部光電変換膜１０に関するグローバルシャッター動作が実現できる。これ以降は、ユーザの所望の処理を行って良い。例えば下部光電変換膜１１に関して同様の処理を行うことで、異なる波長領域の光に由来する信号を取得できる。また、ふたたび上部光電変換膜１０による撮像を行ってもよい。もちろん、両方の光電変換膜の合成信号を取得しても構わない。本実施形態によれば、ノイズを低減しつつ、上部光電変換膜１０と下部光電変換膜１１に由来する画素信号を任意に合成もしくは分離した形で取得可能である。
なお、本実施形態においても第２の実施形態で述べた応用例１、応用例２の動作を行うことができる。
＜第４の実施形態＞
図１０は、本実施形態の固体撮像素子の部分的な断面構造を示す。図１１は下部電極１０１を含む面（下部電極面）の平面図である。上記各実施形態と同じ構成については同じ符号を付し、説明を簡略化する。上記各実施形態では、下部電極１０１は全画素共通であった。一方、本実施形態の撮像装置は、画素ごとに独立した下部電極１０１を備えている。それぞれの下部電極には下部電極ビア２０８が接続され、独立に制御可能である。
この構成によれば、第２の実施形態のようにグローバルシャッター動作を行う際に、下部電極での蓄積時間を画素ごとに変えることができる。その結果、短い蓄積時間の信号と長い蓄積時間の信号を出力することができ、それらを合成処理することでＨＤＲ動作を行うことができる。
＜第５の実施形態＞
図１２（Ａ）は、上記各実施形態のいずれかの固体撮像素子（撮像装置）を持つ撮像システムの一例を示す。図１２（Ｂ）は、本実施形態の処理を示すフロー図である。
本実施形態の撮像システムは、固体撮像素子３０１、光学系３００およびモード切替制御部３０２を有する。モード切替制御部３０２は、プログラムの指示やユーザからのユーザインタフェースを用いた入力に応じてモードを決定し、固体撮像素子３０１に対してモード切替を指令する機能ブロックである。モード切替制御部３０２としては、上述の制御回路と同等の構成や、情報処理装置などを利用できる。なお、本実施形態の固体撮像素子は、可視光と赤外光それぞれに吸収特性を持つ２枚の光電変換膜を備えており、可視光に由来する信号を赤外光に由来する信号を、互いに分離して取得することも可能であり、合成して取得することも可能である。
フロー図は、プログラムやユーザの指示によって装置が読み出しモード設定処理に移行した時点からスタートする（ステップＳ１）。続いて、ステップＳ２で、モード切替制御部３０２が、「可視光＋赤外光モード」、「可視光モード」および「赤外光モード」の中から設定モードを選択する。そして、固体撮像素子の制御回路が上部電極電圧Ｖｔｏｐおよび下部電極電圧Ｖｂｏｔｔｏｍの値および制御タイミングや、各種の制御パルスの発生タイミングを制御することにより、所望のモードでの撮像が実行される
＜第６の実施形態＞
以上、具体的な実施例を挙げて本発明の説明を行ったが、本発明は上記実施の形態に制限されるものではなく、本発明の目的および範囲から離脱することなく、様々な変形や組み合わせが可能である。以下、本発明の様々な適用例や変形例について説明する。
（撮像システムへの適用例）
本発明に係る撮像装置は、可視光やその他の波長の光の像を撮像する撮像システムに応用することもできる。撮像システムとして、デジタルスチルカメラやデジタルカムコーダーなどがあげられる。
図１３は、かかる撮像システムの一例を示す概略構成図である。撮像システムは、レンズの保護のためのバリア１５０１、被写体の光学像を撮像装置１５０４に結像させるレンズ１５０２、レンズ１５０２を通った光量を可変にするための絞り１５０３を有する。さらに撮像システムは、撮像装置１５０４から出力される信号の処理を行う出力信号処理部１５０５を有する。ここで、撮像装置１５０４の基板にはＡＤ変換器が形成されているものとする。撮像装置１５０４から出力される信号は、被写体を撮影した画像を生成するための撮像信号である。出力信号処理部１５０５は撮像装置１５０４から出力される撮像信
号に対して必要に応じて各種の補正、圧縮を行って画像を生成する。レンズ１５０２及び絞り１５０３は撮像装置１５０４に光を集光する光学系を構成する。
撮像システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５０６、外部コンピュータ（コンピュータ１５２０）等と通信するための外部インターフェース部１５０７を有する。さらに撮像システムは、撮像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体１５０９と、記録媒体１５０９に記録または読み出しを行うための記録媒体制御インターフェース部１５０８を有する。さらに撮像システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０を有する。さらに撮像システムは、撮像装置や出力信号処理部などに各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置と、撮像装置から出力された撮像信号を処理する出力信号処理部とを有すればよい。
なお、撮像装置１５０４とＡＤ変換器は、同一基板に形成されていても良いし、そうでなくても構わない。例えば、撮像装置１５０４と、撮像装置１５０４が出力するアナログ信号をデジタル信号に変換するＡＤ変換器とが別の基板に設けられてもよい。具体例として、撮像装置１５０４が設けられた基板とは別の基板に設けられた出力信号処理部１５０５がＡＤ変換器を備えている場合が挙げられる。撮像システムは、撮像装置１５０４が設けられた半導体基板と、出力信号処理部１５０５あるいは全体制御・演算部１５１０が設けられた別の半導体基板とが積層されていてもよい。
以上のように、本発明の撮像装置を撮像システムに適用することが可能である。本発明の撮像装置を撮像システムに適用することにより、（高速な、低ノイズ等の効果）撮影が可能となる。
また、本実施形態の出力信号処理部１５０５は、第２の実施形態で応用例２として述べた動作を撮像装置１５０４が行う場合には、以下のようにする。信号処理部である出力信号処理部１５０５は、複数の画素の一部（すなわち複数の画素電極の一部の画素電極）に対応する第１蓄積期間（上部蓄積期間と下部蓄積期間の一方）の信号を画像の生成に用いる。さらに、出力信号処理部１５０５は当該画像の生成において、複数の画素の他の一部（すなわち複数の画素電極の他の一部の画素電極）に対応する第２蓄積期間（上部蓄積期間と下部蓄積期間の他方）の信号を用いて画像を生成する。これにより、出力信号処理部１５０５が生成する画像のダイナミックレンジを拡大することができる。
（移動体への適用例）
図１４（Ａ）及び図１４（Ｂ）を用いて、車載カメラに関する撮像システムおよび移動体を説明する。図１４（Ａ）は、車載カメラに関する撮像システム４０００の一例を示したものである。撮像システム４０００は、撮像装置４１００を有する。撮像装置４１００は、上述の各実施形態に記載の撮像装置のいずれかである。撮像システム４０００は、撮像装置４１００により取得された複数の画像データに対し、画像処理を行う処理装置である画像処理部４１２０と、撮像装置４１００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う処理装置である視差取得部４１４０を有する。また、撮像システム４０００は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部４１６０と、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である衝突判定部４１８０と、を有する。ここで、視差取得部４１４０や距離取得部４１６０は、対象物までの距離情報等の情報を取得する距離情報取得部の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部４１８０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述した各種の処理装置は、専用に設計されたハードウェアによって実
現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置は、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
撮像システム４０００は、車両情報取得装置４２００と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム４０００は、衝突判定部４１８０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ４３００が接続されている。すなわち、制御ＥＣＵ４３００は、距離情報に基づいて移動体を制御する移動体制御部の一例である。また、撮像システム４０００は、衝突判定部４１８０での判定結果に基づいて、ドライバーへ警報を発する警報装置４４００とも接続されている。例えば、衝突判定部４１８０の判定結果として衝突可能性が高い場合、制御ＥＣＵ４３００はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置４４００は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム４０００で撮像する。図１４（Ｂ）に、車両前方（撮像範囲４５００）を撮像する場合の撮像システム４０００を示した。車両情報取得装置４２００は、撮像システム４０００を動作させ撮像を実行させるように指示を送る。上述の各実施形態の撮像装置を撮像装置４１００として用いることにより、本実施形態の撮像システム４０００は、測距の精度をより向上させることができる。
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の移動手段である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
撮像装置は、表面照射型であってもよいし、裏面照射型であってもよい。撮像装置は、複数の光電変換部が設けられた第１半導体チップと、周辺回路が設けられた第２半導体チップとを積層した構造（チップ積層構造）を有していてもよい。第２半導体チップにおける周辺回路は、ぞれぞれ、第１半導体チップの画素列に対応した列回路とすることができる。また、第２半導体チップにおける周辺回路は、それぞれ、第１半導体チップの画素あるいは画素ブロックに対応したマトリックス回路とすることもできる。第１半導体チップと第２半導体チップとの接続は、貫通電極（ＴＳＶ）、銅等の導電体の直接接合によるチップ間配線、チップ間のマイクロバンプによる接続、ワイヤボンディングによる接続などを採用することができる。チップ積層構造を採用する場合、複数の光電変換膜とそれらに挟まれた画素電極層を第１半導体チップに配置することもできるし、第２半導体チップに配置することもできる。
本発明はさらに、医療用の画像取得装置に適用されるイメージセンサー、精密部品の検査装置に用いられるイメージセンサー、監視カメラに用いられるイメージセンサーなど、様々な分野において利用可能である。
２０：シリコン基板、１０：上部電極、１１：下部電極、１００：上部光電変換膜、１
０１：下部光電変換膜、１０２：画素電極

Claims (20)

  1. 基板と、
    前記基板の上に配された、第１の電極を含む第１の電極層と、
    前記第１の電極層の上に配された第１の光電変換膜と、
    前記第１の光電変換膜の上に配された、画素電極を含む画素電極層と、
    前記画素電極層の上に配された第２の光電変換膜と、
    前記第２の光電変換膜の上に配された、第２の電極を含む第２の電極層と、
    を備えることを特徴とする撮像装置。
  2. 前記画素電極は、前記第１の電極とともに前記第１の光電変換膜に接続され、かつ、前記第２の電極とともに前記第２の光電変換膜に接続される
    ことを特徴とする請求項１に記載の撮像装置。
  3. 前記第１の電極が前記第１の光電変換膜に印加する電圧と、前記第２の電極が前記第２の光電変換膜に印加する電圧は、それぞれ独立に制御可能である
    ことを特徴とする請求項２に記載の撮像装置。
  4. 前記第１の光電変換膜の主たる元素と前記第２の光電変換膜の主たる元素が異なる
    ことを特徴とする請求項１ないし３のいずれか１項に記載の撮像装置。
  5. 前記第１の光電変換膜と前記第２の光電変換膜は、吸収波長帯域が異なる
    ことを特徴とする請求項１ないし４のいずれか１項に記載の撮像装置。
  6. 前記第１の光電変換膜と前記第２の光電変換膜の一方は可視光に主な吸収特性を持ち、他の一方は赤外光に主な吸収特性を持つ
    ことを特徴とする請求項５に記載の撮像装置。
  7. 前記第１の光電変換膜の主たる元素と前記第２の光電変換膜の主たる元素が同じであることを特徴とする請求項１ないし３のいずれか１項に記載の撮像装置。
  8. 前記第１の光電変換膜と前記第２の光電変換膜は、吸収波長帯域が同じである
    ことを特徴とする請求項７に記載の撮像装置。
  9. 前記第１の光電変換膜の信号を蓄積する第１蓄積期間と、前記第２の光電変換膜の信号を蓄積する第２蓄積期間の一方の少なくとも一部の期間が、前記第１蓄積期間と前記第２蓄積期間の他方と重ならない
    ことを特徴とする請求項７または８に記載の撮像装置。
  10. 前記第１蓄積期間と前記第２蓄積期間の前記他方の期間の全てが、前記第１蓄積期間と前記第２蓄積期間の前記一方に含まれる
    ことを特徴とする請求項９に記載の撮像装置。
  11. 前記第１の光電変換膜の信号を蓄積する第１蓄積期間と、前記第２の光電変換膜の信号を蓄積する第２蓄積期間の一方の全ての期間が、前記第１蓄積期間と前記第２蓄積期間の他方と重ならない
    ことを特徴とする請求項７ないし９のいずれか１項に記載の撮像装置。
  12. 前記第１蓄積期間と、前記第２蓄積期間とが相互に補完されるように行われることを特徴とする請求項１１に記載の撮像装置。
  13. 前記画素電極層は、電気的に分離した複数の前記画素電極を含む
    ことを特徴とする請求項１ないし１２のいずれか１項に記載の撮像装置。
  14. 前記第１の電極層は、前記複数の画素電極に対応する複数の前記第１の電極を含む
    ことを特徴とする請求項１３に記載の撮像装置。
  15. 前記複数の第１の電極は互いに独立に制御可能である
    ことを特徴とする請求項１４に記載の撮像装置。
  16. 前記画素電極層に含まれる前記画素電極には開口が設けられる
    ことを特徴とする請求項１ないし１５のいずれか１項に記載の撮像装置。
  17. 前記画素電極は、前記第１の電極層および前記第１の光電変換膜を貫通するコンタクトビアを介して前記基板に接続されており、
    前記第１の電極層と前記コンタクトビアを絶縁する絶縁膜をさらに備える
    ことを特徴とする請求項１ないし１６のいずれか１項に記載の撮像装置。
  18. 請求項１ないし１７のいずれか１項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する信号処理部と、
    を備えることを特徴とする撮像システム。
  19. 請求項１０に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する信号処理部と、
    を備え、
    前記画素電極層は、電気的に分離した複数の前記画素電極を含み、
    前記信号処理部は、前記複数の画素電極の一部の画素電極に対応する、前記第１蓄積期間の信号と、前記複数の画素電極の他の一部の画素電極に対応する、前記第２蓄積期間の信号とを用いて画像を生成する
    ことを特徴とする撮像システム。
  20. 請求項１ないし１７のいずれか１項に記載の撮像装置と、
    前記撮像装置から出力される画素信号を用いて、対象物までの距離情報を取得する距離情報取得部と、
    前記距離情報に基づいて移動体を制御する移動体制御部と
    を備えることを特徴とする移動体。
JP2018075187A 2018-04-10 2018-04-10 撮像装置 Ceased JP2019186738A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018075187A JP2019186738A (ja) 2018-04-10 2018-04-10 撮像装置
US16/377,361 US11164899B2 (en) 2018-04-10 2019-04-08 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018075187A JP2019186738A (ja) 2018-04-10 2018-04-10 撮像装置

Publications (2)

Publication Number Publication Date
JP2019186738A true JP2019186738A (ja) 2019-10-24
JP2019186738A5 JP2019186738A5 (ja) 2021-05-20

Family

ID=68097345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018075187A Ceased JP2019186738A (ja) 2018-04-10 2018-04-10 撮像装置

Country Status (2)

Country Link
US (1) US11164899B2 (ja)
JP (1) JP2019186738A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021085527A1 (en) * 2019-10-30 2021-05-06 Canon Kabushiki Kaisha Differential signal drive circuit and photoelectric conversion device
JP2021125492A (ja) * 2020-01-31 2021-08-30 キヤノン株式会社 半導体装置、表示装置、撮像システム及び移動体
WO2023100613A1 (ja) * 2021-12-02 2023-06-08 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラシステム
WO2023100612A1 (ja) * 2021-12-02 2023-06-08 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラシステム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007088B2 (ja) * 2016-12-07 2022-01-24 ソニーセミコンダクタソリューションズ株式会社 受光素子、撮像素子および電子機器
WO2020008801A1 (ja) 2018-07-03 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び固体撮像装置
JP7237622B2 (ja) 2019-02-05 2023-03-13 キヤノン株式会社 光電変換装置
JP2021044310A (ja) * 2019-09-09 2021-03-18 キヤノン株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234460A (ja) * 2002-02-12 2003-08-22 Nippon Hoso Kyokai <Nhk> 積層型光導電膜および固体撮像装置
JP2008004684A (ja) * 2006-06-21 2008-01-10 Toshiba Corp 固体撮像素子
JP2008072090A (ja) * 2006-08-14 2008-03-27 Fujifilm Corp 光電変換素子及び固体撮像素子
JP2011187725A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 固体撮像装置
JP2012151369A (ja) * 2011-01-20 2012-08-09 Panasonic Corp 固体撮像装置
JP2018014396A (ja) * 2016-07-20 2018-01-25 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および固体撮像装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808538B2 (en) * 2007-01-22 2010-10-05 Omnivision Technologies, Inc. Image sensors with blooming reduction mechanisms
JP2008227092A (ja) 2007-03-12 2008-09-25 Fujifilm Corp 光電変換素子、撮像素子、撮像装置
JP5251412B2 (ja) * 2008-10-09 2013-07-31 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
JP5537905B2 (ja) 2009-11-10 2014-07-02 富士フイルム株式会社 撮像素子及び撮像装置
JP2011258666A (ja) 2010-06-07 2011-12-22 Toshiba Corp 固体撮像装置
US8687085B2 (en) * 2011-07-25 2014-04-01 Aptina Imaging Corporation Method and apparatus for verification of imaging systems
JP2013055252A (ja) 2011-09-05 2013-03-21 Sony Corp 固体撮像素子および製造方法、並びに電子機器
US20150287766A1 (en) * 2014-04-02 2015-10-08 Tae-Chan Kim Unit pixel of an image sensor and image sensor including the same
US9900539B2 (en) 2015-09-10 2018-02-20 Canon Kabushiki Kaisha Solid-state image pickup element, and image pickup system
JP6674219B2 (ja) 2015-10-01 2020-04-01 キヤノン株式会社 固体撮像装置及び撮像システム
KR102560758B1 (ko) * 2017-01-03 2023-07-28 삼성전자주식회사 이미지 센서

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234460A (ja) * 2002-02-12 2003-08-22 Nippon Hoso Kyokai <Nhk> 積層型光導電膜および固体撮像装置
JP2008004684A (ja) * 2006-06-21 2008-01-10 Toshiba Corp 固体撮像素子
JP2008072090A (ja) * 2006-08-14 2008-03-27 Fujifilm Corp 光電変換素子及び固体撮像素子
JP2011187725A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 固体撮像装置
JP2012151369A (ja) * 2011-01-20 2012-08-09 Panasonic Corp 固体撮像装置
JP2018014396A (ja) * 2016-07-20 2018-01-25 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および固体撮像装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021085527A1 (en) * 2019-10-30 2021-05-06 Canon Kabushiki Kaisha Differential signal drive circuit and photoelectric conversion device
JP7455550B2 (ja) 2019-10-30 2024-03-26 キヤノン株式会社 差動信号駆動回路及び光電変換装置
JP2021125492A (ja) * 2020-01-31 2021-08-30 キヤノン株式会社 半導体装置、表示装置、撮像システム及び移動体
WO2023100613A1 (ja) * 2021-12-02 2023-06-08 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラシステム
WO2023100612A1 (ja) * 2021-12-02 2023-06-08 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラシステム

Also Published As

Publication number Publication date
US11164899B2 (en) 2021-11-02
US20190312071A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
JP2019186738A (ja) 撮像装置
US11330211B2 (en) Solid-state imaging device and imaging device with combined dynamic vision sensor and imaging functions
US11438533B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
US11240449B2 (en) Solid-state imaging device and imaging device with combined dynamic vision sensor and imaging functions
JP2018139375A (ja) 光電変換装置、撮像システム及び移動体
WO2018180522A1 (ja) 固体撮像装置、電子機器、及び駆動方法
WO2020100663A1 (ja) 固体撮像装置及び撮像装置
JP7224823B2 (ja) 光検出装置
WO2022009573A1 (ja) 撮像装置及び撮像方法
US20220301521A1 (en) Imaging devices and imaging apparatuses, and methods for the same
WO2021095285A1 (en) Imaging device
JP6929266B2 (ja) 光電変換装置、光電変換システム、移動体
WO2023002592A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2023082958A (ja) 撮像装置および電子機器
US11438534B2 (en) Solid-state imaging device and electronic apparatus
WO2024090095A1 (en) Photodetection device and electronic equipment
JP2023032549A (ja) 光電変換装置、光電変換システム、および移動体
JP2023174479A (ja) 光電変換装置
JP2023503765A (ja) 撮像デバイス及び撮像装置、並びにそれらの方法
JP2022152974A (ja) 撮像システム及び撮像装置
CN116868347A (zh) 光检测装置
JP2020096147A (ja) 光電変換装置、光電変換システム、移動体
TW202015395A (zh) 固態攝像裝置及其驅動方法以及電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20181116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20221220