WO2023100612A1 - 撮像装置およびカメラシステム - Google Patents
撮像装置およびカメラシステム Download PDFInfo
- Publication number
- WO2023100612A1 WO2023100612A1 PCT/JP2022/041783 JP2022041783W WO2023100612A1 WO 2023100612 A1 WO2023100612 A1 WO 2023100612A1 JP 2022041783 W JP2022041783 W JP 2022041783W WO 2023100612 A1 WO2023100612 A1 WO 2023100612A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- photoelectric conversion
- conversion unit
- pixel
- voltage
- period
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 191
- 238000006243 chemical reaction Methods 0.000 claims abstract description 687
- 238000001514 detection method Methods 0.000 claims description 110
- 230000035945 sensitivity Effects 0.000 claims description 74
- 238000005286 illumination Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 250
- 239000004065 semiconductor Substances 0.000 description 111
- 238000009825 accumulation Methods 0.000 description 90
- 238000003860 storage Methods 0.000 description 48
- 239000012535 impurity Substances 0.000 description 43
- 238000012546 transfer Methods 0.000 description 37
- 239000000758 substrate Substances 0.000 description 32
- 230000000875 corresponding effect Effects 0.000 description 31
- 230000008878 coupling Effects 0.000 description 31
- 238000010168 coupling process Methods 0.000 description 31
- 238000005859 coupling reaction Methods 0.000 description 31
- 239000000463 material Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 23
- 150000002894 organic compounds Chemical class 0.000 description 23
- LKKPNUDVOYAOBB-UHFFFAOYSA-N naphthalocyanine Chemical compound N1C(N=C2C3=CC4=CC=CC=C4C=C3C(N=C3C4=CC5=CC=CC=C5C=C4C(=N4)N3)=N2)=C(C=C2C(C=CC=C2)=C2)C2=C1N=C1C2=CC3=CC=CC=C3C=C2C4=N1 LKKPNUDVOYAOBB-UHFFFAOYSA-N 0.000 description 22
- 230000008859 change Effects 0.000 description 21
- 230000006866 deterioration Effects 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 21
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 18
- 230000000903 blocking effect Effects 0.000 description 18
- 238000012545 processing Methods 0.000 description 16
- 230000001276 controlling effect Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 239000004020 conductor Substances 0.000 description 13
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- -1 carbamoyloxy group Chemical group 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical class C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 125000001424 substituent group Chemical group 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000005096 rolling process Methods 0.000 description 5
- 230000002123 temporal effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 125000004431 deuterium atom Chemical group 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- GVEPBJHOBDJJJI-UHFFFAOYSA-N fluoranthene Chemical class C1=CC(C2=CC=CC=C22)=C3C2=CC=CC3=C1 GVEPBJHOBDJJJI-UHFFFAOYSA-N 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- RWRDLPDLKQPQOW-UHFFFAOYSA-N Pyrrolidine Chemical compound C1CCNC1 RWRDLPDLKQPQOW-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000000862 absorption spectrum Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 229910003472 fullerene Inorganic materials 0.000 description 3
- 125000000623 heterocyclic group Chemical group 0.000 description 3
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000003446 ligand Substances 0.000 description 3
- 150000002790 naphthalenes Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- XSCHRSMBECNVNS-UHFFFAOYSA-N quinoxaline Chemical compound N1=CC=NC2=CC=CC=C21 XSCHRSMBECNVNS-UHFFFAOYSA-N 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- KDCGOANMDULRCW-UHFFFAOYSA-N 7H-purine Chemical compound N1=CNC2=NC=NC2=C1 KDCGOANMDULRCW-UHFFFAOYSA-N 0.000 description 2
- UJOBWOGCFQCDNV-UHFFFAOYSA-N 9H-carbazole Chemical compound C1=CC=C2C3=CC=CC=C3NC2=C1 UJOBWOGCFQCDNV-UHFFFAOYSA-N 0.000 description 2
- PCNDJXKNXGMECE-UHFFFAOYSA-N Phenazine Natural products C1=CC=CC2=NC3=CC=CC=C3N=C21 PCNDJXKNXGMECE-UHFFFAOYSA-N 0.000 description 2
- KYQCOXFCLRTKLS-UHFFFAOYSA-N Pyrazine Chemical compound C1=CN=CC=N1 KYQCOXFCLRTKLS-UHFFFAOYSA-N 0.000 description 2
- JUJWROOIHBZHMG-UHFFFAOYSA-N Pyridine Chemical compound C1=CC=NC=C1 JUJWROOIHBZHMG-UHFFFAOYSA-N 0.000 description 2
- SMWDFEZZVXVKRB-UHFFFAOYSA-N Quinoline Chemical compound N1=CC=CC2=CC=CC=C21 SMWDFEZZVXVKRB-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- DZBUGLKDJFMEHC-UHFFFAOYSA-N acridine Chemical compound C1=CC=CC2=CC3=CC=CC=C3N=C21 DZBUGLKDJFMEHC-UHFFFAOYSA-N 0.000 description 2
- 150000001454 anthracenes Chemical class 0.000 description 2
- 150000001601 aromatic carbocyclic compounds Chemical class 0.000 description 2
- IOJUPLGTWVMSFF-UHFFFAOYSA-N benzothiazole Chemical compound C1=CC=C2SC=NC2=C1 IOJUPLGTWVMSFF-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- AWJUIBRHMBBTKR-UHFFFAOYSA-N isoquinoline Chemical compound C1=NC=CC2=CC=CC=C21 AWJUIBRHMBBTKR-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 125000002080 perylenyl group Chemical class C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 2
- 150000002987 phenanthrenes Chemical class 0.000 description 2
- 229920000412 polyarylene Chemical class 0.000 description 2
- 150000003220 pyrenes Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000003808 silyl group Chemical group [H][Si]([H])([H])[*] 0.000 description 2
- PMJMHCXAGMRGBZ-UHFFFAOYSA-N subphthalocyanine Chemical class N1C(N=C2C3=CC=CC=C3C(=N3)N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C3=N1 PMJMHCXAGMRGBZ-UHFFFAOYSA-N 0.000 description 2
- 150000003518 tetracenes Chemical class 0.000 description 2
- QGKMIGUHVLGJBR-UHFFFAOYSA-M (4z)-1-(3-methylbutyl)-4-[[1-(3-methylbutyl)quinolin-1-ium-4-yl]methylidene]quinoline;iodide Chemical class [I-].C12=CC=CC=C2N(CCC(C)C)C=CC1=CC1=CC=[N+](CCC(C)C)C2=CC=CC=C12 QGKMIGUHVLGJBR-UHFFFAOYSA-M 0.000 description 1
- UWRZIZXBOLBCON-VOTSOKGWSA-N (e)-2-phenylethenamine Chemical class N\C=C\C1=CC=CC=C1 UWRZIZXBOLBCON-VOTSOKGWSA-N 0.000 description 1
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- BCMCBBGGLRIHSE-UHFFFAOYSA-N 1,3-benzoxazole Chemical compound C1=CC=C2OC=NC2=C1 BCMCBBGGLRIHSE-UHFFFAOYSA-N 0.000 description 1
- HYZJCKYKOHLVJF-UHFFFAOYSA-N 1H-benzimidazole Chemical compound C1=CC=C2NC=NC2=C1 HYZJCKYKOHLVJF-UHFFFAOYSA-N 0.000 description 1
- BAXOFTOLAUCFNW-UHFFFAOYSA-N 1H-indazole Chemical compound C1=CC=C2C=NNC2=C1 BAXOFTOLAUCFNW-UHFFFAOYSA-N 0.000 description 1
- XWIYUCRMWCHYJR-UHFFFAOYSA-N 1h-pyrrolo[3,2-b]pyridine Chemical compound C1=CC=C2NC=CC2=N1 XWIYUCRMWCHYJR-UHFFFAOYSA-N 0.000 description 1
- VEPOHXYIFQMVHW-XOZOLZJESA-N 2,3-dihydroxybutanedioic acid (2S,3S)-3,4-dimethyl-2-phenylmorpholine Chemical compound OC(C(O)C(O)=O)C(O)=O.C[C@H]1[C@@H](OCCN1C)c1ccccc1 VEPOHXYIFQMVHW-XOZOLZJESA-N 0.000 description 1
- CBHTTYDJRXOHHL-UHFFFAOYSA-N 2h-triazolo[4,5-c]pyridazine Chemical compound N1=NC=CC2=C1N=NN2 CBHTTYDJRXOHHL-UHFFFAOYSA-N 0.000 description 1
- GAMYYCRTACQSBR-UHFFFAOYSA-N 4-azabenzimidazole Chemical compound C1=CC=C2NC=NC2=N1 GAMYYCRTACQSBR-UHFFFAOYSA-N 0.000 description 1
- LCGTWRLJTMHIQZ-UHFFFAOYSA-N 5H-dibenzo[b,f]azepine Chemical compound C1=CC2=CC=CC=C2NC2=CC=CC=C21 LCGTWRLJTMHIQZ-UHFFFAOYSA-N 0.000 description 1
- ZCQWOFVYLHDMMC-UHFFFAOYSA-N Oxazole Chemical compound C1=COC=N1 ZCQWOFVYLHDMMC-UHFFFAOYSA-N 0.000 description 1
- WTKZEGDFNFYCGP-UHFFFAOYSA-N Pyrazole Chemical compound C=1C=NNC=1 WTKZEGDFNFYCGP-UHFFFAOYSA-N 0.000 description 1
- CZPWVGJYEJSRLH-UHFFFAOYSA-N Pyrimidine Chemical compound C1=CN=CN=C1 CZPWVGJYEJSRLH-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- FZWLAAWBMGSTSO-UHFFFAOYSA-N Thiazole Chemical compound C1=CSC=N1 FZWLAAWBMGSTSO-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- DGEZNRSVGBDHLK-UHFFFAOYSA-N [1,10]phenanthroline Chemical compound C1=CN=C2C3=NC=CC=C3C=CC2=C1 DGEZNRSVGBDHLK-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 125000002252 acyl group Chemical group 0.000 description 1
- 125000004442 acylamino group Chemical group 0.000 description 1
- 125000004423 acyloxy group Chemical group 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 125000003342 alkenyl group Chemical group 0.000 description 1
- 125000003545 alkoxy group Chemical group 0.000 description 1
- 125000004453 alkoxycarbonyl group Chemical group 0.000 description 1
- 125000004466 alkoxycarbonylamino group Chemical group 0.000 description 1
- 125000005194 alkoxycarbonyloxy group Chemical group 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 125000004644 alkyl sulfinyl group Chemical group 0.000 description 1
- 125000004390 alkyl sulfonyl group Chemical group 0.000 description 1
- 125000004656 alkyl sulfonylamino group Chemical group 0.000 description 1
- 125000004414 alkyl thio group Chemical group 0.000 description 1
- 125000000304 alkynyl group Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 125000003277 amino group Chemical group 0.000 description 1
- 125000006598 aminocarbonylamino group Chemical group 0.000 description 1
- 125000004397 aminosulfonyl group Chemical group NS(=O)(=O)* 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 125000002490 anilino group Chemical group [H]N(*)C1=C([H])C([H])=C([H])C([H])=C1[H] 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 125000005162 aryl oxy carbonyl amino group Chemical group 0.000 description 1
- 125000005161 aryl oxy carbonyl group Chemical group 0.000 description 1
- 125000005135 aryl sulfinyl group Chemical group 0.000 description 1
- 125000004657 aryl sulfonyl amino group Chemical group 0.000 description 1
- 125000004391 aryl sulfonyl group Chemical group 0.000 description 1
- 125000005110 aryl thio group Chemical group 0.000 description 1
- 125000005200 aryloxy carbonyloxy group Chemical group 0.000 description 1
- 125000004104 aryloxy group Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 125000000656 azaniumyl group Chemical group [H][N+]([H])([H])[*] 0.000 description 1
- 125000000751 azo group Chemical group [*]N=N[*] 0.000 description 1
- HFACYLZERDEVSX-UHFFFAOYSA-N benzidine Chemical class C1=CC(N)=CC=C1C1=CC=C(N)C=C1 HFACYLZERDEVSX-UHFFFAOYSA-N 0.000 description 1
- QRUDEWIWKLJBPS-UHFFFAOYSA-N benzotriazole Chemical compound C1=CC=C2N[N][N]C2=C1 QRUDEWIWKLJBPS-UHFFFAOYSA-N 0.000 description 1
- 239000012964 benzotriazole Substances 0.000 description 1
- 150000001602 bicycloalkyls Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- ZADPBFCGQRWHPN-UHFFFAOYSA-N boronic acid Chemical compound OBO ZADPBFCGQRWHPN-UHFFFAOYSA-N 0.000 description 1
- 125000003917 carbamoyl group Chemical group [H]N([H])C(*)=O 0.000 description 1
- 125000001951 carbamoylamino group Chemical group C(N)(=O)N* 0.000 description 1
- 150000001716 carbazoles Chemical class 0.000 description 1
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- WCZVZNOTHYJIEI-UHFFFAOYSA-N cinnoline Chemical compound N1=NC=CC2=CC=CC=C21 WCZVZNOTHYJIEI-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000004696 coordination complex Chemical class 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 125000004093 cyano group Chemical group *C#N 0.000 description 1
- 125000000392 cycloalkenyl group Chemical group 0.000 description 1
- 125000000753 cycloalkyl group Chemical group 0.000 description 1
- ZSWFCLXCOIISFI-UHFFFAOYSA-N cyclopentadiene Chemical class C1C=CC=C1 ZSWFCLXCOIISFI-UHFFFAOYSA-N 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 150000002220 fluorenes Chemical class 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 150000002391 heterocyclic compounds Chemical class 0.000 description 1
- 125000000717 hydrazino group Chemical group [H]N([*])N([H])[H] 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002475 indoles Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- DZVCFNFOPIZQKX-LTHRDKTGSA-M merocyanine Chemical class [Na+].O=C1N(CCCC)C(=O)N(CCCC)C(=O)C1=C\C=C\C=C/1N(CCCS([O-])(=O)=O)C2=CC=CC=C2O\1 DZVCFNFOPIZQKX-LTHRDKTGSA-M 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000000449 nitro group Chemical group [O-][N+](*)=O 0.000 description 1
- WCPAKWJPBJAGKN-UHFFFAOYSA-N oxadiazole Chemical compound C1=CON=N1 WCPAKWJPBJAGKN-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000005328 phosphinyl group Chemical group [PH2](=O)* 0.000 description 1
- 125000001476 phosphono group Chemical group [H]OP(*)(=O)O[H] 0.000 description 1
- LFSXCDWNBUNEEM-UHFFFAOYSA-N phthalazine Chemical compound C1=NN=CC2=CC=CC=C21 LFSXCDWNBUNEEM-UHFFFAOYSA-N 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical class N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 229920000548 poly(silane) polymer Chemical class 0.000 description 1
- 229920000768 polyamine Chemical class 0.000 description 1
- CPNGPNLZQNNVQM-UHFFFAOYSA-N pteridine Chemical compound N1=CN=CC2=NC=CN=C21 CPNGPNLZQNNVQM-UHFFFAOYSA-N 0.000 description 1
- 150000003217 pyrazoles Chemical class 0.000 description 1
- 150000003219 pyrazolines Chemical class 0.000 description 1
- PBMFSQRYOILNGV-UHFFFAOYSA-N pyridazine Chemical compound C1=CC=NN=C1 PBMFSQRYOILNGV-UHFFFAOYSA-N 0.000 description 1
- UMJSCPRVCHMLSP-UHFFFAOYSA-N pyridine Natural products COC1=CC=CN=C1 UMJSCPRVCHMLSP-UHFFFAOYSA-N 0.000 description 1
- 150000003233 pyrroles Chemical class 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- JWVCLYRUEFBMGU-UHFFFAOYSA-N quinazoline Chemical compound N1=CN=CC2=CC=CC=C21 JWVCLYRUEFBMGU-UHFFFAOYSA-N 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000004469 siloxy group Chemical group [SiH3]O* 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 125000000020 sulfo group Chemical group O=S(=O)([*])O[H] 0.000 description 1
- 125000004434 sulfur atom Chemical group 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 150000003536 tetrazoles Chemical class 0.000 description 1
- QKTRRACPJVYJNU-UHFFFAOYSA-N thiadiazolo[5,4-b]pyridine Chemical compound C1=CN=C2SN=NC2=C1 QKTRRACPJVYJNU-UHFFFAOYSA-N 0.000 description 1
- 125000003396 thiol group Chemical group [H]S* 0.000 description 1
- 150000003577 thiophenes Chemical class 0.000 description 1
- 125000005259 triarylamine group Chemical class 0.000 description 1
- YWBFPKPWMSWWEA-UHFFFAOYSA-O triazolopyrimidine Chemical compound BrC1=CC=CC(C=2N=C3N=CN[N+]3=C(NCC=3C=CN=CC=3)C=2)=C1 YWBFPKPWMSWWEA-UHFFFAOYSA-O 0.000 description 1
- 150000004961 triphenylmethanes Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/533—Control of the integration time by using differing integration times for different sensor regions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
Definitions
- the present disclosure relates to imaging devices and camera systems.
- CMOS Complementary Metal Oxide Semiconductor
- the CMOS image sensor has the advantages of low power consumption and access per pixel.
- a so-called rolling shutter method in which exposure and readout of signal charges are sequentially performed for each row of a pixel array, is generally applied as a signal readout method to a CMOS image sensor.
- the start and end of exposure are different for each row of the pixel array. Therefore, when an object moving at high speed is imaged, a distorted image of the object may be obtained, and when a flash is used, differences in brightness may occur within the image. Under these circumstances, there is a demand for a so-called global shutter function, in which the start and end of exposure are common to all pixels in the pixel array.
- Patent Document 1 in an image sensor having a laminated structure in which a circuit portion and a photoelectric conversion portion are separated, by changing the voltage supplied to the photoelectric conversion portion, signal charges are transferred from the photoelectric conversion portion to the charge accumulation region.
- a method is disclosed to control movement and achieve global shutter functionality.
- Patent Document 2 by stacking a plurality of photoelectric conversion units, it is possible to extract signals of each color. A technique is disclosed that enables individual control.
- Patent Document 3 discloses a technique of stacking photoelectric conversion layers for the purpose of imaging visible light and near-infrared light, and separately extracting signals from the respective photoelectric conversion layers.
- the present disclosure provides an imaging device and a camera system capable of suppressing image quality deterioration when including a plurality of photoelectric conversion units.
- An imaging device includes a first pixel, a second pixel, and a first voltage supply circuit.
- the first pixel includes a first photoelectric conversion unit that generates signal charges by photoelectric conversion, and a first signal detection circuit connected to the first photoelectric conversion unit.
- the second pixel includes a second photoelectric conversion unit stacked on the first photoelectric conversion unit to generate signal charges by photoelectric conversion, and a second signal detection circuit connected to the second photoelectric conversion unit. .
- the first voltage supply circuit supplies a voltage to the first photoelectric conversion section.
- the first photoelectric conversion section includes a first pixel electrode, a first counter electrode facing the first pixel electrode, and a first photoelectric conversion layer positioned between the first pixel electrode and the first counter electrode. and including.
- the voltage applied between the first pixel electrode and the first counter electrode by the first voltage supply circuit is the period of one frame period excluding the readout period and the reset period of the second photoelectric conversion unit. can be switched between multiple voltages.
- a camera system is a lighting device that emits light including an emission peak in a wavelength range to which at least one of the imaging device and the first photoelectric conversion unit and the second photoelectric conversion unit is sensitive. And prepare.
- the illumination device emits the light in a period overlapping with the exposure period of at least one of the first photoelectric conversion section and the second photoelectric conversion section.
- an imaging device and a camera system capable of suppressing image quality deterioration.
- FIG. 1 is a block diagram showing an example of a functional configuration of a camera system according to an embodiment.
- FIG. 2 is a schematic diagram showing a schematic configuration of the imaging device according to the embodiment.
- FIG. 3A is a schematic diagram showing an exemplary circuit configuration of a pixel including a first photoelectric conversion unit and peripheral circuits in the imaging device according to the embodiment;
- FIG. 3B is a schematic diagram showing an exemplary circuit configuration of a pixel including a second photoelectric conversion unit and peripheral circuits in the imaging device according to the embodiment;
- FIG. 4 is a cross-sectional view schematically showing an exemplary cross-sectional structure of a pixel in the imaging device according to the embodiment.
- FIG. 5 is a schematic diagram showing the configuration of another imaging device according to the embodiment.
- FIG. 6 is a diagram showing an example of an absorption spectrum in a photoelectric conversion layer containing tin naphthalocyanine.
- 7A is a cross-sectional view schematically showing an example of a configuration of a photoelectric conversion layer in a first photoelectric conversion unit according to the embodiment
- FIG. 7B is a cross-sectional view schematically showing an example of a configuration of a photoelectric conversion layer in a second photoelectric conversion section according to the embodiment
- FIG. FIG. 8 is a graph showing exemplary photocurrent characteristics of the photoelectric conversion layer according to the embodiment.
- FIG. 9 is a diagram for explaining operation example 1 of the imaging device according to the embodiment.
- FIG. 10 is a diagram for explaining Operation Example 2 of the imaging device according to the embodiment.
- FIG. 11 is a diagram for explaining a comparative example of the operation of the imaging device.
- FIG. 12 is a schematic diagram showing an exemplary circuit configuration of a pixel including a second photoelectric conversion unit and peripheral circuits in an imaging device according to a modification.
- FIG. 13 is a cross-sectional view schematically showing an exemplary cross-sectional structure of a pixel in an imaging device according to a modification.
- FIG. 14 is a diagram for explaining an operation example of an imaging device according to a modification;
- one photoelectric conversion unit when changing the voltage supplied to the photoelectric conversion units such as when trying to realize a global shutter function, one photoelectric conversion unit At least one of the one photoelectric conversion unit, the other photoelectric conversion unit, the signal detection circuit connected to the other photoelectric conversion unit, and the charge accumulation region connected to the other photoelectric conversion unit is changed by a change in the voltage supplied to the , the capacity of the charge storage region connected to the other photoelectric conversion portion fluctuates due to the capacitive coupling of the other photoelectric conversion portion, resulting in deterioration of image quality.
- the capacitance of the charge accumulation region fluctuates during the period in which signals are read out from the charge accumulation region and the period in which the potential of the charge accumulation region is reset, the image quality is significantly affected.
- the present disclosure has been made based on such findings.
- the other photoelectric conversion unit, a signal detection circuit connected to the other photoelectric conversion unit, and/or a charge storage region connected to the other photoelectric conversion unit Provides equipment and camera systems. Details are described below.
- An imaging device includes first pixels, second pixels, and a first voltage supply circuit.
- the first pixel includes a first photoelectric conversion unit that generates signal charges by photoelectric conversion, and a first signal detection circuit connected to the first photoelectric conversion unit.
- the second pixel includes a second photoelectric conversion unit stacked on the first photoelectric conversion unit to generate signal charges by photoelectric conversion, and a second signal detection circuit connected to the second photoelectric conversion unit. .
- the first voltage supply circuit supplies a voltage to the first photoelectric conversion section.
- the first photoelectric conversion section includes a first pixel electrode, a first counter electrode facing the first pixel electrode, and a first photoelectric conversion layer positioned between the first pixel electrode and the first counter electrode. and including.
- the voltage applied between the first pixel electrode and the first counter electrode by the first voltage supply circuit is the period of one frame period excluding the readout period and the reset period of the second photoelectric conversion unit. can be switched between multiple voltages.
- the first photoelectric conversion unit, the second photoelectric conversion unit, the second signal detection circuit, and the area for accumulating the signal charges generated by the second photoelectric conversion unit Capacitive coupling occurs between at least one of them.
- a change in capacity for accumulating signal charges generated by the second photoelectric conversion unit by not switching the voltage applied to the first photoelectric conversion unit during the readout period and the reset period of the second photoelectric conversion unit does not occur during the read and reset periods.
- the output signal of the second signal detection circuit does not fluctuate during the readout period and the reset period, and the signal charges generated by the first photoelectric conversion unit, the second photoelectric conversion unit, the second signal detection circuit, and the second photoelectric conversion unit image quality deterioration due to capacitive coupling with at least one of the areas for accumulating .
- the imaging device according to the second aspect of the present disclosure may be the imaging device according to the first aspect, and the first pixel and the second pixel may each be an effective pixel.
- an imaging device is the imaging device according to the first aspect or the second aspect, wherein the sensitivity of the first photoelectric conversion unit is the sensitivity of the first pixel electrode and the first pixel electrode.
- the voltage applied between the counter electrodes may be variable by switching between the plurality of voltages.
- the sensitivity at the time of imaging using the first photoelectric conversion unit can be adjusted only by switching the voltage to be applied.
- an imaging device is the imaging device according to the third aspect, wherein the first photoelectric conversion unit is provided between the first pixel electrode and the first counter electrode. It may be driven by a global shutter method in which an exposure period is defined by switching the applied voltage between the plurality of voltages.
- an imaging device is the imaging device according to the first or second aspect, and further includes a second voltage supply circuit that supplies voltage to the second photoelectric conversion unit.
- the second photoelectric conversion section includes a second pixel electrode, a second counter electrode facing the second pixel electrode, and a second photoelectric conversion layer positioned between the second pixel electrode and the second counter electrode. and may include The sensitivity of the second photoelectric conversion unit is variable by switching the voltage applied between the second pixel electrode and the second counter electrode by the second voltage supply circuit between a plurality of voltages. good too.
- the second photoelectric conversion unit employs a global shutter method in which an exposure period is defined by switching the voltage applied between the second pixel electrode and the second counter electrode between the plurality of voltages. You can drive.
- an imaging device is the imaging device according to any one of the first aspect to the fifth aspect, wherein during the exposure period of the second photoelectric conversion unit, An exposure period and a readout period for one photoelectric conversion unit may be included.
- the exposure period of the second photoelectric conversion unit can be lengthened without lengthening one frame period, and the sensitivity during imaging using the second photoelectric conversion unit can be increased.
- an imaging device is the imaging device according to any one of the first aspect to the sixth aspect, wherein during the exposure period of the second photoelectric conversion unit, The exposure period and readout period for one photoelectric conversion unit may be included in this order.
- the interval from the exposure period of the first photoelectric conversion unit to the readout period can be shortened. Therefore, for example, during imaging using the first photoelectric conversion unit, the influence of dark current can be reduced, and image quality deterioration can be suppressed. Further, for example, when capturing an image using the first photoelectric conversion unit, it is possible to suppress deterioration of image quality due to unintended parasitic sensitivity during a period other than the exposure period.
- an imaging device is the imaging device according to the seventh aspect, wherein the reset period of the first photoelectric conversion unit is set in the exposure period of the second photoelectric conversion unit, The exposure period and the readout period may be included in this order.
- the interval from the reset period of the first photoelectric conversion unit to the readout period can be shortened. Therefore, for example, during imaging using the first photoelectric conversion unit, the influence of dark current can be reduced, and image quality deterioration can be suppressed. Also, for example, when imaging using the first photoelectric conversion unit, it is possible to further suppress image quality deterioration due to unintended parasitic sensitivity during periods other than the exposure period.
- an imaging device is the imaging device according to any one of the first to eighth aspects, wherein the first photoelectric conversion unit and the second photoelectric conversion unit A stacked third photoelectric conversion unit and a third signal detection circuit connected to the third photoelectric conversion unit may be further provided.
- each photoelectric conversion unit has sensitivity in the wavelength regions of red, green, and blue, color images can be easily acquired.
- the imaging device further includes a fourth photoelectric conversion unit, if each photoelectric conversion unit has sensitivity in the wavelength regions of red, green, blue, and near-infrared rays, a color image and a near-infrared image can be easily obtained. can be obtained.
- an imaging device is the imaging device according to any one of the first to ninth aspects, wherein the first photoelectric conversion unit and the second photoelectric conversion unit One of them may have sensitivity in the near-infrared wavelength region, and the other of the first photoelectric conversion unit and the second photoelectric conversion unit may have sensitivity in the visible light wavelength region.
- a visible light image and a near-infrared image can be acquired with one imaging device.
- the imaging device according to the eleventh aspect of the present disclosure is the imaging device according to the tenth aspect, wherein the exposure period of the one of the first photoelectric conversion unit and the second photoelectric conversion unit is The exposure period may be shorter than the exposure period of the other of the first photoelectric conversion unit and the second photoelectric conversion unit.
- a photoelectric conversion part having sensitivity in the near-infrared wavelength region is likely to generate dark current due to thermal excitation because the bandgap of the photoelectric conversion material used is narrow.
- an imaging device is the imaging device according to any one of the first to eleventh aspects, wherein the second photoelectric conversion unit includes a silicon photodiode.
- a camera system includes an imaging device according to any one of the first to twelfth aspects, and at least one of the first photoelectric conversion section and the second photoelectric conversion section. and an illumination device that emits light including an emission peak in a wavelength range to which the is sensitive. The illumination device emits the light in a period overlapping with the exposure period of at least one of the first photoelectric conversion section and the second photoelectric conversion section.
- the image can be captured using the light emitted by the lighting device, so the image quality of the captured image can be improved.
- the terms “upper” and “lower” do not refer to the upward direction (vertically upward) and the downward direction (vertically downward) in absolute spatial recognition, but are based on the stacking order in the stacking structure. It is used as a term defined by a relative positional relationship. Specifically, the light-receiving side of the imaging device is defined as “upper”, and the side opposite to the light-receiving side is defined as “lower”. Note that terms such as “upper” and “lower” are used only to specify the mutual arrangement of members, and are not intended to limit the orientation of the imaging apparatus when it is used.
- the terms “above” and “below” are used not only when two components are spaced apart from each other and there is another component between the two components, but also when two components are spaced apart from each other. It also applies when two components are in contact with each other and are placed in close contact with each other.
- FIG. 1 is a block diagram showing an example of the functional configuration of the camera system according to this embodiment.
- the camera system 1 includes an imaging device 100, an illumination device 200, and a control section 300.
- illumination light 602 emitted by the illumination device 200 is reflected by the subject 600 .
- Reflected light 604 generated by the illumination light 602 being reflected by the object 600 is converted into electric charge by the photoelectric conversion unit of the imaging device 100 and extracted as an electric signal to be imaged.
- imaging device 100, lighting device 200, and control unit 300 are shown as separate functional blocks, but imaging device 100, lighting device 200, and control unit 300 Two or more may be integrated.
- imaging device 100 may include lighting device 200 .
- the imaging device 100 converts light incident on the camera system 1 into an electrical signal and outputs an image (image signal).
- the imaging device 100 includes a first photoelectric conversion unit 13a and a second photoelectric conversion unit 13b.
- Each of the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b is, for example, a photoelectric conversion element.
- illumination light specifically, reflected light generated by reflection of the illumination light emitted by the illumination device 200 on the subject enters the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b.
- the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b each generate signal charges through photoelectric conversion.
- a signal corresponding to the amount of signal charge generated by each of the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b is read out and output from the imaging device 100 as an image signal.
- the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b have sensitivities in different wavelength ranges.
- the first photoelectric conversion unit 13a has sensitivity in the first wavelength band.
- the second photoelectric conversion unit 13b has sensitivity in the second wavelength band.
- having sensitivity to a certain wavelength means having an external quantum efficiency of 1% or more at a certain wavelength.
- the illumination device 200 irradiates the subject with illumination light.
- the illumination device 200 emits, as illumination light, light having an emission peak in a wavelength range to which at least one of the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b is sensitive.
- the illumination device 200 has, for example, a first light source 210a and a second light source 210b.
- the first light source 210a emits light containing, for example, a component having a wavelength in at least part of the first wavelength band to which the first photoelectric conversion section 13a is sensitive.
- the first light source 210a emits light having an emission peak in, for example, the first wavelength band.
- the second light source 210b emits light containing, for example, a component having a wavelength in at least part of the second wavelength range to which the second photoelectric conversion section 13b is sensitive.
- the second light source 210b emits light having an emission peak in the second wavelength band, for example.
- the types of light sources used as the first light source 210a and the second light source 210b are not particularly limited as long as they can emit light of desired wavelengths.
- the first light source 210a and the second light source 210b are, for example, halogen light sources, LED (Light Emitting Diode) light sources, organic EL (Electro Luminescence) light sources, laser diode light sources, or the like.
- a plurality of light sources having different emission wavelengths may be used in combination for the first light source 210a and the second light source 210b.
- the first wavelength range and the second wavelength range are, for example, wavelength ranges included in any one of the ultraviolet wavelength range, the visible light wavelength range, and the near-infrared wavelength range.
- the first photoelectric conversion unit 13a may have sensitivity to wavelengths other than the first wavelength band.
- the second photoelectric conversion unit 13b may have sensitivity to wavelengths other than the second wavelength range.
- the first wavelength range is a wavelength range within the near-infrared wavelength range
- the second wavelength range is a wavelength range within the visible light wavelength range. Therefore, the first light source 210a emits light having an emission peak in the near-infrared wavelength region. Also, the second light source 210b emits light having an emission peak in the visible light wavelength region. In this case, the light emitted by the first light source 210a is converted by the first photoelectric converter 13a having sensitivity in the near-infrared wavelength region, extracted as an electric signal, and captured. Also, the light emitted by the second light source 210b is converted by the second photoelectric conversion unit 13b having sensitivity in the visible light wavelength region, extracted as an electric signal, and captured. This makes it possible to realize the imaging device 100 that separates and extracts signals corresponding to visible light and near-infrared light. Therefore, for example, a visible light image and a near-infrared image can be acquired.
- the near-infrared wavelength region refers to, for example, a wavelength region of 680 nm or more and 3000 nm or less.
- the near-infrared wavelength region may refer to a wavelength region of 700 nm or more and 2000 nm or less, or may refer to a wavelength region of 700 nm or more and 1600 nm or less.
- the visible light wavelength region refers to, for example, a wavelength region of 380 nm or more and less than 680 nm.
- the ultraviolet wavelength range refers to, for example, a wavelength range of 100 nm or more and less than 380 nm, and may refer to a wavelength range of 200 nm or more and less than 380 nm.
- all electromagnetic waves including visible light, infrared rays and ultraviolet rays are expressed as "light" for convenience.
- the first wavelength range may be a wavelength range within the ultraviolet wavelength range
- the second wavelength range may be a wavelength range within the visible light wavelength range. Accordingly, the imaging device 100 that separates and extracts signals corresponding to visible light and ultraviolet light can be realized. Therefore, for example, a visible light image and an ultraviolet image can be obtained.
- each of the first wavelength band and the second wavelength band may be a wavelength band within the near-infrared wavelength region. Accordingly, the imaging apparatus 100 that separates and extracts signals corresponding to near-infrared rays having different wavelengths can be realized. Therefore, for example, two types of near-infrared images with different wavelengths can be acquired. For example, by generating a difference image using such two types of near-infrared images, it is possible to obtain a near-infrared image in which the influence of absorption of ambient light or moisture is reduced.
- At least one of the first wavelength range and the second wavelength range is a wavelength range within the near-infrared wavelength range
- at least one may be a wavelength range within the range of 820 nm or more and 980 nm or less.
- an inexpensive LED light source having an emission peak at 820 nm or more and 980 nm or less can be used as the light source of the illumination device 200 that emits illumination light.
- the number of light sources included in the lighting device 200 is not limited to two, and may be one, or three or more.
- lighting device 200 may be configured to include only first light source 210a or second light source 210b as a light source.
- the first photoelectric conversion unit 13a or the second photoelectric conversion unit 13b converts ambient light or light from an external light source reflected by the subject into charges.
- the first light source 210a and the second light source 210b may not be provided in one lighting device, and the camera system 1 includes the lighting device having the first light source 210a and the lighting device having the second light source 210b. and may be provided.
- the camera system 1 may not include the illumination device 200 .
- the wavelength ranges of the first wavelength band and the second wavelength band exemplified above may be interchanged.
- the first wavelength range may be a wavelength range within the visible light wavelength range
- the second wavelength range may be a wavelength range within the near-infrared wavelength range.
- the control unit 300 is a control circuit that controls operations of the imaging device 100 and the lighting device 200 .
- the control unit 300 outputs various drive signals to the imaging device 100 and the lighting device 200, for example.
- Control unit 300 is realized by, for example, a microcomputer.
- the functions of the control unit 300 may be realized by a combination of a general-purpose processing circuit and software, or may be realized by hardware specialized for such processing.
- control unit 300 for example, the function of controlling the driving of the imaging device 100 may be included in the imaging device 100 .
- the control unit 300 may be provided in the imaging device 100 as a control circuit or the like. Therefore, the driving of the peripheral circuits and pixels of the imaging device 100 to be described later may be performed based on the control of the control unit 300 provided outside the imaging device 100 . It may be performed based on the control of the unit 300).
- FIG. 2 is a schematic diagram showing a schematic configuration of an imaging device according to this embodiment.
- FIG. 2 schematically shows a photoelectric conversion unit of each pixel of the imaging device 100 according to the present embodiment and a signal detection circuit connected thereto.
- the imaging device 100 includes a first photoelectric conversion unit 13a, a signal detection circuit 14a connected to the first photoelectric conversion unit 13a, a second photoelectric conversion unit 13b, and a second photoelectric conversion unit. 13b, and a semiconductor substrate 20 provided with the signal detection circuit 14a and the signal detection circuit 14b.
- the signal detection circuit 14a is an example of a first signal detection circuit.
- the signal detection circuit 14b is an example of a second signal detection circuit.
- FIG. 2 shows the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b for four pixels, respectively. is not particularly limited. Also, the number of pixels in the first photoelectric conversion unit 13a and the number of pixels in the second photoelectric conversion unit 13b may be the same or different. For example, FIG. 2 illustrates an example in which a four-pixel second photoelectric conversion unit 13b is stacked on a four-pixel first photoelectric conversion unit 13a. 4 pixels of the second photoelectric conversion unit 13b may be stacked.
- Both the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b may have sensitivity to at least one of visible light, near-infrared rays, infrared rays, and ultraviolet rays.
- a color filter in a Bayer array is provided above the second photoelectric conversion unit 13b having sensitivity in the entire visible light wavelength region, and each pixel provided in the second photoelectric conversion unit 13b is connected to the corresponding color filter. Accordingly, pixel signals corresponding to red, blue and green light intensities may be output.
- each pixel provided in the first photoelectric conversion unit 13a having sensitivity in the near-infrared wavelength region may output a pixel signal corresponding to the intensity of near-infrared rays. Thereby, a color image corresponding to the signal charge of the second photoelectric conversion unit 13b is obtained, and a near-infrared image corresponding to the signal charge of the first photoelectric conversion unit 13a is obtained.
- the signal detection circuit 14a and the signal detection circuit 14b are formed on the same plane on the semiconductor substrate 20 in the example shown in FIG.
- the signal detection circuits 14a and 14b may be formed side by side on the same plane on the semiconductor substrate 20 as shown in FIG. 2, or may be vertically divided and formed on different planes.
- FIG. 3A is a schematic diagram showing an exemplary circuit configuration of a pixel including a first photoelectric conversion unit and peripheral circuits in the imaging device according to the present embodiment.
- FIG. 3B is a schematic diagram showing an exemplary circuit configuration of a pixel including a second photoelectric conversion unit and peripheral circuits in the imaging device according to the present embodiment.
- the imaging device 100 includes a plurality of pixels including a plurality of pixels 10a and a plurality of pixels 10b, and peripheral circuits. More specifically, the imaging device 100 includes a pixel array PA including a plurality of two-dimensionally arranged pixels 10a and a plurality of two-dimensionally arranged pixels 10b, and a peripheral circuit.
- 3A and 3B schematically show examples in which the pixels 10a and the pixels 10b are arranged in a matrix of two rows and two columns, respectively.
- the first photoelectric conversion unit 13a and the signal detection circuit 14a constitute at least part of the pixel 10a
- the second photoelectric conversion unit 13b and the signal detection circuit 14b constitute at least part of the pixel 10b.
- the first photoelectric conversion unit 13a of the pixel 10a and the second photoelectric conversion unit 13b of the pixel 10b are stacked.
- the number and arrangement of pixels 10a and pixels 10b in imaging device 100 are not limited to the examples shown in FIGS. 3A and 3B.
- the pixel 10a is an example of a first pixel
- the pixel 10b is an example of a second pixel.
- the pixels 10a and 10b are, for example, effective pixels.
- effective pixels are pixels that are actually used for image output or pixels that are used during sensing, and do not include optical black pixels and dummy pixels that are used to measure dark noise.
- At least one of the pixels 10a and 10b may be an optical black pixel or a dummy pixel.
- the peripheral circuit drives the pixel array PA and acquires an image based on signal charges generated by the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b.
- the peripheral circuits include, for example, a voltage supply circuit 32a connected to the pixels 10a, a reset voltage source 34a, a vertical scanning circuit 36a, a column signal processing circuit 37a, a horizontal signal readout circuit 38a, and a voltage source connected to the power line 40a.
- the peripheral circuits include, for example, a voltage supply circuit 32b connected to the pixel 10b, a reset voltage source 34b, a vertical scanning circuit 36b, a column signal processing circuit 37b, a horizontal signal readout circuit 38b, and a voltage source connected to the power supply line 40b.
- the imaging apparatus 100 may include a control circuit that controls driving of peripheral circuits other than itself as a circuit included in the peripheral circuits.
- the pixel 10a shown in FIG. 3A and the peripheral circuit connected to the pixel 10a and the pixel 10b shown in FIG. 3B and the peripheral circuit connected to the pixel 10b have, for example, functionally similar circuit configurations.
- a circuit configuration of the pixel 10a having the first photoelectric conversion unit 13a and the pixel 10b having the second photoelectric conversion unit 13b will be described with reference to FIGS. 3A and 3B.
- Each pixel 10a has a first photoelectric conversion unit 13a and a signal detection circuit 14a.
- Each pixel 10b has a second photoelectric conversion unit 13b and a signal detection circuit 14b.
- each of the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b has a photoelectric conversion layer sandwiched between two electrodes facing each other, and converts incident light into receive and generate signal charges.
- the entire first photoelectric conversion unit 13a does not need to be an independent element for each pixel 10a.
- a portion of the first photoelectric conversion unit 13a may extend over a plurality of pixels 10a.
- the second photoelectric conversion unit 13b does not need to be an independent element for each pixel 10b as a whole.
- the signal detection circuit 14a is a circuit that detects signal charges generated by the first photoelectric conversion unit 13a.
- the signal detection circuit 14b is a circuit that detects signal charges generated by the second photoelectric conversion unit 13b.
- the signal detection circuit 14a includes a signal detection transistor 24a and an address transistor 26a.
- the signal detection circuit 14b also includes a signal detection transistor 24b and an address transistor 26b.
- Signal detection transistors 24a and 24b and address transistors 26a and 26b are, for example, field effect transistors (FETs), respectively, where N-channel MOSFETs (Metal Oxide Semiconductor Field Effect Transistor).
- Each transistor such as signal detection transistors 24a and 24b, address transistors 26a and 26b, and reset transistors 28a and 28b to be described later, has a control terminal, an input terminal and an output terminal.
- a control terminal is, for example, a gate.
- the input terminal is one of the drain and the source, for example the drain.
- the output terminal is the other of the drain and the source, for example the source.
- the control terminal of the signal detection transistor 24a has an electrical connection with the first photoelectric conversion section 13a.
- the signal charge generated by the first photoelectric conversion unit 13a is accumulated in a region including the charge accumulation node 41a between the gate of the signal detection transistor 24a and the first photoelectric conversion unit 13a.
- the control terminal of the signal detection transistor 24b is electrically connected to the second photoelectric conversion section 13b.
- the signal charges generated by the second photoelectric conversion unit 13b are accumulated in a region including the charge accumulation node 41b between the gate of the signal detection transistor 24b and the second photoelectric conversion unit 13b.
- the signal charges are holes or electrons.
- a charge storage node is at least part of a charge storage region that stores signal charge, and is also called a “floating diffusion node”. The details of the structures of the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b will be described later.
- the first photoelectric conversion unit 13a of each pixel 10a further has a connection with the sensitivity control line 42a.
- the sensitivity control line 42a is connected to the voltage supply circuit 32a.
- the second photoelectric conversion unit 13b of each pixel 10b is further connected to a sensitivity control line 42b.
- the sensitivity control line 42b is connected to the voltage supply circuit 32b.
- the voltage supply circuit is also called a sensitivity control electrode supply circuit.
- Each of the voltage supply circuits 32a and 32b is a circuit capable of supplying at least two voltages.
- the voltage supply circuit 32a is an example of a first voltage supply circuit that supplies voltage to the first photoelectric conversion unit 13a. Specifically, the voltage supply circuit 32a supplies a predetermined voltage to the first photoelectric conversion unit 13a through the sensitivity control line 42a when the imaging device 100 operates. Also, the voltage supply circuit 32b is an example of a second voltage supply circuit that supplies voltage to the second photoelectric conversion unit 13b. Specifically, the voltage supply circuit 32b supplies a predetermined voltage to the second photoelectric conversion section 13b through the sensitivity control line 42b when the imaging device 100 operates.
- the voltage supply circuits 32a and 32b are not limited to a specific power supply circuit, and may be a circuit that generates a predetermined voltage, or a circuit that converts a voltage supplied from another power source into a predetermined voltage. good too.
- the voltage supplied from the voltage supply circuit 32a to the first photoelectric conversion unit 13a is switched between a plurality of voltages different from each other, whereby the charge storage node 41a from the first photoelectric conversion unit 13a is controlled to start and end the accumulation of signal charges in the .
- the voltage supplied from the voltage supply circuit 32b to the second photoelectric conversion unit 13b is switched between a plurality of voltages different from each other. Start and end of accumulation is controlled.
- the electronic shutter by switching the voltage supplied from the voltage supply circuit 32a to the first photoelectric conversion unit 13a and the voltage supplied from the voltage supply circuit 32b to the second photoelectric conversion unit 13b, the electronic shutter is switched. Action is performed. An example of the operation of the imaging device 100 will be described later.
- Each pixel 10a is connected to a power supply line 40a that supplies power supply voltage VDD.
- Each pixel 10b has a connection with a power supply line 40b that supplies a power supply voltage VDD.
- the input terminal of the signal detection transistor 24a is connected to the power line 40a. Since the power line 40a functions as a source follower power supply, the signal detection transistor 24a amplifies and outputs the signal generated by the first photoelectric conversion section 13a.
- the input terminal of the signal detection transistor 24b is connected to the power line 40b. Since the power line 40b functions as a source follower power supply, the signal detection transistor 24b amplifies and outputs the signal generated by the second photoelectric conversion section 13b.
- the input terminal of the address transistor 26a is connected to the output terminal of the signal detection transistor 24a.
- the output terminal of the address transistor 26a is connected to one of a plurality of vertical signal lines 47a arranged for each column of pixels 10a in the pixel array PA.
- the control terminal of the address transistor 26a is connected to the address control line 46a, and by controlling the potential of the address control line 46a, the output of the signal detection transistor 24a can be selectively read out to the corresponding vertical signal line 47a. can be done.
- the input terminal of the address transistor 26b is connected to the output terminal of the signal detection transistor 24b.
- the output terminal of the address transistor 26b is connected to one of a plurality of vertical signal lines 47b arranged for each column of pixels 10b in the pixel array PA.
- the control terminal of the address transistor 26b is connected to the address control line 46b, and by controlling the potential of the address control line 46b, the output of the signal detection transistor 24b can be selectively read out to the corresponding vertical signal line 47b. can be done.
- the address control line 46a is connected to the vertical scanning circuit 36a. Also, in the example shown in FIG. 3B, the address control line 46b is connected to the vertical scanning circuit 36b.
- the vertical scanning circuit is also called "row scanning circuit".
- the vertical scanning circuit 36a selects a plurality of pixels 10a arranged in each row by applying a predetermined voltage to the address control line 46a.
- the vertical scanning circuit 36b applies a predetermined voltage to the address control line 46b to select the plurality of pixels 10b arranged in each row on a row-by-row basis.
- the vertical signal line 47a is a main signal line that transmits pixel signals from the plurality of pixels 10a of the pixel array PA to peripheral circuits.
- a column signal processing circuit 37a is connected to the vertical signal line 47a.
- the vertical signal line 47b is a main signal line that transmits pixel signals from the plurality of pixels 10b of the pixel array PA to peripheral circuits.
- a column signal processing circuit 37b is connected to the vertical signal line 47b.
- the column signal processing circuit is also called "row signal storage circuit”.
- the column signal processing circuits 37a and 37b respectively perform noise suppression signal processing typified by correlated double sampling, analog-to-digital conversion (AD conversion), and the like. As shown in FIG.
- a column signal processing circuit 37a is provided corresponding to each column of pixels 10a in the pixel array PA.
- a horizontal signal readout circuit 38a is connected to these column signal processing circuits 37a.
- the column signal processing circuit 37b is provided corresponding to each column of the pixels 10b in the pixel array PA.
- a horizontal signal readout circuit 38b is connected to these column signal processing circuits 37b.
- the horizontal signal readout circuit is also called a "column scanning circuit".
- the horizontal signal readout circuit 38a sequentially reads signals from the plurality of column signal processing circuits 37a to the horizontal common signal line 49a. Further, the horizontal signal readout circuit 38b sequentially reads signals from the plurality of column signal processing circuits 37b to the horizontal common signal line 49b.
- the pixel 10a has a reset transistor 28a.
- the pixel 10b has a reset transistor 28b.
- Reset transistors 28a and 28b can be, for example, field effect transistors, as can signal detection transistors 24a and 24b and address transistors 26a and 26b, respectively.
- N-channel MOSFETs are used as the reset transistors 28a and 28b will be described below unless otherwise specified.
- the reset transistor 28a is connected between the reset voltage line 44a that supplies the reset voltage Vr and the charge storage node 41a.
- a control terminal of the reset transistor 28a is connected to a reset control line 48a, and the potential of the charge storage node 41a can be reset to the reset voltage Vr by controlling the potential of the reset control line 48a.
- the reset control line 48a is connected to the vertical scanning circuit 36a. Therefore, when the vertical scanning circuit 36a applies a predetermined voltage to the reset control line 48a, the plurality of pixels 10a arranged in each row can be reset row by row.
- reset transistor 28b is connected between reset voltage line 44b that supplies reset voltage Vr and charge storage node 41b.
- a control terminal of the reset transistor 28b is connected to a reset control line 48b, and the potential of the charge storage node 41b can be reset to the reset voltage Vr by controlling the potential of the reset control line 48b.
- the reset control line 48b is connected to the vertical scanning circuit 36b. Therefore, when the vertical scanning circuit 36b applies a predetermined voltage to the reset control line 48b, it is possible to reset the plurality of pixels 10b arranged in each row on a row-by-row basis.
- a reset voltage line 44a that supplies a reset voltage Vr to the reset transistor 28a is connected to the reset voltage source 34a.
- a reset voltage line 44b for supplying a reset voltage Vr to the reset transistor 28b is connected to the reset voltage source 34b.
- a reset voltage source is also called a "reset voltage supply circuit".
- the reset voltage sources 34a and 34b only need to have a configuration capable of supplying a predetermined reset voltage Vr to the reset voltage lines 44a and 44b during operation of the imaging device 100, similarly to the voltage supply circuits 32a and 32b described above. , is not limited to any particular power supply circuit.
- Each of voltage supply circuits 32a and 32b and reset voltage sources 34a and 34b may be part of a single voltage supply circuit or may be independent and separate voltage supply circuits.
- One or both of the voltage supply circuit 32a and the reset voltage source 34a may be part of the vertical scanning circuit 36a.
- the sensitivity control voltage from the voltage supply circuit 32a and/or the reset voltage Vr from the reset voltage source 34a may be supplied to each pixel 10a via the vertical scanning circuit 36a.
- one or both of the voltage supply circuit 32b and the reset voltage source 34b may be part of the vertical scanning circuit 36b.
- the sensitivity control voltage from the voltage supply circuit 32b and/or the reset voltage Vr from the reset voltage source 34b may be supplied to each pixel 10b via the vertical scanning circuit 36b.
- the power supply voltage VDD of the signal detection circuits 14a and 14b can be used as the reset voltage Vr.
- a voltage supply circuit (not shown in FIG. 3A) that supplies a power supply voltage to each pixel 10a and the reset voltage source 34a can be shared.
- the power supply line 40a and the reset voltage line 44a can be shared, the wiring in the pixel array PA can be simplified.
- a voltage supply circuit (not shown in FIG. 3B) that supplies a power supply voltage to each pixel 10b and the reset voltage source 34b can be shared.
- the power supply line 40b and the reset voltage line 44b can be shared, the wiring in the pixel array PA can be simplified.
- using different voltages for the reset voltage Vr and the power supply voltage VDD of the signal detection circuits 14a and 14b enables more flexible control of the imaging device 100.
- FIG. 4 is a cross-sectional view schematically showing an exemplary cross-sectional structure of pixels 10a and 10b according to the present embodiment.
- the above-described signal detection transistors 24a and 24b, address transistors 26a and 26b and reset transistors 28a and 28b are formed on semiconductor substrate 20.
- the semiconductor substrate 20 is not limited to a substrate whose entirety is a semiconductor.
- the semiconductor substrate 20 may be an insulating substrate or the like having a semiconductor layer provided on the surface on which the photosensitive region is formed.
- the semiconductor substrate 20 has a plurality of semiconductor layers, and the signal detection transistor 24a, the address transistor 26a and the reset transistor 28a and the signal detection transistor 24b, the address transistor 26b and the reset transistor 28b are formed in different semiconductor layers.
- the signal detection transistor 24a, the address transistor 26a and the reset transistor 28a and the signal detection transistor 24b, the address transistor 26b and the reset transistor 28b are formed in different semiconductor layers.
- Si P-type silicon
- FIG. 4 an example in which the first photoelectric conversion section 13a and the second photoelectric conversion section 13b having the same size are arranged in the same region of the semiconductor substrate 20 in plan view will be described.
- the semiconductor substrate 20 has impurity regions 26s, 24s, 24d, 28d and 28s, and an isolation region 20t for electrical isolation between pixels.
- impurity regions 26s, 24s, 24d, 28d and 28s are N-type regions.
- the element isolation region 20t is also provided between the impurity regions 24d and 28d.
- the element isolation region 20t is formed, for example, by implanting acceptor ions under predetermined implantation conditions.
- the impurity regions 26s, 24s, 24d, 28d and 28s are diffusion layers formed in the semiconductor substrate 20, for example.
- signal detection transistors 24a and 24b each include impurity regions 24s and 24d and a gate electrode 24g.
- Gate electrode 24g is formed using a conductive material.
- the conductive material is, for example, polysilicon imparted with conductivity by being doped with impurities, but may also be a metal material.
- the impurity region 24s functions as, for example, source regions of the signal detection transistors 24a and 24b.
- the impurity region 24d functions as, for example, drain regions of the signal detection transistors 24a and 24b. Channel regions of signal detection transistors 24a and 24b are formed between impurity regions 24s and 24d.
- the address transistors 26a and 26b each include impurity regions 26s and 24s and a gate electrode 26g connected to an address control line 46a or 46b (see FIGS. 3A and 3B) not shown in FIG.
- Gate electrode 26g is formed using a conductive material.
- the conductive material is, for example, polysilicon imparted with conductivity by being doped with impurities, but may also be a metal material.
- signal detection transistor 24a and address transistor 26a are electrically connected to each other by sharing impurity region 24s.
- signal detection transistor 24b and address transistor 26b are electrically connected to each other by sharing impurity region 24s.
- Impurity region 26s functions as, for example, source regions of address transistors 26a and 26b.
- Impurity region 26s is connected to vertical signal line 47a or 47b (see FIGS. 3A and 3B) not shown in FIG.
- the reset transistors 28a and 28b respectively include impurity regions 28d and 28s and a gate electrode 28g connected to a reset control line 48a or 48b (see FIGS. 3A and 3B) not shown in FIG.
- the gate electrode 28g is formed using, for example, a conductive material.
- the conductive material is, for example, polysilicon imparted with conductivity by being doped with impurities, but may also be a metal material.
- the impurity region 28s functions as, for example, source regions of the reset transistors 28a and 28b.
- Impurity region 28s is connected to reset voltage line 44a or 44b (see FIGS. 3A and 3B) not shown in FIG.
- Impurity region 28d functions as, for example, a drain region of reset transistors 28a and 28b.
- An interlayer insulating layer 50 is arranged on the semiconductor substrate 20 so as to cover the signal detection transistors 24a and 24b, the address transistors 26a and 26b, and the reset transistors 28a and 28b.
- the interlayer insulating layer 50 is made of, for example, an insulating material such as silicon oxide.
- wiring layers 56 a and 56 b may be arranged in the interlayer insulating layer 50 .
- the wiring layers 56a and 56b are made of metal such as copper, for example.
- the wiring layer 56a may include wiring such as the above vertical signal line 47a in part thereof, for example.
- the wiring layer 56b may include wiring such as the above vertical signal line 47b in part thereof, for example.
- the number of insulating layers in interlayer insulating layer 50 and the number of layers included in wiring layers 56a and 56b arranged in interlayer insulating layer 50 can be set arbitrarily, and are not limited to the example shown in FIG.
- the first photoelectric conversion section 13a and the second photoelectric conversion section 13b are arranged on the interlayer insulating layer 50.
- the plurality of pixels 10a and the plurality of pixels 10b that constitute the pixel array PA are formed in and on the semiconductor substrate 20.
- a plurality of pixels 10a and pixels 10b arranged two-dimensionally on the semiconductor substrate 20 form a photosensitive region.
- the photosensitive area is also called the "pixel area”.
- the distance between two adjacent pixels 10a and the distance between two adjacent pixels 10b can each be approximately 2 ⁇ m, for example.
- the distance between two adjacent pixels is also called "pixel pitch”.
- the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b are supplied with light from above the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b, in other words, from the side opposite to the semiconductor substrate 20 side. Light enters from the side.
- the first photoelectric conversion portion 13a is an example of a pixel electrode 11a, which is an example of a first pixel electrode, a counter electrode 12a, which is an example of a first counter electrode, and a first photoelectric conversion layer disposed between them. and a photoelectric conversion layer 15a.
- the counter electrode 12a and the photoelectric conversion layer 15a are formed across a plurality of pixels 10a.
- the pixel electrode 11a is provided for each pixel 10a, and is electrically isolated from the pixel electrode 11a of the other pixel 10a by being spatially separated from the pixel electrode 11a of the other adjacent pixel 10a. ing.
- the second photoelectric conversion portion 13b is an example of a pixel electrode 11b, which is an example of a second pixel electrode, a counter electrode 12b, which is an example of a second counter electrode, and a second photoelectric conversion layer arranged between them. and a photoelectric conversion layer 15b.
- the counter electrode 12b and the photoelectric conversion layer 15b are formed across a plurality of pixels 10b.
- the pixel electrode 11b is provided for each pixel 10b, and is electrically separated from the pixel electrode 11b of the other pixel 10b by being spatially separated from the pixel electrode 11b of the other adjacent pixel 10b. ing.
- the second photoelectric conversion section 13b is stacked above the first photoelectric conversion section 13a with an insulating layer 62 interposed therebetween. Light transmitted through the second photoelectric conversion unit 13b and the insulating layer 62 is incident on the first photoelectric conversion unit 13a.
- the second photoelectric conversion unit 13b and the insulating layer 62 transmit at least part of the light of the wavelength to which the first photoelectric conversion unit 13a is sensitive.
- the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b are electrically insulated by the insulating layer 62, but the voltage applied to one of the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b is If it changes, it affects the capacitance of the charge storage region connected to the other photoelectric conversion portion due to capacitive coupling.
- switching of the voltage applied by the voltage supply circuit 32a to the first photoelectric conversion unit 13a and switching of the voltage applied by the voltage supply circuit 32b to the second photoelectric conversion unit 13b are performed at appropriate timings. It is possible to suppress deterioration in image quality due to the influence of such capacitive coupling. Details of the operation of the imaging device 100 will be described later.
- a sealing layer, a color filter, a microlens, and the like may be further provided above the second photoelectric conversion unit 13b.
- the pixel electrode 11a is an electrode for reading out signal charges generated by the first photoelectric conversion unit 13a. At least one pixel electrode 11a exists for each pixel 10a. The pixel electrode 11a is electrically connected to the gate electrode 24g and the impurity region 28d of the signal detection transistor 24a. The pixel electrode 11b is an electrode for reading signal charges generated by the second photoelectric conversion unit 13b. At least one pixel electrode 11b exists for each pixel 10b. The pixel electrode 11b is electrically connected to the gate electrode 24g and the impurity region 28d of the signal detection transistor 24b. Also, the pixel electrode 11b is arranged on the first photoelectric conversion section 13a side of the photoelectric conversion layer 15b.
- the counter electrode 12a is arranged to face the pixel electrode 11a with the photoelectric conversion layer 15a interposed therebetween.
- the counter electrode 12a is arranged, for example, on the side of the photoelectric conversion layer 15a on which light is incident. Therefore, the light transmitted through the counter electrode 12a is incident on the photoelectric conversion layer 15a.
- the counter electrode 12a is arranged, for example, on the second photoelectric conversion section 13b side of the photoelectric conversion layer 15a. Therefore, the first photoelectric conversion section 13a and the second photoelectric conversion section 13b are stacked such that the counter electrode 12a faces the pixel electrode 11b.
- the counter electrode 12a and the pixel electrode 11b are adjacent to each other with the insulating layer 62 interposed therebetween.
- the counter electrode 12b is arranged to face the pixel electrode 11b with the photoelectric conversion layer 15b interposed therebetween.
- the counter electrode 12b is arranged, for example, on the side of the photoelectric conversion layer 15b on which light is incident. Therefore, the light transmitted through the counter electrode 12b is incident on the photoelectric conversion layer 15b.
- the pixel electrode 11b, the counter electrode 12a, and the counter electrode 12b are each transparent electrodes made of, for example, a transparent conductive material.
- Transparent as used herein means transmitting at least a portion of light in the wavelength range to be detected, and does not necessarily transmit light over the entire wavelength range of visible light.
- the counter electrode 12b transmits at least part of the light of the wavelength to which the first photoelectric conversion section 13a is sensitive and at least part of the light of the wavelength to which the second photoelectric conversion section 13b is sensitive.
- the pixel electrode 11b and the counter electrode 12a transmit at least part of the light of the wavelength to which the first photoelectric conversion unit 13a is sensitive.
- Transparent conducting oxides such as ITO, IZO, AZO, FTO, SnO 2 , TiO 2 and ZnO 2 can be used for the transparent electrode.
- the pixel electrode 11a is formed using a conductive material.
- the conductive material is, for example, a metal such as aluminum or copper, a metal nitride, or polysilicon that is doped with impurities to make it conductive.
- the pixel electrode 11a may be a light shielding electrode.
- a TaN electrode with a thickness of 100 nm as the pixel electrode 11a
- a sufficient light shielding property can be realized.
- channels of transistors in this example, at least one of the signal detection transistors 24a and 24b, the address transistors 26a and 26b, and the reset transistors 28a and 28b
- a light shielding film may be formed in the interlayer insulating layer 50 using the wiring layers 56a and 56b described above.
- the pixel electrode 11a may be a transparent electrode.
- the pixel electrode 11a and the counter electrode 12a may be arranged with their positions reversed from the arrangement shown in FIG. In this case, if the pixel electrode 11a is a transparent electrode and the counter electrode 12a is formed using a conductive material, it may not be a transparent electrode. Moreover, in this case, the plug 52a is arranged so as to penetrate the counter electrode 12a and the photoelectric conversion layer 15a.
- the pixel electrode 11b and the counter electrode 12b may be arranged with their positions reversed from the arrangement shown in FIG.
- the plug 52b is arranged so as to penetrate the counter electrode 12b and the photoelectric conversion layer 15b as well.
- first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b may be arranged with their positions reversed from the arrangement shown in FIG.
- the photoelectric conversion layers 15a and 15b each receive incident light and generate hole-electron pairs.
- Photoelectric conversion layers 15a and 15b are each made of, for example, an organic material.
- each of the photoelectric conversion layers 15a and 15b may have a structure in which a plurality of layers are laminated. Specific examples of the materials forming the photoelectric conversion layers 15a and 15b will be described later.
- the counter electrode 12a has a connection with the sensitivity control line 42a connected to the voltage supply circuit 32a. Also, here, the counter electrode 12a is formed across a plurality of pixels 10a. Therefore, it is possible to collectively apply a desired magnitude of sensitivity control voltage from the voltage supply circuit 32a to the plurality of pixels 10a via the sensitivity control line 42a. Also, as described with reference to FIG. 3B, the counter electrode 12b has a connection with the sensitivity control line 42b connected to the voltage supply circuit 32b. Also, here, the counter electrode 12b is formed across a plurality of pixels 10b.
- At least one of the counter electrodes 12a and 12b may be provided separately for each pixel 10a or 10b as long as a desired sensitivity control voltage can be applied from the voltage supply circuit 32a or 32b.
- at least one of the photoelectric conversion layers 15a and 15b may be separately provided for each pixel 10a or 10b.
- the voltage supply circuits 32a and 32b respectively supply different voltages to the counter electrode 12a or 12b between the exposure period and the non-exposure period.
- the “exposure period” refers to accumulation of one of positive and negative charges (signal charge) generated by photoelectric conversion of the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b in a charge accumulation region or the like. , and may be called a "charge accumulation period”.
- non-exposure period a period other than the exposure period during which the imaging apparatus is in operation.
- the “non-exposure period” is not limited to the period during which light is blocked from entering the first photoelectric conversion unit 13a or the second photoelectric conversion unit 13b. A period during which light is applied to 13b may be included.
- the “non-exposure period” includes a period during which signal charges are unintentionally accumulated in the charge accumulation region due to the occurrence of parasitic sensitivity.
- the "non-exposure period” includes the “readout period” and the “reset period”.
- the “readout period” signals corresponding to the amount of signal charges generated by the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b (that is, the amount of signal charge accumulated in the charge accumulation region) are detected by signal detection circuits. 14a and 14b are readout periods.
- the “reset period” is a period for resetting the potential of the charge accumulation region that accumulates signal charges generated by the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b. Specifically, in the "reset period", the potential of the charge accumulation region is reset to the reset voltage Vr.
- an "exposure period”, a “non-exposure period”, a “readout period” and a “reset period” are defined for each of the pixels 10a and 10b.
- a signal corresponding to the amount of signal charge generated by the first photoelectric conversion unit 13a is read out. It can also be said that they are the “exposure period”, the “non-exposure period”, the “readout period” and the “reset period” of the first photoelectric conversion unit 13a.
- the "exposure period”, “non-exposure period”, “readout period” and “reset period” of the pixel 10b are set. can also be said to be the “exposure period”, the “non-exposure period”, the “readout period” and the “reset period” of the second photoelectric conversion unit 13b. Details of each period will be described later.
- one of the hole-electron pairs generated in the photoelectric conversion layer 15a by photoelectric conversion is used as a signal charge in the pixel. It can be collected by electrode 11a.
- holes can be selectively collected by the pixel electrode 11a by making the potential of the counter electrode 12a higher than that of the pixel electrode 11a.
- the potential of the counter electrode 12b with respect to the potential of the pixel electrode 11b, either holes or electrons of the hole-electron pairs generated in the photoelectric conversion layer 15b by photoelectric conversion are converted into signal charges. can be collected by the pixel electrode 11b as .
- holes can be selectively collected by the pixel electrode 11b by making the potential of the counter electrode 12b higher than that of the pixel electrode 11b.
- a case where holes are used as signal charges will be exemplified below.
- electrons can also be used as signal charges.
- the potential of the counter electrode 12a is set lower than that of the pixel electrode 11a
- the potential of the counter electrode 12b is set lower than that of the pixel electrode 11b.
- the pixel electrode 11a opposed to the counter electrode 12a receives positive and negative charges generated by photoelectric conversion in the photoelectric conversion layer 15a. Collect one.
- the pixel electrode 11b facing the counter electrode 12b is applied with an appropriate bias voltage between the counter electrode 12b and the pixel electrode 11b, so that the positive and negative charges generated by photoelectric conversion in the photoelectric conversion layer 15b are removed. Collect one of them.
- the imaging device 100 is provided with an insulating layer 62 arranged between the first photoelectric conversion section 13a and the second photoelectric conversion section 13b.
- the insulating layer 62 electrically separates the first photoelectric conversion section 13a and the second photoelectric conversion section 13b.
- a pixel electrode 11a, a photoelectric conversion layer 15a, a counter electrode 12a, an insulating layer 62, a pixel electrode 11b, a photoelectric conversion layer 15b, and a counter electrode 12b are stacked in this order from the bottom side.
- the insulating layer 62 is made of a transparent insulating material.
- the insulating layer 62 transmits at least part of light having a wavelength to which the first photoelectric conversion unit 13a is sensitive. Silicon oxynitride, aluminum oxide, or the like, for example, can be used for the insulating layer 62 .
- the pixel electrode 11a is connected to the gate electrode 24g of the signal detection transistor 24a via the plug 52a, the wiring 53a and the contact plug 54a.
- the gate of the signal detection transistor 24a has an electrical connection with the pixel electrode 11a.
- the plug 52a, the wiring 53a, and the contact plug 54a constitute at least part of the charge storage node 41a (see FIG. 3A) between the signal detection transistor 24a and the first photoelectric conversion section 13a.
- the wiring 53a can be part of the wiring layer 56a.
- the pixel electrode 11a is also connected to the impurity region 28d of the reset transistor 28a through the plug 52a, the wiring 53a and the contact plug 55a. In the configuration illustrated in FIG.
- the gate electrode 24g of the signal detection transistor 24a, the plug 52a, the wiring 53a, the contact plugs 54a and 55a, and the impurity region 28d, which is one of the source and drain regions of the reset transistor 28a, form the pixel. It functions as a charge storage region of the pixel 10a that stores the signal charge collected by the electrode 11a.
- the pixel electrode 11b is connected to the gate electrode 24g of the signal detection transistor 24b via the plug 52b, the wiring 53b and the contact plug 54b.
- the gate of the signal detection transistor 24b has an electrical connection with the pixel electrode 11b.
- the plug 52b penetrates through the first photoelectric conversion section 13a and the insulating layer 62 .
- the plug 52b, the wiring 53b, and the contact plug 54b constitute at least part of the charge storage node 41b (see FIG. 3B) between the signal detection transistor 24b and the second photoelectric conversion section 13b.
- the wiring 53b can be part of the wiring layer 56b.
- the pixel electrode 11b is also connected to the impurity region 28d of the reset transistor 28b through the plug 52b, wiring 53b and contact plug 55b.
- the gate electrode 24g of the signal detection transistor 24b, the plug 52b, the wiring 53b, the contact plugs 54b and 55b, and the impurity region 28d which is one of the source and drain regions of the reset transistor 28b, form the pixel. It functions as a charge storage region of the pixel 10b that stores the signal charge collected by the electrode 11b.
- Plugs 52a and 52b, wirings 53a and 53b, and contact plugs 54a, 54b, 55a and 55b are each formed using a conductive material.
- plugs 52a and 52b and wires 53a and 53b are each made of metal such as copper.
- each of the contact plugs 54a, 54b, 55a and 55b is made of polysilicon to which conductivity is imparted by being doped with impurities.
- Plugs 52a and 52b, interconnections 53a and 53b, and contact plugs 54a, 54b, 55a and 55b may be formed using the same material or different materials.
- an insulating coating 61b is formed around the plug 52b.
- the insulating coating 61b is located between the plug 52b and the first photoelectric conversion part 13a.
- the plug 52b and the first photoelectric conversion portion 13a are not in contact with each other and are electrically insulated by the insulating coating 61b.
- the insulating coating 61b is formed using an insulating material such as silicon oxide or silicon nitride, for example.
- a voltage corresponding to the amount of signal charge accumulated in the charge accumulation region of the pixel 10a is applied to the gate of the signal detection transistor 24a.
- Signal detection transistor 24a amplifies this voltage.
- the voltage amplified by the signal detection transistor 24a is selectively read out as a signal voltage through the address transistor 26a.
- a voltage corresponding to the amount of signal charges accumulated in the charge accumulation region of the pixel 10b is applied to the gate of the signal detection transistor 24b.
- Signal detection transistor 24b amplifies this voltage.
- the voltage amplified by the signal detection transistor 24b is selectively read out as a signal voltage through the address transistor 26b.
- FIG. 5 is a schematic diagram showing the configuration of another imaging device according to this embodiment.
- FIG. 5 schematically shows a photoelectric conversion section and a signal detection circuit included in the imaging device, and omits illustration of other configurations.
- FIG. 5 illustrates the pixel structure above the upper end of the interlayer insulating layer 50 and the connection between the photoelectric conversion section and the signal detection circuit.
- the imaging device 110 differs from the imaging device 100 mainly in that it further includes photoelectric conversion units 13c and 13d and signal detection circuits 14c and 14d.
- the imaging device 110 includes reset transistors for resetting the photoelectric conversion units 13c and 13d, and the photoelectric conversion unit 13c, similarly to the imaging device 100 described with reference to FIGS. 3A to 4 . and a peripheral circuit for acquiring an image based on the signal charges generated in 13d.
- the photoelectric conversion units 13c and 13d are examples of a third photoelectric conversion unit.
- Signal detection circuits 14c and 14d are an example of a third signal detection circuit.
- the photoelectric conversion unit 13c and the signal detection circuit 14c may form part of the pixel 10a or the pixel 10b, or may form at least part of a pixel different from the pixel 10a and the pixel 10b. Further, the photoelectric conversion unit 13d and the signal detection circuit 14d may constitute a part of the pixel 10a or the pixel 10b, or may constitute at least part of a pixel different from the pixel 10a and the pixel 10b. .
- the photoelectric conversion units 13c and 13d are stacked above the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b. Specifically, in the imaging device 110, the first photoelectric conversion unit 13a, the second photoelectric conversion unit 13b, the photoelectric conversion unit 13c, and the photoelectric conversion unit 13d are stacked in this order from the lower side. Note that the stacking order of the photoelectric conversion units is not particularly limited.
- the first photoelectric conversion unit 13a, the second photoelectric conversion unit 13b, the photoelectric conversion unit 13c, and the photoelectric conversion unit 13d have, for example, sensitivities in different wavelength ranges.
- An insulating layer 62a is arranged between the second photoelectric conversion portion 13b and the photoelectric conversion portion 13c.
- the second photoelectric conversion portion 13b and the photoelectric conversion portion 13c are electrically insulated by the insulating layer 62a.
- An insulating layer 62b is arranged between the photoelectric conversion portion 13c and the photoelectric conversion portion 13d.
- the photoelectric conversion portion 13c and the photoelectric conversion portion 13d are electrically insulated by the insulating layer 62b.
- the photoelectric conversion portion 13c has a pixel electrode 11c, a counter electrode 12c arranged to face the pixel electrode 11c, and a photoelectric conversion layer 15c arranged between the pixel electrode 11c and the counter electrode 12c.
- the pixel electrode 11c is connected to the signal detection circuit 14c via a plug 52c or the like.
- the plug 52c penetrates the first photoelectric conversion portion 13a, the second photoelectric conversion portion 13b, and the insulating layers 62 and 62a.
- An insulating coating 61c is formed around the plug 52c. The insulating coating 61c is located between the plug 52c and the first photoelectric conversion portion 13a and the second photoelectric conversion portion 13b.
- the photoelectric conversion section 13d has a pixel electrode 11d, a counter electrode 12d arranged to face the pixel electrode 11d, and a photoelectric conversion layer 15d arranged between the pixel electrode 11d and the counter electrode 12d.
- the pixel electrode 11d is connected to the signal detection circuit 14d via a plug 52d or the like.
- the plug 52d penetrates the first photoelectric conversion portion 13a, the second photoelectric conversion portion 13b, the photoelectric conversion portion 13c, and the insulating layers 62, 62a and 62b.
- An insulating coating 61d is formed around the plug 52d. The insulating coating 61d is positioned between the plug 52d and the first photoelectric conversion portion 13a, the second photoelectric conversion portion 13b, and the photoelectric conversion portion 13c.
- the imaging apparatus 110 includes three or more photoelectric conversion units, when the voltage of each photoelectric conversion unit changes, the photoelectric conversion units other than the photoelectric conversion units whose voltages have changed are caused by capacitive coupling. Although the potential of the signal detection circuit connected to the photoelectric conversion unit and the electric potential of the charge accumulation region connected to the photoelectric conversion unit are affected, as in the imaging device 100, the voltage supplied to each photoelectric conversion unit Degradation of image quality can be suppressed by adjusting the switching timing appropriately.
- the types of signals that can be acquired by each photoelectric conversion unit can be increased. Therefore, by adjusting the wavelength to which each photoelectric conversion unit is sensitive, a color image or the like can be easily obtained.
- the photoelectric conversion layer 15a is irradiated with light, and a bias voltage is applied between the pixel electrode 11a and the counter electrode 12a to generate positive and negative voltages generated by photoelectric conversion.
- One of the charges can be collected by the pixel electrode 11a and stored in the charge storage region.
- the photoelectric conversion layer 15a exhibiting photocurrent characteristics as described below for the first photoelectric conversion portion 13a and by reducing the potential difference between the pixel electrode 11a and the counter electrode 12a to a certain extent, charge accumulation can be achieved. It is possible to suppress the signal charges already accumulated in the region from moving to the counter electrode 12a via the photoelectric conversion layer 15a.
- the second photoelectric conversion unit 13b can also achieve a global shutter function by the same operation as the first photoelectric conversion unit 13a. An operation example of the imaging device 100 will be described later.
- the photoelectric conversion layers 15a and 15b each contain, for example, a semiconductor material.
- a semiconductor material for example, an organic semiconductor material is used as the semiconductor material.
- At least one of the photoelectric conversion layers 15a and 15b contains tin naphthalocyanine represented by the following general formula (1), for example.
- tin naphthalocyanine represented by the following general formula (1) may be simply referred to as "tin naphthalocyanine”.
- R 1 to R 24 independently represent a hydrogen atom or a substituent.
- Substituents are not limited to specific substituents. Substituents include deuterium atoms, halogen atoms, alkyl groups (including cycloalkyl groups, bicycloalkyl groups and tricycloalkyl groups), alkenyl groups (including cycloalkenyl groups and bicycloalkenyl groups), alkynyl groups, aryl groups, heterocyclic group (also called heterocyclic group), cyano group, hydroxy group, nitro group, carboxy group, alkoxy group, aryloxy group, silyloxy group, heterocyclicoxy group, acyloxy group, carbamoyloxy group, alkoxycarbonyl oxy group, aryloxycarbonyloxy group, amino group (including anilino group), ammonio group, acylamino group, aminocarbonylamino group, alkoxycarbonylamino group, aryl
- the tin naphthalocyanine represented by the general formula (1) can be synthesized using a naphthalene derivative represented by the following general formula (2) as a starting material, as shown in Patent Document 5, for example.
- R 25 to R 30 in general formula (2) may be the same substituents as R 1 to R 24 in general formula (1).
- R 1 to R 24 are hydrogen atoms or deuterium atoms. 16 or more of R 1 to R 24 may be hydrogen atoms or deuterium atoms, or all of them may be hydrogen atoms or deuterium atoms. Furthermore, the tin naphthalocyanine represented by the following formula (3) is advantageous in terms of ease of synthesis.
- the stannous naphthalocyanine represented by the general formula (1) above generally absorbs in the wavelength range of 200 nm or more and 1100 nm or less.
- tin naphthalocyanine represented by the above formula (3) has an absorption peak at a wavelength of approximately 870 nm, as shown in FIG.
- FIG. 6 is a diagram showing an example of an absorption spectrum in a photoelectric conversion layer containing tin naphthalocyanine represented by formula (3) above.
- a sample in which a photoelectric conversion layer (thickness: 30 nm) is laminated on a quartz substrate is used.
- the photoelectric conversion layer formed from a material containing tin naphthalocyanine has absorption in the near-infrared wavelength region. That is, by selecting a material containing tin naphthalocyanine as a material forming at least one of the photoelectric conversion layers 15a and 15b, for example, an optical sensor capable of detecting near-infrared rays can be realized. Also, instead of tin naphthalocyanine, a naphthalocyanine derivative whose central metal is not tin but another metal such as silicon or germanium may be used. Further, an axial ligand may be coordinated to the central metal of the naphthalocyanine derivative.
- FIG. 7A is a cross-sectional view schematically showing an example of the configuration of the photoelectric conversion layer 15a in the first photoelectric conversion body 13a.
- FIG. 7B is a cross-sectional view schematically showing an example of the configuration of the photoelectric conversion layer 15b in the second photoelectric conversion body 13b.
- the photoelectric conversion layer 15a and the photoelectric conversion layer 15b have, for example, the same lamination structure.
- the photoelectric conversion layer 15a has, for example, a hole blocking layer 150h, a photoelectric conversion structure 150, and an electron blocking layer 150e.
- a hole blocking layer 150h is disposed between the photoelectric conversion structure 150 and the counter electrode 12a.
- the electron blocking layer 150e is arranged between the photoelectric conversion structure 150 and the pixel electrode 11a.
- the photoelectric conversion layer 15b has, for example, a hole blocking layer 151h, a photoelectric conversion structure 151, and an electron blocking layer 151e.
- the hole blocking layer 151h is arranged between the photoelectric conversion structure 151 and the counter electrode 12b.
- the electron blocking layer 151e is arranged between the photoelectric conversion structure 151 and the pixel electrode 11b.
- Photoelectric conversion structures 150 and 151 each include at least one of a p-type semiconductor and an n-type semiconductor.
- the photoelectric conversion structure 150 includes, for example, a p-type semiconductor layer 150p, an n-type semiconductor layer 150n, and a mixed layer 150m sandwiched between the p-type semiconductor layer 150p and the n-type semiconductor layer 150n. and
- the p-type semiconductor layer 150p is arranged between the electron blocking layer 150e and the mixed layer 150m, and has the function of photoelectric conversion and/or hole transport.
- the n-type semiconductor layer 150n is arranged between the hole blocking layer 150h and the mixed layer 150m, and has the function of photoelectric conversion and/or electron transport. Also, as shown in FIG.
- the photoelectric conversion structure 151 may include, for example, a p-type semiconductor layer 151p, an n-type semiconductor layer 151n, and a mixed semiconductor layer sandwiched between the p-type semiconductor layer 151p and the n-type semiconductor layer 151n. layer 151m.
- the p-type semiconductor layer 151p is arranged between the electron blocking layer 151e and the mixed layer 151m and has the function of photoelectric conversion and/or hole transport.
- the n-type semiconductor layer 151n is arranged between the hole blocking layer 151h and the mixed layer 151m, and has the function of photoelectric conversion and/or electron transport.
- each of the mixed layers 150m and 151m may contain at least one of a p-type semiconductor and an n-type semiconductor.
- the p-type semiconductor layers 150p and 151p each include, for example, an organic p-type semiconductor.
- N-type semiconductor layers 150n and 151n each include, for example, an organic n-type semiconductor. Therefore, photoelectric conversion structures 150 and 151 include, for example, an organic photoelectric conversion material containing tin naphthalocyanine represented by the general formula (1) described above, and an organic p-type semiconductor and an organic n-type semiconductor.
- Organic p-type semiconductors are donor organic semiconductors, mainly represented by hole-transporting organic compounds, and refer to organic compounds that have the property of easily donating electrons. More specifically, an organic p-type semiconductor refers to an organic compound with a smaller ionization potential when two organic materials are used in contact with each other. Therefore, any organic compound can be used as the donor organic compound as long as it is an electron-donating organic compound.
- the donor organic semiconductor is not limited to these, and any organic compound having a smaller ionization potential than the organic compound used as the acceptor organic compound, which will be described later, can be used as the donor organic semiconductor.
- An acceptor organic compound is also called an "n-type organic compound".
- the tin naphthalocyanine mentioned above is an example of an organic p-type semiconductor material.
- Organic n-type semiconductors are acceptor organic semiconductors, mainly represented by electron-transporting organic compounds, and refer to organic compounds that easily accept electrons. More specifically, the organic n-type semiconductor refers to the organic compound with the higher electron affinity when two organic compounds are used in contact with each other. Therefore, as the acceptor organic compound, any organic compound can be used as long as it is an electron-accepting organic compound.
- fullerenes, fullerene derivatives, condensed aromatic carbocyclic compounds naphthalene derivatives, anthracene derivatives, phenanthrene derivatives, tetracene derivatives, pyrene derivatives, perylene derivatives, fluoranthene derivatives
- 5 to 7 containing nitrogen, oxygen and sulfur atoms.
- heterocyclic compounds e.g. pyridine, pyrazine, pyrimidine, pyridazine, triazine, quinoline, quinoxaline, quinazoline, phthalazine, cinnoline, isoquinoline, pteridine, acridine, phenazine, phenanthroline, tetrazole, pyrazole, imidazole, thiazole, oxazole, indazole, benz imidazole, benzotriazole, benzoxazole, benzothiazole, carbazole, purine, triazolopyridazine, triazolopyrimidine, tetrazaindene, oxadiazole, imidazopyridine, pyrrolidine, pyrrolopyridine, thiadiazolopyridine, dibenzazepine, tribenzazepine, etc.
- heterocyclic compounds e.g. pyridine, pyrazine, pyr
- any organic compound having a higher electron affinity than the organic compound used as the donor organic compound can be used as the acceptor organic semiconductor.
- a donor organic compound is also called a “p-type organic compound”.
- the mixed layers 150m and 151m can each be bulk heterojunction structure layers containing, for example, an organic p-type semiconductor and an organic n-type semiconductor.
- the tin naphthalocyanine represented by the general formula (1) can be used as the organic p-type semiconductor material.
- Fullerenes and/or fullerene derivatives, for example, can be used as organic n-type semiconductor materials.
- the material forming the p-type semiconductor layer 150p may be the same as the p-type semiconductor material contained in the mixed layer 150m. Also, the material forming the p-type semiconductor layer 151p may be the same as the p-type semiconductor material contained in the mixed layer 151m. Similarly, the material forming the n-type semiconductor layer 150n may be the same as the n-type semiconductor material contained in the mixed layer 150m. Also, the material forming the n-type semiconductor layer 151n may be the same as the n-type semiconductor material contained in the mixed layer 151m.
- Patent Document 6 Japanese Patent No. 5553727
- Japanese Patent No. 5553727 Japanese Patent No. 5553727
- Materials used for the photoelectric conversion layers 15a and 15b are not limited to organic semiconductor materials. At least one of photoelectric conversion layers 15a and 15b may contain an inorganic semiconductor material such as amorphous silicon or a compound semiconductor as a p-type semiconductor and/or an n-type semiconductor. At least one of the photoelectric conversion layers 15a and 15b may include a layer made of an organic material and a layer made of an inorganic material.
- the materials contained in the photoelectric conversion layers 15a and 15b are limited to photoelectric conversion materials for the near-infrared wavelength region. not something.
- At least one of the photoelectric conversion layers 15a and 15b uses, for example, subphthalocyanine as a p-type semiconductor and fullerene and/or a fullerene derivative as an n-type semiconductor, thereby becoming a photoelectric conversion layer having sensitivity in the visible light wavelength region. sell.
- At least one of the photoelectric conversion layers 15a and 15b can be a photoelectric conversion layer having sensitivity in the ultraviolet wavelength region by using, for example, copper phthalocyanine as the p-type semiconductor and fullerene C60 as the n-type semiconductor.
- photoelectric conversion layer 15a may not include at least one of hole blocking layer 150h, electron blocking layer 150e, p-type semiconductor layer 150p, and n-type semiconductor layer 150n.
- Photoelectric conversion layer 15b may not include at least one of hole blocking layer 151h, electron blocking layer 151e, p-type semiconductor layer 151p, and n-type semiconductor layer 151n.
- photocurrent characteristics in photoelectric conversion layer Next, photocurrent characteristics in the photoelectric conversion layers 15a and 15b will be described. Although the photocurrent characteristics of the photoelectric conversion layer 15a of the first photoelectric conversion unit 13a will be representatively described below, the photoelectric conversion layer 15b of the second photoelectric conversion unit 13b may also have similar photocurrent characteristics. Therefore, the components such as the first photoelectric conversion unit 13a and the peripheral circuits connected to the first photoelectric conversion unit 13a described below are replaced with the second photoelectric conversion unit 13b and the second photoelectric conversion unit 13b corresponding to the components. The photocurrent characteristics of the photoelectric conversion layer 15b of the second photoelectric conversion section 13b can also be explained by reading the components such as the peripheral circuits connected to .
- FIG. 8 is a diagram showing exemplary photocurrent characteristics of the photoelectric conversion layer 15a.
- the thick solid line graph shows exemplary current-voltage characteristics (IV characteristics) of the photoelectric conversion layer 15a under light irradiation.
- IV characteristics exemplary current-voltage characteristics of the photoelectric conversion layer 15a under light irradiation.
- FIG. 8 also shows an example of IV characteristics of the photoelectric conversion layer 15a in a state in which light is not irradiated, by a thick dashed line.
- FIG. 8 shows an example in which a bulk heterojunction structure obtained by co-depositing tin naphthalocyanine and fullerene C60 is applied to the photoelectric conversion layer 15a. is not particularly limited.
- FIG. 8 shows changes in current density flowing between the main surfaces when the bias voltage applied between the two main surfaces of the photoelectric conversion layer 15a is changed under constant illuminance.
- the forward and reverse directions of the bias voltage are defined as follows.
- a forward bias voltage is applied such that the potential of the p-type semiconductor layer is higher than that of the n-type semiconductor layer. is defined as the bias voltage of
- a bias voltage at which the potential of the p-type semiconductor layer is lower than that of the n-type semiconductor layer is defined as a reverse bias voltage.
- the photoelectric conversion layer 15a has a bulk heterojunction structure, as schematically shown in FIG. 1 of the above-mentioned Japanese Patent No. 5553727, one surface of the two main surfaces of the bulk heterojunction structure facing the electrode The surface has more p-type semiconductors than n-type semiconductors, and the other surface has more n-type semiconductors than p-type semiconductors. Therefore, a bias voltage is applied in the forward direction so that the potential on the main surface side where more p-type semiconductors than n-type semiconductors appear is higher than the potential on the main surface side where more n-type semiconductors than p-type semiconductors appear. Defined as bias voltage.
- a voltage that makes the potential of the counter electrode 12a higher than the potential of the pixel electrode 11a is the reverse bias voltage.
- the voltage at which the potential of the counter electrode 12a becomes lower than the potential of the pixel electrode 11a is the forward bias voltage.
- the photocurrent characteristics of the photoelectric conversion layer 15a are roughly characterized by three voltage ranges from the first voltage range to the third voltage range.
- the first voltage range is a reverse bias voltage range in which the absolute value of the output current density increases as the reverse bias voltage increases.
- the first voltage range may be a voltage range in which the photocurrent increases as the bias voltage applied between the main surfaces of the photoelectric conversion layer 15a increases.
- the second voltage range is a forward bias voltage range in which the output current density increases as the forward bias voltage increases. That is, the second voltage range is a voltage range in which the forward current increases as the bias voltage applied between the main surfaces of the photoelectric conversion layer 15a increases.
- the third voltage range is the voltage range between the first voltage range and the second voltage range.
- the sensitivity of the first photoelectric conversion unit 13a is variable by switching the bias voltage applied to the photoelectric conversion layer 15a by the voltage supply circuit 32a. Thereby, the sensitivity at the time of imaging using the first photoelectric conversion unit 13a can be adjusted only by switching the bias voltage to be applied.
- the sensitivity of the first photoelectric conversion unit 13a changes.
- the sensitivity of the first photoelectric conversion section 13a similarly changes. Also, in this case, the sensitivity of the first photoelectric conversion unit 13a to which the bias voltage having the voltage value in the third voltage range is applied is almost zero.
- the sensitivity of the second photoelectric conversion unit 13b is variable by switching the bias voltage applied to the photoelectric conversion layer 15b by the voltage supply circuit 32b.
- the first to third voltage ranges can be distinguished by the slope of the photocurrent characteristic graph when using linear vertical and horizontal axes.
- the average slopes of the graphs in the first voltage range and the second voltage range are indicated by thin solid lines L1 and L2, respectively.
- the rate of change in output current density with respect to increase in bias voltage in the first voltage range, the second voltage range, and the third voltage range are different from each other.
- a third voltage range is defined as a voltage range in which the rate of change of the output current density with respect to the bias voltage is less than the rate of change in the first voltage range and the rate of change in the second voltage range.
- the third voltage range may be determined based on the rising (falling) position in the graph showing the IV characteristic.
- the third voltage range is, for example, greater than -1V and less than +1V. In the third voltage range, even if the bias voltage is changed, the current density between the main surfaces of the photoelectric conversion layer 15a hardly changes. As illustrated in FIG. 8, in the third voltage range, the absolute value of current density is, for example, 100 ⁇ A/cm 2 or less.
- FIG. 9 is a diagram for explaining operation example 1 of the imaging device according to the present embodiment.
- FIG. 9 also partially shows the operation of the illumination device 200 provided in the camera system 1 .
- FIG. 9 shows the timing of the fall (or rise) of the synchronizing signal, the temporal change in the magnitude of the bias voltage applied to the photoelectric conversion layers 15a and 15b, and the pixel array PA (see FIGS. 3A and 3B). The timing of reset and exposure in each row and the timing of light emission by the illumination device 200 are shown together.
- the graph (a) at the top of FIG. 9 shows the falling (or rising) timing of the vertical synchronization signal Vss.
- the example shown in FIG. 9 shows an example in which the vertical synchronizing signal Vss corresponding to the pixel 10a and the vertical synchronizing signal Vss corresponding to the pixel 10b fall (or rise) at the same timing.
- the graph of FIG. 9(b) shows the falling (or rising) timing of the horizontal synchronizing signal Hss.
- the example shown in FIG. 9 shows an example in which the horizontal synchronizing signal Hss corresponding to the pixel 10a and the horizontal synchronizing signal Hss corresponding to the pixel 10b fall (or rise) at the same timing.
- the timing of the vertical synchronization signal Vss and the horizontal synchronization signal Hss may be different between the pixel 10a and the pixel 10b.
- Graph (c) in FIG. 9 shows an example of a temporal change in the voltage Vb_b applied from the voltage supply circuit 32b to the counter electrode 12b via the sensitivity control line 42b.
- Graph (d) of FIG. 9 shows temporal changes in the potential ⁇ _b of the counter electrode 12b with respect to the potential of the pixel electrode 11b.
- a double arrow G3_b in the graph of the potential ⁇ _b indicates the above-described third voltage range in the photoelectric conversion layer 15b.
- FIG. 9 shows an example of a temporal change in the voltage Vb_a applied from the voltage supply circuit 32a to the counter electrode 12a via the sensitivity control line 42a.
- Graph (f) in FIG. 9 shows temporal changes in the potential ⁇ _a of the counter electrode 12a with respect to the potential of the pixel electrode 11a.
- a double arrow G3_a in the graph of the potential ⁇ _a indicates the above-described third voltage range in the photoelectric conversion layer 15a.
- the chart in (g) of FIG. 9 schematically shows reset and exposure timings in each row of the pixel array PA.
- the chart in (h) of FIG. 9 schematically shows the timing of light emission and extinguishing of the lighting device 200 .
- the L_b chart indicates the timing of light emission and extinguishing of the second light source 210b
- the chart of L_a indicates the timing of light emission and extinguishing of the first light source 210a.
- FIG. 9 An operation example 1 in the imaging device 100 will be described below with reference to FIGS. 3A, 3B, 4, and 9.
- FIG. 9 an example of the operation when the total number of pixel rows included in the pixel array PA is eight will be described.
- four rows from R0_b to R3_b are pixel rows of the pixels 10b having the second photoelectric conversion units 13b
- R4_a to R7_a are pixel rows.
- Four rows are pixel rows of the pixels 10a having the first photoelectric conversion units 13a.
- the second photoelectric conversion units 13b of the R0_b-th row to the R3_b-th row are stacked on the first photoelectric conversion units 13a of the R4_a-th row to the R7_a-th row, and the first photoelectric conversion units 13b of the R4_a-th row to the R7_a-th row are stacked. It is a positional relationship in which it overlaps with the portion 13a in plan view. Note that the arrangement of the pixel rows shown in chart (g) of FIG. 9 does not have to match the arrangement of the actual pixel rows, and the actual pixel arrangement is not particularly limited.
- resetting of the charge accumulation regions of each pixel 10a and each pixel 10b in the pixel array PA and readout of pixel signals after resetting are performed. For example, as shown in FIG. 9, based on the vertical synchronization signal Vss, resetting of the plurality of pixels 10b belonging to the R0_b-th row is started (time t0). Note that the dotted rectangles in the chart (g) of FIG. 9 schematically represent the signal readout period. This readout period may include a reset period for resetting the potentials of the charge storage regions of the pixels 10a and 10b.
- the potential of the address control line 46b of the R0_b-th row is controlled to turn on the address transistor 26b whose gate is connected to the address control line 46b.
- the reset transistor 28b whose gate is connected to the reset control line 48b is turned on.
- the charge storage node 41b and the reset voltage line 44b are connected, and the reset voltage Vr is supplied to the charge storage region. That is, the potentials of the gate electrode 24g of the signal detection transistor 24b and the pixel electrode 11b of the second photoelectric conversion section 13b are reset to the reset voltage Vr.
- the pixel signals after reset are read out from the pixels 10b in the R0_b-th row via the vertical signal line 47b.
- the pixel signal obtained at this time is a pixel signal corresponding to the magnitude of the reset voltage Vr.
- the reset transistor 28b and the address transistor 26b are turned off.
- the pixel signal may be read out even before resetting.
- pixels belonging to rows R0_b to R3_b and rows R4_a to R7_a are reset and read row by row in accordance with the horizontal synchronization signal Hss. Execute sequentially.
- the period from time t0 to time t4 is the reset period and readout period of the pixel 10b
- the period from time t4 to time t8 is the reset period and readout period of the pixel 10a.
- the pulse interval of the horizontal synchronizing signal Hss in other words, the period from the selection of one row to the selection of the next row may be referred to as "1H period".
- the period from time t0 to time t1 corresponds to the 1H period.
- the 1H period is the same length as the timing cycle of the fall (or rise) of the horizontal synchronizing signal Hss.
- the resetting and reading of pixels 10a in rows R4_a to R7_a are performed in the same manner as for pixels 10b described above.
- the address transistor 26a whose gate is connected to the address control line 46a is turned on.
- the reset transistor 28a whose gate is connected to the reset control line 48a is turned on.
- the charge storage node 41a and the reset voltage line 44a are connected, and the reset voltage Vr is supplied to the charge storage region.
- the potentials of the gate electrode 24g of the signal detection transistor 24a and the pixel electrode 11a of the first photoelectric conversion unit 13a are reset to the reset voltage Vr.
- the pixel signals after reset are read out from the pixels 10a in the R4_a row via the vertical signal line 47a.
- the reset transistor 28a and the address transistor 26a are turned off.
- the pixel signal may be read out even before the reset.
- a voltage V3_b is applied from the voltage supply circuit 32b to the counter electrode 12b such that the potential difference between the voltage V3_b and the voltage V3_b falls within the above-described third voltage range.
- the voltage V3_a is applied from the voltage supply circuit 32a to the counter electrode 12a so that the potential difference between the pixel electrode 11a and the counter electrode 12a is within the above-described third voltage range.
- the photoelectric conversion layer 15a of the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b is in a state in which a bias voltage within the third voltage range is applied.
- the period indicated by the dotted rectangle and the hatched rectangle represents the non-exposure period.
- the voltage V3_a for applying the bias voltage in the third voltage range to the photoelectric conversion layer 15a and the voltage V3_b for applying the bias voltage in the third voltage range to the photoelectric conversion layer 15b are not limited to 0V.
- the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b are stacked, so that the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b are stacked.
- the bias voltage applied to the photoelectric conversion layer 15a is switched, the capacitance of the charge storage region including the charge storage node 41b connected to the second photoelectric conversion section 13b changes due to capacitive coupling.
- the bias voltage applied to the photoelectric conversion layer 15b is switched, the capacitance of the charge storage region including the charge storage node 41a connected to the first photoelectric conversion unit 13a changes due to capacitive coupling.
- the output signal of the pixel 10a or pixel 10b fluctuates due to the change in the capacitance of the charge storage region.
- the voltage Vb_a applied to the counter electrode 12a is the voltage V3_a and Although switched between voltages Ve_a, the period indicated by the hatched rectangle is neither the reset period nor the readout period of the pixel 10b. That is, the voltage V3_b continues to be applied to the counter electrode 12b during the reset period and the readout period of all the pixels 10a, and the voltage applied to the photoelectric conversion layer 15b of the second photoelectric conversion unit 13b is constant. In addition, the voltage V3_a continues to be applied to the counter electrode 12a during the reset period and readout period of all the pixels 10b, and the bias voltage applied to the photoelectric conversion layer 15a of the first photoelectric conversion unit 13a is constant.
- the capacitance of the charge accumulation regions of the pixels 10a and 10b does not change due to capacitive coupling between the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b, and the output signal fluctuates. It is possible to suppress deterioration of image quality due to In this specification, the voltage applied is not switched and the voltage is constant means that the applied voltage is not switched and the voltage is constant.
- the voltage applied to the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b is that the fluctuation width of each voltage is 10% or less of the maximum value of the bias voltage by the voltage supply circuit connected to each of the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b.
- the maximum value of the bias voltage is, for example, the difference between the reset voltage Vr and the voltage Ve_a and the difference between the reset voltage Vr and the voltage Ve_b.
- capacitive coupling between the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b that affects the capacitance of the charge accumulation region of the pixel 10a is the charge accumulation region of the pixel 10a. This is capacitive coupling between the connected pixel electrode 11a and the counter electrode 12b.
- capacitive coupling that affects the capacitance of the charge accumulation region of the pixel 10a is the capacitive coupling between the charge accumulation region of the pixel 10a and/or the wiring connected to the charge accumulation region and the counter electrode 12b. is a ring.
- capacitive coupling between the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b that affects the capacitance of the charge accumulation region of the pixel 10b is the charge accumulation region connected to the pixel 10b. This is capacitive coupling between the pixel electrode 11b and the counter electrode 12a.
- capacitive coupling that affects the capacitance of the charge accumulation region of the pixel 10b is the capacitive coupling between the charge accumulation region of the pixel 10b and/or the wiring connected to the charge accumulation region and the counter electrode 12a. is a ring.
- the counter electrode 12a of the first photoelectric conversion section 13a and the pixel electrode 11b of the second photoelectric conversion section 13b are arranged to face each other. Therefore, among the electrodes of the first photoelectric conversion portion 13a and the second photoelectric conversion portion 13b, the pixel electrode 11b and the counter electrode 12a are closest to each other. As a result, the effect of capacitive coupling between the pixel electrode 11b and the counter electrode 12a is increased, so that the change in the voltage applied to the counter electrode 12a tends to significantly change the capacitance of the charge storage region of the pixel 10b.
- capacitive coupling between the pixel electrode 11a and the counter electrode 12b also causes a change in the capacitance of the charge accumulation region of the pixel 10a due to switching of the voltage applied to the counter electrode 12b. Therefore, even if the switching of the bias voltage applied to the photoelectric conversion layer 15b of the second photoelectric conversion unit 13b is not performed during the reset period and readout period of the pixels 10a including the first photoelectric conversion unit 13a, the image quality does not deteriorate. can be suppressed.
- the bias voltage applied to the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b is higher than the voltage supplied from the voltage supply circuits 32a and 32b to the counter electrodes 12a and 12b. It can be changed not only by switching but also by changing the supply voltage to the pixel electrodes 11a and 11b. Specifically, the voltage supplied to the charge accumulation regions connected to the pixel electrodes 11a and 11b is changed during the reset period and the readout period.
- One example is the supply of reset voltages to charge storage regions by reset voltage sources 34a and 34b.
- the change in voltage is small compared to the case where the voltage supplied from the voltage supply circuits 32a and 32b to the counter electrodes 12a and 12b is switched, but the first photoelectric conversion section 13a and the second photoelectric conversion section Due to capacitive coupling with 13b, fluctuations in the output signal may occur in the same manner as described above. Therefore, as shown in FIG. 9, the reset period and the readout period of the pixel 10a including the first photoelectric conversion unit 13a do not overlap with the reset period and the readout period of the pixel 10b including the second photoelectric conversion unit 13b. deterioration can be suppressed.
- the exposure period of the pixels 10a belonging to the R4_a to R7_a rows is started based on the horizontal synchronization signal Hss ( time t9).
- white rectangles schematically represent the exposure period in each row.
- the exposure period of the pixel 10a is started by the voltage supply circuit 32a switching the voltage applied to the counter electrode 12a to a voltage Ve_a different from the voltage V3_a.
- the voltage Ve_a is, for example, a voltage (for example, about 10 V) such that the potential difference between the pixel electrode 11a and the counter electrode 12a is within the above-described first voltage range.
- the exposure period of the pixels 10a belonging to the R4_a-th row to the R7_a-th row ends (time t14).
- the exposure period and the non-exposure period are switched by switching the voltage applied to the counter electrode 12a between the voltage V3_a and the voltage Ve_a. That is, the exposure period is defined by switching the voltage applied between the pixel electrode 11a and the counter electrode 12a by the voltage supply circuit 32a.
- the start (time t9) and end (time t14) of the exposure period of the pixels 10a belonging to the R4_a-th to R7_a-th rows in this example are common to all the pixels 10a included in the pixel array PA. is.
- the exposure period of the pixels 10b belonging to the R0_b-th row to the R3_b-th row starts based on the horizontal synchronization signal Hss (time t15).
- the exposure period of the pixel 10b is started by the voltage supply circuit 32b switching the voltage applied to the counter electrode 12b to a voltage Ve_b different from the voltage V3_b.
- the voltage Ve_b is, for example, a voltage (for example, about 10 V) such that the potential difference between the pixel electrode 11b and the counter electrode 12b is within the above-described first voltage range.
- the exposure period of the pixels 10b belonging to the R0_b-th row to the R3_b-th row ends (time t29).
- the exposure period and the non-exposure period are switched by switching the voltage applied to the counter electrode 12b between the voltage V3_b and the voltage Ve_b. That is, the exposure period is defined by switching the voltage applied between the pixel electrode 11b and the counter electrode 12b by the voltage supply circuit 32b.
- the start (time t15) and end (time t29) of the exposure period of the pixels 10b belonging to the R0_b-th to R3_b-th rows in this example are common to all the pixels 10b included in the pixel array PA. is.
- the operation described here is an example in which driving by the global shutter method is applied to both the pixel 10a having the first photoelectric conversion unit 13a and the pixel 10b having the second photoelectric conversion unit 13b in the imaging device 100. is.
- the illumination device 200 causes the first light source 210a to emit light from the start (time t9) to the end (time t14) of the exposure period of the pixel 10a. That is, the first light source 210a of the illumination device 200 emits light during a period overlapping with the exposure period of the pixels 10a including the first photoelectric conversion units 13a. In this example, the light emission period of the first light source 210a and the exposure period of the pixel 10a are the same period. As a result, light emitted by the first light source 210a and reflected by the subject enters the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b during the exposure period of the pixel 10a.
- a white rectangle in chart (h) of FIG. 9 schematically represents the light emission period of the light source.
- a hatched rectangle in the chart (h) of FIG. 9 schematically represents a period during which the light source is extinguished.
- the illumination device 200 causes the second light source 210b to emit light from the start (time t15) to the end (time t29) of the exposure period of the pixel 10b. That is, the second light source 210b of the illumination device 200 emits light during a period overlapping with the exposure period of the pixel 10b including the second photoelectric conversion unit 13b. In this example, the light emission period of the second light source 210b and the exposure period of the pixel 10b are the same period. As a result, light emitted by the second light source 210b and reflected by the subject enters the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b during the exposure period of the pixel 10b. Also, the second light source 210b is turned off during the non-exposure period of the pixel 10b.
- the timing of light emission of the illumination device 200 is controlled by the control unit 300, for example.
- the control unit 300 acquires a signal indicating driving timing of pixels in the imaging device 100 from the imaging device 100, and controls light emission of the lighting device 200 based on the acquired signal. Further, the control unit 300 may output signals for controlling the timing of the exposure period in the imaging device 100 and the timing of the light emission period in the lighting device 200 to the imaging device 100 and the lighting device 200 .
- the illumination device 200 emits light by turning on the first light source 210a and the second light source 210b so as to synchronize with the exposure periods of the pixels 10a and 10b.
- the object is irradiated with illumination light in the wavelength range to which the first photoelectric conversion unit 13a or the second photoelectric conversion unit 13b is sensitive during the exposure period, so that the image quality of the image captured by the imaging device 100 is improved. can.
- the illumination device 200 does not emit light during the non-exposure period of each of the pixels 10a and 10b, it is possible to extend the life of the first light source 210a and the second light source 210b and reduce the energy consumption.
- the exposure period of the pixel 10a does not overlap with the exposure period of the pixel 10b. Therefore, the first light source 210a that emits light during the same period as the exposure period of the pixel 10a does not emit light during the exposure period of the pixel 10b. Therefore, the light from the first light source 210a does not affect the photoelectric conversion of the second photoelectric conversion section 13b.
- the first wavelength range is a wavelength range within the near-infrared wavelength range
- the second wavelength range is a wavelength range within the visible light wavelength range
- the first light source 210a emits near-infrared light, but the near-infrared light source emits near-infrared light.
- the emitted light may have a visible light component in part. Even in such a case, since the first light source 210a does not emit light during the exposure period of the pixel 10b, the component of light that affects the photoelectric conversion of the second photoelectric conversion unit 13b is incident on the second photoelectric conversion unit 13b. Unintended accumulation of signal charges in the pixels 10b can be suppressed. Similarly, during the exposure period of the pixel 10a, the second light source 210b that emits light during the same period as the exposure period of the pixel 10b does not emit light. As a result, unintended accumulation of signal charges in the pixels 10a can be suppressed.
- the lighting device 200 that emits light during the exposure period is not limited to the lighting device provided in the camera system 1, and may be an external lighting device. Moreover, it is not essential that the illumination device 200 emit light, and the imaging device 100 may capture an image in a state in which the illumination device 200 does not emit light.
- signal charges are read out from pixels belonging to each row of the pixel array PA based on the horizontal synchronization signal Hss.
- readout of signal charges from pixels belonging to each of rows R0_b to R3_b and rows R4_a to R7_a is sequentially performed row by row.
- a period from when a pixel belonging to a certain row is selected to when a pixel belonging to that row is selected again is sometimes referred to as a "1V period”.
- the period from time t0 to time t31 corresponds to a 1V period.
- a 1V period corresponds to, for example, one frame period.
- the 1V period is the same length as the cycle of the fall (or rise) timing of the vertical synchronization signal Vss.
- the address transistor 26b of the R0_b-th row is turned on.
- a pixel signal corresponding to the signal charge amount accumulated in the charge accumulation region of the pixel 10b during the exposure period is output to the vertical signal line 47b.
- the reset transistor 28b may be turned on to reset the pixel 10b and, if necessary, to read the pixel signal after the reset.
- the address transistor 26b and, if necessary, the reset transistor 28b are turned off.
- a similar operation is sequentially performed on the pixels 10b belonging to the R1_b-th to R3_b-th rows and the pixels 10a belonging to the R4_a-th to R7_a-th rows.
- the reading after the exposure period of the pixels 10a in the R4_a-th row to the R7_a-th row is performed in the same manner as the pixel 10b. Specifically, taking the R4_a row as an example, first, the address transistor 26a in the R4_a row is turned on. As a result, a pixel signal corresponding to the signal charge amount accumulated in the charge accumulation region of the pixel 10a during the exposure period is output to the vertical signal line 47a. Following the reading of the pixel signal, the reset transistor 28a may be turned on to reset the pixel 10a and, if necessary, to read the pixel signal after the reset.
- the address transistor 26a and, if necessary, the reset transistor 28a are turned off.
- a similar operation is sequentially performed on the pixels 10a belonging to the R5_a-th to R7_a-th rows on a row-by-row basis.
- the signal read after the exposure period and the signal read between time t0 and time t8 After reading signal charges from pixels belonging to each row of the pixel array PA after the exposure period from time t31, the signal read after the exposure period and the signal read between time t0 and time t8.
- a signal from which fixed noise has been removed can be obtained by taking the difference of . Note that when resetting is performed after the pixel signal is read out from t31 after the exposure period, the difference between the readout of the pixel signal after the reset and the readout of the pixel signal before the reset is taken to obtain fixed noise. may be obtained by removing In this case, it is not necessary to read the pixel signal after the reset between time t0 and time t8.
- the photoelectric conversion layer 15a of the first photoelectric conversion section 13a is in a state of being applied with a bias voltage within the third voltage range. . Further, during the non-exposure period of the pixel 10b, the voltage V3_b is applied to the counter electrode 12b, so that the photoelectric conversion layer 15b of the second photoelectric conversion section 13b is applied with the bias voltage in the third voltage range. It is in. Therefore, even when light is incident on the photoelectric conversion layers 15a and 15b, signal charges are hardly further accumulated in the charge accumulation regions. Therefore, the generation of noise due to unintended mixture of charges is suppressed.
- Conversion layers 15a and 15b are in a state where a bias voltage in the third voltage range is applied. In the state where the bias voltage in the third voltage range is applied, it is possible to suppress the movement of the signal charge already accumulated in the charge accumulation region to the counter electrode 12a through the photoelectric conversion layer 15a. Similarly, it is possible to suppress movement of the signal charge already accumulated in the charge accumulation region to the counter electrode 12b through the photoelectric conversion layer 15b.
- the start and end of the exposure period are controlled by the voltage Vb_a applied to the counter electrode 12a and the voltage Vb_b applied to the counter electrode 12b. That is, according to the present embodiment, a global shutter function can be realized without providing a transfer transistor or the like in each pixel 10a and each pixel 10b.
- the electronic shutter is executed by controlling the voltages Vb_a and Vb_b without transferring the signal charges via the transfer transistors, so that faster operation is possible.
- the voltage applied between the pixel electrode 11a and the counter electrode 12a by the voltage supply circuit 32a is switched between the readout period and the reset period of the pixel 10b having the second photoelectric conversion unit 13b. and during the period except As a result, due to the switching of the voltage applied between the pixel electrode 11a and the counter electrode 12a, charge accumulation in the first photoelectric conversion unit 13a, the second photoelectric conversion unit 13b, the signal detection circuit 14b, and the pixel 10b Due to capacitive coupling with the region, the capacitance of the charge accumulation region in which the signal charge generated by the second photoelectric conversion unit 13b is accumulated does not fluctuate during the readout period and reset period of the pixel 10b. Therefore, even when the imaging device 100 includes two stacked photoelectric conversion units, image quality deterioration of the imaging device 100 can be suppressed.
- the exposure period of the pixel 10a is shorter than the exposure period of the pixel 10b.
- the first photoelectric conversion unit 13a of the pixel 10a has sensitivity in the near-infrared wavelength region, so dark current is likely to occur due to thermal excitation. . Therefore, since the exposure period of the pixel 10a is shorter than the exposure period of the pixel 10b, it is possible to reduce the influence of dark current and suppress deterioration of image quality.
- the light emission period of the illumination device 200 can be shortened, so power consumption can be reduced and the life of the light source can be lengthened.
- the exposure period of the pixel 10a and the exposure period of the pixel 10b do not overlap, but this is not the only option.
- the exposure period of the pixel 10a and the exposure period of the pixel 10b may overlap.
- the exposure period of the pixel 10a and the exposure period of the pixel 10b may be the same period.
- reading and resetting of the pixels belonging to each of the R0_b-th to R3_b-th rows and the R4_a-th to R7_a-th rows are sequentially performed row by row, but the present invention is not limited to this.
- the reading and resetting of the pixels 10b on the R0_b-th to R3_b-th rows and the reading and resetting of the pixels 10a on the R4_a-th to R7_a-th rows overlap if the circuits for reading are configured independently. It may be done during the period.
- At least one of the first light source 210a and the second light source 210b may not emit light.
- the first photoelectric conversion unit 13a has sensitivity in the near-infrared wavelength region and the second photoelectric conversion unit 13b has sensitivity in the visible light wavelength region
- imaging using the second photoelectric conversion unit 13b is performed under ambient light. is easy to use. Therefore, only the first light source 210a may be used and the second light source 210b may not emit light.
- the operation example 1 described above is an operation related to effective pixels for outputting an image, and switching of the voltages applied to the counter electrodes 12a and 12b is performed during the readout period and the reset period of the ineffective pixels. good too.
- the switching of the voltage applied between the pixel electrode 11a and the counter electrode 12a can affect the number of pixels including photoelectric conversion units other than the first photoelectric conversion units 13a.
- the imaging device 110 operates as it does during periods other than the readout period and the reset period.
- FIG. 10 is a diagram for explaining operation example 2 of the imaging device according to the present embodiment. Parts (a) to (g) of FIG. 10 show the same items as parts (a) to (g) of FIG.
- operation example 2 first, resetting of the charge accumulation region of each pixel 10b in the pixel array PA and readout of pixel signals after resetting are performed. For example, as shown in FIG. 10, based on the vertical synchronization signal Vss, resetting of the plurality of pixels 10b belonging to the R0_b-th row is started (time t0). In synchronization with the horizontal synchronization signal Hss, resetting and reading of the pixels 10b belonging to each row from the R0_b-th row to the R3_b-th row are sequentially performed row by row.
- the potential difference between the pixel electrode 11a and the counter electrode 12a is the voltage V3_a that is within the third voltage range described above. is applied to the counter electrode 12a from the voltage supply circuit 32a. Therefore, switching of the voltage applied to the photoelectric conversion layer 15a of the first photoelectric conversion unit 13a by the voltage supply circuit 32a is not performed during the reset period and readout period of the pixel 10b including the second photoelectric conversion unit 13b.
- the capacitance of the charge accumulation region is increased by capacitive coupling between the first photoelectric conversion unit 13a, the second photoelectric conversion unit 13b, the signal detection circuit 14b, and the charge accumulation region of the pixel 10b. No fluctuation occurs, and deterioration of image quality can be suppressed.
- the voltage supply circuit 32b switches the voltage applied to the counter electrode 12b to the voltage Ve_b different from the voltage V3_b based on the horizontal synchronization signal Hss. , start the exposure period of the pixels 10b belonging to the R0_b-th row to the R3_b-th row (time t5).
- resetting of the charge accumulation regions of the pixels 10a in the pixel array PA and readout of pixel signals after the resetting are performed.
- resetting of the plurality of pixels 10a belonging to the R4_a-th row is started based on the horizontal synchronization signal Hss (time t8).
- Hss horizontal synchronization signal
- resetting and readout of the pixels 10a belonging to each row from the R4_a-th row to the R7_a-th row are sequentially performed row by row.
- the voltage Ve_b is such that the potential difference between the pixel electrode 11b and the counter electrode 12b is within the first voltage range described above. is applied to the counter electrode 12b from the voltage supply circuit 32b. Therefore, switching of the voltage applied to the photoelectric conversion layer 15b of the second photoelectric conversion unit 13b by the voltage supply circuit 32b is not performed during the reset period and readout period of the pixels 10a including the first photoelectric conversion unit 13a.
- the capacitance fluctuation of the charge accumulation region due to capacitive coupling between the first photoelectric conversion unit 13a, the signal detection circuit 14a, the charge accumulation region of the pixel 10a and the second photoelectric conversion unit 13b. does not occur, and deterioration of image quality can be suppressed.
- the voltage supply circuit 32a switches the voltage applied to the counter electrode 12a to the voltage Ve_a different from the voltage V3_a based on the horizontal synchronization signal Hss. , start the exposure period of the pixels 10a belonging to the R4_a-th row to the R7-a-th row (time t13). Then, the voltage supply circuit 32a switches the voltage applied to the counter electrode 12a to the voltage V3_a again, thereby ending the exposure period of the pixels 10a belonging to the R4_a-th row to the R7_a-th row (time t18).
- readout of the signal charge of each pixel 10a in the pixel array PA is further performed during the exposure period of the pixel 10b.
- readout of signal charges from the pixels 10a belonging to each of the R4_a-th to R7_a-th rows is sequentially performed on a row-by-row basis.
- a pixel signal corresponding to the amount of charge accumulated in the charge accumulation region of the pixel 10a during the exposure period of the pixel 10b is output to the vertical signal line 47a.
- the pixel 10a following the readout of the pixel signal, the pixel 10a may be reset and, if necessary, the pixel signal after the reset may be readout.
- the difference between the signal read after the exposure period and the signal read between time t8 and time t12 is obtained.
- a signal with fixed noise removed is obtained.
- the voltage Ve_b is applied from the voltage supply circuit 32b to the counter electrode 12b also during the readout period (and reset period) of the pixel 10a from time t20 to t24. Therefore, switching of the voltage applied to the photoelectric conversion layer 15b of the second photoelectric conversion unit 13b by the voltage supply circuit 32b is not performed during the reset period and readout period of the pixel 10a including the first photoelectric conversion unit 13a.
- the voltage supply circuit 32b switches the voltage applied to the counter electrode 12b to the voltage V3_b again, thereby ending the exposure period of the pixels 10b belonging to the R0_b-th to R3_b-th rows (time t29).
- the signal charges of all the rows to which the pixels 10b belong are read out and reset.
- the readout of signal charges from the pixels 10b belonging to the rows R0_b to R3_b is sequentially performed row by row.
- a pixel signal corresponding to the amount of charge accumulated in the charge accumulation region of the pixel 10b during the exposure period is output to the vertical signal line 47b.
- the pixel 10b may be reset and, if necessary, the pixel signal after the reset may be read out.
- the difference between the signal read after the exposure period and the signal read between time t0 and time t4 is obtained. A signal with fixed noise removed is obtained.
- the exposure period of the pixel 10a is shorter than the exposure period of the pixel 10b, and the exposure period and readout period of the pixel 10a are included in the exposure period of the pixel 10b.
- the exposure period of the pixels 10b can be lengthened without lengthening one frame period, and the sensitivity at the time of imaging using the pixels 10b can be increased.
- the second photoelectric conversion unit 13b enables imaging with sufficient sensitivity.
- the second photoelectric conversion unit 13b has sensitivity in the visible light wavelength region, the sensitivity of imaging with visible light can be increased, and the image quality can be improved.
- the exposure period and the readout period of the pixel 10b are included in this order within the exposure period of the pixel 10b having the second photoelectric conversion unit 13b.
- the period from exposure to readout of the pixel 10a can be shortened. Therefore, unintended charge accumulation due to parasitic sensitivity is suppressed. Therefore, it is possible to improve the image quality of the image captured using the first photoelectric conversion unit 13a.
- the reset period before the exposure period of the pixel 10b is also included in the exposure period of the pixel 10b. That is, the exposure period of the pixel 10b having the second photoelectric conversion unit 13b includes the reset period, the exposure period and the readout period of the pixel 10a in this order.
- the pixel 10a is reset and read out during the exposure period of the pixel 10b, the period from the reset before the exposure period of the pixel 10a to the readout after the exposure period can be shortened. Therefore, unintended charge accumulation due to parasitic sensitivity is further suppressed. Therefore, it is possible to improve the image quality of the image captured using the first photoelectric conversion unit 13a.
- the exposure period of the pixel 10a is also shortened, an effect similar to that of the operation example 1 described above can be obtained.
- the illumination device 200 may cause the first light source 210a to emit light during a period that overlaps with the exposure period of the pixel 10a. Also, the illumination device 200 may cause the second light source 210b to emit light during a period that overlaps with the exposure period of the pixel 10b.
- the timing of the start and end of the exposure period of the pixel 10b is not limited to the above example.
- the exposure period of pixel 10b may start after time t12 and not overlap with the readout and reset periods of pixel 10a from time t8 to t12.
- the exposure period of the pixel 10b may end before time t20 and may not overlap with the readout period (and reset period) of the pixel 10a from time t20 to t24.
- FIG. 11 is a diagram for explaining a comparative example of the operation of the imaging device. Parts (a) to (g) of FIG. 11 show the same items as parts (a) to (g) of FIG.
- resetting of the charge accumulation regions of each pixel 10a and each pixel 10b in the pixel array PA and readout of pixel signals after resetting are performed. For example, as shown in FIG. 11, based on the vertical synchronization signal Vss, resetting of the plurality of pixels 10b belonging to the R0_b-th row is started (time t0). In synchronization with the horizontal synchronizing signal Hss, resetting and readout of pixels belonging to each of the R0_b-th to R3_b-th rows and the R4_a-th to R7_a-th rows are sequentially performed row by row.
- the voltage supply circuit 32b applies voltage to the counter electrode 12b.
- the voltage to be applied to the voltage Ve_b different from the voltage V3_b the exposure period of the pixels 10b belonging to the R0_b-th row to the R3_b-th row is started (time t5). Therefore, in this example, the voltage applied to the photoelectric conversion layer 15b is switched during the period in which the pixels 10a belonging to the R4_a to R5_a rows are reset and read out.
- the voltage V3_b is applied to the counter electrode 12b during the resetting and reading of the pixels 10a belonging to the R4_a row.
- the voltage Ve_b is applied to the counter electrode 12b during the resetting and reading of the pixels 10a belonging to the R5_a row. Therefore, due to capacitive coupling between the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b, the capacitance of the charge accumulation region of the pixel 10a changes, and the pixel 10a belonging to the R4_a row and the pixel 10a belonging to the R5_a row change. , the output signal fluctuates regardless of the amount of signal charge accumulated in the charge accumulation region. For example, an output step occurs between the pixel 10a belonging to the R4_a-th row and the pixel 10a belonging to the R5_a-th row, degrading the image quality.
- the voltage supply circuit 32a changes the voltage applied to the counter electrode 12a to the voltage Ve_a different from the voltage V3_a based on the horizontal synchronization signal Hss. By switching, the exposure period of the pixels 10a belonging to the R4_a-th row to the R7_a-th row is started (time t9).
- the voltage supply circuit 32b switches the voltage applied to the counter electrode 12b to the voltage V3_b again, thereby ending the exposure period of the pixels 10b belonging to the R0_b-th row to the R3_b-th row (time t29).
- signal charges are read out from the pixels belonging to each row of the pixel array PA.
- readout of signal charges from pixels belonging to each of rows R0_b to R3_b and rows R4_a to R7_a is sequentially performed row by row.
- the voltage supply circuit 32a switches the voltage applied to the counter electrode 12a to the voltage V3_a again, so that the R4_a row , the exposure period of the pixels 10a belonging to the R7_a row ends (time t33). Therefore, in this example, the voltage applied to the photoelectric conversion layer 15a is switched in the middle of the period during which the pixels 10b belonging to the R1_b-th row to the R2_b-th row are read out. Specifically, the voltage Ve_a is applied to the counter electrode 12a during readout of the pixels 10b belonging to the R1_b-th row.
- the voltage V3_a is applied to the counter electrode 12a. Therefore, due to capacitive coupling between the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b, the capacitance of the charge accumulation region of the pixel 10b changes, and the pixel 10b belonging to the R1_b row and the pixel 10b belonging to the R2_b row change. , the output signal fluctuates regardless of the amount of signal charge accumulated in the charge accumulation region. For example, an output step occurs between the pixel 10b belonging to the R1_b-th row and the pixel 10b belonging to the R2_b-th row, deteriorating the image quality.
- the voltage applied to the photoelectric conversion layer 15a of the first photoelectric conversion unit 13a is switched during the reset period and the readout period of the pixels 10b including the second photoelectric conversion unit 13b.
- the voltage applied to the photoelectric conversion layer 15b of the second photoelectric conversion unit 13b is switched during the reset period and the readout period of the pixels 10a including the first photoelectric conversion unit 13a. Therefore, such voltage switching causes the capacitance of the charge accumulation regions of the pixels 10a and 10b to change during the reset period and the readout period.
- switching the voltage applied to the photoelectric conversion layer 15a of the first photoelectric conversion unit 13a resets the pixel 10b including the second photoelectric conversion unit 13b.
- the switching of the voltage applied to the photoelectric conversion layer 15b of the second photoelectric conversion unit 13b is not performed during the reset period and the readout period of the pixel 10a including the first photoelectric conversion unit 13a. . Therefore, deterioration of image quality due to a change in capacitance of the charge accumulation region as in the comparative example does not occur, and deterioration of image quality of the imaging device 100 can be suppressed.
- the switching of the voltage applied by the voltage supply circuit 32a and the switching of the voltage applied by the voltage supply circuit 32b are performed to define the exposure period, but the present invention is not limited to this.
- the switching of the voltage applied by the voltage supply circuit 32a and the switching of the voltage applied by the voltage supply circuit 32b may be performed, for example, to change the sensitivity during the exposure period.
- the voltage supply circuit 32a switches the voltage to be applied between the voltage V3_a and the voltage Ve_b, but it may switch between three or more values.
- the voltage supply circuit 32b may switch the applied voltage among three or more values.
- the imaging device 100 drives both the pixels 10a and 10b by the global shutter method, but the present invention is not limited to this.
- the imaging device 100 may switch driving of at least one of the pixels 10a and 10b from the global shutter method to the rolling shutter method according to the subject.
- the voltage applied to the counter electrode 12a by the voltage supply circuit 32a can be fixed at the voltage Ve_a during both the exposure period and the non-exposure period.
- the exposure period can be defined by the time from the reset timing of the charge storage region including the charge storage node 41a to the signal readout.
- the voltage applied to the counter electrode 12b by the voltage supply circuit 32b can be fixed at the voltage Ve_b during both the exposure period and the non-exposure period.
- the exposure period can be defined by the time from the reset timing of the charge storage region including the charge storage node 41b to the signal readout.
- the circuit connected to the pixel 10a and the circuit connected to the pixel 10b may be partly shared.
- at least one of the voltage supply circuits 32a and 32b, the reset voltage sources 34a and 34b, the vertical scanning circuits 36a and 36b, the horizontal signal readout circuits 38a and 38b, and the power supply lines 40a and 40b are connected to both the pixels 10a and 10b. may be a single shared circuit connected to the
- the signal detection circuit 14a and the signal detection circuit 14b may share some circuit elements.
- the signal detection circuit 14a and the signal detection circuit 14b share a circuit element including a signal detection transistor or an address transistor by having a switch or the like that can switch the connection between the charge storage node 41a and the charge storage node 41b. may be
- each of the signal detection transistors 24a and 24b, the address transistors 26a and 26b, and the reset transistors 28a and 28b are N-channel MOSFETs, but this is not the only option. At least one of signal detection transistors 24a and 24b, address transistors 26a and 26b and reset transistors 28a and 28b may be P-channel MOSFETs. At least one of signal detection transistors 24a and 24b, address transistors 26a and 26b and reset transistors 28a and 28b may be other transistors such as bipolar transistors instead of field effect transistors.
- each of the first photoelectric conversion unit 13a and the second photoelectric conversion unit 13b has a structure including a pair of electrodes and a photoelectric conversion layer sandwiched between the pair of electrodes. Not exclusively.
- one of the first photoelectric conversion unit 13 a and the second photoelectric conversion unit 13 b may have a photodiode provided on the semiconductor substrate 20 .
- FIG. 12 is a schematic diagram showing an exemplary circuit configuration of a pixel including a second photoelectric conversion unit and peripheral circuits in an imaging device according to a modification.
- the description of the imaging device 500 according to the modification below the description will focus on the differences from the imaging device 100 according to the embodiment, and the description of the common points will be omitted or simplified.
- the imaging device 500 according to the modification differs from the imaging device 100 according to the embodiment in that the pixels 510b are provided instead of the pixels 10b and the voltage supply circuit 32b is not provided.
- the pixel 510b has a second photoelectric conversion unit 513b and a charge storage node 541b instead of the second photoelectric conversion unit 13b and the charge storage node 41b of the pixel 10b, and additionally has a transfer transistor 25b.
- the pixel 510b is an example of a second pixel.
- An imaging device 500 according to a modification is provided in the camera system 1 instead of the imaging device 100, for example.
- the imaging device 500 includes a pixel array PA including a plurality of pixels 510b arranged two-dimensionally.
- the circuit configuration of the plurality of pixels 10a of the imaging device 500 is, for example, the same as that of the imaging device 100, and the configuration shown in FIG. 3A is applicable.
- Each pixel 510b has a second photoelectric conversion unit 513b, a signal detection circuit 14b, a transfer transistor 25b and a reset transistor 28b.
- the second photoelectric conversion unit 513b has a photodiode provided on the semiconductor substrate 20 and receives incident light to generate signal charges.
- the second photoelectric conversion unit 513b has sensitivity to, for example, a wavelength range within the visible light wavelength range.
- the signal detection circuit 14b detects signal charges generated by the second photoelectric conversion unit 513b.
- the transfer transistor 25b may be a field effect transistor. An example in which an N-channel MOSFET is applied as the transfer transistor 25b will be described below unless otherwise specified. Note that the transfer transistor 25b may be a P-channel MOSFET. Also, the transfer transistor 25b may be another transistor such as a bipolar transistor instead of a field effect transistor.
- the input terminal of the transfer transistor 25b is electrically connected to the second photoelectric conversion section 513b. Specifically, the input terminal of the transfer transistor 25b is connected to the cathode electrode of the photodiode of the second photoelectric conversion unit 513b.
- the output terminal of the transfer transistor 25b is connected to the charge storage node 541b. That is, the second photoelectric conversion unit 513b is connected to the charge storage node 541b via the transfer transistor 25b.
- a control terminal of the transfer transistor 25b is connected to the transfer control line 43b.
- the signal charge generated by the second photoelectric conversion unit 513b and accumulated in the second photoelectric conversion unit 513b is transferred to the charge accumulation region including the charge accumulation node 541b.
- a charge accumulation region including the charge accumulation node 541b accumulates signal charges transferred from the second photoelectric conversion unit 513b.
- the transfer control line 43b is connected to the vertical scanning circuit 36b for each pixel row. Therefore, when the vertical scanning circuit 36b applies a predetermined voltage to the transfer control line 43b, the signal charges of the second photoelectric conversion units 513b of the plurality of pixels 510b arranged in each row are transferred to the charge storage node 541b in units of rows. It is possible to
- the control terminal of the signal detection transistor 24b is connected to the charge accumulation node 541b.
- the signal detection transistor 24b amplifies and outputs the signal charge transferred from the second photoelectric conversion unit 513b to the charge accumulation region including the charge accumulation node 541b.
- reset transistor 28b is connected between reset voltage line 44b and charge storage node 541b.
- the control terminal of the reset transistor 28b is connected to the reset control line 48b, and the potential of the charge storage node 541b can be reset to the reset voltage Vr by controlling the potential of the reset control line 48b. Further, when the transfer transistor 25b is on, the potential of the second photoelectric conversion unit 513b is reset at the same time as the charge storage node 541b.
- FIG. 13 is a cross-sectional view schematically showing exemplary cross-sectional structures of pixels 10a and 510b according to the modification.
- the second photoelectric conversion section 513b and the transfer transistor 25b are formed on the semiconductor substrate 20.
- Signal detection transistor 24b, address transistor 26b and reset transistor 28b are formed on semiconductor substrate 20 at positions not shown in the cross section shown in FIG.
- the semiconductor substrate 20 has impurity regions 25d and 513s.
- impurity regions 25d and 513s are N-type regions.
- the impurity regions 25d and 513s are diffusion layers formed in the semiconductor substrate 20, for example.
- the second photoelectric conversion unit 513b is, for example, an embedded silicon photodiode formed in the semiconductor substrate 20 and including an impurity region 513s.
- the impurity region 513s is provided for each pixel 510b.
- the transfer transistor 25b includes an impurity region 25d, a portion of the impurity region 513s, and a gate electrode 25g connected to the transfer control line 43b (see FIG. 12) not shown in FIG.
- Gate electrode 25g is formed using a conductive material.
- the conductive material is, for example, polysilicon imparted with conductivity by being doped with impurities, but may also be a metal material.
- a contact plug 57b and a wiring 58b are formed in the interlayer insulating layer 50.
- the contact plug 57b is made of, for example, polysilicon to which conductivity is imparted by being doped with impurities.
- the wiring 58b is made of metal such as copper, for example.
- Impurity region 25d is connected to one end of contact plug 57b.
- the other end of the contact plug 57b is connected to the wiring 58b.
- Contact plug 57b and interconnection 58b form part of charge storage node 541b (see FIG. 12).
- Wiring 58b may be part of wiring layer 56b.
- the wiring 58b, the contact plug 57b, and the impurity region 25d function as a charge accumulation region of the pixel 510b to which the signal charge of the second photoelectric conversion unit 513b is transferred.
- the first photoelectric conversion section 13a is stacked above the second photoelectric conversion section 513b with the interlayer insulating layer 50 interposed therebetween.
- the first photoelectric conversion unit 13a overlaps the charge accumulation region connected to the second photoelectric conversion unit 513b in plan view.
- the first photoelectric conversion unit 13a and the charge storage region connected to the second photoelectric conversion unit 513b are electrically insulated by the interlayer insulating layer 50, but the counter electrode 12a of the first photoelectric conversion unit 13a and the like are electrically insulated.
- capacitive coupling affects the capacitance of the charge storage region connected to the second photoelectric conversion unit 513b.
- the voltage applied to the first photoelectric conversion unit 13a by the voltage supply circuit 32a is switched at appropriate timing, so image quality deterioration due to the influence of such capacitive coupling can be suppressed. Details of the operation of the imaging device 500 will be described later.
- the pixel electrode 11a of the first photoelectric conversion unit 13a in the imaging device 500 is, for example, a transparent electrode.
- the pixel electrode 11a is preferably a transparent electrode. If the pixel electrode 11a does not overlap the second photoelectric conversion portion 513b in plan view, the pixel electrode 11a may be an opaque electrode made of metal or the like.
- Light transmitted through the first photoelectric conversion unit 13a and the interlayer insulating layer 50 is incident on the second photoelectric conversion unit 513b.
- the first photoelectric conversion section 13a and the interlayer insulating layer 50 transmit at least part of the light of the wavelength to which the second photoelectric conversion section 513b is sensitive.
- the operation example described below is an operation example when the imaging device 500 acquires an image.
- the differences from the operation example of the image pickup apparatus 100 will be mainly explained, and the explanation of the common points will be omitted or simplified.
- FIG. 14 is a diagram for explaining an operation example of the imaging device 500 according to the modification.
- Parts (a), (b) and (e) to (h) of FIG. 14 show the same items as parts (a), (b) and (e) to (h) of FIG. .
- the graph of part (c) of FIG. 14 shows an example of the change over time of the voltage Vtg applied to the control terminal of the transfer transistor 25b through the transfer control line 43b.
- the transfer transistor 25b is off when the voltage Vtg applied to the control terminal is VL, and is on when the voltage Vtg applied to the control terminal is VH.
- the signal readout period and exposure period of the pixel 10a are the same timings as the pixel 10a in the operation example 1 of the imaging device 100.
- the signal readout period and exposure period of the pixel 510b are the same timings as the pixel 10b in the operation example 1 of the imaging apparatus 100.
- the same operation as in operation example 1 of the imaging apparatus 100 described using FIG. 9 is performed. Also, until time t14, the voltage Vtg applied to the control terminal of the transfer transistor 25b is the voltage VL.
- the exposure period of the pixels 510b belonging to the R0_b-th row to the R3_b-th row starts based on the horizontal synchronization signal Hss (time t15).
- the exposure period of the pixel 510b is started by temporarily switching the voltage Vtg applied to the control terminal of the transfer transistor 25b from the voltage VL to the voltage VH by the vertical scanning circuit 36b.
- the transfer transistor 25b is temporarily turned on.
- the reset transistor 28b is also turned on, and the potentials of the charge accumulation region of the pixel 510b and the second photoelectric conversion unit 513b are reset.
- the signal charge generated by the second photoelectric conversion unit 513b receiving light is accumulated in the second photoelectric conversion unit 513b without being transferred to the charge accumulation node 541b.
- Reset transistor 28b is also turned off during the exposure period of pixel 510b. In the example shown in FIG. 14, the exposure period starts at the timing when the transfer transistor 25b is turned on. good.
- the vertical scanning circuit 36b again temporarily switches the voltage Vtg applied to the control terminal of the transfer transistor 25b from the voltage VL to the voltage VH, thereby ending the exposure period of the pixel 510b (time t29).
- the transfer transistor 25b is temporarily turned on, and the signal charge accumulated in the second photoelectric conversion unit 513b is transferred to the charge accumulation region including the charge accumulation node 541b via the transfer transistor 25b.
- the reset transistor 28b is off, and the signal charge transferred from the second photoelectric conversion unit 513b to the charge accumulation region of the pixel 510b and accumulated in the charge accumulation region is stored in the pixel.
- the signals are sequentially read out during the signal readout period of 510b. In the example shown in FIG. 14, the exposure period ends when the transfer transistor 25b is turned off after being turned on. good.
- the voltage supply circuit 32a for defining the exposure period of the pixel 10a applies voltage between the pixel electrode 11a and the counter electrode 12a. The switching of the voltage is performed during a period other than the readout period and the reset period of the pixel 510b.
- the imaging device 500 can suppress image quality deterioration.
- the imaging device according to the present disclosure is applicable to image sensors, for example.
- the imaging device according to the present disclosure can be used for medical cameras, robot cameras, security cameras, cameras mounted on vehicles, and the like.
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
撮像装置は、第１画素と、第２画素と、第１電圧供給回路とを備える。第１画素は、第１光電変換部と、第１光電変換部に接続された第１信号検出回路と、を含む。第２画素は、第１光電変換部に積層された第２光電変換部と、第２光電変換部に接続された第２信号検出回路と、を含む。第１電圧供給回路は、第１光電変換部に電圧を供給する。第１光電変換部は、第１画素電極と、第１画素電極に対向する第１対向電極と、第１画素電極と第１対向電極との間に位置する第１光電変換層と、を含む。第１電圧供給回路が第１画素電極と第１対向電極との間に印加する電圧は、１フレーム期間のうちの、第２光電変換部１３ｂの読み出し期間とリセット期間とを除く期間に、複数の電圧の間で切り替えられる。
Description
本開示は、撮像装置およびカメラシステムに関する。
従来、光電変換を利用したイメージセンサが知られている。例えば、フォトダイオードを有するＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサが広く用いられている。ＣＭＯＳ型イメージセンサは、低消費電力および画素ごとのアクセスが可能という特長を有する。ＣＭＯＳ型イメージセンサには、一般的に、画素アレイの行ごとに露光および信号電荷の読み出しを順次に行う、いわゆるローリングシャッタ方式が、信号の読み出し方式として適用される。
ローリングシャッタ方式においては、露光の開始および終了が画素アレイの行ごとに異なる。そのため、高速で移動する物体を撮像したときに、物体の像として歪んだ像が得られたり、フラッシュを使用したときに、画像内で明るさの差が生じたりすることがある。このような事情から、画素アレイ中の全画素において露光の開始および終了を共通とする、いわゆるグローバルシャッタ機能の要求がある。
例えば、特許文献１には、回路部と光電変換部とを分離した積層構造のイメージセンサにおいて、光電変換部に供給する電圧を変化させることで、光電変換部から電荷蓄積領域への信号電荷の移動を制御し、グローバルシャッタ機能を実現する方法が開示されている。
また、特許文献２には、複数の光電変換部を積層させることで、各色の信号を取り出すことが可能であり、それぞれの光電変換部と接続する回路を分離することで、それぞれの信号読み出しを個別に制御することが可能である技術が開示されている。
また、特許文献３には、可視光と近赤外線とを撮像する目的で光電変換層を積層させ、それぞれの光電変換層からの信号を別々に取り出す技術が開示されている。
本開示では、複数の光電変換部を備える場合において、画質劣化を抑制できる撮像装置およびカメラシステムを提供する。
本開示の一様態に係る撮像装置は、第１画素と、第２画素と、第１電圧供給回路と、を備える。前記第１画素は、光電変換により信号電荷を生成する第１光電変換部と、前記第１光電変換部に接続された第１信号検出回路と、を含む。前記第２画素は、前記第１光電変換部に積層され、光電変換により信号電荷を生成する第２光電変換部と、前記第２光電変換部に接続された第２信号検出回路と、を含む。前記第１電圧供給回路は、前記第１光電変換部に電圧を供給する。前記第１光電変換部は、第１画素電極と、前記第１画素電極に対向する第１対向電極と、前記第１画素電極と前記第１対向電極との間に位置する第１光電変換層と、を含む。前記第１電圧供給回路が前記第１画素電極と前記第１対向電極との間に印加する電圧は、１フレーム期間のうちの、前記第２光電変換部の読み出し期間とリセット期間とを除く期間に、複数の電圧の間で切り替えられる。
本開示の一態様に係るカメラシステムは、上記撮像装置と、前記第１光電変換部および前記第２光電変換部のうちの少なくとも一方が感度を有する波長域に発光ピークを含む光を発する照明装置と、を備える。前記照明装置は、前記第１光電変換部および前記第２光電変換部のうちの前記少なくとも一方の露光期間と重なる期間に前記光を発する。
本開示によれば、画質劣化を抑制できる撮像装置およびカメラシステムを提供できる。
（本開示の一態様を得るに至った経緯）
本開示の実施の形態を具体的に説明するのに先立ち、本開示の一態様を得るに至った経緯について説明する。本願発明者らは、積層された複数の光電変換部を備える撮像装置において、以下の課題が生じることを見出した。
本開示の実施の形態を具体的に説明するのに先立ち、本開示の一態様を得るに至った経緯について説明する。本願発明者らは、積層された複数の光電変換部を備える撮像装置において、以下の課題が生じることを見出した。
複数の光電変換部に対して少なくとも一部の画素回路が分離されている場合において、グローバルシャッタ機能を実現しようとする場合など、光電変換部に供給する電圧を変化させる場合、一方の光電変換部に対して供給する電圧の変化により、一方の光電変換部と、他方の光電変換部、他方の光電変換部に接続する信号検出回路および他方の光電変換部に接続する電荷蓄積領域の少なくともいずれかとの容量カップリングによる影響を受けて、他方の光電変換部に接続される電荷蓄積領域の容量が変動し、画質劣化を起こす。特に、電荷蓄積領域から信号を読み出す期間および電荷蓄積領域の電位をリセットする期間に、電荷蓄積領域の容量が変動すると、画質への影響が大きい。
本開示は、このような知見に基づきなされたものであり、複数の光電変換部を備える撮像装置において、特定のタイミングで光電変換部に印加する電圧を変更しないことで、一方の光電変換部と、他方の光電変換部、他方の光電変換部に接続する信号検出回路および他方の光電変換部に接続する電荷蓄積領域の少なくともいずれかとの容量カップリングの影響を抑制し、画質劣化を抑制できる撮像装置およびカメラシステムを提供する。以下で、詳細に説明する。
（本開示の概要）
本開示の概要として、本開示に係る撮像装置およびカメラシステムの例を以下に示す。
本開示の概要として、本開示に係る撮像装置およびカメラシステムの例を以下に示す。
本開示の第１様態に係る撮像装置は、第１画素と、第２画素と、第１電圧供給回路と、を備える。前記第１画素は、光電変換により信号電荷を生成する第１光電変換部と、前記第１光電変換部に接続された第１信号検出回路と、を含む。前記第２画素は、前記第１光電変換部に積層され、光電変換により信号電荷を生成する第２光電変換部と、前記第２光電変換部に接続された第２信号検出回路と、を含む。前記第１電圧供給回路は、前記第１光電変換部に電圧を供給する。前記第１光電変換部は、第１画素電極と、前記第１画素電極に対向する第１対向電極と、前記第１画素電極と前記第１対向電極との間に位置する第１光電変換層と、を含む。前記第１電圧供給回路が前記第１画素電極と前記第１対向電極との間に印加する電圧は、１フレーム期間のうちの、前記第２光電変換部の読み出し期間とリセット期間とを除く期間に、複数の電圧の間で切り替えられる。
このような、複数の光電変換部を有する撮像装置においては、第１光電変換部と、第２光電変換部、第２信号検出回路および第２光電変換部で生成した信号電荷を蓄積する領域の少なくともいずれかとの間に容量カップリングが生じる。第１光電変換部に印加される電圧の切替が、第２光電変換部の読み出し期間およびリセット期間に行われないことで、第２光電変換部が生成する信号電荷を蓄積するための容量の変化が読み出し期間およびリセット期間に生じない。そのため、読み出し期間およびリセット期間において第２信号検出回路の出力信号が変動せず、第１光電変換部と、第２光電変換部、第２信号検出回路および第２光電変換部で生成した信号電荷を蓄積する領域の少なくともいずれかとの容量カップリングによる画質劣化を抑制することができる。
また、例えば、本開示の第２態様に係る撮像装置は、第１態様に係る撮像装置であって、前記第１画素および前記第２画素はそれぞれ、有効画素であってもよい。
これにより、出力信号に直接影響する有効画素において、上記の容量カップリングの影響を抑制できる。
また、例えば、本開示の第３態様に係る撮像装置は、第１態様または第２態様に係る撮像装置であって、前記第１光電変換部の感度は、前記第１画素電極と前記第１対向電極との間に印加される前記電圧が前記複数の電圧の間で切り替えられることにより可変であってもよい。
これにより、第１光電変換部を用いた撮像時の感度を、印加する電圧の切替だけで調整できる。
また、例えば、本開示の第４態様に係る撮像装置は、第３態様に係る撮像装置であって、前記第１光電変換部は、前記第１画素電極と前記第１対向電極との間に印加される前記電圧が前記複数の電圧の間で切り替えられることにより露光期間が規定されるグローバルシャッタ方式で駆動してもよい。
これにより、第１光電変換部を用いた撮像時における高速物体の画像ゆがみを抑制できる。
また、例えば、本開示の第５態様に係る撮像装置は、第１または第２態様に係る撮像装置であって、さらに、前記第２光電変換部に電圧を供給する第２電圧供給回路を備えてもよい。前記第２光電変換部は、第２画素電極と、前記第２画素電極に対向する第２対向電極と、前記第２画素電極と前記第２対向電極との間に位置する第２光電変換層と、を含んでもよい。前記第２光電変換部の感度は、前記第２電圧供給回路が前記第２画素電極と前記第２対向電極との間に印加する電圧が複数の電圧の間で切り替えられることにより可変であってもよい。前記第２光電変換部は、前記第２画素電極と前記第２対向電極との間に印加される前記電圧が前記複数の電圧の間で切り替えられることにより露光期間が規定されるグローバルシャッタ方式で駆動してもよい。
これにより、第２光電変換部を用いた撮像時における高速物体の画像ゆがみを抑制できる。
また、例えば、本開示の第６態様に係る撮像装置は、第１態様から第５態様のいずれか１つに係る撮像装置であって、前記第２光電変換部の露光期間内に、前記第１光電変換部の露光期間および読み出し期間が含まれてもよい。
これにより、１フレーム期間を長くすることなく、第２光電変換部の露光期間を長くすることができ、第２光電変換部を用いた撮像時における感度を高めることができる。
また、例えば、本開示の第７態様に係る撮像装置は、第１態様から第６態様のいずれか１つに係る撮像装置であって、前記第２光電変換部の露光期間内に、前記第１光電変換部の露光期間および読み出し期間がこの順で含まれてもよい。
これにより、第１光電変換部の露光期間から読み出し期間までの間隔を短くできる。そのため、例えば、第１光電変換部を用いた撮像時において、暗電流の影響を小さくして、画質の劣化を抑制できる。また、例えば、第１光電変換部を用いた撮像時において、露光期間以外の期間における意図しない寄生感度による画質の劣化を抑制できる。
また、例えば、本開示の第８態様に係る撮像装置は、第７態様に係る撮像装置であって、前記第２光電変換部の前記露光期間内に、前記第１光電変換部のリセット期間、前記露光期間および前記読み出し期間がこの順で含まれてもよい。
これにより、第１光電変換部のリセット期間から読み出し期間までの間隔を短くできる。そのため、例えば、第１光電変換部を用いた撮像時において、暗電流の影響を小さくして、画質の劣化を抑制できる。また、例えば、第１光電変換部を用いた撮像時において、露光期間以外の期間における意図しない寄生感度による画質の劣化をさらに抑制できる。
また、例えば、本開示の第９態様に係る撮像装置は、第１態様から第８態様のいずれか１つに係る撮像装置であって、前記第１光電変換部および前記第２光電変換部に積層された第３光電変換部と、前記第３光電変換部に接続された第３信号検出回路と、をさらに備えてもよい。
これにより、各光電変換部で取得できる信号の種類を増やすことができる。例えば、３つの光電変換部が備えられる場合に、各光電変換部がそれぞれ赤色、緑色および青色の波長領域に感度を有すれば、容易にカラー画像の取得が可能になる。また、撮像装置に第４光電変換部がさらに備えられる場合、各光電変換部がそれぞれ赤色、緑色、青色および近赤外線の波長領域に感度を有すれば、容易にカラー画像と近赤外線画像とが取得できる。
また、例えば、本開示の第１０態様に係る撮像装置は、第１態様から第９態様のいずれか１つに係る撮像装置であって、前記第１光電変換部および前記第２光電変換部のうちの一方は、近赤外線波長領域に感度を有し、前記第１光電変換部および前記第２光電変換部のうちの他方は、可視光波長領域に感度を有してもよい。
これにより、１つの撮像装置で可視光画像と近赤外線画像とが取得できる。
また、例えば、本開示の第１１態様に係る撮像装置は、第１０態様に係る撮像装置であって、前記第１光電変換部および前記第２光電変換部のうちの前記一方の露光期間は、前記第１光電変換部および前記第２光電変換部のうちの前記他方の露光期間より短くてもよい。
これにより、近赤外線画像を取得するための露光期間が短くなる。近赤外線波長領域に感度を有する光電変換部は、用いられる光電変換材料のバンドギャップが狭くなるために、熱励起による暗電流が生じやすい。近赤外線画像を取得するための露光期間が短くなることで、暗電流が生じやすい場合でも暗電流の影響を低減し、画質の劣化を抑制できる。
また、例えば、本開示の第１２態様に係る撮像装置は、第１態様から第１１態様のいずれか１つに係る撮像装置であって、前記第２光電変換部は、シリコンフォトダイオードを含んでいてもよい。
これにより、撮像装置の構成を簡素化できる。
また、本開示の第１３態様に係るカメラシステムは、第１態様から第１２態様のいずれか１つに係る撮像装置と、前記第１光電変換部および前記第２光電変換部のうちの少なくとも一方が感度を有する波長域に発光ピークを含む光を発する照明装置と、を備える。前記照明装置は、前記第１光電変換部および前記第２光電変換部のうちの前記少なくとも一方の露光期間と重なる期間に前記光を発する。
これにより、照明装置が発する光を用いて撮像できるため、撮像される画像の画質を向上できる。
以下、本実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、各図は、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略または簡略化することがある。
また、本明細書において、要素間の関係性を示す用語、および、要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
また、本明細書において、「上方」および「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。具体的には、撮像装置の受光側を「上方」とし、受光側と反対側を「下方」とする。なお、「上方」および「下方」などの用語は、あくまでも部材間の相互の配置を指定するために用いており、撮像装置の使用時における姿勢を限定する意図ではない。また、「上方」および「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
（実施の形態）
以下、本実施の形態に係る、撮像装置および撮像装置と照明装置とを備えるカメラシステムについて説明する。
以下、本実施の形態に係る、撮像装置および撮像装置と照明装置とを備えるカメラシステムについて説明する。
［カメラシステム］
まず、本実施の形態に係るカメラシステムについて説明する。図１は、本実施の形態に係るカメラシステムの機能構成の一例を示すブロック図である。
まず、本実施の形態に係るカメラシステムについて説明する。図１は、本実施の形態に係るカメラシステムの機能構成の一例を示すブロック図である。
図１に示されるように、カメラシステム１は、撮像装置１００と、照明装置２００と、制御部３００と、を備える。
カメラシステム１では、照明装置２００が発する照明光６０２は、被写体６００で反射する。照明光６０２が被写体６００で反射することにより生じた反射光６０４が、撮像装置１００の光電変換部により電荷に変換されることで電気信号として取り出され、撮像される。
なお、図１に示される例では、撮像装置１００と、照明装置２００と、制御部３００とは別の機能ブロックとして示されているが、撮像装置１００、照明装置２００および制御部３００のうちの２以上が一体となっていてもよい。例えば、撮像装置１００は、照明装置２００を備えていてもよい。
撮像装置１００は、カメラシステム１に入射した光を電気信号に変換して画像（画像信号）を出力する。撮像装置１００は、第１光電変換部１３ａおよび第２光電変換部１３ｂを備える。第１光電変換部１３ａおよび第２光電変換部１３ｂはそれぞれ、例えば、光電変換素子である。第１光電変換部１３ａおよび第２光電変換部１３ｂには、例えば、照明による光、具体的には、照明装置２００が発した照明光の被写体における反射により生じた反射光が入射する。第１光電変換部１３ａおよび第２光電変換部１３ｂはそれぞれ、光電変換により信号電荷を生成する。第１光電変換部１３ａおよび第２光電変換部１３ｂのそれぞれが生成した信号電荷の量に応じた信号が読み出され、撮像装置１００から画像信号として出力される。
第１光電変換部１３ａと第２光電変換部１３ｂとは、例えば、互いに異なる波長域に感度を有する。第１光電変換部１３ａは、第１波長域に感度を有する。第２光電変換部１３ｂは、第２波長域に感度を有する。撮像装置１００の構成の詳細は後述する。なお、本明細書においてある波長に感度を有するとは、ある波長における外部量子効率が１％以上であることを意味する。
照明装置２００は、被写体に対して照明光を照射する。照明装置２００は、照明光として、第１光電変換部１３ａおよび第２光電変換部１３ｂのうちの少なくとも一方が感度を有する波長域に発光ピークを有する光を発する。照明装置２００は、例えば、第１光源２１０ａと、第２光源２１０ｂと、を有する。
第１光源２１０ａは、例えば、第１光電変換部１３ａが感度を有する第１波長域の少なくとも一部の波長を有する成分を含む光を発する。第１光源２１０ａは、例えば、第１波長域に発光ピークを有する光を発する。
第２光源２１０ｂは、例えば、第２光電変換部１３ｂが感度を有する第２波長域の少なくとも一部の波長を有する成分を含む光を発する。第２光源２１０ｂは、例えば、第２波長域に発光ピークを有する光を発する。
第１光源２１０ａおよび第２光源２１０ｂとして用いられる光源の種類は、所望の波長の光を発することができる光源であれば、特に制限されない。第１光源２１０ａおよび第２光源２１０ｂはそれぞれ、例えば、ハロゲン光源、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）光源、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）光源またはレーザーダイオード光源等である。また、第１光源２１０ａおよび第２光源２１０ｂには、互いに発光波長の異なる複数の光源が組み合わせて用いられてもよい。
第１波長域および第２波長域はそれぞれ、例えば、紫外線波長領域、可視光波長領域および近赤外線波長領域のうちのいずれかの波長領域に含まれる波長域である。また、第１光電変換部１３ａは、第１波長域以外の波長に感度を有していてもよい。また、第２光電変換部１３ｂは、第２波長域以外の波長に感度を有していてもよい。
具体的な例としては、第１波長域は近赤外線波長領域内の波長域であり、第２波長域は可視光波長領域内の波長域である。そのため、第１光源２１０ａは、近赤外線波長領域に発光ピークを有する光を発する。また、第２光源２１０ｂは、可視光波長領域に発光ピークを有する光を発する。この場合、第１光源２１０ａが発する光は、近赤外線波長領域に感度を有する第１光電変換部１３ａにより変換され電気信号として取り出され撮像される。また、第２光源２１０ｂが発する光は、可視光波長領域に感度を有する第２光電変換部１３ｂにより変換され電気信号として取り出され撮像される。これにより、可視光および近赤外線に対応する信号をそれぞれ分離して取り出す撮像装置１００が実現できる。そのため、例えば、可視光画像と近赤外線画像とが取得できる。
本明細書において、近赤外線波長領域は、例えば、６８０ｎｍ以上３０００ｎｍ以下の波長領域を指す。近赤外線波長領域は、７００ｎｍ以上２０００ｎｍ以下の波長領域を指してもよく、７００ｎｍ以上１６００ｎｍ以下の波長領域を指していてもよい。また、可視光波長領域は、例えば、３８０ｎｍ以上６８０ｎｍ未満の波長領域を指す。また、紫外線波長領域は、例えば、１００ｎｍ以上３８０ｎｍ未満の波長領域を指し、２００ｎｍ以上３８０ｎｍ未満の波長領域を指してもよい。また、本明細書では、可視光、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。
また、例えば、第１波長域は紫外線波長領域内の波長域であり、第２波長域は可視光波長領域内の波長域であってもよい。これにより、可視光および紫外線に対応する信号をそれぞれ分離して取り出す撮像装置１００が実現できる。そのため、例えば、可視光画像と紫外線画像とが取得できる。
また、例えば、第１波長域および第２波長域はそれぞれ、近赤外線波長領域内の波長域であってもよい。これにより、波長の異なる近赤外線に対応する信号をそれぞれ分離して取り出す撮像装置１００が実現できる。そのため、例えば、波長の異なる２種類の近赤外線画像が取得できる。例えば、このような２種類の近赤外線画像を用いて差分画像を生成することで、環境光または水分の吸収の影響を軽減した近赤外線画像を得ることができる。
また、第１波長域および第２波長域の少なくとも一方が近赤外線波長領域内の波長域である場合、当該少なくとも一方は、８２０ｎｍ以上９８０ｎｍ以下の範囲内の波長域であってもよい。これにより、照明光を照射する照明装置２００の光源として、８２０ｎｍ以上９８０ｎｍ以下に発光ピークを有する安価なＬＥＤ光源を用いることができる。
なお、照明装置２００が有する光源の数は、２つに限らず、１つであってもよく、３つ以上であってもよい。例えば、照明装置２００は、光源として第１光源２１０ａまたは第２光源２１０ｂのみを備える構成であってもよい。この場合、例えば、第１光電変換部１３ａまたは第２光電変換部１３ｂは、環境光または外部の光源からの光が被写体で反射された反射光を電荷に変換する。また、第１光源２１０ａと第２光源２１０ｂとは、１つの照明装置に設けられていなくてもよく、カメラシステム１は、第１光源２１０ａを有する照明装置と、第２光源２１０ｂを備える照明装置とを備えていてもよい。また、カメラシステム１は、照明装置２００を備えていなくてもよい。
また、上述で例示した第１波長域および第２波長域の波長範囲は、入れ替わってもよい。例えば、第１波長域は可視光波長領域内の波長域であり、第２波長域は近赤外線波長領域内の波長域であってもよい。
制御部３００は、撮像装置１００および照明装置２００の動作を制御する制御回路である。制御部３００は、例えば、撮像装置１００および照明装置２００に対して各種の駆動信号を出力する。制御部３００は、例えば、マイクロコンピュータによって実現される。制御部３００の機能は、汎用の処理回路とソフトウェアとの組み合わせによって実現されてもよいし、このような処理に特化したハードウェアによって実現されてもよい。
また、制御部３００の少なくとも一部の機能、例えば、撮像装置１００の駆動を制御する機能は、撮像装置１００に含まれていてもよい。つまり、制御部３００は、制御回路等として撮像装置１００に備えられていてもよい。そのため、後述する撮像装置１００の周辺回路および画素の駆動は、撮像装置１００の外部に設けられた制御部３００の制御に基づいて行われてもよく、撮像装置１００に備えられた制御回路（制御部３００）の制御に基づいて行われてもよい。
［撮像装置］
次に、本実施の形態に係る撮像装置の詳細について説明する。
次に、本実施の形態に係る撮像装置の詳細について説明する。
図２は、本実施の形態に係る撮像装置の概略構成を示す模式図である。図２には、本実施の形態に係る撮像装置１００の各画素の光電変換部およびそれに接続される信号検出回路が模式的に示されている。
図２に示されるように、撮像装置１００は、第１光電変換部１３ａと、第１光電変換部１３ａに接続された信号検出回路１４ａと、第２光電変換部１３ｂと、第２光電変換部１３ｂに接続された信号検出回路１４ｂと、信号検出回路１４ａおよび信号検出回路１４ｂが設けられる半導体基板２０と、を備える。信号検出回路１４ａは、第１信号検出回路の一例である。信号検出回路１４ｂは第２信号検出回路の一例である。
第１光電変換部１３ａと第２光電変換部１３ｂとは、半導体基板２０の上方に積層されている。これにより、同じ感光領域に複数の光電変換部を配置できる。そのため、複数の光に対応した信号を出力する場合でも、画素数を増やすことができ、画質を向上できる。図２では、それぞれ４画素分の第１光電変換部１３ａおよび第２光電変換部１３ｂが示されているが、第１光電変換部１３ａにおける画素の数および第２光電変換部１３ｂにおける画素の数は、特に制限されない。また、第１光電変換部１３ａにおける画素の数と第２光電変換部１３ｂにおける画素の数とは、同じであってもよく、異なっていてもよい。例えば、図２では、４画素の第１光電変換部１３ａに対して、４画素の第２光電変換部１３ｂが積層されている例が図示されているが、１画素の第１光電変換部１３ａに対して、４画素の第２光電変換部１３ｂが積層されていてもよい。
また、第１光電変換部１３ａおよび第２光電変換部１３ｂはともに、可視光、近赤外線、赤外線および紫外線の少なくともいずれかに感度を有していてもよい。また、例えば、可視光波長領域全般に感度を有する第２光電変換部１３ｂの上方にベイヤー配列のカラーフィルタが設けられ、第２光電変換部１３ｂに設けられた各画素が、対応するカラーフィルタに応じて、赤色、青色および緑色の光の強度に対応する画素信号を出力してもよい。また、例えば、近赤外線波長領域に感度を有する第１光電変換部１３ａに設けられた各画素が、近赤外線の強度に対応する画素信号を出力してもよい。これにより、第２光電変換部１３ｂの信号電荷に対応するカラー画像が得られ、第１光電変換部１３ａの信号電荷に対応する近赤外線画像が得られる。
信号検出回路１４ａと信号検出回路１４ｂとは、図２に示される例では半導体基板２０における同一平面に形成されている。なお、信号検出回路１４ａと信号検出回路１４ｂとは、図２のように半導体基板２０上の同一平面に並んで形成されていてもよく、上下に分かれて異なる平面に形成されていてもよい。
次に、本実施の形態に係る撮像装置１００の回路構成について説明する。図３Ａは、本実施の形態に係る撮像装置における第１光電変換部を含む画素および周辺回路の例示的な回路構成を示す模式図である。図３Ｂは、本実施の形態に係る撮像装置における第２光電変換部を含む画素および周辺回路の例示的な回路構成を示す模式図である。
図３Ａおよび図３Ｂに示されるように、撮像装置１００は、複数の画素１０ａおよび複数の画素１０ｂを含む複数の画素と、周辺回路と、を備える。より詳細には、撮像装置１００は、２次元に配列された複数の画素１０ａおよび２次元に配列された複数の画素１０ｂを含む画素アレイＰＡと、周辺回路と、を備える。図３Ａおよび図３Ｂは、画素１０ａおよび画素１０ｂがそれぞれ２行２列のマトリクス状に配置された例を模式的に示している。第１光電変換部１３ａおよび信号検出回路１４ａは、画素１０ａの少なくとも一部を構成し、第２光電変換部１３ｂおよび信号検出回路１４ｂは、画素１０ｂの少なくとも一部を構成する。画素アレイＰＡにおいて、上述のように、画素１０ａの第１光電変換部１３ａと、画素１０ｂの第２光電変換部１３ｂとは積層されている。撮像装置１００における画素１０ａおよび画素１０ｂそれぞれの数および配置は、図３Ａおよび図３Ｂに示される例に限定されない。本実施の形態において、画素１０ａは第１画素の一例であり、画素１０ｂは第２画素の一例である。
画素１０ａおよび画素１０ｂはそれぞれ、例えば、有効画素である。ここで、有効画素とは、実際に画像の出力に使用される画素またはセンシング時に使用される画素であり、ダークノイズの測定に用いられるオプティカルブラック画素およびダミー画素を含まない。なお、画素１０ａおよび画素１０ｂの少なくとも一方は、オプティカルブラック画素またはダミー画素であってもよい。
周辺回路は、例えば、画素アレイＰＡを駆動し、第１光電変換部１３ａおよび第２光電変換部１３ｂで生成した信号電荷に基づいて画像を取得する。周辺回路は、例えば、画素１０ａに接続される電圧供給回路３２ａ、リセット電圧源３４ａ、垂直走査回路３６ａ、カラム信号処理回路３７ａ、水平信号読み出し回路３８ａおよび電源線４０ａに接続される電圧源等を含む。また、周辺回路は、例えば、画素１０ｂに接続される電圧供給回路３２ｂ、リセット電圧源３４ｂ、垂直走査回路３６ｂ、カラム信号処理回路３７ｂ、水平信号読み出し回路３８ｂおよび電源線４０ｂに接続される電圧源等を含む。また、撮像装置１００は、周辺回路に含まれる回路として、自身以外の周辺回路の駆動を制御する制御回路を備えていてもよい。
図３Ａに示される画素１０ａおよび画素１０ａに接続される周辺回路と、図３Ｂに示される画素１０ｂおよび画素１０ｂに接続される周辺回路とは、例えば、機能的に同様の回路構成を有する。図３Ａおよび図３Ｂを参照して、第１光電変換部１３ａを有する画素１０ａおよび第２光電変換部１３ｂを有する画素１０ｂに関する回路構成について説明する。
各画素１０ａは、第１光電変換部１３ａおよび信号検出回路１４ａを有する。各画素１０ｂは、第２光電変換部１３ｂおよび信号検出回路１４ｂを有する。後に図面を参照して説明するように、第１光電変換部１３ａおよび第２光電変換部１３ｂはそれぞれ、互いに対向する２つの電極の間に挟まれた光電変換層を有し、入射した光を受けて信号電荷を生成する。第１光電変換部１３ａは、その全体が、画素１０ａごとに独立した素子である必要はなく、第１光電変換部１３ａの例えば一部分が複数の画素１０ａにまたがっていてもよい。また、第２光電変換部１３ｂは、その全体が、画素１０ｂごとに独立した素子である必要はなく、第２光電変換部１３ｂの例えば一部分が複数の画素１０ｂにまたがっていてもよい。
信号検出回路１４ａは、第１光電変換部１３ａによって生成された信号電荷を検出する回路である。信号検出回路１４ｂは、第２光電変換部１３ｂによって生成された信号電荷を検出する回路である。この例では、信号検出回路１４ａは、信号検出トランジスタ２４ａおよびアドレストランジスタ２６ａを含んでいる。また、信号検出回路１４ｂは、信号検出トランジスタ２４ｂおよびアドレストランジスタ２６ｂを含んでいる。信号検出トランジスタ２４ａおよび２４ｂならびにアドレストランジスタ２６ａおよび２６ｂはそれぞれ、例えば、電界効果トランジスタ（ＦＥＴ）であり、ここでは、信号検出トランジスタ２４ａおよび２４ｂならびにアドレストランジスタ２６ａおよび２６ｂとしてＮチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示する。信号検出トランジスタ２４ａおよび２４ｂ、アドレストランジスタ２６ａおよび２６ｂ、ならびに、後述するリセットトランジスタ２８ａおよび２８ｂなどの各トランジスタは、制御端子、入力端子および出力端子を有する。制御端子は、例えばゲートである。入力端子は、ドレインおよびソースの一方であり、例えばドレインである。出力端子は、ドレインおよびソースの他方であり、例えばソースである。
図３Ａにおいて模式的に示されるように、信号検出トランジスタ２４ａの制御端子は、第１光電変換部１３ａとの電気的な接続を有する。第１光電変換部１３ａによって生成される信号電荷は、信号検出トランジスタ２４ａのゲートと第１光電変換部１３ａとの間の電荷蓄積ノード４１ａを含む領域に蓄積される。図３Ｂにおいて模式的に示されるように、信号検出トランジスタ２４ｂの制御端子は、第２光電変換部１３ｂとの電気的な接続を有する。第２光電変換部１３ｂによって生成される信号電荷は、信号検出トランジスタ２４ｂのゲートと第２光電変換部１３ｂとの間の電荷蓄積ノード４１ｂを含む領域に蓄積される。ここで、信号電荷は、正孔または電子である。電荷蓄積ノードは、信号電荷を蓄積する電荷蓄積領域の少なくとも一部であり、「フローティングディフュージョンノード」とも呼ばれる。第１光電変換部１３ａおよび第２光電変換部１３ｂの構造の詳細は、後述する。
各画素１０ａの第１光電変換部１３ａは、さらに、感度制御線４２ａとの接続を有している。図３Ａに例示する構成において、感度制御線４２ａは、電圧供給回路３２ａに接続されている。各画素１０ｂの第２光電変換部１３ｂは、さらに、感度制御線４２ｂとの接続を有している。図３Ｂに例示する構成において、感度制御線４２ｂは、電圧供給回路３２ｂに接続されている。電圧供給回路は、感度制御電極供給回路とも呼ばれる。電圧供給回路３２ａおよび３２ｂはそれぞれ、少なくとも２種類の電圧を供給可能に構成された回路である。
電圧供給回路３２ａは、第１光電変換部１３ａに電圧を供給する第１電圧供給回路の一例である。具体的には、電圧供給回路３２ａは、撮像装置１００の動作時、感度制御線４２ａを介して第１光電変換部１３ａに所定の電圧を供給する。また、電圧供給回路３２ｂは、第２光電変換部１３ｂに電圧を供給する第２電圧供給回路の一例である。具体的には、電圧供給回路３２ｂは、撮像装置１００の動作時、感度制御線４２ｂを介して第２光電変換部１３ｂに所定の電圧を供給する。電圧供給回路３２ａおよび３２ｂは、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。後に詳しく説明するように、電圧供給回路３２ａから第１光電変換部１３ａに供給される電圧が、互いに異なる複数の電圧の間で切り替えられることにより、第１光電変換部１３ａからの電荷蓄積ノード４１ａへの信号電荷の蓄積の開始および終了が制御される。また、電圧供給回路３２ｂから第２光電変換部１３ｂに供給される電圧が、互いに異なる複数の電圧の間で切り替えられることにより、第２光電変換部１３ｂからの電荷蓄積ノード４１ｂへの信号電荷の蓄積の開始および終了が制御される。換言すれば、本実施の形態では、電圧供給回路３２ａから第１光電変換部１３ａに供給される電圧および電圧供給回路３２ｂから第２光電変換部１３ｂに供給される電圧を切り替えることによって、電子シャッタ動作が実行される。撮像装置１００の動作の例は、後述する。
各画素１０ａは、電源電圧ＶＤＤを供給する電源線４０ａとの接続を有する。各画素１０ｂは、電源電圧ＶＤＤを供給する電源線４０ｂとの接続を有する。図３Ａに示されるように、電源線４０ａには、信号検出トランジスタ２４ａの入力端子が接続されている。電源線４０ａがソースフォロア電源として機能することにより、信号検出トランジスタ２４ａは、第１光電変換部１３ａによって生成された信号を増幅して出力する。また、図３Ｂに示されるように、電源線４０ｂには、信号検出トランジスタ２４ｂの入力端子が接続されている。電源線４０ｂがソースフォロア電源として機能することにより、信号検出トランジスタ２４ｂは、第２光電変換部１３ｂによって生成された信号を増幅して出力する。
信号検出トランジスタ２４ａの出力端子には、アドレストランジスタ２６ａの入力端子が接続されている。アドレストランジスタ２６ａの出力端子は、画素アレイＰＡにおける画素１０ａの列ごとに配置された複数の垂直信号線４７ａのうちの１つに接続されている。アドレストランジスタ２６ａの制御端子は、アドレス制御線４６ａに接続されており、アドレス制御線４６ａの電位を制御することにより、信号検出トランジスタ２４ａの出力を、対応する垂直信号線４７ａに選択的に読み出すことができる。
また、信号検出トランジスタ２４ｂの出力端子には、アドレストランジスタ２６ｂの入力端子が接続されている。アドレストランジスタ２６ｂの出力端子は、画素アレイＰＡにおける画素１０ｂの列ごとに配置された複数の垂直信号線４７ｂのうちの１つに接続されている。アドレストランジスタ２６ｂの制御端子は、アドレス制御線４６ｂに接続されており、アドレス制御線４６ｂの電位を制御することにより、信号検出トランジスタ２４ｂの出力を、対応する垂直信号線４７ｂに選択的に読み出すことができる。
図３Ａに示される例では、アドレス制御線４６ａは、垂直走査回路３６ａに接続されている。また、図３Ｂに示される例では、アドレス制御線４６ｂは、垂直走査回路３６ｂに接続されている。垂直走査回路は、「行走査回路」とも呼ばれる。垂直走査回路３６ａは、アドレス制御線４６ａに所定の電圧を印加することにより、各行に配置された複数の画素１０ａを行単位で選択する。垂直走査回路３６ｂは、アドレス制御線４６ｂに所定の電圧を印加することにより、各行に配置された複数の画素１０ｂを行単位で選択する。これにより、選択された画素１０ａおよび画素１０ｂの信号の読み出しと、後述する、画素電極のリセットとが実行される。
垂直信号線４７ａは、画素アレイＰＡの複数の画素１０ａからの画素信号を周辺回路へ伝達する主信号線である。垂直信号線４７ａには、カラム信号処理回路３７ａが接続される。また、垂直信号線４７ｂは、画素アレイＰＡの複数の画素１０ｂからの画素信号を周辺回路へ伝達する主信号線である。垂直信号線４７ｂには、カラム信号処理回路３７ｂが接続される。カラム信号処理回路は、「行信号蓄積回路」とも呼ばれる。カラム信号処理回路３７ａおよび３７ｂはそれぞれ、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ－デジタル変換（ＡＤ変換）などを行う。図３Ａに示されるように、カラム信号処理回路３７ａは、画素アレイＰＡにおける画素１０ａの各列に対応して設けられる。これらのカラム信号処理回路３７ａには、水平信号読み出し回路３８ａが接続される。図３Ｂに示されるように、カラム信号処理回路３７ｂは、画素アレイＰＡにおける画素１０ｂの各列に対応して設けられる。これらのカラム信号処理回路３７ｂには、水平信号読み出し回路３８ｂが接続される。水平信号読み出し回路は、「列走査回路」とも呼ばれる。
水平信号読み出し回路３８ａは、複数のカラム信号処理回路３７ａから水平共通信号線４９ａに信号を順次読み出す。また、水平信号読み出し回路３８ｂは、複数のカラム信号処理回路３７ｂから水平共通信号線４９ｂに信号を順次読み出す。
図３Ａに例示する構成において、画素１０ａは、リセットトランジスタ２８ａを有する。また、図３Ｂに例示する構成において、画素１０ｂは、リセットトランジスタ２８ｂを有する。リセットトランジスタ２８ａおよび２８ｂはそれぞれ、例えば、信号検出トランジスタ２４ａおよび２４ｂならびにアドレストランジスタ２６ａおよび２６ｂと同様に、電界効果トランジスタであり得る。以下では、特に断りの無い限り、リセットトランジスタ２８ａおよび２８ｂとしてＮチャネルＭＯＳＦＥＴを適用した例を説明する。
図３Ａに示されるように、リセットトランジスタ２８ａは、リセット電圧Ｖｒを供給するリセット電圧線４４ａと、電荷蓄積ノード４１ａとの間に接続される。リセットトランジスタ２８ａの制御端子は、リセット制御線４８ａに接続されており、リセット制御線４８ａの電位を制御することによって、電荷蓄積ノード４１ａの電位をリセット電圧Ｖｒにリセットすることができる。この例では、リセット制御線４８ａが、垂直走査回路３６ａに接続されている。したがって、垂直走査回路３６ａがリセット制御線４８ａに所定の電圧を印加することにより、各行に配置された複数の画素１０ａを行単位でリセットすることが可能である。また、図３Ｂに示されるように、リセットトランジスタ２８ｂは、リセット電圧Ｖｒを供給するリセット電圧線４４ｂと、電荷蓄積ノード４１ｂとの間に接続される。リセットトランジスタ２８ｂの制御端子は、リセット制御線４８ｂに接続されており、リセット制御線４８ｂの電位を制御することによって、電荷蓄積ノード４１ｂの電位をリセット電圧Ｖｒにリセットすることができる。この例では、リセット制御線４８ｂが、垂直走査回路３６ｂに接続されている。したがって、垂直走査回路３６ｂがリセット制御線４８ｂに所定の電圧を印加することにより、各行に配置された複数の画素１０ｂを行単位でリセットすることが可能である。
この例では、リセットトランジスタ２８ａにリセット電圧Ｖｒを供給するリセット電圧線４４ａが、リセット電圧源３４ａに接続されている。また、リセットトランジスタ２８ｂにリセット電圧Ｖｒを供給するリセット電圧線４４ｂが、リセット電圧源３４ｂに接続されている。リセット電圧源は、「リセット電圧供給回路」とも呼ばれる。リセット電圧源３４ａおよび３４ｂは、撮像装置１００の動作時にリセット電圧線４４ａおよび４４ｂに所定のリセット電圧Ｖｒを供給可能な構成を有していればよく、上述の電圧供給回路３２ａおよび３２ｂと同様に、特定の電源回路に限定されない。電圧供給回路３２ａおよび３２ｂならびにリセット電圧源３４ａおよび３４ｂの各々は、単一の電圧供給回路の一部分であってもよいし、独立した別個の電圧供給回路であってもよい。なお、電圧供給回路３２ａおよびリセット電圧源３４ａの一方または両方が、垂直走査回路３６ａの一部分であってもよい。あるいは、電圧供給回路３２ａからの感度制御電圧および／またはリセット電圧源３４ａからのリセット電圧Ｖｒが、垂直走査回路３６ａを介して各画素１０ａに供給されてもよい。また、電圧供給回路３２ｂおよびリセット電圧源３４ｂの一方または両方が、垂直走査回路３６ｂの一部分であってもよい。あるいは、電圧供給回路３２ｂからの感度制御電圧および／またはリセット電圧源３４ｂからのリセット電圧Ｖｒが、垂直走査回路３６ｂを介して各画素１０ｂに供給されてもよい。
リセット電圧Ｖｒとして、信号検出回路１４ａおよび１４ｂの電源電圧ＶＤＤを用いることも可能である。この場合、各画素１０ａに電源電圧を供給する電圧供給回路（図３Ａにおいて不図示）と、リセット電圧源３４ａとを共通化し得る。また、電源線４０ａと、リセット電圧線４４ａを共通化できるので、画素アレイＰＡにおける配線を単純化し得る。同様に、各画素１０ｂに電源電圧を供給する電圧供給回路（図３Ｂにおいて不図示）と、リセット電圧源３４ｂとを共通化し得る。また、電源線４０ｂと、リセット電圧線４４ｂを共通化できるので、画素アレイＰＡにおける配線を単純化し得る。ただし、リセット電圧Ｖｒと、信号検出回路１４ａおよび１４ｂの電源電圧ＶＤＤとに互いに異なる電圧を用いることは、撮像装置１００のより柔軟な制御を可能にする。
［画素のデバイス構造］
次に、本実施の形態に係る撮像装置１００の画素の断面構造について説明する。
次に、本実施の形態に係る撮像装置１００の画素の断面構造について説明する。
図４は、本実施の形態に係る画素１０ａおよび１０ｂの例示的な断面構造を模式的に示す断面図である。図４に例示する構成では、上述の信号検出トランジスタ２４ａおよび２４ｂ、アドレストランジスタ２６ａおよび２６ｂならびにリセットトランジスタ２８ａおよび２８ｂが、半導体基板２０に形成されている。半導体基板２０は、その全体が半導体である基板に限定されない。半導体基板２０は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。また、半導体基板２０は、複数の半導体層を有して、信号検出トランジスタ２４ａ、アドレストランジスタ２６ａおよびリセットトランジスタ２８ａと、信号検出トランジスタ２４ｂ、アドレストランジスタ２６ｂおよびリセットトランジスタ２８ｂとが、異なる半導体層に形成されていてもよい。ここでは、半導体基板２０としてＰ型シリコン（Ｓｉ）基板を用いる例を説明する。
また、図４では、平面視で半導体基板２０の同じ領域に、同じ大きさの第１光電変換部１３ａと第２光電変換部１３ｂとが配置される例について説明する。
半導体基板２０は、不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓと、画素間の電気的な分離のための素子分離領域２０ｔとを有する。ここでは、不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓはＮ型領域である。また、素子分離領域２０ｔは、不純物領域２４ｄと不純物領域２８ｄとの間にも設けられている。素子分離領域２０ｔは、例えば所定の注入条件のもとでアクセプターのイオン注入を行うことによって形成される。
不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓは、例えば、半導体基板２０内に形成された拡散層である。図４に模式的に示されるように、信号検出トランジスタ２４ａおよび２４ｂはそれぞれ、不純物領域２４ｓおよび２４ｄと、ゲート電極２４ｇとを含む。ゲート電極２４ｇは、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドープされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。不純物領域２４ｓは、信号検出トランジスタ２４ａおよび２４ｂの例えばソース領域として機能する。不純物領域２４ｄは、信号検出トランジスタ２４ａおよび２４ｂの例えばドレイン領域として機能する。不純物領域２４ｓと２４ｄとの間に、信号検出トランジスタ２４ａおよび２４ｂのチャネル領域が形成される。
同様に、アドレストランジスタ２６ａおよび２６ｂはそれぞれ、不純物領域２６ｓおよび２４ｓと、図４において不図示のアドレス制御線４６ａまたは４６ｂ（図３Ａおよび図３Ｂ参照）に接続されたゲート電極２６ｇとを含む。ゲート電極２６ｇは、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドープされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。この例では、信号検出トランジスタ２４ａおよびアドレストランジスタ２６ａは、不純物領域２４ｓを共有することによって互いに電気的に接続されている。同様に、信号検出トランジスタ２４ｂおよびアドレストランジスタ２６ｂは、不純物領域２４ｓを共有することによって互いに電気的に接続されている。不純物領域２６ｓは、アドレストランジスタ２６ａおよび２６ｂの例えばソース領域として機能する。不純物領域２６ｓは、図４において不図示の垂直信号線４７ａまたは４７ｂ（図３Ａおよび図３Ｂ参照）との接続を有する。
リセットトランジスタ２８ａおよび２８ｂはそれぞれ、不純物領域２８ｄおよび２８ｓと、図４において不図示のリセット制御線４８ａまたは４８ｂ（図３Ａおよび図３Ｂ参照）に接続されたゲート電極２８ｇとを含む。ゲート電極２８ｇは、例えば、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドープされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。不純物領域２８ｓは、リセットトランジスタ２８ａおよび２８ｂの例えばソース領域として機能する。不純物領域２８ｓは、図４において不図示のリセット電圧線４４ａまたは４４ｂ（図３Ａおよび図３Ｂ参照）との接続を有する。不純物領域２８ｄは、リセットトランジスタ２８ａおよび２８ｂの例えばドレイン領域として機能する。
半導体基板２０上には、信号検出トランジスタ２４ａおよび２４ｂ、アドレストランジスタ２６ａおよび２６ｂならびにリセットトランジスタ２８ａおよび２８ｂを覆うように層間絶縁層５０が配置されている。層間絶縁層５０は、例えば、酸化ケイ素などの絶縁材料から形成される。図４に示されるように、層間絶縁層５０中には、配線層５６ａおよび５６ｂが配置され得る。配線層５６ａおよび５６ｂは、例えば、銅などの金属から形成される。配線層５６ａは、例えば、上述の垂直信号線４７ａなどの配線をその一部に含み得る。配線層５６ｂは、例えば、上述の垂直信号線４７ｂなどの配線をその一部に含み得る。層間絶縁層５０中の絶縁層の数、および、層間絶縁層５０中に配置される配線層５６ａおよび５６ｂに含まれる層数は、任意に設定可能であり、図４に示す例に限定されない。
層間絶縁層５０上には、上述の第１光電変換部１３ａおよび第２光電変換部１３ｂが配置される。別の言い方をすれば、本実施の形態では、画素アレイＰＡ（図３Ａおよび図３Ｂ参照）を構成する複数の画素１０ａおよび複数の画素１０ｂが、半導体基板２０中および半導体基板２０上に形成されている。半導体基板２０上に２次元に配列された複数の画素１０ａおよび画素１０ｂは、感光領域を形成する。感光領域は、「画素領域」とも呼ばれる。隣接する２つの画素１０ａ間の距離および隣接する２つの画素１０ｂ間の距離はそれぞれ、例えば２μｍ程度であり得る。隣接する２つの画素間の距離は「画素ピッチ」とも呼ばれる。
本実施の形態においては、第１光電変換部１３ａおよび第２光電変換部１３ｂには、第１光電変換部１３ａおよび第２光電変換部１３ｂの上方から、言い換えると、半導体基板２０側とは反対側から光が入射する。
第１光電変換部１３ａは、第１画素電極の一例である画素電極１１ａと、第１対向電極の一例である対向電極１２ａと、これらの間に配置された第１光電変換層の一例である光電変換層１５ａとを含む。この例では、対向電極１２ａおよび光電変換層１５ａは、複数の画素１０ａにまたがって形成されている。他方、画素電極１１ａは、画素１０ａごとに設けられており、隣接する他の画素１０ａの画素電極１１ａと空間的に分離されることによって、他の画素１０ａの画素電極１１ａから電気的に分離されている。
第２光電変換部１３ｂは、第２画素電極の一例である画素電極１１ｂと、第２対向電極の一例である対向電極１２ｂと、これらの間に配置された第２光電変換層の一例である光電変換層１５ｂとを含む。この例では、対向電極１２ｂおよび光電変換層１５ｂは、複数の画素１０ｂにまたがって形成されている。他方、画素電極１１ｂは、画素１０ｂごとに設けられており、隣接する他の画素１０ｂの画素電極１１ｂと空間的に分離されることによって、他の画素１０ｂの画素電極１１ｂから電気的に分離されている。
第２光電変換部１３ｂは、絶縁層６２を介して、第１光電変換部１３ａの上方に積層されている。第１光電変換部１３ａには、第２光電変換部１３ｂおよび絶縁層６２を透過した光が入射する。第２光電変換部１３ｂおよび絶縁層６２は、第１光電変換部１３ａが感度を有する波長の光の少なくとも一部を透過させる。第１光電変換部１３ａと第２光電変換部１３ｂとは、絶縁層６２により電気的に絶縁されているが、第１光電変換部１３ａおよび第２光電変換部１３ｂの一方に印加される電圧が変化すると、容量カップリングにより他方の光電変換部に接続された電荷蓄積領域の容量に影響を及ぼすことになる。撮像装置１００では、電圧供給回路３２ａが第１光電変換部１３ａに印加する電圧の切替および電圧供給回路３２ｂが第２光電変換部１３ｂに印加する電圧の切替が適切なタイミングで行われるため、このような容量カップリングの影響による画質劣化を抑制できる。撮像装置１００の動作の詳細は後述する。
なお、第２光電変換部１３ｂの上方には、さらに、封止層、カラーフィルタおよびマイクロレンズ等が備えられていてもよい。
画素電極１１ａは、第１光電変換部１３ａで生成された信号電荷を読み出すための電極である。画素電極１１ａは、画素１０ａごとに少なくとも１つ存在する。画素電極１１ａは、信号検出トランジスタ２４ａのゲート電極２４ｇおよび不純物領域２８ｄに電気的に接続されている。画素電極１１ｂは、第２光電変換部１３ｂで生成された信号電荷を読み出すための電極である。画素電極１１ｂは、画素１０ｂごとに少なくとも１つ存在する。画素電極１１ｂは、信号検出トランジスタ２４ｂのゲート電極２４ｇおよび不純物領域２８ｄに電気的に接続されている。また、画素電極１１ｂは、光電変換層１５ｂの第１光電変換部１３ａ側に配置される。
対向電極１２ａは、光電変換層１５ａを挟んで画素電極１１ａに対向して配置される。対向電極１２ａは、例えば、光電変換層１５ａにおいて光が入射される側に配置される。したがって、光電変換層１５ａには、対向電極１２ａを透過した光が入射する。また、対向電極１２ａは、例えば、光電変換層１５ａの第２光電変換部１３ｂ側に配置される。そのため、第１光電変換部１３ａと第２光電変換部１３ｂとは、対向電極１２ａと画素電極１１ｂとが対面するように積層されている。対向電極１２ａと画素電極１１ｂとは絶縁層６２を介して隣接している。
対向電極１２ｂは、光電変換層１５ｂを挟んで画素電極１１ｂに対向して配置される。対向電極１２ｂは、例えば、光電変換層１５ｂにおいて光が入射される側に配置される。したがって、光電変換層１５ｂには、対向電極１２ｂを透過した光が入射する。
画素電極１１ｂ、対向電極１２ａおよび対向電極１２ｂはそれぞれ、例えば、透明な導電性材料から形成される透明電極である。本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。例えば、対向電極１２ｂは、第１光電変換部１３ａが感度を有する波長の光の少なくとも一部、および、第２光電変換部１３ｂが感度を有する波長の光の少なくとも一部を透過させる。また、例えば、画素電極１１ｂおよび対向電極１２ａは、第１光電変換部１３ａが感度を有する波長の光の少なくとも一部を透過させる。
透明電極には、例えば、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＦＴＯ、ＳｎＯ２、ＴｉＯ２、ＺｎＯ２などの透明導電性酸化物（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｎｇ Ｏｘｉｄｅ（ＴＣＯ））を用いることができる。
画素電極１１ａは、導電性材料を用いて形成されている。導電性材料は、例えば、アルミニウム、銅などの金属、金属窒化物、または、不純物がドープされることにより導電性が付与されたポリシリコンである。
画素電極１１ａを遮光性の電極としてもよい。例えば、画素電極１１ａとして、厚さが１００ｎｍのＴａＮ電極を形成することにより、十分な遮光性を実現し得る。画素電極１１ａを遮光性の電極とすることにより、半導体基板２０に形成されたトランジスタ（この例では信号検出トランジスタ２４ａおよび２４ｂ、アドレストランジスタ２６ａおよび２６ｂならびにリセットトランジスタ２８ａおよび２８ｂの少なくともいずれか）のチャネル領域または不純物領域への、光電変換層１５ａを通過した光の入射を抑制し得る。上述の配線層５６ａおよび５６ｂを利用して層間絶縁層５０内に遮光膜を形成してもよい。半導体基板２０に形成されたトランジスタのチャネル領域への光の入射を抑制することにより、トランジスタの特性のシフト（例えば閾値電圧の変動）などを抑制し得る。また、半導体基板２０に形成された不純物領域への光の入射を抑制することにより、不純物領域における意図しない光電変換によるノイズの混入を抑制し得る。このように、半導体基板２０への光の入射の抑制は、撮像装置１００の信頼性の向上に貢献する。なお、画素電極１１ａは、透明電極であってもよい。
なお、画素電極１１ａと対向電極１２ａとは、図４に示される配置とは位置が入れ替わって配置されていてもよい。この場合、画素電極１１ａが透明電極であり、対向電極１２ａは、導電性材料を用いて形成されれば、透明電極でなくてもよい。また、この場合、プラグ５２ａは、対向電極１２ａおよび光電変換層１５ａを貫通するように配置される。
また、画素電極１１ｂと対向電極１２ｂとは、図４に示される配置とは位置が入れ替わって配置されていてもよい。この場合、プラグ５２ｂは、対向電極１２ｂおよび光電変換層１５ｂも貫通するように配置される。
また、第１光電変換部１３ａと第２光電変換部１３ｂとは、図４に示される配置とは位置が入れ替わって配置されていてもよい。
光電変換層１５ａおよび１５ｂはそれぞれ、入射する光を受けて正孔－電子対を発生させる。光電変換層１５ａおよび１５ｂはそれぞれ、例えば、有機材料から形成される。また、光電変換層１５ａおよび１５ｂはそれぞれ、複数の層が積層された構造を有していてもよい。光電変換層１５ａおよび１５ｂを構成する材料の具体例は、後述する。
図３Ａを参照して説明したように、対向電極１２ａは、電圧供給回路３２ａに接続された感度制御線４２ａとの接続を有する。また、ここでは、対向電極１２ａは、複数の画素１０ａにまたがって形成されている。したがって、感度制御線４２ａを介して、電圧供給回路３２ａから所望の大きさの感度制御電圧を複数の画素１０ａの間に一括して印加することが可能である。また、図３Ｂを参照して説明したように、対向電極１２ｂは、電圧供給回路３２ｂに接続された感度制御線４２ｂとの接続を有する。また、ここでは、対向電極１２ｂは、複数の画素１０ｂにまたがって形成されている。したがって、感度制御線４２ｂを介して、電圧供給回路３２ｂから所望の大きさの感度制御電圧を複数の画素１０ｂの間に一括して印加することが可能である。なお、電圧供給回路３２ａまたは３２ｂから所望の大きさの感度制御電圧を印加することができれば、対向電極１２ａおよび１２ｂの少なくとも一方は、画素１０ａまたは１０ｂごとに分離して設けられていてもよい。同様に、光電変換層１５ａおよび１５ｂの少なくとも一方が画素１０ａまたは１０ｂごとに分離して設けられていてもよい。
後に詳しく説明するように、電圧供給回路３２ａおよび３２ｂはそれぞれ、露光期間と非露光期間との間で互いに異なる電圧を対向電極１２ａまたは１２ｂに供給する。本明細書において、「露光期間」は、第１光電変換部１３ａおよび第２光電変換部１３ｂの光電変換により生成される正および負の電荷の一方（信号電荷）を電荷蓄積領域等に蓄積するための期間を意味し、「電荷蓄積期間」と呼んでもよい。また、本明細書では、撮像装置の動作中であって露光期間以外の期間を「非露光期間」と呼ぶ。なお、「非露光期間」は、第１光電変換部１３ａまたは第２光電変換部１３ｂへの光の入射が遮断されている期間に限定されず、第１光電変換部１３ａまたは第２光電変換部１３ｂに光が照射されている期間を含んでいてもよい。また「非露光期間」は、寄生感度の発生により意図せずに信号電荷が電荷蓄積領域に蓄積される期間を含む。
また、「非露光期間」は、「読み出し期間」および「リセット期間」を含む。「読み出し期間」は、第１光電変換部１３ａおよび第２光電変換部１３ｂが生成する信号電荷の量（つまり電荷蓄積領域に蓄積されている信号電荷の量）に応じた信号をそれぞれ信号検出回路１４ａおよび１４ｂによって読み出す期間である。「リセット期間」は、第１光電変換部１３ａおよび第２光電変換部１３ｂが生成した信号電荷を蓄積する電荷蓄積領域の電位をリセットする期間である。具体的には、「リセット期間」では、電荷蓄積領域の電位をリセット電圧Ｖｒにリセットする。
また、本実施の形態では、画素１０ａおよび画素１０ｂのそれぞれに対して、「露光期間」、「非露光期間」、「読み出し期間」および「リセット期間」は規定される。画素１０ａでは第１光電変換部１３ａが生成した信号電荷の量に応じた信号が読み出されるため、画素１０ａの「露光期間」、「非露光期間」、「読み出し期間」および「リセット期間」は、第１光電変換部１３ａの「露光期間」、「非露光期間」、「読み出し期間」および「リセット期間」であるとも言える。また、画素１０ｂでは第２光電変換部１３ｂが生成した信号電荷の量に応じた信号が読み出されるため、画素１０ｂの「露光期間」、「非露光期間」、「読み出し期間」および「リセット期間」は、第２光電変換部１３ｂの「露光期間」、「非露光期間」、「読み出し期間」および「リセット期間」であるとも言える。各期間の詳細は後述する。
画素電極１１ａの電位に対する対向電極１２ａの電位を制御することにより、光電変換によって光電変換層１５ａ内に生じた正孔－電子対のうち、正孔および電子のいずれか一方を、信号電荷として画素電極１１ａによって収集することができる。例えば信号電荷として正孔を利用する場合、画素電極１１ａよりも対向電極１２ａの電位を高くすることにより、画素電極１１ａによって正孔を選択的に収集することが可能である。また、画素電極１１ｂの電位に対する対向電極１２ｂの電位を制御することにより、光電変換によって光電変換層１５ｂ内に生じた正孔－電子対のうち、正孔および電子のいずれか一方を、信号電荷として画素電極１１ｂによって収集することができる。例えば信号電荷として正孔を利用する場合、画素電極１１ｂよりも対向電極１２ｂの電位を高くすることにより、画素電極１１ｂによって正孔を選択的に収集することが可能である。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能である。この場合、画素電極１１ａよりも対向電極１２ａの電位を低くし、画素電極１１ｂよりも対向電極１２ｂの電位を低くする。
対向電極１２ａに対向する画素電極１１ａは、対向電極１２ａと画素電極１１ａとの間に適切なバイアス電圧が与えられることにより、光電変換層１５ａにおいて光電変換によって発生した正および負の電荷のうちの一方を収集する。また、対向電極１２ｂに対向する画素電極１１ｂは、対向電極１２ｂと画素電極１１ｂとの間に適切なバイアス電圧が与えられることにより、光電変換層１５ｂにおいて光電変換によって発生した正および負の電荷のうちの一方を収集する。
撮像装置１００には、第１光電変換部１３ａと第２光電変換部１３ｂとの間に配置される絶縁層６２が備えられている。絶縁層６２は、第１光電変換部１３ａと第２光電変換部１３ｂとを電気的に分離する。図４に示される例では、下方側から、画素電極１１ａ、光電変換層１５ａ、対向電極１２ａ、絶縁層６２、画素電極１１ｂ、光電変換層１５ｂおよび対向電極１２ｂがこの順で積層されている。絶縁層６２は、透明な絶縁材料から形成されている。例えば、絶縁層６２は、第１光電変換部１３ａが感度を有する波長の光の少なくとも一部を透過させる。絶縁層６２には、例えば、酸窒化ケイ素または酸化アルミニウム等を用いることができる。
図４に模式的に示されるように、画素電極１１ａは、プラグ５２ａ、配線５３ａおよびコンタクトプラグ５４ａを介して、信号検出トランジスタ２４ａのゲート電極２４ｇに接続されている。言い換えれば、信号検出トランジスタ２４ａのゲートは、画素電極１１ａとの電気的な接続を有する。プラグ５２ａ、配線５３ａおよびコンタクトプラグ５４ａは、信号検出トランジスタ２４ａと第１光電変換部１３ａとの間の電荷蓄積ノード４１ａ（図３Ａ参照）の少なくとも一部を構成する。配線５３ａは、配線層５６ａの一部であり得る。また、画素電極１１ａは、プラグ５２ａ、配線５３ａおよびコンタクトプラグ５５ａを介して、リセットトランジスタ２８ａの不純物領域２８ｄにも接続されている。図４に例示する構成において、信号検出トランジスタ２４ａのゲート電極２４ｇ、プラグ５２ａ、配線５３ａ、コンタクトプラグ５４ａおよび５５ａ、ならびに、リセットトランジスタ２８ａのソース領域およびドレイン領域の一方である不純物領域２８ｄは、画素電極１１ａによって収集された信号電荷を蓄積する画素１０ａの電荷蓄積領域として機能する。
また、画素電極１１ｂは、プラグ５２ｂ、配線５３ｂおよびコンタクトプラグ５４ｂを介して、信号検出トランジスタ２４ｂのゲート電極２４ｇに接続されている。言い換えれば、信号検出トランジスタ２４ｂのゲートは、画素電極１１ｂとの電気的な接続を有する。プラグ５２ｂは、第１光電変換部１３ａおよび絶縁層６２を貫通している。プラグ５２ｂ、配線５３ｂおよびコンタクトプラグ５４ｂは、信号検出トランジスタ２４ｂと第２光電変換部１３ｂとの間の電荷蓄積ノード４１ｂ（図３Ｂ参照）の少なくとも一部を構成する。配線５３ｂは、配線層５６ｂの一部であり得る。また、画素電極１１ｂは、プラグ５２ｂ、配線５３ｂおよびコンタクトプラグ５５ｂを介して、リセットトランジスタ２８ｂの不純物領域２８ｄにも接続されている。図４に例示する構成において、信号検出トランジスタ２４ｂのゲート電極２４ｇ、プラグ５２ｂ、配線５３ｂ、コンタクトプラグ５４ｂおよび５５ｂ、ならびに、リセットトランジスタ２８ｂのソース領域およびドレイン領域の一方である不純物領域２８ｄは、画素電極１１ｂによって収集された信号電荷を蓄積する画素１０ｂの電荷蓄積領域として機能する。
プラグ５２ａおよび５２ｂ、配線５３ａおよび５３ｂならびにコンタクトプラグ５４ａ、５４ｂ、５５ａおよび５５ｂはそれぞれ、導電性材料を用いて形成されている。例えば、プラグ５２ａおよび５２ｂならびに配線５３ａおよび５３ｂはそれぞれ、銅などの金属から形成される。また、例えば、コンタクトプラグ５４ａ、５４ｂ、５５ａおよび５５ｂはそれぞれ、不純物がドープされることにより導電性が付与されたポリシリコンから形成されている。なお、プラグ５２ａおよび５２ｂ、配線５３ａおよび５３ｂならびにコンタクトプラグ５４ａ、５４ｂ、５５ａおよび５５ｂは互いに同じ材料を用いて形成されていてもよく、互いに異なる材料を用いて形成されていてもよい。
また、プラグ５２ｂの周囲には絶縁被覆６１ｂが形成されている。絶縁被覆６１ｂは、プラグ５２ｂと第１光電変換部１３ａとの間に位置する。プラグ５２ｂと第１光電変換部１３ａとは、接触しておらず、絶縁被覆６１ｂにより電気的に絶縁されている。絶縁被覆６１ｂは、例えば、酸化ケイ素または窒化ケイ素などの絶縁材料を用いて形成される。
画素電極１１ａによって信号電荷が収集されることにより、画素１０ａの電荷蓄積領域に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ２４ａのゲートに印加される。信号検出トランジスタ２４ａは、この電圧を増幅する。信号検出トランジスタ２４ａによって増幅された電圧が、信号電圧としてアドレストランジスタ２６ａを介して選択的に読み出される。また、画素電極１１ｂによって信号電荷が収集されることにより、画素１０ｂの電荷蓄積領域に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ２４ｂのゲートに印加される。信号検出トランジスタ２４ｂは、この電圧を増幅する。信号検出トランジスタ２４ｂによって増幅された電圧が、信号電圧としてアドレストランジスタ２６ｂを介して選択的に読み出される。
なお、撮像装置１００が備える光電変換部の数は、２以上であれば特に制限されない。本実施の形態に係る撮像装置は３以上の光電変換部を備えていてもよい。図５は、本実施の形態に係る別の撮像装置の構成を示す模式図である。図５においては、撮像装置が備える光電変換部および信号検出回路が模式的に示されており、他の構成の図示については省略されている。具体的には、図５には、層間絶縁層５０の上端部よりも上方部分の画素構造、および、光電変換部と信号検出回路との接続が図示されている。
図５に示されるように、撮像装置１１０は、撮像装置１００と比較して、光電変換部１３ｃおよび１３ｄならびに信号検出回路１４ｃおよび１４ｄをさらに備える点で主に相違する。また、図示されていないが、撮像装置１１０は、図３Ａから図４を用いて説明した撮像装置１００と同様に、光電変換部１３ｃおよび１３ｄをリセットするためのリセットトランジスタ、ならびに、光電変換部１３ｃおよび１３ｄで生成した信号電荷に基づいて画像を取得するための周辺回路も備えている。光電変換部１３ｃおよび１３ｄは、第３光電変換部の一例である。信号検出回路１４ｃおよび１４ｄは、第３信号検出回路の一例である。光電変換部１３ｃおよび信号検出回路１４ｃは、画素１０ａまたは画素１０ｂの一部を構成していてもよく、画素１０ａおよび画素１０ｂとは別の画素の少なくとも一部を構成していてもよい。また、光電変換部１３ｄおよび信号検出回路１４ｄは、画素１０ａまたは画素１０ｂの一部を構成していてもよく、画素１０ａおよび画素１０ｂとは別の画素の少なくとも一部を構成していてもよい。
光電変換部１３ｃおよび１３ｄは、第１光電変換部１３ａおよび第２光電変換部１３ｂの上方に積層されている。具体的には、撮像装置１１０では、下方側から、第１光電変換部１３ａ、第２光電変換部１３ｂ、光電変換部１３ｃおよび光電変換部１３ｄの順で積層されている。なお、各光電変換部の積層順は特に限定されない。
第１光電変換部１３ａ、第２光電変換部１３ｂ、光電変換部１３ｃおよび光電変換部１３ｄは、例えば、互いに異なる波長域に感度を有する。
第２光電変換部１３ｂと光電変換部１３ｃとの間には絶縁層６２ａが配置されている。第２光電変換部１３ｂと光電変換部１３ｃとは絶縁層６２ａにより電気的に絶縁されている。
光電変換部１３ｃと光電変換部１３ｄとの間には絶縁層６２ｂが配置されている。光電変換部１３ｃと光電変換部１３ｄとは絶縁層６２ｂにより電気的に絶縁されている。
光電変換部１３ｃは、画素電極１１ｃと、画素電極１１ｃに対向して配置される対向電極１２ｃと、画素電極１１ｃと対向電極１２ｃとの間に配置される光電変換層１５ｃを有する。
画素電極１１ｃは、プラグ５２ｃ等を介して信号検出回路１４ｃに接続されている。プラグ５２ｃは、第１光電変換部１３ａ、第２光電変換部１３ｂならびに絶縁層６２および６２ａを貫通している。プラグ５２ｃの周囲には絶縁被覆６１ｃが形成されている。絶縁被覆６１ｃは、プラグ５２ｃと第１光電変換部１３ａおよび第２光電変換部１３ｂとの間に位置する。
光電変換部１３ｄは、画素電極１１ｄと、画素電極１１ｄに対向して配置される対向電極１２ｄと、画素電極１１ｄと対向電極１２ｄとの間に配置される光電変換層１５ｄを有する。
画素電極１１ｄは、プラグ５２ｄ等を介して信号検出回路１４ｄに接続されている。プラグ５２ｄは、第１光電変換部１３ａ、第２光電変換部１３ｂ、光電変換部１３ｃならびに絶縁層６２、６２ａおよび６２ｂを貫通している。プラグ５２ｄの周囲には絶縁被覆６１ｄが形成されている。絶縁被覆６１ｄは、プラグ５２ｄと第１光電変換部１３ａ、第２光電変換部１３ｂおよび光電変換部１３ｃとの間に位置する。
このように、撮像装置１１０が３以上の光電変換部を備える場合であっても、各光電変換部の電圧が変化すると、容量カップリングにより、電圧変化した光電変換部以外の光電変換部、当該光電変換部に接続される信号検出回路および当該光電変換部に接続される電荷蓄積領域の電位に影響を及ぼすことになるが、撮像装置１００と同様に、各光電変換部に供給される電圧の切替のタイミングを適切にすることで、画質劣化を抑制できる。
また、撮像装置１１０では、各光電変換部で取得できる信号の種類を増やすことができる。そのため、各光電変換部が感度を有する波長を調整することで、カラー画像等を容易に取得できる。
［光電変換層の構成例］
次に、本実施の形態に係る光電変換層１５ａおよび１５ｂの詳細について説明する。
次に、本実施の形態に係る光電変換層１５ａおよび１５ｂの詳細について説明する。
上述したように、第１光電変換部１３ａでは、光電変換層１５ａに光を照射し、画素電極１１ａと対向電極１２ａとの間にバイアス電圧を印加することにより、光電変換によって生じる正および負の電荷のうちの一方を画素電極１１ａによって収集し、収集された電荷を電荷蓄積領域に蓄積することができる。以下に説明するような光電流特性を示す光電変換層１５ａを第１光電変換部１３ａに用い、かつ、画素電極１１ａと対向電極１２ａとの間の電位差をある程度にまで小さくすることによって、電荷蓄積領域に既に蓄積された信号電荷が光電変換層１５ａを介して対向電極１２ａへ移動することを抑制できる。さらに、電位差を小さくした後における電荷蓄積領域への信号電荷のさらなる蓄積を抑制可能である。つまり、光電変換層１５ａに印加するバイアス電圧の大きさの制御により、特許文献４に記載の技術のように複数の画素のそれぞれに転送トランジスタなどの素子を別途設けることなく、グローバルシャッタ機能を実現し得る。第２光電変換部１３ｂについても第１光電変換部１３ａと同様の動作により、グローバルシャッタ機能を実現し得る。撮像装置１００における動作例は、後述する。
光電変換層１５ａおよび１５ｂはそれぞれ、例えば、半導体材料を含む。本実施の形態では、例えば、半導体材料として、有機半導体材料を用いる。
光電変換層１５ａおよび１５ｂの少なくとも一方は、例えば、下記一般式（１）で表されるスズナフタロシアニンを含む。以下では、下記一般式（１）で表されるスズナフタロシアニンを単に「スズナフタロシアニン」と呼ぶことがある。
一般式（１）中、Ｒ１からＲ２４は、独立して、水素原子または置換基を表す。置換基は、特定の置換基に限定されない。置換基は、重水素原子、ハロゲン原子、アルキル基（シクロアルキル基、ビシクロアルキル基、トリシクロアルキル基を含む）、アルケニル基（シクロアルケニル基、ビシクロアルケニル基を含む）、アルキニル基、アリール基、複素環基（ヘテロ環基といってもよい）、シアノ基、ヒドロキシ基、ニトロ基、カルボキシ基、アルコキシ基、アリールオキシ基、シリルオキシ基、ヘテロ環オキシ基、アシルオキシ基、カルバモイルオキシ基、アルコキシカルボニルオキシ基、アリールオキシカルボニルオキシ基、アミノ基（アニリノ基を含む）、アンモニオ基、アシルアミノ基、アミノカルボニルアミノ基、アルコキシカルボニルアミノ基、アリールオキシカルボニルアミノ基、スルファモイルアミノ基、アルキルスルホニルアミノ基、アリールスルホニルアミノ基、メルカプト基、アルキルチオ基、アリールチオ基、ヘテロ環チオ基、スルファモイル基、スルホ基、アルキルスルフィニル基、アリールスルフィニル基、アルキルスルホニル基、アリールスルホニル基、アシル基、アリールオキシカルボニル基、アルコキシカルボニル基、カルバモイル基、アリールアゾ基、ヘテロ環アゾ基、イミド基、ホスフィノ基、ホスフィニル基、ホスフィニルオキシ基、ホスフィニルアミノ基、ホスホノ基、シリル基、ヒドラジノ基、ウレイド基、ボロン酸基（－Ｂ（ＯＨ）２）、ホスファト基（－ＯＰＯ（ＯＨ）２）、スルファト基（－ＯＳＯ３Ｈ）、または、その他の公知の置換基であり得る。
上述の一般式（１）で表されるスズナフタロシアニンとしては、市販されている製品を用いることができる。あるいは、上述の一般式（１）で表されるスズナフタロシアニンは、例えば特許文献５に示されているように、下記の一般式（２）で表されるナフタレン誘導体を出発原料として合成することができる。一般式（２）中のＲ２５からＲ３０は、一般式（１）におけるＲ１からＲ２４と同様の置換基であり得る。
上述の一般式（１）で表されるスズナフタロシアニンにおいて、分子の凝集状態の制御のし易さの観点から、Ｒ１からＲ２４のうち、８個以上が水素原子または重水素原子であってもよく、Ｒ１からＲ２４のうち、１６個以上が水素原子または重水素原子であってもよく、全てが水素原子または重水素原子であってもよい。さらに、以下の式（３）で表されるスズナフタロシアニンは、合成の容易さの観点で有利である。
上述の一般式（１）で表されるスズナフタロシアニンは、概ね２００ｎｍ以上１１００ｎｍ以下の波長域に吸収を有する。例えば、上述の式（３）で表されるスズナフタロシアニンは、図６に示すように、波長が概ね８７０ｎｍの位置に吸収ピークを有する。図６は、上述の式（３）で表されるスズナフタロシアニンを含む光電変換層における吸収スペクトルの一例を示す図である。なお、吸収スペクトルの測定においては、石英基板上に光電変換層（厚さ：３０ｎｍ）が積層されたサンプルを用いている。
図６からわかるように、スズナフタロシアニンを含む材料から形成された光電変換層は、近赤外線波長領域に吸収を有する。すなわち、光電変換層１５ａおよび１５ｂのうちの少なくとも一方を構成する材料として、スズナフタロシアニンを含む材料を選択することにより、例えば、近赤外線を検出可能な光センサを実現し得る。また、スズナフタロシアニンの代わりに、中心金属がスズではなくケイ素またはゲルマニウム等の別の金属であるナフタロシアニン誘導体が用いられてもよい。また、ナフタロシアニン誘導体の中心金属には、軸配位子が配位していてもよい。
図７Ａは、第１光電変換部１３ａにおける光電変換層１５ａの構成の一例を模式的に示す断面図である。図７Ｂは、第２光電変換部１３ｂにおける光電変換層１５ｂの構成の一例を模式的に示す断面図である。図７Ａおよび図７Ｂに示されるように、光電変換層１５ａと光電変換層１５ｂとは、例えば、同様の積層構成を有する。
図７Ａに示されるように、光電変換層１５ａは、例えば、正孔ブロッキング層１５０ｈと、光電変換構造１５０と、電子ブロッキング層１５０ｅとを有する。正孔ブロッキング層１５０ｈは、光電変換構造１５０と対向電極１２ａとの間に配置されている。電子ブロッキング層１５０ｅは、光電変換構造１５０と画素電極１１ａとの間に配置されている。
図７Ｂに示されるように、光電変換層１５ｂは、例えば、正孔ブロッキング層１５１ｈと、光電変換構造１５１と、電子ブロッキング層１５１ｅとを有する。正孔ブロッキング層１５１ｈは、光電変換構造１５１と対向電極１２ｂとの間に配置されている。電子ブロッキング層１５１ｅは、光電変換構造１５１と画素電極１１ｂとの間に配置されている。
光電変換構造１５０および１５１はそれぞれ、ｐ型半導体およびｎ型半導体の少なくとも一方を含む。
図７Ａに示されるように、光電変換構造１５０は、例えば、ｐ型半導体層１５０ｐと、ｎ型半導体層１５０ｎと、ｐ型半導体層１５０ｐおよびｎ型半導体層１５０ｎの間に挟まれた混合層１５０ｍとを有する。ｐ型半導体層１５０ｐは、電子ブロッキング層１５０ｅと混合層１５０ｍとの間に配置されており、光電変換および／または正孔輸送の機能を有する。ｎ型半導体層１５０ｎは、正孔ブロッキング層１５０ｈと混合層１５０ｍとの間に配置されており、光電変換および／または電子輸送の機能を有する。また、図７Ｂに示されるように、光電変換構造１５１は、例えば、ｐ型半導体層１５１ｐと、ｎ型半導体層１５１ｎと、ｐ型半導体層１５１ｐおよびｎ型半導体層１５１ｎの間に挟まれた混合層１５１ｍとを有する。ｐ型半導体層１５１ｐは、電子ブロッキング層１５１ｅと混合層１５１ｍとの間に配置されており、光電変換および／または正孔輸送の機能を有する。ｎ型半導体層１５１ｎは、正孔ブロッキング層１５１ｈと混合層１５１ｍとの間に配置されており、光電変換および／または電子輸送の機能を有する。
後述するように、混合層１５０ｍおよび１５１ｍがそれぞれ、ｐ型半導体およびｎ型半導体の少なくとも一方を含んでいてもよい。
ｐ型半導体層１５０ｐおよび１５１ｐはそれぞれ、例えば、有機ｐ型半導体を含む。ｎ型半導体層１５０ｎおよび１５１ｎはそれぞれ、例えば、有機ｎ型半導体を含む。そのため、光電変換構造１５０および１５１は、例えば、上述の一般式（１）で表されるスズナフタロシアニンを含む有機光電変換材料と、有機ｐ型半導体および有機ｎ型半導体とを含む。
有機ｐ型半導体は、ドナー性有機半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。さらに詳しくは、有機ｐ型半導体は、２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナー性有機化合物としては、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、ナフタロシアニン化合物、サブフタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、ドナー性有機半導体は、これらに限らず、後述する、アクセプター性有機化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用い得る。アクセプター性有機化合物は、「ｎ型有機化合物」とも呼ばれる。上述のスズナフタロシアニンは、有機ｐ型半導体材料の一例である。
有機ｎ型半導体は、アクセプター性有機半導体であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。さらに詳しくは、有機ｎ型半導体は、２つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプター性有機化合物としては、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、フラーレン、フラーレン誘導体、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５ないし７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピロリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピンなど）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、これらに限らず、上述したように、ドナー性有機化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプター性有機半導体として用い得る。ドナー性有機化合物は、「ｐ型有機化合物」とも呼ばれる。
混合層１５０ｍおよび１５１ｍはそれぞれ、例えば、有機ｐ型半導体および有機ｎ型半導体を含むバルクヘテロ接合構造層であり得る。バルクへテロ接合構造を有する層として混合層１５０ｍおよび１５１ｍを形成する場合、上述の一般式（１）で表されるスズナフタロシアニンを有機ｐ型半導体材料として用い得る。有機ｎ型半導体材料としては、例えば、フラーレンおよび／またはフラーレン誘導体を用い得る。
光電変換効率を向上させる観点から、ｐ型半導体層１５０ｐを構成する材料は、混合層１５０ｍに含まれるｐ型半導体材料と同じであってもよい。また、ｐ型半導体層１５１ｐを構成する材料は、混合層１５１ｍに含まれるｐ型半導体材料と同じであってもよい。同様に、ｎ型半導体層１５０ｎを構成する材料は、混合層１５０ｍに含まれるｎ型半導体材料と同じであってもよい。また、ｎ型半導体層１５１ｎを構成する材料は、混合層１５１ｍに含まれるｎ型半導体材料と同じであってもよい。バルクへテロ接合構造は、特許文献６（特許第５５５３７２７号公報）において詳細に説明されている。参考のため、特許第５５５３７２７号公報の開示内容の全てを本明細書に援用する。
検出を行いたい波長域に応じて適切な材料を用いることにより、所望の波長域に感度を有する撮像装置を実現し得る。なお、光電変換層１５ａおよび１５ｂに用いられる材料は有機半導体材料に限らない。光電変換層１５ａおよび１５ｂの少なくとも一方は、ｐ型半導体および／またはｎ型半導体としてアモルファスシリコンまたは化合物半導体などの無機半導体材料を含んでいてもよい。光電変換層１５ａおよび１５ｂの少なくとも一方は、有機材料から構成される層と無機材料から構成される層とを含んでいてもよい。
なお、上記では、スズナフタロシアニンを用いた近赤外線波長領域に感度を有する光電変換層について説明したが、光電変換層１５ａおよび１５ｂに含まれる材料は、近赤外線波長領域用の光電変換材料に限定されるものではない。光電変換層１５ａおよび１５ｂの少なくとも一方は、例えば、ｐ型半導体としてサブフタロシアニンを用い、ｎ型半導体としてフラーレンおよび／またはフラーレン誘導体を用いることで、可視光波長領域に感度を有する光電変換層になりうる。また、光電変換層１５ａおよび１５ｂの少なくとも一方は、例えば、ｐ型半導体として銅フタロシアニンを用い、ｎ型半導体としてフラーレンＣ６０を用いることで、紫外線波長領域に感度を有する光電変換層になりうる。
また、光電変換層１５ａおよび１５ｂの構造は、上述した例に限らない。例えば、光電変換層１５ａは、正孔ブロッキング層１５０ｈ、電子ブロッキング層１５０ｅ、ｐ型半導体層１５０ｐおよびｎ型半導体層１５０ｎのうちの少なくとも１つを含んでいなくてもよい。また、光電変換層１５ｂは、正孔ブロッキング層１５１ｈ、電子ブロッキング層１５１ｅ、ｐ型半導体層１５１ｐおよびｎ型半導体層１５１ｎのうちの少なくとも１つを含んでいなくてもよい。
［光電変換層における光電流特性］
次に、光電変換層１５ａおよび１５ｂにおける光電流特性について説明する。以下では、代表的に第１光電変換部１３ａの光電変換層１５ａの光電流特性について説明するが、第２光電変換部１３ｂの光電変換層１５ｂも同様の光電流特性を有し得る。そのため、下記の説明の第１光電変換部１３ａおよび第１光電変換部１３ａに接続される周辺回路等の構成要素を、当該構成要素に対応する第２光電変換部１３ｂおよび第２光電変換部１３ｂに接続される周辺回路等の構成要素に読み替えることで、第２光電変換部１３ｂの光電変換層１５ｂの光電流特性についても説明され得る。
次に、光電変換層１５ａおよび１５ｂにおける光電流特性について説明する。以下では、代表的に第１光電変換部１３ａの光電変換層１５ａの光電流特性について説明するが、第２光電変換部１３ｂの光電変換層１５ｂも同様の光電流特性を有し得る。そのため、下記の説明の第１光電変換部１３ａおよび第１光電変換部１３ａに接続される周辺回路等の構成要素を、当該構成要素に対応する第２光電変換部１３ｂおよび第２光電変換部１３ｂに接続される周辺回路等の構成要素に読み替えることで、第２光電変換部１３ｂの光電変換層１５ｂの光電流特性についても説明され得る。
図８は、光電変換層１５ａが有する例示的な光電流特性を示す図である。図８中、太い実線のグラフは、光が照射された状態における、光電変換層１５ａの例示的な電流－電圧特性（Ｉ－Ｖ特性）を示している。なお、図８には、光が照射されていない状態における光電変換層１５ａのＩ－Ｖ特性の一例も、太い破線によってあわせて示されている。図８には、スズナフタロシアニンとフラーレンＣ６０とを共蒸着することによって得られたバルクヘテロ接合構造を光電変換層１５ａに適用した例が示されているが、例示されたＩ－Ｖ特性を発現させるための材料の組み合わせは特に限定されない。
図８は、一定の照度のもとで、光電変換層１５ａの２つの主面の間に印加するバイアス電圧を変化させたときの主面間に流れる電流密度の変化を示している。本明細書において、バイアス電圧における順方向および逆方向は、以下のように定義される。光電変換層１５ａが、層状のｐ型半導体および層状のｎ型半導体の接合構造を有する場合には、ｎ型半導体の層よりもｐ型半導体の層の電位が高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。他方、ｎ型半導体の層よりもｐ型半導体の層の電位が低くなるようなバイアス電圧を逆方向のバイアス電圧と定義する。光電変換層１５ａがバルクヘテロ接合構造を有する場合、上述の特許第５５５３７２７号公報の図１に模式的に示されるように、電極に対向する、バルクヘテロ接合構造の２つの主面のうちの一方の表面には、ｎ型半導体よりもｐ型半導体が多く現れ、他方の表面には、ｐ型半導体よりもｎ型半導体が多く現れる。したがって、ｎ型半導体よりもｐ型半導体が多く現れた主面側の電位が、ｐ型半導体よりもｎ型半導体が多く現れた主面側の電位よりも高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。本実施の形態においては、例えば、対向電極１２ａの電位が画素電極１１ａの電位よりも高くなる電圧が逆方向のバイアス電圧である。一方、対向電極１２ａの電位が画素電極１１ａの電位よりも低くなる電圧が順方向のバイアス電圧である。
図８に示されるように、光電変換層１５ａの光電流特性は、概略的には、第１電圧範囲から第３電圧範囲の３つの電圧範囲によって特徴づけられる。第１電圧範囲は、逆バイアスの電圧範囲であって、逆方向バイアス電圧の増大に従って出力電流密度の絶対値が増大する電圧範囲である。第１電圧範囲は、光電変換層１５ａの主面間に印加されるバイアス電圧の増大に従って光電流が増大する電圧範囲といってもよい。第２電圧範囲は、順バイアスの電圧範囲であって、順方向バイアス電圧の増大に従って出力電流密度が増大する電圧範囲である。つまり、第２電圧範囲は、光電変換層１５ａの主面間に印加されるバイアス電圧の増大に従って順方向電流が増大する電圧範囲である。第３電圧範囲は、第１電圧範囲と第２電圧範囲の間の電圧範囲である。このように、第１光電変換部１３ａは、電圧供給回路３２ａが光電変換層１５ａに印加するバイアス電圧の切替により感度が可変である。これにより、第１光電変換部１３ａを用いた撮像時の感度を、印加するバイアス電圧の切替だけで調整できる。
例えば、第１電圧範囲における２つの電圧値の間で印加するバイアス電圧を変化させた場合、出力電流密度の絶対値が異なるため、第１光電変換部１３ａの感度が変化する。また、第１電圧範囲の電圧値と第３電圧範囲の電圧値との間で印加するバイアス電圧を変化させた場合、同様に第１光電変換部１３ａの感度が変化する。また、この場合、第３電圧範囲の電圧値のバイアス電圧を印加した第１光電変換部１３ａにおける感度は、ほとんどゼロである。
第１光電変換部１３ａと同様に、第２光電変換部１３ｂは、電圧供給回路３２ｂが光電変換層１５ｂに印加するバイアス電圧の切替により感度が可変である。
第１電圧範囲から第３電圧範囲は、リニアな縦軸および横軸を用いたときにおける光電流特性のグラフの傾きによって区別され得る。参考のため、図８では、第１電圧範囲および第２電圧範囲のそれぞれにおけるグラフの平均的な傾きを、それぞれ、細い実線Ｌ１および細い実線Ｌ２によって示している。図８に例示されるように、第１電圧範囲、第２電圧範囲および第３電圧範囲における、バイアス電圧の増加に対する出力電流密度の変化率は、互いに異なっている。第３電圧範囲は、バイアス電圧に対する出力電流密度の変化率が、第１電圧範囲における変化率および第２電圧範囲における変化率よりも小さい電圧範囲として定義される。あるいは、Ｉ－Ｖ特性を示すグラフにおける立ち上がり（立ち下がり）の位置に基づいて、第３電圧範囲が決定されてもよい。第３電圧範囲は、例えば、－１Ｖよりも大きく、かつ、＋１Ｖよりも小さい。第３電圧範囲では、バイアス電圧を変化させても、光電変換層１５ａの主面間の電流密度は、ほとんど変化しない。図８に例示されるように、第３電圧範囲では、電流密度の絶対値は、例えば、１００μＡ／ｃｍ２以下である。
［撮像装置の動作例１］
次に、本実施の形態に係る撮像装置１００の動作例について説明する。以下で説明する動作例は、具体的には、撮像装置１００が画像を取得する場合の動作例である。
次に、本実施の形態に係る撮像装置１００の動作例について説明する。以下で説明する動作例は、具体的には、撮像装置１００が画像を取得する場合の動作例である。
図９は、本実施の形態に係る撮像装置の動作例１を説明するための図である。また、図９は、カメラシステム１に備えられる照明装置２００の動作も一部に示している。図９は、同期信号の立ち下がり（または立ち上がり）のタイミングと、光電変換層１５ａおよび１５ｂに印加されるバイアス電圧の大きさの時間的変化と、画素アレイＰＡ（図３Ａおよび図３Ｂ参照）の各行におけるリセットおよび露光のタイミングと、照明装置２００による発光のタイミングと、を合わせて示している。
より具体的には、図９中の一番上の（ａ）のグラフは、垂直同期信号Ｖｓｓの立ち下がり（または立ち上がり）のタイミングを示す。図９に示される例は、画素１０ａに対応する垂直同期信号Ｖｓｓと、画素１０ｂに対応する垂直同期信号Ｖｓｓとが、同じタイミングで立ち下がり（または立ち上がり）となる例を示している。図９の（ｂ）のグラフは、水平同期信号Ｈｓｓの立ち下がり（または立ち上がり）のタイミングを示している。図９に示される例は、画素１０ａに対応する水平同期信号Ｈｓｓと、画素１０ｂに対応する水平同期信号Ｈｓｓとが、同じタイミングで立ち下がり（または立ち上がり）となる例を示している。垂直同期信号Ｖｓｓおよび水平同期信号Ｈｓｓは画素１０ａと画素１０ｂとで異なるタイミングであってもよい。図９のグラフ（ｃ）には、感度制御線４２ｂを介して電圧供給回路３２ｂから対向電極１２ｂに印加される電圧Ｖｂ＿ｂの時間的変化の一例が示されている。図９のグラフ（ｄ）には、画素電極１１ｂの電位を基準としたときの対向電極１２ｂの電位φ＿ｂの時間的変化が示されている。電位φ＿ｂのグラフにおける両矢印Ｇ３＿ｂは、光電変換層１５ｂにおける上述の第３電圧範囲を示している。図９のグラフ（ｅ）には、感度制御線４２ａを介して電圧供給回路３２ａから対向電極１２ａに印加される電圧Ｖｂ＿ａの時間的変化の一例が示されている。図９のグラフ（ｆ）には、画素電極１１ａの電位を基準としたときの対向電極１２ａの電位φ＿ａの時間的変化が示されている。電位φ＿ａのグラフにおける両矢印Ｇ３＿ａは、光電変換層１５ａにおける上述の第３電圧範囲を示している。図９の（ｇ）のチャートは、画素アレイＰＡの各行におけるリセットおよび露光のタイミングを模式的に示している。図９の（ｈ）のチャートは、照明装置２００の発光および消灯のタイミングを模式的に示している。図９の（ｈ）のチャートにおいて、Ｌ＿ｂのチャートは、第２光源２１０ｂの発光および消灯のタイミングを示し、Ｌ＿ａのチャートは、第１光源２１０ａの発光および消灯のタイミングを示している。
以下、図３Ａ、図３Ｂ、図４および図９を参照しながら、撮像装置１００における動作例１を説明する。簡単のため、ここでは、画素アレイＰＡに含まれる画素の行数が、合計８行である場合における動作の例を説明する。具体的には、図９のチャート（ｇ）において、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行の４行が、第２光電変換部１３ｂを有する画素１０ｂの画素行であり、第Ｒ４＿ａ行から第Ｒ７＿ａ行の４行が第１光電変換部１３ａを有する画素１０ａの画素行である。第Ｒ０＿ｂ行から第Ｒ３＿ｂ行の第２光電変換部１３ｂは、例えば、第Ｒ４＿ａ行から第Ｒ７＿ａ行の第１光電変換部１３ａに積層されており、第Ｒ４＿ａ行から第Ｒ７＿ａ行の第１光電変換部１３ａと平面視で重なる位置関係である。なお、図９のチャート（ｇ）に示される画素行の並びは、実際の画素行の並びと一致している必要はなく、実際の画素配置は特に限定されない。
画像の取得においては、まず、画素アレイＰＡ中の各画素１０ａおよび各画素１０ｂの電荷蓄積領域のリセットと、リセット後の画素信号の読み出しとが実行される。例えば、図９に示されるように、垂直同期信号Ｖｓｓに基づき、第Ｒ０＿ｂ行に属する複数の画素１０ｂのリセットを開始する（時刻ｔ０）。なお、図９のチャート（ｇ）中の網点の付された矩形は、信号の読み出し期間を模式的に表している。この読み出し期間は、画素１０ａおよび画素１０ｂの電荷蓄積領域の電位をリセットするためのリセット期間をその一部に含み得る。
第Ｒ０＿ｂ行に属する画素１０ｂのリセットにおいては、第Ｒ０＿ｂ行のアドレス制御線４６ｂの電位の制御により、そのアドレス制御線４６ｂにゲートが接続されているアドレストランジスタ２６ｂをオンとし、さらに、第Ｒ０＿ｂ行のリセット制御線４８ｂの電位の制御により、そのリセット制御線４８ｂにゲートが接続されているリセットトランジスタ２８ｂをオンとする。これにより、電荷蓄積ノード４１ｂとリセット電圧線４４ｂとが接続され、電荷蓄積領域にリセット電圧Ｖｒが供給される。すなわち、信号検出トランジスタ２４ｂのゲート電極２４ｇおよび第２光電変換部１３ｂの画素電極１１ｂの電位が、リセット電圧Ｖｒにリセットされる。その後、垂直信号線４７ｂを介して、第Ｒ０＿ｂ行の画素１０ｂからリセット後の画素信号を読み出す。このときに得られる画素信号は、リセット電圧Ｖｒの大きさに対応した画素信号である。画素信号の読み出し後、リセットトランジスタ２８ｂおよびアドレストランジスタ２６ｂをオフとする。なお、前のフレームで画素１０ｂに蓄積した信号電荷の量に対応する信号を読み出す場合には、リセット前にも画素信号の読み出しが行われてもよい。
この例では、図９に示されるように、水平同期信号Ｈｓｓにあわせて、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行、および、第Ｒ４＿ａ行から第Ｒ７＿ａ行の各行に属する画素のリセットおよび読み出しを行単位で順次に実行する。時刻ｔ０から時刻ｔ４までは、画素１０ｂのリセット期間および読み出し期間であり、時刻ｔ４から時刻ｔ８までは、画素１０ａのリセット期間および読み出し期間である。以下では、水平同期信号Ｈｓｓのパルスの間隔、換言すれば、ある行が選択されてから次の行が選択されるまでの期間を「１Ｈ期間」と呼ぶことがある。この例では、時刻ｔ０から時刻ｔ１までの期間が１Ｈ期間に相当する。また、１Ｈ期間は、水平同期信号Ｈｓｓの立ち下がり（または立ち上がり）のタイミングの周期と同じ長さである。
第Ｒ４＿ａ行から第Ｒ７＿ａ行における画素１０ａのリセットおよび読み出しは、上述の画素１０ｂと同様の方法で行われる。具体的に第Ｒ４＿ａ行を例に説明すると、まず、第Ｒ４＿ａ行のアドレス制御線４６ａの電位の制御により、そのアドレス制御線４６ａにゲートが接続されているアドレストランジスタ２６ａをオンとし、さらに、第Ｒ４＿ａ行のリセット制御線４８ａの電位の制御により、そのリセット制御線４８ａにゲートが接続されているリセットトランジスタ２８ａをオンとする。これにより、電荷蓄積ノード４１ａとリセット電圧線４４ａとが接続され、電荷蓄積領域にリセット電圧Ｖｒが供給される。すなわち、信号検出トランジスタ２４ａのゲート電極２４ｇおよび第１光電変換部１３ａの画素電極１１ａの電位が、リセット電圧Ｖｒにリセットされる。その後、垂直信号線４７ａを介して、第Ｒ４＿ａ行の画素１０ａからリセット後の画素信号を読み出す。画素信号の読み出し後、リセットトランジスタ２８ａおよびアドレストランジスタ２６ａをオフとする。なお、前のフレームで画素１０ａに蓄積した信号電荷の量に対応する信号を読み出す場合には、リセット前にも画素信号の読み出しが行われてもよい。
図９に示されるように、画像取得の開始から、画素アレイＰＡの全ての行のリセットおよび画素信号の読み出しが終了するまでの期間（時刻ｔ０からｔ８）においては、画素電極１１ｂと対向電極１２ｂとの間の電位差が上述の第３電圧範囲となるような電圧Ｖ３＿ｂが、電圧供給回路３２ｂから対向電極１２ｂに印加されている。また、当該期間において、画素電極１１ａと対向電極１２ａとの間の電位差が上述の第３電圧範囲となるような電圧Ｖ３＿ａが、電圧供給回路３２ａから対向電極１２ａに印加されている。すなわち、画像取得の開始から第Ｒ４＿ａ行から第Ｒ７＿ａ行に属する画素１０ａの露光期間の開始（時刻ｔ９）までの期間において、第１光電変換部１３ａの光電変換層１５ａおよび第２光電変換部１３ｂの光電変換層１５ｂは、第３電圧範囲のバイアス電圧が印加された状態にある。
光電変換層１５ａおよび１５ｂに第３電圧範囲のバイアス電圧が印加された状態では、光電変換層１５ａおよび１５ｂからの電荷蓄積領域への信号電荷の移動は、ほとんど起こらない。これは、光電変換層１５ａおよび１５ｂに第３電圧範囲のバイアス電圧が印加された状態では、光の照射によって生じた正および負の電荷のほとんどが、速やかに再結合し、画素電極１１ａまたは１１ｂによって収集される前に消滅してしまうためである。したがって、光電変換層１５ａおよび１５ｂに第３電圧範囲のバイアス電圧が印加された状態では、光電変換層１５ａおよび１５ｂに光が入射しても、電荷蓄積領域への信号電荷の蓄積はほとんど起こらない。そのため、露光期間以外の期間における、意図しない感度の発生が抑制される。このような意図しない感度は、「寄生感度」とも呼ばれる。
図９のチャート（ｇ）中、ある行（例えば第Ｒ０＿ｂ行）に着目したとき、網点の付された矩形および斜線の付された矩形で示される期間が、非露光期間を表している。なお、光電変換層１５ａに第３電圧範囲のバイアス電圧を印加するための電圧Ｖ３＿ａ、および、光電変換層１５ｂに第３電圧範囲のバイアス電圧を印加するための電圧Ｖ３＿ｂは、０Ｖに限定されない。
また、図４に示されるように、撮像装置１００においては、第１光電変換部１３ａと第２光電変換部１３ｂとが積層されているため、第１光電変換部１３ａと第２光電変換部１３ｂとの間には容量カップリングが生じる。光電変換層１５ａに印加されるバイアス電圧が切り替えられると、容量カップリングによって、第２光電変換部１３ｂに接続された電荷蓄積ノード４１ｂを含む電荷蓄積領域の容量が変化する。また、光電変換層１５ｂに印加されるバイアス電圧が切り替えられると、容量カップリングによって、第１光電変換部１３ａに接続された電荷蓄積ノード４１ａを含む電荷蓄積領域の容量が変化する。そのため、リセット期間および読み出し期間中に光電変換層１５ａまたは光電変換層１５ｂに印加される電圧が切り替えられると、電荷蓄積領域の容量の変化のために画素１０ａまたは画素１０ｂの出力信号が変動する。
動作例１においては、第２光電変換部１３ｂの光電変換層１５ｂに印加される電圧の切替は、第１光電変換部１３ａを含む画素１０ａのリセット期間および読み出し期間には行われない。図９に示すように、対向電極１２ｂに印加される電圧Ｖｂ＿ｂは、第Ｒ４＿ａ行から第Ｒ７＿ａ行の各行に属する画素１０ａが斜線の付された矩形で示される期間であるときに、電圧Ｖ３＿ｂ及び電圧Ｖｅ＿ｂの間で切り替えられているが、斜線の付された矩形で示される期間は、画素１０ａのリセット期間ではなく読み出し期間でもない。また、第１光電変換部１３ａの光電変換層１５ａに印加される電圧の切替は、第２光電変換部１３ｂを含む画素１０ｂのリセット期間および読み出し期間には行われない。図９に示すように、対向電極１２ａに印加される電圧Ｖｂ＿ａは、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行の各行に属する画素１０ｂが斜線の付された矩形で示される期間であるときに、電圧Ｖ３＿ａ及び電圧Ｖｅ＿ａの間で切り替えられているが、斜線の付された矩形で示される期間は、画素１０ｂのリセット期間ではなく読み出し期間でもない。つまり、全ての画素１０ａのリセット期間および読み出し期間で、対向電極１２ｂに電圧Ｖ３＿ｂが印加され続けて、第２光電変換部１３ｂの光電変換層１５ｂに印加する電圧が一定である。また、全ての画素１０ｂのリセット期間および読み出し期間で、対向電極１２ａに電圧Ｖ３＿ａが印加され続けて、第１光電変換部１３ａの光電変換層１５ａに印加するバイアス電圧が一定である。これにより、リセット期間および読み出し期間中に、第１光電変換部１３ａと第２光電変換部１３ｂとの容量カップリングによる画素１０ａおよび画素１０ｂの電荷蓄積領域の容量変動が生じず、出力信号が変動することによる画質の劣化を抑制できる。なお、本明細書において、印加される電圧の切替が行われず、電圧が一定であるとは、実質的に印加される電圧の切替が行われず、電圧が一定であることを意味する。例えば、読み出し期間およびリセット期間等のある期間において、印加される電圧の切替が行われず、電圧が一定であるとは、ある期間において第１光電変換部１３ａおよび第２光電変換部１３ｂに印加されるそれぞれの電圧の変動幅が、第１光電変換部１３ａおよび第２光電変換部１３ｂそれぞれに接続される電圧供給回路が電圧を供給することによるバイアス電圧の最大値の１０％以下であることを意味する。バイアス電圧の最大値は、例えば、リセット電圧Ｖｒと電圧Ｖｅ_ａとの差、および、リセット電圧Ｖｒと電圧Ｖｅ＿ｂとの差である。
ここで容量カップリングの影響について、より詳細に説明する。撮像装置１００において、画素１０ａの電荷蓄積領域の容量に影響を及ぼす第１光電変換部１３ａと第２光電変換部１３ｂとの容量カップリングの具体例の１つは、画素１０ａの電荷蓄積領域に接続される画素電極１１ａと対向電極１２ｂとの容量カップリングである。また、画素１０ａの電荷蓄積領域の容量に影響を及ぼす容量カップリングの別の具体例は、画素１０ａの電荷蓄積領域および／または当該電荷蓄積領域に接続される配線と対向電極１２ｂとの容量カップリングである。
また、画素１０ｂの電荷蓄積領域の容量に影響を及ぼす第１光電変換部１３ａと第２光電変換部１３ｂとの容量カップリングの具体例の１つは、画素１０ｂの電荷蓄積領域に接続される画素電極１１ｂと対向電極１２ａとの容量カップリングである。また、画素１０ｂの電荷蓄積領域の容量に影響を及ぼす容量カップリングの別の具体例は、画素１０ｂの電荷蓄積領域および／または当該電荷蓄積領域に接続される配線と対向電極１２ａとの容量カップリングである。
図４に示されるように、撮像装置１００では、第１光電変換部１３ａの対向電極１２ａと第２光電変換部１３ｂの画素電極１１ｂとが対面するように配置されている。そのため、第１光電変換部１３ａおよび第２光電変換部１３ｂの電極の中で、画素電極１１ｂと対向電極１２ａとが最も近接する。その結果、画素電極１１ｂと対向電極１２ａとの容量カップリングの影響が大きくなるため、対向電極１２ａに印加する電圧の切替による画素１０ｂの電荷蓄積領域の容量変化が顕著にあらわれやすい。よって、第１光電変換部１３ａの光電変換層１５ａに印加するバイアス電圧の切替が、第２光電変換部１３ｂを含む画素１０ｂのリセット期間および読み出し期間には行われないことが、画質の劣化の抑制に効果的である。なお、画素電極１１ａと対向電極１２ｂとの容量カップリングによっても、対向電極１２ｂに印加する電圧の切替による画素１０ａの電荷蓄積領域の容量変化が生じる。そのため、第２光電変換部１３ｂの光電変換層１５ｂに印加するバイアス電圧の切替が、第１光電変換部１３ａを含む画素１０ａのリセット期間および読み出し期間には行われないことでも、画質の劣化を抑制できる。
また、図９には図示されていないが、第１光電変換部１３ａおよび第２光電変換部１３ｂに印加されるバイアス電圧は、電圧供給回路３２ａおよび３２ｂから対向電極１２ａおよび１２ｂへの供給電圧の切替だけでなく、画素電極１１ａおよび１１ｂへの供給電圧の変更によっても変化しうる。具体的には、リセット期間および読み出し期間の際に画素電極１１ａおよび１１ｂに接続している電荷蓄積領域に供給する電圧の変更である。一例では、リセット電圧源３４ａおよび３４ｂによる電荷蓄積領域へのリセット電圧の供給などが該当する。このような場合、電圧の変化は、電圧供給回路３２ａおよび３２ｂから対向電極１２ａおよび１２ｂへ供給される電圧の切替が行われる場合に比べ小さいが、第１光電変換部１３ａと第２光電変換部１３ｂとの容量カップリングにより、上記と同様に出力信号の変動が生じうる。そのため、図９のように、第１光電変換部１３ａを含む画素１０ａのリセット期間および読み出し期間と、第２光電変換部１３ｂを含む画素１０ｂのリセット期間および読み出し期間とは重ならないことで、画質の劣化を抑制できる。
再び図９を参照し、画素アレイＰＡの全ての行のリセットおよび画素信号の読み出しの終了後、水平同期信号Ｈｓｓに基づき、第Ｒ４＿ａ行から第Ｒ７＿ａ行に属する画素１０ａの露光期間を開始する（時刻ｔ９）。図９のチャート（ｇ）中、白の矩形は、各行における露光期間を模式的に表している。画素１０ａの露光期間は、電圧供給回路３２ａが、対向電極１２ａに印加する電圧を電圧Ｖ３＿ａとは異なる電圧Ｖｅ＿ａに切り替えることによって開始される。電圧Ｖｅ＿ａは、例えば、画素電極１１ａと対向電極１２ａとの間の電位差が上述の第１電圧範囲となるような電圧（例えば１０Ｖ程度）である。対向電極１２ａに電圧Ｖｅ＿ａが印加されることにより、光電変換層１５ａ中の信号電荷（本実施の形態では正孔）が画素電極１１ａによって収集され、電荷蓄積ノード４１ａを含む電荷蓄積領域に蓄積される。
電圧供給回路３２ａが、対向電極１２ａに印加する電圧を再び電圧Ｖ３＿ａに切り替えることにより、第Ｒ４＿ａ行から第Ｒ７＿ａ行に属する画素１０ａの露光期間が終了する（時刻ｔ１４）。このように、本実施の形態では、対向電極１２ａに印加する電圧が電圧Ｖ３＿ａと電圧Ｖｅ＿ａとの間で切り替えられることによって、露光期間と非露光期間とが切り替えられる。つまり、電圧供給回路３２ａが画素電極１１ａと対向電極１２ａとの間に印加する電圧の切替により露光期間が規定される。図９からわかるように、この例における第Ｒ４＿ａ行から第Ｒ７＿ａ行に属する画素１０ａの露光期間の開始（時刻ｔ９）および終了（時刻ｔ１４）は、画素アレイＰＡに含まれる全ての画素１０ａにおいて共通である。
次に、第Ｒ４＿ａ行から第Ｒ７＿ａ行に属する画素１０ａの露光期間の終了後、水平同期信号Ｈｓｓに基づき、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行に属する画素１０ｂの露光期間を開始する（時刻ｔ１５）。画素１０ｂの露光期間は、電圧供給回路３２ｂが、対向電極１２ｂに印加する電圧を電圧Ｖ３＿ｂとは異なる電圧Ｖｅ＿ｂに切り替えることによって開始される。電圧Ｖｅ＿ｂは、例えば、画素電極１１ｂと対向電極１２ｂとの間の電位差が上述の第１電圧範囲となるような電圧（例えば１０Ｖ程度）である。対向電極１２ｂに電圧Ｖｅ＿ｂが印加されることにより、光電変換層１５ｂ中の信号電荷（本実施の形態では正孔）が画素電極１１ｂによって収集され、電荷蓄積ノード４１ｂを含む電荷蓄積領域に蓄積される。
電圧供給回路３２ｂが、対向電極１２ｂに印加する電圧を再び電圧Ｖ３＿ｂに切り替えることにより、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行に属する画素１０ｂの露光期間が終了する（時刻ｔ２９）。このように、本実施の形態では、対向電極１２ｂに印加する電圧が電圧Ｖ３＿ｂと電圧Ｖｅ＿ｂとの間で切り替えられることによって、露光期間と非露光期間とが切り替えられる。つまり、電圧供給回路３２ｂが画素電極１１ｂと対向電極１２ｂとの間に印加する電圧の切替により露光期間が規定される。図９からわかるように、この例における第Ｒ０＿ｂ行から第Ｒ３＿ｂ行に属する画素１０ｂの露光期間の開始（時刻ｔ１５）および終了（時刻ｔ２９）は、画素アレイＰＡに含まれる全ての画素１０ｂにおいて共通である。
このように、ここで説明する動作は、撮像装置１００における第１光電変換部１３ａを有する画素１０ａおよび第２光電変換部１３ｂを有する画素１０ｂの両方にグローバルシャッタ方式での駆動が適用された例である。
また、図９のチャート（ｈ）に示されるように、照明装置２００は、画素１０ａの露光期間の開始（時刻ｔ９）から終了（時刻ｔ１４）までの間、第１光源２１０ａを発光させる。つまり、照明装置２００の第１光源２１０ａは、第１光電変換部１３ａを含む画素１０ａの露光期間と重なる期間に光を発する。この例では、第１光源２１０ａの発光期間と画素１０ａの露光期間とは同じ期間である。これにより、画素１０ａの露光期間中、第１光源２１０ａが発する光の被写体による反射光が第１光電変換部１３ａおよび第２光電変換部１３ｂに入射する。また、第１光源２１０ａは、画素１０ａの非露光期間には消灯している。なお、図９のチャート（ｈ）中の白の矩形は、光源の発光期間を模式的に表している。また、図９のチャート（ｈ）中の斜線の付された矩形は、光源の消灯期間を模式的に表している。
また、照明装置２００は、画素１０ｂの露光期間の開始（時刻ｔ１５）から終了（時刻ｔ２９）までの間、第２光源２１０ｂを発光させる。つまり、照明装置２００の第２光源２１０ｂは、第２光電変換部１３ｂを含む画素１０ｂの露光期間と重なる期間に光を発する。この例では、第２光源２１０ｂの発光期間と画素１０ｂの露光期間とは同じ期間である。これにより、画素１０ｂの露光期間中、第２光源２１０ｂが発する光の被写体による反射光が第１光電変換部１３ａおよび第２光電変換部１３ｂに入射する。また、第２光源２１０ｂは、画素１０ｂの非露光期間には消灯している。
カメラシステム１においては、照明装置２００の発光のタイミングの制御は、例えば、制御部３００により行われる。制御部３００は、例えば、撮像装置１００から撮像装置１００における画素の駆動タイミングを示す信号を取得し、取得した信号に基づいて照明装置２００の発光を制御する。また、制御部３００は、撮像装置１００および照明装置２００に対して、撮像装置１００における露光期間のタイミングと、照明装置２００における発光期間のタイミングとを制御する信号を出力してもよい。
このように、照明装置２００は、画素１０ａおよび画素１０ｂそれぞれの露光期間に連動させるように第１光源２１０ａおよび第２光源２１０ｂを点灯させて、光を発する。これにより、露光期間に被写体に対して第１光電変換部１３ａまたは第２光電変換部１３ｂが感度を有する波長域の照明光が照射されるため、撮像装置１００によって撮像される画像の画質を向上できる。また、画素１０ａおよび画素１０ｂそれぞれの非露光期間には、照明装置２００は光を発しないため、第１光源２１０ａおよび第２光源２１０ｂの寿命の向上およびエネルギー削減が可能となる。
また、図９に示される例では、画素１０ａの露光期間は、画素１０ｂの露光期間に重なっていない。そのため、画素１０ｂの露光期間に、画素１０ａの露光期間と同じ期間に発光する第１光源２１０ａが光を発しない。よって、第１光源２１０ａの光が第２光電変換部１３ｂの光電変換に影響を与えない。例えば、第１波長域が近赤外線波長領域内の波長域であり、第２波長域が可視光波長領域内の波長域である場合、第１光源２１０ａは近赤外線を発するが、近赤外線光源が発する光は、一部に可視光の成分を有する場合がある。そのような場合でも、画素１０ｂの露光期間に第１光源２１０ａが光を発しないため、第２光電変換部１３ｂの光電変換に影響する成分の光が第２光電変換部１３ｂに入射して、意図しない画素１０ｂにおける信号電荷の蓄積を抑制できる。また、同様に、画素１０ａの露光期間に、画素１０ｂの露光期間と同じ期間に発光する第２光源２１０ｂが光を発しない。これにより、意図しない画素１０ａにおける信号電荷の蓄積を抑制できる。
なお、露光期間に光を発する照明装置２００は、カメラシステム１に備えられた照明装置に限らず、外部の照明装置であってもよい。また、照明装置２００が発光することは必須ではなく、撮像装置１００は、照明装置２００が発光していない状態で撮像してもよい。
次に、水平同期信号Ｈｓｓに基づき、画素アレイＰＡの各行に属する画素からの信号電荷の読み出しを行う。この例では、時刻ｔ３１から、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行、および、第Ｒ４＿ａ行から第Ｒ７＿ａ行の各行に属する画素からの信号電荷の読み出しが行単位で順次に実行される。以下では、ある行に属する画素が選択されてからその行に属する画素が再び選択されるまでの期間を「１Ｖ期間」と呼ぶことがある。この例では、時刻ｔ０から時刻ｔ３１までの期間が１Ｖ期間に相当する。１Ｖ期間は、例えば、１フレーム期間に相当する。また、１Ｖ期間は、垂直同期信号Ｖｓｓの立ち下がり（または立ち上がり）のタイミングの周期と同じ長さである。
露光期間の終了後における、第Ｒ０＿ｂ行に属する画素１０ｂからの信号電荷の読み出しにおいては、第Ｒ０＿ｂ行のアドレストランジスタ２６ｂをオンとする。これにより、露光期間において画素１０ｂの電荷蓄積領域に蓄積された信号電荷量に対応した画素信号が垂直信号線４７ｂに出力される。画素信号の読み出しに続けて、リセットトランジスタ２８ｂをオンとして画素１０ｂのリセットおよび必要に応じてリセット後の画素信号の読み出しを行ってもよい。画素信号の読み出し後、または、画素１０ｂのリセット後、アドレストランジスタ２６ｂおよび必要な場合にはリセットトランジスタ２８ｂをオフとする。同様の動作が第Ｒ１＿ｂ行から第Ｒ３＿ｂ行の各行に属する画素１０ｂ、および、第Ｒ４＿ａ行から第Ｒ７＿ａ行の各行に属する画素１０ａにも行単位で順次実行される。
第Ｒ４＿ａ行から第Ｒ７＿ａ行における画素１０ａの露光期間の終了後における読み出しは、画素１０ｂと同様の方法で行われる。具体的に第Ｒ４＿ａ行を例に説明すると、まず、第Ｒ４＿ａ行のアドレストランジスタ２６ａをオンとする。これにより、露光期間において画素１０ａの電荷蓄積領域に蓄積された信号電荷量に対応した画素信号が垂直信号線４７ａに出力される。画素信号の読み出しに続けて、リセットトランジスタ２８ａをオンとして画素１０ａのリセットおよび必要に応じてリセット後の画素信号の読み出しを行ってもよい。画素信号の読み出し後、または、画素１０ａのリセット後、アドレストランジスタ２６ａおよび必要な場合にはリセットトランジスタ２８ａをオフとする。同様の動作が第Ｒ５＿ａ行から第Ｒ７＿ａ行の各行に属する画素１０ａにも行単位で順次実行される。
時刻ｔ３１から行われる露光期間後の画素アレイＰＡの各行に属する画素からの信号電荷の読み出し後、露光期間後に読み出された信号と、時刻ｔ０と時刻ｔ８との間において読み出された信号との差分をとることにより、固定ノイズを除去した信号が得られる。なお、露光期間後のｔ３１からの画素信号の読み出しの後にリセットを行う場合には、当該リセット後の画素信号の読み出しと、当該リセット前の画素信号の読み出しとの差分をとることにより、固定ノイズを除去した信号を得てもよい。この場合、時刻ｔ０と時刻ｔ８との間においてリセット後に画素信号を読み出さなくてもよい。
画素１０ａの非露光期間においては、対向電極１２ａには電圧Ｖ３＿ａが印加されているので、第１光電変換部１３ａの光電変換層１５ａは、第３電圧範囲のバイアス電圧が印加された状態にある。また、画素１０ｂの非露光期間においては、対向電極１２ｂには電圧Ｖ３＿ｂが印加されているので、第２光電変換部１３ｂの光電変換層１５ｂは、第３電圧範囲のバイアス電圧が印加された状態にある。そのため、光電変換層１５ａおよび光電変換層１５ｂに光が入射した状態であっても、電荷蓄積領域への信号電荷のさらなる蓄積はほとんど起こらない。したがって、意図しない電荷の混入に起因するノイズの発生が抑制される。
なお、電荷蓄積領域への信号電荷のさらなる蓄積を抑制するという観点からは、対向電極１２ａに、上述の電圧Ｖｅ＿ａの極性を反転させた電圧を印加することによって露光期間を終了させることも考えられる。しかしながら、対向電極１２ａに印加する電圧の極性を単純に反転させると、既に蓄積された信号電荷の光電変換層１５ａを介した対向電極１２ａへの移動が生じ得る。電荷蓄積領域からの光電変換層１５ａを介した対向電極１２ａへの信号電荷の移動は、例えば、取得された画像中の黒点として観察される。つまり、電荷蓄積領域からの光電変換層１５ａを介した対向電極１２ａへの信号電荷の移動は、マイナスの寄生感度の要因になり得る。これは、対向電極１２ｂに、上述の電圧Ｖｅ＿ｂの極性を反転させた電圧を印加する場合も同様である。
この例では、露光期間が終了した後、対向電極１２ａおよび１２ｂそれぞれに印加される電圧を再び電圧Ｖ３＿ａおよびＶ３＿ｂに変更しているので、電荷蓄積領域への信号電荷の蓄積が終わった後の光電変換層１５ａおよび１５ｂは、第３電圧範囲のバイアス電圧が印加された状態にある。第３電圧範囲のバイアス電圧が印加された状態では、電荷蓄積領域に既に蓄積された信号電荷の光電変換層１５ａを介した対向電極１２ａへの移動を抑制することが可能である。同様に、電荷蓄積領域に既に蓄積された信号電荷の光電変換層１５ｂを介した対向電極１２ｂへの移動を抑制することが可能である。換言すれば、光電変換層１５ａおよび１５ｂへの第３電圧範囲のバイアス電圧の印加により、露光期間において蓄積された信号電荷を電荷蓄積領域に保持しておくことが可能である。つまり、電荷蓄積領域から信号電荷が失われることによるマイナスの寄生感度の発生を抑制し得る。
このように、本実施の形態では、露光期間の開始および終了が、対向電極１２ａに印加される電圧Ｖｂ＿ａおよび対向電極１２ｂに印加される電圧Ｖｂ＿ｂによって制御される。すなわち、本実施の形態によれば、各画素１０ａおよび各画素１０ｂ内に転送トランジスタなどを設けることなく、グローバルシャッタの機能を実現し得る。本実施の形態では、転送トランジスタを介した信号電荷の転送を行うことなく、電圧Ｖｂ＿ａおよびＶｂ＿ｂの制御によって電子シャッタを実行するので、より高速な動作が可能である。また、各画素１０ａおよび各画素１０ｂ内に別途転送トランジスタなどを設ける必要がないので、画素の微細化にも有利である。
以上のように、動作例１においては、電圧供給回路３２ａが画素電極１１ａと対向電極１２ａとの間に印加する電圧の切替は、第２光電変換部１３ｂを有する画素１０ｂの読み出し期間とリセット期間とを除く期間に行われる。これにより、画素電極１１ａと対向電極１２ａとの間に印加される電圧の切替に起因して、第１光電変換部１３ａと、第２光電変換部１３ｂ、信号検出回路１４ｂおよび画素１０ｂの電荷蓄積領域との容量カップリングにより、第２光電変換部１３ｂで生成した信号電荷が蓄積される電荷蓄積領域の容量の変動が画素１０ｂの読み出し期間およびリセット期間で生じない。そのため、撮像装置１００が積層された２つの光電変換部を備える場合でも、撮像装置１００の画質劣化を抑制できる。
また、動作例１においては、画素１０ａの露光期間は、画素１０ｂの露光期間よりも短い。例えば、画素１０ａの第１光電変換部１３ａが近赤外線波長領域に感度を有する場合、第１光電変換部１３ａに用いられる光電変換材料のバンドギャップが狭くなるため、熱励起による暗電流が生じやすい。そのため、画素１０ａの露光期間が、画素１０ｂの露光期間よりも短いことにより、暗電流の影響を低減し、画質の劣化を抑制できる。また、画素１０ａの露光期間に照明装置２００が発する光を用いて撮像する場合、照明装置２００の発光の期間を短くできるため、消費電力が低減でき、光源の寿命も長くすることができる。
なお、動作例１では、画素１０ａの露光期間と画素１０ｂの露光期間とが重なっていなかったが、これに限らない。画素１０ａの露光期間と画素１０ｂの露光期間とは重なっていてもよい。また、画素１０ａの露光期間と画素１０ｂの露光期間とは同一の期間であってもよい。
また、動作例１では、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行、および、第Ｒ４＿ａ行から第Ｒ７＿ａ行の各行に属する画素の読み出しおよびリセットが行単位で順次に実行されていたが、これに限らない。第Ｒ０＿ｂ行から第Ｒ３＿ｂ行の画素１０ｂの読み出しおよびリセットと、第Ｒ４＿ａ行から第Ｒ７＿ａ行の画素１０ａの読み出しおよびのリセットとは、読み出しのための回路が独立して構成されていれば、重なる期間に行われていてもよい。
また、動作例１において、第１光源２１０ａおよび第２光源２１０ｂの少なくとも一方は発光しなくてもよい。例えば、第１光電変換部１３ａが近赤外線波長領域に感度を有し、第２光電変換部１３ｂが可視光波長領域に感度を有する場合、第２光電変換部１３ｂを用いた撮像は、環境光を利用しての撮像が容易である。そのため、第１光源２１０ａのみを利用して、第２光源２１０ｂは発光しなくてもよい。
また、上述の動作例１は、画像を出力するための有効画素に関する動作であり、対向電極１２ａおよび対向電極１２ｂに印加される電圧の切替は、無効画素の読み出し期間およびリセット期間に行われてもよい。
また、撮像装置１００の代わりに撮像装置１１０を用いる場合でも、画素電極１１ａと対向電極１２ａとの間に印加される電圧の切替が、第１光電変換部１３ａ以外の光電変換部を含む画素の読み出し期間とリセット期間とを除く期間に行われるように、撮像装置１１０は動作する。
［撮像装置の動作例２］
次に、本実施の形態に係る撮像装置１００の別の動作例について説明する。以下での説明は、動作例１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
次に、本実施の形態に係る撮像装置１００の別の動作例について説明する。以下での説明は、動作例１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図１０は、本実施の形態に係る撮像装置の動作例２を説明するための図である。図１０の部分（ａ）から（ｇ）には、図９の部分（ａ）から（ｇ）と同様の項目が示されている。
動作例２においては、まず、画素アレイＰＡ中の各画素１０ｂの電荷蓄積領域のリセットと、リセット後の画素信号の読み出しとが実行される。例えば、図１０に示されるように、垂直同期信号Ｖｓｓに基づき、第Ｒ０＿ｂ行に属する複数の画素１０ｂのリセットを開始する（時刻ｔ０）。そして、水平同期信号Ｈｓｓにあわせて、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行の各行に属する画素１０ｂのリセットおよび読み出しを行単位で順次に実行する。
図１０に示されるように、画素１０ｂのリセット期間および読み出し期間（時刻ｔ０からｔ４）においては、画素電極１１ａと対向電極１２ａとの間の電位差が上述の第３電圧範囲となるような電圧Ｖ３＿ａが、電圧供給回路３２ａから対向電極１２ａに印加されている。そのため、電圧供給回路３２ａが第１光電変換部１３ａの光電変換層１５ａに印加する電圧の切替は、第２光電変換部１３ｂを含む画素１０ｂのリセット期間および読み出し期間には行われない。これにより、画素１０ｂのリセット期間および読み出し期間に、第１光電変換部１３ａと、第２光電変換部１３ｂ、信号検出回路１４ｂおよび画素１０ｂの電荷蓄積領域との容量カップリングによる電荷蓄積領域の容量変動が生じず、画質の劣化を抑制できる。
画素１０ｂが属する全ての行のリセットおよび画素信号の読み出しの終了後、水平同期信号Ｈｓｓに基づき、電圧供給回路３２ｂが、対向電極１２ｂに印加する電圧を電圧Ｖ３＿ｂとは異なる電圧Ｖｅ＿ｂに切り替えることによって、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行に属する画素１０ｂの露光期間を開始する（時刻ｔ５）。
次に、画素１０ｂの露光期間中に、画素アレイＰＡ中の画素１０ａの電荷蓄積領域のリセットと、リセット後の画素信号の読み出しとが実行される。例えば、図１０に示されるように、水平同期信号Ｈｓｓに基づき、第Ｒ４＿ａ行に属する複数の画素１０ａのリセットを開始する（時刻ｔ８）。そして、水平同期信号Ｈｓｓにあわせて、第Ｒ４＿ａ行から第Ｒ７＿ａ行の各行に属する画素１０ａのリセットおよび読み出しを行単位で順次に実行する。
図１０に示されるように、画素１０ａのリセット期間および読み出し期間（時刻ｔ８からｔ１２）においては、画素電極１１ｂと対向電極１２ｂとの間の電位差が上述の第１電圧範囲となるような電圧Ｖｅ＿ｂが、電圧供給回路３２ｂから対向電極１２ｂに印加されている。そのため、電圧供給回路３２ｂが第２光電変換部１３ｂの光電変換層１５ｂに印加する電圧の切替は、第１光電変換部１３ａを含む画素１０ａのリセット期間および読み出し期間には行われない。これにより、画素１０ａのリセット期間および読み出し期間に、第１光電変換部１３ａ、信号検出回路１４ａおよび画素１０ａの電荷蓄積領域と第２光電変換部１３ｂとの容量カップリングによる電荷蓄積領域の容量変動が生じず、画質の劣化を抑制できる。
画素１０ａが属する全ての行のリセットおよび画素信号の読み出しの終了後、水平同期信号Ｈｓｓに基づき、電圧供給回路３２ａが、対向電極１２ａに印加する電圧を電圧Ｖ３＿ａとは異なる電圧Ｖｅ＿ａに切り替えることによって、第Ｒ４＿ａ行から第Ｒ７＿ａ行に属する画素１０ａの露光期間を開始する（時刻ｔ１３）。そして、電圧供給回路３２ａが、対向電極１２ａに印加する電圧を再び電圧Ｖ３＿ａに切り替えることにより、第Ｒ４＿ａ行から第Ｒ７＿ａ行に属する画素１０ａの露光期間が終了する（時刻ｔ１８）。
動作例２においては、画素１０ｂの露光期間中に、さらに、画素アレイＰＡ中の各画素１０ａの信号電荷の読み出しを行う。この例では、時刻ｔ２０からｔ２４において、第Ｒ４＿ａ行から第Ｒ７＿ａ行の各行に属する画素１０ａからの信号電荷の読み出しが行単位で順次に実行される。これにより、画素１０ｂの露光期間において画素１０ａの電荷蓄積領域に蓄積された電荷量に対応した画素信号が垂直信号線４７ａに出力される。動作例１と同様に、画素信号の読み出しに続けて、画素１０ａのリセットおよび必要に応じてリセット後の画素信号の読み出しを行ってもよい。時刻ｔ２０から行われる露光期間後の画素１０ａの信号電荷の読み出し後、露光期間後に読み出された信号と、時刻ｔ８と時刻ｔ１２との間において読み出された信号との差分をとることにより、固定ノイズを除去した信号が得られる。
図１０に示されるように、時刻ｔ２０からｔ２４における画素１０ａの読み出し期間（およびリセット期間）においても、電圧Ｖｅ＿ｂが、電圧供給回路３２ｂから対向電極１２ｂに印加されている。そのため、電圧供給回路３２ｂが第２光電変換部１３ｂの光電変換層１５ｂに印加する電圧の切替は、第１光電変換部１３ａを含む画素１０ａのリセット期間および読み出し期間には行われない。
次に、電圧供給回路３２ｂが、対向電極１２ｂに印加する電圧を再び電圧Ｖ３＿ｂに切り替えることにより、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行に属する画素１０ｂの露光期間が終了する（時刻ｔ２９）。
次に、水平同期信号Ｈｓｓに基づき、画素１０ｂが属する全ての行の信号電荷の読み出しおよびリセットを行う。この例では、時刻ｔ３１から、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行の各行に属する画素１０ｂからの信号電荷の読み出しが行単位で順次に実行される。これにより、露光期間において画素１０ｂの電荷蓄積領域に蓄積された電荷量に対応した画素信号が垂直信号線４７ｂに出力される。画素信号の読み出しに続けて、画素１０ｂのリセットおよび必要に応じてリセット後の画素信号の読み出しを行ってもよい。時刻ｔ３１から行われる露光期間後の画素１０ｂの信号電荷の読み出し後、露光期間後に読み出された信号と、時刻ｔ０と時刻ｔ４との間において読み出された信号との差分をとることにより、固定ノイズを除去した信号が得られる。
以上のように、動作例２においても、動作例１と同様に、画素電極１１ａと対向電極１２ａとの間に印加される電圧の切替は、第２光電変換部１３ｂを有する画素１０ｂの読み出し期間とリセット期間とを除く期間に行われる。これにより、撮像装置１００が積層された２つの光電変換部を備える場合でも、撮像装置１００の画質劣化を抑制できる。
また、動作例２においては、画素１０ａの露光期間は、画素１０ｂの露光期間よりも短く、画素１０ｂの露光期間内に、画素１０ａの露光期間および読み出し期間が含まれる。これにより、１フレーム期間を長くすることなく、画素１０ｂの露光期間を長くすることができ、画素１０ｂを用いた撮像時における感度を高めることができる。例えば、光源を用いずに環境光を用いても、第２光電変換部１３ｂによって十分な感度を有する撮像が可能になる。例えば、第２光電変換部１３ｂが可視光波長領域に感度を有する場合には、可視光による撮像の感度を高めることができ、画質を向上できる。
さらに動作例２においては、第２光電変換部１３ｂを有する画素１０ｂの露光期間内に、画素１０ｂの露光期間および読み出し期間がこの順で含まれる。これにより、画素１０ｂの露光期間中に、画素１０ａの露光から読み出しまでが行われるため、画素１０ａ露光から読み出しまでの期間を短くすることができる。そのため、寄生感度による意図しない電荷蓄積が抑制される。よって、第１光電変換部１３ａを用いて撮像される画像の画質を向上できる。
また、動作例２においては、画素１０ｂの露光期間の前のリセット期間も画素１０ｂの露光期間内に含まれる。つまり、第２光電変換部１３ｂを有する画素１０ｂの露光期間内に、画素１０ａのリセット期間、露光期間および読み出し期間がこの順で含まれる。これにより、画素１０ｂの露光期間中に、画素１０ａのリセットから読出しまでが行われるため、画素１０ａの露光期間前のリセットから露光期間後の読み出しまでの期間を短くすることができる。そのため、さらに寄生感度による意図しない電荷蓄積が抑制される。よって、第１光電変換部１３ａを用いて撮像される画像の画質を向上できる。また、画素１０ａの露光期間も短くなることで、上述の動作例１と同様の効果が得られる。
なお、動作例２においても、動作例１と同様に、照明装置２００は、画素１０ａの露光期間と重なる期間に第１光源２１０ａを発光させてもよい。また、照明装置２００は、画素１０ｂの露光期間と重なる期間に第２光源２１０ｂを発光させてもよい。
また、動作例２において、画素１０ｂの露光期間の開始および終了のタイミングは、上記の例に限らない。例えば、画素１０ｂの露光期間は、時刻ｔ１２より後に開始し、時刻ｔ８からｔ１２における画素１０ａの読み出し期間およびリセット期間に重らなくてもよい。また、例えば、画素１０ｂの露光期間は、時刻ｔ２０より前に終了し、時刻ｔ２０からｔ２４における画素１０ａの読み出し期間（およびリセット期間）に重らなくてもよい。
［比較例］
次に、撮像装置１００における動作の比較例について説明する。図１１は、撮像装置の動作の比較例を説明するための図である。図１１の部分（ａ）から（ｇ）には、図９の部分（ａ）から（ｇ）と同様の項目が示されている。
次に、撮像装置１００における動作の比較例について説明する。図１１は、撮像装置の動作の比較例を説明するための図である。図１１の部分（ａ）から（ｇ）には、図９の部分（ａ）から（ｇ）と同様の項目が示されている。
まず、画素アレイＰＡ中の各画素１０ａおよび各画素１０ｂの電荷蓄積領域のリセットと、リセット後の画素信号の読み出しとが実行される。例えば、図１１に示されるように、垂直同期信号Ｖｓｓに基づき、第Ｒ０＿ｂ行に属する複数の画素１０ｂのリセットを開始する（時刻ｔ０）。そして、水平同期信号Ｈｓｓにあわせて、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行、および、第Ｒ４＿ａ行から第Ｒ７＿ａ行の各行に属する画素のリセットおよび読み出しを行単位で順次に実行する。
次に、画素アレイＰＡ中の各画素１０ａおよび各画素１０ｂの電荷蓄積領域のリセットと、リセット後の画素信号の読み出しとが実行されている途中で、電圧供給回路３２ｂが、対向電極１２ｂに印加する電圧を電圧Ｖ３＿ｂとは異なる電圧Ｖｅ＿ｂに切り替えることによって、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行に属する画素１０ｂの露光期間を開始する（時刻ｔ５）。そのため、この例では、第Ｒ４＿ａ行から第Ｒ５＿ａ行に属する画素１０ａのリセットおよび読み出しが行われる期間の途中で、光電変換層１５ｂに印加される電圧が切り替えられる。具体的には、第Ｒ４＿ａ行に属する画素１０ａのリセットおよび読み出し中には、対向電極１２ｂに電圧Ｖ３＿ｂが印加されている。一方、第Ｒ５＿ａ行に属する画素１０ａのリセットおよび読み出し中には、対向電極１２ｂに電圧Ｖｅ＿ｂが印加されている。そのため、第１光電変換部１３ａと第２光電変換部１３ｂとの容量カップリング等により、画素１０ａの電荷蓄積領域の容量が変化し、第Ｒ４＿ａ行に属する画素１０ａと第Ｒ５＿ａ行に属する画素１０ａとで、電荷蓄積領域に蓄積されている信号電荷の量とは関係なく、出力信号が変動する。例えば、第Ｒ４＿ａ行に属する画素１０ａと第Ｒ５＿ａ行に属する画素１０ａとで、出力段差が発生し、画質が劣化する。
次に、画素アレイＰＡの全ての行のリセットおよび画素信号の読み出しの終了後、水平同期信号Ｈｓｓに基づき、電圧供給回路３２ａが、対向電極１２ａに印加する電圧を電圧Ｖ３＿ａとは異なる電圧Ｖｅ＿ａに切り替えることによって、第Ｒ４＿ａ行から第Ｒ７＿ａ行に属する画素１０ａの露光期間を開始する（時刻ｔ９）。
次に、電圧供給回路３２ｂが、対向電極１２ｂに印加する電圧を再び電圧Ｖ３＿ｂに切り替えることにより、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行に属する画素１０ｂの露光期間が終了する（時刻ｔ２９）。第Ｒ０＿ｂ行から第Ｒ３＿ｂ行に属する画素１０ｂの露光期間の終了後、画素アレイＰＡの各行に属する画素からの信号電荷の読み出しを行う。この例では、時刻ｔ３１から、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行、および、第Ｒ４＿ａ行から第Ｒ７＿ａ行の各行に属する画素からの信号電荷の読み出しが行単位で順次に実行される。
次に、画素アレイＰＡの各行に属する画素からの信号電荷の読み出しが行われている途中で、電圧供給回路３２ａが、対向電極１２ａに印加する電圧を再び電圧Ｖ３＿ａに切り替えることにより、第Ｒ４＿ａ行から第Ｒ７＿ａ行に属する画素１０ａの露光期間が終了する（時刻ｔ３３）。そのため、この例では、第Ｒ１＿ｂ行から第Ｒ２＿ｂ行に属する画素１０ｂの読み出しが行われる期間の途中で、光電変換層１５ａに印加される電圧が切り替えられる。具体的には、第Ｒ１＿ｂ行に属する画素１０ｂの読み出し中には、対向電極１２ａに電圧Ｖｅ＿ａが印加されている。一方、第Ｒ２＿ｂ行に属する画素１０ｂの読み出し中には、対向電極１２ａに電圧Ｖ３＿ａが印加されている。そのため、第１光電変換部１３ａと第２光電変換部１３ｂとの容量カップリング等により、画素１０ｂの電荷蓄積領域の容量が変化し、第Ｒ１＿ｂ行に属する画素１０ｂと第Ｒ２＿ｂ行に属する画素１０ｂとで、電荷蓄積領域に蓄積されている信号電荷の量とは関係なく、出力信号が変動する。例えば、第Ｒ１＿ｂ行に属する画素１０ｂと第Ｒ２＿ｂ行に属する画素１０ｂとで、出力段差が発生し、画質が劣化する。
このように、比較例においては、第１光電変換部１３ａの光電変換層１５ａに印加される電圧の切替は、第２光電変換部１３ｂを含む画素１０ｂのリセット期間および読み出し期間に行われ、第２光電変換部１３ｂの光電変換層１５ｂに印加される電圧の切替は、第１光電変換部１３ａを含む画素１０ａのリセット期間および読み出し期間に行われている。そのため、このような電圧の切替により、リセット期間および読み出し期間中に、画素１０ａおよび画素１０ｂの電荷蓄積領域の容量が変化するため、撮像装置１００の画質の劣化が生じる。
一方、上述の撮像装置１００の動作例１および動作例２においては、第１光電変換部１３ａの光電変換層１５ａに印加される電圧の切替は、第２光電変換部１３ｂを含む画素１０ｂのリセット期間および読み出し期間には行われず、第２光電変換部１３ｂの光電変換層１５ｂに印加される電圧の切替は、第１光電変換部１３ａを含む画素１０ａのリセット期間および読み出し期間には行われない。そのため、比較例のような電荷蓄積領域の容量の変化による画質の劣化が生じず、撮像装置１００の画質の劣化を抑制できる。
（その他の実施の形態）
以上、本開示に係る撮像装置およびカメラシステムについて、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の趣旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本開示の範囲内に含まれる。また、本開示の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
以上、本開示に係る撮像装置およびカメラシステムについて、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の趣旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本開示の範囲内に含まれる。また、本開示の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
例えば、上記の実施の形態では、電圧供給回路３２ａが印加する電圧の切替および電圧供給回路３２ｂが印加する電圧の切替は、露光期間の規定のために行われたが、これに限らない。電圧供給回路３２ａが印加する電圧の切替および電圧供給回路３２ｂが印加する電圧の切替は、例えば、露光期間中の感度の変更のために行われてもよい。
また、例えば、上記の実施の形態では、電圧供給回路３２ａは、印加する電圧を電圧Ｖ３＿ａと電圧Ｖｅ＿ｂとの２値で切り替えたが、３値以上で切り替えてもよい。同様に、電圧供給回路３２ｂは、印加する電圧を３値以上で切り替えてもよい。
また、例えば、上記の実施の形態では、撮像装置１００は、画素１０ａおよび画素１０ｂの両方をグローバルシャッタ方式で駆動させたが、これに限らない。撮像装置１００は、被写体に応じて、画素１０ａおよび画素１０ｂのうちの少なくとも一方の駆動をグローバルシャッタ方式からローリングシャッタ方式に切り替えてもよい。画素１０ａのローリングシャッタ駆動では、電圧供給回路３２ａが対向電極１２ａに印加する電圧を、露光期間および非露光期間ともに電圧Ｖｅ＿ａに固定し得る。このとき、電荷蓄積ノード４１ａを含む電荷蓄積領域のリセットのタイミングから信号読み出しまでの時間によって露光期間を規定することができる。同様に、画素１０ｂのローリングシャッタ駆動では、電圧供給回路３２ｂが対向電極１２ｂに印加する電圧を、露光期間および非露光期間ともに電圧Ｖｅ＿ｂに固定し得る。このとき、電荷蓄積ノード４１ｂを含む電荷蓄積領域のリセットのタイミングから信号読み出しまでの時間によって露光期間を規定することができる。
また、例えば、上記の実施の形態において、画素１０ａに接続される回路と画素１０ｂに接続される回路とは、一部が共有されていてもよい。例えば、電圧供給回路３２ａおよび３２ｂ、リセット電圧源３４ａおよび３４ｂ、垂直走査回路３６ａおよび３６ｂ、水平信号読み出し回路３８ａおよび３８ｂならびに電源線４０ａおよび４０ｂの少なくともいずれかは、画素１０ａと画素１０ｂとの両方に接続された、共有された一つの回路であってもよい。
また、例えば、上記の実施の形態において、信号検出回路１４ａと信号検出回路１４ｂとは、一部の回路要素を共有していてもよい。例えば、信号検出回路１４ａと信号検出回路１４ｂとは、電荷蓄積ノード４１ａと電荷蓄積ノード４１ｂとの接続を切替可能なスイッチ等を有することで、信号検出トランジスタまたはアドレストランジスタを含む回路要素を共有していてもよい。
また、上記の実施の形態では、信号検出トランジスタ２４ａおよび２４ｂ、アドレストランジスタ２６ａおよび２６ｂならびにリセットトランジスタ２８ａおよび２８ｂの各々は、ＮチャネルＭＯＳＦＥＴであったが、これに限らない。信号検出トランジスタ２４ａおよび２４ｂ、アドレストランジスタ２６ａおよび２６ｂならびにリセットトランジスタ２８ａおよび２８ｂのうちの少なくとも１つは、ＰチャネルＭＯＳＦＥＴであってもよい。また、信号検出トランジスタ２４ａおよび２４ｂ、アドレストランジスタ２６ａおよび２６ｂならびにリセットトランジスタ２８ａおよび２８ｂのうちの少なくとも１つは、電界効果トランジスタではなく、バイポーラトランジスタ等の他のトランジスタであってもよい。
また、上記の実施の形態では、第１光電変換部１３ａおよび第２光電変換部１３ｂはそれぞれ、一対の電極と一対の電極に挟まれた光電変換層とを有する構成であったが、これに限らない。例えば、第１光電変換部１３ａおよび第２光電変換部１３ｂの一方は、半導体基板２０に設けられたフォトダイオードを有する構成であってもよい。
図１２は、変形例に係る撮像装置における第２光電変換部を含む画素および周辺回路の例示的な回路構成を示す模式図である。以下の変形例に係る撮像装置５００の説明では、実施の形態に係る撮像装置１００との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。
変形例に係る撮像装置５００は、実施の形態に係る撮像装置１００と比較して、画素１０ｂの代わりに画素５１０ｂを備える点、および、電圧供給回路３２ｂを備えない点が相違する。画素５１０ｂは、画素１０ｂの第２光電変換部１３ｂおよび電荷蓄積ノード４１ｂの代わりに第２光電変換部５１３ｂおよび電荷蓄積ノード５４１ｂを有し、また、転送トランジスタ２５ｂを追加で有する構成である。本変形例において、画素５１０ｂは第２画素の一例である。
変形例に係る撮像装置５００は、例えば、撮像装置１００の代わりにカメラシステム１に備えられる。
図１２に示されるように、撮像装置５００は、２次元状に配列された複数の画素５１０ｂを含む画素アレイＰＡを備える。なお、撮像装置５００の複数の画素１０ａの回路構成は、例えば、撮像装置１００と同じであり、図３Ａに示される構成が適用可能である。
各画素５１０ｂは、第２光電変換部５１３ｂ、信号検出回路１４ｂ、転送トランジスタ２５ｂおよびリセットトランジスタ２８ｂを有する。後に図面を参照して説明するように、第２光電変換部５１３ｂは、半導体基板２０に設けられたフォトダイオードを有し、入射した光を受けて信号電荷を生成する。第２光電変換部５１３ｂは、例えば、可視光波長領域内の波長域に感度を有する。
画素５１０ｂにおいては、信号検出回路１４ｂは、第２光電変換部５１３ｂによって生成された信号電荷を検出する。
転送トランジスタ２５ｂは、電界効果トランジスタであり得る。以下では、特に断りの無い限り、転送トランジスタ２５ｂとしてＮチャネルＭＯＳＦＥＴを適用した例を説明する。なお、転送トランジスタ２５ｂは、ＰチャネルＭＯＳＦＥＴであってもよい。また、転送トランジスタ２５ｂは、電界効果トランジスタではなく、バイポーラトランジスタ等の他のトランジスタであってもよい。
図１２において模式的に示されるように、転送トランジスタ２５ｂの入力端子は、第２光電変換部５１３ｂとの電気的な接続を有する。具体的には、転送トランジスタ２５ｂの入力端子は、第２光電変換部５１３ｂのフォトダイオードのカソード電極に接続されている。転送トランジスタ２５ｂの出力端子は、電荷蓄積ノード５４１ｂに接続されている。つまり、第２光電変換部５１３ｂは、転送トランジスタ２５ｂを介して、電荷蓄積ノード５４１ｂに接続されている。転送トランジスタ２５ｂの制御端子は、転送制御線４３ｂに接続されている。転送制御線４３ｂの電位を制御することによって、第２光電変換部５１３ｂで生成して第２光電変換部５１３ｂに蓄積した信号電荷が電荷蓄積ノード５４１ｂを含む電荷蓄積領域に転送される。電荷蓄積ノード５４１ｂを含む電荷蓄積領域は、第２光電変換部５１３ｂから転送された信号電荷を蓄積する。
転送制御線４３ｂは、画素行ごとに垂直走査回路３６ｂに接続されている。したがって、垂直走査回路３６ｂが転送制御線４３ｂに所定の電圧を印加することにより、各行に配置された複数の画素５１０ｂの第２光電変換部５１３ｂの信号電荷を行単位で電荷蓄積ノード５４１ｂに転送することが可能である。
画素５１０ｂにおいて、信号検出トランジスタ２４ｂの制御端子は、電荷蓄積ノード５４１ｂに接続されている。信号検出トランジスタ２４ｂは、第２光電変換部５１３ｂから電荷蓄積ノード５４１ｂを含む電荷蓄積領域に転送された信号電荷を増幅して出力する。
画素５１０ｂにおいて、リセットトランジスタ２８ｂは、リセット電圧線４４ｂと、電荷蓄積ノード５４１ｂとの間に接続される。リセットトランジスタ２８ｂの制御端子は、リセット制御線４８ｂに接続されており、リセット制御線４８ｂの電位を制御することによって、電荷蓄積ノード５４１ｂの電位をリセット電圧Ｖｒにリセットすることができる。また、転送トランジスタ２５ｂがオン状態の場合には、電荷蓄積ノード５４１ｂと同時に第２光電変換部５１３ｂの電位もリセットされる。
次に、変形例に係る撮像装置５００の画素の断面構造について説明する。図１３は、変形例に係る画素１０ａおよび５１０ｂの例示的な断面構造を模式的に示す断面図である。
図１３に示されるように、第２光電変換部５１３ｂおよび転送トランジスタ２５ｂは、半導体基板２０に形成されている。なお、信号検出トランジスタ２４ｂ、アドレストランジスタ２６ｂおよびリセットトランジスタ２８ｂは、図１３で示される断面においては示されていない位置において、半導体基板２０に形成されている。
半導体基板２０は、不純物領域２５ｄおよび５１３ｓを有する。ここでは、不純物領域２５ｄおよび５１３ｓは、Ｎ型領域である。不純物領域２５ｄおよび５１３ｓは、例えば、半導体基板２０内に形成された拡散層である。
第２光電変換部５１３ｂは、例えば、不純物領域５１３ｓを含み、半導体基板２０に形成された埋め込み型のシリコンフォトダイオードである。不純物領域５１３ｓは、画素５１０ｂごとに設けられる。
転送トランジスタ２５ｂは、不純物領域２５ｄと、不純物領域５１３ｓの一部と、図１３において不図示の転送制御線４３ｂ（図１２参照）に接続されたゲート電極２５ｇとを含む。ゲート電極２５ｇは、導電性材料を用いて形成される。導電性材料は、例えば、不純物がドープされることにより導電性が付与されたポリシリコンであるが、金属材料でもよい。
撮像装置５００において、層間絶縁層５０中には、コンタクトプラグ５７ｂおよび配線５８ｂが形成されている。コンタクトプラグ５７ｂは、例えば、不純物がドープされることにより導電性が付与されたポリシリコンから形成される。配線５８ｂは、例えば、銅などの金属から形成される。不純物領域２５ｄは、コンタクトプラグ５７ｂの一端に接続されている。コンタクトプラグ５７ｂの他端は、配線５８ｂに接続されている。コンタクトプラグ５７ｂおよび配線５８ｂは、電荷蓄積ノード５４１ｂ（図１２参照）の一部を構成する。配線５８ｂは、配線層５６ｂの一部であり得る。図１３に例示する構成において、配線５８ｂ、コンタクトプラグ５７ｂおよび不純物領域２５ｄは、第２光電変換部５１３ｂの信号電荷が転送される画素５１０ｂの電荷蓄積領域として機能する。
撮像装置５００において、第１光電変換部１３ａは、層間絶縁層５０を介して、第２光電変換部５１３ｂの上方に積層されている。また、第１光電変換部１３ａは、平面視で、第２光電変換部５１３ｂに接続される電荷蓄積領域と重なる。第１光電変換部１３ａと、第２光電変換部５１３ｂに接続される電荷蓄積領域とは、層間絶縁層５０より電気的に絶縁されているが、第１光電変換部１３ａの対向電極１２ａ等に印加される電圧が変化すると、容量カップリングにより第２光電変換部５１３ｂに接続された電荷蓄積領域の容量に影響を及ぼすことになる。撮像装置５００では、電圧供給回路３２ａが第１光電変換部１３ａに印加する電圧の切替が適切なタイミングで行われるため、このような容量カップリングの影響による画質劣化を抑制できる。撮像装置５００の動作の詳細は後述する。
撮像装置５００において第１光電変換部１３ａの画素電極１１ａは、例えば、透明電極である。図１３で示される例では、平面視で画素電極１１ａが第２光電変換部５１３ｂに重なっているため、画素電極１１ａは透明電極であることが望ましい。平面視で、画素電極１１ａが第２光電変換部５１３ｂに重ならない場合は、画素電極１１ａは、金属等で構成される不透明電極であってもよい。第２光電変換部５１３ｂには、第１光電変換部１３ａおよび層間絶縁層５０を透過した光が入射する。第１光電変換部１３ａおよび層間絶縁層５０は、第２光電変換部５１３ｂが感度を有する波長の光の少なくとも一部を透過させる。
次に、変形例に係る撮像装置５００の動作例について説明する。以下で説明する動作例は、具体的には、撮像装置５００が画像を取得する場合の動作例である。撮像装置５００の動作例の説明では、撮像装置１００の動作例との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図１４は、変形例に係る撮像装置５００の動作例を説明するための図である。図１４の部分（ａ）、（ｂ）および（ｅ）から（ｈ）には、図９の部分（ａ）、（ｂ）および（ｅ）から（ｈ）と同様の項目が示されている。図１４の部分（ｃ）のグラフは、転送制御線４３ｂによって転送トランジスタ２５ｂの制御端子に印加される電圧Ｖｔｇの時間変化の一例が示されている。転送トランジスタ２５ｂは、制御端子に印加される電圧ＶｔｇがＶＬである場合にはオフであり、制御端子に印加される電圧ＶｔｇがＶＨである場合にはオンである。
本動作例では、画素１０ａの信号の読み出し期間および露光期間は、撮像装置１００の動作例１の画素１０ａと同じタイミングである。また、本動作例では、画素５１０ｂの信号の読み出し期間および露光期間は、撮像装置１００の動作例１の画素１０ｂと同じタイミングである。
本動作例では、時刻ｔ１４までは、図９を用いて説明した撮像装置１００の動作例１と同様の動作が行われる。また、時刻ｔ１４までは、転送トランジスタ２５ｂの制御端子に印加される電圧Ｖｔｇは電圧ＶＬである。次に、第Ｒ４＿ａ行から第Ｒ７＿ａ行に属する画素１０ａの露光期間の終了後、水平同期信号Ｈｓｓに基づき、第Ｒ０＿ｂ行から第Ｒ３＿ｂ行に属する画素５１０ｂの露光期間を開始する（時刻ｔ１５）。画素５１０ｂの露光期間は、垂直走査回路３６ｂが、転送トランジスタ２５ｂの制御端子に印加する電圧Ｖｔｇを電圧ＶＬから電圧ＶＨに一時的に切り替えることによって開始される。これにより、転送トランジスタ２５ｂが一時的にオンにされる。また、この際、リセットトランジスタ２８ｂもオンであり、画素５１０ｂの電荷蓄積領域および第２光電変換部５１３ｂの電位がリセットされる。転送トランジスタ２５ｂが再びオフになることで、第２光電変換部５１３ｂが受光することで生成する信号電荷が電荷蓄積ノード５４１ｂに転送されずに第２光電変換部５１３ｂに蓄積される。また、画素５１０ｂの露光期間中にリセットトランジスタ２８ｂもオフにされる。なお、図１４で示される例では、転送トランジスタ２５ｂがオンにされたタイミングで露光期間が開始されているが、転送トランジスタ２５ｂがオンにされた後のオフにするタイミングを露光期間の開始としてもよい。
次に、垂直走査回路３６ｂが、再び、転送トランジスタ２５ｂの制御端子に印加する電圧Ｖｔｇを電圧ＶＬから電圧ＶＨに一時的に切り替えることによって、画素５１０ｂの露光期間が終了する（時刻ｔ２９）。これにより、転送トランジスタ２５ｂが一時的にオンにされ、転送トランジスタ２５ｂを介して、第２光電変換部５１３ｂに蓄積された信号電荷が電荷蓄積ノード５４１ｂを含む電荷蓄積領域に転送される。画素５１０ｂの露光終了から信号の読み出し期間までは、リセットトランジスタ２８ｂはオフであり、第２光電変換部５１３ｂから画素５１０ｂの電荷蓄積領域に転送されて当該電荷蓄積領域に蓄積された信号電荷が画素５１０ｂの信号の読み出し期間に順次読み出される。なお、図１４で示される例では、転送トランジスタ２５ｂがオンにされた後のオフにするタイミングで露光期間が終了しているが、転送トランジスタ２５ｂがオンにされるタイミングを露光期間の終了としてもよい。
また、撮像装置５００の動作例においても、撮像装置１００の動作例１と同様に、画素１０ａの露光期間を規定するための、電圧供給回路３２ａが画素電極１１ａと対向電極１２ａとの間に印加する電圧の切替は、画素５１０ｂの読み出し期間とリセット期間とを除く期間に行われる。これにより、画素電極１１ａと対向電極１２ａとの間に印加される電圧の切替に起因して、第１光電変換部１３ａと、信号検出回路１４ｂおよび第２光電変換部５１３ｂに接続された電荷蓄積領域との容量カップリングにより、第２光電変換部５１３ｂで生成した信号電荷が蓄積される電荷蓄積領域の容量の変動が画素５１０ｂの読み出し期間およびリセット期間で生じない。そのため、撮像装置５００は、画質劣化を抑制できる。
本開示に係る撮像装置は、例えばイメージセンサなどに適用可能である。また、本開示に係る撮像装置は、医療用カメラ、ロボット用カメラ、セキュリティカメラ、車両に搭載されて使用されるカメラなどに用いることができる。
１ カメラシステム
１０ａ、１０ｂ、５１０ｂ 画素
１１ａ、１１ｂ、１１ｃ、１１ｄ 画素電極
１２ａ、１２ｂ、１２ｃ、１２ｄ 対向電極
１３ａ 第１光電変換部
１３ｂ、５１３ｂ 第２光電変換部
１３ｃ、１３ｄ 光電変換部
１４ａ、１４ｂ、１４ｃ、１４ｄ 信号検出回路
１５ａ、１５ｂ、１５ｃ、１５ｄ 光電変換層
２０ 半導体基板
２０ｔ 素子分離領域
２４ａ、２４ｂ 信号検出トランジスタ
２４ｄ、２４ｓ、２５ｄ、２６ｓ、２８ｄ、２８ｓ、５１３ｓ 不純物領域
２４ｇ、２５ｇ、２６ｇ、２８ｇ ゲート電極
２５ｂ 転送トランジスタ
２６ａ、２６ｂ アドレストランジスタ
２８ａ、２８ｂ リセットトランジスタ
３２ａ、３２ｂ 電圧供給回路
３４ａ、３４ｂ リセット電圧源
３６ａ、３６ｂ 垂直走査回路
３７ａ、３７ｂ カラム信号処理回路
３８ａ、３８ｂ 水平信号読み出し回路
４０ａ、４０ｂ 電源線
４１ａ、４１ｂ、５４１ｂ 電荷蓄積ノード
４２ａ、４２ｂ 感度制御線
４３ｂ 転送制御線
４４ａ、４４ｂ リセット電圧線
４６ａ、４６ｂ アドレス制御線
４７ａ、４７ｂ 垂直信号線
４８ａ、４８ｂ リセット制御線
４９ａ、４９ｂ 水平共通信号線
５０ 層間絶縁層
５２ａ、５２ｂ、５２ｃ、５２ｄ プラグ
５３ａ、５３ｂ、５８ｂ 配線
５４ａ、５４ｂ、５５ａ、５５ｂ、５７ｂ コンタクトプラグ
５６ａ、５６ｂ 配線層
６１ｂ、６１ｃ、６１ｄ 絶縁被覆
６２、６２ａ、６２ｂ 絶縁層
１００、１１０、５００ 撮像装置
１５０、１５１ 光電変換構造
１５０ｅ、１５１ｅ 電子ブロッキング層
１５０ｈ、１５１ｈ 正孔ブロッキング層
１５０ｍ、１５１ｍ 混合層
１５０ｎ、１５１ｎ ｎ型半導体層
１５０ｐ、１５１ｐ ｐ型半導体層
２００ 照明装置
２１０ａ 第１光源
２１０ｂ 第２光源
３００ 制御部
６００ 被写体
６０２ 照明光
６０４ 反射光
ＰＡ 画素アレイ
１０ａ、１０ｂ、５１０ｂ 画素
１１ａ、１１ｂ、１１ｃ、１１ｄ 画素電極
１２ａ、１２ｂ、１２ｃ、１２ｄ 対向電極
１３ａ 第１光電変換部
１３ｂ、５１３ｂ 第２光電変換部
１３ｃ、１３ｄ 光電変換部
１４ａ、１４ｂ、１４ｃ、１４ｄ 信号検出回路
１５ａ、１５ｂ、１５ｃ、１５ｄ 光電変換層
２０ 半導体基板
２０ｔ 素子分離領域
２４ａ、２４ｂ 信号検出トランジスタ
２４ｄ、２４ｓ、２５ｄ、２６ｓ、２８ｄ、２８ｓ、５１３ｓ 不純物領域
２４ｇ、２５ｇ、２６ｇ、２８ｇ ゲート電極
２５ｂ 転送トランジスタ
２６ａ、２６ｂ アドレストランジスタ
２８ａ、２８ｂ リセットトランジスタ
３２ａ、３２ｂ 電圧供給回路
３４ａ、３４ｂ リセット電圧源
３６ａ、３６ｂ 垂直走査回路
３７ａ、３７ｂ カラム信号処理回路
３８ａ、３８ｂ 水平信号読み出し回路
４０ａ、４０ｂ 電源線
４１ａ、４１ｂ、５４１ｂ 電荷蓄積ノード
４２ａ、４２ｂ 感度制御線
４３ｂ 転送制御線
４４ａ、４４ｂ リセット電圧線
４６ａ、４６ｂ アドレス制御線
４７ａ、４７ｂ 垂直信号線
４８ａ、４８ｂ リセット制御線
４９ａ、４９ｂ 水平共通信号線
５０ 層間絶縁層
５２ａ、５２ｂ、５２ｃ、５２ｄ プラグ
５３ａ、５３ｂ、５８ｂ 配線
５４ａ、５４ｂ、５５ａ、５５ｂ、５７ｂ コンタクトプラグ
５６ａ、５６ｂ 配線層
６１ｂ、６１ｃ、６１ｄ 絶縁被覆
６２、６２ａ、６２ｂ 絶縁層
１００、１１０、５００ 撮像装置
１５０、１５１ 光電変換構造
１５０ｅ、１５１ｅ 電子ブロッキング層
１５０ｈ、１５１ｈ 正孔ブロッキング層
１５０ｍ、１５１ｍ 混合層
１５０ｎ、１５１ｎ ｎ型半導体層
１５０ｐ、１５１ｐ ｐ型半導体層
２００ 照明装置
２１０ａ 第１光源
２１０ｂ 第２光源
３００ 制御部
６００ 被写体
６０２ 照明光
６０４ 反射光
ＰＡ 画素アレイ
Claims (13)
- 第１画素と、
第２画素と、
第１電圧供給回路と、を備え、
前記第１画素は、
光電変換により信号電荷を生成する第１光電変換部と、
前記第１光電変換部に接続された第１信号検出回路と、を含み、
前記第２画素は、
前記第１光電変換部に積層され、光電変換により信号電荷を生成する第２光電変換部と、
前記第２光電変換部に接続された第２信号検出回路と、を含み、
前記第１電圧供給回路は、前記第１光電変換部に電圧を供給し、
前記第１光電変換部は、
第１画素電極と、
前記第１画素電極に対向する第１対向電極と、
前記第１画素電極と前記第１対向電極との間に位置する第１光電変換層と、を含み、
前記第１電圧供給回路が前記第１画素電極と前記第１対向電極との間に印加する電圧は、１フレーム期間のうちの、前記第２光電変換部の読み出し期間とリセット期間とを除く期間に、複数の電圧の間で切り替えられる、
撮像装置。 - 前記第１画素および前記第２画素はそれぞれ、有効画素である、
請求項１に記載の撮像装置。 - 前記第１光電変換部の感度は、前記第１画素電極と前記第１対向電極との間に印加される前記電圧が前記複数の電圧の間で切り替えられることにより可変である、
請求項１または２に記載の撮像装置。 - 前記第１光電変換部は、前記第１画素電極と前記第１対向電極との間に印加される前記電圧が前記複数の電圧の間で切り替えられることにより露光期間が規定されるグローバルシャッタ方式で駆動する、
請求項３に記載の撮像装置。 - さらに、前記第２光電変換部に電圧を供給する第２電圧供給回路を備え、
前記第２光電変換部は、
第２画素電極と、
前記第２画素電極に対向する第２対向電極と、
前記第２画素電極と前記第２対向電極との間に位置する第２光電変換層と、を含み、
前記第２光電変換部の感度は、前記第２電圧供給回路が前記第２画素電極と前記第２対向電極との間に印加する電圧が複数の電圧の間で切り替えられることにより可変であり、
前記第２光電変換部は、前記第２画素電極と前記第２対向電極との間に印加されする前記電圧が前記複数の電圧の間で切り替えられることにより露光期間が規定されるグローバルシャッタ方式で駆動する、
請求項１または２に記載の撮像装置。 - 前記第２光電変換部の露光期間内に、前記第１光電変換部の露光期間および読み出し期間が含まれる、
請求項１または２に記載の撮像装置。 - 前記第２光電変換部の露光期間内に、前記第１光電変換部の露光期間および読み出し期間がこの順で含まれる、
請求項１または２に記載の撮像装置。 - 前記第２光電変換部の前記露光期間内に、前記第１光電変換部のリセット期間、前記露光期間および前記読み出し期間がこの順で含まれる、
請求項７に記載の撮像装置。 - 前記第１光電変換部および前記第２光電変換部に積層された第３光電変換部と、
前記第３光電変換部に接続された第３信号検出回路と、をさらに備える、
請求項１または２に記載の撮像装置。 - 前記第１光電変換部および前記第２光電変換部のうちの一方は、近赤外線波長領域に感度を有し、
前記第１光電変換部および前記第２光電変換部のうちの他方は、可視光波長領域に感度を有する、
請求項１または２に記載の撮像装置。 - 前記第１光電変換部および前記第２光電変換部のうちの前記一方の露光期間は、前記第１光電変換部および前記第２光電変換部のうちの前記他方の露光期間より短い、
請求項１０に記載の撮像装置。 - 前記第２光電変換部は、シリコンフォトダイオードを含む、
請求項１または２に記載の撮像装置。 - 請求項１または２に記載の撮像装置と、
前記第１光電変換部および前記第２光電変換部のうちの少なくとも一方が感度を有する波長域に発光ピークを含む光を発する照明装置と、を備え、
前記照明装置は、前記第１光電変換部および前記第２光電変換部のうちの前記少なくとも一方の露光期間と重なる期間に前記光を発する、
カメラシステム。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021196518 | 2021-12-02 | ||
| JP2021-196518 | 2021-12-02 | ||
| JP2022-131133 | 2022-08-19 | ||
| JP2022131133 | 2022-08-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2023100612A1 true WO2023100612A1 (ja) | 2023-06-08 |
Family
ID=86611985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2022/041783 WO2023100612A1 (ja) | 2021-12-02 | 2022-11-09 | 撮像装置およびカメラシステム |
Country Status (1)
| Country | Link |
|---|---|
| WO (1) | WO2023100612A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017094229A1 (ja) * | 2015-12-03 | 2017-06-08 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| JP2019186738A (ja) * | 2018-04-10 | 2019-10-24 | キヤノン株式会社 | 撮像装置 |
| WO2020218046A1 (ja) * | 2019-04-26 | 2020-10-29 | パナソニックＩｐマネジメント株式会社 | 撮像素子 |
-
2022
- 2022-11-09 WO PCT/JP2022/041783 patent/WO2023100612A1/ja unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017094229A1 (ja) * | 2015-12-03 | 2017-06-08 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| JP2019186738A (ja) * | 2018-04-10 | 2019-10-24 | キヤノン株式会社 | 撮像装置 |
| WO2020218046A1 (ja) * | 2019-04-26 | 2020-10-29 | パナソニックＩｐマネジメント株式会社 | 撮像素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7178616B2 (ja) | 撮像装置 | |
| JP6920652B2 (ja) | 撮像装置 | |
| JP6975935B2 (ja) | 光検出装置 | |
| JP7178612B2 (ja) | 撮像装置 | |
| US11233955B2 (en) | Imaging apparatus including unit pixel, counter electrode, photoelectric conversion layer, and computing circuit | |
| JP7178595B2 (ja) | 撮像装置 | |
| JP2018125850A (ja) | 撮像装置 | |
| JP2018125839A (ja) | 撮像装置の制御方法及び撮像装置 | |
| WO2023100612A1 (ja) | 撮像装置およびカメラシステム | |
| WO2023100613A1 (ja) | 撮像装置およびカメラシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22901045 Country of ref document: EP Kind code of ref document: A1 |