JP2018125850A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2018125850A
JP2018125850A JP2018017279A JP2018017279A JP2018125850A JP 2018125850 A JP2018125850 A JP 2018125850A JP 2018017279 A JP2018017279 A JP 2018017279A JP 2018017279 A JP2018017279 A JP 2018017279A JP 2018125850 A JP2018125850 A JP 2018125850A
Authority
JP
Japan
Prior art keywords
voltage
photoelectric conversion
pixel electrode
counter electrode
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2018017279A
Other languages
English (en)
Inventor
町田 真一
Shinichi Machida
真一 町田
健富 徳原
Taketomi Tokuhara
健富 徳原
学 中田
Manabu Nakada
学 中田
三四郎 宍戸
Sanshiro Shishido
三四郎 宍戸
真明 柳田
Masaaki Yanagida
真明 柳田
眞澄 井土
Masumi Ido
眞澄 井土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2018125850A publication Critical patent/JP2018125850A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/20Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising organic-organic junctions, e.g. donor-acceptor junctions
    • H10K30/211Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising organic-organic junctions, e.g. donor-acceptor junctions comprising multiple junctions, e.g. double heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30Devices controlled by radiation
    • H10K39/32Organic image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211Fullerenes, e.g. C60
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】ひとつの撮像装置で波長感度特性をフレーム単位で切り換えて撮像すること。
【解決手段】撮像装置100は、画素電極11、電荷蓄積領域、及び単位画素セル10と、対向電極12と、光電変換層15と、第一電圧、第二電圧、および第三電圧のいずれかを画素電極11および対向電極12の間に選択的に供給可能な電圧供給回路32とを備える。電圧供給回路32が第一電圧を供給することにより、光電変換層15は、所定の波長範囲において、第一波長感度特性を示し、第二電圧を供給することにより、前記所定の波長範囲において、第二波長感度特性を示し、第三電圧を供給することにより、前記所定の波長範囲に含まれる波長の光に対して、感度を有しなくなる。電圧供給回路32は、前記第一電圧から前記第二電圧、または前記第二電圧から前記第一電圧へ切り替える間において、前記第三電圧を供給する。
【選択図】図4

Description

本開示は撮像装置に関する。
従来、イメージセンサには、光電変換機能をもつフォトダイオードが用いられている。イメージセンサとしては、例えばCCDイメージセンサまたはCMOSイメージセンサがある。また、近年、光電変換機能をもつ有機半導体材料を用いたイメージセンサも提案されている(例えば特許文献1参照)。
また、一対の電極間にそれぞれ吸収スペクトルの異なる光電変換膜を複数積層することで、前記一対の電極間に印加する電圧に応じて撮像波長を変更する方法が開示されている(例えば特許文献2参照)。
特開2007−13123号公報 特開2008−227092号公報
本開示は、隣り合うフレームにおいて撮像波長を切り換えることが可能な撮像装置を提供する。
本開示の一態様に係る撮像装置は、画素電極、前記画素電極に電気的に接続された電荷蓄積領域、及び前記電荷蓄積領域に電気的に接続された信号検出回路を含む単位画素セルと、前記画素電極に対向する対向電極と、前記画素電極および前記対向電極の間に配置され、入射した光を電荷に変換する光電変換層と、第一電圧、第二電圧、および第三電圧のいずれかを前記画素電極および前記対向電極の間に選択的に供給可能な電圧供給回路と、を備える。前記電荷は、前記電荷蓄積領域に蓄積される。前記電圧供給回路が前記画素電極および前記対向電極の間に前記第一電圧を供給することにより、前記光電変換層は、所定の波長範囲において、第一波長感度特性を示し、前記電圧供給回路が前記画素電極および前記対向電極の間に前記第二電圧を供給することにより、前記光電変換層は、前記所定の波長範囲において、前記第一波長感度特性と異なる第二波長感度特性を示し、前記電圧供給回路が前記画素電極および前記対向電極の間に前記第三電圧を供給することにより、前記所定の波長範囲に含まれる波長の光に対して、前記光電変換層は感度を有しなくなる。前記電圧供給回路は、前記画素電極および前記対向電極の間に供給する電圧を、前記第一電圧から前記第二電圧、または前記第二電圧から前記第一電圧へ切り替える間の少なくとも一部の期間において、前記画素電極および前記対向電極の間に前記第三電圧を供給する。
図1は、実施形態に係る撮像装置の例示的な回路構成を示す模式図である。 図2は、単位画素セルの例示的なデバイス構造を示す模式的な断面図である。 図3は、光電変換層の構成の一例を示す模式的な断面図である。 図4は、実施形態に係る撮像装置における動作の一例を説明するためのタイミングチャートである。 図5は、実施形態に係る撮像装置において、光電変換層が有する波長感度特性の電圧依存性を示す一例である。 図6は、撮像装置における動作の比較例を説明するためのタイミングチャートである。
(本開示に至った知見)
有機半導体材料を有する有機光電変換素子は、従来のフォトダイオードを有する無機光電変換素子に比べて、構造及び製造プロセスを簡素化できる。また、有機半導体材料は、光電変換に寄与する波長範囲を任意に設計でき、所望の波長感度特性を有する光電変換素子を実現できる。
有機光電変換素子を複数配列したイメージセンサでは、各光電変換素子に印加する電圧を変更することで露光期間毎に感度を変更できるが、撮像波長を変更することはできない。撮像波長を変更するためには、イメージセンサの前面に所望の波長のみを透過する挿抜可能なフィルタを配置する方法が考えられる。しかし、この場合は装置構成が大きくなることに加え、フィルタの挿抜期間中は良好な撮像結果が得られない。
本開示は、隣り合うフレームにおいて撮像波長を切り換えることが可能な撮像装置を提供する。
本開示の一態様の概要は以下のとおりである。
本開示の一態様に係る撮像装置は、画素電極、前記画素電極に電気的に接続された電荷蓄積領域、及び前記電荷蓄積領域に電気的に接続された信号検出回路とを含む単位画素セルと、前記画素電極に対向する対向電極と、前記画素電極および前記対向電極の間に配置され、入射した光を電荷に変換する光電変換層と、第一電圧、第二電圧、および第三電圧のいずれかを前記画素電極および前記対向電極の間に選択的に供給可能な電圧供給回路とを備える。前記電荷は、前記電荷蓄積領域に蓄積される。前記電圧供給回路が前記画素電極および前記対向電極の間に前記第一電圧を供給することにより、前記光電変換層は、所定の波長範囲において、第一波長感度特性を示し、前記電圧供給回路が前記画素電極および前記対向電極の間に前記第二電圧を供給することにより、前記光電変換層は、前記所定の波長範囲において、前記第一波長感度特性と異なる第二波長感度特性を示し、前記電圧供給回路が前記画素電極および前記対向電極の間に前記第三電圧を供給することにより、前記所定の波長範囲に含まれる波長の光に対して、前記光電変換層は感度を有しなくなる。前記電圧供給回路は、前記画素電極および前記対向電極の間に供給する電圧を、前記第一電圧から前記第二電圧、または前記第二電圧から前記第一電圧へ切り替える間の少なくとも一部の期間において、前記画素電極および前記対向電極の間に前記第三電圧を供給する。
ここで、感度を有しなくなる前記第三電圧の値とは、理想的には量子効率が0%になるような電圧であるが、実質的には、前記第一電圧または前記第二電圧を供給する状態において所定の波長範囲の光が光電変換層により光電変換されて生じる信号電荷の量に対して、前記第三電圧を供給するときに、所定の波長範囲の光が光電変換層により光電変換されて生じる信号電荷の量が十分に小さければよい。すなわち、前記第三電圧を供給する期間に所定の波長の光の入射に伴い生成される信号電荷の量をQ(V)とし、前記第一電圧または前記第二電圧を供給する期間に所定の波長の光の入射に伴い生成される信号電荷の量をそれぞれQ(V)、Q(V)としたとき、下記条件式(式1)を満たせば、前記第三電圧を供給する期間において光電変換層は実質的に感度を有しないといえる。
Q(V)/Q(V)<0.1 かつ Q(V)/Q(V)<0.1・・・(式1)
さらに具体的には、前記画素電極および前記対向電極に供給する電圧に応じた量子効率をη(∨)とし、電圧供給期間をTとし、被写体への放射照度をLとしたとき、信号電荷量Qとのあいだには下記式(式2)の関係が成り立つ。
Q∝η(∨)×T×L ・・・(式2)
つまり、同じ放射照度で照らされている被写体を撮像する場合、前記第三電圧を供給するときの量子効率が前記第一電圧を供給するときの量子効率の1/10であっても、前記第三電圧供給期間を前記第一電圧供給期間の10倍の時間にすると信号電荷量は前記第一電圧供給期間と前記第三電圧供給期間とで同等になってしまい、前記式(式1)を満たさなくなる。従って、前記第三電圧の具体的な値は、量子効率の絶対値のみではなく、その供給期間及び被写体への放射照度を加味して、前記第一電圧または前記第二電圧を供給することで得られる信号電荷量に対して、前記第三電圧を供給することで得られる信号電荷量が十分少なくなるような値としてもよい。
ここで、前記少なくとも一部の期間は、前記電荷蓄積領域の電位をリセットするリセット期間であってもよい。
例えば、前記第一波長感度特性は、可視波長域に第1の値以上の感度を有し、かつ、赤外波長域に第2の値以上の感度を有する波長感度特性であり、前記第二波長感度特性は、可視波長域のみに第3の値以上の感度を有する波長感度特性であってもよい。ここで、第1の値以上の感度、第2の値以上の感度、第3の値以上の感度は、画素電極および対向電極の間に第三電圧が供給されているときの光電変換層の感度以上であってもよい。第1の値以上の感度、第2の値以上の感度、第3の値以上の感度は、光電変換層により生成される信号電荷量が上記式(式1)を満たすような感度であってもよく、光電変換層により生成される信号電荷量が上記式(式1)及び(式2)を満たすような感度であってもよい。第1の値、第2の値、第3の値は、光電変換層の量子効率が10%以上になるような値であってもよく、光電変換層の量子効率が50%以上になるような値であってもよい。一般的に製造されているイメージセンサの量子効率は50%以上であるので、量子効率が50%以上である光電変換層は、撮像用途に適している。
例えば、前記電圧供給回路は、前記画素電極および前記対向電極の間に、前記第一電圧と前記第二電圧とを交互に供給してもよい。
例えば、前記電圧供給回路は、前記画素電極および前記対向電極の間に供給する電圧を、複数フレーム毎に前記第一電圧と前記第二電圧との間で切り替えてもよい。
例えば、前記電圧供給回路は、前記画素電極および前記対向電極の間に供給する電圧を、所定の頻度で、前記第一電圧と前記第二電圧との間で切り替えてもよい。
例えば、前記光電変換層が、複数の光電変換膜を含む積層構造を有していてもよい。
例えば、前記複数の光電変換膜のうち少なくとも一つは、有機材料を含んでいてもよい。
本開示において、回路、ユニット、装置、部材又は部の全部又は一部、又はブロック図の機能ブロックの全部又は一部は、半導体装置、半導体集積回路(IC)、又はLSI(large scale integration)を含む一つ又は複数の電子回路によって実行されてもよい。LSI又はICは、一つのチップに集積されてもよいし、複数のチップを組み合わせて構成されてもよい。例えば、記憶素子以外の機能ブロックは、一つのチップに集積されてもよい。ここでは、LSIまたはICと呼んでいるが、集積の度合いによって呼び方が変わり、システムLSI、VLSI(very large scale integration)、若しくはULSI(ultra large scale integration)と呼ばれるものであってもよい。LSIの製造後にプログラムされる、Field Programmable Gate Array(FPGA)、又はLSI内部の接合関係の再構成又はLSI内部の回路区画のセットアップができるreconfigurable logic deviceも同じ目的で使うことができる。
さらに、回路、ユニット、装置、部材又は部の全部又は一部の機能又は操作は、ソフトウエア処理によって実行することが可能である。この場合、ソフトウエアは一つ又は複数のROM、光学ディスク、ハードディスクドライブなどの非一時的記録媒体に記録され、ソフトウエアが処理装置(processor)によって実行されたときに、そのソフトウエアで特定された機能が処理装置(processor)および周辺装置によって実行される。システム又は装置は、ソフトウエアが記録されている一つ又は複数の非一時的記録媒体、処理装置(processor)、及び必要とされるハードウエアデバイス、例えばインターフェース、を備えていても良い。
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置、および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
(撮像装置の実施形態)
図1は、本開示の実施形態に係る撮像装置の例示的な回路構成を示す。図1に示す撮像装置100は、2次元に配列された複数の単位画素セル10を含む画素アレイ200を有する。図1は、単位画素セル10が2行2列のマトリクス状に配置された例を模式的に示している。撮像装置100における単位画素セル10の数および配置は、図1に示す例に限定されない。
各単位画素セル10は、光電変換部13および信号検出回路14を有する。後に図面を参照して説明するように、光電変換部13は、互いに対向する2つの電極の間に挟まれた光電変換層を有し、入射した光を受けて信号電荷を生成する。光電変換部13は、その全体が、単位画素セル10毎に独立した素子である必要はなく、光電変換部13の例えば一部分または全部が複数の単位画素セル10にまたがっていてもよい。本実施の形態の場合は、光の入射側の電極についても、光の入射側の電極の一部分または全部が複数の単位画素セル10にまたがっている。
信号検出回路14は、光電変換部13によって生成された信号を検出する回路である。この例では、信号検出回路14は、信号検出トランジスタ24およびアドレストランジスタ26を含んでいる。信号検出トランジスタ24およびアドレストランジスタ26は、典型的には電界効果トランジスタ(FET)であり、ここでは、信号検出トランジスタ24およびアドレストランジスタ26としてNチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)を例示する。
図1において模式的に示すように、信号検出トランジスタ24の制御端子(ここではゲート)は、光電変換部13との電気的な接続を有する。光電変換部13によって生成される信号電荷(正孔または電子)は、信号検出トランジスタ24のゲートと光電変換部13との間の電荷蓄積ノード(「フローティングディフュージョンノード」とも呼ばれる。)41に蓄積される。電荷蓄積ノード41は、電荷蓄積領域に相当する。光電変換部13の構造の詳細は、後述する。
各単位画素セル10の光電変換部13は、さらに、感度制御線42との接続を有している。図1に例示する構成において、感度制御線42は、電圧供給回路32に接続されている。この電圧供給回路32は、少なくとも第一電圧、第二電圧、および、第三電圧の3種類の電圧のいずれかを光電変換部13に選択的に供給可能に構成された回路である。電圧供給回路32は、撮像装置100の動作時、感度制御線42を介して光電変換部13に所定の電圧を供給する。電圧供給回路32は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。後に詳しく説明するように、電圧供給回路32から光電変換部13に供給される電圧が、互いに異なる複数の電圧の間で切り替えられることにより、光電変換部13からの電荷蓄積ノード41への信号電荷の蓄積の開始および終了が制御される。換言すれば、本開示の実施形態では、電圧供給回路32から光電変換部13に供給される電圧を第三電圧と他の電圧との間で切り替えることによって、電子シャッタ動作が実行される。撮像装置100の動作の例は、後述する。
各単位画素セル10は、電源電圧VDDを供給する電源線40との接続を有する。図示するように、電源線40には、信号検出トランジスタ24の入力端子(典型的にはドレイン)が接続されている。電源線40がソースフォロア電源として機能することにより、信号検出トランジスタ24は、光電変換部13によって生成された信号電荷を、その信号電荷に応じた電圧に増幅して、信号電圧として出力する。
信号検出トランジスタ24の出力端子(ここではソース)には、アドレストランジスタ26の入力端子(ここではドレイン)が接続されている。アドレストランジスタ26の出力端子(ここではソース)は、画素アレイ200の列ごとに配置された複数の垂直信号線47のうちの1つに接続されている。アドレストランジスタ26の制御端子(ここではゲート)は、アドレス制御線46に接続されており、アドレス制御線46の電位を制御することにより、信号検出トランジスタ24の出力を、対応する垂直信号線47に選択的に読み出すことができる。
図示する例では、アドレス制御線46は、垂直走査回路(「行走査回路」とも呼ばれる)36に接続されている。垂直走査回路36は、アドレス制御線46に所定の電圧を印加することにより、各行に配置された複数の単位画素セル10を行単位で選択する。これにより、選択された単位画素セル10の信号の読み出しが実行される。
垂直信号線47は、画素アレイ200からの画素信号を周辺回路へ伝達する主信号線である。垂直信号線47には、カラム信号処理回路(「行信号蓄積回路」とも呼ばれる)37が接続される。カラム信号処理回路37は、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ−デジタル変換(AD変換)などを行う。図示するように、カラム信号処理回路37は、画素アレイ200における単位画素セル10の各列に対応して設けられる。これらのカラム信号処理回路37には、水平信号読み出し回路(「列走査回路」とも呼ばれる)38が接続される。水平信号読み出し回路38は、複数のカラム信号処理回路37から水平共通信号線49に信号を順次読み出す。
図1に例示する構成において、単位画素セル10は、リセットトランジスタ28を有する。リセットトランジスタ28は、例えば、信号検出トランジスタ24およびアドレストランジスタ26と同様に、電界効果トランジスタである。以下では、特に断りの無い限り、リセットトランジスタ28としてNチャンネルMOSFETを適用した例を説明する。図示するように、このリセットトランジスタ28は、リセット電圧Vrを供給するリセット電圧線44と、電荷蓄積ノード41との間に接続される。リセットトランジスタ28の制御端子(ここではゲート)は、リセット制御線48に接続されており、リセット制御線48の電位を制御することによって、電荷蓄積ノード41の電位をリセット電圧Vrにリセットすることができる。この例では、リセット制御線48が、垂直走査回路36に接続されている。したがって、垂直走査回路36がリセット制御線48に所定の電圧を印加することにより、各行に配置された複数の単位画素セル10を行単位でリセットすることが可能である。
この例では、リセットトランジスタ28にリセット電圧Vrを供給するリセット電圧線44が、リセット電圧源34に接続されている。リセット電圧源34は、撮像装置100の動作時にリセット電圧線44に所定のリセット電圧Vrを供給可能な構成を有していればよく、上述の電圧供給回路32と同様に、特定の電源回路に限定されない。電圧供給回路32およびリセット電圧源34の各々は、単一の電圧供給回路の一部分であってもよいし、独立した別個の電圧供給回路であってもよい。なお、電圧供給回路32およびリセット電圧源34の一方または両方が、垂直走査回路36の一部分であってもよい。あるいは、電圧供給回路32からの感度制御電圧および/またはリセット電圧源34からのリセット電圧Vrが、垂直走査回路36を介して各単位画素セル10に供給されてもよい。
リセット電圧Vrとして、信号検出回路14の電源電圧VDDを用いることも可能である。この場合、各単位画素セル10に電源電圧を供給する電圧供給回路(図1において不図示)と、リセット電圧源34とを共通化し得る。また、電源線40と、リセット電圧線44を共通化できるので、画素アレイ200における配線を単純化し得る。ただし、リセット電圧Vrと、信号検出回路14の電源電圧VDDとに互いに異なる電圧を用いることは、撮像装置100のより柔軟な制御を可能にする。
(単位画素セルのデバイス構造)
図2は、単位画素セル10の例示的なデバイス構造を模式的に示す。図2に例示する構成では、上述の信号検出トランジスタ24、アドレストランジスタ26およびリセットトランジスタ28が、半導体基板20に形成されている。半導体基板20は、その全体が半導体である基板に限定されない。半導体基板20は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。ここでは、半導体基板20としてP型シリコン(Si)基板を用いる例を説明する。
半導体基板20は、不純物領域(ここではN型領域)26s、24s、24d、28d、28sと、単位画素セル10間の電気的な分離のための素子分離領域20tとを有する。ここでは、素子分離領域20tは、不純物領域24dと不純物領域28dとの間にも設けられている。素子分離領域20tは、例えば所定の注入条件のもとで、半導体基板20にアクセプタのイオン注入を行うことによって形成される。
不純物領域26s、24s、24d、28d、28sは、典型的には、半導体基板20内に形成された拡散層である。図2に模式的に示すように、信号検出トランジスタ24は、不純物領域24s、24dと、ゲート電極24g(典型的にはポリシリコン電極)と、を含む。不純物領域24s、24dは、それぞれ、信号検出トランジスタ24の例えばソース領域およびドレイン領域として機能する。不純物領域24sと不純物領域24dとの間に、信号検出トランジスタ24のチャネル領域が形成される。
同様に、アドレストランジスタ26は、不純物領域26s、24sと、アドレス制御線46(図1参照)に接続されたゲート電極26g(典型的にはポリシリコン電極)と、を含む。この例では、信号検出トランジスタ24およびアドレストランジスタ26は、不純物領域24sを共有することによって互いに電気的に接続されている。不純物領域26sは、アドレストランジスタ26の例えばソース領域として機能する。不純物領域26sは、図2において不図示の垂直信号線47(図1参照)との接続を有する。
リセットトランジスタ28は、不純物領域28d、28sと、リセット制御線48(図1参照)に接続されたゲート電極28g(典型的にはポリシリコン電極)と、を含む。不純物領域28sは、リセットトランジスタ28の例えばソース領域として機能する。不純物領域28sは、図2において不図示のリセット電圧線44(図1参照)との接続を有する。
半導体基板20上には、信号検出トランジスタ24、アドレストランジスタ26およびリセットトランジスタ28を覆うように層間絶縁層50(典型的には二酸化シリコン層)が配置されている。図示するように、層間絶縁層50中には、配線層56が配置され得る。配線層56は、典型的には、銅などの金属から形成され、例えば、上述の垂直信号線47などの配線をその一部に含み得る。層間絶縁層50に含まれる絶縁層の数、および、層間絶縁層50中に配置される配線層56に含まれる配線層の数は、任意に設定可能であり、図2に示す例に限定されない。
層間絶縁層50上には、上述の光電変換部13が配置される。別の言い方をすれば、本開示の実施形態では、画素アレイ200(図1参照)を構成する複数の単位画素セル10が、半導体基板20上に形成されている。半導体基板20上に2次元に配列された複数の単位画素セル10は、感光領域を形成する。隣接する2つの単位画素セル10間の距離である画素ピッチは、例えば2μm程度である。
光電変換部13は、画素電極11と、対向電極12と、これらの間に配置された光電変換層15とを含む。この例では、対向電極12および光電変換層15は、複数の単位画素セル10にまたがって形成されている。
他方、画素電極11は、単位画素セル10ごとに設けられており、隣接する他の単位画素セル10の画素電極11と空間的に分離されることによって、他の単位画素セル10の画素電極11から電気的に分離されている。
対向電極12は、典型的には、透明な導電性材料から形成される透明電極である。対向電極12は、光電変換層15において光が入射される側に配置される。したがって、光電変換層15には、対向電極12を透過した光が入射する。なお、撮像装置100によって検出される光は、可視光の波長範囲(例えば、380nm以上780nm以下)内の光に限定されない。本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味する。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。対向電極12には、例えば、ITO(Indium doped Tin Oxide)、IZO(Indium Zinc Oxide)、AZO(Aluminium doped Zinc Oxide)、FTO(Fluorine doped Tin Oxide)、SnO2、TiO2、ZnO2などの透明導電性酸化物(Transparent Conducting Oxide(TCO))を用いることができる。
光電変換層15は、入射する光を受けて正孔−電子対を発生させる。光電変換層15は、本実施の形態の場合、有機材料から形成される。光電変換層15を構成する材料の具体例は、後述する。
図1を参照して説明したように、対向電極12は、電圧供給回路32に接続された感度制御線42との接続を有する。また、ここでは、対向電極12は、複数の単位画素セル10にまたがって形成されている。したがって、感度制御線42を介して、電圧供給回路32から所望の大きさの感度制御電圧を複数の単位画素セル10の間に一括して印加することが可能である。なお、電圧供給回路32から所望の大きさの感度制御電圧を印加することができれば、対向電極12は、単位画素セル10ごとに分離して設けられていてもよい。同様に、光電変換層15が単位画素セル10ごとに分離して設けられていてもよい。
後に詳しく説明するように、電圧供給回路32は、露光期間と非露光期間との間で互いに異なる電圧を対向電極12に供給する。本明細書において、「露光期間」は、光電変換により生成される正および負の電荷の一方を電荷蓄積領域に蓄積するための期間を意味し、「電荷蓄積期間」と呼んでもよい。また、本明細書では、撮像装置の動作中であって露光期間以外の期間を「非露光期間」と呼ぶ。なお、「非露光期間」は、光電変換部13への光の入射が遮断されている期間に限定されず、光電変換部13に光が照射されている期間を含んでいてもよい。
画素電極11の電位に対する対向電極12の電位を制御することにより、光電変換によって光電変換層15内に生じた正孔−電子対のうち、正孔および電子のいずれか一方を、画素電極11によって収集することができる。例えば信号電荷として正孔を利用する場合、画素電極11よりも対向電極12の電位を高くすることにより、画素電極11によって正孔を選択的に収集することが可能である。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能である。
対向電極12に対向する画素電極11は、対向電極12と画素電極11との間に適切なバイアス電圧が与えられることにより、光電変換層15において光電変換によって発生した正および負の電荷のうちの一方を収集する。画素電極11は、アルミニウム、銅などの金属、金属窒化物、または、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成される。
画素電極11を遮光性の電極としてもよい。例えば、画素電極11として、厚さが100nmのTaN電極を形成することにより、十分な遮光性を実現し得る。画素電極11を遮光性の電極とすることにより、半導体基板20に形成されたトランジスタ(この例では信号検出トランジスタ24、アドレストランジスタ26およびリセットトランジスタ28の少なくともいずれか)のチャネル領域または不純物領域への、光電変換層15を通過した光の入射を抑制し得る。上述の配線層56を利用して層間絶縁層50内に遮光膜を形成してもよい。半導体基板20に形成されたトランジスタのチャネル領域への光の入射を抑制することにより、トランジスタの特性のシフト(例えば閾値電圧の変動)などを抑制し得る。また、半導体基板20に形成された不純物領域への光の入射を抑制することにより、不純物領域における意図しない光電変換によるノイズの混入を抑制し得る。このように、半導体基板20への光の入射の抑制は、撮像装置100の信頼性の向上に貢献する。
図2に模式的に示すように、画素電極11は、プラグ52、配線53およびコンタクトプラグ54を介して、信号検出トランジスタ24のゲート電極24gに接続されている。言い換えれば、信号検出トランジスタ24のゲートは、画素電極11との電気的な接続を有する。プラグ52、配線53は、例えば銅などの金属から形成される。プラグ52、配線53およびコンタクトプラグ54は、信号検出トランジスタ24と光電変換部13との間の電荷蓄積ノード41(図1参照)の少なくとも一部を構成する。配線53は、配線層56の一部であり得る。また、画素電極11は、プラグ52、配線53およびコンタクトプラグ55を介して、不純物領域28dにも接続されている。図2に例示する構成において、信号検出トランジスタ24のゲート電極24g、プラグ52、配線53、コンタクトプラグ54、55、ならびに、リセットトランジスタ28のソース領域およびドレイン領域の一方である不純物領域28dは、画素電極11によって収集された信号電荷を蓄積する電荷蓄積領域として機能する。
画素電極11によって信号電荷が収集されることにより、電荷蓄積領域に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ24のゲートに印加される。信号検出トランジスタ24は、この電圧を増幅する。信号検出トランジスタ24によって増幅された電圧が、信号電圧としてアドレストランジスタ26を介して選択的に読み出される。
(光電変換層の構成の例)
上述したように、光電変換層15に光を照射し、画素電極11と対向電極12との間にバイアス電圧を印加することにより、光電変換によって生じる正および負の電荷のうちの一方を画素電極11によって収集し、収集された電荷を電荷蓄積領域に蓄積することができる。本実施の形態では、以下に説明するような互いに吸収スペクトルの異なる光電変換膜を一定の条件のもとで積層した感光層15Aを光電変換部13に用いている。これによると、画素電極11と対向電極12との間の電位差によって、光電変換層15の波長感度特性、つまり、撮像波長範囲を切り替えることが可能となる。また、電荷蓄積領域に既に蓄積された信号電荷は、画素電極11と対向電極12との間の電位差を所定の電位差以下にすることで、光電変換層15を介して対向電極12へ移動することを抑制できる。また、画素電極11と対向電極12との間の電位差を所定の電位差以下にすれば、その後、電荷蓄積領域へ信号電荷がさらに蓄積されることを抑制できる。このことは、本発明者らが新しく見出した知見の1つである。つまり、光電変換層15に印加するバイアス電圧の大きさの制御により、複数の画素のそれぞれに転送トランジスタなどの素子を別途設けることなく、グローバルシャッタ機能を有し、また、撮像波長の電気的な切り換えが可能である。撮像装置100における動作の典型例は、後述する。
以下、光電変換層15の構成の例および光電変換層15における波長感度特性を説明する。
図3は、光電変換層15の構成の一例を示す模式的な断面図である。図3に例示される構成において、光電変換層15は、正孔ブロッキング層15hと、感光層15Aと、電子ブロッキング層15eとを有している。正孔ブロッキング層15hは、感光層15Aと対向電極12との間に配置されている。電子ブロッキング層15eは、感光層15Aと画素電極11との間に配置されている。光電変換層15は、典型的には、半導体材料を含む。ここでは、半導体材料として、有機半導体材料を用いる。有機半導体材料は、撮像で必要とする撮像波長において吸収ピークをもつ材料であればよいが、通常は電子供与性の有機半導体材料と、電子受容性の有機半導体材料を混合して光電変換膜を得る。これにより、光電変換層15内で発生した励起子を電子と正孔に分離するのに必要な電界強度を半導体素子として十分使用可能な程度にまで小さくすることができる。言い換えると、同じ電圧における量子効率が増大し、光電変換特性が向上する。
本実施の形態の場合、対向電極12側に配置される第一光電変換膜150aは、可視波長域のみに感度を有する波長感度特性を有し、画素電極11側に配置される第二光電変換膜150bは、可視波長域に感度を有し、かつ赤外波長域に可視波長域よりも強い感度を有する波長感度特性を有している。なおここでは、ピーク波長の十分の一未満の感度は、感度がないものとして記載している。
有機半導体材料で構成した光電変換層15は、対向電極12と画素電極11との間に印加する電圧の大きさを変えることで、画素電極11まで到達する信号電荷の量を制御することができる。この理由は、有機半導体材料のキャリア輸送性能が非常に低く、光電変換層15内で発生した電荷を画素電極11に引っ張る電界強度が強くなければ、光電変換層15の中を移動中に再結合等で電荷が消失してしまうためである。
本実施の形態では、互いに吸収スペクトルの異なる第一光電変換膜150aと第二光電変換膜150bを対向電極12と画素電極11で挟む構成とした場合、第一光電変換膜150aと第二光電変換膜150bが所定の条件を満たす場合にのみ、対向電極12と画素電極11との間に印加する電圧に応じて信号電荷の画素電極11への輸送を制御できる。このことも本発明者らが新しく見出した知見の1つである。
上述した所定の条件としては、例えば、第一光電変換膜150aと第二光電変換膜150bのもつ膜抵抗の値に一定以上の差を設けることである。対向電極12と画素電極11間に印加された電圧は、第一光電変換膜150aと第二光電変換膜150bのそれぞれの光電変換膜がもつ膜抵抗の比で分配される。第一光電変換膜150aと第二光電変換膜150bのもつ膜抵抗に例えば44倍以上の差を設けることで、膜抵抗の高い光電変換膜に印加電圧の多くが分配され、他方へ分配される電圧を光電変換閾値以下とすることができる。したがって、対向電極12と画素電極11間の印加電圧が低い場合は、膜抵抗の高い光電変換膜にのみ光電変換閾値以上の電界がかかり、膜抵抗の高い光電変換膜で発生した信号のみが画素電極11へ輸送される。一方、対向電極12と画素電極11間の印加電圧を高くすると、膜抵抗の低い光電変換膜にも光電変換閾値以上の電界がかかるようになり、膜抵抗の低い光電変換膜も信号電荷を画素電極11へ輸送可能な状態へと遷移する。膜抵抗は光電変換膜を構成する電子供与性材料と電子受容性材料のエネルギ準位、混合比、膜厚などによって調整可能である。
また、光電変換層15に印加される電圧(すなわち、対向電極12と画素電極11間の印加電圧)が、積層された第一光電変換膜150aと第二光電変換膜150bのそれぞれの光電変換閾値を下回ると、いずれの光電変換層も信号電荷を画素電極へ輸送できなくなる。この結果、第一光電変換膜150aと第二光電変換膜150bの感度が実質的にゼロとなり、第一光電変換膜150a及び第二光電変換膜150bが感度を有しなくなる。したがって、対向電極12と画素電極11との間の印加電圧を選択することによって、全ての波長に対して光電変換感度がない状態と、感光層15Aの第一光電変換膜150aと第二光電変換膜150bのいずれか一方のみが光電変換感度をもつ状態と、感光層15Aの第一光電変換膜150aと第二光電変換膜150bの双方が光電変換感度をもつ状態と、を切り替えることができる。以上により、画素電極11と対向電極12との間の電位差によって、光電変換層15の波長感度特性、つまり、撮像波長範囲を切り替え、かつ、電気的なシャッタ動作を実現することが可能となる。
上述した第一光電変換膜150aと第二光電変換膜150bとしては、例えば、DTDCTB(2−{[7−(5−N,N−Ditolylaminothiophen−2−yl)−2,1,3−benzothiadiazol−4−yl]methylene}malononitrile)とC70フラーレンとの共蒸着膜、スズナフタロシアニンとC70フラーレンとの共蒸着膜を用いることができる。さらに詳細には以下の材料を用いることができる。典型的には、第一光電変換膜150aおよび第二光電変換膜150bは、それぞれ、電子供与性(ドナー性、p型)の分子と、電子受容性(アクセプター性、n型)の分子とを含む。
電子供与性の分子の典型例は、有機p型半導体であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質を有する。有機p型半導体の例は、DTDCTB等のトリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、α−セキシチオフェン(α−6T)、P3HT(ポリ3−ヘキシルチオフェン)等のチオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物(ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、ルブレン等のテトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体)、含窒素ヘテロ環化合物を配位子として有する金属錯体等である。フタロシアニン化合物の例は、銅フタロシアニン(CuPc)、サブフタロシアニン(SubPc)、塩化アルミニウムフタロシアニン(ClAlPc)、Si(OSiRNc(Rは、炭素数が1から18のアルキル基を表し、Ncはナフタロシアニンを表す。)、スズナフタロシアニン(SnNc)および鉛フタロシアニン(PbPc)等である。ドナー性有機半導体は、これらに限られず、n型(アクセプター性)化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用い得る。イオン化ポテンシャルは、真空準位と最高被占分子軌道(HOMO)のエネルギ準位との差である。
電子受容性の分子の典型例は、有機n型半導体であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質を有する。有機n型半導体の例は、C60およびC70等のフラーレン、フェニルC61酪酸メチルエステル(PCBM)等のフラーレン誘導体、縮合芳香族炭素環化合物(ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体)、窒素原子、酸素原子、硫黄原子を含有する5ないし7員のヘテロ環化合物(例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等)、サブフタロシアニン(SubPc)、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、ペリレンテトラカルボキシルジイミド化合物(PTCDI)、含窒素ヘテロ環化合物を配位子として有する金属錯体等である。アクセプタ性有機半導体は、これらに限らず、p型(ドナー性)有機化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプタ性有機半導体として用い得る。電子親和力は、真空準位と最低空分子軌道(LUMO)のエネルギ準位との差である。
第一光電変換膜150aとして例えば可視波長域に光電変換感度を有する有機半導体材料を用い、第二光電変換膜150bとして例えば赤外波長域に感度を有する有機半導体材料を用いることができる。
上記と同様の効果は、感光層15Aの第一光電変換膜150aと第二光電変換膜150bの界面にエネルギ障壁を設けることでも実現可能である。例えば、信号電荷として正孔を蓄積する場合は、感光層15Aの第一光電変換膜150aと第二光電変換膜150bの界面に、正孔に対して例えば0.2eV以上のエネルギ障壁が形成されるように、第一光電変換膜150aと第二光電変換膜150bのイオン化ポテンシャルを選択すれば良い。
第一光電変換膜150aと第二光電変換膜150bの界面にエネルギ障壁を設けない場合には、波長感度特性の電圧依存性はそれぞれの第一光電変換膜150aと第二光電変換膜150bの膜抵抗に支配され、波長感度特性の切り換え動作は積層順に依存しない。しかしながら、光電変換効率に着目した場合、より好ましい積層条件が存在する。上述したように、一般に、光電変換膜は電子供与性の有機半導体材料と電子受容性の有機半導体材料を混合することで得る。ここで、電子受容性材料としてはC60フラーレン、C70フラーレンおよびその類縁体を用いてもよい。これは、フラーレンのLUMO軌道が球殻上に空間的に広がっているため、接触する電子供与性の有機半導体材料から高い効率でフラーレン分子へ電子の移動が起こるためと考えられる。従って、高効率な光電変換素子を実現しようとする場合、所望の波長に吸収をもつ電子供与性有機半導体材料と、フラーレン及びその類縁体とを混合して光電変換膜を得てもよい。ところで、フラーレン及びその類縁体は一般に可視波長域、特に青色に相当する波長帯域に強い吸収をもつことが知られている。従って、赤外波長域に吸収をもつ電子供与性有機半導体材料とフラーレン及びその類縁体を用いて赤外光電変換膜を設計すると、赤外波長域のみならず、可視波長域にも吸収をもつ特性となる。この場合、第一光電変換膜150aに赤外光電変換膜を用い、第二光電変換膜150bに可視光域に感度を有する可視光電変換膜を用いるように積層すると、光の入射側に配置する第一光電変換膜で可視光の一部が吸収され、可視光電変換膜である第二光電変換膜に入射する可視光域の光量が減衰する。従って、このような場合には、可視光電変換膜を第一光電変換膜150aとし、赤外光電変換膜を第二光電変換膜150bとすると、第二光電変換膜に入射する可視光域の光の光量が減衰するのを抑制することができる。一方、可視光に吸収をもつ電子供与性有機半導体とフラーレン及びその類縁体を用いて可視光電変換膜を構成する場合には、赤外波長域に吸収をもたない特性となる。このため、このような可視光電変換膜を光の入射側に配置しても赤外光を透過し、十分な光量の赤外光を赤外光電変換膜に入射させることができる。このように、良好な撮像結果を得るためには、所望の光電変換膜に所望の波長の光が十分に入射するよう、複数の光電変換膜の積層順序を決めてもよい。
(撮像装置100の動作の例)
図4は、本開示の実施形態に係る撮像装置における動作の一例を説明するタイミングチャートである。図4において、部分(a)、(b)は同期信号の立ち下がりまたは立ち上がりのタイミング、部分(c)は光電変換層15に印加されるバイアス電圧の大きさの時間的変化、部分(d)は画素アレイ200(図1参照)の各行におけるリセットおよび露光のタイミング、を示している。より具体的には、図4において、部分(a)は垂直同期信号Vssの立ち下がりまたは立ち上がりのタイミングを示し、部分(b)は水平同期信号Hssの立ち下がりまたは立ち上がりのタイミングを示している。部分(c)は感度制御線42を介して電圧供給回路32から対向電極12に印加される電圧Vbの時間的変化を示している。さらに部分(d)は画素アレイ200の各行におけるリセットおよび露光のタイミングを示している。なお、感度制御線42を介して電圧供給回路32から対向電極12に印加される電圧Vbの時間的変化は、画素電極11の電位を基準としたときの対向電極12の電位の時間的変化に相当する。
なお図4では、説明を簡単にするために画素アレイ200中には3行の単位画素セル10が存在する場合を示しているが、画素アレイ200はさらに多くの行を備えていてもかまわない。
以下、図1、図2および図4を参照しながら、撮像装置100における動作の一例を説明する。簡単のため、ここでは、画素アレイ200に含まれる画素の行数が、row<0>行、row<1>行、row<2>行の合計3行である場合における動作の例を説明する。
画像の取得においては、まず、画素アレイ200中の各単位画素セル10の電荷蓄積領域のリセットと、先に露光していた場合にはその画素信号の読み出しとが実行される。例えば、図4に示すように、垂直同期信号Vssに基づき、row<0>行に属する複数の画素のリセットを開始する(時刻t0)。なお、図4中の網掛けの矩形は、信号の読み出し期間を模式的に表している。この読み出し期間は、単位画素セル10の電荷蓄積領域の電位をリセットするためのリセット期間をその一部に含む。
row<0>行に属する画素のリセットにおいては、row<0>行のアドレス制御線46の電位の制御により、そのアドレス制御線46にゲートが接続されているアドレストランジスタ26をONとし、さらに、row<0>行のリセット制御線48の電位の制御により、そのリセット制御線48にゲートが接続されているリセットトランジスタ28をONとする。これにより、電荷蓄積ノード41とリセット電圧線44とが接続され、電荷蓄積領域である電荷蓄積ノード41にリセット電圧Vrが供給される。すなわち、信号検出トランジスタ24のゲート電極24gおよび光電変換部13の画素電極11の電位が、リセット電圧Vrにリセットされる。その後、垂直信号線47を介して、row<0>行の単位画素セル10からリセット後の画素信号を読み出す。このときに得られる画素信号は、リセット電圧Vrの大きさに対応した画素信号である。画素信号の読み出し後、リセットトランジスタ28およびアドレストランジスタ26をOFFとする。
この例では、図4に模式的に示すように、水平同期信号Hssにあわせて、row<0>行、row<1>行、row<2>行の各行に属する画素のリセットを行単位で順次に実行する。以下では、水平同期信号Hssのパルスの間隔、換言すれば、ある行が選択されてから次の行が選択されるまでの期間を「1H期間」と呼ぶことがある。この例では、時刻t0から時刻t1までの期間が1H期間に相当する。
図4に示すように、少なくとも画素アレイ200の単位画素セル10がそれぞれ備える電荷蓄積領域の全てをリセットする期間であるリセット期間、画像取得の開始から、画素アレイ200の全ての行のリセットおよび画素信号の読み出しが終了するまでの期間(時刻t0からt3)においては、画素電極11と対向電極12との間には、所定の波長範囲における光電変換層15の感度が実質的に0となる第三電圧V3が、電圧供給回路32により印加されている。ここで、第三電圧V3は例えば0V(ボルト)である。すなわち、光電変換部13の光電変換層15に第三電圧V3のバイアス電圧を印加することにより、画素アレイ200から画像信号の取得を開始するタイミング(時刻t0)から露光期間の開始(時刻t3)までの期間(非露光期間)を創出することができる。
光電変換層15に第三電圧V3のバイアス電圧が印加された状態では、光電変換層15からの電荷蓄積領域への信号電荷の移動は、ほとんど起こらない。これは、光電変換層15に第三電圧V3のバイアス電圧が印加された状態では、光の照射によって生じた正および負の電荷のほとんどが、速やかに再結合し、画素電極11によって収集される前に消滅してしまうためであると推測される。したがって、光電変換層15に第三電圧V3のバイアス電圧が印加された状態では、光電変換層15に光が入射しても、電荷蓄積領域への信号電荷の蓄積は、ほとんど起こらない。そのため、露光期間以外の期間における、意図しない感度(以下、「寄生感度」と呼ぶことがある。)の発生が抑制される。
図4の部分(d)において、ある行(例えばrow<0>行)に着目したとき、濃い網掛けの矩形および薄い網掛けの矩形で示される期間が、非露光期間を表している。なお、第三電圧V3は、0Vに限定されない。
画素アレイ200の全ての行のリセットおよび画素信号の読み出しの終了後、水平同期信号Hssに基づき、露光を開始する(時刻t3)。図4の部分(d)において、白の矩形は、各行における露光期間を模式的に表している。なお、図4では網掛けのある矩形が示す非露光期間と白の矩形が示す露光期間は同じ長さに記載されているが、これは説明のためであり同じ長さに限定する趣旨ではない。露光期間は被写体の暗さ及び被写体の動きの速さなどにより任意に調整される。露光期間は、電圧供給回路32が、画素電極11と対向電極12との間に印加する電圧を第三電圧V3とは異なる第一電圧V1または第二電圧V2に切り替えることによって開始される。第一電圧V1は、例えば、感光層15Aのいずれもが光電変換閾値を超えて感度をもつような電圧である。光電変換層15に第一電圧V1が印加されることにより、光電変換層15中の信号電荷(この例では正孔)が画素電極11によって収集され、電荷蓄積領域に蓄積される。図5は、実施形態に係る撮像装置100において、光電変換層15が有する波長感度特性の電圧依存性を示す一例である。
本実施の形態の場合、図5に示すような波長感度特性にて、可視波長域および赤外波長域の光に基づき光電変換された信号電荷が電荷蓄積領域に蓄積される。図4の部分(d)において、RGB+IRと記載された白い矩形の期間は、可視波長域及び赤外波長域の光に基づく信号電荷が電荷蓄積領域に蓄積される露光期間を表す。
電圧供給回路32が、画素電極11と対向電極12との間に印加する電圧を再び第三電圧V3に切り替えることにより、露光期間が終了する(時刻t6)。次に、水平同期信号Hssに基づき、画素アレイ200の各行に属する画素からの信号電荷の読み出しを行う。この例では、時刻t6から、row<0>行、row<1>行、row<2>行の各行に属する画素からの信号電荷の読み出しが行単位で順次に実行されている。以下では、ある行に属する画素が選択されてからその行に属する画素が再び選択されるまでの期間を「1V期間」と呼ぶことがある。この例では、時刻t0から時刻t6までの期間が1V期間に相当する。1V期間は1フレームに相当する。光電変換層15に第一電圧V1が印加された1V期間の、次の1V期間における露光期間には、光電変換層15に印加する電圧を第一電圧V1および第三電圧V3とは異なる第二電圧V2に切り替える。第二電圧V2は、例えば感光層15Aのどちらか一方のみが光電変換閾値を超えるような電圧であり、例えば、第一電圧V1と第三電圧V3の中間に対応する電圧である。本実施の形態の場合、光電変換層15に印加される電圧が第二電圧V2のとき、図5に示すように、可視波長域の光のみに基づき光電変換された信号電荷が電荷蓄積領域に蓄積される。図4の部分(d)において、RGBと記載された白い矩形の期間は、可視波長域の光のみに基づく信号電荷が電荷蓄積領域に蓄積される露光期間を表す。
光電変換層15に印加する電圧を再び第三電圧V3に切替えることによって露光期間が終了する(時刻t12)。その後、水平同期信号Hssに基づき、画素アレイ200の各行に属する画素からの信号電荷の読み出しを行う。
このように、本開示の実施形態では、画素電極11と対向電極12との間に印加する電圧が露光期間中は第一電圧V1及び第二電圧V2のいずれか一方が選択され、第一電圧V1から第二電圧V2、または、第二電圧V2から第一電圧V1へ光電変換層15に印加する供給電圧を切り替える間、つまり、少なくとも電荷蓄積領域を全てリセットする期間を含む非露光期間は第三電圧V3が選択される。これによって、波長感度特性が異なる光電変換層15から得られる2種類の画像を、いわゆるグローバルシャッタによって得ることができる。
また、画素電極11と対向電極12との間に、第一電圧V1を印加する1V期間と第二電圧V2を印加する1V期間とを交互に実行することで、波長感度特性が異なる光電変換層15から得られる2種類の動画をほぼ同時に1つの撮像装置100で得ることができる。また、これらの2種類の動画が電気的に実現されるグローバルシャッタにより得られるため、いずれの動画においても、高速に動く被写体が歪みなく撮像された動画となる。
また、画素電極11と対向電極12との間に、第一電圧V1を印加する期間と第二電圧V2を印加する期間は交互ではなく、変更頻度は任意でよい。また、電圧変更の処理が行われる頻度はフレーム数で規定されてもよい。例えば、電圧変更の処理は数十フレームに1回、実施してもよい。また、定期的に電圧変更の処理が行われるのではなく、何らかのトリガに基づくタイミングに基づいて電圧変更の処理が行われてもよい。また、必要なタイミングで赤外光を検出するために、例えば1秒に1回だけ、可視光及び赤外光による撮像モードで撮像して赤外光による撮像情報を得、通常は可視光による撮像モードでカラー画像を取得するとしてもよい。
本実施の形態の場合、第一電圧V1を印加することによって可視波長域に第1の値以上の感度を有し、かつ、赤外波長域に第2の値以上の感度を有する波長感度特性となり、第一電圧V1よりも低電圧の第二電圧V2を印加することによって可視波長域のみに第3の値以上の感度を有する波長感度特性となる光電変換層15が採用されている。従って、可視波長域から赤外波長域までの波長を使った露光期間と、可視波長域の波長のみを使った露光期間とが切り替えられる。図4からわかるように、この例における露光期間の開始(時刻t3, 時刻t9)および終了(時刻t6, 時刻t12)は、画素アレイ200に含まれる全ての画素において同じタイミングである。すなわち、ここで説明する動作は、所謂グローバルシャッタである。
一方、図6に示すように、画素電極11と対向電極12との間に印加する電圧を、第一電圧V1と第二電圧V2との間で切り替える間に第三電圧V3に設定しない場合、電気的に非露光状態を創出することができない。このため、画像の取得が所謂ローリングシャッタになる。また、row<1>及びrow<2>に示すように、光電変換層15が異なる2種類の波長感度特性であるときに生成した信号電荷、つまり可視波長域の光のみによる信号電荷と、可視波長域及び赤外波長域を含む光による信号電荷とが、混在した状態で、電荷蓄積領域に蓄積されることになる。したがって、正しい画像を得ることが困難になる。
本実施の形態では、露光期間の終了後における、row<0>行に属する画素からの信号電荷の読み出しにおいては、row<0>行のアドレストランジスタ26をONとする。これにより、露光期間において電荷蓄積領域に蓄積された電荷量に対応した画素信号が垂直信号線47に出力される。画素信号の読み出しに続けて、リセットトランジスタ28をONとして画素のリセットを行ってもよい。画素信号の読み出し後、アドレストランジスタ26およびリセットトランジスタ28をOFFとする。画素アレイ200の各行に属する画素からの信号電荷の読み出し後、時刻t0と時刻t3との間において読み出された信号との差分をとることにより、固定ノイズを除去した信号が得られる。
このとき、画素電極11と対向電極12との間には第三電圧V3が印加されているので、光電変換層15は、感度が実質的に0となるバイアス電圧が印加された状態にある。そのため、光電変換層15に光が入射した状態であっても、電荷蓄積領域への信号電荷のさらなる蓄積はほとんど起こらない。したがって、意図しない電荷の混入に起因するノイズの発生が抑制される。
なお、非露光期間における電荷蓄積領域への信号電荷の蓄積をさらに抑制するという観点から、画素電極11と対向電極12との間に、上述の第三電圧V3の極性を反転させた電圧を印加することによって、露光期間を終了させてもよい。なお、画素電極11と対向電極12との間に印加する電圧の極性を単純に反転させると、電荷蓄積領域に既に蓄積された信号電荷が光電変換層15を介して対向電極12へ移動することがある。この信号電荷の移動は、例えば、取得された画像中の黒点として観察される。つまり、非露光期間における電荷蓄積領域からの光電変換層15を介した対向電極12への信号電荷の移動は、マイナスの寄生感度の要因になり得る。
本実施形態では、光電変換層15に印加される電圧を第三電圧V3に変更することで露光期間を終了させているので、電荷蓄積領域への信号電荷の蓄積が終わった後の光電変換層15は、感度が実質的に0となるバイアス電圧が印加された状態にある。第三電圧V3がバイアス電圧として印加された状態では、電荷蓄積領域に既に蓄積された信号電荷の光電変換層15を介した対向電極12への移動を抑制することが可能である。換言すれば、光電変換層15への第三電圧V3の印加により、露光期間において蓄積された信号電荷を電荷蓄積領域に保持しておくことが可能である。つまり、電荷蓄積領域から信号電荷が失われることによるマイナスの寄生感度の発生を抑制し得る。
このように、本実施形態では、露光期間の開始と終了、および露光期間の撮像波長が、画素電極11と対向電極12との間に印加される電圧Vbによって制御される。すなわち、本実施形態によれば、各単位画素セル10の撮像波長を全画素同時に切り換えて撮像することができる。
(本開示の撮像装置の用途)
本開示にかかる撮像装置は、医療用カメラ、ロボット用カメラ、セキュリティカメラ、車載カメラなどに用いることができる。
例えば、工場などにおいて、高速にコンベア上を流れる製品の表面に貼り付けられるラベルに、1)視認可能なインクなどによる情報またはデザインと、2)人間の目には見えないが赤外線を反射する(または赤外線を放出する)IRインクなどによるコードとを記録しておく。この場合に、本開示に係る撮像装置を用いて、上述したラベルに対して、撮像モードを切り換えて撮像を行う。視認可能なインクなどによる情報またはデザインは、本開示に係る撮像装置を用いて撮像すれば可視波長域の画像として認識できるため、この画像を有するラベルを含む製品について、製品の外観検査を行う。また、赤外線を反射するIRインクなどによるコードは、本開示に係る撮像装置を用いて撮像すれば赤外波長域の画像として認識できるため、取得した画像をモニタリングすることで、肉眼では認識されずに、ラベルに埋め込まれたコードを識別して情報を読み取ることなどが可能である。これにより、製品のデザインを損なうことなく、製品のロットなどの流通識別情報の識別が可能となる。
また、撮像装置による個人認証を行う際に、本開示に係る撮像装置を用いて、光電変換層15が可視波長域のみに感度を有するRGBモードで撮像を行い、この撮像で得た可視波長域の画像から人の肌、髪、及び瞳の色などの顔の色情報を取得する。また、近赤外線照明を照射して本開示に係る撮像装置を用いて、光電変換層15が可視波長域及び赤外波長域に感度を有するRGB+IRモードで撮像を行い、この撮像で得た画像から人の虹彩パターンまたは手指の静脈パターンを取得することができる。上述した顔の色情報と、人の虹彩パターンまたは手指の静脈パターンとを、例えば合成して個人情報として記録または保存を行い、個人認証に用いることができる。本開示の撮像装置を用いれば、以上のようなことが一台の撮像装置で実現できるので、複数の生体情報を組み合わせて個人認証の認証精度を向上することが可能となる。
10 単位画素セル
11 画素電極
12 対向電極
13 光電変換部
14 信号検出回路
15 光電変換層
15A 感光層
15e 電子ブロッキング層
15h 正孔ブロッキング層
20 半導体基板
24 信号検出トランジスタ
26 アドレストランジスタ
32 電圧供給回路
41 電荷蓄積ノード
100 撮像装置
150a 第一光電変換膜
150b 第二光電変換膜
200 画素アレイ

Claims (8)

  1. 画素電極、前記画素電極に電気的に接続された電荷蓄積領域、及び前記電荷蓄積領域に電気的に接続された信号検出回路を含む単位画素セルと、
    前記画素電極に対向する対向電極と、
    前記画素電極および前記対向電極の間に配置され、入射した光を電荷に変換する光電変換層と、
    第一電圧、第二電圧、および第三電圧のいずれかを前記画素電極および前記対向電極の間に選択的に供給可能な電圧供給回路とを備え、
    前記電荷は、前記電荷蓄積領域に蓄積され、
    前記電圧供給回路が前記画素電極および前記対向電極の間に前記第一電圧を供給することにより、前記光電変換層は、所定の波長範囲において、第一波長感度特性を示し、
    前記電圧供給回路が前記画素電極および前記対向電極の間に前記第二電圧を供給することにより、前記光電変換層は、前記所定の波長範囲において、前記第一波長感度特性と異なる第二波長感度特性を示し、
    前記電圧供給回路が前記画素電極および前記対向電極の間に前記第三電圧を供給することにより、前記所定の波長範囲に含まれる波長の光に対して、前記光電変換層は感度を有しなくなり、
    前記電圧供給回路は、前記画素電極および前記対向電極の間に供給する電圧を、前記第一電圧から前記第二電圧、または前記第二電圧から前記第一電圧へ切り替える間の少なくとも一部の期間において、前記画素電極および前記対向電極の間に前記第三電圧を供給する、
    撮像装置。
  2. 前記少なくとも一部の期間は、前記電荷蓄積領域の電位をリセットするリセット期間である、
    請求項1に記載の撮像装置。
  3. 前記第一波長感度特性は、可視波長域に第1の値以上の感度を有し、かつ、赤外波長域に第2の値以上の感度を有する波長感度特性であり、
    前記第二波長感度特性は、可視波長域のみに第3の値以上の感度を有する波長感度特性である、
    請求項1に記載の撮像装置。
  4. 前記電圧供給回路は、前記画素電極および前記対向電極の間に、前記第一電圧と前記第二電圧とを交互に供給する、
    請求項1に記載の撮像装置。
  5. 前記電圧供給回路は、前記画素電極および前記対向電極の間に供給する電圧を、複数フレーム毎に、前記第一電圧と前記第二電圧との間で切り替える、
    請求項1に記載の撮像装置。
  6. 前記電圧供給回路は、前記画素電極および前記対向電極の間に供給する電圧を、所定の頻度で、前記第一電圧と前記第二電圧との間で切り替える、
    請求項1に記載の撮像装置。
  7. 前記光電変換層は、複数の光電変換膜を含む、
    請求項1に記載の撮像装置。
  8. 前記複数の光電変換膜のうち少なくとも一つは、有機材料を含む、
    請求項7に記載の撮像装置。
JP2018017279A 2017-02-03 2018-02-02 撮像装置 Ceased JP2018125850A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017018769 2017-02-03
JP2017018769 2017-02-03

Publications (1)

Publication Number Publication Date
JP2018125850A true JP2018125850A (ja) 2018-08-09

Family

ID=63037470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018017279A Ceased JP2018125850A (ja) 2017-02-03 2018-02-02 撮像装置

Country Status (3)

Country Link
US (4) US10212379B2 (ja)
JP (1) JP2018125850A (ja)
CN (1) CN108389875A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020054162A1 (ja) * 2018-09-14 2020-03-19 パナソニックIpマネジメント株式会社 撮像装置および撮像方法
WO2022014721A1 (ja) 2020-07-17 2022-01-20 富士フイルム株式会社 光電変換素子、撮像素子、光センサ、及び化合物
WO2023100632A1 (ja) * 2021-12-01 2023-06-08 パナソニックIpマネジメント株式会社 撮像素子の制御方法およびカメラシステム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389870A (zh) 2017-02-03 2018-08-10 松下知识产权经营株式会社 摄像装置
WO2019068144A1 (en) * 2017-10-04 2019-04-11 Queensland University Of Technology TUNABLE SPECTRUM ENDOSCOPE COMPONENT
US20190253649A1 (en) * 2018-02-13 2019-08-15 Samsung Electronics Co., Ltd. Image pickup element and method for compensating image
WO2020170703A1 (ja) * 2019-02-20 2020-08-27 パナソニックIpマネジメント株式会社 撮像装置およびその駆動方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227092A (ja) * 2007-03-12 2008-09-25 Fujifilm Corp 光電変換素子、撮像素子、撮像装置
JP2016086407A (ja) * 2014-10-23 2016-05-19 パナソニックIpマネジメント株式会社 撮像装置および画像取得装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130274A (ja) 1983-12-19 1985-07-11 Toshiba Corp 固体撮像装置
JPH09134488A (ja) 1995-11-10 1997-05-20 Atsumi Electron Corp Ltd 監視カメラシステム
JP2002502129A (ja) 1998-02-02 2002-01-22 ユニアックス コーポレイション 切替え可能な光電感度を有する有機ダイオード
KR20030026839A (ko) * 2001-09-26 2003-04-03 다이닛뽕스크린 세이조오 가부시키가이샤 화상처리를 이용한 검사대상물의 표면검사방법 및 그 장치
US6958862B1 (en) * 2003-04-21 2005-10-25 Foveon, Inc. Use of a lenslet array with a vertically stacked pixel array
JP2007013123A (ja) 2005-06-03 2007-01-18 Fujifilm Corp 光電変換膜、光電変換素子、及び撮像素子、並びに、これらに電場を印加する方法
US20060273362A1 (en) 2005-06-03 2006-12-07 Fuji Photo Film Co., Ltd. Photoelectric conversion layer, photoelectric conversion device and imaging device, and method for applying electric field thereto
JP4622763B2 (ja) * 2005-09-14 2011-02-02 日本電気株式会社 携帯通信端末装置及び認証方法
JP2007081137A (ja) * 2005-09-14 2007-03-29 Fujifilm Corp 光電変換素子及び固体撮像素子
JP2007201009A (ja) * 2006-01-24 2007-08-09 Fujifilm Corp 固体撮像素子
KR100818987B1 (ko) * 2006-09-19 2008-04-04 삼성전자주식회사 이미지 촬상 장치 및 상기 이미지 촬상 장치의 동작 방법
JP2010080953A (ja) * 2008-08-29 2010-04-08 Fujifilm Corp 撮像素子,撮像素子の駆動方法及び撮像装置
US9749607B2 (en) * 2009-07-16 2017-08-29 Digimarc Corporation Coordinated illumination and image signal capture for enhanced signal detection
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置,固体撮像装置の製造方法,デジタルスチルカメラ,デジタルビデオカメラ,携帯電話,内視鏡
JP2013030820A (ja) * 2009-11-12 2013-02-07 Panasonic Corp 固体撮像装置
JP5581116B2 (ja) * 2010-05-31 2014-08-27 富士フイルム株式会社 光電変換素子、撮像素子及び光電変換素子の駆動方法
US8931701B2 (en) * 2011-09-29 2015-01-13 Spectra Systems Corporation Methods and systems for authenticating and tracking objects
US20130089237A1 (en) 2011-10-10 2013-04-11 Invisage Technologies, Inc. Sensors and systems for the capture of scenes and events in space and time
JPWO2014024581A1 (ja) 2012-08-09 2016-07-25 ソニー株式会社 光電変換素子、撮像装置及び光センサ
WO2014123224A1 (ja) * 2013-02-08 2014-08-14 株式会社ニコン 電子制御装置、制御方法、及び制御プログラム
US9769365B1 (en) * 2013-02-15 2017-09-19 Red.Com, Inc. Dense field imaging
JP2015194947A (ja) * 2014-03-31 2015-11-05 ソニー株式会社 情報処理装置及びコンピュータプログラム
US20150355625A1 (en) * 2014-06-10 2015-12-10 Empire Technology Develpment Llc Systems and methods for positioning devices for dispensing materials
US10141354B2 (en) * 2014-10-23 2018-11-27 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
EP3321964B1 (en) * 2015-07-08 2019-08-28 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6785429B2 (ja) * 2015-12-03 2020-11-18 パナソニックIpマネジメント株式会社 撮像装置
CN107018289B (zh) * 2016-01-22 2021-01-19 松下知识产权经营株式会社 摄像装置
US10228414B2 (en) * 2016-03-23 2019-03-12 Infineon Technologies Ag Capacitive sensor testing
US20170308763A1 (en) * 2016-04-25 2017-10-26 Microsoft Technology Licensing, Llc Multi-modality biometric identification
JP6727081B2 (ja) * 2016-09-05 2020-07-22 任天堂株式会社 情報処理システム、拡張入力装置、および情報処理方法
CN116269262A (zh) * 2016-12-01 2023-06-23 松下知识产权经营株式会社 生物体信息检测装置、生物体信息检测方法及存储介质
EP3339887B1 (de) * 2016-12-22 2019-04-03 Sick AG Lichtempfänger mit einer vielzahl von lawinenphotodioden und verfahren zum erfassen von licht
US10650225B2 (en) * 2016-12-27 2020-05-12 Canon Kabushiki Kaisha Image processing apparatus which determines category to which object in image belongs, method therefor, and object discrimination apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227092A (ja) * 2007-03-12 2008-09-25 Fujifilm Corp 光電変換素子、撮像素子、撮像装置
JP2016086407A (ja) * 2014-10-23 2016-05-19 パナソニックIpマネジメント株式会社 撮像装置および画像取得装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020054162A1 (ja) * 2018-09-14 2020-03-19 パナソニックIpマネジメント株式会社 撮像装置および撮像方法
WO2022014721A1 (ja) 2020-07-17 2022-01-20 富士フイルム株式会社 光電変換素子、撮像素子、光センサ、及び化合物
WO2023100632A1 (ja) * 2021-12-01 2023-06-08 パナソニックIpマネジメント株式会社 撮像素子の制御方法およびカメラシステム

Also Published As

Publication number Publication date
US10368027B2 (en) 2019-07-30
US20220103773A1 (en) 2022-03-31
US20190313043A1 (en) 2019-10-10
US11233965B2 (en) 2022-01-25
US20190141273A1 (en) 2019-05-09
US20180227524A1 (en) 2018-08-09
US10212379B2 (en) 2019-02-19
US11659299B2 (en) 2023-05-23
CN108389875A (zh) 2018-08-10

Similar Documents

Publication Publication Date Title
JP7113219B2 (ja) 撮像装置
JP7445865B2 (ja) 撮像装置
CN108391032B (zh) 摄像装置
JP2018125850A (ja) 撮像装置
CN107004691B (zh) 光检测装置
JP7178595B2 (ja) 撮像装置
US10559629B2 (en) Imaging device including at least one unit pixel cell
JP2018125495A (ja) 光電変換素子および撮像装置
JP7190715B2 (ja) 撮像装置
JP2018182314A (ja) 撮像装置
WO2023100612A1 (ja) 撮像装置およびカメラシステム
WO2023100613A1 (ja) 撮像装置およびカメラシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20211026