JP2018182314A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2018182314A
JP2018182314A JP2018061472A JP2018061472A JP2018182314A JP 2018182314 A JP2018182314 A JP 2018182314A JP 2018061472 A JP2018061472 A JP 2018061472A JP 2018061472 A JP2018061472 A JP 2018061472A JP 2018182314 A JP2018182314 A JP 2018182314A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
electrode
imaging device
voltage
conversion material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018061472A
Other languages
English (en)
Other versions
JP7249548B2 (ja
Inventor
健富 徳原
Taketomi Tokuhara
健富 徳原
町田　真一
Shinichi Machida
真一 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2018182314A publication Critical patent/JP2018182314A/ja
Application granted granted Critical
Publication of JP7249548B2 publication Critical patent/JP7249548B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H10K30/353—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains comprising blocking layers, e.g. exciton blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6572—Polycyclic condensed heteroaromatic hydrocarbons comprising only nitrogen in the heteroaromatic polycondensed ring system, e.g. phenanthroline or carbazole
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6574—Polycyclic condensed heteroaromatic hydrocarbons comprising only oxygen in the heteroaromatic polycondensed ring system, e.g. cumarine dyes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H10K2101/40—Interrelation of parameters between multiple constituent active layers or sublayers, e.g. HOMO values in adjacent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Vehicle Body Suspensions (AREA)
  • Studio Devices (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

【課題】簡易な画素回路構成でグローバルシャッタ機能を実現できる撮像装置を提供する。【解決手段】撮像装置は、複数の単位画素セル１０を備え、複数の単位画素セルのそれぞれは、第１導電性材料を含む第１電極１１と、第２電極１２と、第１電極と第２電極の間に位置し、第１光電変換材料を含む光電変換層１５と、第１電極と光電変換層との間に位置し、電子ブロッキング材料を含む電子ブロッキング層１６と、第１電極に電気的に接続された信号検出回路１４とを備える。電子ブロッキング材料のイオン化ポテンシャルは、第１導電性材料の仕事関数よりも大きく、第１光電変換材料のイオン化ポテンシャルよりも大きい。第１電極と第２電極との間にバイアス電圧を印加したとき、第１電極と第２電極との間に流れる電流密度が、光入射がある状態と光入射がない状態とで実質的に同等になるような第１電圧範囲が存在し、第１電圧範囲の幅が０．５Ｖ以上である。【選択図】図３

Description

本願は撮像装置に関する。
従来、光電変換を利用したイメージセンサが知られている。例えば、フォトダイオードを有するＣＭＯＳ（Complementary Metal Oxide Semiconductor）型イメージセンサが広く用いられている。ＣＭＯＳ型イメージセンサは、低消費電力、画素ごとのアクセスが可能という特長を有している。ＣＭＯＳ型イメージセンサはＣＣＤ（Charge Coupled device）型イメージセンサとは異なり、全画素の電荷を同時に転送し得る転送領域を備えない。このため、ＣＭＯＳ型イメージセンサでは、一般的に、画素アレイの行ごとに露光および信号電荷の読み出しを順次に行う、いわゆるローリングシャッタが信号の読み出し方式として採用されている。
ローリングシャッタでは、露光の開始および終了のタイミングが画素アレイの行ごとに異なる。そのため、高速で移動する物体を撮像したときに、物体の像として歪んだ像が得られたり、フラッシュを使用したときに、画像内で明るさの差が生じたりすることがある。このような事情から、画素アレイ中の全画素において露光の開始および終了を同じタイミングで行う、いわゆるグローバルシャッタ機能が求められている。
例えば特許文献１は、グローバルシャッタ動作が可能なＣＭＯＳ型イメージセンサを開示している。特許文献１に記載の技術では、複数の画素のそれぞれに、転送トランジスタと、電荷蓄積ユニット（キャパシタまたはダイオード）とを設けている。各画素内において、電荷蓄積ユニットは、転送トランジスタを介してフォトダイオードに接続されている。
米国特許出願公開第２００７／００１３７９８号明細書
簡易な画素回路構成でグローバルシャッタ機能を実現することが可能な撮像装置を提供する。
本開示の限定的ではないある例示的な実施形態によれば、以下が提供される。 複数の単位画素セルを備え、前記複数の単位画素セルのそれぞれは、第１導電性材料を含む第１電極と、前記第１電極に対向する第２電極と、前記第１電極と前記第２電極の間に位置し、第１光電変換材料を含む光電変換層と、前記第１電極と前記光電変換層との間に位置し、電子ブロッキング材料を含む電子ブロッキング層と、前記第１電極に電気的に接続された信号検出回路と、を備え、前記電子ブロッキング材料のイオン化ポテンシャルは、前記第１導電性材料の仕事関数よりも大きく、前記第１光電変換材料のイオン化ポテンシャルよりも大きく、前記第１電極と前記第２電極との間にバイアス電圧を印加したとき、前記第１電極と前記第２電極との間に流れる電流密度が、光入射がある状態と光入射がない状態とで実質的に同等になるような前記バイアス電圧の範囲である、第１電圧範囲が存在し、前記第１電圧範囲の幅が０．５Ｖ以上である、撮像装置。 包括的または具体的な態様は、素子、デバイス、モジュール、システム、集積回路または方法で実現されてもよい。また、包括的または具体的な態様は、素子、デバイス、モジュール、システム、集積回路および方法の任意の組み合わせによって実現されてもよい。
開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および／または利点は、明細書および図面に開示の様々な実施形態または特徴によって個々に提供され、これらの１つ以上を得るために全てを必要とはしない。
本開示の一態様によれば、簡易な画素回路構成でグローバルシャッタ機能を実現できる
図１は、本開示の実施形態に係る撮像装置の例示的な回路構成を示す模式的な図である。 図２は、単位画素セルの例示的なデバイス構造を示す模式的な断面図である。 図３は、本開示の実施形態に係る撮像装置の、光電変換部が備える例示的な電流―電圧特性を示す図である。 図４は、従来の撮像装置に用いられる光電変換部が備える例示的な電流―電圧特性を示す図である。 図５は、本開示の実施形態に係る撮像装置の単位画素セルの回路の一部を模式的に示す図である。 図６は、本開示の実施形態に係る撮像装置における露光期間および光電変換部に印加する電圧のタイミングの一例を示す模式図である。 図７Ａは、本開示の実施形態に係る撮像装置における光電変換部のエネルギーバンド図の一例を示す図である。 図７Ｂは、本開示の実施形態に係る撮像装置の光電変換部が備える電流―電圧特性の一例を示す図である。 図８は、本開示の実施形態に係る撮像装置が信号電荷として正孔を用いる場合の、光電変換部のエネルギーバンド図の一例を示す図である。 図９は、本開示の実施形態に係る撮像装置が信号電荷として電子を用いる場合の、光電変換部のエネルギーバンド図の一例を示す図である。 図１０Ａは、本開示の実施形態に係る撮像装置における光電変換部のエネルギーバンド図の他の一例を示す図である。 図１０Ｂは、参考のための撮像装置における光電変換部のエネルギーバンド図の一例を示す図である。 図１０Ｃは、参考のための撮像装置における光電変換部のエネルギーバンド図の一例を示す図である。 図１０Ｄは、参考のための撮像装置における光電変換部のエネルギーバンド図の一例を示す図である。 図１１Ａは、本開示の実施形態に係る撮像装置の光電変換部が備える電流―電圧特性の他の一例を示す図である。 図１１Ｂは、参考のための撮像装置における光電変換部が備える電流―電圧特性の他の一例を示す図である。 図１１Ｃは、参考のための撮像装置における光電変換部が備える電流―電圧特性の他の一例を示す図である。 図１１Ｄは、参考のための撮像装置における光電変換部が備える電流―電圧特性の他の一例を示す図である。
まず、本発明者らの知見を説明する。本願発明者は、画素内の回路構成が簡単であり、グローバルシャッタ―動作が可能な撮像装置を実現するための技術を詳細に検討した。ＣＭＯＳ型のイメージセンサにおいて、グローバルシャッタ―動作を行うためには、非露光時に生成した電荷が、露光時に生成した電荷に混ざって読み出されることを抑制すればよい。ここで、非露光時とは、信号電荷を逐次読み出す期間を含む。すなわち、非露光時に各画素に光が照射されても、光電変換によって生じた電荷が、露光時に生成した電荷に影響を与えないようにすればよい。このような動作が可能であれば、特許文献１に示されるような電荷蓄積ユニットを別途設けなくてもグローバルシャッタ―動作が可能である。本願発明者は、このような動作を行うことが可能な光電変換部を備えた新規な撮像装置に想到した。
本開示の一態様の概要は以下のとおりである。
［項目１］
複数の単位画素セルを備え、
前記複数の単位画素セルのそれぞれは、
第１導電性材料を含む第１電極と、
前記第１電極に対向する第２電極と、
前記第１電極と前記第２電極の間に位置し、第１光電変換材料を含む光電変換層と、
前記第１電極と前記光電変換層との間に位置し、電子ブロッキング材料を含む電子ブロッキング層と、
前記第１電極に電気的に接続された信号検出回路と、
を備え、
前記電子ブロッキング材料のイオン化ポテンシャルは、前記第１導電性材料の仕事関数よりも大きく、前記第１光電変換材料のイオン化ポテンシャルよりも大きく、
前記第１電極と前記第２電極との間にバイアス電圧を印加したとき、前記第１電極と前記第２電極との間に流れる電流密度が、光入射がある状態と光入射がない状態とで実質的に同等になるような前記バイアス電圧の範囲である、第１電圧範囲が存在し、
前記第１電圧範囲の幅が０．５Ｖ以上である、
撮像装置。
項目１の構成によれば、転送トランジスタや追加の電荷蓄積ユニットを不要とする画素回路構成で、広いダイナミックレンジおよびグローバルシャッタ機能を備えた正孔蓄積型の撮像装置が実現し得る。
［項目２］
前記電子ブロッキング材料のイオン化ポテンシャルと、前記光電変換材料のイオン化ポテンシャルとのエネルギー差は、０．２以上である、項目１に記載の撮像装置。
［項目３］
前記電子ブロッキング材料のイオン化ポテンシャルと、前記第１光電変換材料のイオン化ポテンシャルとのエネルギー差は、０．６ｅＶ以下である、項目１または２に記載の撮像装置。
項目３の構成によれば、光電変換された電荷の取り出し効率が高くなり、グローバルシャッタ動作時における感度が向上する。
［項目４］
前記信号検出回路は、前記光電変換層で生成する正孔を検出する、項目１〜３のいずれか１項に記載の撮像装置。
［項目５］
前記第１光電変換材料は有機材料を含む、項目１〜４のいずれか１項に記載の撮像装置。
［項目６］
前記光電変換層は、第２光電変換材料を含み、
前記第２光電変換材料のイオン化ポテンシャルは、前記第１光電変換材料のイオン化ポテンシャルよりも大きい、または、前記第２光電変換材料の電子親和力は、前記第１光電変換材料の電視親和力よりも大きい、項目１〜５のいずれか１項に記載の撮像装置。
［項目７］
複数の単位画素セルを備え、
前記複数の単位画素セルのそれぞれは、
第１導電性材料を含む第１電極と、
前記第１電極に対向する第２電極と、
前記第１電極と前記第２電極の間に位置し、第１光電変換材料を含む光電変換層と、
前記第１電極と前記光電変換層との間に位置し、正孔ブロッキング材料を含む正孔ブロッキング層と、
前記第１電極に電気的に接続された信号検出回路と、
を備え、
前記正孔ブロッキング材料の電子親和力は、前記第１導電性材料の仕事関数よりも小さく、前記第１光電変換材料の電子親和力よりも小さく、
前記第１電極と前記第２電極との間にバイアス電圧を印加したとき、前記第１電極と前記第２電極との間に流れる電流密度が、光入射がある状態と光入射がない状態で実質的に同等になるような前記バイアス電圧の範囲である、第１電圧範囲が存在し、
前記第１電圧範囲の幅が０．５Ｖ以上である、
撮像装置。
項目７の構成によれば、転送トランジスタや追加の電荷蓄積ユニットを不要とする画素回路構成で、広いダイナミックレンジおよびグローバルシャッタ機能を備えた電子蓄積型の撮像装置が実現し得る。
［項目８］
前記正孔ブロッキング材料の電子親和力と、前記第１光電変換材料の電子親和力とのエネルギー差は、０．２eＶ以上である、項目７に記載の撮像装置。
［項目９］
前記正孔ブロッキング材料の電子親和力と、前記光電変換材料の電子親和力とのエネルギー差は、０．６ｅＶ以下である、項目７または８に記載の撮像装置。
項目９の構成によれば、光電変換された電荷の取り出し効率が高くなり、グローバルシャッタ動作時における感度が向上する。
［項目１０］
前記信号検出回路は、前記光電変換層で生成する電子を検出する、項目７〜９のいずれか１項に記載の撮像装置。
［項目１１］
前記光電変換層は、第２光電変換材料を含み、
前記第２光電変換材料の電子親和力は、前記第１光電変換材料の電視親和力よりも小さい、または、前記第２光電変換材料のイオン化ポテンシャルは、前記第１光電変換材料のイオン化ポテンシャルよりも小さい、項目７〜１０のいずれか１項に記載の撮像装置。
［項目１２］
前記第１導電性材料はＡｌを含み、
前記第２電極はＩＴＯを含み、
前記電子ブロッキング層は、下記式（４）で示される化合物を含み、
Figure 2018182314
 前記第１光電変換材料は、下記式（２）に示す化合物を含み、
前記第２光電変換材料は、下記式（３）に示す化合物を含む、
Figure 2018182314
 項目６に記載の撮像装置。
［項目１３］
前記第１導電性材料はＡｌ含み、
前記第２電極はＩＴＯを含み、
前記電子ブロッキング層は、下記式（５）で示される化合物を含み、
Figure 2018182314
 前記第１光電変換材料は、下記式（２）に示す化合物を含み、
前記第２光電変換材料は、下記式（３）に示す化合物を含む、
Figure 2018182314
 項目６に記載の撮像装置。
［項目１４］
それぞれが、第１電極と、前記第１電極に電気的に接続された電荷蓄積領域と、前記電荷蓄積領域に電気的に接続された信号検出回路と、を含む複数の単位画素セルと、
前記第１電極に対向する第２電極と、
前記第１電極および前記第２電極の間に配置された光電変換層と、
を備え、
前記第１電極および前記第２電極にバイアス電圧を印加したとき、前記バイアス電圧に対する出力電流密度が露光時と非露光時で同等になる第１電圧範囲が存在し、
前記第１電圧範囲の幅が０．５Ｖ以上である、
撮像装置。
項目１４の構成によれば、転送トランジスタや追加の電荷蓄積ユニットを不要とする画素回路構成で、グローバルシャッタ機能を実現し得る。
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
（第１の実施形態）
図１は、本開示の第１の実施形態に係る撮像装置の例示的な回路構成を示す。図１に示す撮像装置１００は、２次元に配列された複数の単位画素セル１０を含む画素アレイＰＡを有する。図１は、単位画素セル１０が２行２列のマトリクス状に配置された例を模式的に示している。撮像装置１００における単位画素セル１０の数および配置は、図１に示す例に限定されない。
各単位画素セル１０は、光電変換部１３および信号検出回路１４を有する。後に図面を参照して説明するように、光電変換部１３は、互いに対向する２つの電極の間に挟まれた光電変換層を有し、入射した光を受けて信号電荷を生成する。光電変換部１３は、その全体が、単位画素セル１０ごとに独立した素子である必要はなく、光電変換部１３の例えば一部分が複数の単位画素セル１０にまたがっていてもよい。信号検出回路１４は、光電変換部１３によって生成された信号電荷を検出する回路である。この例では、信号検出回路１４は、信号検出トランジスタ２４およびアドレストランジスタ２６を含んでいる。信号検出トランジスタ２４およびアドレストランジスタ２６は、典型的には、電界効果トランジスタ（ＦＥＴ）であり、ここでは、信号検出トランジスタ２４およびアドレストランジスタ２６としてＮチャンネルＭＯＳを例示する。
図１において模式的に示すように、信号検出トランジスタ２４の制御端子は、光電変換部１３との電気的な接続を有する。ここでは、信号検出トランジスタ２４の制御端子はゲートである。光電変換部１３によって生成される信号電荷は、信号検出トランジスタ２４のゲートと光電変換部１３との間の電荷蓄積領域４１に蓄積される。光電変換部１３によって生成される信号電荷は、例えば正孔または電子である。電荷蓄積領域４１は、フローティングディフュージョンノードとも呼ばれる。つまり信号検出トランジスタ２４を含む信号検出回路１４は、電荷蓄積領域４１に電気的に接続されている。光電変換部１３の構造の詳細は、後述する。
図１に示すように、撮像装置１００は一つの単位画素セル１０内に電荷蓄積領域４１以外の別の電荷蓄積領域を備えていない。また、電荷蓄積領域４１から別の電荷蓄積領域に電荷を転送するためのスイッチとなる転送トランジスタも備えていない。このため、単位画素セル１０の構造が簡単である。
各単位画素セル１０の光電変換部１３は、さらに、感度制御線４２との接続を有している。図１に例示する構成において、感度制御線４２は、電圧供給回路３２に接続されている。この電圧供給回路３２は、少なくとも２種類の電圧を供給可能に構成された回路である。電圧供給回路３２は、撮像装置１００の動作時、感度制御線４２を介して光電変換部１３に所定の電圧を供給する。電圧供給回路３２は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。後に詳しく説明するように、電圧供給回路３２から光電変換部１３に供給される電圧を切り替えることにより、光電変換部１３からの電荷蓄積領域４１への信号電荷の蓄積の開始および終了が制御される。換言すれば、本開示の実施形態では、電圧供給回路３２から光電変換部１３に供給される電圧を切り替えることによって、電子シャッタ動作が実行される。撮像装置１００の動作の例は、後述する。
各単位画素セル１０は、電源電圧ＶＤＤを供給する電源線４０との接続を有する。図示するように、電源線４０には、信号検出トランジスタ２４の入力端子が接続されている。信号検出トランジスタ２４の入力端子は、典型的にはドレインである。電源線４０がソースフォロア電源として機能することにより、信号検出トランジスタ２４は、光電変換部１３によって生成された信号を増幅して出力する。
信号検出トランジスタ２４の出力端子には、アドレストランジスタ２６の入力端子が接続されている。ここでは、信号検出トランジスタ２４の出力端子はソースであり、アドレストランジスタ２６の入力端子はドレインである。アドレストランジスタ２６の出力端子は、画素アレイＰＡの列ごとに配置された複数の垂直信号線４７のうちの１つに接続されている。ここでは、アドレストランジスタ２６の出力端子はソースである。アドレストランジスタ２６の制御端子は、アドレス制御線４６に接続されている。ここでは、アドレストランジスタ２６の制御端子はゲートである。アドレス制御線４６の電位を制御することにより、信号検出トランジスタ２４の出力を、対応する垂直信号線４７に選択的に読み出すことができる。
図示する例では、アドレス制御線４６は、垂直走査回路３６に接続されている。垂直走査回路３６は、行走査回路とも呼ばれる。垂直走査回路３６は、アドレス制御線４６に所定の電圧を印加することにより、各行に配置された複数の単位画素セル１０を行単位で選択する。これにより、選択された単位画素セル１０の信号電荷の読み出しが実行される。
垂直信号線４７は、画素アレイＰＡからの画素信号を周辺回路へ伝達する主信号線である。垂直信号線４７には、カラム信号処理回路３７が接続される。カラム信号処理回路３７は、行信号蓄積回路とも呼ばれる。カラム信号処理回路３７は、例えば、相関二重サンプリングに代表される雑音抑圧信号処理およびアナログ−デジタル変換（すなわち、ＡＤ変換）を行う。図示するように、カラム信号処理回路３７は、画素アレイＰＡにおける単位画素セル１０の各列に対応して設けられる。これらのカラム信号処理回路３７には、水平信号読み出し回路３８が接続される。水平信号読み出し回路３８は、列走査回路とも呼ばれる。水平信号読み出し回路３８は、複数のカラム信号処理回路３７から水平共通信号線４９に信号を順次読み出す。
図１に例示する構成において、単位画素セル１０は、リセットトランジスタ２８を有する。リセットトランジスタ２８は、例えば、信号検出トランジスタ２４およびアドレストランジスタ２６と同様に、電界効果トランジスタであり得る。以下では、特に断りの無い限り、リセットトランジスタ２８としてＮチャンネルＭＯＳを適用した例を説明する。図示するように、このリセットトランジスタ２８は、リセット電圧Ｖｒを供給するリセット電圧線４４と、電荷蓄積領域４１との間に接続される。リセットトランジスタ２８の制御端子は、リセット制御線４８に接続されている。ここでは、リセットトランジスタ２８の制御端子はゲートである。リセット制御線４８の電位を制御することによって、電荷蓄積領域４１の電位をリセット電圧Ｖｒにリセットすることができる。この例では、リセット制御線４８が、垂直走査回路３６に接続されている。したがって、垂直走査回路３６がリセット制御線４８に所定の電圧を印加することにより、各行に配置された複数の単位画素セル１０を行単位でリセットすることが可能である。
この例では、リセットトランジスタ２８にリセット電圧Ｖｒを供給するリセット電圧線４４が、リセット電圧供給回路３４に接続されている。以下、リセット電圧供給回路３４を、単にリセット電圧源３４と呼ぶ。リセット電圧源３４は、撮像装置１００の動作時にリセット電圧線４４に所定のリセット電圧Ｖｒを供給可能な構成を有していればよく、上述の電圧供給回路３２と同様に、特定の電源回路に限定されない。電圧供給回路３２およびリセット電圧源３４の各々は、単一の電圧供給回路の一部分であってもよいし、独立した別個の電圧供給回路であってもよい。なお、電圧供給回路３２およびリセット電圧源３４の一方または両方が、垂直走査回路３６の一部分であってもよい。あるいは、電圧供給回路３２からの感度制御電圧およびリセット電圧源３４からのリセット電圧Ｖｒの少なくとも一方が、垂直走査回路３６を介して各単位画素セル１０に供給されてもよい。
リセット電圧Ｖｒとして、信号検出回路１４の電源電圧ＶＤＤを用いることも可能である。この場合、各単位画素セル１０に電源電圧を供給する電圧供給回路（図１において不図示）と、リセット電圧源３４とを共通化し得る。また、電源線４０と、リセット電圧線４４を共通化できるので、画素アレイＰＡにおける配線を単純化し得る。ただし、リセット電圧Ｖｒと、信号検出回路１４の電源電圧ＶＤＤとに互いに異なる電圧を用いることは、撮像装置１００のより柔軟な制御を可能にする。
（単位画素セルのデバイス構造）
図２は、単位画素セル１０の例示的なデバイス構造を模式的に示す。図２に例示する構成では、上述の信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８が、半導体基板２０に形成されている。半導体基板２０は、その全体が半導体である基板に限定されない。半導体基板２０は、光電変換部１３が配置される側の表面に半導体層が設けられた絶縁性基板などであってもよい。ここでは、半導体基板２０としてＰ型シリコン（Ｓｉ）基板を用いる例を説明する。
半導体基板２０は、不純物領域（ここではＮ型領域）２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓと、単位画素セル１０間の電気的な分離のための素子分離領域２０ｔとを有する。ここでは、素子分離領域２０ｔは、不純物領域２４ｄと不純物領域２８ｄとの間にも設けられている。素子分離領域２０ｔは、例えば所定の注入条件のもとでアクセプタのイオン注入を行うことによって形成される。
不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓは、典型的には、半導体基板２０内に形成された拡散層である。図２に模式的に示すように、信号検出トランジスタ２４は、不純物領域２４ｓおよび不純物領域２４ｄと、ゲート電極２４ｇとを含む。ゲート電極２４ｇは、典型的にはポリシリコン電極である。不純物領域２４ｓおよび不純物領域２４ｄは、それぞれ、信号検出トランジスタ２４の例えばソース領域およびドレイン領域として機能する。不純物領域２４ｓと不純物領域２４ｄとの間に、信号検出トランジスタ２４のチャネル領域が形成される。
同様に、アドレストランジスタ２６は、不純物領域２６ｓおよび不純物領域２４ｓと、アドレス制御線４６（図１参照）に接続されたゲート電極２６ｇとを含む。ゲート電極２６ｇは、典型的にはポリシリコン電極である。この例では、信号検出トランジスタ２４およびアドレストランジスタ２６は、不純物領域２４ｓを共有することによって互いに電気的に接続されている。不純物領域２６ｓは、アドレストランジスタ２６の例えばソース領域として機能する。不純物領域２６ｓは、図２において不図示の垂直信号線４７（図１参照）との接続を有する。
リセットトランジスタ２８は、不純物領域２８ｄおよび不純物領域２８ｓと、リセット制御線４８（図１参照）に接続されたゲート電極２８ｇとを含む。ゲート電極２８ｇは、典型的にはポリシリコン電極である。不純物領域２８ｓは、リセットトランジスタ２８の例えばソース領域として機能する。不純物領域２８ｓは、図２において不図示のリセット電圧線４４（図１参照）との接続を有する。
半導体基板２０上には、信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８を覆うように層間絶縁層５０が配置されている。層間絶縁層５０は、典型的には二酸化シリコン層である。図示するように、層間絶縁層５０中には、配線層５６が配置され得る。配線層５６は、典型的には、銅などの金属から形成される。配線層５６は、例えば、上述の垂直信号線４７などの配線をその一部に含み得る。層間絶縁層５０中の絶縁層の層数、および、層間絶縁層５０中に配置される配線層５６に含まれる層数は、任意に設定可能であり、図２に示す例に限定されない。
層間絶縁層５０上には、上述の光電変換部１３が配置される。別の言い方をすれば、本開示の実施形態では、画素アレイＰＡ（図１参照）を構成する複数の単位画素セル１０が、半導体基板２０上に形成されている。半導体基板２０上に２次元に配列された複数の単位画素セル１０は、画素領域を形成する。撮像装置１００において、画素ピッチは例えば２μｍ程度であり得る。ここで、画素ピッチとは、隣接する２つの単位画素セル１０の中心線の間隔である。
光電変換部１３は、第１電極１１と、第１電極１１と対向している第２電極１２と、これらの間に配置された光電変換層１５とを含む。本実施形態では、光電変換部１３は、第１電極１１と光電変換層１５との間に位置する電荷ブロッキング層１６をさらに含む。この例では、第２電極１２および光電変換層１５は、複数の単位画素セル１０にまたがって形成されている。他方、第１電極１１は、単位画素セル１０ごとに設けられている。第１電極１１は、隣接する他の単位画素セル１０の第１電極１１と空間的に分離されることによって、他の単位画素セル１０の第１電極１１から電気的に分離されている。撮像装置１００では、第１電極１１の電位に対する第２電極１２の電位を適切に制御することにより、光電変換によって光電変換層１５内に生じた正孔−電子対のうち、正孔および電子のいずれか一方を、第１電極１１側に収集することができる。例えば信号電荷として正孔を利用する場合、第１電極１１よりも第２電極１２の電位を高くすることにより、第１電極１１側に正孔を選択的に収集することが可能である。以下では、信号電荷として正孔を利用する場合を例示する。信号電荷として電子を利用することも可能である。
第１電極１１は、金属、金属窒化物、金属酸化物、または、導電性が付与されたポリシリコンなどから形成される。金属の例としては、例えば、アルミニウム、銅、チタン、タングステンが挙げられる。ポリシリコンに導電性を付与する方法の例としては、不純物をドープすることが挙げられる。第１電極１１を遮光性の電極としてもよい。第１電極１１が遮光性を有することにより、半導体基板２０に形成されたトランジスタのチャネル領域または不純物領域への、光電変換層１５を通過した光の入射を抑制し得る。図２においては、半導体基板２０に形成されたトランジスタとは、信号検出トランジスタ２４、アドレストランジスタ２６、およびリセットトランジスタ２８の少なくともいずれかである。配線層５６によって半導体基板２０に形成されたトランジスタへの光の入射を抑制してもよい。半導体基板２０に形成されたトランジスタのチャネル領域への光の入射を抑制することにより、トランジスタの特性変動を抑制し得る。トランジスタの特性変動とは、例えば閾値電圧のシフトである。また、半導体基板２０に形成された不純物領域への光の入射を抑制することにより、不純物領域における意図しない光電変換によるノイズの混入を抑制し得る。このように、半導体基板２０への光の入射の抑制は、撮像装置１００の信頼性の向上に貢献する。
第２電極１２は、典型的には、透明な導電性材料から形成される透明電極である。第２電極１２は、光電変換層１５において光が入射する側に配置される。したがって、光電変換層１５には、第２電極１２を透過した光が入射する。なお、撮像装置１００によって検出される光は、可視光の波長範囲（例えば、３８０ｎｍ以上７８０ｎｍ以下）内の光に限定されない。本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。第２電極１２には、例えば、透明導電性酸化物（Transparent Conducting Oxide, TCO）を用いることができる。透明導電性酸化物の例としては、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＦＴＯ、ＳｎＯ２、ＴｉＯ２、ＺｎＯ２が挙げられる。ただし、半導体基板２０および第１電極１１が入射する光に対して透明である場合は、第２電極として透明でない電極を用いることもできる。例えば、第２電極１２の材料として反射率の高い金属材料を用いることができる。反射率の高い金属材料の例としては、Ａｌ、Ａｕ、Ａｇが挙げられる。例えば、信号検出トランジスタとして結晶Ｓｉのトランジスタを用いず、薄膜トランジスタを用いる場合には、透明基板を用いるイメージセンサを実現することが可能である。この場合、第１電極を透明電極とすることで、基板側から光を入射させるイメージセンサとすることができる。薄膜トランジスタの例としては、酸化物半導体を用いるもの、有機半導体を用いるもの、アモルファスＳｉ薄膜を用いるものが挙げられる。酸化物半導体の例としては、ＩＧＺＯが挙げられる。透明基板の例としては、ガラス基板、ＰＥＴ、ＰＥＮなどのプラスチックフィルム基板が挙げられる。
図１を参照して説明したように、第２電極１２は、電圧供給回路３２に接続された感度制御線４２との接続を有する。また、ここでは、第２電極１２は、複数の単位画素セル１０にまたがって形成されている。したがって、感度制御線４２を介して、電圧供給回路３２から所望の大きさの感度制御電圧を複数の単位画素セル１０の間に一括して印加することが可能である。なお、電圧供給回路３２から所望の大きさの感度制御電圧を印加することができれば、第２電極１２は、単位画素セル１０ごとに分離して設けられていてもよい。同様に、光電変換層１５が単位画素セル１０ごとに分離して設けられていてもよい。
光電変換層１５を構成する材料としては、典型的には、半導体材料が用いられる。光電変換層１５は、光の照射を受けて内部に電子−正孔対を生成する。生成した電子−正孔対は光電変換層１５にかかる電界によって電子と正孔に分離され、それぞれ電界に従って第１電極１１側または第２電極１２側に移動する。ここでは、光電変換層１５を構成する材料として有機半導体材料を用いて説明するが、例えば水素化アモルファスシリコンや、化合物半導体材料、金属酸化物半導体材料を用いてよい。化合物半導体材料の例としては、ＣｄＳｅが挙げられる。金属酸化物半導体材料の例としては、ＺｎＯが挙げられる。なお、有機半導体材料を用いる場合、光電変換層１５はドナー材料とアクセプタ材料の積層膜でもよいし、混合膜であってもよい。ドナー材料とアクセプタ材料とを積層した形態は、ヘテロ接合型と呼ばれる。ドナー材料とアクセプタ材料とを混合して膜を形成する形態は、バルクヘテロ接合型と呼ばれる。また、ドナー材料かアクセプタ材料のいずれか、もしくはその両方が光を吸収してもよい。ここで、光を吸収して発生した正孔−電子対のうち、電子を他方の材料へ供与する材料のことをドナー材料と言い、電子を受容する材料のことをアクセプタ材料と言う。異なる２種類の有機半導体を用いる場合、どちらがドナー材料となりどちらがアクセプタ材料となるかは、一般に、接触界面におけるそれぞれのＨＯＭＯ（Highest-Occupied-Molecular-Orbital）とＬＵＭＯ（Lowest-Unoccupied-Molecular-Orbital）のエネルギー準位の相対位置で決まる。つまり、電子を受容するＬＵＭＯのエネルギー準位が浅い方がドナー材料となり、深い方がアクセプタ材料となる。
電荷ブロッキング層１６は、光電変換層１５で発生した電荷のうち一方の極性の電荷を第１電極１１側へ輸送させるとともに、他方の極性の電荷が第１電極側へ輸送されることを阻害する機能を有する。従って、電荷ブロッキング層１６は必ずしも絶縁性ではない。選択的な電荷輸送が生じるかどうかは、電荷ブロッキング層１６と、光電変換層１５または第１電極との界面におけるエネルギー障壁の大きさによって決まる。例えば、ＬＵＭＯのエネルギー準位が４．０ｅＶである材料を含む光電変換層１５から、フェルミ準位が５．１ｅＶである材料を含む第１電極１１への電子輸送を行う場合を考える。電荷ブロッキング層１６が、電子を光電変換層１５から第１電極へ輸送し、正孔が光電変換層１５から第１電極へ輸送されることを阻害する機能を有する場合、電荷ブロッキング層１６は正孔ブロッキング層と呼ぶこともある。このとき、電荷ブロッキング層１６の材料のＬＵＭＯのエネルギー準位が、４．０ｅＶと同等かそれよりも深いほど、光電変換層１５と電荷ブロッキング層１６との間のエネルギー障壁が小さくなるため、光電変換層１５から第１電極１１への電子の輸送効率が上がる。また、電荷ブロッキング層１６の材料のＨＯＭＯのエネルギー準位が、５．１ｅＶよりも深いほど、電荷ブロッキング層１６と第１電極１１との間のエネルギー障壁が大きくなるため、第１電極１１から光電変換層１５への正孔の注入を阻害する能力が向上する。例えば、フラーレンはＬＵＭＯのエネルギー準位が４．０ｅＶであり、ＨＯＭＯのエネルギー準位が６．４ｅＶであるため、電子を輸送する材料でありながら、正孔ブロッキング層としてこの場合の電荷ブロッキング層１６の材料に用いることができる。ＨＯＭＯのエネルギー準位は、有機材料の場合、例えば光電子分光法や、光電子収量分光法などで求めることができる。また、ＬＵＭＯのエネルギー準位は、逆光電子分光法や、ＨＯＭＯのエネルギー準位から吸収スペクトル末端のエネルギーを差し引くことで求めることができる。
後に詳しく説明するように、電圧供給回路３２は、露光期間と非露光期間との間で互いに異なる電圧を第２電極１２に供給する。本明細書において、「露光期間」とは、光電変換により生成される正および負の電荷の一方を電荷蓄積領域に蓄積するための期間を意味する。すなわち、「露光期間」を「電荷蓄積期間」と呼んでもよい。また、本明細書では、撮像装置の動作中であって露光期間以外の期間を「非露光期間」と呼ぶ。「非露光期間」は、光電変換部１３への光の入射が遮断されている期間であってもよいし、光電変換部１３に光が照射されているが、電荷蓄積領域に電荷が蓄積されない期間であってもよい。
図２に模式的に示すように、第１電極１１は、プラグ５２、配線５３およびコンタクトプラグ５４を介して、信号検出トランジスタ２４のゲート電極２４ｇに接続されている。言い換えれば、信号検出トランジスタ２４のゲートは、第１電極１１との電気的な接続を有する。プラグ５２、配線５３は、例えば銅などの金属から形成される。プラグ５２、配線５３およびコンタクトプラグ５４は、信号検出トランジスタ２４と光電変換部１３との間の電荷蓄積領域４１（図１参照）の少なくとも一部を構成する。配線５３は、配線層５６の一部であり得る。また、第１電極１１は、プラグ５２、配線５３およびコンタクトプラグ５５を介して、不純物領域２８ｄにも接続されている。図２に例示する構成において、信号検出トランジスタ２４のゲート電極２４ｇ、プラグ５２、配線５３、コンタクトプラグ５４および５５、ならびに、リセットトランジスタ２８のソース領域およびドレイン領域の一方である不純物領域２８ｄは、第１電極１１によって収集された信号電荷を蓄積する電荷蓄積領域４１として機能する。
第１電極１１によって信号電荷が収集されることにより、電荷蓄積領域４１に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ２４のゲートに印加される。信号検出トランジスタ２４は、この電圧を増幅する。信号検出トランジスタ２４によって増幅された電圧が、信号電圧としてアドレストランジスタ２６を介して垂直信号線４７に選択的に読み出される。
電圧供給回路３２は、後述するように第２電極１２に所定の電圧を印加可能に構成されている。露光期間と非露光期間との間で、電圧供給回路３２が第２電極１２に印加する電圧を異ならせることによって、非露光期間において光電変換部１３に光が入射しても、生成した電荷が実質的に電荷蓄積領域４１へ移動しないように撮像装置１００を制御することができる。
（光電変換部１３の特性）
図３は、光電変換部１３の模式的な電流−電圧特性の一例を示す。図３中、太い実線のグラフは、光が照射された状態において、第１電極１１と第２電極１２との間に電圧を印加した際の、光電変換部１３の例示的なＩ−Ｖ特性を示している。なお、図３には、光が照射されていない状態において、第１電極と第２電極との間に電圧を印加した際の、光電変換部１３のＩ−Ｖ特性の一例も、太い破線によって合わせて示されている。
図３は、一定の照度のもとで、第１電極１１および第２電極１２の間に印加するバイアス電圧を変化させたときの、第１電極１１と第２電極１２との間の電流密度の変化を示している。本明細書において、バイアス電圧における順方向および逆方向は、以下のように定義される。光電変換層１５が、層状のｐ型半導体および層状のｎ型半導体の接合構造を有する場合には、ｎ型半導体の層よりもｐ型半導体の層の電位が高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。他方、ｎ型半導体の層よりもｐ型半導体の層の電位が低くなるようなバイアス電圧を逆方向のバイアス電圧と定義する。有機半導体材料を用いた場合も、無機半導体材料を用いた場合と同様に、順方向および逆方向を定義することができる。光電変換層１５がバルクヘテロ接合構造を有する場合、光電変換層１５と光電変換層１５に接する電極との間でバイアス電圧の順方向および逆方向が定義される。具体的には、光電変換層１５に含まれる有機材料のＨＯＭＯおよびＬＵＭＯ準位のうち、電極を構成している電極材料のフェルミ準位との間で最もエネルギー差が小さい準位を選択する。選択した準位に電子または正孔が注入しやすくなるように電極に印加するバイアス電圧が順方向であり、選択した準位に電子または正孔が注入しにくくなるように電極に印加するバイアス電圧が逆方向である。例えば、電極材料のフェルミ準位に対して、光電変換層１５中のアクセプタのＬＵＭＯ準位が最もエネルギー差の小さい準位である場合、光電変換層１５に対して電子を注入しやすい状態となっている。この場合、光電変換層１５に接する電極に正の電圧を印加するのが逆方向のバイアス電圧であり、負の電圧を印加するのが順方向のバイアス電圧である。
図３に示すように、本開示の実施形態による光電変換部１３の光電流特性は、概略的には、第１電圧範囲、第２電圧範囲および第３電圧範囲によって特徴付けられる。図３中の第２電圧範囲は、逆バイアスの電圧範囲であって、逆方向バイアス電圧の増大に従って出力電流密度の絶対値が増大する領域である。すなわち、第２電圧範囲は、光電変換層１５への入射光量と、第１電極１１と第２電極１２との間に印加されるバイアス電圧の増大に従って電流値が増大する領域である。第３電圧範囲は、順バイアスの電圧範囲であって、順方向バイアス電圧の増大に従って出力電流密度が増大する領域である。つまり第３電圧範囲は、光電変換層１５への光入射がなくとも、第１電極１１と第２電極１２との間に印加されるバイアス電圧の増大に従って電流が増大する領域である。一方、第１電圧範囲は、第２電圧範囲と第３電圧範囲の間にある電圧範囲である。第１電圧範囲では、第１電極１１と第２電極１２との間に印加される電圧や、光電変換層１５への入射光量に対する、光電変換部１３の電流変化の依存性が小さい。つまり第１電圧範囲では、光電変換層１５への光入射がある場合に流れる電流値と、光入射がない場合に流れる電流値とを実質的に同等であるとみなすことができる。第１電圧範囲では、光電変換層１５への光の入射により正孔−電子対が生成しても、第１電極１１と第２電極１２との間に印加される電圧の絶対値が小さい場合には、正孔と電子が分離する前にこれらの再結合が支配的となる。また正孔と電子が分離したとしても、光電変換層１５と第１電極１１との間に設けられたエネルギー障壁によって電荷の移動が抑制される。このため、生じる電流も非常に小さい。
ここで、光電変換層１５への光入射がある場合（以下、明時という場合がある）に流れる電流値と、光入射がない場合（以下、暗時という場合がある）に流れる電流値とが実質的に同等であるとは下記条件（１）を満たすことをいう。すなわち、第１電極１１と第２電極１２との間に電圧Ｖを印加した時の、光入射がない場合に流れる電流をＩｄ（Ｖ）とし、光入射がある場合に流れる電流をＩｂ（Ｖ）とした場合、下記条件（１）
Figure 2018182314
 を満たすことをいう。ここで、光入射がある場合とは、例えば１００ｍＷ／ｃｍ２の光照射であってもよい。屋内での標準的な照度を考慮した場合には、例えば５０μＷ／ｃｍ２以上の光照射であってもよい。
本開示の撮像装置の光電変換部１３において、この第１電圧範囲の幅は０．５Ｖ以上である。光電変換部１３がこのような電流−電圧特性を備えることによって、撮像装置１００は、簡易な画素回路構成でグローバルシャッタ機能を実現できる。
図４は、従来の光電変換部の電流−電圧特性の一例を示す。図４中、実線のグラフは、光が照射された状態において、第１電極と第２電極との間に電圧を印加した際の、従来の光電変換部の例示的なＩ−Ｖ特性を示す。また、図４中、破線のグラフは、光が照射されていない状態において、第１電極と第２電極との間に電圧を印加した際の、従来の光電変換部のＩ−Ｖ特性の一例を示す。従来の光電変換部では、条件（１）を満たす第１電圧範囲がほとんど存在しない。
検出する信号電荷が正孔である場合、図８に示すように、電荷ブロッキング層１６のＨＯＭＯのエネルギー準位が、光電変換層１５のＨＯＭＯのエネルギー準位および第１電極１１のフェルミ準位ＥＦよりも深くなるように構成されていてもよい。また、信号電荷が電子である場合、図９に示すように、電荷ブロッキング層１６のＬＵＭＯのエネルギー準位が、光電変換層１５のＬＵＭＯのエネルギー準位および第１電極１１のフェルミ準位よりも浅くなるように構成されていてもよい。このように光電変換部１３を構成することにより、第１電圧範囲の幅が０．５Ｖ以上となり得る。
（撮像装置１００の動作）
次に図３および図５を参照しながら撮像装置１００の動作を説明する。ここでは、信号電荷として正孔を用いた場合について説明する。図５は、単位画素セル１０の模式的な回路構成を示す。ここでは説明を簡易にするため、電荷蓄積領域４１は容量を介して接地されている。また、電荷蓄積領域４１の電圧Ｖｃは、基準電圧Ｖｒｅｆにリセットされた場合を示している。この状態は、例えば図１に示すリセット電圧線４４が基準電圧Ｖｒｅｆに設定されている場合に相当する。なお、基準電圧Ｖｒｅｆは０Ｖであってもよい。
［初期状態］
初期状態において、光電変換部１３の第１電極１１と第２電極１２との電位差、つまり光電変換層１５および電荷ブロッキング層１６に印加される電圧が第１電圧範囲内の値となるように設定する。例えば、感度制御線４２を用いて第２電極１２に第１電極１１の電圧と等しい電圧を印加する。ここでは、第２電極１２の電圧Ｖ２は基準電圧Ｖｒｅｆであるとする。この場合、光電変換部１３に印加される電圧をＶｏとすると、Ｖ２＝Ｖｏ＋Ｖｃ＝Ｖｏ＋ＶｒｅｆであるからＶｏ＝０Ｖである。
［露光時］
露光開始時に光電変換部１３に、第２電圧範囲内の電圧、つまり逆バイアス電圧が印加されるように、感度制御線４２を用いて、第２電極１２に基準電圧Ｖｒｅｆとは異なる電圧Ｖｇを印加する。例えば、光電変換層１５が有機材料によって構成される場合、Ｖｇは、数Ｖから最大でも１０Ｖ程度の電圧である。
この状態で各単位画素セル１０の光電変換部１３の光電変換層１５に光が照射されると、光電変換層１５への入射光量に応じて、光電変換により正孔―電子対が発生する。生成した正孔は、第１電極１１と第２電極１２との電位差によって第１電極１１に移動し、電荷蓄積領域４１に蓄積される。これにより、電荷蓄積領域４１の電圧Ｖｃは基準電圧から増大する。各単位画素セル１０における入射光量は異なるため、各単位画素セル１０によってＶｃの値も異なる。光が入射しない画素では、正孔−電子対が発生しないので、Ｖｃは基準電圧Ｖｒｅｆのままである。Ｖｏ＝Ｖ２−Ｖｃであるため、単位画素セル１０ごとに、光電変換部１３に印加される電圧Ｖｏは異なる。
［非露光時］
露光期間の終了後、光電変換部１３に、第１電圧範囲の電圧が印加されるように、感度制御線４２を用いて、第２電極１２に電圧Ｖ２を印加する。例えば、Ｖ２を基準電圧Ｖｒｅｆに設定する。各単位画素セル１０の電荷蓄積領域４１には、露光時に光電変換層１５に入射した光量に応じた正孔が蓄積されており、Ｖｃの値は画素セルによって異なる。Ｖｏ＝Ｖ２−Ｖｃであるため、露光されずにＶｃが変化していない単位画素セル１０では、Ｖｃ＝Ｖｒｅｆであり、Ｖｏもゼロになる。しかし、Ｖｃが変化した単位画素セル１０では、Ｖｏはゼロとはならない。しかし、第１電圧範囲の幅が０．５Ｖ以上であるため、Ｖｃの値が各単位画素セル１０で異なっていても、単位画素セル１０において、光電変換部１３に印加される電圧Ｖｏが第１電圧範囲内に収まるように電圧Ｖ２を設定し得る。Ｖｃの値のばらつきは、ダイナミックレンジの広さに相当する。第１電圧範囲の幅が０．５Ｖ以上であれば、例えば、変換ゲインが５０μＶ／ｅ−の撮像装置において、ヒトの目に相当する８０ｄＢ以上のダイナミックレンジを確保し得る。
第２電極１２に第１電圧範囲の電圧が印加されている状態では、単位画素セル１０に光が入射しても、正孔は電荷蓄積領域４１へ移動しない。また、電荷蓄積領域４１に蓄積されている電荷が第１電極１１へ排出されたり、第１電極１１を介して、電圧供給回路３２から供給される電荷が電荷蓄積領域４１へ流入したりすることがない。
従って、各単位画素セル１０中の正孔は、光電変換層１５への入射光量に応じた量を維持して保持される。つまり、各単位画素セル１０中の正孔は、光電変換層１５に再び光が入射されても、電荷蓄積領域４１の正孔をリセットしない限り保持することができる。このため、非露光時において、行ごとに順次読み出し動作が行われる場合でも、その読み出し動作の間に新たな電荷の蓄積が起こらない。したがって、ローリングシャッタのようにローリング歪みが発生しない。したがって、転送トランジスタと追加の蓄積容量を備えることなく、単位画素セル１０のような簡易な画素回路でグローバルシャッタ機能を実現することができる。画素回路が簡易であるため、撮像装置１００では単位画素セル１０の微細化を有利に行うことができる。
図６は、光電変換部１３に印加する電圧Ｖｏと撮像装置１００の画素アレイＰＡの各行における動作のタイミングを示すチャートである。分かりやすさのため、画素アレイＰＡにおける各行をＲ０〜Ｒ７で示し、電圧Ｖ２と露光および信号読み出しのタイミングのみを示す。撮像装置１００において、非露光期間Ｎには、光電変換部１３に第１電圧範囲内の電圧Ｖｂを印加し、露光期間Ｅには、光電変換部１３に第２電圧範囲内の電圧Ｖａを印加する。図６に示すように、非露光期間Ｎにおいて、Ｒ０〜Ｒ７の各行の信号読み出しＲを順次行う。露光期間Ｅの開始および終了のタイミングは、Ｒ０〜Ｒ７のすべての行において一致している。つまり、信号の読み出しは順次行いつつ、グローバルシャッタ機能を実現している。
（実施例１）
図７Ａに実施例１における光電変換部１３の各構成のエネルギーバンド図を示す。実施例１において、第２電極１２はＡｌからなり、第１電極１１は透明電極材料であるＩＴＯからなる。光電変換層１５は、Ｓｉ（ＯＳｉＨｅｘ３）２Ｎｃ（シリコンナフタロシアニンビストリヘキシルシリルオキシド）（式（２））およびＣ６０（式（３））を含む。また、電荷ブロッキング層１６はＴＡＰＣ（Di-[4-(N,N-ditolyl-amino)-phenyl]cyclohexane）（式（４））を含む。光電変換層１５において、シリコンナフタロシアニンビストリヘキシルシリルオキシドはドナー材料である。Ｃ６０はアクセプタ材料である。
Figure 2018182314
Figure 2018182314
ＩＴＯ、Ａｌの仕事関数、シリコンナフタロシアニンビストリヘキシルシリルオキシドおよびＣ６０のイオン化ポテンシャルおよび電子親和力、ならびにＴＡＰＣのイオン化ポテンシャルおよび電子親和力は以下の表１の通りである。以下、仕事関数、イオン化ポテンシャルおよび電子親和力をそれぞれＷＦ、ＩＰおよびＥＡと標記する。ＷＦは真空準位からフェルミ準位へのエネルギー差に相当する。ＩＰは真空準位からＨＯＭＯのエネルギー準位へのエネルギー差に相当する。ＥＡは真空準位からＬＵＭＯのエネルギー準位へのエネルギー差に相当する。ここで、表１に示したＩＰは、光電子収量分光法によって計測した値であり、ＥＡは、ＩＰの値と吸収スペクトル末端のエネルギーとの差分から求めた値である。ＷＦ、ＩＰ、ＥＡの値はいずれも真空準位を基準とする。フェルミ準位、ＨＯＭＯおよびＬＵＭＯのエネルギー準位について、「準位が深い」とは、それぞれＷＦ、ＩＰ、ＥＡの値が大きいことを意味する。図７Ａおよびこれ以降に示すエネルギーバンド図において、縦軸の矢印は、準位が深い、またはＷＦ、ＩＰ、ＥＡの値が大きい方向を示す。
Figure 2018182314
実施例１の光電変換部１３を以下の方法で作製した。清浄なガラス基板に、ＩＴＯ膜を形成した。ＩＴＯ膜をパターニングして、第１電極１１とした。次に、第１電極１１上に、厚さ５０ｎｍの電荷ブロッキング層１６および厚さ４００ｎｍの光電変換層１５を、真空蒸着法により形成した。光電変換層１５は、共蒸着によって、シリコンナフタロシアニンビストリヘキシルシリルオキシドおよびＣ６０を同時に堆積した。最後に、光電変換層１５の上に真空蒸着法によりＡｌを堆積させ、第２電極１２とした。なお、実施例１で電荷ブロッキング層１６の材料として用いたＴＡＰＣは、可視光域の吸光係数が光電変換層１５に比べて低い。また、電荷ブロッキング層１６の厚さも５０ｎｍと薄いため、入射した可視光のうち７０％以上を透過する。
実施例１において、第２電極１２のＷＦと、隣接する光電変換層１５のＥＡのエネルギー差は小さい。従って、実施例１の構成においては、第１電極１１に負の電圧（または、第２電極１２に正の電圧）を印加すると、光電変換層１５に逆バイアスを印加した状態となる。
実施例１では第１電極１１を透明電極、第２電極１２を遮光性電極として基板側から光を照射する構成としているが、そのような構成に限定されない。第１電極１１を遮光性電極、第２電極１２を透明電極とし、第２電極側から光を照射する構成にしても同じ効果が得られる。
次に、実施例１の光電変換部１３の電流−電圧特性を以下の方法で測定した。光を照射しない場合および光を照射した場合において、光電変換部１３の第１電極１１に電圧を印加し、第１電極１１と第２電極１２との間を流れる電流を測定した。なお、第１電極１１に電圧を印加する代わりに、逆極性で絶対値の同じ電圧を第２電極１２に印加しても同様の結果が得られる。光電変換部１３に照射する光としては、１００ｍＷ／ｃｍ２の照度の擬似太陽光を用いた。結果を図７Ｂに示す。なお、光を照射した場合の結果を白丸で示し、光を照射しない場合の結果を黒三角で示す。
実施例１では、図７Ｂ中、両矢印で示す−０．５Ｖから２．０Ｖ程度までの電圧範囲において、光電変換部１３の明時における電流値は、暗時における電流値と実質的に同等となっている。すなわち、−０．５Ｖから２．０Ｖ程度までの電圧範囲は、第１電圧範囲となっている。したがって、この光電変換部１３を用いることによって上述の撮像装置の駆動が可能となる。つまり、この光電変換部１３を用いることにより、簡単な回路でグローバルシャッタ機能を実現する撮像装置を実現することが可能となる。
（実施例２）
図１０Ａに、実施例２における光電変換部１３のエネルギーバンド図を示す。実施例２は、電荷ブロッキング層としてＣＺＢＤＦ（3,7-Bis[4-(9H-carbazol-9-yl)phenyl]-2,6-diphenylbenzo[1,2-b:4,5-b']difuran（式５））を用いた点で実施例１と異なる。ＣＺＢＤＦのＩＰは６．０ｅＶである。つまり実施例２では、電荷ブロッキング層１６のＩＰが、隣接する光電変換層１５のドナー材料のＩＰおよび隣接する第１電極１１を構成する材料のＷＦよりもさらに大きい。具体的には、電荷ブロッキング層１６のＩＰと光電変換層１５のドナー材料のＩＰとのエネルギー差は０．６ｅＶであった。
Figure 2018182314
図１１Ａは、実施例２の光電変換部１３の電流−電圧特性を示す。実施例２の電流−電圧特性の測定は、実施例１と同様に行った。光を照射した場合の結果を白丸で示し、光を照射しない場合の結果を黒三角で示す。
実施例２では、図１１Ａ中、両矢印で示す−０．５Ｖから５．０Ｖ程度までの電圧範囲において、光電変換部１３の明時における電流値は、暗時における電流値と実質的に同等となっている。すなわち、−０．５Ｖから５．０Ｖ程度までの電圧範囲は、第１電圧範囲となっている。
（参考例１〜３）
図１０Ｂは、参考例１における光電変換部１３のエネルギーバンド図を示す。参考例１は電荷ブロッキング層としてＴＰＤ（N,N’-Bis(3-methylphenyl)-N,N’-bis(phenyl)benzidine（式（６）））を用いた点で実施例１と異なる。ＴＰＤのＩＰは５．４ｅＶである。すなわち参考例１では、光電変換層１５のドナー材料のＩＰと、電荷ブロッキング層１６のＩＰが同程度の値となっている。図１０Ｃは、参考例２における光電変換部１３のエネルギーバンド図を示す。参考例２は、電荷ブロッキング層としてｍ−ＭＴＤＡＴＡ（4,4',4''-Tris[phenyl(m-tolyl)amino]triphenylamine（式（７））を用いた点で実施例１と異なる。ｍ−ＭＴＤＡＴＡのＩＰは５．１ｅＶである。すなわち参考例２では、光電変換層１５のドナー材料のＩＰよりも、電荷ブロッキング層１６のＩＰが小さくなっている。図１０Ｄは、参考例３における光電変換部１３のエネルギーバンド図を示す。参考例３は、電荷ブロッキング層１６を用いない点で実施例１と異なる。
Figure 2018182314
参考例１から参考例３の光電変換部１３の電流−電圧特性を、それぞれ図１１Ｂから図１１Ｄに示す。光を照射した場合の結果を白丸で示し、光を照射しない場合の結果を黒三角で示す。参考例１から参考例３の光電変換部１３の電流―電圧特性は、いずれも第１電圧範囲を有さない。
実施例１、２と参考例１〜３との比較より、正孔を蓄積する撮像装置においては、電荷ブロッキング層１６のＩＰが隣接する光電変換層のドナー材料のＩＰ、および、隣接する第１電極材料のＷＦよりも大きいことにより、光電変換部１３の電流−電圧特性が第１電圧範囲を有することがわかる。また、電荷ブロッキング層のＩＰと、光電変換層のドナー材料のＩＰとのエネルギー差は実施例１では０．２ｅＶであり、実施例２では、０．６ｅＶである。一方、第１電圧範囲は、実施例１では、−０．５Ｖ〜２．０Ｖであり、実施例２では、−０．５Ｖ〜５．０Ｖである。実施例１と実施例２との比較から、第１電圧範囲となる電圧範囲は、電荷ブロッキング層１６のＩＰと、隣接する光電変換層のドナー材料のＩＰとのエネルギー差が大きくなるほど広がることが分かる。
電荷ブロッキング層のＩＰが隣接する光電変換層のドナー材料のＩＰよりも深い場合、光電変換層で発生した正孔が第１電極に到達するためには、それぞれのＩＰ間のエネルギー障壁を超える必要がある。しかし、光電変換層に印加される電界が小さい範囲においては、光電変換層で発生した電荷は電界による十分なエネルギーを受け取ることができず、このエネルギー障壁を超えることができないため、第１電極に取り出されずに、光電変換層内で再結合して失活する。この電界が小さい範囲が第１電圧範囲である。したがって、このような考察に基づけば、電荷ブロッキング層１６のＩＰと、隣接する光電変換層のドナー材料のＩＰとのエネルギー差を大きくするほど第１電圧範囲を広げることができると考えられる。
光電変換部１３の電流−電圧特性において、第１電圧範囲が大きいほど、ダイナミックレンジの広い撮像装置の実現に有利である。画素アレイＰＡに入射する光量の差が大きいほど、画素ごとの電荷蓄積領域４１の電圧Ｖｃの差も大きくなるため、露光期間の終了時に光電変換部１３に印加される電圧Ｖｏの画素ごとのばらつきも大きくなるためである。
一方、光を照射した場合における、逆バイアスとなる電圧を光電変換部１３に印加したときの電流値は、電荷ブロッキング層１６のＩＰと光電変換層のドナー材料のＩＰとのエネルギー差が０．２ｅＶのとき（図７Ａ、７Ｂ）よりも、０．６ｅＶのとき（図１０Ａ、図１１Ａ）の方が小さい。従って、撮像装置１００の感度を向上させる観点では、電荷ブロッキング層１６のＩＰと光電変換層のドナー材料のＩＰとのエネルギー差は小さくてもよい。具体的には、電荷ブロッキング層１６のＩＰと光電変換層のドナー材料のＩＰとのエネルギー差を０．６ｅＶ以下としてもよい。
以上の構成例では、正孔を信号電荷として用いる撮像装置を例にとり、電荷ブロッキング層１６の材料を変えた構成を示したが、電子を信号電荷として用いる撮像装置も同様に構成し得る。電子を信号電荷として用いる撮像装置においては、電荷ブロッキング層１６のＥＡを、隣接する第１電極材料のＷＦ、および、隣接する光電変換層のアクセプタ材料のＥＡよりも小さく構成することにより、同様の効果を得ることができる。また、電荷ブロッキング層１６のＥＡと、隣接する第１電極材料のＷＦ、または、隣接する光電変換層のアクセプタ材料のＥＡとのエネルギー差は、０ｅＶよりも大きくてもよい。このように構成することにより、撮像装置１００のダイナミックレンジを拡大することができる。また、隣接する光電変換層のアクセプタ材料のＥＡとのエネルギー差は、０．２ｅＶ以上であってもよい。このように構成することにより、撮像装置１００のダイナミックレンジをより拡大することができる。さらに、電荷ブロッキング層１６のＥＡと、隣接する光電変換層のアクセプタ材料のＥＡとのエネルギー差は、０．６ｅＶ以下としてもよい。このように構成することにより、撮像装置１００の感度を向上させることができる。
本開示の撮像装置は、光検出装置、イメージセンサなどに適用可能であり、特に高速で動く対象物の撮影に有用である。具体的には、例えばマシンビジョン用カメラ、車両搭載用カメラが挙げられる。マシンビジョン用カメラは、例えば、生産工場における生産物の状態判断や不良検出、分類などを画像認識で行うための入力に利用され得る。また、車両搭載用カメラは、例えば、車両が安全に走行するための、制御装置に対する入力として利用され得る。あるいは、車両が安全に走行するための、オペレータの支援に利用され得る。また、光電変換層の材料を適切に選択することにより、カラー画像だけでなく、赤外線を利用した画像の取得も可能である。赤外線を利用した撮像を行う光センサは、例えば、セキュリティカメラ、車両に搭載されて使用されるカメラなどに用いることができる。
１０ 単位画素セル
１１ 第１電極
１２ 第２電極
１３ 光電変換部
１４ 信号検出回路
１５ 光電変換層
１６ 電荷ブロッキング層
２０ 半導体基板
２０ｔ 素子分離領域
２４ 信号検出トランジスタ
２４ｄ、２４ｓ、２６ｓ、２８ｄ、２８ｓ 不純物領域
２４ｇ、２６ｇ、２８ｇ ゲート電極
２６ アドレストランジスタ
２８ リセットトランジスタ
３２ 電圧供給回路
３４ リセット電圧供給回路
３６ 垂直走査回路
３７ カラム信号処理回路
３８ 水平信号読み出し回路
４０ 電源線
４１ 電荷蓄積領域
４２ 感度制御線
４４ リセット電圧線
４６ アドレス制御線
４７ 垂直信号線
４８ リセット制御線
４９ 水平共通信号線
５０ 層間絶縁層
５２ プラグ
５３ 配線
５４ コンタクトプラグ
５５ コンタクトプラグ
５６ 配線層
１００ 撮像装置

Claims (13)

  1. 複数の単位画素セルを備え、
    前記複数の単位画素セルのそれぞれは、
    第１導電性材料を含む第１電極と、
    前記第１電極に対向する第２電極と、
    前記第１電極と前記第２電極の間に位置し、第１光電変換材料を含む光電変換層と、
    前記第１電極と前記光電変換層との間に位置し、電子ブロッキング材料を含む電子ブロッキング層と、
    を含む光電変換部と、
    前記第１電極に電気的に接続された信号検出回路と、
    を備え、
    前記電子ブロッキング材料のイオン化ポテンシャルは、前記第１導電性材料の仕事関数よりも大きく、前記第１光電変換材料のイオン化ポテンシャルよりも大きく、
    前記光電変換部は、前記第１電極と前記第２電極との間にバイアス電圧を印加したとき、前記第１電極と前記第２電極との間に流れる電流密度が、光入射がある状態と光入射がない状態とで実質的に同等になるような前記バイアス電圧の範囲である、第１電圧範囲が存在する光電流特性を有し、
    前記第１電圧範囲の幅が０．５Ｖ以上である、
    撮像装置。
  2. 前記電子ブロッキング材料のイオン化ポテンシャルと、前記第１光電変換材料のイオン化ポテンシャルとのエネルギー差は、０．２eＶ以上である、請求項１に記載の撮像装置。
  3. 前記電子ブロッキング材料のイオン化ポテンシャルと、前記第１光電変換材料のイオン化ポテンシャルとのエネルギー差は、０．６ｅＶ以下である、請求項１に記載の撮像装置。
  4. 前記信号検出回路は、前記光電変換層から取り出された正孔を検出する、請求項１に記載の撮像装置。
  5. 前記第１光電変換材料は有機材料を含む、請求項１に記載の撮像装置。
  6. 前記光電変換層は、第２光電変換材料を含み、
    前記第２光電変換材料のイオン化ポテンシャルは、前記第１光電変換材料のイオン化ポテンシャルよりも大きい、または、前記第２光電変換材料の電子親和力は、前記第１光電変換材料の電視親和力よりも大きい、請求項１に記載の撮像装置。
  7. 複数の単位画素セルを備え、
    前記複数の単位画素セルのそれぞれは、
    第１導電性材料を含む第１電極と、
    前記第１電極に対向する第２電極と、
    前記第１電極と前記第２電極の間に位置し、第１光電変換材料を含む光電変換層と、
    前記第１電極と前記光電変換層との間に位置し、正孔ブロッキング材料を含む正孔ブロッキング層と、
    を含む光電変換部と、
    前記第１電極に電気的に接続された信号検出回路と、
    を備え、
    前記正孔ブロッキング材料の電子親和力は、前記第１導電性材料の仕事関数よりも小さく、前記第１光電変換材料の電子親和力よりも小さく、
    前記光電変換部は、前記第１電極と前記第２電極との間にバイアス電圧を印加したとき、前記第１電極と前記第２電極との間に流れる電流密度が、光入射がある状態と光入射がない状態で実質的に同等になるような前記バイアス電圧の範囲である、第１電圧範囲が存在する光電流特性を有し、
    前記第１電圧範囲の幅が０．５Ｖ以上である、
    撮像装置。
  8. 前記正孔ブロッキング材料の電子親和力と、前記第１光電変換材料の電子親和力とのエネルギー差は、０．２eＶ以上である、請求項７に記載の撮像装置。
  9. 前記正孔ブロッキング材料の電子親和力と、前記第１光電変換材料の電子親和力とのエネルギー差は、０．６ｅＶ以下である、請求項７に記載の撮像装置。
  10. 前記信号検出回路は、前記光電変換層から取り出された電子を検出する、請求項７に記載の撮像装置。
  11. 前記光電変換層は、第２光電変換材料を含み、
    前記第２光電変換材料の電子親和力は、前記第１光電変換材料の電視親和力よりも小さい、または、前記第２光電変換材料のイオン化ポテンシャルは、前記第１光電変換材料のイオン化ポテンシャルよりも小さい、請求項７に記載の撮像装置。
  12. 前記第１導電性材料はＡｌを含み、
    前記第２電極はＩＴＯを含み、
    前記電子ブロッキング材料は、下記式（４）で示される化合物を含み、
    Figure 2018182314
     前記第１光電変換材料は、下記式（２）に示す化合物を含み、
    前記第２光電変換材料は、下記式（３）に示す化合物を含む、
    Figure 2018182314
     請求項６に記載の撮像装置。
  13. 前記第１導電性材料はＡｌ含み、
    前記第２電極はＩＴＯを含み、
    前記電子ブロッキング材料は、下記式（５）で示される化合物を含み、
    Figure 2018182314
     前記第１光電変換材料は、下記式（２）に示す化合物を含み、
    前記第２光電変換材料は、下記式（３）に示す化合物を含む、
    Figure 2018182314
     請求項６に記載の撮像装置。
JP2018061472A 2017-04-10 2018-03-28 撮像装置 Active JP7249548B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017077445 2017-04-10
JP2017077445 2017-04-10

Publications (2)

Publication Number Publication Date
JP2018182314A true JP2018182314A (ja) 2018-11-15
JP7249548B2 JP7249548B2 (ja) 2023-03-31

Family

ID=61912996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018061472A Active JP7249548B2 (ja) 2017-04-10 2018-03-28 撮像装置

Country Status (5)

Country Link
US (3) US10461130B2 (ja)
EP (1) EP3389103A1 (ja)
JP (1) JP7249548B2 (ja)
CN (1) CN108695356B (ja)
TW (1) TWI782937B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020162095A1 (ja) * 2019-02-08 2020-08-13 パナソニックＩｐマネジメント株式会社 光電変換素子および撮像装置
WO2021002090A1 (ja) * 2019-07-02 2021-01-07 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP2021174900A (ja) * 2020-04-27 2021-11-01 パナソニックＩｐマネジメント株式会社 撮像装置
WO2021220820A1 (ja) * 2020-04-27 2021-11-04 パナソニックＩｐマネジメント株式会社 撮像装置
WO2023100632A1 (ja) 2021-12-01 2023-06-08 パナソニックＩｐマネジメント株式会社 撮像素子の制御方法およびカメラシステム
WO2023127603A1 (ja) * 2021-12-27 2023-07-06 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および撮像装置ならびに電子機器
WO2023203900A1 (ja) * 2022-04-21 2023-10-26 パナソニックＩｐマネジメント株式会社 撮像装置および撮像方法
US11910625B2 (en) 2019-02-20 2024-02-20 Panasonic Intellectual Property Management Co., Ltd. Imaging device and method for driving imaging device
WO2024154431A1 (ja) * 2023-01-18 2024-07-25 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラシステム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020041944A (ja) * 2018-09-12 2020-03-19 株式会社東芝 放射線検出器

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004523129A (ja) * 2001-06-11 2004-07-29 ザ、トラスティーズ オブ プリンストン ユニバーシティ 有機光起電力素子
JP2007027625A (ja) * 2005-07-21 2007-02-01 Matsushita Electric Works Ltd 有機太陽電池及びその製造方法
JP2007088033A (ja) * 2005-09-20 2007-04-05 Fujifilm Corp 有機光電変換素子、および撮像素子
JP2009099866A (ja) * 2007-10-18 2009-05-07 Fujifilm Corp 光電変換素子及び固体撮像素子
JP2010183060A (ja) * 2008-10-15 2010-08-19 Fujifilm Corp 光電変換素子及び撮像素子
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
WO2011092939A1 (ja) * 2010-01-26 2011-08-04 シャープ株式会社 有機エレクトロルミネッセンス素子、およびその製造方法、ならびに有機エレクトロルミネッセンス表示装置
JP2011222949A (ja) * 2010-03-24 2011-11-04 Fujifilm Corp 光電変換素子及び撮像素子
JP2011228623A (ja) * 2010-03-31 2011-11-10 Fujifilm Corp 光電変換素子及び撮像素子
JP2012515438A (ja) * 2009-01-12 2012-07-05 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン 電子／正孔励起阻止層を用いた有機太陽電池の開路電圧の向上
JP2013544440A (ja) * 2010-11-23 2013-12-12 フロリダ大学 リサーチファウンデーション インコーポレイティッド 低駆動電圧で高検出能を有するｉｒ光検出器
JP2013254900A (ja) * 2012-06-08 2013-12-19 Ricoh Co Ltd 積層光電変換素子
US20140054442A1 (en) * 2012-07-20 2014-02-27 Board Of Regents Of The University Of Nebraska Nanocomposite Photodetector
US20140319461A1 (en) * 2013-04-26 2014-10-30 The Board Of Trustees Of The Leland Stanford Junior University Single-walled carbon nanotube-based planar photodector
WO2016014345A2 (en) * 2014-07-23 2016-01-28 Cbrite Inc. Two-terminal electronic devices and their methods of fabrication
JP2016225456A (ja) * 2015-05-29 2016-12-28 パナソニックＩｐマネジメント株式会社 撮像装置および光電変換膜の製造方法
JP2017045987A (ja) * 2015-08-26 2017-03-02 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 有機光電素子及びイメージセンサ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787938B1 (ko) 2005-07-15 2007-12-24 삼성전자주식회사 공유 능동 화소 센서 구조의 씨모스 이미지 센서 및 그구동 방법
JP5108806B2 (ja) * 2008-03-07 2012-12-26 富士フイルム株式会社 光電変換素子及び撮像素子
JP5618647B2 (ja) * 2010-06-18 2014-11-05 キヤノン株式会社 新規有機化合物およびそれを有する有機発光素子
KR102114092B1 (ko) * 2012-11-06 2020-05-25 소니 주식회사 광전 변환 소자 및 고체 촬상 장치 및 전자 기기
EP3376543A4 (en) * 2015-11-12 2018-11-21 Panasonic Intellectual Property Management Co., Ltd. Photosensor
WO2017124052A1 (en) 2016-01-15 2017-07-20 Invisage Technologies, Inc. Image sensors including global electronic shutter
JPWO2018025545A1 (ja) 2016-08-05 2019-05-30 パナソニックＩｐマネジメント株式会社 撮像装置
CN109075182B (zh) 2016-08-05 2023-05-12 松下知识产权经营株式会社 摄像装置

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004523129A (ja) * 2001-06-11 2004-07-29 ザ、トラスティーズ オブ プリンストン ユニバーシティ 有機光起電力素子
JP2007027625A (ja) * 2005-07-21 2007-02-01 Matsushita Electric Works Ltd 有機太陽電池及びその製造方法
JP2007088033A (ja) * 2005-09-20 2007-04-05 Fujifilm Corp 有機光電変換素子、および撮像素子
JP2009099866A (ja) * 2007-10-18 2009-05-07 Fujifilm Corp 光電変換素子及び固体撮像素子
JP2010183060A (ja) * 2008-10-15 2010-08-19 Fujifilm Corp 光電変換素子及び撮像素子
JP2012515438A (ja) * 2009-01-12 2012-07-05 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン 電子／正孔励起阻止層を用いた有機太陽電池の開路電圧の向上
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
WO2011092939A1 (ja) * 2010-01-26 2011-08-04 シャープ株式会社 有機エレクトロルミネッセンス素子、およびその製造方法、ならびに有機エレクトロルミネッセンス表示装置
JP2011222949A (ja) * 2010-03-24 2011-11-04 Fujifilm Corp 光電変換素子及び撮像素子
JP2011228623A (ja) * 2010-03-31 2011-11-10 Fujifilm Corp 光電変換素子及び撮像素子
JP2013544440A (ja) * 2010-11-23 2013-12-12 フロリダ大学 リサーチファウンデーション インコーポレイティッド 低駆動電圧で高検出能を有するｉｒ光検出器
JP2013254900A (ja) * 2012-06-08 2013-12-19 Ricoh Co Ltd 積層光電変換素子
US20140054442A1 (en) * 2012-07-20 2014-02-27 Board Of Regents Of The University Of Nebraska Nanocomposite Photodetector
US20140319461A1 (en) * 2013-04-26 2014-10-30 The Board Of Trustees Of The Leland Stanford Junior University Single-walled carbon nanotube-based planar photodector
WO2016014345A2 (en) * 2014-07-23 2016-01-28 Cbrite Inc. Two-terminal electronic devices and their methods of fabrication
JP2016225456A (ja) * 2015-05-29 2016-12-28 パナソニックＩｐマネジメント株式会社 撮像装置および光電変換膜の製造方法
JP2017045987A (ja) * 2015-08-26 2017-03-02 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 有機光電素子及びイメージセンサ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020162095A1 (ja) * 2019-02-08 2020-08-13 パナソニックＩｐマネジメント株式会社 光電変換素子および撮像装置
JPWO2020162095A1 (ja) * 2019-02-08 2021-12-09 パナソニックＩｐマネジメント株式会社 撮像装置
US12058877B2 (en) 2019-02-08 2024-08-06 Panasonic Intellectual Property Management Co., Ltd. Imaging apparatus including organic photoelectric conversion layer and hole blocking layer
JP7535701B2 (ja) 2019-02-08 2024-08-19 パナソニックＩｐマネジメント株式会社 撮像装置
US11910625B2 (en) 2019-02-20 2024-02-20 Panasonic Intellectual Property Management Co., Ltd. Imaging device and method for driving imaging device
WO2021002090A1 (ja) * 2019-07-02 2021-01-07 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置
JP2021174900A (ja) * 2020-04-27 2021-11-01 パナソニックＩｐマネジメント株式会社 撮像装置
WO2021220820A1 (ja) * 2020-04-27 2021-11-04 パナソニックＩｐマネジメント株式会社 撮像装置
WO2023100632A1 (ja) 2021-12-01 2023-06-08 パナソニックＩｐマネジメント株式会社 撮像素子の制御方法およびカメラシステム
WO2023127603A1 (ja) * 2021-12-27 2023-07-06 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および撮像装置ならびに電子機器
WO2023203900A1 (ja) * 2022-04-21 2023-10-26 パナソニックＩｐマネジメント株式会社 撮像装置および撮像方法
WO2024154431A1 (ja) * 2023-01-18 2024-07-25 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラシステム

Also Published As

Publication number Publication date
US20200295089A1 (en) 2020-09-17
US10707272B2 (en) 2020-07-07
CN108695356A (zh) 2018-10-23
US11081528B2 (en) 2021-08-03
EP3389103A1 (en) 2018-10-17
CN108695356B (zh) 2023-08-01
TWI782937B (zh) 2022-11-11
US20200006436A1 (en) 2020-01-02
US10461130B2 (en) 2019-10-29
US20180294316A1 (en) 2018-10-11
TW201838402A (zh) 2018-10-16
JP7249548B2 (ja) 2023-03-31

Similar Documents

Publication Publication Date Title
JP7249548B2 (ja) 撮像装置
CN108391068B (zh) 摄像装置
JP7322239B2 (ja) 撮像装置および電子機器
CN107004691B (zh) 光检测装置
JP7335990B2 (ja) 撮像装置
JP7113219B2 (ja) 撮像装置
US6730914B2 (en) Photoconductor-on-active-pixel (POAP) sensor utilizing equal-potential pixel electrodes
US10547016B2 (en) Photoelectric conversion apparatus and imaging system
CN107004690B (zh) 光传感器
US20090039397A1 (en) Image sensor structure
JP2018125850A (ja) 撮像装置
WO2018025545A1 (ja) 撮像装置
JP2017168823A (ja) 撮像装置
US10297625B2 (en) Photoelectric conversion device and imaging system
JP6975896B2 (ja) 撮像装置の制御方法及び撮像装置
US11094734B2 (en) Imaging device
WO2018025544A1 (ja) 撮像装置
CN113169278A (zh) 摄像装置
US11910625B2 (en) Imaging device and method for driving imaging device
JP7454789B2 (ja) 撮像装置
CN113016071A (zh) 摄像装置
WO2024154431A1 (ja) 撮像装置およびカメラシステム
WO2024154438A1 (ja) 撮像装置およびカメラシステム
WO2023193280A1 (en) Image sensor and electronic device including same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230308

R151 Written notification of patent or utility model registration

Ref document number: 7249548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151