WO2020054162A1

WO2020054162A1 - 撮像装置および撮像方法

Info

Publication number: WO2020054162A1
Application number: PCT/JP2019/023824
Authority: WO
Inventors: 雄介岡田; 健富徳原; 嘉晃佐藤; 康夫三宅
Original assignee: パナソニックＩｐマネジメント株式会社
Priority date: 2018-09-14
Filing date: 2019-06-17
Publication date: 2020-03-19
Also published as: US11528443B2; JP7357297B2; JPWO2020054162A1; CN112075073A; US20210084248A1

Abstract

撮像装置１００は、画素アレイＰＡを備える。１つのフレームにおいて、第１期間と第３期間と第２期間とがこの順に現れる。第１期間において、画素アレイＰＡにおける第１の少なくとも１つの行の、画素信号読み出しが行われる。第２期間において、画素アレイＰＡにおける第２の少なくとも１つの行の、画素信号読み出しが行われる。第１の少なくとも１つの行および第２の少なくとも１つの行の少なくとも一方は、画素アレイＰＡにおける２つの行を含む。第３期間において、画素アレイＰＡのいずれの行の画素信号読み出しも行われない。第１期間および第２期間は、高感度露光期間および低感度露光期間の一方である。第３期間は、高感度露光期間および低感度露光期間の他方である。

Description

撮像装置および撮像方法

　本開示は、撮像装置および撮像方法に関する。

　従来、撮像装置から出力される画像の輝度値を調整することが行われている。輝度値の調整は、例えば、被写体の照度等に応じてなされる。

　輝度値の調整は、例えば、撮像素子の入射光量の調整により実現できる。入射光量の調整は、例えば、レンズの絞りの調整、シャッタによる露光時間の調整、ＮＤ（Neutral Density）フィルタによる減光等により、実現できる。

　輝度値の調整は、撮像素子の感度そのものの調整によっても実現できる。撮像素子の感度が調整されると、撮像素子から読み出される正または負の電荷の量が調整される。電荷の量の調整により、出力画像の輝度値が調整される。特許文献１および２には、感度の調整が可能な撮像素子が記載されている。

　特許文献１および２の撮像素子では、光電変換層に電圧が印加される。この電圧印加の時間幅の制御を通じて、撮像素子の感度が調整される。

特開２００７－１０４１１４号公報特開２０１７－１３５７０４号公報特開２０１７－００５０５１号公報

　従来技術の撮像装置には、フレームレートを確保しつつ良好な画像を得る観点から、改善の余地がある。本開示は、フレームレートを確保しつつ良好な画像を得るのに適した技術を提供する。

　本開示は、
　画素アレイを備えた撮像装置であって、
　１つのフレームにおいて、第１期間と第３期間と第２期間とがこの順に現れ、
　前記第１期間において、前記画素アレイにおける第１の少なくとも１つの行の、画素信号読み出しが行われ、
　前記第２期間において、前記画素アレイにおける第２の少なくとも１つの行の、画素信号読み出しが行われ、
　前記第１の少なくとも１つの行および前記第２の少なくとも１つの行の少なくとも一方は、前記画素アレイにおける２つの行を含み、
　前記第３期間において、前記画素アレイのいずれの行の画素信号読み出しも行われず、
　前記第１期間および前記第２期間は、高感度露光期間および低感度露光期間の一方であり、
　前記第３期間は、前記高感度露光期間および前記低感度露光期間の他方である、撮像装置を提供する。

　本開示に係る技術は、フレームレートを確保しつつ良好な画像を得るのに適している。

図１は、撮像装置の模式図である。図２は、単位画素のデバイス構造の模式的な断面図である。図３は、撮像装置における動作を説明するための図である。図４は、信号読み出し期間における制御信号を説明するための図である。図５は、対向電極の電圧と画素信号読み出しとの関係を表す図である。図６は、対向電極の電圧と画素信号読み出しとの関係を表す図である。図７は、対向電極の電圧と画素信号読み出しとの関係を表す図である。図８は、対向電極の電圧と画素信号読み出しとの関係を表す図である。図９は、対向電極の電圧と画素信号読み出しとの関係を表す図である。図１０は、対向電極の電圧と画素信号読み出しとの関係を表す図である。図１１は、対向電極の電圧と画素信号読み出しとの関係を表す図である。図１２は、画素電極－対向電極間の電位差と規格化感度との関係を表す図である。図１３は、撮像装置における動作を説明するための図である。図１４は、撮像装置における動作を説明するための図である。図１５は、撮像装置における動作を説明するための図である。図１６は、撮像装置における動作を説明するための図である。図１７は、撮像装置における動作を説明するための図である。図１８は、撮像装置における動作を説明するための図である。図１９は、撮像装置の模式図である。図２０は、撮像装置における動作を説明するための図である。図２１は、撮像装置における動作を説明するための図である。

　（本開示に係る一態様の概要）
　本開示の第１態様に係る撮像装置は、
　画素アレイを備えた撮像装置であって、
　１つのフレームにおいて、第１期間と第３期間と第２期間とがこの順に現れ、
　前記第１期間において、前記画素アレイにおける第１の少なくとも１つの行の、画素信号読み出しが行われ、
　前記第２期間において、前記画素アレイにおける第２の少なくとも１つの行の、画素信号読み出しが行われ、
　前記第１の少なくとも１つの行および前記第２の少なくとも１つの行の少なくとも一方は、前記画素アレイにおける２つの行を含み、
　前記第１期間および前記第２期間は、高感度露光期間および低感度露光期間の一方であり、
　前記第３期間は、前記高感度露光期間および前記低感度露光期間の他方である。

　第１態様に係る技術は、フレームレートを確保しつつ良好な画像を得るのに適している。なお、前記第３期間において、前記画素アレイのいずれの行の画素信号読み出しも行われなくてもよい。

　本開示の第２態様において、例えば、第１態様に係る撮像装置では、前記第１の少なくとも１つの行および前記第２の少なくとも１つの行の両方が、前記画素アレイにおける２つの行を含んでいてもよい。

　第２態様に係る技術は、フレームレートを確保する観点から有利である。

　本開示の第３態様において、例えば、第２態様に係る撮像装置では、前記第１の少なくとも１つの行を構成する行の数と、前記第２の少なくとも１つの行を構成する行の数は、同じであってもよい。

　第３態様に係る技術は、時間的に変化する被写体を良好に撮像する観点から有利である。

　本開示の第４態様において、例えば、第１から第３態様のいずれか１つに係る撮像装置では、前記第１期間および前記第２期間は、前記高感度露光期間であってもよく、前記第３期間は、前記低感度露光期間であってもよい。

　第４態様に係る技術は、高い感度での撮像を行う場合に適している。

　本開示の第５態様において、例えば、第１から第３態様のいずれか１つに係る撮像装置では、前記第１期間および前記第２期間は、前記低感度露光期間であってもよく、前記第３期間は、前記高感度露光期間であってもよい。

　第５態様に係る技術は、低い感度での撮像を行う場合に適している。

　本開示の第６態様において、例えば、第１から第３態様のいずれか１つに係る撮像装置では、前記撮像装置の制御モードは、第１モードと第２モードとを備えていてもよく、前記第１モードにおいて、前記第１期間および前記第２期間は、前記高感度露光期間であってもよく、前記第３期間は、前記低感度露光期間であってもよく、前記第２モードにおいて、前記第１期間および前記第２期間は、前記低感度露光期間であってもよく、前記第３期間は、前記高感度露光期間であってもよい。

　第１モードは、高い感度での撮像を行う場合に適している。第２モードは、低い感度での撮像を行う場合に適している。このため、第６態様によれば、両方の場合に適した撮像を行うことができる。

　本開示の第７態様において、例えば、第１から第６態様のいずれか１つに係る撮像装置では、前記１つのフレームにおいて、前記高感度露光期間の総期間は、前記低感度露光期間の総期間以上であってもよい。

　第７態様に係る技術によれば、高い感度での撮像を行い易い。

　本開示の第８態様において、例えば、第１から第６態様のいずれか１つに係る撮像装置では、前記１つのフレームにおいて、前記高感度露光期間の総期間は、前記低感度露光期間の総期間未満である。

　第８態様に係る技術によれば、低い感度での撮像を行い易い。

　本開示の第９態様において、例えば、第１から第８態様のいずれか１つに係る撮像装置は、半導体基板と、光電変換部と、をさらに備えていてもよく、前記光電変換部は、光電変換層と、第１電極と、第２電極と、を備えていてもよく、前記半導体基板と、前記第１電極と、前記光電変換層と、前記第２電極とは、この順に積層されていてもよい。

　第９態様によれば、感度の調整が容易な撮像素子を実現できる。

　本開示の第１０態様において、例えば、第９態様に係る撮像装置は、以下の特徴（ｉ）および（ii）の少なくとも一方を有していてもよい。特徴（ｉ）は、前記撮像装置は、第３電極をさらに備えていてもよく、前記半導体基板と、前記第３電極と、前記光電変換層と、前記第２電極とは、この順に積層されていてもよく、前記第３電極を、前記高感度露光期間と前記低感度露光期間とで互いに異なる電圧へと制御するという特徴であってもよい。特徴（ii）は、前記第２電極を、前記高感度露光期間と前記低感度露光期間とで互いに異なる電圧へと制御するという特徴であってもよい。

　第１０態様のように電極の電圧を制御すると、感度を調整できる。

　本開示の第１１態様において、例えば、第１０態様に係る撮像装置は、以下の特徴（Ｉ）および（II）の少なくとも一方を有していてもよい。特徴（Ｉ）は、前記撮像装置は、前記特徴（ｉ）と、第３時定数であって前記第３時定数に従って前記第３電極の電圧を変化させる第３時定数と、を有し、前記第３期間は、前記第３時定数の２倍以上であるという特徴であってもよい。特徴（II）は、前記撮像装置は、前記特徴（ii）と、第２時定数であって前記第２時定数に従って前記第２電極の電圧を変化させる第２時定数と、を有し、前記第３期間は、前記第２時定数の２倍以上であるという特徴であってもよい。

　第１１態様によれば、第３期間において、時定数の存在を考慮しても、電極の電圧を想定値に十分近づけることができる。このことは、所望の感度を得る観点から有利である。

　本開示の第１２態様に係る撮像方法は、
　画素アレイを備えた撮像装置を用いた撮像方法であって、
　１つのフレームにおいて、第１期間と第３期間と第２期間とがこの順に現れ、
　前記第１期間において、前記画素アレイにおける第１の少なくとも１つの行の、画素信号読み出しを行い、
　前記第２期間において、前記画素アレイにおける第２の少なくとも１つの行の、画素信号読み出しを行い、
　前記第１の少なくとも１つの行および前記第２の少なくとも１つの行の少なくとも一方は、前記画素アレイにおける２つの行を含み、
　前記第１期間および前記第２期間は、高感度露光期間および低感度露光期間の一方であり、
　前記第３期間は、前記高感度露光期間および前記低感度露光期間の他方である。

　第１２態様に係る技術は、フレームレートを確保しつつ良好な画像を得るのに適している。なお、前記第３期間において、前記画素アレイのいずれの行の画素信号読み出しも行わなくてもよい。

　本開示の第１３態様に係る撮像装置は、
　信号線と、
　それぞれが入射光の量に応じた画素信号を生成し、前記画素信号を前記信号線に順次に出力する複数の画素と、
　第１のフレーム期間において、第１電圧と前記第１電圧と異なる第２電圧とをそれぞれ２回以上交互に、前記複数の画素のそれぞれに同時に供給する電圧供給回路と、
　を備え、
　前記複数の画素のそれぞれは、
　　前記第１電圧が供給される第１期間において第１の感度で光を電気信号に変換し、前記第２電圧が供給される第２期間において前記第１の感度と異なる第２の感度で光を電気信号に変換する光電変換部と、
　　前記電気信号を増幅して前記画素信号を出力する第１トランジスタと、
　を含み、
　前記複数の画素のうちの少なくとも２つの画素は、前記第１のフレーム期間内の前記第１期間のうちの１つの期間において、前記画素信号を前記信号線に順次に出力する。

　本開示の第１４態様において、例えば、第１３態様に係る撮像装置では、前記複数の画素のそれぞれは、前記第１のフレーム期間内の前記第１期間において、前記画素信号を前記信号線に出力してもよい。

　本開示の第１５態様において、例えば、第１３態様または第１４態様に係る撮像装置では、前記複数の画素のそれぞれは、前記第１のフレーム期間内の前記第２期間において、前記画素信号を前記信号線に出力しなくてもよい。

　本開示の第１６態様において、例えば、第１３態様に係る撮像装置では、前記複数の画素のそれぞれの前記光電変換部は、前記第１トランジスタのゲートに電気的に接続される第１電極と、前記第１電極に対向する第２電極と、前記第１電極と前記第２電極との間の光電変換層とを含んでいてもよく、前記電圧供給回路は、前記複数の画素のそれぞれの前記光電変換部の前記第２電極に、前記第１電圧および前記第２電圧を交互に供給してもよい。

　本開示の第１７態様において、例えば、第１３態様に係る撮像装置では、前記複数の画素のそれぞれの前記光電変換部は、第１面と前記第１面の反対側の第２面とを有する光電変換層と、前記第１面上に位置する第１電極および第３電極と、前記第２面上に位置し前記第１電極および前記第３電極に対向する第２電極とを含んでいてもよく、前記第１電極は、前記第１トランジスタのゲートに電気的に接続されていてもよく、前記電圧供給回路は、前記複数の画素のそれぞれの前記光電変換部の前記第３電極に、前記第１電圧および前記第２電圧を交互に供給してもよい。

　本開示の第１７態様において、例えば、第１３態様に係る撮像装置では、前記複数の画素のそれぞれの前記光電変換部は、フォトダイオードを含んでいてもよく、前記複数の画素のそれぞれは、ソースおよびドレインの一方が前記フォトダイオードに電気的に接続され、ソースおよびドレインの他方が前記第１トランジスタのゲートに電気的に接続される第２トランジスタと、ソースおよびドレインの一方が前記フォトダイオードに電気的に接続され、ソースおよびドレインの他方に所定の電圧が印加される第３トランジスタと、を含んでいてもよく、前記電圧供給回路は、前記第３トランジスタのゲートに、前記第１電圧および前記第２電圧を交互に供給してもよい。

　本開示の第１９態様において、例えば、第１８態様に係る撮像装置では、前記電圧供給回路は、前記第２トランジスタのゲートに、第３電圧と前記第３電圧と異なる第４電圧とを交互に供給してもよい。

　本開示の第２０態様において、例えば、第１３から第１９態様のいずれか１つに係る撮像装置は、前記電圧供給回路に、前記第１電圧および前記第２電圧を供給させる第１制御回路と、前記複数の画素のそれぞれに、前記画素信号を前記信号線に順次に出力させる、第２制御回路と、をさらに備えていてもよい。

　本開示の第２１態様に係る撮像装置は、
　画素アレイを備えた撮像装置であって、
　１つのフレームにおいて、第１期間と第３期間とがこの順に現れ、
　前記第１期間において、前記画素アレイにおける第１の少なくとも１つの行の、画素信号読み出しが行われ、
　前記第３期間において、前記画素アレイにおける第３の少なくとも１つの行の、画素信号読み出しが行われ、
　前記第１期間と前記第３期間の境界を跨ぐ期間にわたって画素信号読み出しがなされる前記画素アレイの行は存在せず、
　前記第１期間は、高感度露光期間および低感度露光期間の一方であり、
　前記第３期間は、前記高感度露光期間および前記低感度露光期間の他方である。

　第２１態様に係る技術は、フレームレートを確保しつつ良好な画像を得るのに適している。

　本開示の第２２態様に係る撮像方法は、
　画素アレイを備えた撮像装置を用いた撮像方法であって、
　１つのフレームにおいて、第１期間と第３期間とがこの順に現れ、
　前記第１期間において、前記画素アレイにおける第１の少なくとも１つの行の、画素信号読み出しを行い、
　前記第３期間において、前記画素アレイにおける第３の少なくとも１つの行の、画素信号読み出しを行い、
　前記第１期間と前記第３期間の境界を跨ぐ期間にわたって画素信号読み出しがなされる前記画素アレイの行は存在せず、
　前記第１期間は、高感度露光期間および低感度露光期間の一方であり、
　前記第３期間は、前記高感度露光期間および前記低感度露光期間の他方である。

　第２２態様に係る技術は、フレームレートを確保しつつ良好な画像を得るのに適している。

　本明細書では、高感度露光期間という用語と、低感度露光期間という用語と、が用いられる。高感度露光期間は、低感度露光期間に比べ、高い感度が得られる期間を指す。低感度露光期間は、高感度露光期間に比べ、低い感度が得られる期間を指す。ここで、低い感度は、感度がゼロである様を含む概念である。低感度露光期間は、感度がゼロである期間が含む概念である。

　本明細書では、第１、第２、第３・・・という序数詞を用いることがある。ある要素に序数詞が付されている場合に、より若番の同種類の要素が存在することは必須ではない。

　以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。

　一部の図面では、図面の簡略化のために、時定数の影響が無視されている。一方、図８および９では、時定数の影響が考慮されている。

　（実施形態１）
　（撮像装置の回路構成）
　図１は、実施形態１に係る撮像装置の例示的な回路構成を示す。図１に示す撮像装置１００は、２次元に配列された複数の単位画素１０を含む画素アレイＰＡを有する。図１は、単位画素１０が２行２列のマトリクス状に配置された例を模式的に示している。言うまでもないが、撮像装置１００における単位画素１０の数および配置は、図１に示す例に限定されない。

　各単位画素１０は、光電変換部１３および信号検出回路１４を有する。後に図面を参照して説明するように、光電変換部１３は、互いに対向する２つの電極の間に挟まれた光電変換層を有し、入射した光を受けて信号を生成する。光電変換部１３は、その全体が、単位画素１０ごとに独立した素子である必要はなく、光電変換部１３の例えば一部分が複数の単位画素１０にまたがっていてもよい。信号検出回路１４は、光電変換部１３によって生成された信号を検出する回路である。この例では、信号検出回路１４は、信号検出トランジスタ２４およびアドレストランジスタ２６を含んでいる。信号検出トランジスタ２４およびアドレストランジスタ２６は、典型的には、電界効果トランジスタ（ＦＥＴ）であり、ここでは、信号検出トランジスタ２４およびアドレストランジスタ２６としてＮチャンネルＭＯＳを例示する。

　図１において模式的に示すように、信号検出トランジスタ２４の制御端子（ここではゲート）は、光電変換部１３との電気的な接続を有する。光電変換部１３によって生成される信号電荷（正孔または電子）は、電荷蓄積部４１に蓄積される。電荷蓄積部４１は、信号検出トランジスタ２４のゲートと光電変換部１３との間の領域を含む領域に拡がっている。電荷蓄積部４１は、いわゆるフローティングディフュージョンを含む部分である。光電変換部１３の構造の詳細は、後述する。

　撮像装置１００は、画素アレイＰＡを駆動し、複数のタイミングで画像を取得する駆動部を備えている。駆動部は、電圧供給回路３２、電圧供給回路３５、リセット電圧源３４、垂直走査回路３６、カラム信号処理回路３７、水平信号読み出し回路３８および画素駆動信号生成回路３９を含む。

　各単位画素１０の光電変換部１３は、さらに、感度制御線４２との接続を有している。図１に例示する構成において、感度制御線４２は、電圧供給回路３２に接続されている。以下において詳述するように、電圧供給回路３２は、高感度露光期間と低感度露光期間との間で互いに異なる電圧を対向電極１２に供給する。また、フレーム間で異なる電圧を対向電極１２に供給してもよい。

　後述するように、光電変換部１３は、対向電極１２に加えて、画素電極１１および光電変換層１５を有する。また、図１に例示する構成において、シールド電極１７は、感度制御線４５との接続を有している。感度制御線４５は、電圧供給回路３５に接続されている。電圧供給回路３５は、シールド電圧をシールド電極１７に供給する。典型的には、シールド電極１７と画素電極１１とは、電気的に分離されている。図１および２の例では、シールド電極１７と画素電極１１とは、互いに離間している。この例では、シールド電極１７および画素電極１１は光電変換層１５の一方の表面に接し、対向電極１２は光電変換層１５の他方の表面に接している。

　シールド電極１７におけるシールド電圧は、単位画素１０間のクロストーク抑制に利用可能である。例えば、このクロストーク抑制は、画素電極１１に印加されるリセット電圧Ｖｒよりも低いシールド電圧をシールド電極１７に印加することによって実現される。シールド電極１７に印加されるシールド電圧は、負電圧であってもよい。

　画素電極１１の厚さ方向に沿って観察したとき、すなわち平面視において、シールド電極１７は、画素電極１１を取り囲んでいてもよい。より具体的には、シールド電極１７には複数の貫通穴が設けられており、１つの貫通穴につき１つの画素電極１１が収容されていてもよい。シールド電極１７は、ひとつながりの一体の電極であってもよく、互いに分離された複数の電極によって構成されていてもよい。

　なお、感度制御線４５および電圧供給回路３５を省略し、シールド電極１７を撮像装置１００のグランドに接続してもよい。このようにしても、クロストークは抑制され得る。また、シールド電極１７、感度制御線４５および電圧供給回路３５を省略してもよい。これらの点は、実施形態２についても同様である。

　実施形態１における「高感度露光期間」では、光電変換により生成される正および負の電荷の一方（信号電荷）が、相対的に高い感度で電荷蓄積部４１に蓄積される。すなわち「高感度露光期間」では、相対的に高い感度で光が電気信号に変換される。また、実施形態１における「低感度露光期間」では、光電変換により生成される正および負の電荷の一方（信号電荷）が、相対的に低い感度で電荷蓄積部４１に蓄積される。すなわち「低感度露光期間」では、相対的に低い感度で光が電気信号に変換される。低い感度とは、感度が０である場合を含む。これらは、後述の実施形態２および３についても同様である。

　画素電極１１の電位に対する対向電極１２の電位を制御することにより、光電変換によって光電変換層１５内に生じた正孔－電子対のうち、正孔および電子のいずれか一方を、画素電極１１によって収集することができる。例えば信号電荷として正孔を利用する場合には、画素電極１１よりも対向電極１２の電位を高くすることにより、画素電極１１によって正孔を選択的に収集することが可能である。また、単位時間当たりに収集される信号電荷量は画素電極１１と対向電極１２との電位差に応じて変化する。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能である。電圧供給回路３２および電圧供給回路３５は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。

　各単位画素１０は、電源電圧ＶＤＤを供給する電源線４０との接続を有する。図示するように、電源線４０には、信号検出トランジスタ２４の入力端子（典型的にはドレイン）が接続されている。電源線４０がソースフォロア電源として機能することにより、信号検出トランジスタ２４は、光電変換部１３によって生成された信号を増幅して出力する。

　信号検出トランジスタ２４の出力端子（ここではソース）には、アドレストランジスタ２６の入力端子（ここではドレイン）が接続されている。アドレストランジスタ２６の出力端子（ここではソース）は、画素アレイＰＡの列ごとに配置された複数の垂直信号線４７のうちの１つに接続されている。アドレストランジスタ２６の制御端子（ここではゲート）は、アドレス制御線４６に接続されており、アドレス制御線４６の電位を制御することにより、信号検出トランジスタ２４の出力を、対応する垂直信号線４７に選択的に読み出すことができる。

　図示する例では、アドレス制御線４６は、垂直走査回路（「行走査回路」とも呼ばれる）３６に接続されている。垂直走査回路３６は、アドレス制御線４６に所定の電圧を印加することにより、各行に配置された複数の単位画素１０を行単位で選択する。これにより、選択された単位画素１０の信号の読み出しと、後述する、画素電極１１のリセットとが実行される。

　さらに、垂直走査回路３６には、画素駆動信号生成回路３９が接続されている。図示する例では、画素駆動信号生成回路３９は、画素アレイＰＡの各行に配置された単位画素１０を駆動する信号を生成する。生成された画素駆動信号は、垂直走査回路３６により選択された行の単位画素１０に供給される。

　垂直信号線４７は、画素アレイＰＡからの画素信号を周辺回路へ伝達する主信号線である。垂直信号線４７には、カラム信号処理回路（「行信号蓄積回路」とも呼ばれる）３７が接続されている。カラム信号処理回路３７は、相関二重サンプリングに代表される雑音抑制信号処理およびアナログ－デジタル変換（ＡＤ変換）などを行う。図示するように、カラム信号処理回路３７は、画素アレイＰＡにおける単位画素１０の各列に対応して設けられる。これらのカラム信号処理回路３７には、水平信号読み出し回路（「列走査回路」とも呼ばれる）３８が接続されている。水平信号読み出し回路３８は、複数のカラム信号処理回路３７から水平共通信号線４９に信号を順次読み出す。

　図１に例示する構成において、単位画素１０は、リセットトランジスタ２８を有する。リセットトランジスタ２８は、例えば、信号検出トランジスタ２４およびアドレストランジスタ２６と同様に、電界効果トランジスタであり得る。以下では、特に断りの無い限り、リセットトランジスタ２８としてＮチャンネルＭＯＳを適用した例を説明する。図示するように、このリセットトランジスタ２８は、リセット電圧Ｖｒを供給するリセット電圧線４４と、電荷蓄積部４１との間に接続されている。リセットトランジスタ２８の制御端子（ここではゲート）は、リセット制御線４８に接続されており、リセット制御線４８の電位を制御することによって、電荷蓄積部４１の電位をリセット電圧Ｖｒにリセットすることができる。この例では、リセット制御線４８が、垂直走査回路３６に接続されている。したがって、垂直走査回路３６がリセット制御線４８に所定の電圧を印加することにより、各行に配置された複数の単位画素１０を行単位でリセットすることが可能である。

　この例では、リセットトランジスタ２８にリセット電圧Ｖｒを供給するリセット電圧線４４が、リセット電圧供給回路３４（以下、単に「リセット電圧源３４」と呼ぶ。）に接続されている。リセット電圧源３４は、撮像装置１００の動作時にリセット電圧線４４に所定のリセット電圧Ｖｒを供給可能な構成を有していればよく、上述の電圧供給回路３２と同様に、特定の電源回路に限定されない。電圧供給回路３２、電圧供給回路３５およびリセット電圧源３４の各々は、単一の電圧供給回路の一部分であってもよいし、独立した別個の電圧供給回路であってもよい。なお、電圧供給回路３２、電圧供給回路３５およびリセット電圧源３４の少なくとも１つが、垂直走査回路３６の一部分であってもよい。あるいは、電圧供給回路３２からの感度制御電圧、電圧供給回路３５からの感度制御電圧および／またはリセット電圧源３４からのリセット電圧Ｖｒが、垂直走査回路３６を介して各単位画素１０に供給されてもよい。

　リセット電圧Ｖｒとして、信号検出回路１４の電源電圧ＶＤＤを用いることも可能である。この場合、各単位画素１０に電源電圧を供給する電圧供給回路（図１において不図示）と、リセット電圧源３４とを共通化し得る。また、電源線４０と、リセット電圧線４４を共通化できるので、画素アレイＰＡにおける配線を単純化し得る。ただし、リセット電圧Ｖｒを、信号検出回路１４の電源電圧ＶＤＤと異なる電圧とすることにより、撮像装置１００のより柔軟な制御を可能にする。

　（単位画素のデバイス構造）
　図２は、単位画素１０の例示的なデバイス構造を模式的に示す。図２に例示する構成では、上述の信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８が、半導体基板２０に形成されている。半導体基板２０は、その全体が半導体である基板に限定されない。半導体基板２０は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。ここでは、半導体基板２０としてＰ型シリコン（Ｓｉ）基板を用いる例を説明する。

　半導体基板２０は、不純物領域（ここではＮ型領域）２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓと、単位画素１０間の電気的な分離のための素子分離領域２０ｔとを有する。ここでは、素子分離領域２０ｔは、不純物領域２４ｄと不純物領域２８ｄとの間にも設けられている。素子分離領域２０ｔは、例えば所定の注入条件のもとでアクセプタのイオン注入を行うことによって形成される。

　不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓは、典型的には、半導体基板２０内に形成された拡散層である。図２に模式的に示すように、信号検出トランジスタ２４は、不純物領域２４ｓおよび不純物領域２４ｄと、ゲート電極２４ｇ（典型的にはポリシリコン電極）とを含む。不純物領域２４ｓは、信号検出トランジスタ２４の例えばソース領域として機能する。不純物領域２４ｄは、信号検出トランジスタ２４の例えばドレイン領域として機能する。不純物領域２４ｓと不純物領域２４ｄとの間に、信号検出トランジスタ２４のチャネル領域が形成される。

　同様に、アドレストランジスタ２６は、不純物領域２６ｓおよび不純物領域２４ｓと、アドレス制御線４６（図１参照）に接続されたゲート電極２６ｇ（典型的にはポリシリコン電極）とを含む。この例では、信号検出トランジスタ２４およびアドレストランジスタ２６は、不純物領域２４ｓを共有することによって互いに電気的に接続されている。不純物領域２６ｓは、アドレストランジスタ２６の例えばソース領域として機能する。不純物領域２６ｓは、図２において不図示の垂直信号線４７（図１参照）との接続を有する。リセットトランジスタ２８は、不純物領域２８ｄおよび２８ｓと、リセット制御線４８（図１参照）に接続されたゲート電極２８ｇ（典型的にはポリシリコン電極）とを含む。不純物領域２８ｓは、リセットトランジスタ２８の例えばソース領域として機能する。不純物領域２８ｓは、図２において不図示のリセット電圧線４４（図１参照）との接続を有する。

　半導体基板２０上には、信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８を覆うように層間絶縁層５０（典型的には二酸化シリコン層）が配置されている。図示するように、層間絶縁層５０中には、配線層５６が配置され得る。配線層５６は、典型的には、銅などの金属から形成され、例えば、上述の垂直信号線４７などの配線をその一部に含み得る。層間絶縁層５０中の絶縁層の層数、および、層間絶縁層５０中に配置される配線層５６に含まれる層数は、任意に設定可能であり、図２に示す例に限定されない。

　層間絶縁層５０上には、上述の光電変換部１３が配置される。別の言い方をすれば、本開示の実施形態では、画素アレイＰＡ（図１参照）を構成する複数の単位画素１０が、半導体基板２０上に形成されている。半導体基板２０上に２次元に配列された複数の単位画素１０は、感光領域（画素領域）を形成する。隣接する２つの単位画素１０間の距離（画素ピッチ）は、例えば２μｍ程度であり得る。

　光電変換部１３は、画素電極１１と、対向電極１２と、これらの間に配置された光電変換層１５とを含む。この例では、対向電極１２および光電変換層１５は、複数の単位画素１０にまたがって形成されている。他方、画素電極１１は、単位画素１０ごとに設けられており、隣接する他の単位画素１０の画素電極１１と空間的に分離されることによって、他の単位画素１０の画素電極１１から電気的に分離されている。

　対向電極１２は、典型的には、透明な導電性材料から形成される透明電極である。対向電極１２は、光電変換層１５において光が入射される側に配置される。したがって、光電変換層１５には、対向電極１２を透過した光が入射する。なお、撮像装置１００によって検出される光は、可視光の波長範囲（例えば、３８０ｎｍ以上７８０ｎｍ以下）内の光に限定されない。本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。対向電極１２には、例えば、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＦＴＯ、ＳｎＯ_２、ＴｉＯ２、ＺｎＯ_２などの透明導電性酸化物（Transparent Conducting Oxide（ＴＣＯ））を用いることができる。

　光電変換層１５は、入射する光を受けて正孔－電子対を発生させる。光電変換層１５は、典型的には、有機半導体材料から形成される。光電変換層１５を構成する材料の具体例は、後述する。光電変換層１５は、典型的には、膜の形状を有する。

　図１を参照して説明したように、対向電極１２は、電圧供給回路３２に接続された感度制御線４２との接続を有する。対向電極１２は、複数の単位画素１０にまたがって形成されていてもよい。このようにすれば、感度制御線４２を介して、電圧供給回路３２から所望の大きさの感度制御電圧を複数の単位画素１０の間に一括して印加することが可能である。感度制御電圧を画素アレイＰＡの行ごとに一括印加するように対向電極１２を構成することもできる。電圧供給回路３２から所望の大きさの感度制御電圧を印加することができれば、対向電極１２は、単位画素１０ごとに分離して設けられていてもよい。同様に、光電変換層１５が単位画素１０ごとに分離して設けられていてもよい。

　画素電極１１の電位に対する対向電極１２の電位を制御することにより、光電変換によって光電変換層１５内に生じた正孔－電子対のうち、正孔および電子のいずれか一方を、画素電極１１によって収集することができる。例えば信号電荷として正孔を利用する場合、画素電極１１よりも対向電極１２の電位を高くすることにより、画素電極１１によって正孔を選択的に収集することが可能である。また、単位時間当たりに収集される信号電荷量は画素電極１１と対向電極１２との間の電位差に応じて変化する。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能である。

　対向電極１２に対向する画素電極１１は、対向電極１２と画素電極１１との間に適切なバイアス電圧が与えられることにより、光電変換層１５において光電変換によって発生した正および負の電荷のうちの一方を収集する。画素電極１１は、アルミニウム、銅などの金属、金属窒化物、または、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成される。

　画素電極１１を遮光性の電極としてもよい。例えば、画素電極１１として、厚さが１００ｎｍのＴａＮ電極を形成することにより、十分な遮光性を実現し得る。画素電極１１を遮光性の電極とすることにより、半導体基板２０に形成されたトランジスタ（この例では信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８の少なくともいずれか）のチャネル領域または不純物領域への、光電変換層１５を通過した光の入射を抑制し得る。上述の配線層５６を利用して層間絶縁層５０内に遮光膜を形成してもよい。これらの遮光性の電極ないし遮光膜によって半導体基板２０に形成されたトランジスタのチャネル領域への光の入射を抑制することにより、トランジスタの特性のシフト（例えば閾値電圧の変動）などを抑制し得る。また、半導体基板２０に形成された不純物領域への光の入射を抑制することにより、不純物領域における意図しない光電変換によるノイズの混入を抑制し得る。このように、半導体基板２０への光の入射の抑制は、撮像装置１００の信頼性の向上に貢献する。

　図２に模式的に示すように、画素電極１１は、プラグ５２、配線５３およびコンタクトプラグ５４を介して、信号検出トランジスタ２４のゲート電極２４ｇに接続されている。言い換えれば、信号検出トランジスタ２４のゲートは、画素電極１１との電気的な接続を有する。プラグ５２および配線５３は、例えば銅などの金属から形成され得る。プラグ５２、配線５３およびコンタクトプラグ５４は、信号検出トランジスタ２４と光電変換部１３との間の電荷蓄積部４１（図１参照）の少なくとも一部を構成する。配線５３は、配線層５６の一部であり得る。また、画素電極１１は、プラグ５２、配線５３およびコンタクトプラグ５５を介して、不純物領域２８ｄにも接続されている。図２に例示する構成において、信号検出トランジスタ２４のゲート電極２４ｇ、プラグ５２、配線５３、コンタクトプラグ５４および５５、ならびに、リセットトランジスタ２８のソース領域およびドレイン領域の一方である不純物領域２８ｄは、画素電極１１によって収集された信号電荷を蓄積する電荷蓄積部４１として機能する。

　画素電極１１によって信号電荷が収集されることにより、電荷蓄積部４１に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ２４のゲートに印加される。信号検出トランジスタ２４は、この電圧を増幅する。信号検出トランジスタ２４によって増幅された電圧が、信号電圧としてアドレストランジスタ２６を介して選択的に読み出される。

　（撮像装置の動作）
　図３を参照しながら、高感度露光期間および低感度露光期間を用いた画像の取得について説明する。図３は、実施形態１に係る撮像装置における動作の一例を示すタイミングチャートである。図３中のグラフ（ａ）は、垂直同期信号ＶＤの立ち下がり（または立ち上がり）のタイミングを示す。グラフ（ｂ）は、水平同期信号ＨＤの立ち下がり（または立ち上がり）のタイミングを示す。また、グラフ（ｃ）は、感度制御線４２を介して電圧供給回路３２から対向電極１２に印加される電圧Ｖｂの時間的変化の一例を示す。グラフ（ｄ）は、画素アレイＰＡの各行における信号読み出し期間、高感度露光期間および低感度露光期間を模式的に示す。電圧Ｖｂの基準は、例えば、撮像装置のグランド電位である。また、図３には示していないが、シールド電極１７には感度制御線４５を介して電圧供給回路３５から所定の電圧Ｖｓが印加されている。電圧Ｖｓは、例えば０Ｖである。

　図３のグラフ（ｄ）では、画素アレイＰＡの各行における信号読み出し期間が、感度と関連付けられて示されている。網点の矩形は、各行における高感度露光期間を模式的に表している。斜線の付された矩形は、各行における低感度露光期間を模式的に表している。白の矩形は、各行における信号の読み出し期間を模式的に表している。グラフ（ｄ）において、白の矩形領域は、斜線の付された矩形領域に重なっている。つまり、この例では、信号の読み出し期間は、低感度露光期間に含まれている。

　以下、撮像装置１００における動作の一例を説明する。簡単のため、ここでは、画素アレイＰＡに含まれる画素の行数が、第Ｒ０行から第Ｒ１５行の合計１６行である場合における動作の例を説明する。

　画像の取得においては、画素アレイＰＡ中の各単位画素１０の電荷蓄積部４１のリセットと、リセット後に蓄積された画素信号の読み出しとが実行される。本実施形態における撮像装置においては、一度の読み出し期間の中で、画素信号の読み出しおよび次の１フレーム期間における電荷蓄積のための電荷蓄積部４１のリセットを行う。例えば、図３に示すように、垂直同期信号ＶＤに基づき、第Ｒ０行に属する複数の画素の信号読み出しを開始する。時刻ｔ０は、その開始時刻の１つである。

　上述のとおり、図３の（ｄ）における一つの白の矩形で示される期間が、信号読み出し期間である。図４に、信号読み出し期間における制御信号のタイミングチャートの一例を示す。図４において、Ｖｓｅｌは、アドレス制御線４６の電位を表す。電位Ｖｓｅｌは、ＬｏｗレベルであるＶＬ１と、ＨｉｇｈレベルであるＶＨ１と、の間で変化し得る。Ｖｒｃは、リセット制御線４８の電位を表す。電位Ｖｒｃは、ＬｏｗレベルであるＶＬ２と、ＨｉｇｈレベルであるＶＨ２と、の間で変化し得る。ＶＦＤは、電荷蓄積部４１の電位を表す。電位ＶＦＤは、電荷蓄積部４１に電荷が蓄積されているときには、画素信号Ｖｐｓｉｇとして利用される。電位ＶＦＤは、電荷蓄積部４１がリセットされているときには、リセット信号Ｖｒｓｉｇとして利用される。

　時刻ｔ０において、信号読み出し期間が開始される。その信号読み出し期間において、まず初めに、垂直同期信号ＶＤに基づいて、第Ｒ０行のアドレス制御線４６の電位Ｖｓｅｌが、ＬｏｗレベルからＨｉｇｈレベルに切り替わる。これにより、そのアドレス制御線４６にゲートが接続されているアドレストランジスタ２６は、ＯＦＦからＯＮに切り替わる。これにより、電荷蓄積部４１の電位ＶＦＤが、垂直信号線４７に出力される。具体的には、画素信号Ｖｐｓｉｇが、垂直信号線４７に出力される。この画素信号Ｖｐｓｉｇは、前の１フレーム期間に電荷蓄積部４１に蓄積された電荷量に対応する信号である。画素信号Ｖｐｓｉｇは、カラム信号処理回路３７へ伝達される。

　図３の例では、グラフ（ｄ）の白色の矩形で表された信号読み出し期間は、画素信号Ｖｐｓｉｇを読み出すための期間とともに、リセット期間を含む。リセット期間は、単位画素１０の電荷蓄積部４１の電位をリセットするための期間である。具体的には、この例では、上記の画素読み出しの完了後に、第Ｒ０行に属する画素のリセットが行われる。画素読み出しの完了と第Ｒ０行に属する画素のリセットとの間に、カラム信号処理回路３７における画素信号のＡＤ変換等を介在させてもよい。

　第Ｒ０行に属する画素のリセットは、以下の手順で行われる。第Ｒ０行のリセット制御線４８の電位Ｖｒｃが、図４に示すように、ＬｏｗレベルからＨｉｇｈレベルに切り替わる。これにより、そのリセット制御線４８にゲートが接続されているリセットトランジスタ２８は、ＯＦＦからＯＮに切り替わる。これにより、電荷蓄積部４１とリセット電圧線４４とが接続され、電荷蓄積部４１にリセット電圧Ｖｒが供給される。これにより、電荷蓄積部４１の電位が、リセット電圧Ｖｒにリセットされる。ここで、リセット電圧Ｖｒは、例えば０Ｖである。

　その後、リセット制御線４８の電位Ｖｒｃが、ＨｉｇｈレベルからＬｏｗレベルに切り替わる。これにより、リセットトランジスタ２８は、ＯＮからＯＦＦに切り替わる。リセットトランジスタ２８がＯＦＦであるときに、垂直信号線４７を介して、第Ｒ０行の単位画素１０からリセット信号Ｖｒｓｉｇが読み出される。リセット信号Ｖｒｓｉｇは、リセット電圧Ｖｒの大きさに対応する信号である。リセット信号Ｖｒｓｉｇは、カラム信号処理回路３７へ伝達される。

　リセット信号Ｖｒｓｉｇの読み出し後、アドレス制御線４６の電位Ｖｓｅｌが、ＨｉｇｈレベルからＬｏｗレベルに切り替わる。これにより、アドレストランジスタ２６は、ＯＮからＯＦＦに切り替わる。

　上述のとおり、読み出された画素信号Ｖｐｓｉｇおよびリセット信号Ｖｒｓｉｇは、それぞれ、カラム信号処理回路３７に伝達される。これらの信号の差分をとることにより、固定パターンノイズを除去することができる。具体的には、リセット信号Ｖｒｓｉｇがノイズ成分に対応し、そのノイズ成分を画素信号Ｖｐｓｉｇから差し引くことにより、ノイズが除去される。

　この例では、図３に模式的に示すように、水平同期信号ＨＤにあわせて、第Ｒ０行から第Ｒ１５行の各行に属する画素の信号読み出しおよびリセットを行単位で順次に実行する。以下では、水平同期信号ＨＤのパルスの間隔、換言すれば、ある行が選択されてから次の行が選択されるまでの期間を「１Ｈ期間」と呼ぶことがある。

　この例では、例えば、時刻ｔ０から時刻ｔ１までの期間Ｈ０が、１Ｈ期間に相当する。時刻ｔ１から時刻ｔ２までの期間Ｈ１も、１Ｈ期間に相当する。時刻ｔ２から時刻ｔ３までの期間Ｈ２も、１Ｈ期間に相当する。時刻ｔ３から時刻ｔ４までの期間Ｈ３も、１Ｈ期間に相当する。

　期間Ｈ０において、第Ｒ０行の読出しが行われる。期間Ｈ１において、第Ｒ１行の読出しが行われる。期間Ｈ２において、第Ｒ２行の読出しが行われる。期間Ｈ３において、第Ｒ３行の読出しと、電荷蓄積部４１への電荷の蓄積と、が行われる。なお、ある期間において読み出しが行われるという表現は、読み出しにその期間の全てを費やすことのみを表すと限定的に解釈されるべきでない。この表現は、読み出しにその期間の一部を費やすことを含む概念である。

　本実施形態では、期間Ｈ０、期間Ｈ１、および期間Ｈ２の１Ｈ期間は、同一の長さＨＳを有する。これに対し、期間Ｈ３の長さＨＬは、長さＨＳに比べて長い。例えば、長さＨＬは、長さＨＳの数倍以上数百倍以下である。

　図３の例においては、垂直同期信号ＶＤに基づいて、第Ｒ０行から第Ｒ３行の４行分の走査が行われる。具体的には、第Ｒ０行から第Ｒ２行の３行分の走査が、それぞれ、長さＨＳの１Ｈ期間において行われる。その後、第Ｒ３行の１行分の走査が、長さＨＬの１Ｈ期間において行われる。図３の例においては、さらに、同じ垂直同期信号ＶＤに基づいて、第Ｒ４行から第Ｒ１５行の走査も行われる。ここで、走査は、各々の行に属する画素からの信号読み出しを指す。

　図３に示すように、時刻ｔ０から時刻ｔ１までの期間Ｈ０において、第Ｒ０行に属する画素の読出しが行われる。時刻ｔ１から時刻ｔ２までの期間Ｈ１において、第Ｒ１行に属する画素の読出しが行われる。時刻ｔ２から時刻ｔ３までの期間Ｈ２において、第Ｒ２行に属する画素の読出しが行われる。期間Ｈ３のうち時刻ｔ３から時刻ｔｕ０までの期間において、第Ｒ３行に属する画素の読出しが行われる。第Ｒ０行から第Ｒ３行に属する画素の読み出しの間は、電圧供給回路３２によって対向電極１２に電圧Ｖ２が印加される。

　時刻ｔｕ０において、電圧供給回路３２から対向電極１２に印加される電圧Ｖｂが、電圧Ｖ２から電圧Ｖ１に変更される。その後、時刻ｔｄ０において、電圧Ｖｂは、再び電圧Ｖ２に切り替えられる。図３に示すように、時刻ｔｕ０および時刻ｔｄ０は、同じ期間Ｈ３に属する。時刻ｔｕ０は、第Ｒ３行に属する画素の信号読み出し期間の終了後の時刻である。時刻ｔｄ０は、第Ｒ４行に属する画素の信号読み出し期間の開始前の時刻である。

　電圧Ｖ２は、典型的には、画素電極１１と対向電極１２との間の電位差が０Ｖ以下となるような電圧である。以下、この電位差について、さらに説明する。上述のとおり、リセットトランジスタ２８をＯＮにすることにより、リセット電圧源３４から、リセット電圧線４４およびリセットトランジスタ２８を介して、電荷蓄積部４１にリセット電圧Ｖｒを供給できる。電荷蓄積部４１にリセット電圧Ｖｒを供給すると、画素電極１１の電圧も電圧Ｖｒにリセットされる。電圧Ｖ２を電圧Ｖｒと同じに設定することにより、画素電極１１の電圧が電圧Ｖｒにリセットされているときにおいて上記電位差を０Ｖにできる。上述のとおり、電圧Ｖｒは０Ｖであってもよい。

　光電変換層１５に印加されるバイアス電圧が０Ｖとなる状態において、光電変換層１５で発生した電荷はほとんど消失する。その理由は、光の照射によって生じた正および負の電荷のほとんどが速やかに再結合し、消滅してしまうためであると推測される。その一方で、高感度露光時に電荷蓄積部４１に蓄積された信号電荷は、画素のリセット動作が行われるまで失われることなく保持される。この信号電荷は、低感度露光状態および高感度露光状態の切り替えによって破棄されない。その結果、高感度露光期間と低感度露光期間とが繰り返されたとしても、各高感度露光時に蓄積された信号電荷は積分される。高感度露光時は、上記の例では、バイアス電圧が１０Ｖのときである。なお、低感度露光時に光電変換層１５に正のバイアス電圧が印加される場合は、低感度露光時にも信号電荷が蓄積される。このような場合には、高感度露光時に加え、低感度露光時に蓄積された信号電荷も積分される。

　第Ｒ４行から第Ｒ７行に属する画素の読み出しは、第Ｒ０行から第Ｒ３行に属する画素の読み出しと同様に行われる。具体的には、図３に示すように、時刻ｔ４から時刻ｔ５までの期間Ｈ４において、第Ｒ４行に属する画素の読出しが行われる。時刻ｔ５から時刻ｔ６までの期間Ｈ５において、第Ｒ５行に属する画素の読出しが行われる。時刻ｔ６から時刻ｔ７までの期間Ｈ６において、第Ｒ６行に属する画素の読出しが行われる。期間Ｈ７のうち時刻ｔ７から時刻ｔｕ１までの期間において、第Ｒ７行に属する画素の読出しが行われる。第Ｒ４行から第Ｒ７行に属する画素の読み出しの間は、電圧供給回路３２によって対向電極１２に電圧Ｖ２が印加される。期間Ｈ４、Ｈ５およびＨ６は、それぞれ、長さＨＳの１Ｈ期間である。期間Ｈ７は、長さＨＬの１Ｈ期間である。

　時刻ｔｕ１において、電圧供給回路３２から対向電極１２に印加される電圧Ｖｂが、電圧Ｖ２から電圧Ｖ１に変更される。その後、時刻ｔｄ１において、電圧Ｖｂは、再び電圧Ｖ２に切り替えられる。図３に示すように、時刻ｔｕ１および時刻ｔｄ１は、同じ期間Ｈ７に属する。時刻ｔｕ１は、第Ｒ７行に属する画素の信号読み出し期間の終了後の時刻である。時刻ｔｄ１は、第Ｒ８行に属する画素の信号読み出し期間の開始前の時刻である。

　第Ｒ８行から第Ｒ１１行に属する画素の読み出しも、第Ｒ０行から第Ｒ３行に属する画素の読み出しと同様に行われる。第Ｒ１２行から第Ｒ１５行に属する画素の読み出しも、第Ｒ０行から第Ｒ３行に属する画素の読み出しと同様に行われる。

　このように、図３の例では、４行分の走査期間を周期として、対向電極１２に印加される電圧Ｖｂが、電圧Ｖ２と電圧Ｖ１との間で切り替えられる。４行分の走査期間は、３つの長さＨＳと、１つの長さＨＬの合計に相当する。時刻ｔ０から時刻ｔ１６までの間に、４行分の走査期間に相当する周期が、４つ現れる。

　高感度露光期間は、電圧供給回路３２が、対向電極１２に印加する電圧を、電圧Ｖ２よりも大きい電圧Ｖ１に切り替えることによって開始される。低感度露光期間は、電圧供給回路３２が、対向電極１２に印加する電圧を、電圧Ｖ２に切り替えることによって開始される。

　具体的には、第Ｒ０行から第Ｒ３行に属する画素からの信号読み出しを行っている最中において、電圧供給回路３２によって、対向電極１２に印加される電圧Ｖｂが、低い電圧Ｖ２に維持される。これにより、低感度露光状態が維持される。第Ｒ３行に属する画素の読み出しの完了後に、電圧供給回路３２によって、電圧Ｖｂが、低い電圧Ｖ２から高い電圧Ｖ１に切り替わる。これにより、露光状態が、低感度露光状態から高感度露光状態に切り替わる。電圧Ｖｂが電圧Ｖ１である状態が所定期間維持される。その後、電圧供給回路３２によって、電圧Ｖｂが、電圧Ｖ１から電圧Ｖ２に再び切り替わる。

　より具体的には、上述のように、第Ｒ３行を走査する１Ｈ期間は、第Ｒ０行から第Ｒ２行を走査する１Ｈ期間より長い。その長い１Ｈ期間において、第Ｒ３行に属する画素の読み出しと、電圧Ｖｂの電圧Ｖ２から電圧Ｖ１への切り替えと、電圧Ｖｂの電圧Ｖ１から電圧Ｖ２への切り替えと、が行われる。

　第Ｒ４行から第Ｒ７行についても、第Ｒ０行から第Ｒ３行と同様に、画素の信号読み出しと、電圧Ｖｂの切り替えと、が行われる。第Ｒ８行から第Ｒ１１行についても、同様である。第Ｒ１２行から第Ｒ１５行についても、同様である。このように、４行単位で、画素の信号読み出しと、電圧Ｖｂの切り替えと、が行われる。

　本実施形態の技術は、以下のように表現できる。撮像装置１００は、画素アレイＰＡを備える。１つのフレームにおいて、第１期間と第３期間と第２期間とがこの順に現れる。第１期間において、画素アレイＰＡにおける第１の少なくとも１つの行の、画素信号読み出しが行われる。第２期間において、画素アレイＰＡにおける第２の少なくとも１つの行の、画素信号読み出しが行われる。第１の少なくとも１つの行および第２の少なくとも１つの行の少なくとも一方は、画素アレイＰＡにおける２つの行を含む。第３期間において、画素アレイＰＡのいずれの行の画素信号読み出しも行われない。第１期間および第２期間は、高感度露光期間および低感度露光期間の一方である。第３期間は、高感度露光期間および低感度露光期間の他方である。なお、第１の少なくとも１つの行と、第２の少なくとも１つの行とは、互いに重複していない。上記１つのフレームの期間の長さは、図３の例では、ある行における、画素信号読み出しの開始時点から次の画素信号読み出しの開始時点までの期間の長さと同じである。具体的には、図３の例では、上記１つのフレームの期間の長さは、時刻ｔ０からｔ１６までの期間の長さである。この例では、駆動部が、第１期間、第２期間および第３期間を設定し、画素信号読み出しのタイミングを設定する。

　具体的に、図３の例では、時刻ｔ０から時刻ｔｕ０までの期間が、第１期間に対応し得る。時刻ｔｕ０から時刻ｔｄ０までの期間が、第３期間に対応し得る。時刻ｔｄ０から時刻ｔｕ１までの期間が、第２期間に対応し得る。第Ｒ０行、第Ｒ１行、第Ｒ２行および第Ｒ３行の組み合わせが、第１の少なくとも１つの行に対応し得る。第Ｒ４行、第Ｒ５行、第Ｒ６行および第Ｒ７行の組み合わせが、第２の少なくとも１つの行に対応し得る。第１期間および第２期間は、低感度露光期間である。第３期間は、高感度露光期間である。第１期間と第３期間とは、互いに隣り合っている。第３期間と第２期間とは、互いに隣り合っている。

　別の捉え方をすると、図３の例において、時刻ｔｄ０から時刻ｔｕ１までの期間が、第１期間に対応し得る。この期間は、低感度露光期間である。この第１期間に続く高感度露光期間が、第３期間に対応し得る。この第３期間に続く低感度露光期間が、第２期間に対応し得る。第Ｒ４行、第Ｒ５行、第Ｒ６行および第Ｒ７行の組み合わせが、第１の少なくとも１つの行に対応し得る。第Ｒ８行、第Ｒ９行、第Ｒ１０行および第Ｒ１１行の組み合わせが、第２の少なくとも１つの行に対応し得る。種々の捉え方があり得る点は、他の実施形態についても同様である。

　上記本実施形態の技術は、フレームレートを確保しつつ良好な画像を得るのに適している。以下、この点について説明する。

　図５から９の上段は、対向電極１２に印加される電圧Ｖｂの時間変化を表す。下段の各長方形は、画素信号読み出しがなされていることを表す。

　図５の例では、本実施形態と同様、低感度露光期間と高感度露光期間とを跨ぐ期間に画素信号読み出しがなされる画素アレイＰＡの行は存在しない。このことは、後述の参考実施形態で説明するように、良好な画像を得る観点から有利である。

　しかし、本発明者らの検討によれば、図５の例には、良好な画像を得る観点から、改善の余地がある。具体的には、図５の例では、低感度露光期間と高感度露光期間の両方において、画素信号読み出しがなされている。この場合、低感度露光期間に画素信号読み出しを行う画素アレイＰＡの行と、高感度露光期間に行う画素アレイＰＡの行との間に出力レベル差が発生し得る。そして、出力レベル差により、像に、周期的な横縞が現れ得る。

　図６の例では、高感度露光期間において、画素信号読み出しはなされていない。一方、低感度露光期間において、画素信号読み出しがなされている。このようにすれば、周期的な横縞の出現を防止でき、良好な画像を確保し易い。

　ここで、本発明者らは、フレームレートを確保することも考えた。図６の例において、フレームレートを確保するには、各高感度露光期間を短くすることが考えられる。しかし、そのようにすると、以下の理由で、良好な画像が得られない場合がある。

　図８に示すように、電圧供給回路３２によって、対向電極１２の電圧Ｖｂを、電圧Ｖｓｅｔのようにパルス状に変化させようとしたとする。そのように電圧供給回路３２を動作させても、現実には、ＲＣ時定数による遅延が原因で、電圧Ｖｂはシャープに変化できない。図８の電圧Ｖｒｅａｌは、現実の電圧Ｖｂを示している。図８では、電圧Ｖｒｅａｌが電圧Ｖｓｅｔに十分に近いレベルまで高まる前に、高感度露光期間が終了している。この場合、感度不足が原因で、良好な画像が得られないおそれがある。

　低感度露光期間ではなく高感度露光期間に画素信号読み出しを行い、低感度露光期間を短くする場合も、ＲＣ時定数による問題は発生し得る。具体的には、低感度露光期間において、電圧Ｖｒｅａｌが十分に低いレベルまで下がる前に、低感度露光期間が終了するおそれがある。その場合、感度過剰が原因で、良好な画像が得られないおそれがある。

　図８を参照して説明した感度不足の問題は、図７および図９に示すように、高感度露光期間を長くすることにより解決するようにも思われる。しかし、図７および９では、高感度露光期間が長いが故に隣接する低感度露光期間の間のインターバルが長く、しかも１つの低感度露光期間につき１行分の読み出ししかなされていない。このため、フレームレートを確保し難い。

　一方、上記本実施形態の技術では、第１期間および第２期間において画素信号読み出しが行われ、第３期間において画素信号読み出しが行われない。このため、周期的な横縞の出現を防止でき、良好な画像を確保し易い。さらに、第１の少なくとも１つの行および第２の少なくとも１つの行の少なくとも一方は、画素アレイＰＡにおける２つの行を含む。このため、フレームレートを確保し易い。以上の理由で、本実施形態の技術は、フレームレートを確保しつつ良好な画像を得るのに適している。

　図３の例では、第１の少なくとも１つの行および第２の少なくとも１つの行の両方が、画素アレイＰＡにおける２つの行を含む。このことは、フレームレートを確保する観点から有利である。なお、第１の少なくとも１つの行に含まれた２つの行と、第２の少なくとも１つの行に含まれた２つの行は、互いに重複していない。

　第１の少なくとも１つの行が画素アレイＰＡにおける２つの行を含む場合、典型的には、その２つの行は、互いに隣り合っている。ただし、そのことは必須ではない。第１の少なくとも１つの行の数が複数である場合、その複数の行の全てが、他の行を介在させることなく連続して並んでいてもよい。ただし、そのことは必須ではない。

　第２の少なくとも１つの行が画素アレイＰＡにおける２つの行を含む場合、典型的には、その２つの行は、互いに隣り合っている。ただし、そのことは必須ではない。第２の少なくとも１つの行の数が複数である場合、その複数の行の全てが、他の行を介在させることなく連続して並んでいてもよい。ただし、そのことは必須ではない。

　第１の少なくとも１つの行および第２の少なくとも１つの行は、互いに隣り合っていてもよく、互いに隣り合っていなくてもよい。

　上述のとおり、本実施形態では、１つのフレームにおいて、第１期間と第３期間と第２期間とがこの順に現れる。第Ｘ期間を第１期間または第２期間と定義したとき、１つのフレームにおいて、第Ｘ期間と第３期間とが交互に繰り返されてもよい。１つのフレームは、この繰り返しのみによって構成されていてもよい。

　第１の少なくとも１つの行の数が複数である場合、その数は、例えば１０行以上１０００行以下であり、具体的には３０行以上３００行以下であり得る。第２の少なくとも１つの行の数が複数である場合、その数は、例えば１０行以上１０００行以下であり、具体的には３０行以上３００行以下であり得る。

　上述の説明から理解されるように、本実施形態では、１つのフレームにおいて、高感度露光期間が、複数領域に分散されている。そして、各高感度露光期間における撮像データが重畳された画像が得られる。このようにすれば、１フレーム期間中の特定の領域に高感度露光期間が偏り難く、１フレーム期間の全体にわたる情報を取得し易い。このため、１つのフレームにおいて高感度露光期間を１領域にまとめる場合に比べ、時間的に変化する被写体を良好に撮像し易い。例えば、ＬＥＤ等の点滅する被写体を良好に撮像し易い。具体的には、高感度露光期間を１領域にまとめると、被写体が光るタイミングが高感度露光期間内に訪れないことがある。これに対し、高感度露光期間を複数領域に分散させると、そのような事態が発生し難いため、点滅する被写体を撮像し易い。

　図３の例では、第１の少なくとも１つの行を構成する行の数と、第２の少なくとも１つの行を構成する行の数は、同じである。このようにすることは、時間的に変化する被写体を良好に撮像する観点から有利である。具体的には、画素信号読み出しのタイミングを均等に分散させ易い。このため、第１期間の長さと第２期間の長さを均等にし易い。これにより、高感度露光期間を均等に分散させ易い。このことは、上述の理由で、時間的に変化する被写体を良好に撮像する観点から有利である。なお、図３の例では、具体的には、第１の少なくとも１つの行を構成する行の数は、４つである。第２の少なくとも１つの行を構成する行の数は、４つである。

　図３の例では、第１期間および第２期間は、低感度露光期間である。第３期間は、高感度露光期間である。これらの期間をこのように設定することは、低い感度での撮像を行う場合に適している。このことについて、図１０および１１を参照しながら説明する。図１０および１１において、画素信号読み出しの群（図１０および１１の例では、４つの群）が構成する期間を期間Ｔｇとする。図１１のように第１期間、第２期間および第３期間を上記とは反対に設定することを考える。その場合、感度を低くするために長い低感度露光期間および短い高感度露光期間を採用すると、高感度露光期間から期間Ｔｇがはみ出し易くなる。このはみ出しは、良好な画像を得る観点から不利である。一方、図１０では、図３と同様、第１期間および第２期間は低感度露光期間であり、第３期間は高感度露光期間である。この場合、感度を低くするために長い低感度露光期間および短い高感度露光期間を採用すると、低感度露光期間から期間Ｔｇがはみ出し難くなる。このことから、各画素信号読み出しのタイミングを固定する（つまり、フレームレートを固定する）場合、図１１の例に比べて図１０の例の方が、低い感度を確保しつつ上記はみ出しによる画像劣化を防ぎ易いことが理解される。

　本開示は、各画素信号読み出しのタイミングを変化させる形態を排除しない。各画素信号読み出しの間のインターバルを長くすることは可能である。その場合、図１１のように第１期間および第２期間を高感度露光期間に設定し第３期間を低感度露光期間に設定しても、上記のはみ出しを発生させることなく低い感度を得ることができる。具体的には、長いインターバルを採用し、その長いインターバル内に長い低感度露光期間を収めることにより、上記のはみ出しを発生させることなく低い感度を得ることができる。しかし、インターバルを長くすると、フレームレートを確保し難い。このため、各画素信号読み出しのタイミングを変化させる形態を考慮しても、図１１の例に比べ、図１０の例は、低い感度を得る観点から有利である。

　１つのフレームにおいて、高感度露光期間の総期間は、低感度露光期間の総期間未満であってもよい。このようにすれば、低い感度での撮像を行い易い。なお、この特徴は、他の実施形態にも適用可能である。

　撮像装置１００は、ローリングシャッタ方式で動作する制御モードを含んでいてもよい。ここで、ローリングシャッタ方式とは、画素アレイＰＡの行ごとに、画素信号読み出しを順次に行う方式である。また、ローリングシャッタ方式では、画素アレイＰＡの行ごとに、高感度露光期間が順次に設定される。図３の「１つのフレーム」は、撮像装置１００がローリングシャッタ方式で動作しているときのフレームであってもよい。この点は、他の図についても同様である。

　図１および２の例では、撮像装置１００は、半導体基板２０と、光電変換部１３と、を備える。光電変換部１３は、光電変換層１５と、第１電極１１と、第２電極１２と、を備える。半導体基板２０と、第１電極１１と、光電変換層１５と、第２電極１２とは、この順に積層されている。このような積層構造によれば、感度の調整が容易な撮像素子を実現できる。第１電極１１は、画素電極１１に対応する。第２電極１２は、対向電極１２に対応する。具体的には、第１電極１１および第２電極１２は、それぞれ、光電変換層１５に接している。

　図１および２の例では、撮像装置１００は、第１電圧供給回路３２を備える。第１電圧供給回路３２は、高感度露光期間において、第２電極１２の電圧Ｖｂを第１電圧へと制御する。第１電圧供給回路３２は、低感度露光期間において、第２電極１２の電圧Ｖｂを第２電圧へと制御する。第１電圧と第２電圧とは互いに異なる。このように第２電極１２の電圧を制御すると、感度を調整できる。第１電圧または第２電圧へと制御するという表現は、目標到達電圧が第１電圧または第２電圧であることを意とした表現である。この表現は、第２電極１２の電圧Ｖｂが第１電圧または第２電圧に瞬時に到達する態様に限定して解釈されるべきではない。この表現は、第２電極１２の電圧Ｖｂが時定数等の影響により第１電圧または第２電圧に時間をかけて到達する態様を含む。この点は、後述の第３電圧または第４電圧へと制御するという表現についても同様である。図１から３の例では、第１電圧は、電圧Ｖ１に対応する。第２電圧は、電圧Ｖ２に対応する。

　図１および図２の例では、撮像装置は正孔を画素電極１１に集める。このため、第１電圧を、第２電圧よりも大きくしている。しかし、上述のように、撮像装置を、正孔ではなく電子を画素電極１１に集めるように構成することもできる。その場合、第１電圧を、第２電圧よりも小さくすることができる。

　撮像装置１００は、Ｒ成分およびＣ成分であって、第３期間の開始時点からＲ成分およびＣ成分によって定まる時定数に従って第２電極１２の電圧を変化させるＲ成分およびＣ成分を有し得る。第３期間は、例えば、時定数の２倍以上である。このようにすれば、第３期間において、時定数の存在を考慮しても、第２電極の電圧を想定値に十分近づけることができる。このことは、所望の感度を得る観点から有利である。第３期間は、時定数の３倍以上であってもよい。第３期間は、例えば、２０μｓ以上である。第３期間は、例えば、時定数の３０倍以下である。第３期間は、例えば、３００μｓ以下である。Ｒ成分は、抵抗成分である。Ｃ成分は、容量成分である。

　同様に、第１期間の開始時点から、上記時定数に従って、第２電極１２の電圧は変化する。第１期間は、時定数の２倍以上または３倍以上であってもよい。第１期間は、２０μｓ以上であってもよい。第１期間は、時定数の３０倍以下であってもよい。第１期間は、３００μｓ以下であってもよい。

　同様に、第２期間の開始時点から、上記時定数に従って、第２電極１２の電圧は変化する。第２期間は、時定数の２倍以上または３倍以上であってもよい。第２期間は、２０μｓ以上であってもよい。第２期間は、時定数の３０倍以下であってもよい。第２期間は、３００μｓ以下であってもよい。

　上記のＲ成分は、第２電極１２の抵抗を含み得る。具体的には、上記のＲ成分は、第２電極１２の抵抗と、光電変換層１５の抵抗と、を含み得る。より具体的には、第２電極１２への電圧供給源を電源ＰＳと定義し、電源ＰＳにおける第２電極１２への電圧出力部を第１端と定義し、光電変換層１５と第１電極１１の境界を第２端と定義したとき、上記のＲ成分は、第１端から第２端までの電気経路を構成する要素の合成抵抗であり得る。なお、Ｒ成分がある要素の抵抗Ｒ１を含むとは、当該Ｒ成分がＲ１である場合を含む概念である。また、Ｒ成分がある要素の抵抗Ｒ１を含むとは、抵抗Ｒ１のこの要素と抵抗Ｒ２の他の要素が直列接続されており当該Ｒ成分がＲ１＋Ｒ２である場合、この要素と抵抗Ｒ２の他の要素が並列接続されており当該Ｒ成分がＲ１Ｒ２／（Ｒ１＋Ｒ２）である場合等、当該Ｒ成分が複数の抵抗の合成抵抗である場合一般を含む概念である。

　上記のＣ成分は、光電変換層１５の容量を含み得る。具体的には、上記のＣ成分は、第２電極１２の容量と、光電変換層１５の容量と、を含み得る。より具体的には、第２電極１２への電圧供給源を電源ＰＳと定義し、電源ＰＳにおける第２電極１２への電圧出力部を第１端と定義し、光電変換層１５と第１電極１１の境界を第２端と定義したとき、上記のＣ成分は、第１端から第２端までの電気経路を構成する要素の合成容量であり得る。なお、Ｃ成分がある要素の容量Ｃ１を含むとは、当該Ｃ成分がＣ１である場合を含む概念である。また、Ｃ成分がある要素の容量Ｃ１を含むとは、容量Ｃ１のこの要素と容量Ｃ２の他の要素が並列接続されており当該Ｃ成分がＣ１＋Ｃ２である場合、この要素と容量Ｃ２の他の要素が直列接続されており当該Ｃ成分がＣ１Ｃ２／（Ｃ１＋Ｃ２）である場合等、当該Ｃ成分が複数の容量の合成容量である場合一般を含む概念である。

　上述のように、本実施形態では、第１期間において、画素アレイＰＡにおける第１の少なくとも１つの行の、画素信号読み出しが行われる。第２期間において、画素アレイＰＡにおける第２の少なくとも１つの行の、画素信号読み出しが行われる。第１の少なくとも１つの行および第２の少なくとも１つの行の少なくとも一方は、画素アレイＰＡにおける２つの行を含む。第３期間において、画素アレイＰＡのいずれの行の画素信号読み出しも行われない。第１期間および第２期間は、高感度露光期間および低感度露光期間の一方である。第３期間は、高感度露光期間および低感度露光期間の他方である。これらが維持されるように、デューティ比が変更されてもよい。これらとともに、本実施形態の他の特徴が維持されるように、デューティ比が変更されてもよい。ここで、デューティ比は、１つのフレームの期間に対する、該１つのフレームにおける高感度露光期間の総期間の比率を指す。デューティ比の変更により、感度を調整できる。

　具体的には、上記のデューティ比の変更により、電子ＮＤ（Ｎｅｕｔｒａｌ　Ｄｅｎｓｉｔｙ）制御が実現される。電子ＮＤ制御は、撮像素子の感度の電気的な制御を指す。電子ＮＤ制御は、高感度露光期間における画素電極１１と対向電極１２との間の電位差の大きさを調整することによっても実現できる。以下、これら２通りの電子ＮＤ制御について説明する。

　まず、画素電極１１と対向電極１２との間の電位差の大きさの調整による電子ＮＤ制御について説明する。

　先の説明から理解されるように、本実施形態によれば、画素電極１１の電位に対する対向電極１２の電位を制御できる。これにより、光電変換によって光電変換層１５内に生じた正孔－電子対のうち、正孔および電子のいずれか一方を、画素電極１１に収集できる。単位時間当たりに収集される信号電荷量は、画素電極１１と対向電極１２との間の電位差に応じて変化する。この電位差を変化させることで、電子ＮＤ制御を実現できる。

　図１２に、画素電極１１と対向電極１２との間の電位差に対する、光電変換層１５の受光感度の変化の一例を示す。図１２の横軸は、画素電極１１と対向電極１２との間の電位差を示している。図１２の縦軸は、光電変換層１５の規格化感度を示している。ここで、規格化感度は、画素電極１１と対向電極１２の電位差が１０Ｖであるときの感度を１．０として規格化した値である。

　図１２は、画素電極１１と対向電極１２の間の電位差を調整することで、光電変換層１５の受光感度を調整できることを示している。具体的には、図１２において、「ＮＤ２」は、撮像素子への入射光量を半分に減光するＮＤ２フィルタに対応する規格化感度を表している。「ＮＤ４」は、撮像素子への入射光量を４分の１に減光するＮＤ４フィルタに対応する規格化感度を表している。「ＮＤ８」は、撮像素子への入射光量を８分の１に減光するＮＤ８フィルタに対応する規格化感度を表している。ＮＤ２フィルタに対応する規格化感度は、１．０の半分の０．５である。ＮＤ４フィルタに対応する規格化感度は、１．０の４分の１の０．２５である。ＮＤ８フィルタに対応する規格化感度は、１．０の８分の１の０．１２５である。これらの規格化感度は、画素電極１１と対向電極１２の間の電位差を調整し、光電変換層１５に印加される電界を調整することにより調整できる。

　このように、所望のＮＤ機能に相当する受光感度に対応する電位差を、画素電極１１と対向電極１２の間に与えることができる。これにより、光電変換層１５を電子ＮＤフィルタとして機能させることができ、電子ＮＤ制御を実現できる。

　画素電極１１と対向電極１２との間の電位差の大きさの調整による電子ＮＤ制御の例を、図１３に示す。図１３の例では、撮像装置１００は、高感度露光期間において、第２電極１２の電圧Ｖｂを第１電圧Ｖ１へと制御する。撮像装置１００は、第１電圧Ｖ１として第１駆動電圧Ｖｍを用いる第１駆動と、第１電圧Ｖ１として第２駆動電圧Ｖｎを用いる第２駆動と、を行う。第１駆動電圧と第２駆動電圧とは互いに異なる。図１３の例は、上述の積層構造により実現可能である。

　次に、デューティ比の変更による電子ＮＤ制御について説明する。

　画素電極１１と対向電極１２との間の電位差を、相対的に大きい第１の値と、相対的に小さい第２の値の２種類から選択することを考える。このような選択がなされる場合、第１の値および第２の値を固定する場合であっても、感度の調整は可能である。第１の値の期間と第２の値の期間の合計に対する第１の値の期間の比率を変更することにより、感度を調整できる。

　特に限定されないが、第１の値として、光電変換層１５の規格化感度が１．０となる電位差を用いることができる。この電位差は、上記の例では、１０Ｖである。第２の値として、光電変換層１５の規格化感度が０．０となる電位差を用いることができる。この電位差は、上記の例では、０Ｖである。

　図１２の例では、画素電極１１と対向電極１２との間の電位差に対して、光電変換層１５の受光感度が、非線形的に変化している。このような場合であっても、デューティ比の変更による電子ＮＤ制御によれば、デューティ比に対して受光感度を線形的に変化させることができる。このため、感度の調整が簡単である。ただし、このような場合であっても、画素電極１１と対向電極１２との間の電位差の大きさの調整による電子ＮＤ制御は実現可能である。例えば、電位差と受光感度との関係を示す関数を記憶させる記憶部を用いることによって、実現可能である。

　図３の例においては、デューティ比は、（ｔｄ１－ｔｕ１）／（３×ＨＳ＋ＨＬ）である。このデューティ比によれば、デューティ比が１である場合に比べ、撮像感度は、（ｔｄ１－ｔｕ１）／（３×ＨＳ＋ＨＬ）倍に低下する。図３の例では、このような倍率で感度を低下させる電子ＮＤの効果が得られている。

　図３の例においては、対向電極１２に印加する電圧Ｖｂを電圧Ｖ１に設定する時間幅を調整できる。具体的には、時刻ｔｕ０から時刻ｔｄ０までの時間幅を調整できる。このような調整により、露光時間を調整でき、受光感度を調整できる。

　（周期が８行の例）
　図３の例では、４行分の走査期間を周期として、対向電極１２に印加される電圧Ｖｂが、電圧Ｖ２と電圧Ｖ１との間で切り替えられる。他の周期も採用され得る。以下、図１４を参照しつつ、８行分の走査期間を周期として電圧Ｖｂが切り替える例について、説明する。

　図１４の例では、時刻ｔ０から時刻ｔ１までの期間Ｈ０において、第Ｒ０行に属する画素の読出しが行われる。時刻ｔ１から時刻ｔ２までの期間Ｈ１において、第Ｒ１行に属する画素の読出しが行われる。時刻ｔ２から時刻ｔ３までの期間Ｈ２において、第Ｒ２行に属する画素の読出しが行われる。時刻ｔ３から時刻ｔ４までの期間Ｈ３において、第Ｒ３行に属する画素の読出しが行われる。時刻ｔ４から時刻ｔ５までの期間Ｈ４において、第Ｒ４行に属する画素の読出しが行われる。時刻ｔ５から時刻ｔ６までの期間Ｈ５において、第Ｒ５行に属する画素の読出しが行われる。時刻ｔ６から時刻ｔ７までの期間Ｈ６において、第Ｒ６行に属する画素の読出しが行われる。期間Ｈ７のうち時刻ｔ７から時刻ｔｕ０までの期間において、第Ｒ３行に属する画素の読出しが行われる。第Ｒ０行から第Ｒ７行に属する画素の読み出しの間は、電圧供給回路３２によって対向電極１２に電圧Ｖ２が印加される。期間Ｈ０、Ｈ１、Ｈ２、Ｈ３、Ｈ４、Ｈ５およびＨ６は、それぞれ、長さＨＳの１Ｈ期間である。期間Ｈ７は、長さＨＬの１Ｈ期間である。

　時刻ｔｕ０において、電圧供給回路３２から対向電極１２に印加される電圧Ｖｂが、電圧Ｖ２から電圧Ｖ１に変更される。その後、時刻ｔｄ０において、電圧Ｖｂは、再び電圧Ｖ２に切り替えられる。図１４に示すように、時刻ｔｕ０および時刻ｔｄ０は、同じ期間Ｈ７に属する。時刻ｔｕ０は、第Ｒ７行に属する画素の信号読み出し期間の終了後の時刻である。時刻ｔｄ０は、第Ｒ８行に属する画素の信号読み出し期間の開始前の時刻である。

　第Ｒ８行から第Ｒ１５行に属する画素の読み出しは、第Ｒ０行から第Ｒ７行に属する画素の読み出しと同様に行われる。

　このように、図１４の例では、８行分の走査期間を周期として、対向電極１２に印加される電圧Ｖｂが、電圧Ｖ１と電圧Ｖ２との間で切り替えられる。８行分の走査期間は、７つの長さＨＳと、１つの長さＨＬの合計に相当する。時刻ｔ０から時刻ｔ１６までの間に、８行分の走査期間に相当する周期が、２つ現れる。

　図１４の例では、第Ｒ０行から第Ｒ７行に属する画素からの信号読み出しを行っている最中において、電圧供給回路３２によって、対向電極１２に印加される電圧Ｖｂが、低い電圧Ｖ２に維持される。これにより、低感度露光状態が維持される。第Ｒ７行に属する画素の読み出しの完了後に、電圧供給回路３２によって、電圧Ｖｂが、低い電圧Ｖ２から高い電圧Ｖ１に切り替わる。これにより、露光状態が、低感度露光状態から高感度露光状態に切り替わる。電圧Ｖｂが電圧Ｖ１である状態が所定期間維持される。その後、電圧供給回路３２によって、電圧Ｖｂが、電圧Ｖ１から電圧Ｖ２に再び切り替わる。

　より具体的には、上述のように、第Ｒ７行を走査する１Ｈ期間は、第Ｒ０行から第Ｒ６行を走査する１Ｈ期間より長い。その長い１Ｈ期間において、第Ｒ７行に属する画素の読み出しと、電圧Ｖｂの電圧Ｖ２から電圧Ｖ１への切り替えと、電圧Ｖｂの電圧Ｖ１から電圧Ｖ２への切り替えと、が行われる。

　第Ｒ８行から第Ｒ１５行についても、第Ｒ０行から第Ｒ７行と同様に、画素の信号読み出しと、電圧Ｖｂの切り替えと、が行われる。このように、８行単位で、画素の信号読み出しと、電圧Ｖｂの切り替えと、が行われる。

　図３の例に比べ、図１４の例では、個々の高感度露光期間が長い。このため、図３の例に比べ、図１４の例によれば、図８を参照して説明した感度不足の問題が発生し難い。

　一方、図１４の例に比べ、図３の例では、高感度露光期間が多くの領域に分散している。このため、図１４の例に比べ、図３の例によれば、時間的に変化する被写体を良好に撮像し易い。

　ある１フレーム期間と別の１フレーム期間とで、高感度露光期間が現れる数を変更することもできる。別の言い方をすると、ある１フレーム期間と別の１フレーム期間とで、電圧ＶｂがＶ１に維持される期間の数を変更することもできる。例えば、図１５の例では、時刻ｔｖ０から時刻ｔｖ１までの１フレーム期間において、電圧ＶｂがＶ１に維持される期間が３つ存在する。このため、この１フレーム期間において、３つの高感度露光期間が現れている。一方、時刻ｔｖ１から時刻ｔｖ２までの１フレーム期間において、電圧ＶｂがＶ１に維持される期間が１つ存在する。このため、この１フレーム期間において、１つの高感度露光期間が現れている。

　図１５の例では、時刻ｔｖ１から時刻ｔｖ２までの１フレーム期間において、第Ｒ３行に属する画素から読み出される画素信号は、図１５の期間（Ａ）に当該画素に蓄積された電荷に応じた信号である。この期間（Ａ）は、第Ｒ３行の画素の電荷蓄積期間である。また、同じ１フレーム期間において、第Ｒ７行に属する画素から読み出される画素信号は、図１５の期間（Ｂ）に当該画素に蓄積された電荷に応じた信号である。この期間（Ｂ）は、第Ｒ７行の画素の電荷蓄積期間である。

　図１５において、期間（Ａ）には３つの高感度露光期間が現れており、一方で、期間（Ｂ）には２つの高感度露光期間が現れている。このように、第Ｒ３行と第Ｒ７行とでは、電荷蓄積期間において高感度露光期間が現れる回数が相違する。しかし、この相違があっても、同一画面中において画素アレイＰＡの行ごとの感度の不均一が発生するのを抑えることができる。

　具体的には、画素アレイＰＡの各行について、画素の出力信号にゲインをかけることができる。より具体的には、画素の出力信号に、蓄積期間Ｔａに対する高感度露光期間の総期間Ｔｔの比Ｔｔ／Ｔａに応じたゲインをかけることができる。さらに具体的には、画素の出力信号に、比Ｔｔ／Ｔａに反比例するゲインをかけることができる。このようにゲインをかけることにより、行ごとの感度の不均一を抑制するための出力信号の補正が実現される。

　図１５の例では、第Ｒ３行に関する上記議論と同様の議論が、第Ｒ０行～第Ｒ２行についても成立する。第Ｒ７行に関する上記議論と同様の議論が、第Ｒ４行～第Ｒ６行および第Ｒ８行～第Ｒ１１行についても成立する。

　具体的には、図１５の例では、例えば、第Ｒ０行～第Ｒ３行に属する画素の出力信号には１倍のゲインをかけ、第Ｒ４行～第Ｒ１１行に属する画素の出力信号には３／２倍のゲインをかけることができる。

　（実施形態２）
　以下、実施形態２について説明する。実施形態２においては、実施形態１と同様の内容については、説明を省略することがある。

　図１６は、実施形態２に係る撮像装置における動作の一例を示すタイミングチャートである。図３と図１６を比較することにより理解されるように、実施形態２では、高感度露光期間において、画素信号の読み出しがなされる。

　具体的には、図１６に示すように、時刻ｔ０から時刻ｔ１までの期間Ｈ０において、第Ｒ０行に属する画素の読出しが行われる。時刻ｔ１から時刻ｔ２までの期間Ｈ１において、第Ｒ１行に属する画素の読出しが行われる。時刻ｔ２から時刻ｔ３までの期間Ｈ２において、第Ｒ２行に属する画素の読出しが行われる。期間Ｈ３のうち時刻ｔ３から時刻ｔｕ０までの期間において、第Ｒ３行に属する画素の読出しが行われる。第Ｒ０行から第Ｒ３行に属する画素の読み出しの間は、電圧供給回路３２によって対向電極１２に電圧Ｖ１が印加される。なお、シールド電極１７には、実施形態１と同様に、電圧供給回路３５によって所定の電圧Ｖｓが印加されている。期間Ｈ０、Ｈ１およびＨ２は、それぞれ、長さＨＳの１Ｈ期間である。期間Ｈ３は、長さＨＬの１Ｈ期間である。

　時刻ｔｕ０において、電圧供給回路３２から対向電極１２に印加される電圧Ｖｂが、電圧Ｖ１から電圧Ｖ２に変更される。その後、時刻ｔ４において、電圧Ｖｂは、再び電圧Ｖ１に切り替えられる。時刻ｔｕ０は、第Ｒ３行に属する画素の信号読み出し期間の終了後の時刻である。

　第Ｒ４行から第Ｒ７行に属する画素の読み出しは、第Ｒ０行から第Ｒ３行に属する画素の読み出しと同様に行われる。具体的には、図１６に示すように、時刻ｔ４から時刻ｔ５までの期間Ｈ４において、第Ｒ４行に属する画素の読出しが行われる。時刻ｔ５から時刻ｔ６までの期間Ｈ５において、第Ｒ５行に属する画素の読出しが行われる。時刻ｔ６から時刻ｔ７までの期間Ｈ６において、第Ｒ６行に属する画素の読出しが行われる。期間Ｈ７のうち時刻ｔ７から時刻ｔｕ１までの期間において、第Ｒ７行に属する画素の読出しが行われる。第Ｒ４行から第Ｒ７行に属する画素の読み出しの間は、電圧供給回路３２によって対向電極１２に電圧Ｖ１が印加される。期間Ｈ４、Ｈ５およびＨ６は、それぞれ、長さＨＳの１Ｈ期間である。期間Ｈ７は、長さＨＬの１Ｈ期間である。

　時刻ｔｕ１において、電圧供給回路３２から対向電極１２に印加される電圧Ｖｂが、電圧Ｖ１から電圧Ｖ２に変更される。その後、時刻ｔ８において、電圧Ｖｂは、再び電圧Ｖ１に切り替えられる。時刻ｔｕ１は、第Ｒ７行に属する画素の信号読み出し期間の終了後の時刻である。

　このように、図１６の例では、４行分の走査期間を周期として、対向電極１２に印加される電圧Ｖｂが、電圧Ｖ１と電圧Ｖ２との間で切り替えられる。４行分の走査期間は、３つの長さＨＳと、１つの長さＨＬの合計に相当する。時刻ｔ０から時刻ｔ１６までの間に、４行分の走査期間に相当する周期が、４つ現れる。

　図１６の例では、第Ｒ０行から第Ｒ３行に属する画素からの信号読み出しを行っている最中において、電圧供給回路３２によって、対向電極１２に印加される電圧Ｖｂが、高い電圧Ｖ１に維持される。これにより、高感度露光状態が維持される。第Ｒ３行に属する画素の読み出しの完了後に、電圧供給回路３２によって、電圧Ｖｂが、高い電圧Ｖ１から低い電圧Ｖ２に切り替わる。これにより、露光状態が、高感度露光状態から低感度露光状態に切り替わる。電圧Ｖｂが電圧Ｖ２である状態が所定期間維持される。その後、電圧供給回路３２によって、電圧Ｖｂが、電圧Ｖ２から電圧Ｖ１に再び切り替わる。

　より具体的には、上述のように、第Ｒ３行を走査する１Ｈ期間は、第Ｒ０行から第Ｒ２行を走査する１Ｈ期間より長い。その長い１Ｈ期間において、第Ｒ３行に属する画素の読み出しと、電圧Ｖｂの電圧Ｖ１から電圧Ｖ２への切り替えと、電圧Ｖｂの電圧Ｖ２から電圧Ｖ１への切り替えと、が行われる。

　実施形態２の技術も、以下のように表現できる。撮像装置１００は、画素アレイＰＡを備える。１つのフレームにおいて、第１期間と第３期間と第２期間とがこの順に現れる。第１期間において、画素アレイＰＡにおける第１の少なくとも１つの行の、画素信号読み出しが行われる。第２期間において、画素アレイＰＡにおける第２の少なくとも１つの行の、画素信号読み出しが行われる。第１の少なくとも１つの行および第２の少なくとも１つの行の少なくとも一方は、画素アレイＰＡにおける２つの行を含む。第３期間において、画素アレイＰＡのいずれの行の画素信号読み出しも行われない。第１期間および第２期間は、高感度露光期間および低感度露光期間の一方である。第３期間は、高感度露光期間および低感度露光期間の他方である。

　具体的に、図１６の例では、時刻ｔ０から時刻ｔｕ０までの期間が、第１期間に対応し得る。時刻ｔｕ０から時刻ｔ４までの期間が、第３期間に対応し得る。時刻ｔ４から時刻ｔｕ１までの期間が、第２期間に対応し得る。第Ｒ０行、第Ｒ１行、第Ｒ２行および第Ｒ３行の組み合わせが、第１の少なくとも１つの行に対応し得る。第Ｒ４行、第Ｒ５行、第Ｒ６行および第Ｒ７行の組み合わせが、第２の少なくとも１つの行に対応し得る。第１期間および第２期間は、高感度露光期間である。第３期間は、低感度露光期間である。具体的には、第１期間と第３期間とは、互いに隣り合っている。第３期間と第２期間とは、互いに隣り合っている。

　実施形態１で図５から９を参照して説明した理由と同じ理由で、実施形態２の技術は、フレームレートを確保しつつ良好な画像を得るのに適している。

　図１６の例では、第１期間および第２期間は、高感度露光期間である。第３期間は、低感度露光期間である。これらの期間をこのように設定することは、高い感度での撮像を行う場合に適している。図１０のように第１期間、第２期間および第３期間を上記とは反対に設定することを考える。その場合、感度を高くするために短い低感度露光期間および長い高感度露光期間を採用すると、低感度露光期間から期間Ｔｇがはみ出し易くなる。このはみ出しは、良好な画像を得る観点から不利である。一方、図１１では、図１６と同様、第１期間および第２期間は高感度露光期間であり、第３期間は低感度露光期間である。この場合、感度を高くするために短い低感度露光期間および長い高感度露光期間を採用すると、高感度露光期間から期間Ｔｇがはみ出し難くなる。このことから、各画素信号読み出しのタイミングを固定する（つまり、フレームレートを固定する）場合、図１０の例に比べて図１１の例の方が、高い感度を確保しつつ上記はみ出しによる画像劣化を防ぎ易いことが理解される。

　上述のように、各画素信号読み出しの間のインターバルを長くすることは可能である。その場合、図１０のように第１期間および第２期間を低感度露光期間に設定し第３期間を高感度露光期間に設定しても、上記のはみ出しを発生させることなく高い感度を得ることができる。具体的には、長いインターバルを採用し、その長いインターバル内に長い高感度露光期間を収めることにより、上記のはみ出しを発生させることなく高い感度を得ることができる。しかし、インターバルを長くすると、フレームレートを確保し難い。このため、各画素信号読み出しのタイミングを変化させる形態を考慮しても、図１０の例に比べ、図１１の例は、高い感度を得る観点から有利である。

　１つのフレームにおいて、高感度露光期間の総期間は、低感度露光期間の総期間以上であってもよい。このようにすれば、高い感度での撮像を行い易い。なお、この特徴は、他の実施形態にも適用可能である。

　低い感度での撮像と高い感度での撮像の両方に適した撮像装置を構成することもできる。図１７の例では、そのような撮像装置の制御モードは、第１モードと第２モードとを備える。第１モードにおいて、第１期間および第２期間は、高感度露光期間である。第１モードにおいて、第３期間は、低感度露光期間である。第２モードにおいて、第１期間および第２期間は、低感度露光期間である。第２モードにおいて、第３期間は、高感度露光期間である。第１モードは、高い感度での撮像を行う場合に適している。第２モードは、低い感度での撮像を行う場合に適している。このため、このような撮像装置によれば、両方の場合に適した撮像を行うことができる。なお、撮像装置は、撮像装置の制御モードを設定する制御回路を備えていてもよい。制御回路は、上述の駆動部に含まれていてもよい。

　図１７の例では、時刻ｔｖ１において、第１モードから第２モードに切り替わっている。第１モードが実行される期間は、時刻ｔｖ０から時刻ｔｖ１までの期間を含む。この期間において、第１フレームが形成されている。第２モードが実行される期間は、時刻ｔｖ１から時刻ｔｖ２までの期間を含む。この期間において、第２フレームが形成されている。

　この例では、第１モードと第２モードとは、感度の設定値（以下、設定感度と称することがある）に基づいて切り替えられる。ここで、設定値は、制御により得るべき目標値を指す。

　この例では、設定感度は、デューティ比と、高感度露光期間における画素電極１１と対向電極１２との間の電位差の設定値（以下、設定電位差と称することがある）と、に応じて変化する値である。

　具体的には、設定感度は、デューティ比が大きくなるにつれて大きくなる。設定感度は、設定電位差が大きくなるにつれて大きくなる。より具体的には、設定感度は、デューティ比に比例して大きくなる。設定感度は、設定電位差に対して非線形的に増加する。この非線形的な増加は、実験などを通じて予め知ることができる。

　上記非線形的な増加について、さらに説明する。画素電極１１と対向電極１２との間の電位差がある値をとるときの光電変換層１５の受光感度を、１に規格化する。この規格化された感度を、図１２の例に倣い、規格化感度と称する。規格化感度は、図１２のように、画素電極１１と対向電極１２との間の電位差に対して非線形的に変化する。以下では、規格化感度の設定値を、設定規格化感度と称することがある。上記ある値（すなわち規格化感度を１にする電位差）を、電位差Ｈと称することがある。規格化感度を０にする電位差を、電位差Ｌと称することがある。図１２を用いた説明に倣い、電位差Ｈを１０Ｖにできる。電位差Ｌは、例えば０Ｖである。

　第１の例では、第１モードにおいて、設定感度が低下して切替閾値未満になったときに、第１モードから第２モードに切り替わる。第２モードにおいて、設定感度が上昇して切替閾値以上になったときに、第２モードから第１モードに切り替わる。第１の例の切替閾値として、例えば０．３以上０．７以下の値、具体的には０．５を用いることができる。

　第２の例では、第１モードにおいて、設定感度が低下して第１閾値未満になったときに、第１モードから第２モードに切り替わる。第２モードにおいて、設定感度が上昇して第２閾値以上になったときに、第２モードから第１モードに切り替わる。第１閾値は、第２閾値よりも小さい。第２の例の第１閾値として、例えば０．２５以上０．４１以下の値、具体的には０．３３を用いることができる。上記第２の例の第２閾値として、例えば０．４２以上０．５８以下の値、具体的には０．５を用いることができる。

　一具体例では、低感度露光期間における設定電位差は、電位差Ｌに設定される。このため、低感度露光期間における設定規格化感度は、ゼロである。設定感度は、デューティ比と、高感度露光期間における設定規格化感度と、の積である。この具体例では、デューティ比が１（つまり１００％）でありかつ高感度露光期間における設定規格化感度が１（つまり１００％）であるときにおいて、設定感度は１（つまり１００％）である。設定感度は、デューティ比が０であるときにおいて０であり、設定規格化感度が０であるときにおいても０である。この具体例と上記第２の例を組み合わせ、第１閾値として０．３３を用い、第２閾値として０．５を用い、高感度露光期間における設定規格化感度を１に設定するとする。この場合、第１モードにおける高感度露光期間の長さと低感度露光期間の長さの比を１：２に設定することにより、設定感度０．３３を第１モードにおいて実現できる。

　図１７の例では、時刻ｔｖ０から時刻ｔｖ１までの１フレーム期間において、第１モードで撮像を行っている。このため、この１フレーム期間において、第１期間および第２期間が高感度露光期間に設定され、第３期間が低感度露光期間に設定されている。一方、時刻ｔｖ１から時刻ｔｖ２までの１フレーム期間において、第２モードで撮像を行っている。このため、この１フレーム期間において、第１期間および第２期間が低感度露光期間設定され、第３期間が高感度露光期間に設定されている。

　図１７の例では、時刻ｔｖ１から時刻ｔｖ２までの１フレーム期間において、第Ｒ３行に属する画素から読み出される画素信号は、図１７の期間（Ａ）に当該画素に蓄積された電荷に応じた信号である。この期間（Ａ）は、第Ｒ３行の画素の電荷蓄積期間である。また、同じ１フレーム期間において、第Ｒ７行に属する画素から読み出される画素信号は、図１７の期間（Ｂ）に当該画素に蓄積された電荷に応じた信号である。この期間（Ｂ）は、第Ｒ７行の画素の電荷蓄積期間である。

　図１７において、期間（Ａ）には２つの高感度露光期間が現れており、これらの期間の一方は第１期間であり、これらの期間の他方は第２期間である。これに対し、期間（Ｂ）には２つの高感度露光期間が現れており、これらの期間の一方は第１期間または第２期間であり、これらの期間の他方は第３期間である。第１期間、第２期間および第３期間のそれぞれの長さによっては、第Ｒ３行と第Ｒ７行とで、電荷蓄積期間における高感度露光期間の総期間が相違し得る。しかし、この相違があっても、同一画面中において画素アレイＰＡの行ごとの感度の不均一が発生するのを抑えることができる。

　図１７の例では、第Ｒ３行に関する上記議論と同様の議論が、第Ｒ０行～第Ｒ２行についても成立する。第Ｒ７行に関する上記議論と同様の議論が、第Ｒ４行～第Ｒ６行についても成立する。

　図１７の例において、仮に、第１期間の長さと第２期間の長さと第３期間の長さの比が、２：２：１であり、高感度露光期間において設定規格化感度が１に設定され、かつ、低感度露光期間において設定規格化感度が０に設定されるとする。この場合、例えば、第Ｒ０行～第Ｒ３行に属する画素の出力信号には１倍のゲインをかけ、第Ｒ４行～第Ｒ７行に属する画素の出力信号には４／３倍のゲインをかけることができる。

　図１５および１７の例では、画素アレイＰＡのある行の比Ｔｔ／Ｔａがｒａｔ１であり別の行の比Ｔｔ／Ｔａがｒａｔ２である場合において、当該ある行に属する画素の出力信号にかけるゲインと当該別の行に属する画素の出力信号にかけるゲインの比率を、ｒａｔ２：ｒａｔ１に設定することができる。このようにすれば、画素アレイＰＡのある行と別の行の感度の不均一を抑制できる。この抑制の効果は、特に、高感度露光期間における設定規格化感度をある１つの値に固定するとともに低感度露光期間における設定規格化感度を別の１つの値に固定する場合に、発揮され易い。ただし、これらが固定されない場合であっても、この効果は、ある程度発揮され得る。ここで、比Ｔｔ／Ｔａは、蓄積期間Ｔａに対する高感度露光期間の総期間Ｔｔの比Ｔｔ／Ｔａである。蓄積期間Ｔａは、１つの行における画素信号読み出しと画素信号読み出しの間のインターバルの期間である。図１５および図１７の期間（Ａ）は、このインターバル期間に該当し得る。図１５および図１７の期間（Ｂ）は、このインターバル期間に該当し得る。ゲインをかけるというのは、ゲインが１である場合を含む概念である。

　（実施形態３）
　実施形態１および２では、対向電極１２の電圧Ｖｂを変化させることによって、感度を変調させていた。しかし、対向電極１２の電圧を一定に維持しつつ、シールド電極１７の電圧を変化させることによって、感度を変調させることもできる。実施形態３では、シールド電極１７の電圧を変化させることによって、感度を変調させる。

　以下、実施形態３について、図１８を参照しながら説明する。実施形態３においては、実施形態１と同様の内容については、説明を省略することがある。なお、実施形態３の技術は、実施形態１のみならず、他の実施形態にも適用可能である。

　実施形態３では、図１８に示すように、電圧供給回路３２によって、対向電極１２の電圧Ｖｂが電圧Ｖ１に常時維持されている。一方、シールド電極１７の電圧Ｖｓは、感度制御線４５を介して、電圧供給回路３５によって電圧Ｖ３と電圧Ｖ４の間で変化している。電圧Ｖ３は、電圧Ｖ４に比べて高い電圧である。電圧Ｖ４は、電圧Ｖ３に比べて低い電圧である。例えば、電圧Ｖ３はリセット電圧Ｖｒよりも大きく、電圧Ｖ４はリセット電圧Ｖｒよりも小さい。また、例えば、電圧Ｖ３および電圧Ｖ４は、電圧Ｖ１よりも小さい。電圧Ｖｓの基準は、例えば、撮像装置のグランド電位である。シールド電極１７の電圧Ｖｓが電圧Ｖ３に設定されている期間は、高感度露光期間に対応する。シールド電極１７の電圧Ｖｓが電圧Ｖ４に設定されている期間は、低感度露光期間に対応する。

　時刻ｔ０から時刻ｔ１までの期間Ｈ０において、第Ｒ０行に属する画素の読出しが行われる。時刻ｔ１から時刻ｔ２までの期間Ｈ１において、第Ｒ１行に属する画素の読出しが行われる。時刻ｔ２から時刻ｔ３までの期間Ｈ２において、第Ｒ２行に属する画素の読出しが行われる。期間Ｈ３のうち時刻ｔ３から時刻ｔｕ０までの期間において、第Ｒ３行に属する画素の読出しが行われる。第Ｒ０行から第Ｒ３行に属する画素の読み出しの間は、シールド電極１７に電圧Ｖ３が印加される。期間Ｈ０、Ｈ１およびＨ２は、それぞれ、長さＨＳの１Ｈ期間である。期間Ｈ３は、長さＨＬの１Ｈ期間である。

　時刻ｔｕ０において、シールド電極１７に印加される電圧Ｖｓが、電圧Ｖ３から電圧Ｖ４に変更される。その後、時刻ｔｄ０において、電圧Ｖｓは、再び電圧Ｖ３に切り替えられる。図１８に示すように、時刻ｔｕ０および時刻ｔｄ０は、同じ期間Ｈ３に属する。時刻ｔｕ０は、第Ｒ３行に属する画素の信号読み出し期間の終了後の時刻である。時刻ｔｄ０は、第Ｒ４行に属する画素の信号読み出し期間の開始前の時刻である。

　第Ｒ４行から第Ｒ７行に属する画素の読み出しは、第Ｒ０行から第Ｒ３行に属する画素の読み出しと同様に行われる。具体的には、図１８に示すように、時刻ｔ４から時刻ｔ５までの期間Ｈ４において、第Ｒ４行に属する画素の読出しが行われる。時刻ｔ５から時刻ｔ６までの期間Ｈ５において、第Ｒ５行に属する画素の読出しが行われる。時刻ｔ６から時刻ｔ７までの期間Ｈ６において、第Ｒ６行に属する画素の読出しが行われる。期間Ｈ７のうち時刻ｔ７から時刻ｔｕ１までの期間において、第Ｒ７行に属する画素の読出しが行われる。第Ｒ４行から第Ｒ７行に属する画素の読み出しの間は、シールド電極１７に電圧Ｖ３が印加される。期間Ｈ４、Ｈ５およびＨ６は、それぞれ、長さＨＳの１Ｈ期間である。期間Ｈ７は、長さＨＬの１Ｈ期間である。

　時刻ｔｕ１において、シールド電極１７に印加される電圧Ｖｓが、電圧Ｖ３から電圧Ｖ４に変更される。その後、時刻ｔｄ１において、電圧Ｖｓは、再び電圧Ｖ３に切り替えられる。図１４に示すように、時刻ｔｕ１および時刻ｔｄ１は、同じ期間Ｈ７に属する。時刻ｔｕ１は、第Ｒ７行に属する画素の信号読み出し期間の終了後の時刻である。時刻ｔｄ１は、第Ｒ８行に属する画素の信号読み出し期間の開始前の時刻である。

　第Ｒ８行から第Ｒ１１行に属する画素の読み出しも、第Ｒ０行から第Ｒ３行に属する画素の読み出しと同様に行われる。

　このように、図１８の例では、４行分の走査期間を周期として、シールド電極１７に印加される電圧Ｖｓが、電圧Ｖ３と電圧Ｖ４との間で切り替えられる。４行分の走査期間は、３つの長さＨＳと、１つの長さＨＬの合計に相当する。時刻ｔ０から時刻ｔ１２までの間に、４行分の走査期間に相当する周期が、３つ現れる。

　図１８の例では、第Ｒ０行から第Ｒ３行に属する画素からの信号読み出しを行っている最中において、シールド電極１７に印加される電圧Ｖｓが、高い電圧Ｖ３に維持される。これにより、高感度露光状態が維持される。第Ｒ３行に属する画素の読み出しの完了後に、電圧Ｖｓが、高い電圧Ｖ３から低い電圧Ｖ４に切り替わる。これにより、露光状態が、高感度露光状態から低感度露光状態に切り替わる。電圧Ｖｓが電圧Ｖ４である状態が所定期間維持される。その後、電圧Ｖｓが、電圧Ｖ４から電圧Ｖ３に再び切り替わる。

　より具体的には、上述のように、第Ｒ３行を走査する１Ｈ期間は、第Ｒ０行から第Ｒ２行を走査する１Ｈ期間より長い。その長い１Ｈ期間において、第Ｒ３行に属する画素の読み出しと、電圧Ｖｓの電圧Ｖ３から電圧Ｖ４への切り替えと、電圧Ｖｓの電圧Ｖ４から電圧Ｖ３への切り替えと、が行われる。

　第Ｒ４行から第Ｒ７行についても、第Ｒ０行から第Ｒ３行と同様に、画素の信号読み出しと、電圧Ｖｓの切り替えと、が行われる。第Ｒ８行から第Ｒ１１行についても、同様である。このように、４行単位で、画素の信号読み出しと、電圧Ｖｓの切り替えと、が行われる。

　ここで、実施形態３における感度の変調の原理を説明する。感度は、画素電極１１と対向電極１２との間の電位差によって生じる電界、およびシールド電極１７と対向電極１２との間の電位差によって生じる電界によって変調される。

　信号電荷が正孔であり、対向電極１２の電圧が画素電極１１の電圧よりも大きく、対向電極１２から画素電極１１に向かう電界が生じている状況を考える。シールド電極１７の電圧が（例えば画素電極１１の電圧よりも）大きい場合には、信号電荷は、シールド電極１７に捕獲され難く、画素電極１１に流れ込み易い。このため、高い感度が得られる。これに対し、シールド電極１７の電圧が（例えば画素電極１１の電圧よりも）小さい場合には、信号電荷は、シールド電極１７に捕獲され易く、画素電極１１に流れ込み難い。このため、低い感度が得られる。別の言い方をすると、前者の場合には、後者の場合に比べ、光電変換層１５が広い領域で良好な感度を示し易い。例えば、高感度露光期間において、対向電極１２の電圧＞シールド電極１７の電圧＞画素電極１１の電圧という大小関係を採用できる。低感度露光期間において、対向電極１２の電圧＞画素電極１１の電圧＞シールド電極１７の電圧という大小関係を採用できる。

　信号電荷が電子であり、画素電極１１の電圧が対向電極１２の電圧よりも大きく、画素電極１１から対向電極１２に向かう電界が生じている状況を考える。シールド電極１７の電圧が（例えば画素電極１１の電圧よりも）小さい場合には、信号電荷は、シールド電極１７に捕獲され難く、画素電極１１に流れ込み易い。このため、高い感度が得られる。これに対し、シールド電極１７の電圧が（例えば画素電極１１の電圧よりも）大きい場合には、信号電荷は、シールド電極１７に捕獲され易く、画素電極１１に流れ込み難い。このため、低い感度が得られる。別の言い方をすると、前者の場合には、後者の場合に比べ、光電変換層１５が広い領域で良好な感度を示し易い。例えば、高感度露光期間において、対向電極１２の電圧＜シールド電極１７の電圧＜画素電極１１の電圧という大小関係を採用できる。低感度露光期間において、対向電極１２の電圧＜画素電極１１の電圧＜シールド電極１７の電圧という大小関係を採用できる。

　シールド電極１７による感度の変調の詳細については、特許文献３などを参照されたい。

　対向電極１２の電圧とシールド電極１７の電圧の両方を変化させることもできる。そのようにしても、低感度露光期間と高感度露光期間とを設定できる。

　実施形態３の技術も、以下のように表現できる。撮像装置１００は、画素アレイＰＡを備える。１つのフレームにおいて、第１期間と第３期間と第２期間とがこの順に現れる。第１期間において、画素アレイＰＡにおける第１の少なくとも１つの行の、画素信号読み出しが行われる。第２期間において、画素アレイＰＡにおける第２の少なくとも１つの行の、画素信号読み出しが行われる。第１の少なくとも１つの行および第２の少なくとも１つの行の少なくとも一方は、画素アレイＰＡにおける２つの行を含む。第３期間において、画素アレイＰＡのいずれの行の画素信号読み出しも行われない。第１期間および第２期間は、低感度露光期間および高感度露光期間の一方である。第３期間は、低感度露光期間および高感度露光期間の他方である。

　具体的に、図１８の例では、時刻ｔ０から時刻ｔｕ０までの期間が、第１期間に対応し得る。時刻ｔｕ０から時刻ｔｄ０までの期間が、第３期間に対応し得る。時刻ｔｄ０から時刻ｔｕ１までの期間が、第２期間に対応し得る。第Ｒ０行、第Ｒ１行、第Ｒ２行および第Ｒ３行の組み合わせが、第１の少なくとも１つの行に対応し得る。第Ｒ４行、第Ｒ５行、第Ｒ６行および第Ｒ７行の組み合わせが、第２の少なくとも１つの行に対応し得る。第１期間および第２期間は、高感度露光期間である。第３期間は、低感度露光期間である。具体的には、第１期間と第３期間とは、互いに隣り合っている。第３期間と第２期間とは、互いに隣り合っている。

　実施形態１で図５から９を参照して説明した理由と同じ理由で、実施形態３の技術は、フレームレートを確保しつつ良好な画像を得るのに適している。

　実施形態３では、撮像装置１００は、第２電圧供給回路３５を備える。第２電圧供給回路３５は、低感度露光期間において、シールド電極１７の電圧Ｖｓを第４電圧へと制御する。第２電圧供給回路３５は、高感度露光期間において、シールド電極１７の電圧Ｖｓを第３電圧へと制御する。第３電圧と第４電圧とは互いに異なる。このように第１電極１１の電圧を制御すると、感度を調整できる。第３電圧は、電圧Ｖ３に対応する。第４電圧は、電圧Ｖ４に対応する。

　実施形態３では、正孔を画素電極１１に集める。このため、第３電圧を、第４電圧よりも大きくしている。しかし、上述のように、撮像装置を、正孔ではなく電子を画素電極１１に集めるように構成することもできる。その場合、第３電圧を、第４電圧よりも小さくすることができる。

　撮像装置１００は、Ｒ成分およびＣ成分であって、第３期間の開始時点からＲ成分およびＣ成分によって定まる時定数に従ってシールド電極１７の電圧を変化させるＲ成分およびＣ成分を有し得る。第３期間は、例えば、時定数の２倍以上である。このようにすれば、第３期間において、時定数の存在を考慮しても、シールド電極１７の電圧を想定値に十分近づけることができる。このことは、所望の感度を得る観点から有利である。第３期間は、時定数の３倍以上であってもよい。第３期間は、例えば、２０μｓ以上である。第３期間は、例えば、時定数の３０倍以下である。第３期間は、例えば、３００μｓ以下である。

　同様に、第１期間の開始時点から、上記時定数に従って、シールド電極１７の電圧は変化する。第１期間は、時定数の２倍以上または３倍以上であってもよい。第１期間は、２０μｓ以上であってもよい。第１期間は、時定数の３０倍以下であってもよい。第１期間は、３００μｓ以下であってもよい。

　同様に、第２期間の開始時点から、上記時定数に従って、シールド電極１７の電圧は変化する。第２期間は、時定数の２倍以上または３倍以上であってもよい。第２期間は、２０μｓ以上であってもよい。第２期間は、時定数の３０倍以下であってもよい。第２期間は、３００μｓ以下であってもよい。

　上記のＲ成分は、第１電極１１の抵抗を含み得る。具体的には、上記のＲ成分は、シールド電極１７の抵抗と、光電変換層１５の抵抗と、を含み得る。より具体的には、シールド電極１７への電圧供給源を電源ＰＳと定義し、電源ＰＳにおけるシールド電極１７への電圧出力部を第１端と定義し、光電変換層１５と第２電極１２の境界を第２端と定義したとき、上記のＲ成分は、第１端から第２端までの電気経路を構成する要素の合成抵抗であり得る。

　上記のＣ成分は、光電変換層１５の容量を含み得る。具体的には、上記のＣ成分は、シールド電極１７の容量と、光電変換層１５の容量と、を含み得る。より具体的には、シールド電極１７への電圧供給源を電源ＰＳと定義し、電源ＰＳにおけるシールド電極１７への電圧出力部を第１端と定義し、光電変換層１５と第２電極１２の境界を第２端と定義したとき、上記のＣ成分は、第１端から第２端までの電気経路を構成する要素の合成容量であり得る。

　実施形態１で説明した、第２電極１２の電圧変化の仕方を規定する時定数を、第２時定数と称することができる。実施形態１で説明した、第２時定数を規定するＲ成分およびＣ成分を、第２Ｒ成分および第２Ｃ成分と称することができる。実施形態３で説明した、シールド電極１７の電圧変化の仕方を規定する時定数を、第３時定数と称することができる。実施形態３で説明した、第３時定数を規定するＲ成分およびＣ成分を、第３Ｒ成分および第３Ｃ成分と称することができる。

　上述の説明から理解されるように、電圧供給回路３５は、電圧をシールド電極１７に供給する。電圧供給回路３５は、この電圧を、高感度露光期間と低感度露光期間との間で互いに異なる値に設定できる。また、電圧供給回路３５は、この電圧を、フレーム間で異なる値に設定できる。

　実施形態１および３の技術をまとめて、以下のように表現できる。撮像装置は、以下の特徴（ｉ）および（ii）の少なくとも一方を有する。特徴（ｉ）は、撮像装置は、第３電極１７をさらに備え、半導体基板２０と、第３電極１７と、光電変換層１５と、第２電極１２とは、この順に積層され、第３電極１７を、高感度露光期間と低感度露光期間とで互いに異なる電圧へと制御するという特徴である。特徴（ii）は、第２電極１２を、高感度露光期間と低感度露光期間とで互いに異なる電圧へと制御するという特徴である。このように電極の電圧を制御すると、感度を調整できる。ここで、第３電極１７は、シールド電極１７に対応する。

　具体的には、実施形態１および３の技術をまとめて、以下のように表現できる。撮像装置は、以下の特徴（Ｉ）および（II）の少なくとも一方を有する。特徴（Ｉ）は、撮像装置は、特徴（ｉ）と、第３時定数であって該第３時定数に従って第３電極の電圧を変化させる第３時定数と、を有し、第３期間は、第３時定数の２倍以上であるという特徴である。特徴（II）は、撮像装置は、特徴（ii）と、第２時定数であって該第２時定数に従って第２電極の電圧を変化させる第２時定数と、を有し、第３期間は、第２時定数の２倍以上であるという特徴である。このようにすれば、第３期間において、時定数の存在を考慮しても、電極の電圧を想定値に十分近づけることができる。このことは、所望の感度を得る観点から有利である。

　電子ＮＤ制御は、シールド電極１７の電圧Ｖｓの調整によっても実現できる。すなわち、この例では、撮像装置は、シールド電極１７をさらに備える。半導体基板２０と、シールド電極１７と、光電変換層１５と、第２電極１２とは、この順に積層されている。撮像装置は、高感度露光期間において、シールド電極１７の電圧Ｖｓを第３電圧Ｖ３へと制御する。撮像装置は、第３電圧Ｖ３として第３駆動電圧を用いる第３駆動と、第３電圧Ｖ３として第４駆動電圧を用いる第４駆動と、を行う。第３駆動電圧と第４駆動電圧とは互いに異なる。この例は、上述の積層構造により実現可能である。

　（実施形態４）
　以下、実施形態４について説明する。実施形態４においては、実施形態１と同様の内容については、説明を省略することがある。

　図１９は、実施形態４に係る撮像装置の例示的な回路構成を示す。図１９に示す撮像装置２００は、２次元に配列された複数の単位画素６０を含む画素アレイＰＡを有する。図１９は、単位画素６０が２行２列のマトリクス状に配置された例を模式的に示している。言うまでもないが、撮像装置２００における単位画素６０の数および配置は、図１９に示す例に限定されない。

　各単位画素６０は、光電変換部６９と、シャッタゲートトランジスタ６１と、転送トランジスタ６２と、を有する。

　各単位画素６０では、読み出し回路６５が構成されている。読み出し回路６５は、アドレストランジスタ２６と、信号検出トランジスタ２４と、リセットトランジスタ２８と、を含んでいる。

　本実施形態では、光電変換部６９は、フォトダイオードである。具体的には、光電変換部６９は、半導体基板に埋め込まれた埋め込みフォトダイオードである。光電変換部６９は、入射光を受けて照度に応じた信号電荷を生成する。信号電荷の極性は、正および負のいずれであってもよい。

　転送トランジスタ６２は、光電変換部６９によって生成された信号電荷を読み出し回路６５に転送するか否かを切り替える。転送トランジスタ６２は、典型的には、電界効果トランジスタ（ＦＥＴ）である。ここでは、転送トランジスタ６２としてＮチャンネルＭＯＳを例示する。

　転送トランジスタ６２の入力である制御端子には、制御信号線８１が接続されている。制御信号線８１は、垂直走査回路３６に接続されている。転送トランジスタ６２のオンおよびオフは、制御信号線８１の電圧レベルによって制御される。この電圧レベルの制御は、垂直走査回路３６によって行われる。転送トランジスタ６２をオンとすることにより、光電変換部６９によって生成された信号電荷が、電荷蓄積部４１に転送される。電荷蓄積部４１は、転送トランジスタ６２、信号検出トランジスタ２４の制御端子およびリセットトランジスタ２８の間の領域を含む領域に設けられている。

　図示の例では、転送トランジスタ６２の制御端子は、ゲートである。この点は、信号検出トランジスタ２４、アドレストランジスタ２６、シャッタゲートトランジスタ６１および転送トランジスタ６２についても同様である。

　読み出し回路６５は、光電変換部６９で生成され、電荷蓄積部４１に転送された電気信号を検出する。図示するように、信号検出トランジスタ２４の制御端子は、転送トランジスタ６２の出力（ソースおよびドレインの一方）に接続されている。信号検出トランジスタ２４のソースは、アドレストランジスタ２６を介して、垂直信号線４７に接続されている。アドレストランジスタ２６の制御端子には、アドレス制御線４６が接続されている。アドレストランジスタ２６のオンおよびオフは、アドレス制御線４６を介して、垂直走査回路３６によって制御される。

　撮像装置２００の動作時、信号検出トランジスタ２４は、自身の制御端子に印加された電圧、すなわち、電荷蓄積部４１の電圧を増幅して出力する。信号検出トランジスタ２４によって増幅された信号は、アドレストランジスタ２６および垂直信号線４７を介して信号電圧として選択的に読み出される。

　シャッタゲートトランジスタ６１は、光電変換部６９用のシャッタゲートトランジスタである。シャッタゲートトランジスタ６１の制御端子は、垂直走査回路３６に接続されたシャッタゲート制御線８２に接続されている。したがって、垂直走査回路３６は、シャッタゲートトランジスタ６１におけるオンおよびオフを切り替えることができる。シャッタゲートトランジスタ６１をオンとすることにより、光電変換部６９の電荷をリセットし、シャッタゲートトランジスタ６１がオンである期間は光電変換部６９における光電変換動作を停止することができる。シャッタゲートトランジスタ６１がオフである期間は、光電変換部６９はリセットされない状態であり、光電変換部６９における光電変換動作を行わせることができる。

　図２０は、実施形態４に係る撮像装置における動作の一例を示すタイミングチャートの一部である。具体的には、実施形態４の当該一例のタイミングチャートは、図３のグラフ（ｃ）を、図２０のグラフ（ｃ１）および（ｃ２）に置き換えものである。なお、図２０において、図３のグラフ（ｃ）を再掲している。

　図２０において、グラフ（ｃ１）は、転送トランジスタ６２の制御端子の電圧Ｖｔｒの時間変化の一例を示す。グラフ（ｃ２）は、シャッタゲートトランジスタ６１の制御端子の電圧Ｖｒｓｔの時間変化の一例を示す。

　図２０の例では、電圧Ｖｔｒは、電圧Ｖｔｒ＿ｏｎと電圧Ｖｔｒ＿ｏｆｆとの間で変化している。電圧Ｖｔｒが電圧Ｖｔｒ＿ｏｎである期間において、転送トランジスタ６２はオン状態に維持される。電圧Ｖｔｒが電圧Ｖｔｒ＿ｏｆｆである期間において、転送トランジスタ６２はオフ状態に維持される。電圧Ｖｔｒ＿ｏｎは、電圧Ｖｔｒ＿ｏｆｆよりも大きい。

　電圧Ｖｒｓｔは、電圧Ｖｒｓｔ＿ｏｎと電圧Ｖｒｓｔ＿ｏｆｆとの間で変化している。電圧Ｖｒｓｔが電圧Ｖｒｓｔ＿ｏｎである期間において、シャッタゲートトランジスタ６１はオン状態に維持される。電圧Ｖｒｓｔが電圧Ｖｒｓｔ＿ｏｆｆである期間において、シャッタゲートトランジスタ６１はオフ状態に維持される。電圧Ｖｒｓｔ＿ｏｎは、電圧Ｖｒｓｔ＿ｏｆｆよりも大きい。

　図２０の例では、図３において対向電極１２の電圧ＶｂがＶ１である期間において、電圧Ｖｔｒは、電圧Ｖｔｒ＿ｏｎに維持されている。この期間において、電圧Ｖｒｓｔは、電圧Ｖｒｓｔ＿ｏｆｆに維持されている。図３において対向電極１２の電圧ＶｂがＶ２である期間において、電圧Ｖｔｒは、電圧Ｖｔｒ＿ｏｆｆに維持されている。この期間において、電圧Ｖｒｓｔは、電圧Ｖｒｓｔ＿ｏｎに維持されている。

　図２０に示す電圧Ｖｔｒおよび電圧Ｖｒｓｔによれば、図３に示す実施形態１の電圧Ｖｂを採用した場合と同様に、高感度露光期間および低感度露光期間がもたらされる。

　ここで、実施形態４の低感度露光期間について、説明する。低感度露光期間において、電圧Ｖｒｓｔが電圧Ｖｒｓｔ＿ｏｎに維持されかつ電圧Ｖｔｒが電圧Ｖｔｒ＿ｏｆｆに維持されている状況を考える。理想的には、この状況においては、光電変換部６９で発生した電荷は電荷蓄積部４１に移動せず、感度はゼロである。このような感度がゼロである期間は、実施形態４の低感度露光期間に該当し得る。一方、光電変換部６９に太陽光などの強い光が入射する場合には、光電変換部６９で発生した電荷があふれ出し、あふれ出した電荷が電荷蓄積部４１に移動することがある。また、上記の場合には、電荷蓄積部４１に入射した光が光電変換して電荷が発生することがある。このようにして生じる感度は、一般的には、寄生光感度（Parasitic Light Sensitivity）と呼ばれている。実施形態４では、寄生光感度が生じている期間も、低感度露光期間に該当し得る。

　図２０の例では、電圧Ｖｔｒが電圧Ｖｔｒ＿ｏｎである期間において、電圧Ｖｒｓｔは電圧Ｖｒｓｔ＿ｏｆｆに維持されている。電圧Ｖｔｒが電圧Ｖｔｒ＿ｏｆｆである期間において、電圧Ｖｒｓｔは電圧Ｖｒｓｔ＿ｏｎに維持されている。別の言い方をすると、転送トランジスタ６２のターンオフのタイミングで、シャッタゲートトランジスタ６１はターンオンされている。転送トランジスタ６２のターンオンのタイミングで、シャッタゲートトランジスタ６１はターンオフされている。つまり、電圧Ｖｔｒと電圧Ｖｒｓｔとは、相補的にオンオフ制御されている。

　ただし、電圧Ｖｔｒと電圧Ｖｒｓｔのオンオフ制御が相補的であることは必須ではない。つまり、電圧Ｖｔｒが電圧Ｖｔｒ＿ｏｎである期間と、電圧Ｖｒｓｔが電圧Ｖｒｓｔ＿ｏｆｆである期間とが、一致していることは必須ではない。電圧Ｖｔｒが電圧Ｖｔｒ＿ｏｆｆである期間と、電圧Ｖｒｓｔが電圧Ｖｒｓｔ＿ｏｎである期間とが、一致していることは必須ではない。転送トランジスタ６２のターンオフのタイミングと、シャッタゲートトランジスタ６１はターンオンのタイミングとが、一致していることは必須ではない。転送トランジスタ６２のターンオンのタイミングと、シャッタゲートトランジスタ６１のターンオフのタイミングとが、一致していることは必須ではない。

　実施形態４の技術も、以下のように表現できる。撮像装置２００は、画素アレイＰＡを備える。１つのフレームにおいて、第１期間と第３期間と第２期間とがこの順に現れる。第１期間において、画素アレイＰＡにおける第１の少なくとも１つの行の、画素信号読み出しが行われる。第２期間において、画素アレイＰＡにおける第２の少なくとも１つの行の、画素信号読み出しが行われる。第１の少なくとも１つの行および第２の少なくとも１つの行の少なくとも一方は、画素アレイＰＡにおける２つの行を含む。第３期間において、画素アレイＰＡのいずれの行の画素信号読み出しも行われない。第１期間および第２期間は、低感度露光期間および高感度露光期間の一方である。第３期間は、低感度露光期間および高感度露光期間の他方である。

　具体的には、図２０の例では、第１期間および第２期間は低感度露光期間であり、第３期間は高感度露光期間である。ただし、第１期間および第２期間が高感度露光期間であり、第３期間は低感度露光期間であってもよい。その場合、トランジスタ６１および６２のオンオフ制御を図２０とは逆のタイミングで行えばよい。

　図２０の例では、撮像装置２００は、半導体基板と、光電変換部６９と、を備える。光電変換部６９は、半導体基板に埋め込まれた埋め込みフォトダイオードである。

　具体的には、撮像装置２００は、第１トランジスタ６１と、電荷蓄積部４１と、第２トランジスタ６２と、を備える。第１トランジスタ６１は、埋め込みフォトダイオードをリセットする。電荷蓄積部４１は、埋め込みフォトダイオードで生成された電荷を蓄積する。第２トランジスタ６２は、埋め込みフォトダイオードから電荷蓄積部４１に電荷を転送する。高感度露光期間は、第１トランジスタ６１のターンオフから第２トランジスタ６２のターンオフまでの期間である。低感度露光期間は、第２トランジスタ６２のターンオフから第１トランジスタ６１のターンオフまでの期間である。図１９の例では、第１トランジスタ６１は、シャッタゲートトランジスタ６１に対応する。第２トランジスタ６２は、転送トランジスタ６２に対応する。

　（参考実施形態１）
　以下、参考実施形態１について説明する。参考実施形態１においては、実施形態１と同様の内容については、説明を省略することがある。

　図２１は、参考実施形態１に係る撮像装置における動作の一例を示すタイミングチャートである。

　具体的には、図２１の例では、時刻ｔ０から時刻ｔ１までの期間Ｈ０において、第Ｒ０行に属する画素の読出しが行われる。時刻ｔ１から時刻ｔ２までの期間Ｈ１において、第Ｒ１行に属する画素の読出しが行われる。時刻ｔ２から時刻ｔ３までの期間Ｈ２において、第Ｒ２行に属する画素の読出しが行われる。時刻ｔ３から時刻ｔ４までの期間Ｈ３において、第Ｒ３行に属する画素の読出しが行われる。時刻ｔ４から時刻ｔ５までの期間Ｈ４において、第Ｒ４行に属する画素の読出しが行われる。時刻ｔ５から時刻ｔ６までの期間Ｈ５において、第Ｒ５行に属する画素の読出しが行われる。第Ｒ０行から第Ｒ３行に属する画素の読み出しの間は、電圧供給回路３２によって対向電極１２に電圧Ｖ２が印加される。第Ｒ４行および第Ｒ５行に属する画素の読み出しの間は、電圧供給回路３２によって対向電極１２に電圧Ｖ１が印加される。期間Ｈ０、Ｈ１、Ｈ２、Ｈ３、Ｈ４およびＨ５は、それぞれ、長さＨＳの１Ｈ期間である。

　時刻ｔ４において、電圧供給回路３２から対向電極１２に印加される電圧Ｖｂが、電圧Ｖ２から電圧Ｖ１に変更される。その後、時刻ｔ６において、電圧Ｖｂは、再び電圧Ｖ２に切り替えられる。

　第Ｒ６行から第Ｒ１１行に属する画素の読み出しも、第Ｒ０行から第Ｒ５行に属する画素の読み出しと同様に行われる。第Ｒ１２行から第Ｒ１５行に属する画素の読み出しも、第Ｒ０行から第Ｒ３行に属する画素の読み出しと同様に行われる。

　このように、図２１の例では、６行分の走査期間を周期として、対向電極１２に印加される電圧Ｖｂが、電圧Ｖ１と電圧Ｖ２との間で切り替えられる。６行分の走査期間は、５つの長さＨＳと、１つの長さＨＬの合計に相当する。

　図２１の例では、第Ｒ０行から第Ｒ３行に属する画素からの信号読み出しを行っている最中において、電圧供給回路３２によって、対向電極１２に印加される電圧Ｖｂが、低い電圧Ｖ２に維持される。これにより、低感度露光状態が維持される。第Ｒ３行に属する画素の読み出しの完了後に、電圧供給回路３２によって、電圧Ｖｂが、低い電圧Ｖ２から高い電圧Ｖ１に切り替わる。これにより、露光状態が、低感度露光状態から高感度露光状態に切り替わる。第Ｒ４行および第Ｒ５行に属する画素からの信号読み出しを行っている最中において、電圧供給回路３２によって、対向電極１２に印加される電圧Ｖｂが、高い電圧Ｖ１に維持される。その後、電圧供給回路３２によって、電圧Ｖｂが、電圧Ｖ１から電圧Ｖ２に再び切り替わる。

　第Ｒ６行から第Ｒ１１行についても、第Ｒ０行から第Ｒ５行と同様に、画素の信号読み出しと、電圧Ｖｂの切り替えと、が行われる。第Ｒ１２行から第Ｒ１５行についても、第Ｒ０行から第Ｒ３行と同様に、画素の信号読み出しが行われる。

　参考実施形態１の技術は、以下のように表現できる。撮像装置１００は、画素アレイＰＡを備える。１つのフレームにおいて、第１期間と第３期間とがこの順に現れる。第１期間において、画素アレイＰＡにおける第１の少なくとも１つの行の、画素信号読み出しが行われる。第３期間において、画素アレイＰＡにおける第３の少なくとも１つの行の、画素信号読み出しが行われる。第１期間と第３期間の境界を跨ぐ期間にわたって画素信号読み出しがなされる画素アレイＰＡの行は存在しない。第１期間は、高感度露光期間および低感度露光期間の一方である。第３期間は、高感度露光期間および低感度露光期間の他方である。なお、第１の少なくとも１つの行と、第３の少なくとも１つの行とは、互いに重複していない。

　参考実施形態１では、第１期間および第３期間の両方で、画素信号読み出しが行われる。このことは、フレームレートを確保するのに適している。また、参考実施形態１では、第１期間と第３期間の境界を跨ぐ期間にわたって画素信号読み出しがなされる画素アレイＰＡの行は存在しない。このことは、良好な画像を得るのに適している。以上の理由で、参考実施形態１の技術は、フレームレートを確保しつつ良好な画像を得るのに適している。

　図２１の例では、１つのフレームにおいて、第１期間と第３期間と第２期間とがこの順に現れる。第２期間において、画素アレイＰＡにおける第２の少なくとも１つの行の、画素信号読み出しが行われる。第３期間と第２期間の境界を跨ぐ期間にわたって画素信号読み出しがなされる画素アレイＰＡの行は存在しない。第２期間は、高感度露光期間および低感度露光期間の上記一方である。このことは、フレームレートを確保しつつ良好な画像を得るのに適している。なお、第１の少なくとも１つの行と、第２の少なくとも１つの行と、第３の少なくとも１つの行とは、互いに重複していない。

　第１の少なくとも１つの行の数は、１つであってもよく、複数であってもよい。第３の少なくとも１つの行の数は、１つであってもよく、複数であってもよい。第２の少なくとも１つの行の数は、１つであってもよく、複数であってもよい。

　図２１の例では、第１期間および第２期間は低感度露光期間であり、第３期間は高感度露光期間である。ただし、第１期間および第２期間は高感度露光期間であり、第３期間は低感度露光期間であってもよい。

　参考実施形態１の技術と、他の実施形態の技術とを、任意に組み合わせてもよい。

　本開示による撮像装置は、デジタルスチルカメラ、医療用カメラ、監視用カメラ、車載用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラなど、様々なカメラシステムおよびセンサシステムに適用できる。

１０，６０　単位画素
１１　画素電極
１２　対向電極
１３，６９　光電変換部
１４　信号検出回路
１５　光電変換層
１７　シールド電極
２０　半導体基板
２０ｔ　素子分離領域
２４ｄ，２４ｓ，２６ｓ，２８ｄ，２８ｓ　不純物領域
２４　信号検出トランジスタ
２６　アドレストランジスタ
２８　リセットトランジスタ
２４ｇ，２６ｇ，２８ｇ　ゲート電極
３２，３５　電圧供給回路
３４　リセット電圧源
３６　垂直走査回路
３７　カラム信号処理回路
３８　水平信号読み出し回路
３９　画素駆動信号生成回路
４０　電源線
４１　電荷蓄積部
４２，４５　感度制御線
４４　リセット電圧線
４６　アドレス制御線
４７　垂直信号線
４８　リセット制御線
４９　水平共通信号線
５０　層間絶縁層
５２，５４，５５　プラグ
５３　配線
５６　配線層
６１　シャッタゲートトランジスタ
６２　転送トランジスタ
６５　読み出し回路
８１　制御信号線
８２　シャッタゲート制御線
１００，２００　撮像装置
ＰＡ　画素アレイ

Claims

　画素アレイを備えた撮像装置であって、
　１つのフレームにおいて、第１期間と第３期間と第２期間とがこの順に現れ、
　前記第１期間において、前記画素アレイにおける第１の少なくとも１つの行の、画素信号読み出しが行われ、
　前記第２期間において、前記画素アレイにおける第２の少なくとも１つの行の、画素信号読み出しが行われ、
　前記第１の少なくとも１つの行および前記第２の少なくとも１つの行の少なくとも一方は、前記画素アレイにおける２つの行を含み、
　前記第１期間および前記第２期間は、高感度露光期間および低感度露光期間の一方であり、
　前記第３期間は、前記高感度露光期間および前記低感度露光期間の他方である、撮像装置。
　前記第１の少なくとも１つの行および前記第２の少なくとも１つの行の両方が、前記画素アレイにおける２つの行を含む、
　請求項１に記載の撮像装置。
　前記第１の少なくとも１つの行を構成する行の数と、前記第２の少なくとも１つの行を構成する行の数は、同じである、
　請求項２に記載の撮像装置。
　前記第１期間および前記第２期間は、前記高感度露光期間であり、
　前記第３期間は、前記低感度露光期間である、
　請求項１から３のいずれか一項に記載の撮像装置。
　前記第１期間および前記第２期間は、前記低感度露光期間であり、
　前記第３期間は、前記高感度露光期間である、
　請求項１から３のいずれか一項に記載の撮像装置。
　前記撮像装置の制御モードは、第１モードと第２モードとを備え、
　前記第１モードにおいて、
　　前記第１期間および前記第２期間は、前記高感度露光期間であり、
　　前記第３期間は、前記低感度露光期間であり、
　前記第２モードにおいて、
　　前記第１期間および前記第２期間は、前記低感度露光期間であり、
　　前記第３期間は、前記高感度露光期間である、
　請求項１から３のいずれか一項に記載の撮像装置。
　前記１つのフレームにおいて、前記高感度露光期間の総期間は、前記低感度露光期間の総期間以上である、
　請求項１から６のいずれか一項に記載の撮像装置。
　前記１つのフレームにおいて、前記高感度露光期間の総期間は、前記低感度露光期間の総期間未満である、
　請求項１から６のいずれか一項に記載の撮像装置。
　前記撮像装置は、半導体基板と、光電変換部と、をさらに備え、
　前記光電変換部は、光電変換層と、第１電極と、第２電極と、を備え、
　前記半導体基板と、前記第１電極と、前記光電変換層と、前記第２電極とは、この順に積層されている、
　請求項１から８のいずれか一項に記載の撮像装置。
　以下の特徴（ｉ）および（ii）の少なくとも一方を有する、請求項９に記載の撮像装置。（ｉ）前記撮像装置は、第３電極をさらに備え、
　前記半導体基板と、前記第３電極と、前記光電変換層と、前記第２電極とは、この順に積層され、
　前記第３電極を、前記高感度露光期間と前記低感度露光期間とで互いに異なる電圧へと制御する。
（ii）前記第２電極を、前記高感度露光期間と前記低感度露光期間とで互いに異なる電圧へと制御する。
　以下の特徴（Ｉ）および（II）の少なくとも一方を有する、請求項１０に記載の撮像装置。
（Ｉ）前記撮像装置は、前記特徴（ｉ）と、第３時定数であって前記第３時定数に従って前記第３電極の電圧を変化させる第３時定数と、を有し、前記第３期間は、前記第３時定数の２倍以上である。
（II）前記撮像装置は、前記特徴（ii）と、第２時定数であって前記第２時定数に従って前記第２電極の電圧を変化させる第２時定数と、を有し、前記第３期間は、前記第２時定数の２倍以上である。
　画素アレイを備えた撮像装置を用いた撮像方法であって、
　１つのフレームにおいて、第１期間と第３期間と第２期間とがこの順に現れ、
　前記第１期間において、前記画素アレイにおける第１の少なくとも１つの行の、画素信号読み出しを行い、
　前記第２期間において、前記画素アレイにおける第２の少なくとも１つの行の、画素信号読み出しを行い、
　前記第１の少なくとも１つの行および前記第２の少なくとも１つの行の少なくとも一方は、前記画素アレイにおける２つの行を含み、
　前記第１期間および前記第２期間は、高感度露光期間および低感度露光期間の一方であり、
　前記第３期間は、前記高感度露光期間および前記低感度露光期間の他方である、
　撮像方法。
　信号線と、
　それぞれが入射光の量に応じた画素信号を生成し、前記画素信号を前記信号線に順次に出力する複数の画素と、
　第１のフレーム期間において、第１電圧と前記第１電圧と異なる第２電圧とをそれぞれ２回以上交互に、前記複数の画素のそれぞれに同時に供給する電圧供給回路と、
　を備え、
　前記複数の画素のそれぞれは、
　　前記第１電圧が供給される第１期間において第１の感度で光を電気信号に変換し、前記第２電圧が供給される第２期間において前記第１の感度と異なる第２の感度で光を電気信号に変換する光電変換部と、
　　前記電気信号を増幅して前記画素信号を出力する第１トランジスタと、
　を含み、
　前記複数の画素のうちの少なくとも２つの画素は、前記第１のフレーム期間内の前記第１期間のうちの１つの期間において、前記画素信号を前記信号線に順次に出力する、
　撮像装置。
　前記複数の画素のそれぞれは、前記第１のフレーム期間内の前記第１期間において、前記画素信号を前記信号線に出力する、請求項１３に記載の撮像装置。
　前記複数の画素のそれぞれは、前記第１のフレーム期間内の前記第２期間において、前記画素信号を前記信号線に出力しない、請求項１３または１４に記載の撮像装置。
　前記複数の画素のそれぞれの前記光電変換部は、前記第１トランジスタのゲートに電気的に接続される第１電極と、前記第１電極に対向する第２電極と、前記第１電極と前記第２電極との間の光電変換層とを含み、
　前記電圧供給回路は、前記複数の画素のそれぞれの前記光電変換部の前記第２電極に、前記第１電圧および前記第２電圧を交互に供給する、請求項１３に記載の撮像装置。
　前記複数の画素のそれぞれの前記光電変換部は、第１面と前記第１面の反対側の第２面とを有する光電変換層と、前記第１面上に位置する第１電極および第３電極と、前記第２面上に位置し前記第１電極および前記第３電極に対向する第２電極とを含み、
　前記第１電極は、前記第１トランジスタのゲートに電気的に接続され、
　前記電圧供給回路は、前記複数の画素のそれぞれの前記光電変換部の前記第３電極に、前記第１電圧および前記第２電圧を交互に供給する、請求項１３に記載の撮像装置。
　前記複数の画素のそれぞれの前記光電変換部は、フォトダイオードを含み、
　前記複数の画素のそれぞれは、
　　ソースおよびドレインの一方が前記フォトダイオードに電気的に接続され、ソースおよびドレインの他方が前記第１トランジスタのゲートに電気的に接続される第２トランジスタと、
　　ソースおよびドレインの一方が前記フォトダイオードに電気的に接続され、ソースおよびドレインの他方に所定の電圧が印加される第３トランジスタと、
　を含み、
　前記電圧供給回路は、前記第３トランジスタのゲートに、前記第１電圧および前記第２電圧を交互に供給する、請求項１３に記載の撮像装置。
　前記電圧供給回路は、前記第２トランジスタのゲートに、第３電圧と前記第３電圧と異なる第４電圧とを交互に供給する、請求項１８に記載の撮像装置。
　前記電圧供給回路に、前記第１電圧および前記第２電圧を供給させる第１制御回路と、
　前記複数の画素のそれぞれに、前記画素信号を前記信号線に順次に出力させる、第２制御回路と、
　をさらに備える、請求項１３から１９のいずれか一項に記載の撮像装置。