TWI611696B - 固體攝像元件及攝像裝置 - Google Patents

固體攝像元件及攝像裝置 Download PDF

Info

Publication number
TWI611696B
TWI611696B TW103119302A TW103119302A TWI611696B TW I611696 B TWI611696 B TW I611696B TW 103119302 A TW103119302 A TW 103119302A TW 103119302 A TW103119302 A TW 103119302A TW I611696 B TWI611696 B TW I611696B
Authority
TW
Taiwan
Prior art keywords
column
reset
discharge
signal
solid
Prior art date
Application number
TW103119302A
Other languages
English (en)
Other versions
TW201507475A (zh
Inventor
後藤崇
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201507475A publication Critical patent/TW201507475A/zh
Application granted granted Critical
Publication of TWI611696B publication Critical patent/TWI611696B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

呈二維狀排列多個畫素部的固體攝像元件能充分抑制形成於鄰接的畫素列間的電容耦合的影響，且獲得重置kTC雜訊得以降低的適當的圖像信號。當按列而依序進行電荷累積讀出動作時，於各列的排出之前進行預排出即自累積部排出預備電荷，且同時進行第n列(n為自然數)的排出與第n+1列的預排出，當使用針對每一列畫素部而設的反饋控制電路進行排出時進行反饋控制，該電荷累積讀出動作為：排出畫素部的累積部所累積的信號電荷，排出後獲得經過電荷累積期間累積於累積部的信號電荷，且於獲得信號電荷之後重置累積部而獲得累積部的重置位準。

Description

固體攝像元件及攝像裝置
本發明是有關於一種包括受到光的照射而產生電荷的光電轉換部的固體攝像元件、及包括該固體攝像元件的攝像裝置。
近年來，為了應對固體攝像元件的高感度化、畫素微細化，光電轉換層積層型的固體攝像元件受到關注，所述光電轉換層積層型的固體攝像元件中，在矽(silicon)基板的上方設置包含一對電極與被該一對電極夾著的光電轉換層的光電轉換部，將該光電轉換層產生的電荷自所述一對電極中的其中一個電極移動且累積至矽基板，且由矽基板上所形成的信號讀出電路來讀出與該累積電荷相應的信號。
作為此種固體攝像元件，例如在專利文獻1中提出一種固體攝像元件，如圖21所示，呈二維狀排列有多個畫素部200，該畫素部200包括：光電轉換部201、對光電轉換部201中產生的電荷進行累積的浮動擴散區FD(Floating Diffusion，FD，以下簡稱為FD)、輸出與FD中累積的電荷對應的電壓的輸出電晶體(transistor)202、對FD中累積的電荷進行重置(reset)的重置 電晶體203、及將自輸出電晶體202輸出的信號選擇性地輸出至信號線的選擇電晶體204。該固體攝像元件為於FD與光電轉換部201之間未設置電晶體的、所謂3電晶體的構成的電路，且FD與光電轉換部201直接電性連接。
此處，於上文所述的固體攝像元件中，對於畫素部200的各列分別依序進行排出及電荷信號的讀出動作。圖22表示第n列~第n+2列的畫素部200的排出及電荷信號的讀出動作的時序(timing)。
如圖22所示，在累積期間的起初，首先，排出無用電荷。排出是藉由如下方式進行：利用重置脈衝(reset pulse)RS使畫素部200的重置電晶體203接通(on)，對FD中累積的電荷進行重置。
若重置電晶體203斷開(off)且結束排出，則自該時點起開始向FD進行電荷累積。而且，當經過規定的電荷累積期間時，將選擇脈衝RW輸出至畫素部200，利用該選擇脈衝RW使選擇電晶體204接通，藉此，利用輸出電晶體202將FD中累積的信號電荷轉換為電壓信號，且將其作為累積信號而輸出至信號線。其後，藉由接通重置電晶體203，而重置FD，且將重置後的FD的電位作為重置信號而輸出至信號線。藉由將累積信號與重置信號的差分用作圖像信號，可獲得固定圖案雜訊(pattern noise)少的圖像。
於畫素部200的列方向依序掃描而進行上文所述的畫素 部200的每一列的排出及電荷信號的讀出動作，藉此，可獲得1圖框(frame)的圖像信號。
[現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-54746號公報
[專利文獻2]國際公開第2012/137445號
此處，於所述的固體攝像元件中，如圖21所示，因畫素部的配線或基板的雜質區域等的寄生電容，而使於不同列的鄰接的畫素部200間產生電容耦合(coupling)。尤其是，若畫素部的微細化得到推進，則不僅畫素部原來的電容變小，而且佈局(layout)的限制亦變得嚴格，故而，電容耦合的影響必然增大。
尤其是，於上文所述的3電晶體的構成中，每個畫素須有FD、且FD與光電轉換部201之間未設置電晶體而直接電性相連，故而，鄰接的畫素部200的FD間的電容耦合的影響容易增大。下面，對該影響進行說明。
圖23表示圖21所示的固體攝像元件中，當在均勻的光入射至所有畫素的條件下進行攝像時驅動與FD電位的時間變化。實線表示完全沒有電容耦合時的理想的FD電位，虛線表示受到電容耦合影響時的FD的電位變化。伴隨鄰接畫素的FD電位的變化，目標畫素的FD電位會變化，此為電容耦合產生影響時的特 徵。
各列中，於圖中的排出的時點將至此為止累積FD中的電荷排出，且於讀出的時點讀出自排出至讀出為止的累積期間累積於FD中的信號電荷。此處，若關注第n+1列，則是於時刻t1結束信號的讀出，FD的電位成為基準電位。其後，於時刻t2進行排出，將FD的電位作為基準電位之後，開始累積。而且，於時刻t5進行讀出，輸出與自時刻t2至時刻t5期間累積於FD中的信號電荷相應的信號。
另一方面，若關注第n列，則是於時刻t2之前的時刻t3進行排出，開始累積。而且，於時刻t2之後的時刻t4進行讀出。即，於第n列的累積期間內(t3~t4期間)進行第n+1列的排出。
此處，當第n列與第n+1列之間的電容耦合大時，伴隨時刻t2的第n+1列的FD電位的大的變化，第n列的FD電位亦會變化。當無電容耦合時，自時刻t3至時刻t4，FD電位單調地變化，與此相對，當電容耦合大時，自時刻t3至時刻t2，FD電位單調地變化之後，電位於時刻t2暫時下降，利用信號電荷的累積而使FD電位自該電位起上升直至時刻t4為止。因此，當於時刻t4讀出第n列的信號時，與實線所示的原來的信號位準(level)相比，成為低於點線所示的原來的信號位準的信號位準。
與讀出的信號相比排出時的電位變化越大，則此種信號位準的異常越容易明顯。因此，入射至固體攝像元件的光越大、與圖框期間相比累積期間越短，則所述影響越顯著。結果，會引 起信號量小時的訊雜比(Signal/Noise，S/N)的下降、或相對於曝光期間的信號的線性度(linearity)下降等問題。
而且，於例如上文所述的固體攝像元件中，當設有拜耳陣列(Bayer array)的彩色濾光片(color filter)時，在畫素部200的列方向上，存在交替排列有紅濾光片(R)與綠濾光片(G)的畫素部的列、與交替排列有藍濾光片(B)與綠濾光片(G)的畫素部的列。
當對此種固體攝像元件照射包含紅色(red，R)光與綠色(green，G)光的黃色(yellow，Y)光的情況下，當設有綠濾光片的畫素部200與設有紅濾光片的畫素部200位於相同的列時，如圖24的上段所示，因設有紅濾光片的畫素部200的排出，使得設有綠濾光片的畫素部200的FD的電位減少，其電荷信號G1的大小變小。
另一方面，當設有綠濾光片的畫素部200與設有藍濾光片的畫素部200位於相同的列時，如圖24的下段所示，光未入射至設有藍濾光片的畫素部200，其FD的電位亦未變化，故而，不會因設有藍濾光片的畫素部200的排出，而使設有綠濾光片的畫素部200的FD的電位受到影響，可獲得大於所述電荷信號G1的電荷信號G2。
即，因畫素部200的列而使設有綠濾光片的畫素部200的感度不同，故而色彩平衡(color balance)變得與原來不同，無法獲得適當的圖像信號。
而且，於例如上文所述的固體攝像元件中，因電容耦合而產生殘像。使用圖25對其影響進行說明。
首先，對於在各列的排出之前有10000個電子累積於FD中、且鄰接的列的耦合率為1%的情況進行說明。再者，所謂耦合率是指鄰接的畫素部200中FD間的電位變化的影響度。例如，於耦合率為1%的情況下，表示當鄰接畫素的信號有變化時，信號以該1%的程度變化。耦合率是由寄生電容與FD的累積電容之比決定，畫素部200的尺寸(size)越小則佈局的自由度越下降，耦合率越容易變高。
首先，因第n列的排出而使第n列的FD中累積的10000個電子成為0個。然而，因接著執行的第n+1列的FD的排出，使得第n列的FD受到電容耦合的影響，第n+1列的FD中累積的10000個電子成為0個，隨之，成為相當於(0-10000)個電子的1%的電子數的電位。即，第n列的FD成為相當於-100個電子的電位。而且，之後進行第n列的讀出，故而，自第n列起產生相當於-100個電子的黑化殘像。關於第n+1列，亦同樣地產生相當於-100個電子的黑化殘像。如此，因鄰接畫素列間的電容耦合而產生累積電荷量×(-耦合率)的殘像。耦合率越高則殘像顯著地變得越大。
因此，為了抑制所述的鄰接畫素列間的電容耦合的影響，於例如專利文獻2中，提出如下方法：當對第n+1列的畫素部的FD進行重置而設為基準電位時，使第n列的畫素部的FD的 電位固定。
另一方面，於上文所述的3電晶體的固體攝像元件中，因無法將排出及信號讀出的重置時產生的重置kTC雜訊消除(cancel)，故而成為問題。對於該問題，於專利文獻2中，揭示有如下技術：進行反饋(feedback)重置，降低重置kTC雜訊。
然而，專利文獻2中，關於兼顧殘像的抑制與重置kTC雜訊的降低的構成，並無記載。
鑒於所述情況，本發明的目的在於提供能充分抑制因形成於鄰接的畫素列間的電容耦合的影響而產生的殘像、且能獲得重置kTC雜訊得以降低的適當的圖像信號的固體攝像元件、及使用該固體攝像元件的攝像裝置。
本發明的固體攝像元件的特徵在於：呈二維狀排列有多個畫素部，所述畫素部包括：光電轉換部，產生與入射光的光量相應的信號電荷；累積部，對光電轉換部中產生的信號電荷進行累積；及輸出電路，輸出與累積部中累積的信號電荷相應的電壓；且光電轉換部、累積部及輸出電路的輸入節點(node)電性連接；按列而依序進行如下電荷累積讀出動作：將累積部中累積的信號電荷排出，於該排出後，獲得經過電荷累積期間累積於累積部的信號電荷，且於獲得信號電荷之後重置累積部而獲得累積部的重置位準；於各列的排出之前進行預排出，該預排出是自累積部排出預備電荷，且同時進行第n列(n為自然數)的排出與第n+1 列的預排出；針對每一列畫素部，設有以使累積部成為基準電位的方式進行反饋控制的反饋控制電路，於排出及重置時進行所述反饋控制。
而且，所述本發明的固體攝像元件中，可於重置時進行反饋控制。
而且，可使畫素部包括列選擇電路，該列選擇電路連接於輸出電路與輸出信號電荷及重置位準的信號線之間，且可使該列選擇電路於排出時導通、於預排出時成為非導通。
而且，可使第n列的排出與第n列以外的列的重置以不同的時序進行。
而且，可使反饋控制電路包括供給基準電壓的電壓源、與連接有電壓源的反轉放大器。
而且，針對各列，可在排出之後且重置之前進行讀出預重置，該讀出預重置是自累積部排出預備電荷。
而且，可同時進行第n列的重置與第n+1列的讀出預重置。
而且，可使列選擇電路於重置時導通、於讀出預重置時成為非導通。
而且，可設為：於第n列的讀出預重置之前獲得信號電荷，於第n+1列的所述重置之後獲得第n列的重置位準。
而且，可設為：於第n+1列的排出及重置時，使第n列的累積部為電性浮起的浮動(floating)狀態。
而且，可設有：預排出用移位暫存器(shift register)，輸出用於進行預排出的脈衝信號；排出用移位暫存器，輸出用於進行排出的脈衝信號；信號位準獲得‧讀出預排出用移位暫存器，輸出用於進行信號電荷的獲得及讀出預重置的脈衝信號；讀出重置用移位暫存器，輸出用於進行所述重置的脈衝信號；及重置位準獲得用移位暫存器，輸出用於獲得重置位準的脈衝信號。
而且，可對於輸出信號電荷及重置位準的各信號線，分別設置至少3個相關雙採樣處理電路。
而且，可使畫素部包括以畫素為單位進行劃分的第一電極、與隔著光電轉換部而與畫素電極對向地設置的第二電極，且可使第二電極為對於所有畫素部共通的電極。
而且，可使光電轉換部包含有機光電轉換膜。
而且，可使有機光電轉換膜對於所有畫素部而言為共通。
而且，可使來自光電轉換部的信號電荷為電洞。
而且，可使來自光電轉換部的信號電荷為電子。
而且，可對累積部設置保護電路。
本發明的攝像裝置的特徵在於包括所述本發明的固體攝像元件。
根據本發明的固體攝像元件及攝像裝置，在各列的畫素部的累積部的排出之前進行預排出，該預排出是自累積部排出預 備電荷，且同時進行第n列的排出與第n+1列的預排出，故而，即便在如圖21的說明般第n列與第n+1列之間的電容耦合相對較大時，亦能減小第n+1列的預排出對第n列的FD的電位的影響，從而能獲得適當的圖像信號。再者，關於其理由，將於下文詳述。
而且，因於排出及用於獲得重置位準的重置時，使用針對每一列畫素部而設的反饋控制電路，且以使累積部成為基準電位的方式進行反饋控制，故而，能降低重置kTC雜訊而獲得S/N高的圖像信號。
即，本發明的固體攝像元件及攝像裝置可同時實現鄰接畫素間的電容耦合的影響的抑制、與重置kTC雜訊的降低。
10、200‧‧‧畫素部
11‧‧‧光電轉換部
12‧‧‧輸出電晶體
13‧‧‧重置電晶體
14‧‧‧選擇電晶體
16‧‧‧反饋控制電路
16a‧‧‧反轉放大器
16b‧‧‧電壓源
17‧‧‧保護電路
100‧‧‧固體攝像元件
101‧‧‧基板
102‧‧‧絕緣層
103‧‧‧連接電極
104‧‧‧畫素電極
105‧‧‧連接部
106‧‧‧連接部
107‧‧‧光電轉換層
108‧‧‧對向電極
110‧‧‧密封層
111‧‧‧彩色濾光片
113‧‧‧遮光層
114‧‧‧保護層
115‧‧‧對向電極電壓供給部
116‧‧‧讀出電路
121‧‧‧垂直驅動器
121a‧‧‧預排出用移位暫存器
121b‧‧‧排出用移位暫存器
121c‧‧‧信號位準獲得‧讀出預重置用移位暫存器
121d‧‧‧讀出重置用移位暫存器
121e‧‧‧重置位準獲得用移位暫存器
122‧‧‧控制部
122a‧‧‧時序產生器(TG)
123‧‧‧信號處理電路
123a‧‧‧第一CDS電路
123b‧‧‧第二CDS電路
123c‧‧‧第三CDS電路
124‧‧‧水平驅動器
125‧‧‧低電壓差動信號
126‧‧‧串列轉換部
127‧‧‧焊墊
201‧‧‧光電轉換部
202‧‧‧輸出電晶體
203‧‧‧重置電晶體
204‧‧‧選擇電晶體
e‧‧‧電子
h‧‧‧電洞
FD‧‧‧浮動擴散區(累積部)
G1、G2‧‧‧電荷信號
HD‧‧‧列同步信號
RL‧‧‧重置汲極線
RS(n-1)~RS(n+1)‧‧‧重置脈衝
RW(n-1)~RW(n+1)‧‧‧選擇脈衝
SL‧‧‧信號線
t1~t5‧‧‧時刻
VD‧‧‧圖框同步信號
Vdd‧‧‧電源電壓
Vref‧‧‧基準電壓
Vth(n-1)、Vth(n)、Vth(n+1)‧‧‧臨限值
圖1為表示構成本發明的固體攝像元件的第1實施方式及第2實施方式的畫素部的圖。
圖2為本發明的固體攝像元件的第1實施方式及第2實施方式的示意剖面圖。
圖3為表示本發明的固體攝像元件的第1實施方式的整體構成的圖。
圖4為表示本發明的固體攝像元件的第1實施方式中的預排出、排出及電荷信號的讀出的時序的一例的圖。
圖5為表示預排出、排出及讀出時的重置脈衝RS(n-1)~重置脈衝RS(n+1)及選擇脈衝RW(n-1)~選擇脈衝RW(n+1) 的圖。
圖6為表示與第n列的預排出同時地進行第n-1列的排出時、各畫素部的重置電晶體與選擇電晶體的狀態的圖。
圖7為表示與第n列的排出同時地進行第n+1列的預排出時、各畫素部的重置電晶體與選擇電晶體的狀態的圖。
圖8為表示當獲得第n列的信號位準時、各畫素部的重置電晶體與選擇電晶體的狀態的圖。
圖9為表示當進行第n列的讀出重置時、各畫素部的重置電晶體與選擇電晶體的狀態的圖。
圖10為用於對本發明的固體攝像元件的第1實施方式中的殘像的影響進行說明的圖。
圖11為表示本發明的固體攝像元件的第2實施方式中的第n-1列、第n列及第n+1列的預排出、排出、讀出預重置及讀出重置的時序的一例的圖。
圖12為表示本發明的固體攝像元件的第2實施方式中的第n-1列~第n+1列的預排出、排出、讀出預重置及讀出重置時的重置脈衝RS(n-1)~重置脈衝RS(n+1)及選擇脈衝RW(n-1)~選擇脈衝RW(n+1)的一例的圖。
圖13為表示本發明的固體攝像元件的第2實施方式的整體構成的圖。
圖14為表示與第n-1列的讀出重置同時地進行第n列的讀出預重置時、各畫素部的重置電晶體與選擇電晶體的狀態的圖。
圖15為表示與第n列的讀出重置同時地進行第n+1列的讀出預重置時、各畫素部的重置電晶體與選擇電晶體的狀態的圖。
圖16為表示進行第n+1列的讀出重置時、各畫素部的重置電晶體與選擇電晶體的狀態的圖。
圖17為用於對本發明的固體攝像元件的第2實施方式中的輸出電晶體的Vth的偏差的影響進行說明的圖。
圖18為表示以鏡像關係對畫素部的讀出電路進行佈局時、累積部FD的位置關係的圖。
圖19為表示在圖18所示的累積部FD的位置關係下、不進行預排出而僅進行排出時的累積部FD的電位變化的圖。
圖20為表示對第1實施方式及第2實施方式的畫素部的累積部FD設有保護電路的構成的圖。
圖21為表示現有的固體攝像元件的畫素部的構成與電容耦合的圖。
圖22為用於對現有的固體攝像元件的排出及電荷信號的讀出進行說明的時序圖(timing chart)。
圖23為用於對現有的固體攝像元件中的電容耦合的影響進行說明的圖。
圖24為用於對現有的固體攝像元件中的電容耦合所造成的假訊(aliasing)的影響進行說明的圖。
圖25為用於對現有的固體攝像元件中的電容耦合所造成的殘像的影響進行說明的圖。
以下，參照圖式，對於本發明的固體攝像元件的第1實施方式進行說明。圖1為表示構成本實施方式的固體攝像元件的畫素部的圖。本實施方式的固體攝像元件中，呈二維狀排列有多個圖1所示的畫素部10。
如圖1所示，畫素部10包括光電轉換部11、浮動擴散區FD(相當於累積部)(以下簡稱為FD)、輸出電晶體12(相當於輸出電路)、重置電晶體13及選擇電晶體14(相當於選擇電路)。而且，輸出電晶體12、重置電晶體13及選擇電晶體14分別包含n通道(channel)的金屬氧化物半導體(Metal Oxide Semiconductor，MOS)電晶體。再者，畫素部10的尺寸理想的是5μm以下。
光電轉換部11包括：畫素電極104(相當於第一電極)、與畫素電極104對向地設置的對向電極108(相當於第二電極)、及設在畫素電極104與對向電極108之間的光電轉換層107。
畫素電極104為針對每個畫素部10而區分的薄膜電極，例如由氧化銦錫(tin indium oxide，ITO)、鋁、氮化鈦、銅、鎢等透明或不透明的導電性材料形成。畫素電極104針對每個畫素部10而對光電轉換層107中產生的電荷進行捕集。
對向電極108為用於在其與畫素電極104之間對光電轉換層107施加電壓而使光電轉換層107產生電場的電極。就對向電極108而言，較之光電轉換層107設在更靠光的入射面側的位 置，因須使光透過對向電極108而入射至光電轉換層107，故而，可由對入射光為透明的ITO等導電性材料形成。再者，本實施方式中的對向電極108包含在所有畫素部10中為共通的1塊電極，但亦可構成為針對每個畫素部10而進行分割。
光電轉換層107包含吸收入射光且根據該吸收的光量而產生電荷的有機光電轉換膜或無機光電轉換膜。再者，於光電轉換層107與對向電極108之間、或光電轉換層107與畫素電極104之間，亦可設置電荷阻擋(blocking)層等功能層，該功能層抑制電荷自電極注入至光電轉換層107。
本實施方式的畫素部10中，以使光電轉換層107中產生的電荷中的電洞移動至畫素電極104、使電子移動至對向電極108的方式，對於對向電極108施加偏壓(bias voltage)。為了使光電轉換層107充分顯現高的感度，作為偏壓，理想的是使用高於讀出電路的電源電壓Vdd(圖1中為供給至輸出電晶體12的汲極(drain)的電壓，例如3V)的電壓(5V~20V左右，例如10V)。
FD包含與畫素電極104電性相連的n型雜質區域。因FD的電位根據畫素電極104所捕集的電洞的量而變化，故而FD作為電荷累積部而發揮功能。
輸出電晶體12將FD中累積的電荷信號轉換為電壓信號而輸出至信號線SL。輸出電晶體12的閘極(gate)端子電性連接於FD，汲極端子連接有固體攝像元件的電源電壓Vdd。而且，輸 出電晶體12的源極(source)端子連接於選擇電晶體14的汲極端子。本實施方式中的畫素部10為所謂的3電晶體構成的電路，其中，FD、光電轉換部11的畫素電極104及輸出電晶體12的閘極端子直接電性連接。
重置電晶體13將FD的電位重置為基準電位。於重置電晶體13的汲極端子電性連接有FD，於源極端子連接有重置汲極線RL。重置汲極線RL是針對每一列畫素部10而設，且由屬於各列的多個畫素部10而共用。而且，於各重置汲極線RL的一端連接有反饋控制電路16。
反饋控制電路16是針對每一列畫素部10而設，包括反轉放大器16a、與供給基準電壓Vref的電壓源16b。於反轉放大器16a的反轉輸入端子(-)連接有信號線SL，於非反轉輸入端子(+)連接有電壓源16b，於輸出端子連接有重置汲極線RL。
若施加於重置電晶體13的閘極端子的重置脈衝RS為高位準(high level)，則重置電晶體13接通，且將電子自重置電晶體13的源極注入至汲極。而且，因該電子的注入而使FD的電位降下且將FD的電位重置為基準電位，但當此時選擇電晶體14為接通的情況下，FD的電位會經由輸出電晶體12、選擇電晶體14及信號線SL而輸入至反饋控制電路16。
而且，基於FD的當前電位與自電壓源16b供給的基準電壓Vref，由反饋控制電路16對FD的電位進行反饋控制。此時，若將輸出電晶體12的增益(gain)設為1、將輸出電晶體的臨限 電壓設為Vth，則信號線SL的電位成為Vref，重置汲極線RL及FD的電位成為Vref+Vth，FD的電位維持為固定的基準電位。藉由如此對FD的電位進行反饋控制，能降低重置電晶體13的重置kTC雜訊。
選擇電晶體14的源極端子連接於信號線SL，且該選擇電晶體14用於將自各畫素部10的輸出電晶體12輸出的信號選擇性地輸出至針對每列而設的信號線SL。若施加於選擇電晶體14的閘極端子的選擇脈衝RW成為高位準，則選擇電晶體14接通，藉此，將自各畫素部10的輸出電晶體12輸出的信號輸出至信號線SL。
圖2為呈二維狀排列有多個圖1所示的畫素部10的固體攝像元件100的示意剖面圖。再者，以下的說明中，對於與圖1所示的畫素部10相同的構成，標註相同的名稱與符號。
如圖2所示，固體攝像元件100包括基板101、絕緣層102、連接電極103、畫素電極104、連接部105、連接部106、光電轉換層107、對向電極108、密封層110、彩色濾光片111、遮光層113、保護層114、對向電極電壓供給部115及讀出電路116。
基板101為玻璃(glass)基板或矽等半導體基板。於基板101上形成有絕緣層102。於絕緣層102的表面形成有多個畫素電極104與1個以上的連接電極103。
光電轉換層107如上所述根據接受的光而產生電荷。光電轉換層107是以覆蓋多個畫素電極104的方式設置。光電轉換 層107於畫素電極104之上成為固定的膜厚，即便畫素部以外(有效畫素區域外)的膜厚有變化亦無問題。
對向電極108為與畫素電極104對向的電極，且以覆蓋光電轉換層107的方式設置。對向電極108形成至較之光電轉換層107配置於更外側的連接電極103之上，且與連接電極103電性連接。
連接部106埋設於絕緣層102中，該連接部106是用於將連接電極103與對向電極電壓供給部115電性連接的接頭(plug)等。對向電極電壓供給部115形成於基板101上，且經由連接部106及連接電極103而對於對向電極108施加規定的電壓。再者，對向電壓供給部115亦可並非構成為形成於基板101上，而構成為直接與外部的電源相連。
讀出電路116包括圖1所示的FD、輸出電晶體12、重置電晶體13及選擇電晶體14，且利用絕緣層102中的金屬線(未圖示)進行配線。讀出電路116是對應於多個畫素電極104的各個(畫素電極104)而設於基板101上，且根據由對應的畫素電極104所捕集的電荷而讀出信號。再者，讀出電路116由配置於絕緣層102內的未圖示的遮光層而遮光。
密封層110是以覆蓋對向電極108的方式而設。密封層110是為了防止因大氣中的水或氧使光電轉換層107劣化而設，亦可並非由單層形成，而由多個無機材料膜經積層等而形成。例如亦可為由原子層沈積法(原子層化學氣相沈積(Atomic Layer Chemical Vapor Deposition，ALCVD)法)形成的AlOx膜與由化學氣相成膜法(化學氣相沈積(Chemical Vapor Deposition，CVD)法)形成的SiOxNy膜的積層膜。
彩色濾光片111形成於密封層110上的與各畫素電極104對向的位置。遮光層113形成於密封層110上的設有彩色濾光片111的區域以外，防止光入射至形成於有效畫素區域以外的光電轉換層107。作為彩色濾光片111，例如可使用拜耳陣列的彩色濾光片，但並不限於此，亦可使用補色型彩色濾光片或其他公知的彩色濾光片。
保護層114形成於彩色濾光片111及遮光層113上，保護整個固體攝像元件。
圖3為表示包含圖2所示的固體攝像元件100的周邊電路的整體構成的圖。如圖3所示，本實施方式的固體攝像元件100包括垂直驅動器(driver)121、控制部122、信號處理電路123、水平驅動器124、低電壓差動信號(Low Voltage Differential Signal，LVDS)125、串列(serial)轉換部126及焊墊(pad)127。圖3所示的畫素區域表示圖2所示的固體攝像元件100的排列有畫素部10的區域。
畫素區域中，針對每一列畫素部10而設有自各畫素部10的輸出電晶體12輸出信號的信號線SL、與上文所述的重置汲極線RL。而且，如上文所述，針對每一列畫素部10而設有反饋控制電路16。
控制部122包括時序產生器(timing generator)等，輸出圖框同步信號VD或列同步信號HD，且藉由控制垂直驅動器121或水平驅動器124的動作而對畫素部10的電荷信號的讀出等進行控制。
垂直驅動器121基於自控制部122輸出的圖框同步信號VD及列同步信號HD而對於讀出電路116輸出重置脈衝RS或選擇脈衝RW，且對讀出電路116的動作進行控制。尤其是，本實施方式的垂直驅動器121是於所謂的先前以來所進行的FD的累積電荷的排出之前進行FD的預排出，且以與第n列的排出同時地進行第n+1列的預排出的方式控制讀出電路116。關於FD的預排出，將於下文詳述。
信號處理電路123是與讀出電路116的各列對應地設置。信號處理電路123對於自對應的列輸出的信號進行相關雙採樣(correlated double sampling，CDS)處理，且包括將處理後的信號轉換為數位(digital)信號的類比/數位轉換(analog to digital converter，ADC)電路。由信號處理電路123處理後的信號被記憶於針對每一列而設的記憶體(memory)中。
水平驅動器124進行如下控制：依序讀出信號處理電路123的記憶體中所存儲的1列畫素部10的信號且將其輸出至LVDS 125。
低電壓差動信號125根據LVDS(low voltage differential signaling)而傳送數位信號。串列轉換部126將輸入的並列 (parallel)的數位信號轉換為串列後進行輸出。焊墊127為用於與外部進行輸入輸出的介面(interface)。
繼而，對於本實施方式的固體攝像元件100的動作進行說明。
本實施方式的固體攝像元件100中，分別對於畫素部10的各列依序進行預排出、排出、讀出動作。而且，每一列畫素部10的預排出、排出及讀出動作是於畫素部10的列方向依序掃描而進行。再者，此處所述的讀出動作包含如下兩個方面：於排出後，獲得在經過電荷累積期間時累積於FD中的信號電荷、及獲得該信號電荷之後獲得已重置FD時的重置位準。
圖4中表示本實施方式的固體攝像元件100的第n-1列(n為2以上的自然數)、第n列及第n+1列中的預排出、排出及讀出的時序的一例。而且，圖5中表示第n-1列~第n+1列的預排出、排出及讀出時的重置脈衝RS(n-1)~重置脈衝RS(n+1)及選擇脈衝RW(n-1)~選擇脈衝RW(n+1)。
如圖4所示，本實施方式的固體攝像元件100中，對於第n-1列、第n列及第n+1列，按列而依序進行預排出、排出及讀出。而且，此時，與第n-1列的畫素部10的排出同時地進行第n列的畫素部10的預排出，且與第n列的畫素部10的排出同時地進行第n+1列的畫素部10的預排出。以下，關於具體的動作，亦參照圖6~圖9進行說明。
首先，與第n列的預排出同時地進行第n-1列的排出。 於第n-1列的排出時，自垂直驅動器121向第n-1列的畫素部10輸出用於排出的重置脈衝RS(n-1)。而且，如圖6所示，利用該重置脈衝RS(n-1)使畫素部10的重置電晶體13接通，使FD的電位重置後進行排出。此時，自垂直驅動器121輸出選擇脈衝RW(n-1)，使第n-1列的畫素部10的選擇電晶體14接通。藉此，對第n-1列的畫素部10完成反饋環路(feedback loop)，若將第n-1列的畫素部10的輸出電晶體的臨限值設為Vth(n-1)，則信號線SL的電位成為Vref，重置汲極線RL的電位成為Vref+Vth(n-1)，FD的電位成為Vref+Vth(n-1)。
另一方面，若關注第n列的預排出，則自垂直驅動器121向第n列的畫素部10輸出用於預排出的預重置脈衝RS(n)。而且，如圖6所示，利用該預重置脈衝RS(n)使畫素部10的重置電晶體13接通，使FD的電位重置後進行預排出。然而，此時，對於第n-1列的畫素部10形成反饋環路，故而，對於第n列的畫素部10無法形成反饋環路。因此，不會自垂直驅動器121輸出選擇脈衝RW(n)，選擇電晶體14未接通。因此，第n列的畫素部10的FD的電位被重置為重置汲極線RL的電位即Vref+Vth(n-1)。
此處，於第n列的預排出時，第n列的畫素部10的FD的電位較大地變化。然而，於第n-1列的畫素部10，重置電晶體13接通，故而，第n-1列的畫素部10的FD的電位被固定。因此，第n-1列的畫素部10的FD未受到第n列的畫素部10的FD的電位變化的影響，不會因鄰接畫素間耦合而產生假訊。
繼而，於第n列的預排出之後，在第n列的排出時，自垂直驅動器121向第n列的畫素部10輸出用於排出的排出重置脈衝RS(n)。而且，如圖7所示，利用該排出重置脈衝RS(n)使畫素部10的重置電晶體13接通，FD的電位再次被重置為基準電位後進行排出。而且，此時，亦自垂直驅動器121輸出選擇脈衝RW(n)，藉此，選擇電晶體14接通，且對於第n列的畫素部10的FD的電位進行反饋控制。結果，第n列的畫素部10的FD的電位被重置為Vref+Vth(n)。
而且，與上文所述的第n列的排出同時地進行第n+1列的預排出。與第n列的預排出的情況相同，於第n+1列亦為在預排出時不進行第n+1列的FD的電位的反饋控制。而且，第n+1列的畫素部10的FD的電位被重置為Vref+Vth(n)。
於該第n+1列的預排出時，第n+1列的畫素部10的FD的電位亦較大地變化，但因第n列的畫素部10的重置電晶體13被接通，故而，第n列的畫素部10的FD的電位被固定。因此，不會因鄰接畫素間耦合而產生假訊。
繼而，進行上文所述的第n列的畫素部10的排出之後，當經過規定的電荷累積期間時，自垂直驅動器121向第n列的畫素部10輸出選擇脈衝RW(n)。而且，如圖8所示，利用該選擇脈衝RW(n)使選擇電晶體14接通，藉此，利用輸出電晶體12將FD中累積的信號電荷轉換為電壓信號且作為信號位準而輸出至信號線SL。
繼而，自垂直驅動器121向第n列的畫素部10輸出用於獲得重置位準的讀出重置脈衝RS(n)。而且，如圖9所示，利用該讀出重置脈衝RS(n)使畫素部10的重置電晶體13接通，再次對第n列的FD的電位進行反饋控制，將第n列的畫素部10的FD的電位重置為Vref+Vth(n)。其後，讀出重置脈衝RS(n)成為斷開狀態，藉此，重置電晶體13斷開且剛完成重置後的信號作為重置位準而被輸出至信號線SL。
而且，信號處理電路123中，算出信號位準與重置位準的差分，將該差分用作圖像信號。
本實施方式中，於預排出時，第n列的FD的電位被重置為Vref+Vth(n-1)。另一方面，於排出及讀出時，第n列的FD的電位被重置為Vref+Vth(n)。即，預排出時的FD的電位與排出及讀出時的FD的電位不同。然而，預排出之後的FD的電位藉由之後的排出而再次被重置，故而，即便其電位不同，實用時亦不存在問題。另一方面，排出及讀出時的FD的電位成為經反饋控制的相同的電位，且重置kTC雜訊得以抑制。因此，根據本實施方式，可獲得固定圖案雜訊、重置kTC雜訊均少的圖像。
再者，為了利用該反饋控制而更有效地抑制kTC雜訊，亦可如圖5所示，當使排出重置脈衝RS與讀出重置脈衝RS斷開時，進行其脈衝信號逐漸下降(成為斷開狀態)的錐形重置(tapered reset)。
所述說明中，以第n列的畫素部的動作為重點進行說 明，但其他列亦與上文所述相同。再者，所述第1實施方式的固體攝像元件100中，於規定的列中進行排出時由反饋控制電路16形成反饋環路，故而，其他列未連接於反饋控制電路16。即，進行反饋控制的第n列的排出與第n列以外的列的讀出的重置是以不同的時序進行。
繼而，關於所述第1實施方式的固體攝像元件中的殘像的抑制效果，參照圖10進行說明。再者，此處為了說明殘像的抑制效果，而使各列的排出與讀出之間無新的信號電荷的累積、且將鄰接畫素間的耦合率設為a%而進行說明。而且，此處是以第n列為重點而進行說明。
首先，第n列的排出後的FD的電位藉由第n列的排出的反饋控制而成為Vref+Vth(n)。
另一方面，即將進行第n+1列的排出之前的第n+1列的FD的電位成為第n列的排出後的電位，故而成為Vref-Vth(n)。而且，若於該電位的狀態下進行第n+1列的排出，則排出後的第n+1列的FD的電位藉由反饋控制而成為Vref+Vth(n+1)。即，於第n+1列的排出的前後，FD的電位差成為：Vref+Vth(n)-{Vref+Vth(n+1)}=Vth(n)-Vth(n+1)。
此處，第n列的排出後的FD的電位如上文所述成為Vref+Vth(n)，但此時第n列的FD為電性浮動狀態，故而，因第 n+1列的排出對鄰接畫素間的耦合的影響，而以上文所述的電位差×耦合率a%的程度受到影響。因此，第n+1列的排出後的第n列的FD的電位成為：Vref+Vth(n)+{Vth(n)-Vth(n+1)}×a%。
繼而，進行第n列的讀出，附加有相當於上式的FD的電位的信號而進行讀出，但上式的項中僅含有輸出電晶體12的臨限電壓Vth與反饋控制電路16的基準電壓Vref。即，被讀出的信號中未附加受到殘像影響的信號，故而，不受殘像的影響。
再者，此處，已關於對於第n列的讀出信號的殘像的抑制效果進行了說明，且關於第n-1列、第n+1列亦與此相同。
而且，本實施方式的固體攝像元件中，如圖10所示，於第n+1列的預排出時在第n列進行排出，故而，第n列的電荷信號未受到第n+1列的預排出的影響，能使第n+1列的預排出結束時的第n列的FD的電位成為基準電位Vref+Vth(n)。而且，於第n列的預排出時在第n-1列進行排出，故而，第n-1列的電荷信號不會受到第n列的預排出的影響，能使第n列的預排出結束時的第n-1列的FD的電位成為基準電位Vref+Vth(n-1)。即，利用此種預排出，能使排出前的各列的電位為固定的，故而，藉由鄰接畫素耦合而重疊的信號並不受鄰接畫素中累積的信號電荷量的影響而為固定。
因此，當存在鄰接畫素間耦合時，亦能不僅防止殘像的產生，且能防止假訊的產生。
本發明中，耦合率越高則效果越大，尤其是當將畫素部10的尺寸設為5μm以下時，耦合率變大至無法忽視的程度，故而，本發明的效果顯著。
即，根據所述實施方式的固體攝像元件100，能同時實現鄰接畫素間的電容耦合的影響的抑制、與重置kTC雜訊的降低。
而且，即便於如上文所述對固體攝像元件設有拜耳陣列等的彩色濾光片時，亦不會根據畫素部的列，而使設有綠濾光片的畫素部的感度不同，故而能獲得適當的色彩平衡的圖像信號。
繼而，對於本發明的固體攝像元件的第2實施方式進行說明。
第1實施方式的固體攝像元件中，如上文所述能獲得殘像的抑制效果，但另一方面，因各列的排出時的鄰接畫素間的耦合的影響，而使依存於輸出電晶體12的臨限電壓Vth的信號附加於讀出信號。下表表示各列的讀出時獲得的信號位準、重置位準、及該些的差即圖像信號。
Figure TWI611696BD00001
如上表所示，於最終獲得的圖像信號中附加有如下信號，該信號是由鄰接的畫素部10的輸出電晶體12的Vth的差分乘以耦合率而得。因此，若輸出電晶體12的Vth的偏差少則無特別問題，但當輸出電晶體12的Vth的偏差大、或耦合率高時，因Vth的偏差引起的圖像信號的雜訊成為問題。例如，因畫素尺寸變小，故當耦合率升高時或輸出電晶體12微細化而使Vth的偏差變大時，會成為問題。
第2實施方式的固體攝像元件是以如下方式構成：能消除因所述的輸出電晶體12的Vth的偏差引起的雜訊。
具體而言，第2實施方式的固體攝像元件中，於所述第1實施方式的固體攝像元件的各列的排出後，於讀出的重置之前，進而進行讀出預重置。再者，本實施方式中，將讀出時的重置稱為讀出重置。
圖11中表示第2實施方式的固體攝像元件的第n-1列、第n列及第n+1列中的預排出、排出、讀出預重置及讀出重置的時序的一例。而且，圖12中表示第n-1列~第n+1列的預排出、排出、讀出預重置及讀出重置時的重置脈衝RS(n-1)~重置脈衝RS(n+1)及選擇脈衝RW(n-1)~選擇脈衝RW(n+1)的一例。再者，圖11及圖12中，時間自上段的左方向右方進行，其後，時間自下段的左方向右方進行。
如圖11所示，第2實施方式的固體攝像元件中，對於 第n-1列、第n列及第n+1列，按列而依序進行預排出、排出、讀出預重置及讀出重置。而且，此時與第1實施方式同樣，與第n-1列的排出同時地進行第n列的預排出，與第n列的排出同時地進行第n+1列的預排出。而且，進而與第n-1列的讀出重置同時地進行第n列的讀出預重置，與第n列的讀出重置同時地進行第n+1列的讀出預重置。
而且，如圖11所示，於即將進行第n列的讀出預重置之前獲得第n列的信號位準，於第n+1列的讀出重置之後立即獲得第n列的重置位準。圖11中以圓圈表示各列中獲得信號位準的時序，以叉號表示獲得重置位準的時序。關於第n-1列及第n+1列，亦以與第n列相同的時序獲得信號位準與重置位準。
圖13為表示包含第2實施方式的固體攝像元件的周邊電路的整體構成的圖。再者，第2實施方式的固體攝像元件中，畫素部10的構成等與第1實施方式的固體攝像元件相同，以下，以與第1實施方式的固體攝像元件不同的方面為重點而進行說明。
第2實施方式的固體攝像元件中設有5個移位暫存器，所述5個移位暫存器是與上文所述的各列的預排出、排出、信號位準獲得、讀出預重置、讀出重置及重置位準獲得的各驅動相對應，且用於輸出重置脈衝及選擇脈衝。
具體而言，包括預排出用移位暫存器121a、排出用移位暫存器121b、信號位準獲得‧讀出預重置用移位暫存器121c、讀出重置用移位暫存器121d及重置位準獲得用移位暫存器121e。該 等5個移位暫存器根據自控制部122的TG(時序產生器)122a輸出的控制信號，以對於各列所預先設定的時序而輸出重置脈衝或選擇脈衝。
再者，信號位準獲得與讀出預重置是於相同的列選擇期間內在同一列進行，故而，信號位準獲得與讀出預重置可根據來自1個移位暫存器的脈衝信號而進行，但所述以外的預排出、排出、讀出重置及重置位準獲得是於相同的列選擇期間內在各自不同的列進行，故而，各動作須分別有移位暫存器。
而且，第2實施方式的固體攝像元件的信號處理電路123中，針對各信號線SL而包括第一CDS電路123a、第二CDS電路123b及第三CDS電路123c這3個CDS電路(相關雙採樣處理電路)。該CDS電路進行相關雙採樣處理。
第2實施方式的固體攝像元件中，如圖11及圖12所示，例如須於自獲得第n-1列的信號位準之後至獲得第n-1列的重置位準期間，獲得第n列的信號位準與第n+1列的信號位準，故而，須保持3列的信號位準。因此，如上文所述，針對各信號線SL分別設有第一CDS電路123a、第二CDS電路123b及第三CDS電路123c。再者，CDS電路並不限於3個，亦可針對各信號線SL而設置3個以上的CDS電路。
第一CDS電路123a、第二CDS電路123b及第三CDS電路123c能以各列的獲得信號位準的時序而依序切換。例如，於獲得第n-1列的信號位準時由第一CDS電路123a獲得信號位準， 於獲得第n列的信號位準時由第二CDS電路123b獲得信號位準，於獲得第n+1列的信號位準時由第三CDS電路123c獲得信號位準。而且，每當獲得3列的信號位準時，依序反覆進行自第一CDS電路123a至第三CDS電路123c的切換。
繼而，關於第2實施方式的固體攝像元件的詳細的動作，參照圖12及圖14~圖16進行說明。再者，關於各列的預排出及排出的動作，與第1實施方式的固體攝像元件相同，故而此處省略說明，而對各列的排出以後的動作進行說明。而且，此處關注於第n列的動作而進行說明。
首先，於第n列的排出結束之後，於經過規定的電荷累積期間的時點，獲得第n列的信號位準。於獲得第n列的信號位準時，自信號位準獲得‧讀出預重置用移位暫存器121c向第n列輸出選擇脈衝RW(n)。而且，利用該選擇脈衝RW(n)使畫素部10的選擇電晶體14接通，藉此，利用輸出電晶體12將FD中累積的信號電荷轉換為電壓信號且作為信號位準而輸出至信號線SL。
繼而，與第n-1列的讀出重置同時地進行第n列的讀出預重置。於第n-1列的讀出重置時，自讀出重置用移位暫存器121d向第n-1列輸出用於讀出重置的重置脈衝RS(n-1)。而且，如圖14所示，利用該重置脈衝RS(n-1)而使第n-1列的重置電晶體13接通，使FD的電位重置後進行排出。此時亦輸出選擇脈衝RW(n-1)，使第n-1列的選擇電晶體14接通。藉此，對於第n-1列 的畫素部10完成反饋環路，FD的電位被重置為Vref+Vth(n-1)。
再者，如圖12所示，於讀出重置時，於重置脈衝RS(n-1)之後，選擇脈衝RW(n-1)下降。即，於重置電晶體13之後，使選擇電晶體14斷開。其原因在於：若先使選擇電晶體14斷開，則反饋環路可能無法成立而會使FD的重置位準產生變動。
另一方面，若關注第n列的讀出預重置，則自讀出預重置用移位暫存器121c向第n列輸出用於讀出預重置的讀出預重置脈衝RS(n)。而且，如圖14所示，利用該讀出預重置脈衝RS(n)使第n列的重置電晶體13接通，使FD的電位重置後進行讀出預重置。然而，此時，對於第n-1列的畫素部10形成反饋環路，故而不輸出選擇脈衝RW(n)，選擇電晶體14未接通。因此，第n列的畫素部10的FD的電位被重置為重置汲極線RL的電位即Vref+Vth(n-1)。
繼而，與第n+1列的讀出預重置同時地進行第n列的讀出重置。於第n列的讀出重置時，與上文所述的第n-1列的讀出重置相同，如圖15所示，使第n列的重置電晶體13與選擇電晶體14接通。藉此，對於第n列的畫素部10形成反饋環路，FD的電位被重置為Vref+Vth(n)。
另一方面，於第n+1列的讀出預重置時，與上文所述的第n列的讀出預重置相同，第n+1列的重置電晶體接通，選擇電晶體14未接通。
此處，於第n+1列的讀出預重置時，第n+1列的畫素部 10的FD的電位發生變化。然而，於第n列的畫素部10，因重置電晶體13接通，故而，第n列的畫素部10的FD的電位被固定。因此，第n列的畫素部10的FD不會受到第n+1列的畫素部10的FD的電位變化的影響。
繼而，獲得第n列的重置位準，且該重置位準的獲得是在第n+1列的讀出重置之後進行。以所述時序獲得重置位準的原因在於：當自第n列的信號位準減去重置位準而獲得圖像信號時，使輸出電晶體12的Vth的偏差的影響成為零，其詳情將於下文進行說明。
於第n+1列的讀出重置時，與上文所述的第n-1列及第n列的讀出重置相同，如圖16所示，第n+1列的重置電晶體13與選擇電晶體14接通。藉此，對於第n+1列完成反饋環路，FD的電位被重置為Vref+Vth(n+1)。
而且，於第n+1列的讀出重置之後、獲得重置位準時，自重置位準獲得用移位暫存器121e輸出選擇脈衝RW(n)，藉此，僅第n列的選擇電晶體14接通。藉此，第n列的畫素部10的FD的電位作為重置位準而被輸出至信號線SL。
而且，於信號處理電路123的CDS電路中算出信號位準與重置位準的差分，且該差分被作為圖像信號而獲得。
繼而，關於如上文所述使第n-1列~第n+1列的畫素部10運行時、輸出電晶體12的Vth的偏差的抑制效果，參照圖17進行說明。再者，此處，為了對Vth的偏差的抑制效果進行說明， 使各列的排出與讀出之間無新的信號電荷的累積、且將鄰接畫素間的耦合率設為a%而進行說明。而且，此處，以第n列為重點而進行說明。
首先，第n列的排出後的FD的電位是如第1實施方式中的說明所述，因第n+1列的排出對第n+1列的FD的電位變化的影響而成為：Vref+Vth(n)+{Vth(n)-Vth(n+1)}×a%。
而且，於第n列的排出後，在經過規定的電荷累積期間的時點，獲得第n列的信號位準，而此處假設為無信號電荷的累積，故而，相當於所述的第n列的排出後的FD的電位的信號是作為信號位準而被獲得。
於獲得第n列的信號位準之後，進行第n列的讀出預重置，但此時亦同時進行第n-1列的讀出重置，故而，讀出預重置後的第n列的FD的電位如圖14所示成為Vref+Vth(n-1)。
繼而，進行第n列的讀出重置，第n列的FD的電位如圖15所示成為Vref+Vth(n)。而且，於第n列的讀出重置之後，且在獲得第n列的重置位準之前，進行第n+1列的讀出重置。如圖15所示，即將進行第n+1列的讀出重置之前的FD的電位藉由第n列的讀出重置的反饋控制而成為Vref+Vth(n)。另一方面，如圖16所示，第n+1列的讀出重置之後的FD的電位成為Vref+Vth (n+1)。
而且，於進行第n+1列的讀出重置時，第n列的FD為電性浮動狀態，故而，第n列的FD的電位因第n+1列的讀出重置對鄰接畫素間的耦合的影響，而以第n+1列的讀出重置的前後的電位差×耦合率a%的程度受到影響。因此，如圖16所示，第n+1列的讀出重置後的第n列的FD的電位成為：Vref+Vth(n)+{Vref+Vth(n)-{Vref+Vth(n+1)}}×a%=Vref+Vth(n)+{Vth(n)-Vth(n+1)}×a%。
而且，於第n+1列的讀出重置後，相當於上式的FD的電位的信號作為重置位準而被讀出，且自信號位準減去重置位準後獲得圖像信號，而根據本實施方式，如圖17所示，信號位準與重置位準均成為：Vref+Vth(n)+{Vth(n)-Vth(n+1)}×a%， 故而，作為圖像信號而獲得零。
下表表示各列中獲得的信號位準、重置位準、及該些的差即圖像信號。
[表2]
Figure TWI611696BD00002
如上表所示，可使所有列的圖像信號為零。
根據本實施方式，於第n列的讀出預重置之前預先獲得信號位準，與第n列的讀出重置同時地進行第n+1列的讀出預重置，藉此，使第n+1列的FD的電位成為Vref+Vth(n)，其後，利用第n+1列的讀出重置而使FD的電位成為Vref+Vth(n+1)之後，獲得第n列的重置位準，故而，能使信號位準與重置位準成為相同大小，即，能消除輸出電晶體12的Vth的偏差對於圖像信號的影響。
而且，所述第1實施方式及第2實施方式的固體攝像元件100中，對於各畫素部10的讀出電路亦可以於畫素部列方向上具有週期性的圖案進行佈局。
例如，當對畫素部的讀出電路以鏡像關係進行佈局時，讀出電路於列方向以2列為週期的圖案進行佈局，鄰接的畫素間的耦合電容亦成為2列為週期。
即，如圖18所示的示意圖所示，例如第n列(奇數列)與第n+1列(偶數列)的畫素部10間的電容耦合相對變大，第n+1列(偶數列)與第n+2列(奇數列)的畫素部10間的電容耦合相 對變小。而且，第n+2列(奇數列)與第n+3列(偶數列)的畫素部10間的電容耦合相對變大。
圖19表示於此種構成中，不進行上文所述的預排出、而以現有的方式僅進行排出時的FD的電位變化。表示以使均勻的光入射至所有畫素的條件進行攝像時的驅動與FD電位的時間變化。圖19中，實線表示完全無電容耦合時的理想的電位變化，點線表示實際的電位變化。根據圖18所示的電容耦合的大小，如圖19所示，第n+1列的排出對於第n列的畫素部10、畫素部20的FD的電位的影響與第n+3列的排出對於第n+2列畫素部10、畫素部20的FD的電位的影響大，而第n+2列排出對於第n+1列的畫素部10、畫素部20的FD的電位的影響小。結果，偶數列即第n+1列及第n+3列可獲得與無電容耦合時大致相等的輸出，與此相對，奇數列即第n列及第n+2列的輸出與無電容耦合時的輸出大不相同。即，即便對於第n列~第n+3列的畫素部10、畫素部20入射有均勻的光，於奇數列的畫素部10、畫素部20與偶數列的畫素部10、畫素部20所讀出的電荷信號的大小亦不同，所讀出的圖像上，每隔1列會產生橫條紋。
對此，若以所述實施方式的固體攝像元件中所說明的時序進行預排出，則能抑制上文所述的電容耦合的影響，故而能防止橫條紋的產生。
而且，畫素部10的讀出電路並不限於2列為週期，例如亦可以3列為週期或4列為週期的圖案進行佈局。總之，就於 列方向鄰接的畫素間所形成的電容耦合而言，只要為於列方向週期性地變化的圖案，則能以任一種週期構造進行佈局，於如此佈局時，本發明的效果變得顯著。
而且，所述第1實施方式及第2實施方式的固體攝像元件100中，使重置電晶體13、輸出電晶體12及選擇電晶體14包含n通道MOS電晶體，且利用畫素電極104來捕集電洞，但並不限於此，亦可使重置電晶體13、輸出電晶體12及選擇電晶體14包含p通道MOS電晶體，利用畫素電極104來捕集電子，且利用包含p通道MOS電晶體的信號讀出電路116，而讀出與所述電子的量相應的電荷信號。
如上述第1實施方式及第2實施方式所述，構成為利用畫素電極104來捕集電洞、且利用包含n通道MOS電晶體的信號讀出電路116來讀出該電洞，或如上文所述利用畫素電極104來捕集電子、且利用包含p通道MOS電晶體的信號讀出電路116來讀出電子時，與構成為利用畫素電極來捕集電子、且利用包含n通道MOS電晶體的信號讀出電路來讀出該電子時相比，FD的電壓振幅增大。因此，於未進行預排出的情況下排出時的FD的電位變化大，故而，電容耦合對於鄰接畫素的FD的信號電荷的影響亦大，因此，可更顯著地獲得上文所述的預排出的效果。
然而，當為所述構成時，FD的電位可能會過度上升而使電路被破壞，故而，亦可為如下構成：對於第1實施方式及第2實施方式的畫素部10的FD，如圖20所示設有保護電路17。因讀 出電路116的構成零件變多，故而耦合率變大，但根據本實施方式，能抑制因耦合率引起的畫質的下降，故而不存在問題。
而且，上文所述的實施方式的固體攝像元件可使用於多種攝像裝置中。作為攝像裝置，例如有數位相機(digital camera)、數位攝像機(digital video camera)、電子內視鏡、附帶相機的行動電話等。
VD‧‧‧圖框同步信號

Claims (19)

  1. 一種固體攝像元件，其特徵在於：呈二維狀排列有多個畫素部，所述畫素部包含：光電轉換部，產生與入射光的光量相應的信號電荷；累積部，對所述光電轉換部中產生的信號電荷進行累積；及輸出電路，輸出與所述累積部中累積的信號電荷相應的電壓；且所述光電轉換部、所述累積部及所述輸出電路的輸入節點電性連接，按列而依序進行如下電荷累積讀出動作，將所述累積部中累積的信號電荷排出，於所述排出後，獲得經過電荷累積期間累積於所述累積部中的信號電荷，且於獲得所述信號電荷之後重置所述累積部而獲得所述累積部的重置位準，於各列的所述排出之前進行預排出，所述預排出是自所述累積部排出預備電荷，且同時進行第n列(n為自然數)的所述排出與第n+1列的所述預排出，針對每一列所述畫素部，設有以使所述累積部成為基準電位的方式進行反饋控制的反饋控制電路，於所述排出時進行所述反饋控制。
  2. 如申請專利範圍第1項所述的固體攝像元件，其中，於所述重置時進行所述反饋控制。
  3. 如申請專利範圍第1項所述的固體攝像元件，其中，所述畫素部包括列選擇電路，所述列選擇電路連接於所述輸出電路與輸出所述信號電荷及重置位準的信號線之間， 所述列選擇電路於所述排出時導通，於所述預排出時成為非導通。
  4. 如申請專利範圍第1項所述的固體攝像元件，其中，所述第n列的所述排出與所述第n列以外的列的所述重置是以不同的時序進行。
  5. 如申請專利範圍第1項所述的固體攝像元件，其中，所述反饋控制電路包括供給基準電壓的電壓源、與連接有所述電壓源的反轉放大器。
  6. 如申請專利範圍第1項所述的固體攝像元件，其中，針對各列，在所述排出之後且所述重置之前進行讀出預重置，所述讀出預重置是自所述累積部排出預備電荷。
  7. 如申請專利範圍第6項所述的固體攝像元件，其中，同時進行第n列的所述重置與第n+1列的所述讀出預重置。
  8. 如申請專利範圍第6項所述的固體攝像元件，其中，所述畫素部包括列選擇電路，所述列選擇電路連接於所述輸出電路與輸出所述信號電荷及重置位準的信號線之間，所述列選擇電路於所述重置時導通，於所述讀出預重置時成為非導通。
  9. 如申請專利範圍第6項所述的固體攝像元件，其中，於第n列的所述讀出預重置之前獲得所述信號電荷，於第n+1列的所述重置之後獲得第n列的所述重置位準。
  10. 如申請專利範圍第6項所述的固體攝像元件，其中， 於第n+1列的所述排出及所述重置時，第n列的所述累積部為電性浮起的浮動狀態。
  11. 如申請專利範圍第6項所述的固體攝像元件，其包括：預排出用移位暫存器，輸出用於進行所述預排出的脈衝信號；排出用移位暫存器，輸出用於進行所述排出的脈衝信號；信號位準獲得‧讀出預重置用移位暫存器，輸出用於進行所述信號電荷的獲得及所述讀出預重置的脈衝信號；讀出重置用移位暫存器，輸出用於進行所述重置的脈衝信號；及重置位準獲得用移位暫存器，輸出用於獲得所述重置位準的脈衝信號。
  12. 如申請專利範圍第6項所述的固體攝像元件，其中，對於輸出所述信號電荷及重置位準的各信號線，分別設有至少3個相關雙採樣處理電路。
  13. 如申請專利範圍第1項至第12項中任一項所述的固體攝像元件，其中，所述畫素部包括以畫素為單位進行劃分的第一電極、與隔著所述光電轉換部而與所述畫素電極對向地設置的第二電極，所述第二電極為對於所有所述畫素部共通的電極。
  14. 如申請專利範圍第1項至第12項中任一項所述的固體攝像元件，其中，所述光電轉換部包含有機光電轉換膜。
  15. 如申請專利範圍第14項所述的固體攝像元件，其中，所述有機光電轉換膜對於所有所述畫素部而言為共通。
  16. 如申請專利範圍第1項至第12項中任一項所述的固體攝像元件，其中，來自所述光電轉換部的信號電荷為電洞。
  17. 如申請專利範圍第1項至第12項中任一項所述的固體攝像元件，其中，來自所述光電轉換部的信號電荷為電子。
  18. 如申請專利範圍第1項至第12項中任一項所述的固體攝像元件，其中，對所述累積部設有保護電路。
  19. 一種攝像裝置，其特徵在於包括如申請專利範圍第1項所述的固體攝像元件。
TW103119302A 2013-06-04 2014-06-04 固體攝像元件及攝像裝置 TWI611696B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-117891 2013-06-04
JP2013117891A JP6134979B2 (ja) 2013-06-04 2013-06-04 固体撮像素子および撮像装置

Publications (2)

Publication Number Publication Date
TW201507475A TW201507475A (zh) 2015-02-16
TWI611696B true TWI611696B (zh) 2018-01-11

Family

ID=52007833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103119302A TWI611696B (zh) 2013-06-04 2014-06-04 固體攝像元件及攝像裝置

Country Status (4)

Country Link
JP (1) JP6134979B2 (zh)
KR (1) KR101760200B1 (zh)
TW (1) TWI611696B (zh)
WO (1) WO2014196176A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6323813B2 (ja) * 2014-12-26 2018-05-16 パナソニックＩｐマネジメント株式会社 撮像装置
CN105744183B (zh) * 2014-12-26 2020-08-11 松下知识产权经营株式会社 摄像装置
US10324213B2 (en) 2016-08-30 2019-06-18 Intel Corporation Capacitive proximity sensing
KR20180060308A (ko) 2016-11-28 2018-06-07 삼성전자주식회사 이미지 센서

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461425A (en) * 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
US5471515A (en) * 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
US5631704A (en) * 1994-10-14 1997-05-20 Lucent Technologies, Inc. Active pixel sensor and imaging system having differential mode
US5892540A (en) * 1996-06-13 1999-04-06 Rockwell International Corporation Low noise amplifier for passive pixel CMOS imager
US6222175B1 (en) * 1998-03-10 2001-04-24 Photobit Corporation Charge-domain analog readout for an image sensor
US6493030B1 (en) * 1998-04-08 2002-12-10 Pictos Technologies, Inc. Low-noise active pixel sensor for imaging arrays with global reset

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4444371B1 (ja) 2009-09-01 2010-03-31 富士フイルム株式会社 撮像素子及び撮像装置
JP5714982B2 (ja) * 2011-02-01 2015-05-07 浜松ホトニクス株式会社 固体撮像素子の制御方法
CN103444167B (zh) 2011-04-08 2017-09-29 松下知识产权经营株式会社 固体摄像装置的驱动方法
WO2012147302A1 (ja) * 2011-04-28 2012-11-01 パナソニック株式会社 固体撮像装置及びそれを用いたカメラシステム
JP5935286B2 (ja) * 2011-10-19 2016-06-15 ソニー株式会社 撮像装置および撮像表示システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471515A (en) * 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
US5461425A (en) * 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
US5631704A (en) * 1994-10-14 1997-05-20 Lucent Technologies, Inc. Active pixel sensor and imaging system having differential mode
US5892540A (en) * 1996-06-13 1999-04-06 Rockwell International Corporation Low noise amplifier for passive pixel CMOS imager
US6222175B1 (en) * 1998-03-10 2001-04-24 Photobit Corporation Charge-domain analog readout for an image sensor
US6493030B1 (en) * 1998-04-08 2002-12-10 Pictos Technologies, Inc. Low-noise active pixel sensor for imaging arrays with global reset

Also Published As

Publication number Publication date
JP6134979B2 (ja) 2017-05-31
TW201507475A (zh) 2015-02-16
KR20160008632A (ko) 2016-01-22
WO2014196176A1 (ja) 2014-12-11
KR101760200B1 (ko) 2017-07-20
JP2014236422A (ja) 2014-12-15

Similar Documents

Publication Publication Date Title
US8816266B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP5326751B2 (ja) 固体撮像装置、固体撮像装置の信号処理方法および電子機器
WO2013176007A1 (ja) 撮像素子、駆動方法、および電子装置
US9641783B2 (en) Solid-state image pickup device that performs optoelectronic conversion by accumulating an optical signal
JP6351423B2 (ja) 撮像装置及び撮像システム
JP2018011360A (ja) 固体撮像装置およびその駆動方法
US20170125464A1 (en) Solid state imaging device and imaging apparatus
CN109155831B (zh) 固体摄像装置和摄像设备
TWI611696B (zh) 固體攝像元件及攝像裝置
KR101732301B1 (ko) 고체 촬상 소자 및 촬상 장치
WO2015170533A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2006210468A (ja) 固体撮像装置
JP7357297B2 (ja) 撮像装置および撮像方法
WO2011105018A1 (ja) 固体撮像装置及びカメラシステム
JPWO2020054373A1 (ja) 撮像装置および撮像方法
JP7160129B2 (ja) 撮像素子および撮像装置
JP7198675B2 (ja) 固体撮像素子、その駆動回路および撮像装置
JP2021132368A (ja) 撮像装置
JP2015076722A (ja) 固体撮像素子および撮像装置
JP5299496B2 (ja) 固体撮像素子及びカメラ装置
JP4655785B2 (ja) 固体撮像素子の駆動方法
JP2013038325A (ja) 固体撮像素子