(本開示に係る一態様の概要)
本開示の第1態様に係る撮像装置は、
画素アレイを備えた撮像装置であって、
第1フレームにおいて、第1期間と第3期間と第2期間とがこの順に現れ、
前記第1期間において、前記画素アレイにおける第1の行の画素信号読み出しが行われ、
前記第2期間において、前記画素アレイにおける第2の行の画素信号読み出しが行われ、
前記第1期間および前記第2期間は、高感度露光期間であり、
前記第3期間は、低感度露光期間である。
第1態様に係る技術は、画質を確保しつつ高い感度を得るのに適している。なお、前記第3期間において、前記画素アレイのいずれの行の画素信号読み出しも行われなくてもよい。
本開示の第2態様において、例えば、第1態様に係る撮像装置では、前記第1フレームにおいて、前記高感度露光期間の総期間は、前記低感度露光期間の総期間以上であってもよい。
第2態様に係る技術によれば、高い感度での撮像を行い易い。
本開示の第3態様において、例えば、第1または第2態様に係る撮像装置では、第2フレームにおいて、第4期間と第6期間と第5期間とがこの順に現れてもよく、前記第4期間において、前記画素アレイにおける第4の行の画素信号読み出しが行われてもよく、前記第5期間において、前記画素アレイにおける第5の行の画素信号読み出しが行われてもよく、前記第6期間において、前記画素アレイのいずれの行の画素信号読み出しも行われなくてもよく、前記第4期間および前記第5期間は、低感度露光期間であってもよく、前記第6期間は、高感度露光期間であってもよい。
第3態様の第2フレームは、低い感度での撮像を行う場合に適している。
本開示の第4態様において、例えば、第1から第3態様のいずれか1つに係る撮像装置は、半導体基板と、光電変換部と、をさらに備えていてもよく、前記光電変換部は、光電変換層と、第1電極と、第2電極と、を備えていてもよく、前記半導体基板と、前記第1電極と、前記光電変換層と、前記第2電極とは、この順に積層されていてもよい。
第4態様によれば、感度の調整が容易な撮像素子を実現できる。
本開示の第5態様において、例えば、第4態様に係る撮像装置は、以下の特徴(i)および(ii)の少なくとも一方を有していてもよい。特徴(i)は、前記撮像装置は、第3電極をさらに備えていてもよく、前記半導体基板と、前記第3電極と、前記光電変換層と、前記第2電極とは、この順に積層されていてもよく、前記第3電極を、前記高感度露光期間と前記低感度露光期間とで互いに異なる電圧へと制御するという特徴であってもよい。特徴(ii)は、前記第2電極を、前記高感度露光期間と前記低感度露光期間とで互いに異なる電圧へと制御するという特徴であってもよい。
第5態様のように電極の電圧を制御すると、感度を調整できる。
本開示の第6態様において、例えば、第4または第5態様に係る撮像装置は、前記高感度露光期間において、前記第2電極の電圧を第1電圧へと制御してもよく、前記撮像装置は、前記第1電圧として第1駆動電圧を用いる第1駆動と、前記第1電圧として第2駆動電圧を用いる第2駆動と、を行ってもよく、前記第1駆動電圧と前記第2駆動電圧とは互いに異なっていてもよい。
第6態様によれば、感度の調整が容易である。
本開示の第7態様において、例えば、第4から第6態様のいずれか1つに係る撮像装置は、第3電極をさらに備えていてもよく、前記半導体基板と、前記第3電極と、前記光電変換層と、前記第2電極とは、この順に積層されていてもよく、前記高感度露光期間において、前記第3電極の電圧を第3電圧へと制御してもよく、前記撮像装置は、前記第3電圧として第3駆動電圧を用いる第3駆動と、前記第3電圧として第4駆動電圧を用いる第4駆動と、を行ってもよく、前記第3駆動電圧と前記第4駆動電圧とは互いに異なっていてもよい。
第7態様によれば、感度の調整が容易である。
本開示の第8態様において、例えば、第1から第3態様のいずれか1つに係る撮像装置は、半導体基板と、光電変換部と、をさらに備えていてもよく、前記光電変換部は、前記半導体基板に埋め込まれた埋め込みフォトダイオードであってもよい。
第8態様によれば、感度の調整が容易な撮像素子を実現できる。
本開示の第9態様において、例えば、第8態様に係る撮像装置は、前記埋め込みフォトダイオードをリセットする第1トランジスタと、前記埋め込みフォトダイオードで生成された電荷を蓄積する電荷蓄積部と、前記埋め込みフォトダイオードから前記電荷蓄積部に前記電荷を転送する第2トランジスタと、を備えていてもよく、前記高感度露光期間は、前記第1トランジスタのターンオフから前記第2トランジスタのターンオフまでの期間であってもよく、前記低感度露光期間は、前記第2トランジスタのターンオフから前記第1トランジスタのターンオフまでの期間であってもよい。
第9態様によれば、第1トランジスタおよび第2トランジスタのスイッチングタイミングに基づいて、感度を調整できる。
本開示の第10態様に係る撮像方法は、
画素アレイを備えた撮像装置を用いた撮像方法であって、
第1フレームにおいて、第1期間と第3期間と第2期間とがこの順に現れ、
前記第1期間において、前記画素アレイにおける第1の行の画素信号読み出しを行い、
前記第2期間において、前記画素アレイにおける第2の行の画素信号読み出しを行い、
前記第1期間および前記第2期間は、高感度露光期間であり、
前記第3期間は、低感度露光期間である。
第10態様に係る技術は、画質を確保しつつ高い感度を得るのに適している。なお、前記第3期間において、前記画素アレイのいずれの行の画素信号読み出しも行わなくてもよい。
本開示の第11態様に係る撮像装置は、
信号線と、
それぞれが入射光の量に応じた画素信号を生成し、前記画素信号を前記信号線に順次に出力する複数の画素と、
第1のフレーム期間において、第1電圧と前記第1電圧と異なる第2電圧とをそれぞれ2回以上交互に、前記複数の画素のそれぞれに同時に供給する電圧供給回路と、
を備え、
前記複数の画素のそれぞれは、
前記第1電圧が供給される第1期間において第1の感度で光を電気信号に変換し、前記第2電圧が供給される第2期間において前記第1の感度よりも高い第2の感度で光を電気信号に変換する光電変換部と、
前記電気信号を増幅して前記画素信号を出力する第1トランジスタと、
を含み、
前記複数の画素のそれぞれは、前記第1のフレーム期間内の前記第2期間において、前記画素信号を前記信号線に出力する。
本開示の第12態様において、例えば、第11態様に係る撮像装置では、前記複数の画素のそれぞれは、前記第1のフレーム期間内の前記第1期間において、前記画素信号を前記信号線に出力しなくてもよい。
本開示の第13態様において、例えば、第11態様に係る撮像装置では、前記複数の画素のそれぞれの前記光電変換部は、前記第1トランジスタのゲートに電気的に接続される第1電極と、前記第1電極に対向する第2電極と、前記第1電極と前記第2電極との間の光電変換層とを含んでいてもよく、前記電圧供給回路は、前記複数の画素のそれぞれの前記光電変換部の前記第2電極に、前記第1電圧および前記第2電圧を交互に供給してもよい。
本開示の第14態様において、例えば、第11態様に係る撮像装置では、前記複数の画素のそれぞれの前記光電変換部は、第1面と前記第1面の反対側の第2面とを有する光電変換層と、前記第1面上に位置する第1電極および第3電極と、前記第2面上に位置し前記第1電極および前記第3電極に対向する第2電極とを含んでいてもよく、前記第1電極は、前記第1トランジスタのゲートに電気的に接続されていてもよく、前記電圧供給回路は、前記複数の画素のそれぞれの前記光電変換部の前記第3電極に、前記第1電圧および前記第2電圧を交互に供給してもよい。
本開示の第15態様において、例えば、第11態様に係る撮像装置では、前記複数の画素のそれぞれの前記光電変換部は、フォトダイオードを含んでいてもよく前記複数の画素のそれぞれは、ソースおよびドレインの一方が前記フォトダイオードに電気的に接続され、ソースおよびドレインの他方が前記第1トランジスタのゲートに電気的に接続される第2トランジスタと、ソースおよびドレインの一方が前記フォトダイオードに電気的に接続され、ソースおよびドレインの他方に所定の電圧が印加される第3トランジスタと、を含んでいてもよく、前記電圧供給回路は、前記第3トランジスタのゲートに、前記第1電圧および前記第2電圧を交互に供給してもよい。
本開示の第16態様において、例えば、第15態様に係る撮像装置では、前記電圧供給回路は、前記第2トランジスタのゲートに、第3電圧と前記第3電圧と異なる第4電圧を交互に供給してもよい。
本開示の第17態様において、例えば、第11から第16態様のいずれか1つに係る撮像装置では、前記第1のフレーム期間内における前記第2期間の長さの合計は、前記第1のフレーム期間内における前記第1期間の長さの合計以上であってもよい。
本開示の第18態様において、例えば、第11から第17態様のいずれか1つに係る撮像装置は、前記電圧供給回路に、前記第1電圧および前記第2電圧を供給させる第1制御回路と、前記複数の画素のそれぞれに、前記画素信号を前記信号線に順次に出力させる、第2制御回路と、をさらに備えていてもよい。
本開示の第19態様に係る撮像装置は、
画素アレイを備えた撮像装置であって、
前記撮像装置の制御モードは、第1フレームが生成される第1モードを備え、
前記第1モードのデューティ比の変更が、該変更の前後で第1条件、第2条件および第3条件が満たされた状態が維持されるように実行される。
ここで、前記第1フレームは、第1期間と第3期間と第2期間とがこの順に現れるフレームである。前記第1期間および前記第2期間は、高感度露光期間および低感度露光期間の一方である。前記第3期間は、前記高感度露光期間および前記低感度露光期間の他方である。前記第1条件は、前記第1期間において、前記画素アレイにおける第1の行の、画素信号読み出しが行われるという条件である。前記第2条件は、前記第2期間において、前記画素アレイにおける第2の行の、画素信号読み出しが行われるという条件である。前記第3条件は、前記第3期間において、前記画素アレイのいずれの行の画素信号読み出しも行われないという条件である。前記デューティ比は、前記第1フレームの期間に対する、該第1フレームにおける前記高感度露光期間の総期間の比率である。
第19態様に係る技術は、画質を確保しつつ高い感度を得るのに適している。第19態様に係る技術は、画質を確保しつつ低い感度を得るのにも適している。
本開示の第20態様に係る撮像方法は、
画素アレイを備えた撮像装置を用いた撮像方法であって、
前記撮像装置の制御モードは、第1フレームが生成される第1モードを備え、
前記第1モードのデューティ比の変更を、該変更の前後で第1条件、第2条件および第3条件が満たされた状態が維持されるように実行する。
ここで、前記第1フレームは、第1期間と第3期間と第2期間とがこの順に現れるフレームである。前記第1期間および前記第2期間は、高感度露光期間および低感度露光期間の一方である。前記第3期間は、前記高感度露光期間および前記低感度露光期間の他方である。前記第1条件は、前記第1期間において、前記画素アレイにおける第1の行の、画素信号読み出しが行われるという条件である。前記第2条件は、前記第2期間において、前記画素アレイにおける第2の行の、画素信号読み出しが行われるという条件である。前記第3条件は、前記第3期間において、前記画素アレイのいずれの行の画素信号読み出しも行われないという条件である。前記デューティ比は、前記第1フレームの期間に対する、該第1フレームにおける前記高感度露光期間の総期間の比率である。
第20態様に係る技術は、画質を確保しつつ高い感度を得るのに適している。第20態様に係る技術は、画質を確保しつつ低い感度を得るのにも適している。
本明細書では、高感度露光期間という用語と、低感度露光期間という用語と、が用いられる。高感度露光期間は、低感度露光期間に比べ、高い感度が得られる期間を指す。低感度露光期間は、高感度露光期間に比べ、低い感度が得られる期間を指す。ここで、低い感度は、感度がゼロである様を含む概念である。低感度露光期間は、感度がゼロである期間が含む概念である。
本明細書では、第1、第2、第3・・・という序数詞を用いることがある。ある要素に序数詞が付されている場合に、より若番の同種類の要素が存在することは必須ではない。
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
(実施形態1)
(撮像装置の回路構成)
図1は、実施形態1に係る撮像装置の例示的な回路構成を示す。図1に示す撮像装置100は、2次元に配列された複数の単位画素10を含む画素アレイPAを有する。図1は、単位画素10が2行2列のマトリクス状に配置された例を模式的に示している。言うまでもないが、撮像装置100における単位画素10の数および配置は、図1に示す例に限定されない。
各単位画素10は、光電変換部13および信号検出回路14を有する。後に図面を参照して説明するように、光電変換部13は、互いに対向する2つの電極の間に挟まれた光電変換層を有し、入射した光を受けて信号を生成する。光電変換部13は、その全体が、単位画素10ごとに独立した素子である必要はなく、光電変換部13の例えば一部分が複数の単位画素10にまたがっていてもよい。信号検出回路14は、光電変換部13によって生成された信号を検出する回路である。この例では、信号検出回路14は、信号検出トランジスタ24およびアドレストランジスタ26を含んでいる。信号検出トランジスタ24およびアドレストランジスタ26は、典型的には、電界効果トランジスタ(FET)であり、ここでは、信号検出トランジスタ24およびアドレストランジスタ26としてNチャンネルMOSを例示する。
図1において模式的に示すように、信号検出トランジスタ24の制御端子(ここではゲート)は、光電変換部13との電気的な接続を有する。光電変換部13によって生成される信号電荷(正孔または電子)は、電荷蓄積部41に蓄積される。電荷蓄積部41は、信号検出トランジスタ24のゲートと光電変換部13との間の領域を含む領域に拡がっている。電荷蓄積部41は、いわゆるフローティングディフュージョンを含む部分である。光電変換部13の構造の詳細は、後述する。
撮像装置100は、画素アレイPAを駆動し、複数のタイミングで画像を取得する駆動部を備えている。駆動部は、電圧供給回路32、電圧供給回路35、リセット電圧源34、垂直走査回路36、カラム信号処理回路37、水平信号読み出し回路38および画素駆動信号生成回路39を含む。
各単位画素10の光電変換部13は、さらに、感度制御線42との接続を有している。図1に例示する構成において、感度制御線42は、電圧供給回路32に接続されている。以下において詳述するように、電圧供給回路32は、高感度露光期間と低感度露光期間との間で互いに異なる電圧を対向電極12に供給する。また、フレーム間で異なる電圧を対向電極12に供給してもよい。
後述するように、光電変換部13は、対向電極12に加えて、画素電極11および光電変換層15を有する。また、図1に例示する構成において、シールド電極17は、感度制御線45との接続を有している。感度制御線45は、電圧供給回路35に接続されている。電圧供給回路35は、シールド電圧をシールド電極17に供給する。典型的には、シールド電極17と画素電極11とは、電気的に分離されている。図1および2の例では、シールド電極17と画素電極11とは、互いに離間している。この例では、シールド電極17および画素電極11は光電変換層15の一方の表面に接し、対向電極12は光電変換層15の他方の表面に接している。
シールド電極17におけるシールド電圧は、単位画素10間のクロストーク抑制に利用可能である。例えば、このクロストーク抑制は、画素電極11に印加されるリセット電圧Vrよりも低いシールド電圧をシールド電極17に印加することによって実現される。シールド電極17に印加されるシールド電圧は、負電圧であってもよい。
画素電極11の厚さ方向に沿って観察したとき、すなわち平面視において、シールド電極17は、画素電極11を取り囲んでいてもよい。より具体的には、シールド電極17には複数の貫通穴が設けられており、1つの貫通穴につき1つの画素電極11が収容されていてもよい。シールド電極17は、ひとつながりの一体の電極であってもよく、互いに分離された複数の電極によって構成されていてもよい。
なお、感度制御線45および電圧供給回路35を省略し、シールド電極17を撮像装置100のグランドに接続してもよい。このようにしても、クロストークは抑制され得る。また、シールド電極17、感度制御線45および電圧供給回路35を省略してもよい。これらの点は、実施形態2についても同様である。
実施形態1における「高感度露光期間」では、光電変換により生成される正および負の電荷の一方(信号電荷)が、相対的に高い感度で電荷蓄積部41に蓄積される。すなわち「高感度露光期間」では、相対的に高い感度で光が電気信号に変換される。また、実施形態1における「低感度露光期間」では、光電変換により生成される正および負の電荷の一方(信号電荷)が、相対的に低い感度で電荷蓄積部41に蓄積される。すなわち「低感度露光期間」では、相対的に低い感度で光が電気信号に変換される。低い感度とは、感度が0である場合を含む。これらは、後述の実施形態2および3についても同様である。
画素電極11の電位に対する対向電極12の電位を制御することにより、光電変換によって光電変換層15内に生じた正孔−電子対のうち、正孔および電子のいずれか一方を、画素電極11によって収集することができる。例えば信号電荷として正孔を利用する場合には、画素電極11よりも対向電極12の電位を高くすることにより、画素電極11によって正孔を選択的に収集することが可能である。また、単位時間当たりに収集される信号電荷量は画素電極11と対向電極12との電位差に応じて変化する。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能である。電圧供給回路32および電圧供給回路35は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。
各単位画素10は、電源電圧VDDを供給する電源線40との接続を有する。図示するように、電源線40には、信号検出トランジスタ24の入力端子(典型的にはドレイン)が接続されている。電源線40がソースフォロア電源として機能することにより、信号検出トランジスタ24は、光電変換部13によって生成された信号を増幅して出力する。
信号検出トランジスタ24の出力端子(ここではソース)には、アドレストランジスタ26の入力端子(ここではドレイン)が接続されている。アドレストランジスタ26の出力端子(ここではソース)は、画素アレイPAの列ごとに配置された複数の垂直信号線47のうちの1つに接続されている。アドレストランジスタ26の制御端子(ここではゲート)は、アドレス制御線46に接続されており、アドレス制御線46の電位を制御することにより、信号検出トランジスタ24の出力を、対応する垂直信号線47に選択的に読み出すことができる。
図示する例では、アドレス制御線46は、垂直走査回路(「行走査回路」とも呼ばれる)36に接続されている。垂直走査回路36は、アドレス制御線46に所定の電圧を印加することにより、各行に配置された複数の単位画素10を行単位で選択する。これにより、選択された単位画素10の信号の読み出しと、後述する、画素電極11のリセットとが実行される。
さらに、垂直走査回路36には、画素駆動信号生成回路39が接続されている。図示する例では、画素駆動信号生成回路39は、画素アレイPAの各行に配置された単位画素10を駆動する信号を生成する。生成された画素駆動信号は、垂直走査回路36により選択された行の単位画素10に供給される。
垂直信号線47は、画素アレイPAからの画素信号を周辺回路へ伝達する主信号線である。垂直信号線47には、カラム信号処理回路(「行信号蓄積回路」とも呼ばれる)37が接続されている。カラム信号処理回路37は、相関二重サンプリングに代表される雑音抑制信号処理およびアナログ−デジタル変換(AD変換)などを行う。図示するように、カラム信号処理回路37は、画素アレイPAにおける単位画素10の各列に対応して設けられる。これらのカラム信号処理回路37には、水平信号読み出し回路(「列走査回路」とも呼ばれる)38が接続されている。水平信号読み出し回路38は、複数のカラム信号処理回路37から水平共通信号線49に信号を順次読み出す。
図1に例示する構成において、単位画素10は、リセットトランジスタ28を有する。リセットトランジスタ28は、例えば、信号検出トランジスタ24およびアドレストランジスタ26と同様に、電界効果トランジスタであり得る。以下では、特に断りの無い限り、リセットトランジスタ28としてNチャンネルMOSを適用した例を説明する。図示するように、このリセットトランジスタ28は、リセット電圧Vrを供給するリセット電圧線44と、電荷蓄積部41との間に接続されている。リセットトランジスタ28の制御端子(ここではゲート)は、リセット制御線48に接続されており、リセット制御線48の電位を制御することによって、電荷蓄積部41の電位をリセット電圧Vrにリセットすることができる。この例では、リセット制御線48が、垂直走査回路36に接続されている。したがって、垂直走査回路36がリセット制御線48に所定の電圧を印加することにより、各行に配置された複数の単位画素10を行単位でリセットすることが可能である。
この例では、リセットトランジスタ28にリセット電圧Vrを供給するリセット電圧線44が、リセット電圧供給回路34(以下、単に「リセット電圧源34」と呼ぶ。)に接続されている。リセット電圧源34は、撮像装置100の動作時にリセット電圧線44に所定のリセット電圧Vrを供給可能な構成を有していればよく、上述の電圧供給回路32と同様に、特定の電源回路に限定されない。電圧供給回路32、電圧供給回路35およびリセット電圧源34の各々は、単一の電圧供給回路の一部分であってもよいし、独立した別個の電圧供給回路であってもよい。なお、電圧供給回路32、電圧供給回路35およびリセット電圧源34の少なくとも1つが、垂直走査回路36の一部分であってもよい。あるいは、電圧供給回路32からの感度制御電圧、電圧供給回路35からの感度制御電圧および/またはリセット電圧源34からのリセット電圧Vrが、垂直走査回路36を介して各単位画素10に供給されてもよい。
リセット電圧Vrとして、信号検出回路14の電源電圧VDDを用いることも可能である。この場合、各単位画素10に電源電圧を供給する電圧供給回路(図1において不図示)と、リセット電圧源34とを共通化し得る。また、電源線40と、リセット電圧線44を共通化できるので、画素アレイPAにおける配線を単純化し得る。ただし、リセット電圧Vrを、信号検出回路14の電源電圧VDDと異なる電圧とすることにより、撮像装置100のより柔軟な制御を可能にする。
(単位画素のデバイス構造)
図2は、単位画素10の例示的なデバイス構造を模式的に示す。図2に例示する構成では、上述の信号検出トランジスタ24、アドレストランジスタ26およびリセットトランジスタ28が、半導体基板20に形成されている。半導体基板20は、その全体が半導体である基板に限定されない。半導体基板20は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。ここでは、半導体基板20としてP型シリコン(Si)基板を用いる例を説明する。
半導体基板20は、不純物領域(ここではN型領域)26s、24s、24d、28dおよび28sと、単位画素10間の電気的な分離のための素子分離領域20tとを有する。ここでは、素子分離領域20tは、不純物領域24dと不純物領域28dとの間にも設けられている。素子分離領域20tは、例えば所定の注入条件のもとでアクセプタのイオン注入を行うことによって形成される。
不純物領域26s、24s、24d、28dおよび28sは、典型的には、半導体基板20内に形成された拡散層である。図2に模式的に示すように、信号検出トランジスタ24は、不純物領域24sおよび不純物領域24dと、ゲート電極24g(典型的にはポリシリコン電極)とを含む。不純物領域24sは、信号検出トランジスタ24の例えばソース領域として機能する。不純物領域24dは、信号検出トランジスタ24の例えばドレイン領域として機能する。不純物領域24sと不純物領域24dとの間に、信号検出トランジスタ24のチャネル領域が形成される。
同様に、アドレストランジスタ26は、不純物領域26sおよび不純物領域24sと、アドレス制御線46(図1参照)に接続されたゲート電極26g(典型的にはポリシリコン電極)とを含む。この例では、信号検出トランジスタ24およびアドレストランジスタ26は、不純物領域24sを共有することによって互いに電気的に接続されている。不純物領域26sは、アドレストランジスタ26の例えばソース領域として機能する。不純物領域26sは、図2において不図示の垂直信号線47(図1参照)との接続を有する。リセットトランジスタ28は、不純物領域28dおよび28sと、リセット制御線48(図1参照)に接続されたゲート電極28g(典型的にはポリシリコン電極)とを含む。不純物領域28sは、リセットトランジスタ28の例えばソース領域として機能する。不純物領域28sは、図2において不図示のリセット電圧線44(図1参照)との接続を有する。
半導体基板20上には、信号検出トランジスタ24、アドレストランジスタ26およびリセットトランジスタ28を覆うように層間絶縁層50(典型的には二酸化シリコン層)が配置されている。図示するように、層間絶縁層50中には、配線層56が配置され得る。配線層56は、典型的には、銅などの金属から形成され、例えば、上述の垂直信号線47などの配線をその一部に含み得る。層間絶縁層50中の絶縁層の層数、および、層間絶縁層50中に配置される配線層56に含まれる層数は、任意に設定可能であり、図2に示す例に限定されない。
層間絶縁層50上には、上述の光電変換部13が配置される。別の言い方をすれば、本開示の実施形態では、画素アレイPA(図1参照)を構成する複数の単位画素10が、半導体基板20上に形成されている。半導体基板20上に2次元に配列された複数の単位画素10は、感光領域(画素領域)を形成する。隣接する2つの単位画素10間の距離(画素ピッチ)は、例えば2μm程度であり得る。
光電変換部13は、画素電極11と、対向電極12と、これらの間に配置された光電変換層15とを含む。この例では、対向電極12および光電変換層15は、複数の単位画素10にまたがって形成されている。他方、画素電極11は、単位画素10ごとに設けられており、隣接する他の単位画素10の画素電極11と空間的に分離されることによって、他の単位画素10の画素電極11から電気的に分離されている。
対向電極12は、典型的には、透明な導電性材料から形成される透明電極である。対向電極12は、光電変換層15において光が入射される側に配置される。したがって、光電変換層15には、対向電極12を透過した光が入射する。なお、撮像装置100によって検出される光は、可視光の波長範囲(例えば、380nm以上780nm以下)内の光に限定されない。本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。対向電極12には、例えば、ITO、IZO、AZO、FTO、SnO2、TiO2、ZnO2などの透明導電性酸化物(Transparent Conducting Oxide(TCO))を用いることができる。
光電変換層15は、入射する光を受けて正孔−電子対を発生させる。光電変換層15は、典型的には、有機半導体材料から形成される。光電変換層15を構成する材料の具体例は、後述する。光電変換層15は、典型的には、膜の形状を有する。
図1を参照して説明したように、対向電極12は、電圧供給回路32に接続された感度制御線42との接続を有する。対向電極12は、複数の単位画素10にまたがって形成されていてもよい。このようにすれば、感度制御線42を介して、電圧供給回路32から所望の大きさの感度制御電圧を複数の単位画素10の間に一括して印加することが可能である。感度制御電圧を画素アレイPAの行ごとに一括印加するように対向電極12を構成することもできる。電圧供給回路32から所望の大きさの感度制御電圧を印加することができれば、対向電極12は、単位画素10ごとに分離して設けられていてもよい。同様に、光電変換層15が単位画素10ごとに分離して設けられていてもよい。
画素電極11の電位に対する対向電極12の電位を制御することにより、光電変換によって光電変換層15内に生じた正孔−電子対のうち、正孔および電子のいずれか一方を、画素電極11によって収集することができる。例えば信号電荷として正孔を利用する場合、画素電極11よりも対向電極12の電位を高くすることにより、画素電極11によって正孔を選択的に収集することが可能である。また、単位時間当たりに収集される信号電荷量は画素電極11と対向電極12との間の電位差に応じて変化する。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能である。
対向電極12に対向する画素電極11は、対向電極12と画素電極11との間に適切なバイアス電圧が与えられることにより、光電変換層15において光電変換によって発生した正および負の電荷のうちの一方を収集する。画素電極11は、アルミニウム、銅などの金属、金属窒化物、または、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成される。
画素電極11を遮光性の電極としてもよい。例えば、画素電極11として、厚さが100nmのTaN電極を形成することにより、十分な遮光性を実現し得る。画素電極11を遮光性の電極とすることにより、半導体基板20に形成されたトランジスタ(この例では信号検出トランジスタ24、アドレストランジスタ26およびリセットトランジスタ28の少なくともいずれか)のチャネル領域または不純物領域への、光電変換層15を通過した光の入射を抑制し得る。上述の配線層56を利用して層間絶縁層50内に遮光膜を形成してもよい。これらの遮光性の電極ないし遮光膜によって半導体基板20に形成されたトランジスタのチャネル領域への光の入射を抑制することにより、トランジスタの特性のシフト(例えば閾値電圧の変動)などを抑制し得る。また、半導体基板20に形成された不純物領域への光の入射を抑制することにより、不純物領域における意図しない光電変換によるノイズの混入を抑制し得る。このように、半導体基板20への光の入射の抑制は、撮像装置100の信頼性の向上に貢献する。
図2に模式的に示すように、画素電極11は、プラグ52、配線53およびコンタクトプラグ54を介して、信号検出トランジスタ24のゲート電極24gに接続されている。言い換えれば、信号検出トランジスタ24のゲートは、画素電極11との電気的な接続を有する。プラグ52および配線53は、例えば銅などの金属から形成され得る。プラグ52、配線53およびコンタクトプラグ54は、信号検出トランジスタ24と光電変換部13との間の電荷蓄積部41(図1参照)の少なくとも一部を構成する。配線53は、配線層56の一部であり得る。また、画素電極11は、プラグ52、配線53およびコンタクトプラグ55を介して、不純物領域28dにも接続されている。図2に例示する構成において、信号検出トランジスタ24のゲート電極24g、プラグ52、配線53、コンタクトプラグ54および55、ならびに、リセットトランジスタ28のソース領域およびドレイン領域の一方である不純物領域28dは、画素電極11によって収集された信号電荷を蓄積する電荷蓄積部41として機能する。
画素電極11によって信号電荷が収集されることにより、電荷蓄積部41に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ24のゲートに印加される。信号検出トランジスタ24は、この電圧を増幅する。信号検出トランジスタ24によって増幅された電圧が、信号電圧としてアドレストランジスタ26を介して選択的に読み出される。
(撮像装置の動作)
図3Aおよび3Bを参照しながら、高感度露光期間および低感度露光期間を用いた画像の取得について説明する。図3Aは、実施形態1に係る撮像装置における動作の一例を示すタイミングチャートである。図3Bは、図3Aの一部を拡大した図である。図3A中のグラフ(a)は、垂直同期信号VDの立ち下がり(または立ち上がり)のタイミングを示す。グラフ(b)は、水平同期信号HDの立ち下がり(または立ち上がり)のタイミングを示す。また、グラフ(c)は、感度制御線42を介して電圧供給回路32から対向電極12に印加される電圧Vbの時間的変化の一例を示す。グラフ(d)は、画素アレイPAの各行における信号読み出し期間、高感度露光期間および低感度露光期間を模式的に示す。電圧Vbの基準は、例えば、撮像装置のグランド電位である。また、図3Aおよび3Bには示していないが、シールド電極17には感度制御線45を介して電圧供給回路35から所定の電圧Vsが印加されている。電圧Vsは、例えば0Vである。
図3Aのグラフ(d)では、画素アレイPAの各行における信号読み出し期間が、感度と関連付けられて示されている。具体的には、各行に関する横長のバーにおいて、これらが示されている。各バーの上半分における白の矩形は、各行における高感度露光期間を模式的に表している。各バーの上半分における斜線部は、各行における低感度露光期間を模式的に表している。各バーの下半分における網点の矩形は、各行における信号の読み出し期間を模式的に表している。
以下、撮像装置100における動作の一例を説明する。簡単のため、ここでは、画素アレイPAに含まれる画素の行数が、第R0行から第R7行の合計8行である場合における動作の例を説明する。
画像の取得においては、画素アレイPA中の各単位画素10の電荷蓄積部41のリセットと、リセット後に蓄積された画素信号の読み出しとが実行される。本実施形態における撮像装置においては、一度の読み出し期間の中で、画素信号の読み出しおよび次の1フレーム期間における電荷蓄積のための電荷蓄積部41のリセットを行う。例えば、図3Aに示すように、垂直同期信号VDに基づき、第R0行に属する複数の画素の信号読み出しを開始する。時刻t0は、その開始時刻の1つである。
上述のとおり、図3Aの(d)における一つの網点の矩形で示される期間が、信号読み出し期間である。図4に、信号読み出し期間における制御信号のタイミングチャートの一例を示す。図4において、Vselは、アドレス制御線46の電位を表す。電位Vselは、LowレベルであるVL1と、HighレベルであるVH1と、の間で変化し得る。Vrcは、リセット制御線48の電位を表す。電位Vrcは、LowレベルであるVL2と、HighレベルであるVH2と、の間で変化し得る。VFDは、電荷蓄積部41の電位を表す。電位VFDは、電荷蓄積部41に電荷が蓄積されているときには、画素信号Vpsigとして利用される。電位VFDは、電荷蓄積部41がリセットされているときには、リセット信号Vrsigとして利用される。
時刻t0において、信号読み出し期間が開始される。その信号読み出し期間において、まず初めに、垂直同期信号VDに基づいて、第R0行のアドレス制御線46の電位Vselが、LowレベルからHighレベルに切り替わる。これにより、そのアドレス制御線46にゲートが接続されているアドレストランジスタ26は、OFFからONに切り替わる。これにより、電荷蓄積部41の電位VFDが、垂直信号線47に出力される。具体的には、画素信号Vpsigが、垂直信号線47に出力される。この画素信号Vpsigは、前の1フレーム期間に電荷蓄積部41に蓄積された電荷量に対応する信号である。画素信号Vpsigは、カラム信号処理回路37へ伝達される。
図3Aの例では、グラフ(d)の網点の矩形で表された信号読み出し期間は、画素信号Vpsigを読み出すための期間とともに、リセット期間を含む。リセット期間は、単位画素10の電荷蓄積部41の電位をリセットするための期間である。具体的には、この例では、上記の画素読み出しの完了後に、第R0行に属する画素のリセットが行われる。画素読み出しの完了と第R0行に属する画素のリセットとの間に、カラム信号処理回路37における画素信号のAD変換等を介在させてもよい。
第R0行に属する画素のリセットは、以下の手順で行われる。第R0行のリセット制御線48の電位Vrcが、図4に示すように、LowレベルからHighレベルに切り替わる。これにより、そのリセット制御線48にゲートが接続されているリセットトランジスタ28は、OFFからONに切り替わる。これにより、電荷蓄積部41とリセット電圧線44とが接続され、電荷蓄積部41にリセット電圧Vrが供給される。これにより、電荷蓄積部41の電位が、リセット電圧Vrにリセットされる。ここで、リセット電圧Vrは、例えば0Vである。
その後、リセット制御線48の電位Vrcが、HighレベルからLowレベルに切り替わる。これにより、リセットトランジスタ28は、ONからOFFに切り替わる。リセットトランジスタ28がOFFであるときに、垂直信号線47を介して、第R0行の単位画素10からリセット信号Vrsigが読み出される。リセット信号Vrsigは、リセット電圧Vrの大きさに対応する信号である。リセット信号Vrsigは、カラム信号処理回路37へ伝達される。
リセット信号Vrsigの読み出し後、アドレス制御線46の電位Vselが、HighレベルからLowレベルに切り替わる。これにより、アドレストランジスタ26は、ONからOFFに切り替わる。
上述のとおり、読み出された画素信号Vpsigおよびリセット信号Vrsigは、それぞれ、カラム信号処理回路37に伝達される。これらの信号の差分をとることにより、固定パターンノイズを除去することができる。具体的には、リセット信号Vrsigがノイズ成分に対応し、そのノイズ成分を画素信号Vpsigから差し引くことにより、ノイズが除去される。
この例では、図3Aに模式的に示すように、水平同期信号HDにあわせて、第R0行から第R7行の各行に属する画素の信号読み出しおよびリセットを行単位で順次に実行する。以下では、水平同期信号HDのパルスの間隔、換言すれば、ある行が選択されてから次の行が選択されるまでの期間を「1H期間」と呼ぶことがある。
この例では、例えば、時刻t0から時刻t1までの期間H0が、1H期間に相当する。時刻t1から時刻t2までの期間H1も、1H期間に相当する。時刻t2から時刻t3までの期間H2も、1H期間に相当する。時刻t3から時刻t4までの期間H3も、1H期間に相当する。時刻t4から時刻t5までの期間H4も、1H期間に相当する。時刻t5から時刻t6までの期間H5も、1H期間に相当する。時刻t6から時刻t7までの期間H6も、1H期間に相当する。時刻t7から時刻t8までの期間H7も、1H期間に相当する。
期間H0において、電荷蓄積部41への電荷の蓄積が行われつつ、第R0行に属する画素の読出しが行われる。期間H1において、電荷蓄積部41への電荷の蓄積が行われつつ、第R1行に属する画素の読出しが行われる。期間H2において、電荷蓄積部41への電荷の蓄積が行われつつ、第R2行に属する画素の読出しが行われる。期間H3において、電荷蓄積部41への電荷の蓄積が行われつつ、第R3行に属する画素の読出しが行われる。期間H4において、電荷蓄積部41への電荷の蓄積が行われつつ、第R4行に属する画素の読出しが行われる。期間H5において、電荷蓄積部41への電荷の蓄積が行われつつ、第R5行に属する画素の読出しが行われる。期間H6において、電荷蓄積部41への電荷の蓄積が行われつつ、第R6行に属する画素の読出しが行われる。期間H7において、電荷蓄積部41への電荷の蓄積が行われつつ、第R7行に属する画素の読出しが行われる。なお、ある期間において読み出しが行われるという表現は、読み出しにその期間の全てを費やすことのみを表すと限定的に解釈されるべきでない。この表現は、読み出しにその期間の一部を費やすことを含む概念である。図3Aの例では、各行に属する画素の読み出しは、高感度露光期間において行われる。
本実施形態では、第1フレームに含まれた各1H期間の長さは、同一である。ただし、これらの長さは、互いに異なっていてもよい。
図3Aの例においては、垂直同期信号VDに基づいて、第R0行から第R7行の8行分の走査が行われる。ここで、走査は、各々の行に属する画素からの信号読み出しを指す。
期間H0、期間H1、期間H2、期間H3、期間H4、期間H5、期間H6および期間H7に属する画素の読み出しの間は、電圧供給回路32によって対向電極12に電圧V1が印加される。
具体的には、時刻t0において、電圧供給回路32から対向電極12に印加される電圧Vbが、電圧V2から電圧V1に切り替えられる。次に、時刻tu0において、電圧Vbは、電圧V1から電圧V2に切り替えられる。次に、時刻t1において、電圧Vbが、電圧V2から電圧V1に切り替えられる。次に、時刻tu1において、電圧Vbは、電圧V1から電圧V2に切り替えられる。次に、時刻t2において、電圧Vbが、電圧V2から電圧V1に切り替えられる。次に、時刻tu2において、電圧Vbは、電圧V1から電圧V2に切り替えられる。これ以降においても、このような電圧Vbの切り替えが繰り返される。
電圧V2は、典型的には、画素電極11と対向電極12との間の電位差が0V以下となるような電圧である。以下、この電位差について、さらに説明する。上述のとおり、リセットトランジスタ28をONにすることにより、リセット電圧源34から、リセット電圧線44およびリセットトランジスタ28を介して、電荷蓄積部41にリセット電圧Vrを供給できる。電荷蓄積部41にリセット電圧Vrを供給すると、画素電極11の電圧も電圧Vrにリセットされる。電圧V2を電圧Vrと同じに設定することにより、画素電極11の電圧が電圧Vrにリセットされているときにおいて上記電位差を0Vにできる。上述のとおり、電圧Vrは0Vであってもよい。
光電変換層15に印加されるバイアス電圧が0Vとなる状態において、光電変換層15で発生した電荷はほとんど消失する。その理由は、光の照射によって生じた正および負の電荷のほとんどが速やかに再結合し、消滅してしまうためであると推測される。その一方で、高感度露光時に電荷蓄積部41に蓄積された信号電荷は、画素のリセット動作が行われるまで失われることなく保持される。この信号電荷は、低感度露光状態および高感度露光状態の切り替えによって破棄されない。その結果、高感度露光期間と低感度露光期間とが繰り返されたとしても、各高感度露光時に蓄積された信号電荷は積分される。高感度露光時は、上記の例では、バイアス電圧が10Vのときである。なお、低感度露光時に光電変換層15に正のバイアス電圧が印加される場合は、低感度露光時にも信号電荷が蓄積される。このような場合には、高感度露光時に加え、低感度露光時に蓄積された信号電荷も積分される。
(高感度露光期間が長い例)
本実施形態の別例を、図5Aおよび5Bに示す。図5Aおよび5Bの別例では、図3Aおよび3Bの例に比べ、個々の高感度露光期間が長く、個々の低感度露光期間が短い。図5Aおよび5Bの別例によれば、図3Aおよび3Bの例に比べ、高い感度を得易い。図5Aおよび5Bの別例では、個々の読み出し期間が、当該期間が含まれている高感度露光期間よりも短い。
図3A、3B、図5Aおよび5B等を用いて説明した本実施形態の技術は、以下のように表現できる。撮像装置100は、画素アレイPAを備える。第1フレームにおいて、第1期間と第3期間と第2期間とがこの順に現れる。第1期間において、画素アレイPAにおける第1の行の画素信号読み出しが行われる。第2期間において、画素アレイPAにおける第2の行の画素信号読み出しが行われる。第3期間において、画素アレイPAのいずれの行の画素信号読み出しも行われない。第1期間および第2期間は、高感度露光期間である。第3期間は、低感度露光期間である。なお、第1の行および第2の行は、互いに異なる行である。上記第1フレームの期間の長さは、図3Aの例では、ある行における、画素信号読み出しの開始時点から次の画素信号読み出しの開始時点までの期間の長さと同じである。この点は、後述の図13Aの第2フレームについても同様である。具体的には、図3Aの例では、上記第1フレームの期間の長さは、時刻t0からt15までの期間の長さである。後述の第2フレームの期間の長さは、時刻t15からt30までの期間の長さである。また、図3の例では、駆動部が、第1期間、第2期間および第3期間を設定し、画素信号読み出しのタイミングを設定する。駆動部は、後述の第4期間、第5期間および第6期間を設定するものであってもよい。
具体的に、図3Bに示すように、図3Aの例では、時刻t0から時刻tu0までの期間が、第1期間に対応し得る。時刻tu0から時刻t1までの期間が、第3期間に対応し得る。時刻t1から時刻tu1までの期間が、第2期間に対応し得る。第R0行が、第1の行に対応し得る。第R1行が、第2の行に対応し得る。第1期間と第3期間とは、互いに隣り合っている。第3期間と第2期間とは、互いに隣り合っている。
別の捉え方をすると、図3Aにおいて、時刻t1から時刻tu1までの期間が、第1期間に対応し得る。この期間は、高感度露光期間である。この第1期間に続く低感度露光期間が、第3期間に対応し得る。この第3期間に続く高感度露光期間が、第2期間に対応し得る。第R1行が、第1の行に対応し得る。第R2行が、第2の行に対応し得る。種々の捉え方があり得る点は、他の実施形態についても同様である。
図5Bに示すように、図5Aの例では、時刻td0から時刻tu0までの期間が、第1期間に対応し得る。時刻tu0から時刻td1までの期間が、第3期間に対応し得る。時刻td1から時刻tu1までの期間が、第2期間に対応し得る。第R0行が、第1の行に対応し得る。第R1行が、第2の行に対応し得る。第1期間と第3期間とは、互いに隣り合っている。第3期間と第2期間とは、互いに隣り合っている。
別の捉え方をすると、図5Aにおいて、時刻td1から時刻tu1までの期間が、第1期間に対応し得る。この期間は、高感度露光期間である。この第1期間に続く低感度露光期間が、第3期間に対応し得る。この第3期間に続く高感度露光期間が、第2期間に対応し得る。第R1行が、第1の行に対応し得る。第R2行が、第2の行に対応し得る。
上記本実施形態の技術は、画質を確保しつつ高い感度を得るのに適している。以下、この点について説明する。
図6から8の上段は、対向電極12に印加される電圧Vbの時間変化を表す。下段の各長方形は、画素信号読み出しがなされていることを表す。
良好な画質を得る観点からは、低感度露光期間と高感度露光期間とを跨ぐ期間に画素信号読み出しがなされる画素アレイPAの行は、ないほうがよい。図6の例では、本実施形態と同様、そのような行は存在しない。よって、この点では、図6の例は、良好な画質を得る観点から有利である。
しかし、本発明者らの検討によれば、図6の例には、良好な画像を得る観点から、改善の余地がある。具体的には、図6の例では、低感度露光期間と高感度露光期間の両方において、画素信号読み出しがなされている。この場合、低感度露光期間に画素信号読み出しを行う画素アレイPAの行と、高感度露光期間に行う画素アレイPAの行との間に出力レベル差が発生し得る。そして、出力レベル差により、像に、周期的な横縞が現れ得る。
横縞の出現を抑制するには、低感度露光期間と高感度露光期間の一方において、画素信号読み出しを行うことが考えられる。本発明者らは、どちらの期間で画素信号読み出しを行うかを検討した。以下、検討内容について、図7および8を参照して説明する。図7および8において、期間Tgは、画素信号読み出しが行われる期間を指す。
図8の例では、第1期間および第2期間は、高感度露光期間である。第3期間は、低感度露光期間である。これらの期間をこのように設定することは、以下の理由で、高い感度での撮像を行う場合に適している。
図7のように第1期間、第2期間および第3期間を上記とは反対に設定することを考える。その場合、感度を高くするために短い低感度露光期間および長い高感度露光期間を採用すると、低感度露光期間から期間Tgがはみ出し易くなる。このはみ出しは、良好な画質を得る観点から不利である。一方、図8の例では、第1期間および第2期間は高感度露光期間であり、第3期間は低感度露光期間である。この場合、感度を高くするために短い低感度露光期間および長い高感度露光期間を採用すると、高感度露光期間から期間Tgがはみ出し難くなる。このことから、各画素信号読み出しのタイミングを固定する(つまり、フレームレートを固定する)場合、図7の例に比べて図8の例の方が、高い感度を確保しつつ上記はみ出しによる画質劣化を防ぎ易いことが理解される。
本開示は、各画素信号読み出しのタイミングを変化させる形態を排除しない。各画素信号読み出しの間のインターバルを長くすることは可能である。その場合、図7のように第1期間および第2期間を低感度露光期間に設定し第3期間を高感度露光期間に設定しても、上記のはみ出しを発生させることなく高い感度を得ることができる。具体的には、長いインターバルを採用し、その長いインターバル内に長い高感度露光期間を収めることにより、上記のはみ出しを発生させることなく高い感度を得ることができる。しかし、インターバルを長くすると、フレームレートを確保し難い。このため、各画素信号読み出しのタイミングを変化させる形態を考慮しても、図7の例に比べ、図8の例は、画質を確保しつつ高い感度を得る観点から有利である。
以上の理由で、本実施形態の技術は、画質を確保しつつ高い感度を得るのに適している。
第1の行および第2の行は、互いに隣り合っていてもよく、互いに隣り合っていなくてもよい。
上述のとおり、本実施形態では、第1フレームにおいて、第1期間と第3期間と第2期間とがこの順に現れる。第X期間を第1期間または第2期間と定義したとき、第1フレームにおいて、第X期間と第3期間とが交互に繰り返されてもよい。第1フレームは、この繰り返しのみによって構成されていてもよい。
上述の説明から理解されるように、本実施形態では、第1フレームにおいて、高感度露光期間が、複数領域に分散されている。そして、各高感度露光期間における撮像データが重畳された画像が得られる。このようにすれば、1フレーム期間中の特定の領域に高感度露光期間が偏り難く、1フレーム期間の全体にわたる情報を取得し易い。このため、第1フレームにおいて高感度露光期間を1領域にまとめる場合に比べ、時間的に変化する被写体を良好に撮像し易い。例えば、LED等の点滅する被写体を良好に撮像し易い。具体的には、高感度露光期間を1領域にまとめると、被写体が光るタイミングが高感度露光期間内に訪れないことがある。これに対し、高感度露光期間を複数領域に分散させると、そのような事態が発生し難いため、点滅する被写体を撮像し易い。
第1フレームにおいて、高感度露光期間の総期間は、低感度露光期間の総期間以上であってもよい。このようにすれば、高い感度での撮像を行い易い。なお、この特徴は、他の実施形態にも適用可能である。ただし、第1フレームにおいて、高感度露光期間の総期間は、低感度露光期間の総期間未満であってもよい。
撮像装置100は、ローリングシャッタ方式で動作する制御モードを含んでいてもよい。ここで、ローリングシャッタ方式とは、画素アレイPAの行ごとに、画素信号読み出しを順次に行う方式である。また、ローリングシャッタ方式では、画素アレイPAの行ごとに、高感度露光期間が順次に設定される。図3Aの「第1つのフレーム」は、撮像装置100がローリングシャッタ方式で動作しているときのフレームであってもよい。この点は、他の図についても同様である。また、後述の図10の「第2フレーム」についても同様である。
図1および2の例では、撮像装置100は、半導体基板20と、光電変換部13と、を備える。光電変換部13は、光電変換層15と、第1電極11と、第2電極12と、を備える。半導体基板20と、第1電極11と、光電変換層15と、第2電極12とは、この順に積層されている。このような積層構造によれば、感度の調整が容易な撮像素子を実現できる。第1電極11は、画素電極11に対応する。第2電極12は、対向電極12に対応する。具体的には、第1電極11および第2電極12は、それぞれ、光電変換層15に接している。
図1および2の例では、撮像装置100は、第1電圧供給回路32を備える。第1電圧供給回路32は、高感度露光期間において、第2電極12の電圧Vbを第1電圧へと制御する。第1電圧供給回路32は、低感度露光期間において、第2電極12の電圧Vbを第2電圧へと制御する。第1電圧と第2電圧とは互いに異なる。このように第2電極12の電圧を制御すると、感度を調整できる。第1電圧または第2電圧へと制御するという表現は、目標到達電圧が第1電圧または第2電圧であることを意とした表現である。この表現は、第2電極12の電圧Vbが第1電圧または第2電圧に瞬時に到達する態様に限定して解釈されるべきではない。この表現は、第2電極12の電圧Vbが時定数等の影響により第1電圧または第2電圧に時間をかけて到達する態様を含む。この点は、後述の第3電圧または第4電圧へと制御するという表現についても同様である。図1から3の例では、第1電圧は、電圧V1に対応する。第2電圧は、電圧V2に対応する。
図1および図2の例では、撮像装置は正孔を画素電極11に集める。このため、第1電圧を、第2電圧よりも大きくしている。しかし、上述のように、撮像装置を、正孔ではなく電子を画素電極11に集めるように構成することもできる。その場合、第1電圧を、第2電圧よりも小さくすることができる。
撮像装置100は、R成分およびC成分であって、第3期間の開始時点からR成分およびC成分によって定まる時定数に従って第2電極12の電圧を変化させるR成分およびC成分を有し得る。第3期間は、例えば、時定数の2倍以上である。このようにすれば、第3期間において、時定数の存在を考慮しても、第2電極の電圧を想定値に十分近づけることができる。このことは、所望の感度を得る観点から有利である。第3期間は、時定数の3倍以上であってもよい。第3期間は、例えば、20μs以上である。第3期間は、例えば、時定数の30倍以下である。第3期間は、例えば、300μs以下である。R成分は、抵抗成分である。C成分は、容量成分である。
同様に、第1期間の開始時点から、上記時定数に従って、第2電極12の電圧は変化する。第1期間は、時定数の2倍以上または3倍以上であってもよい。第1期間は、20μs以上であってもよい。第1期間は、時定数の30倍以下であってもよい。第1期間は、300μs以下であってもよい。
同様に、第2期間の開始時点から、上記時定数に従って、第2電極12の電圧は変化する。第2期間は、時定数の2倍以上または3倍以上であってもよい。第2期間は、20μs以上であってもよい。第2期間は、時定数の30倍以下であってもよい。第2期間は、300μs以下であってもよい。
上記のR成分は、第2電極12の抵抗を含み得る。具体的には、上記のR成分は、第2電極12の抵抗と、光電変換層15の抵抗と、を含み得る。より具体的には、第2電極12への電圧供給源を電源PSと定義し、電源PSにおける第2電極12への電圧出力部を第1端と定義し、光電変換層15と第1電極11の境界を第2端と定義したとき、上記のR成分は、第1端から第2端までの電気経路を構成する要素の合成抵抗であり得る。なお、R成分がある要素の抵抗R1を含むとは、当該R成分がR1である場合を含む概念である。また、R成分がある要素の抵抗R1を含むとは、抵抗R1のこの要素と抵抗R2の他の要素が直列接続されており当該R成分がR1+R2である場合、この要素と抵抗R2の他の要素が並列接続されており当該R成分がR1R2/(R1+R2)である場合等、当該R成分が複数の抵抗の合成抵抗である場合一般を含む概念である。
上記のC成分は、光電変換層15の容量を含み得る。具体的には、上記のC成分は、第2電極12の容量と、光電変換層15の容量と、を含み得る。より具体的には、第2電極12への電圧供給源を電源PSと定義し、電源PSにおける第2電極12への電圧出力部を第1端と定義し、光電変換層15と第1電極11の境界を第2端と定義したとき、上記のC成分は、第1端から第2端までの電気経路を構成する要素の合成容量であり得る。なお、C成分がある要素の容量C1を含むとは、当該C成分がC1である場合を含む概念である。また、C成分がある要素の容量C1を含むとは、容量C1のこの要素と容量C2の他の要素が並列接続されており当該C成分がC1+C2である場合、この要素と容量C2の他の要素が直列接続されており当該C成分がC1C2/(C1+C2)である場合等、当該C成分が複数の容量の合成容量である場合一般を含む概念である。
上述のように、本実施形態では、第1期間において、画素アレイPAにおける第1の行の画素信号読み出しが行われる。第2期間において、画素アレイPAにおける第2の行の画素信号読み出しが行われる。第3期間において、画素アレイPAのいずれの行の画素信号読み出しも行われない。第1期間および第2期間は、高感度露光期間である。第3期間は、低感度露光期間である。これらが維持されるように、デューティ比が変更されてもよい。これらとともに、本実施形態の他の特徴が維持されるように、デューティ比が変更されてもよい。ここで、デューティ比は、第1フレームの期間に対する、第1フレームにおける高感度露光期間の総期間の比率を指す。デューティ比の変更により、感度を調整できる。
具体的には、上記のデューティ比の変更により、電子ND(Neutral Density)制御が実現される。電子ND制御は、撮像素子の感度の電気的な制御を指す。電子ND制御は、高感度露光期間における画素電極11と対向電極12との間の電位差の大きさを調整することによっても実現できる。以下、これら2通りの電子ND制御について説明する。
まず、画素電極11と対向電極12との間の電位差の大きさの調整による電子ND制御について説明する。
先の説明から理解されるように、本実施形態によれば、画素電極11の電位に対する対向電極12の電位を制御できる。これにより、光電変換によって光電変換層15内に生じた正孔−電子対のうち、正孔および電子のいずれか一方を、画素電極11に収集できる。単位時間当たりに収集される信号電荷量は、画素電極11と対向電極12との間の電位差に応じて変化する。この電位差を変化させることで、電子ND制御を実現できる。
図9に、画素電極11と対向電極12との間の電位差に対する、光電変換層15の受光感度の変化の一例を示す。図9の横軸は、画素電極11と対向電極12との間の電位差を示している。図9の縦軸は、光電変換層15の規格化感度を示している。ここで、規格化感度は、画素電極11と対向電極12の電位差が10Vであるときの感度を1.0として規格化した値である。
図9は、画素電極11と対向電極12の間の電位差を調整することで、光電変換層15の受光感度を調整できることを示している。具体的には、図9において、「ND2」は、撮像素子への入射光量を半分に減光するND2フィルタに対応する規格化感度を表している。「ND4」は、撮像素子への入射光量を4分の1に減光するND4フィルタに対応する規格化感度を表している。「ND8」は、撮像素子への入射光量を8分の1に減光するND8フィルタに対応する規格化感度を表している。ND2フィルタに対応する規格化感度は、1.0の半分の0.5である。ND4フィルタに対応する規格化感度は、1.0の4分の1の0.25である。ND8フィルタに対応する規格化感度は、1.0の8分の1の0.125である。これらの規格化感度は、画素電極11と対向電極12の間の電位差を調整し、光電変換層15に印加される電界を調整することにより調整できる。
このように、所望のND機能に相当する受光感度に対応する電位差を、画素電極11と対向電極12の間に与えることができる。これにより、光電変換層15を電子NDフィルタとして機能させることができ、電子ND制御を実現できる。
画素電極11と対向電極12との間の電位差の大きさの調整による電子ND制御の例を、図10に示す。図10の例では、撮像装置100は、高感度露光期間において、第2電極12の電圧Vbを第1電圧V1へと制御する。撮像装置100は、第1電圧V1として第1駆動電圧Vmを用いる第1駆動と、第1電圧V1として第2駆動電圧Vnを用いる第2駆動と、を行う。第1駆動電圧と第2駆動電圧とは互いに異なる。図10の例は、上述の積層構造により実現可能である。
次に、デューティ比の変更による電子ND制御について説明する。
画素電極11と対向電極12との間の電位差を、相対的に大きい第1の値と、相対的に小さい第2の値の2種類から選択することを考える。このような選択がなされる場合、第1の値および第2の値を固定する場合であっても、感度の調整は可能である。第1の値の期間と第2の値の期間の合計に対する第1の値の期間の比率を変更することにより、感度を調整できる。
特に限定されないが、第1の値として、光電変換層15の規格化感度が1.0となる電位差を用いることができる。この電位差は、上記の例では、10Vである。第2の値として、光電変換層15の規格化感度が0.0となる電位差を用いることができる。この電位差は、上記の例では、0Vである。
デューティ比の変更による電子ND制御を行うと、図3Aに示す第1フレームが生成される運転と、図5Aに示す第1フレームが生成される運転と、を切り替えることができる。前者の第1フレームでは、個々の高感度露光期間が、相対的に短い。後者の第1フレームでは、個々の高感度露光期間が、相対的に長い。
図9の例では、画素電極11と対向電極12との間の電位差に対して、光電変換層15の受光感度が、非線形的に変化している。このような場合であっても、デューティ比の変更による電子ND制御によれば、デューティ比に対して受光感度を線形的に変化させることができる。このため、感度の調整が簡単である。ただし、このような場合であっても、画素電極11と対向電極12との間の電位差の大きさの調整による電子ND制御は実現可能である。例えば、電位差と受光感度との関係を示す関数を記憶させる記憶部を用いることによって、実現可能である。
第1フレームにおいて、高感度露光期間が均等に分布していることは必須ではない。図11の例では、図3Aの例とは異なり、期間Txが、低感度露光期間である。別の言い方をすると、図11の例では、図3Aの例と比較したとき、期間Txにおいて、電圧Vbのパルスが間欠している。一方、図12の例では、図3Aの例とは異なり、期間Tyの全部が、高感度露光期間である。図11および図12の形態も、実施形態1に含まれる。
(実施形態2)
以下、実施形態2について説明する。実施形態2においては、実施形態1と同様の内容については、説明を省略することがある。
図13Aは、実施形態2に係る撮像装置における動作の一例を示すタイミングチャートである。図13Bは、図13Aの一部を拡大した図である。図5Aと図13Aを比較することにより理解されるように、実施形態2では、図5Aで説明した第1フレームに加え、第2フレームが生成される。
図13Aの第2フレームでは、第1フレームと同様、水平同期信号HDにあわせて、第R0行から第R7行の各行に属する画素の信号読み出しおよびリセットを行単位で順次に実行する。
この例の第2フレームでは、時刻t15から時刻t16までの期間H15は、1H期間に相当する。時刻t16から時刻t17までの期間H16も、1H期間に相当する。時刻t17から時刻t18までの期間H17も、1H期間に相当する。時刻t18から時刻t19までの期間H18も、1H期間に相当する。時刻t19から時刻t20までの期間H19も、1H期間に相当する。時刻t20から時刻t21までの期間H20も、1H期間に相当する。時刻t21から時刻t22までの期間H21も、1H期間に相当する。時刻t22から時刻t23までの期間H22も、1H期間に相当する。
期間H15において、第R0行に属する画素の読出しが行われ、その後、電荷蓄積部41への電荷の蓄積が行われる。期間H16において、第R1行に属する画素の読出しが行われ、その後、電荷蓄積部41への電荷の蓄積が行われる。期間H17において、第R2行に属する画素の読出しが行われ、その後、電荷蓄積部41への電荷の蓄積が行われる。期間H18において、第R3行に属する画素の読出しが行われ、その後、電荷蓄積部41への電荷の蓄積が行われる。期間H19において、第R4行に属する画素の読出しが行われ、その後、電荷蓄積部41への電荷の蓄積が行われる。期間H20において、第R5行に属する画素の読出しが行われ、その後、電荷蓄積部41への電荷の蓄積が行われる。期間H21において、第R6行に属する画素の読出しが行われ、その後、電荷蓄積部41への電荷の蓄積が行われる。期間H22において、第R7行に属する画素の読出しが行われ、その後、電荷蓄積部41への電荷の蓄積が行われる。
本実施形態では、第2フレームに含まれた各1H期間の長さは、同一である。ただし、これらの長さは、互いに異なっていてもよい。
期間H15、期間H16、期間H17、期間H18、期間H19、期間H20、期間H21および期間H22に属する画素の読み出しの間は、電圧供給回路32によって対向電極12に電圧V2が印加される。なお、シールド電極17には、実施形態1と同様に、電圧供給回路35によって所定の電圧Vsが印加されている。
具体的には、時刻t15において、電圧供給回路32から対向電極12に印加される電圧Vbが、電圧V2である。時刻td15において、電圧Vbは、電圧V2から電圧V1に切り替えられる。次に、時刻t16において、電圧Vbが、電圧V1から電圧V2に切り替えられる。次に、時刻td16において、電圧Vbは、電圧V2から電圧V1に切り替えられる。次に、時刻t17において、電圧Vbが、電圧V1から電圧V2に切り替えられる。次に、時刻td17において、電圧Vbは、電圧V2から電圧V1に切り替えられる。これ以降においても、このような電圧Vbの切り替えが繰り返される。
図13Aおよび13B等を用いて説明した本実施形態の技術は、以下のように表現できる。第2フレームにおいて、第4期間と第6期間と第5期間とがこの順に現れる。第4期間において、画素アレイPAにおける第4の行の画素信号読み出しが行われる。第5期間において、画素アレイPAにおける第5の行の画素信号読み出しが行われる。第6期間において、画素アレイPAのいずれの行の画素信号読み出しも行われない。第4期間および第5期間は、低感度露光期間である。第6期間は、高感度露光期間である。このような第2フレームは、低い感度での撮像を行う場合に適している。なお、第4の行および第5の行は、互いに異なる行である。
具体的に、図13Bに示すように、図13Aの例では、時刻t15から時刻td15までの期間が、第4期間に対応し得る。時刻td15から時刻t16までの期間が、第6期間に対応し得る。時刻t16から時刻td16までの期間が、第5期間に対応し得る。第R0行が、第4の行に対応し得る。第R1行が、第5の行に対応し得る。第4期間と第6期間とは、互いに隣り合っている。第6期間と第5期間とは、互いに隣り合っている。撮像装置100の制御モードは、第1フレームが生成される第1モードと、第2フレームが生成される第2モードと、を備える。
第4の行および第5の行は、互いに隣り合っていてもよく、互いに隣り合っていなくてもよい。
別の捉え方をすると、図13Aにおいて、時刻t16から時刻td16までの期間が、第4期間に対応し得る。この期間は、低感度露光期間である。この第4期間に続く高感度露光期間が、第6期間に対応し得る。この第6期間に続く低感度露光期間が、第5期間に対応し得る。第R1行が、第4の行に対応し得る。第R2行が、第5の行に対応し得る。
図13Aの例では、時刻t15において、第1モードから第2モードに切り替わっている。第1モードが実行される期間は、時刻t0から時刻t15までの期間を含む。この期間において、第1フレームが形成されている。第2モードが実行される期間は、時刻t15から時刻t30までの期間を含む。この期間において、第2フレームが形成されている。
この例では、第1モードと第2モードとは、感度の設定値(以下、設定感度と称することがある)に基づいて切り替えられる。ここで、設定値は、制御により得るべき目標値を指す。
この例では、設定感度は、デューティ比と、高感度露光期間における画素電極11と対向電極12との間の電位差の設定値(以下、設定電位差と称することがある)と、に応じて変化する値である。
具体的には、設定感度は、デューティ比が大きくなるにつれて大きくなる。設定感度は、設定電位差が大きくなるにつれて大きくなる。より具体的には、設定感度は、デューティ比に比例して大きくなる。設定感度は、設定電位差に対して非線形的に増加する。この非線形的な増加は、実験などを通じて予め知ることができる。
上記非線形的な増加について、さらに説明する。画素電極11と対向電極12との間の電位差がある値をとるときの光電変換層15の受光感度を、1に規格化する。この規格化された感度を、図9の例に倣い、規格化感度と称する。規格化感度は、図9のように、画素電極11と対向電極12との間の電位差に対して非線形的に変化する。以下では、規格化感度の設定値を、設定規格化感度と称することがある。上記ある値(すなわち規格化感度を1にする電位差)を、電位差Hと称することがある。規格化感度を0にする電位差を、電位差Lと称することがある。図9を用いた説明に倣い、電位差Hを10Vにできる。電位差Lは、例えば0Vである。
第1の例では、第1モードにおいて、設定感度が低下して切替閾値未満になったときに、第1モードから第2モードに切り替わる。第2モードにおいて、設定感度が上昇して切替閾値以上になったときに、第2モードから第1モードに切り替わる。第1の例の切替閾値として、例えば0.3以上0.7以下の値、具体的には0.5を用いることができる。
第2の例では、第1モードにおいて、設定感度が低下して第1閾値未満になったときに、第1モードから第2モードに切り替わる。第2モードにおいて、設定感度が上昇して第2閾値以上になったときに、第2モードから第1モードに切り替わる。第1閾値は、第2閾値よりも小さい。第2の例の第1閾値として、例えば0.25以上0.41以下の値、具体的には0.33を用いることができる。上記第2の例の第2閾値として、例えば0.42以上0.58以下の値、具体的には0.5を用いることができる。
一具体例では、低感度露光期間における設定電位差は、電位差Lに設定される。このため、低感度露光期間における設定規格化感度は、ゼロである。設定感度は、デューティ比と、高感度露光期間における設定規格化感度と、の積である。この具体例では、デューティ比が1(つまり100%)でありかつ高感度露光期間における設定規格化感度が1(つまり100%)であるときにおいて、設定感度は1(つまり100%)である。設定感度は、デューティ比が0であるときにおいて0であり、設定規格化感度が0であるときにおいても0である。この具体例と上記第2の例を組み合わせ、第1閾値として0.33を用い、第2閾値として0.5を用い、高感度露光期間における設定規格化感度を1に設定するとする。この場合、第1モードにおける高感度露光期間の長さと低感度露光期間の長さの比を1:2に設定することにより、設定感度0.33を第1モードにおいて実現できる。
図13Aの例では、第2フレームの期間において、第R0行に属する画素から読み出される画素信号は、第1フレームの画素信号読み出しから第2フレームの画素信号読み出しまでのインターバル期間に当該画素に蓄積された電荷に応じた信号である。この期間は、第R0行の画素の電荷蓄積期間である。第R1行〜第R7行についても同様のことが言える。
図13Aの例では、第R0行〜第R7行の各行で、第2フレームの画素信号読み出しにより取り出される電荷の蓄積期間の長さは同一である。しかし、第R0行〜第R7行の各行で、電荷蓄積期間における高感度露光期間の総期間の長さは異なる。なぜなら、第1フレームと第2フレームとでは、個々の高感度露光期間の長さが異なるためである。具体的には、第1フレームにおける個々の高感度露光期間の長さは、第2フレームにおける個々の高感度露光期間の長さよりも長い。そして、第R0行〜第R7行では電荷蓄積期間における高感度露光期間の数は同じであるが、若番の行ほど第1フレームの高感度露光期間を多く含む。このため、若番の行ほど電荷蓄積期間における高感度露光期間の総期間は長い。しかし、この相違があっても、同一画面中において画素アレイPAの行ごとの感度の不均一が発生するのを抑えることができる。
具体的には、画素アレイPAの各行について、画素の出力信号にゲインをかけることができる。より具体的には、画素の出力信号に、蓄積期間Taに対する高感度露光期間の総期間Ttの比Tt/Taに応じたゲインをかけることができる。さらに具体的には、画素の出力信号に、比Tt/Taに反比例するゲインをかけることができる。このようにゲインをかけることにより、行ごとの感度の不均一を抑制するための出力信号の補正が実現される。
図13Aの例では、画素アレイPAのある行の比Tt/Taがrat1であり別の行の比Tt/Taがrat2である場合において、当該ある行に属する画素の出力信号にかけるゲインと当該別の行に属する画素の出力信号にかけるゲインの比率を、rat2:rat1に設定することができる。このようにすれば、画素アレイPAのある行と別の行の感度の不均一を抑制できる。この抑制の効果は、特に、高感度露光期間における設定規格化感度をある1つの値に固定するとともに低感度露光期間における設定規格化感度を別の1つの値に固定する場合に、発揮され易い。ただし、これらが固定されない場合であっても、この効果は、ある程度発揮され得る。ここで、比Tt/Taは、蓄積期間Taに対する高感度露光期間の総期間Ttの比Tt/Taである。蓄積期間Taは、1つの行における画素信号読み出しと画素信号読み出しの間のインターバルの期間である。
(実施形態3)
実施形態1および2では、対向電極12の電圧Vbを変化させることによって、感度を変調させていた。しかし、対向電極12の電圧を一定に維持しつつ、シールド電極17の電圧を変化させることによって、感度を変調させることもできる。実施形態3では、シールド電極17の電圧を変化させることによって、感度を変調させる。
以下、実施形態3について、図14を参照しながら説明する。実施形態3においては、実施形態1と同様の内容については、説明を省略することがある。なお、実施形態3の技術は、実施形態1のみならず、他の実施形態にも適用可能である。
実施形態3では、図14に示すように、電圧供給回路32によって、対向電極12の電圧Vbが電圧V1に常時維持されている。一方、シールド電極17の電圧Vsは、感度制御線45を介して、電圧供給回路35によって電圧V3と電圧V4の間で変化している。電圧V3は、電圧V4に比べて高い電圧である。電圧V4は、電圧V3に比べて低い電圧である。例えば、電圧V3はリセット電圧Vrよりも大きく、電圧V4はリセット電圧Vrよりも小さい。また、例えば、電圧V3および電圧V4は、電圧V1よりも小さい。電圧Vsの基準は、例えば、撮像装置のグランド電位である。シールド電極17の電圧Vsが電圧V3に設定されている期間は、高感度露光期間に対応する。シールド電極17の電圧Vsが電圧V4に設定されている期間は、低感度露光期間に対応する。
図14の例では、期間H0、期間H1、期間H2、期間H3、期間H4、期間H5、期間H6および期間H7に属する画素の読み出しの間は、シールド電極17に電圧V3が印加される。
具体的には、時刻t0において、シールド電極17に印加される電圧Vsが、電圧V4から電圧V3に切り替えられる。時刻tu0において、電圧Vsは、電圧V3から電圧V4に切り替えられる。次に、時刻t1において、電圧Vsが、電圧V4から電圧V3に切り替えられる。次に、時刻tu1において、電圧Vsは、電圧V3から電圧V4に切り替えられる。次に、時刻t2において、電圧Vsが、電圧V4から電圧V3に切り替えられる。次に、時刻tu2において、電圧Vsは、電圧V3から電圧V4に切り替えられる。これ以降においても、このような電圧Vsの切り替えが繰り返される。
実施の形態3によれば、実施の形態1と同様の効果が得られる。
ここで、実施形態3における感度の変調の原理を説明する。感度は、画素電極11と対向電極12との間の電位差によって生じる電界、およびシールド電極17と対向電極12との間の電位差によって生じる電界によって変調される。
信号電荷が正孔であり、対向電極12の電圧が画素電極11の電圧よりも大きく、対向電極12から画素電極11に向かう電界が生じている状況を考える。シールド電極17の電圧が(例えば画素電極11の電圧よりも)大きい場合には、信号電荷は、シールド電極17に捕獲され難く、画素電極11に流れ込み易い。このため、高い感度が得られる。これに対し、シールド電極17の電圧が(例えば画素電極11の電圧よりも)小さい場合には、信号電荷は、シールド電極17に捕獲され易く、画素電極11に流れ込み難い。このため、低い感度が得られる。別の言い方をすると、前者の場合には、後者の場合に比べ、光電変換層15が広い領域で良好な感度を示し易い。例えば、高感度露光期間において、対向電極12の電圧>シールド電極17の電圧>画素電極11の電圧という大小関係を採用できる。低感度露光期間において、対向電極12の電圧>画素電極11の電圧>シールド電極17の電圧という大小関係を採用できる。
信号電荷が電子であり、画素電極11の電圧が対向電極12の電圧よりも大きく、画素電極11から対向電極12に向かう電界が生じている状況を考える。シールド電極17の電圧が(例えば画素電極11の電圧よりも)小さい場合には、信号電荷は、シールド電極17に捕獲され難く、画素電極11に流れ込み易い。このため、高い感度が得られる。これに対し、シールド電極17の電圧が(例えば画素電極11の電圧よりも)大きい場合には、信号電荷は、シールド電極17に捕獲され易く、画素電極11に流れ込み難い。このため、低い感度が得られる。別の言い方をすると、前者の場合には、後者の場合に比べ、光電変換層15が広い領域で良好な感度を示し易い。例えば、高感度露光期間において、対向電極12の電圧<シールド電極17の電圧<画素電極11の電圧という大小関係を採用できる。低感度露光期間において、対向電極12の電圧<画素電極11の電圧<シールド電極17の電圧という大小関係を採用できる。
シールド電極17による感度の変調の詳細については、特許文献3などを参照されたい。
対向電極12の電圧とシールド電極17の電圧の両方を変化させることもできる。そのようにしても、低感度露光期間と高感度露光期間とを設定できる。
実施形態3では、撮像装置100は、第2電圧供給回路35を備える。第2電圧供給回路35は、低感度露光期間において、シールド電極17の電圧Vsを第4電圧へと制御する。第2電圧供給回路35は、高感度露光期間において、シールド電極17の電圧Vsを第3電圧へと制御する。第3電圧と第4電圧とは互いに異なる。このように第1電極11の電圧を制御すると、感度を調整できる。第3電圧は、電圧V3に対応する。第4電圧は、電圧V4に対応する。
実施形態3では、正孔を画素電極11に集める。このため、第3電圧を、第4電圧よりも大きくしている。しかし、上述のように、撮像装置を、正孔ではなく電子を画素電極11に集めるように構成することもできる。その場合、第3電圧を、第4電圧よりも小さくすることができる。
撮像装置100は、R成分およびC成分であって、第3期間の開始時点からR成分およびC成分によって定まる時定数に従ってシールド電極17の電圧を変化させるR成分およびC成分を有し得る。第3期間は、例えば、時定数の2倍以上である。このようにすれば、第3期間において、時定数の存在を考慮しても、シールド電極17の電圧を想定値に十分近づけることができる。このことは、所望の感度を得る観点から有利である。第3期間は、時定数の3倍以上であってもよい。第3期間は、例えば、20μs以上である。第3期間は、例えば、時定数の30倍以下である。第3期間は、例えば、300μs以下である。
同様に、第1期間の開始時点から、上記時定数に従って、シールド電極17の電圧は変化する。第1期間は、時定数の2倍以上または3倍以上であってもよい。第1期間は、20μs以上であってもよい。第1期間は、時定数の30倍以下であってもよい。第1期間は、300μs以下であってもよい。
同様に、第2期間の開始時点から、上記時定数に従って、シールド電極17の電圧は変化する。第2期間は、時定数の2倍以上または3倍以上であってもよい。第2期間は、20μs以上であってもよい。第2期間は、時定数の30倍以下であってもよい。第2期間は、300μs以下であってもよい。
上記のR成分は、第1電極11の抵抗を含み得る。具体的には、上記のR成分は、シールド電極17の抵抗と、光電変換層15の抵抗と、を含み得る。より具体的には、シールド電極17への電圧供給源を電源PSと定義し、電源PSにおけるシールド電極17への電圧出力部を第1端と定義し、光電変換層15と第2電極12の境界を第2端と定義したとき、上記のR成分は、第1端から第2端までの電気経路を構成する要素の合成抵抗であり得る。
上記のC成分は、光電変換層15の容量を含み得る。具体的には、上記のC成分は、シールド電極17の容量と、光電変換層15の容量と、を含み得る。より具体的には、シールド電極17への電圧供給源を電源PSと定義し、電源PSにおけるシールド電極17への電圧出力部を第1端と定義し、光電変換層15と第2電極12の境界を第2端と定義したとき、上記のC成分は、第1端から第2端までの電気経路を構成する要素の合成容量であり得る。
実施形態1で説明した、第2電極12の電圧変化の仕方を規定する時定数を、第2時定数と称することができる。実施形態1で説明した、第2時定数を規定するR成分およびC成分を、第2R成分および第2C成分と称することができる。実施形態3で説明した、シールド電極17の電圧変化の仕方を規定する時定数を、第3時定数と称することができる。実施形態3で説明した、第3時定数を規定するR成分およびC成分を、第3R成分および第3C成分と称することができる。
上述の説明から理解されるように、電圧供給回路35は、電圧をシールド電極17に供給する。電圧供給回路35は、この電圧を、高感度露光期間と低感度露光期間との間で互いに異なる値に設定できる。また、電圧供給回路35は、この電圧を、フレーム間で異なる値に設定できる。
実施形態1および3の技術をまとめて、以下のように表現できる。撮像装置は、以下の特徴(i)および(ii)の少なくとも一方を有する。特徴(i)は、撮像装置は、第3電極17をさらに備え、半導体基板20と、第3電極17と、光電変換層15と、第2電極12とは、この順に積層され、第3電極17を、高感度露光期間と低感度露光期間とで互いに異なる電圧へと制御するという特徴である。特徴(ii)は、第2電極12を、高感度露光期間と低感度露光期間とで互いに異なる電圧へと制御するという特徴である。このように電極の電圧を制御すると、感度を調整できる。ここで、第3電極17は、シールド電極17に対応する。
具体的には、実施形態1および3の技術をまとめて、以下のように表現できる。撮像装置は、以下の特徴(I)および(II)の少なくとも一方を有する。特徴(I)は、撮像装置は、特徴(i)と、第3時定数であって該第3時定数に従って第3電極の電圧を変化させる第3時定数と、を有し、第3期間は、第3時定数の2倍以上であるという特徴である。特徴(II)は、撮像装置は、特徴(ii)と、第2時定数であって該第2時定数に従って第2電極の電圧を変化させる第2時定数と、を有し、第3期間は、第2時定数の2倍以上であるという特徴である。このようにすれば、第3期間において、時定数の存在を考慮しても、電極の電圧を想定値に十分近づけることができる。このことは、所望の感度を得る観点から有利である。
電子ND制御は、シールド電極17の電圧Vsの調整によっても実現できる。すなわち、この例では、撮像装置は、シールド電極17をさらに備える。半導体基板20と、シールド電極17と、光電変換層15と、第2電極12とは、この順に積層されている。撮像装置は、高感度露光期間において、シールド電極17の電圧Vsを第3電圧V3へと制御する。撮像装置は、第3電圧V3として第3駆動電圧を用いる第3駆動と、第3電圧V3として第4駆動電圧を用いる第4駆動と、を行う。第3駆動電圧と第4駆動電圧とは互いに異なる。この例は、上述の積層構造により実現可能である。
(実施形態4)
以下、実施形態4について説明する。実施形態4においては、実施形態1と同様の内容については、説明を省略することがある。
図15は、実施形態4に係る撮像装置の例示的な回路構成を示す。図15に示す撮像装置200は、2次元に配列された複数の単位画素60を含む画素アレイPAを有する。図15は、単位画素60が2行2列のマトリクス状に配置された例を模式的に示している。言うまでもないが、撮像装置200における単位画素60の数および配置は、図15に示す例に限定されない。
各単位画素60は、光電変換部69と、シャッタゲートトランジスタ61と、転送トランジスタ62と、を有する。
各単位画素60では、読み出し回路65が構成されている。読み出し回路65は、アドレストランジスタ26と、信号検出トランジスタ24と、リセットトランジスタ28と、を含んでいる。
本実施形態では、光電変換部69は、フォトダイオードである。具体的には、光電変換部69は、半導体基板に埋め込まれた埋め込みフォトダイオードである。光電変換部69は、入射光を受けて照度に応じた信号電荷を生成する。信号電荷の極性は、正および負のいずれであってもよい。
転送トランジスタ62は、光電変換部69によって生成された信号電荷を読み出し回路65に転送するか否かを切り替える。転送トランジスタ62は、典型的には、電界効果トランジスタ(FET)である。ここでは、転送トランジスタ62としてNチャンネルMOSを例示する。
転送トランジスタ62の入力である制御端子には、制御信号線81が接続されている。制御信号線81は、垂直走査回路36に接続されている。転送トランジスタ62のオンおよびオフは、制御信号線81の電圧レベルによって制御される。この電圧レベルの制御は、垂直走査回路36によって行われる。転送トランジスタ62をオンとすることにより、光電変換部69によって生成された信号電荷が、電荷蓄積部41に転送される。電荷蓄積部41は、転送トランジスタ62、信号検出トランジスタ24の制御端子およびリセットトランジスタ28の間の領域を含む領域に設けられている。
図示の例では、転送トランジスタ62の制御端子は、ゲートである。この点は、信号検出トランジスタ24、アドレストランジスタ26、シャッタゲートトランジスタ61および転送トランジスタ62についても同様である。
読み出し回路65は、光電変換部69で生成され、電荷蓄積部41に転送された電気信号を検出する。図示するように、信号検出トランジスタ24の制御端子は、転送トランジスタ62の出力(ソースおよびドレインの一方)に接続されている。信号検出トランジスタ24のソースは、アドレストランジスタ26を介して、垂直信号線47に接続されている。アドレストランジスタ26の制御端子には、アドレス制御線46が接続されている。アドレストランジスタ26のオンおよびオフは、アドレス制御線46を介して、垂直走査回路36によって制御される。
撮像装置200の動作時、信号検出トランジスタ24は、自身の制御端子に印加された電圧、すなわち、電荷蓄積部41の電圧を増幅して出力する。信号検出トランジスタ24によって増幅された信号は、アドレストランジスタ26および垂直信号線47を介して信号電圧として選択的に読み出される。
シャッタゲートトランジスタ61は、光電変換部69用のシャッタゲートトランジスタである。シャッタゲートトランジスタ61の制御端子は、垂直走査回路36に接続されたシャッタゲート制御線82に接続されている。したがって、垂直走査回路36は、シャッタゲートトランジスタ61におけるオンおよびオフを切り替えることができる。シャッタゲートトランジスタ61をオンとすることにより、光電変換部69の電荷をリセットし、シャッタゲートトランジスタ61がオンである期間は光電変換部69における光電変換動作を停止することができる。シャッタゲートトランジスタ61がオフである期間は、光電変換部69はリセットされない状態であり、光電変換部69における光電変換動作を行わせることができる。
図16Aは、実施形態4に係る撮像装置における動作の一例を示すタイミングチャートの一部である。図16Bのブロック矢印の下の図は、図16Aの一部を拡大した図である。図16Bのブロック矢印の上側では、図3Bの一部を再掲している。
実施形態4の当該一例のタイミングチャートは、図3Aのグラフ(c)を、図16Aのグラフ(c1)および(c2)に置き換えものである。
図16Aにおいて、グラフ(c1)は、転送トランジスタ62の制御端子の電圧Vtrの時間変化の一例を示す。グラフ(c2)は、シャッタゲートトランジスタ61の制御端子の電圧Vrstの時間変化の一例を示す。
図16Aの例では、電圧Vtrは、電圧Vtr_onと電圧Vtr_offとの間で変化している。電圧Vtrが電圧Vtr_onである期間において、転送トランジスタ62はオン状態に維持される。電圧Vtrが電圧Vtr_offである期間において、転送トランジスタ62はオフ状態に維持される。電圧Vtr_onは、電圧Vtr_offよりも大きい。
電圧Vrstは、電圧Vrst_onと電圧Vrst_offとの間で変化している。電圧Vrstが電圧Vrst_onである期間において、シャッタゲートトランジスタ61はオン状態に維持される。電圧Vrstが電圧Vrst_offである期間において、シャッタゲートトランジスタ61はオフ状態に維持される。電圧Vrst_onは、電圧Vrst_offよりも大きい。
図16Aの例では、図16Bと3Bとの比較から理解されるように、図3Aにおいて対向電極12の電圧VbがV1である期間において、電圧Vtrは、電圧Vtr_onに維持されている。この期間において、電圧Vrstは、電圧Vrst_offに維持されている。図3において対向電極12の電圧VbがV2である期間において、電圧Vtrは、電圧Vtr_offに維持されている。この期間において、電圧Vrstは、電圧Vrst_onに維持されている。
図16Aに示す電圧Vtrおよび電圧Vrstによれば、図3Aに示す実施形態1の電圧Vbを採用した場合と同様に、高感度露光期間および低感度露光期間がもたらされる。
ここで、実施形態4の低感度露光期間について、説明する。低感度露光期間において、電圧Vrstが電圧Vrst_onに維持されかつ電圧Vtrが電圧Vtr_offに維持されている状況を考える。理想的には、この状況においては、光電変換部69で発生した電荷は電荷蓄積部41に移動せず、感度はゼロである。このような感度がゼロである期間は、実施形態4の低感度露光期間に該当し得る。一方、光電変換部69に太陽光などの強い光が入射する場合には、光電変換部69で発生した電荷があふれ出し、あふれ出した電荷が電荷蓄積部41に移動することがある。また、上記の場合には、電荷蓄積部41に入射した光が光電変換して電荷が発生することがある。このようにして生じる感度は、一般的には、寄生光感度(Parasitic Light Sensitivity)と呼ばれている。実施形態4では、寄生光感度が生じている期間も、低感度露光期間に該当し得る。
図16Aの例では、電圧Vtrが電圧Vtr_onである期間において、電圧Vrstは電圧Vrst_offに維持される。電圧Vtrが電圧Vtr_offである期間において、電圧Vrstは電圧Vrst_onに維持される。別の言い方をすると、転送トランジスタ62のターンオフのタイミングで、シャッタゲートトランジスタ61はターンオンされる。転送トランジスタ62のターンオンのタイミングで、シャッタゲートトランジスタ61はターンオフされる。つまり、電圧Vtrと電圧Vrstとは、相補的にオンオフ制御される。
ただし、電圧Vtrと電圧Vrstのオンオフ制御が相補的であることは必須ではない。つまり、電圧Vtrが電圧Vtr_onである期間と、電圧Vrstが電圧Vrst_offである期間とが、一致していることは必須ではない。電圧Vtrが電圧Vtr_offである期間と、電圧Vrstが電圧Vrst_onである期間とが、一致していることは必須ではない。転送トランジスタ62のターンオフのタイミングと、シャッタゲートトランジスタ61はターンオンのタイミングとが、一致していることは必須ではない。転送トランジスタ62のターンオンのタイミングと、シャッタゲートトランジスタ61のターンオフのタイミングとが、一致していることは必須ではない。
本実施形態の技術は、以下のように表現できる。撮像装置200は、半導体基板と、光電変換部69と、を備える。光電変換部69は、半導体基板に埋め込まれた埋め込みフォトダイオードである。
具体的には、撮像装置200は、第1トランジスタ61と、電荷蓄積部41と、第2トランジスタ62と、を備える。第1トランジスタ61は、埋め込みフォトダイオードをリセットする。電荷蓄積部41は、埋め込みフォトダイオードで生成された電荷を蓄積する。第2トランジスタ62は、埋め込みフォトダイオードから電荷蓄積部41に電荷を転送する。高感度露光期間は、第1トランジスタ61のターンオフから第2トランジスタ62のターンオフまでの期間である。低感度露光期間は、第2トランジスタ62のターンオフから第1トランジスタ61のターンオフまでの期間である。図15の例では、第1トランジスタ61は、シャッタゲートトランジスタ61に対応する。第2トランジスタ62は、転送トランジスタ62に対応する。
(参考実施形態1)
上述のデューティ比の変更は、低い感度の実現および高い感度の実現の両方を可能にする。また、デューティ比の変更と、上述の実施形態で説明した画質確保に有利な技術と組み合わせることができる。この組み合わせから、以下に記載する、参考実施形態1に係る技術を導くことができる。
参考実施形態1では、撮像装置100は、画素アレイPAを備える。撮像装置100の制御モードは、第1フレームが生成される第1モードを備える。第1モードのデューティ比の変更が、該変更の前後で第1条件、第2条件および第3条件が満たされた状態が維持されるように実行される。ここで、第1フレームは、第1期間と第3期間と第2期間とがこの順に現れるフレームである。第1期間および第2期間は、高感度露光期間および低感度露光期間の一方である。第3期間は、高感度露光期間および低感度露光期間の他方である。第1条件は、第1期間において、画素アレイPAにおける第1の行の、画素信号読み出しが行われるという条件である。第2条件は、第2期間において、画素アレイPAにおける第2の行の、画素信号読み出しが行われるという条件である。第3条件は、第3期間において、画素アレイPAのいずれの行の画素信号読み出しも行われないという条件である。デューティ比は、第1フレームの期間に対する、該第1フレームにおける高感度露光期間の総期間の比率である。
参考実施形態1では、第1条件、第2条件および第3条件から理解されるように、第1期間および第2期間と、第3期間と、の両方で、画素信号読み出しが行われることがない。この場合、実施形態1の説明から理解されるように、画質が確保され易い。さらに、参考実施形態では、第1条件、第2条件および第3条件が満たされた状態が維持されるように、デューティ比を変更する。デューティ比の変更により、高い感度を得ることも低い感度を得ることもできる。
以上の理由で、参考実施形態1に係る技術は、画質を確保しつつ高い感度を得るのに適している。参考実施形態1に係る技術は、画質を確保しつつ低い感度を得るのにも適している。
例えば、デューティ比の変更により、第1フレームに該当するPフレームおよびQフレームであって、互いに異なるデューティ比を有するPフレームおよびQフレームを生成できる。例えば、図3Aに示す第1フレームをPフレームと考えることができる。図5Aに示す第1フレームをQフレームと考えることができる。
図3Aおよび図5Aに示す第1フレームでは、第1期間および第2期間は高感度露光期間であり、第3期間は低感度露光期間である。しかし、第1期間および第2期間が低感度露光期間であり、第3期間が高感度露光期間であってもよい。
参考実施形態1の技術と、他の実施形態の技術とを、任意に組み合わせてもよい。