JP7445899B2 - 撮像装置および撮像方法 - Google Patents
撮像装置および撮像方法 Download PDFInfo
- Publication number
- JP7445899B2 JP7445899B2 JP2020546817A JP2020546817A JP7445899B2 JP 7445899 B2 JP7445899 B2 JP 7445899B2 JP 2020546817 A JP2020546817 A JP 2020546817A JP 2020546817 A JP2020546817 A JP 2020546817A JP 7445899 B2 JP7445899 B2 JP 7445899B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- voltage
- electrode
- sensitivity
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 135
- 230000035945 sensitivity Effects 0.000 claims description 205
- 238000006243 chemical reaction Methods 0.000 claims description 128
- 239000004065 semiconductor Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 24
- 238000012546 transfer Methods 0.000 claims description 24
- 239000010410 layer Substances 0.000 description 73
- 238000001514 detection method Methods 0.000 description 39
- 238000009825 accumulation Methods 0.000 description 28
- 239000012535 impurity Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 18
- 230000000875 corresponding effect Effects 0.000 description 15
- 238000012545 processing Methods 0.000 description 12
- 230000001276 controlling effect Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005096 rolling process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 101100049938 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) exr-1 gene Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000004397 blinking Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 101150101384 rat1 gene Proteins 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- MURCDOXDAHPNRQ-ZJKZPDEISA-N L-685,458 Chemical compound C([C@@H]([C@H](O)C[C@H](C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC=1C=CC=CC=1)C(N)=O)CC=1C=CC=CC=1)NC(=O)OC(C)(C)C)C1=CC=CC=C1 MURCDOXDAHPNRQ-ZJKZPDEISA-N 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/533—Control of the integration time by using differing integration times for different sensor regions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
- H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
画素アレイを備えた撮像装置であって、
第1フレームにおいて、第1期間と第3期間と第2期間とがこの順に現れ、
前記第1期間において、前記画素アレイにおける第1の行の画素信号読み出しが行われ、
前記第2期間において、前記画素アレイにおける第2の行の画素信号読み出しが行われ、
前記第1期間および前記第2期間は、高感度露光期間であり、
前記第3期間は、低感度露光期間である、
撮像装置を提供する。
本開示の第1態様に係る撮像装置は、
画素アレイを備えた撮像装置であって、
第1フレームにおいて、第1期間と第3期間と第2期間とがこの順に現れ、
前記第1期間において、前記画素アレイにおける第1の行の画素信号読み出しが行われ、
前記第2期間において、前記画素アレイにおける第2の行の画素信号読み出しが行われ、
前記第1期間および前記第2期間は、高感度露光期間であり、
前記第3期間は、低感度露光期間である。
画素アレイを備えた撮像装置を用いた撮像方法であって、
第1フレームにおいて、第1期間と第3期間と第2期間とがこの順に現れ、
前記第1期間において、前記画素アレイにおける第1の行の画素信号読み出しを行い、
前記第2期間において、前記画素アレイにおける第2の行の画素信号読み出しを行い、
前記第1期間および前記第2期間は、高感度露光期間であり、
前記第3期間は、低感度露光期間である。
信号線と、
それぞれが入射光の量に応じた画素信号を生成し、前記画素信号を前記信号線に順次に出力する複数の画素と、
第1のフレーム期間において、第1電圧と前記第1電圧と異なる第2電圧とをそれぞれ2回以上交互に、前記複数の画素のそれぞれに同時に供給する電圧供給回路と、
を備え、
前記複数の画素のそれぞれは、
前記第1電圧が供給される第1期間において第1の感度で光を電気信号に変換し、前記第2電圧が供給される第2期間において前記第1の感度よりも高い第2の感度で光を電気信号に変換する光電変換部と、
前記電気信号を増幅して前記画素信号を出力する第1トランジスタと、
を含み、
前記複数の画素のそれぞれは、前記第1のフレーム期間内の前記第2期間において、前記画素信号を前記信号線に出力する。
画素アレイを備えた撮像装置であって、
前記撮像装置の制御モードは、第1フレームが生成される第1モードを備え、
前記第1モードのデューティ比の変更が、該変更の前後で第1条件、第2条件および第3条件が満たされた状態が維持されるように実行される。
ここで、前記第1フレームは、第1期間と第3期間と第2期間とがこの順に現れるフレームである。前記第1期間および前記第2期間は、高感度露光期間および低感度露光期間の一方である。前記第3期間は、前記高感度露光期間および前記低感度露光期間の他方である。前記第1条件は、前記第1期間において、前記画素アレイにおける第1の行の、画素信号読み出しが行われるという条件である。前記第2条件は、前記第2期間において、前記画素アレイにおける第2の行の、画素信号読み出しが行われるという条件である。前記第3条件は、前記第3期間において、前記画素アレイのいずれの行の画素信号読み出しも行われないという条件である。前記デューティ比は、前記第1フレームの期間に対する、該第1フレームにおける前記高感度露光期間の総期間の比率である。
画素アレイを備えた撮像装置を用いた撮像方法であって、
前記撮像装置の制御モードは、第1フレームが生成される第1モードを備え、
前記第1モードのデューティ比の変更を、該変更の前後で第1条件、第2条件および第3条件が満たされた状態が維持されるように実行する。
ここで、前記第1フレームは、第1期間と第3期間と第2期間とがこの順に現れるフレームである。前記第1期間および前記第2期間は、高感度露光期間および低感度露光期間の一方である。前記第3期間は、前記高感度露光期間および前記低感度露光期間の他方である。前記第1条件は、前記第1期間において、前記画素アレイにおける第1の行の、画素信号読み出しが行われるという条件である。前記第2条件は、前記第2期間において、前記画素アレイにおける第2の行の、画素信号読み出しが行われるという条件である。前記第3条件は、前記第3期間において、前記画素アレイのいずれの行の画素信号読み出しも行われないという条件である。前記デューティ比は、前記第1フレームの期間に対する、該第1フレームにおける前記高感度露光期間の総期間の比率である。
(撮像装置の回路構成)
図1は、実施形態1に係る撮像装置の例示的な回路構成を示す。図1に示す撮像装置100は、2次元に配列された複数の単位画素10を含む画素アレイPAを有する。図1は、単位画素10が2行2列のマトリクス状に配置された例を模式的に示している。言うまでもないが、撮像装置100における単位画素10の数および配置は、図1に示す例に限定されない。
図2は、単位画素10の例示的なデバイス構造を模式的に示す。図2に例示する構成では、上述の信号検出トランジスタ24、アドレストランジスタ26およびリセットトランジスタ28が、半導体基板20に形成されている。半導体基板20は、その全体が半導体である基板に限定されない。半導体基板20は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。ここでは、半導体基板20としてP型シリコン(Si)基板を用いる例を説明する。
図3Aおよび3Bを参照しながら、高感度露光期間および低感度露光期間を用いた画像の取得について説明する。図3Aは、実施形態1に係る撮像装置における動作の一例を示すタイミングチャートである。図3Bは、図3Aの一部を拡大した図である。図3A中のグラフ(a)は、垂直同期信号VDの立ち下がり(または立ち上がり)のタイミングを示す。グラフ(b)は、水平同期信号HDの立ち下がり(または立ち上がり)のタイミングを示す。また、グラフ(c)は、感度制御線42を介して電圧供給回路32から対向電極12に印加される電圧Vbの時間的変化の一例を示す。グラフ(d)は、画素アレイPAの各行における信号読み出し期間、高感度露光期間および低感度露光期間を模式的に示す。電圧Vbの基準は、例えば、撮像装置のグランド電位である。また、図3Aおよび3Bには示していないが、シールド電極17には感度制御線45を介して電圧供給回路35から所定の電圧Vsが印加されている。電圧Vsは、例えば0Vである。
本実施形態の別例を、図5Aおよび5Bに示す。図5Aおよび5Bの別例では、図3Aおよび3Bの例に比べ、個々の高感度露光期間が長く、個々の低感度露光期間が短い。図5Aおよび5Bの別例によれば、図3Aおよび3Bの例に比べ、高い感度を得易い。図5Aおよび5Bの別例では、個々の読み出し期間が、当該期間が含まれている高感度露光期間よりも短い。
以下、実施形態2について説明する。実施形態2においては、実施形態1と同様の内容については、説明を省略することがある。
実施形態1および2では、対向電極12の電圧Vbを変化させることによって、感度を変調させていた。しかし、対向電極12の電圧を一定に維持しつつ、シールド電極17の電圧を変化させることによって、感度を変調させることもできる。実施形態3では、シールド電極17の電圧を変化させることによって、感度を変調させる。
以下、実施形態4について説明する。実施形態4においては、実施形態1と同様の内容については、説明を省略することがある。
上述のデューティ比の変更は、低い感度の実現および高い感度の実現の両方を可能にする。また、デューティ比の変更と、上述の実施形態で説明した画質確保に有利な技術と組み合わせることができる。この組み合わせから、以下に記載する、参考実施形態1に係る技術を導くことができる。
11 画素電極
12 対向電極
13,69 光電変換部
14 信号検出回路
15 光電変換層
17 シールド電極
20 半導体基板
20t 素子分離領域
24d,24s,26s,28d,28s 不純物領域
24 信号検出トランジスタ
26 アドレストランジスタ
28 リセットトランジスタ
24g,26g,28g ゲート電極
32,35 電圧供給回路
34 リセット電圧源
36 垂直走査回路
37 カラム信号処理回路
38 水平信号読み出し回路
39 画素駆動信号生成回路
40 電源線
41 電荷蓄積部
42,45 感度制御線
44 リセット電圧線
46 アドレス制御線
47 垂直信号線
48 リセット制御線
49 水平共通信号線
50 層間絶縁層
52,54,55 プラグ
53 配線
56 配線層
61 シャッタゲートトランジスタ
62 転送トランジスタ
65 読み出し回路
81 制御信号線
82 シャッタゲート制御線
100,200 撮像装置
PA 画素アレイ
Claims (17)
- 画素アレイを備えた撮像装置であって、
第1モードのフレームにおいて、第1期間と第3期間と第2期間とがこの順に現れ、
前記第1期間において、前記画素アレイにおける第1の行の画素信号読み出しが行われ、
前記第2期間において、前記画素アレイにおける第2の行の画素信号読み出しが行われ、
前記第1期間および前記第2期間は、高感度露光期間であり、
前記第3期間は、低感度露光期間であり、
第2モードのフレームにおいて、第4期間と第6期間と第5期間とがこの順に現れ、
前記第4期間において、前記画素アレイにおける第4の行の画素信号読み出しが行われ、
前記第5期間において、前記画素アレイにおける第5の行の画素信号読み出しが行われ、
前記第4期間および前記第5期間は、低感度露光期間であり、
前記第6期間は、高感度露光期間であり、
各フレームに設定された感度の設定値に基づいて、前記第1モードと前記第2モードとが切り替えられる、
撮像装置。 - 前記第1モードのフレームにおいて、前記高感度露光期間の総期間は、前記低感度露光期間の総期間以上である、
請求項1に記載の撮像装置。 - 前記撮像装置は、半導体基板と、光電変換部と、をさらに備え、
前記光電変換部は、光電変換層と、第1電極と、第2電極と、を備え、
前記半導体基板と、前記第1電極と、前記光電変換層と、前記第2電極とは、この順に積層されている、
請求項1または請求項2に記載の撮像装置。 - 以下の特徴(i)および(ii)の少なくとも一方を有する、請求項3に記載の撮像装置。
(i)前記撮像装置は、第3電極をさらに備え、
前記半導体基板と、前記第3電極と、前記光電変換層と、前記第2電極とは、この順に積層され、
前記第3電極を、前記高感度露光期間と前記低感度露光期間とで互いに異なる電圧へと制御する。
(ii)前記第2電極を、前記高感度露光期間と前記低感度露光期間とで互いに異なる電圧へと制御する。 - 前記撮像装置は、前記高感度露光期間において、前記第2電極の電圧を第1電圧へと制御し、
前記撮像装置は、前記第1電圧として第1駆動電圧を用いる第1駆動と、前記第1電圧として第2駆動電圧を用いる第2駆動と、を行い、
前記第1駆動電圧と前記第2駆動電圧とは互いに異なる、請求項3または4に記載の撮像装置。 - 前記撮像装置は、第3電極をさらに備え、
前記半導体基板と、前記第3電極と、前記光電変換層と、前記第2電極とは、この順に積層され、
前記撮像装置は、前記高感度露光期間において、前記第3電極の電圧を第3電圧へと制御し、
前記撮像装置は、前記第3電圧として第3駆動電圧を用いる第3駆動と、前記第3電圧として第4駆動電圧を用いる第4駆動と、を行い、
前記第3駆動電圧と前記第4駆動電圧とは互いに異なる、請求項3から5のいずれか一項に記載の撮像装置。 - 前記撮像装置は、半導体基板と、光電変換部と、をさらに備え、
前記光電変換部は、前記半導体基板に埋め込まれた埋め込みフォトダイオードである、
請求項1または請求項2に記載の撮像装置。 - 前記撮像装置は、
前記埋め込みフォトダイオードをリセットする第1トランジスタと、
前記埋め込みフォトダイオードで生成された電荷を蓄積する電荷蓄積部と、
前記埋め込みフォトダイオードから前記電荷蓄積部に前記電荷を転送する第2トランジスタと、を備え、
前記高感度露光期間は、前記第1トランジスタのターンオフから前記第2トランジスタのターンオフまでの期間であり、
前記低感度露光期間は、前記第2トランジスタのターンオフから前記第1トランジスタのターンオフまでの期間である、
請求項7に記載の撮像装置。 - 画素アレイを備えた撮像装置を用いた撮像方法であって、
第1モードのフレームにおいて、第1期間と第3期間と第2期間とがこの順に現れ、
前記第1期間において、前記画素アレイにおける第1の行の画素信号読み出しを行い、
前記第2期間において、前記画素アレイにおける第2の行の画素信号読み出しを行い、
前記第1期間および前記第2期間は、高感度露光期間であり、
前記第3期間は、低感度露光期間であり、
第2モードのフレームにおいて、第4期間と第6期間と第5期間とがこの順に現れ、
前記第4期間において、前記画素アレイにおける第4の行の画素信号読み出しを行い、
前記第5期間において、前記画素アレイにおける第5の行の画素信号読み出しを行い、
前記第4期間および前記第5期間は、低感度露光期間であり、
前記第6期間は、高感度露光期間であり、
各フレームに設定された感度の設定値に基づいて、前記第1モードと前記第2モードとを切り替える、
撮像方法。 - 信号線と、
それぞれが入射光の量に応じた画素信号を生成し、前記画素信号を前記信号線に順次に出力する複数の画素と、
フレーム期間において、第1電圧と前記第1電圧と異なる第2電圧とをそれぞれ2回以上交互に、前記複数の画素のそれぞれに同時に供給する電圧供給回路と、
を備え、
前記複数の画素のそれぞれは、
前記第1電圧が供給される第1期間において第1の感度で光を電気信号に変換し、前記第2電圧が供給される第2期間において前記第1の感度よりも高い第2の感度で光を電気信号に変換する光電変換部と、
前記電気信号を増幅して前記画素信号を出力する第1トランジスタと、
を含み、
各フレームに設定された感度の設定値に基づいて、前記複数の画素のそれぞれが、前記フレーム期間内の前記第2期間において、前記画素信号を前記信号線に出力する第1モードと、前記フレーム期間内の前記第1期間において、前記画素信号を前記信号線に出力する第2モードとが切り替えられる、
撮像装置。 - 前記複数の画素のそれぞれは、前記第1モードにおける前記フレーム期間内の前記第1期間において、前記画素信号を前記信号線に出力しない、請求項10に記載の撮像装置。
- 前記複数の画素のそれぞれの前記光電変換部は、前記第1トランジスタのゲートに電気的に接続される第1電極と、前記第1電極に対向する第2電極と、前記第1電極と前記第2電極との間の光電変換層とを含み、
前記電圧供給回路は、前記複数の画素のそれぞれの前記光電変換部の前記第2電極に、前記第1電圧および前記第2電圧を交互に供給する、請求項10に記載の撮像装置。 - 前記複数の画素のそれぞれの前記光電変換部は、第1面と前記第1面の反対側の第2面とを有する光電変換層と、前記第1面上に位置する第1電極および第3電極と、前記第2面上に位置し前記第1電極および前記第3電極に対向する第2電極とを含み、
前記第1電極は、前記第1トランジスタのゲートに電気的に接続され、
前記電圧供給回路は、前記複数の画素のそれぞれの前記光電変換部の前記第3電極に、前記第1電圧および前記第2電圧を交互に供給する、請求項10に記載の撮像装置。 - 前記複数の画素のそれぞれの前記光電変換部は、フォトダイオードを含み、
前記複数の画素のそれぞれは、
ソースおよびドレインの一方が前記フォトダイオードに電気的に接続され、ソースおよびドレインの他方が前記第1トランジスタのゲートに電気的に接続される第2トランジスタと、
ソースおよびドレインの一方が前記フォトダイオードに電気的に接続され、ソースおよびドレインの他方に所定の電圧が印加される第3トランジスタと、
を含み、
前記電圧供給回路は、前記第3トランジスタのゲートに、前記第1電圧および前記第2電圧を交互に供給する、請求項10に記載の撮像装置。 - 前記電圧供給回路は、前記第2トランジスタのゲートに、第3電圧と前記第3電圧と異なる第4電圧を交互に供給する、請求項14に記載の撮像装置。
- 前記第1モードにおいて、前記フレーム期間内における前記第2期間の長さの合計は、前記フレーム期間内における前記第1期間の長さの合計以上である、請求項10から15のいずれか一に記載の撮像装置。
- 前記電圧供給回路に、前記第1電圧および前記第2電圧を供給させる第1制御回路と、
前記複数の画素のそれぞれに、前記画素信号を前記信号線に順次に出力させる、第2制御回路と、
をさらに備える、請求項10から16のいずれか一項に記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2024021039A JP2024040460A (ja) | 2018-09-14 | 2024-02-15 | 撮像装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018172881 | 2018-09-14 | ||
JP2018172881 | 2018-09-14 | ||
PCT/JP2019/033262 WO2020054373A1 (ja) | 2018-09-14 | 2019-08-26 | 撮像装置および撮像方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024021039A Division JP2024040460A (ja) | 2018-09-14 | 2024-02-15 | 撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020054373A1 JPWO2020054373A1 (ja) | 2021-08-30 |
JP7445899B2 true JP7445899B2 (ja) | 2024-03-08 |
Family
ID=69778230
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020546817A Active JP7445899B2 (ja) | 2018-09-14 | 2019-08-26 | 撮像装置および撮像方法 |
JP2024021039A Pending JP2024040460A (ja) | 2018-09-14 | 2024-02-15 | 撮像装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024021039A Pending JP2024040460A (ja) | 2018-09-14 | 2024-02-15 | 撮像装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US11863895B2 (ja) |
JP (2) | JP7445899B2 (ja) |
CN (1) | CN112075072A (ja) |
WO (1) | WO2020054373A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021199807A1 (ja) * | 2020-03-31 | 2021-10-07 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017135704A (ja) | 2016-01-22 | 2017-08-03 | パナソニックIpマネジメント株式会社 | 撮像装置 |
US20180151610A1 (en) | 2016-11-28 | 2018-05-31 | Omnivision Technologies, Inc. | Storage Gate Protection |
JP2018137738A (ja) | 2017-02-22 | 2018-08-30 | パナソニックIpマネジメント株式会社 | 撮像装置および撮像モジュール |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3793033B2 (ja) * | 2001-03-29 | 2006-07-05 | 株式会社東芝 | 赤外線センサ及びその駆動方法 |
JP4351667B2 (ja) | 2003-03-06 | 2009-10-28 | パナソニック株式会社 | 電荷検出装置の製造方法 |
JP3793205B2 (ja) | 2003-03-06 | 2006-07-05 | 松下電器産業株式会社 | 電荷検出装置および固体撮像装置 |
JP4578792B2 (ja) | 2003-09-26 | 2010-11-10 | 富士通セミコンダクター株式会社 | 固体撮像装置 |
JP4511442B2 (ja) | 2005-09-30 | 2010-07-28 | 富士フイルム株式会社 | 感度可変型撮像素子及びこれを搭載した撮像装置 |
US8009211B2 (en) * | 2007-04-03 | 2011-08-30 | Canon Kabushiki Kaisha | Image sensing apparatus and image capturing system |
JP5537905B2 (ja) * | 2009-11-10 | 2014-07-02 | 富士フイルム株式会社 | 撮像素子及び撮像装置 |
CN102298893B (zh) * | 2010-06-28 | 2014-09-17 | 京东方科技集团股份有限公司 | 一种源极驱动电路及显示设备 |
JP4993007B2 (ja) | 2010-07-26 | 2012-08-08 | 富士通セミコンダクター株式会社 | 固体撮像装置 |
JP2012105225A (ja) * | 2010-11-12 | 2012-05-31 | Sony Corp | 画像処理装置、撮像装置、および画像処理方法、並びにプログラム |
US9344647B2 (en) | 2013-07-08 | 2016-05-17 | Semiconductor Components Industries, Llc | Imaging systems with dynamic shutter operation |
JP6555512B2 (ja) * | 2014-10-23 | 2019-08-07 | パナソニックIpマネジメント株式会社 | 撮像装置および画像取得装置 |
JP6562250B2 (ja) | 2015-06-08 | 2019-08-21 | パナソニックIpマネジメント株式会社 | 撮像装置および撮像モジュール |
JP6574653B2 (ja) * | 2015-09-11 | 2019-09-11 | キヤノン株式会社 | 撮像装置及び撮像システム |
EP3840364A1 (en) * | 2015-12-03 | 2021-06-23 | Panasonic Intellectual Property Management Co., Ltd. | Image-capture device |
US9848148B1 (en) * | 2016-06-17 | 2017-12-19 | Semiconductor Components Industries, Llc | Methods and apparatus for a multiple storage pixel imaging system |
CN108021843A (zh) * | 2016-10-31 | 2018-05-11 | 深圳指瑞威科技有限公司 | 基于bcd工艺的高灵敏度指纹传感器 |
CN108389875A (zh) * | 2017-02-03 | 2018-08-10 | 松下知识产权经营株式会社 | 摄像装置 |
CN112075073A (zh) * | 2018-09-14 | 2020-12-11 | 松下知识产权经营株式会社 | 摄像装置及摄像方法 |
-
2019
- 2019-08-26 JP JP2020546817A patent/JP7445899B2/ja active Active
- 2019-08-26 WO PCT/JP2019/033262 patent/WO2020054373A1/ja active Application Filing
- 2019-08-26 CN CN201980029941.9A patent/CN112075072A/zh active Pending
-
2021
- 2021-02-25 US US17/185,821 patent/US11863895B2/en active Active
-
2023
- 2023-11-21 US US18/516,508 patent/US20240089630A1/en active Pending
-
2024
- 2024-02-15 JP JP2024021039A patent/JP2024040460A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017135704A (ja) | 2016-01-22 | 2017-08-03 | パナソニックIpマネジメント株式会社 | 撮像装置 |
US20180151610A1 (en) | 2016-11-28 | 2018-05-31 | Omnivision Technologies, Inc. | Storage Gate Protection |
JP2018137738A (ja) | 2017-02-22 | 2018-08-30 | パナソニックIpマネジメント株式会社 | 撮像装置および撮像モジュール |
Also Published As
Publication number | Publication date |
---|---|
WO2020054373A1 (ja) | 2020-03-19 |
US11863895B2 (en) | 2024-01-02 |
US20210185261A1 (en) | 2021-06-17 |
US20240089630A1 (en) | 2024-03-14 |
JPWO2020054373A1 (ja) | 2021-08-30 |
JP2024040460A (ja) | 2024-03-25 |
CN112075072A (zh) | 2020-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9819882B2 (en) | Global shutter high dynamic range sensor | |
EP3547670B1 (en) | An image pickup apparatus and a driving method for an image pickup apparatus | |
US10784304B2 (en) | Solid-state imaging apparatus, and electronic apparatus | |
JP2006311515A (ja) | 固体撮像装置 | |
US9986191B2 (en) | Image capturing apparatus and image capturing system | |
JP6351423B2 (ja) | 撮像装置及び撮像システム | |
WO2012144196A1 (ja) | 固体撮像装置 | |
US20130215300A1 (en) | Image pickup device | |
JP2024040460A (ja) | 撮像装置 | |
WO2015170533A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
JP7357297B2 (ja) | 撮像装置および撮像方法 | |
JP2006217421A (ja) | 固体撮像装置 | |
WO2014178179A1 (ja) | 固体撮像素子および撮像装置 | |
JP2008177357A (ja) | 固体撮像素子 | |
JP2011055345A (ja) | 撮像装置 | |
US20210258520A1 (en) | Imaging device | |
JP2006210680A (ja) | 固体撮像素子 | |
WO2021157261A1 (ja) | 撮像装置および画像処理方法 | |
WO2011105018A1 (ja) | 固体撮像装置及びカメラシステム | |
WO2021199807A1 (ja) | 撮像装置および撮像方法 | |
WO2023079795A1 (ja) | 撮像装置 | |
JP2021132368A (ja) | 撮像装置 | |
WO2016204225A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
JP2015076722A (ja) | 固体撮像素子および撮像装置 | |
JP2009177009A (ja) | 撮像装置及び固体撮像素子の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240215 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7445899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |