WO2021199807A1 - 撮像装置および撮像方法 - Google Patents

撮像装置および撮像方法 Download PDF

Info

Publication number
WO2021199807A1
WO2021199807A1 PCT/JP2021/007185 JP2021007185W WO2021199807A1 WO 2021199807 A1 WO2021199807 A1 WO 2021199807A1 JP 2021007185 W JP2021007185 W JP 2021007185W WO 2021199807 A1 WO2021199807 A1 WO 2021199807A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
period
photoelectric conversion
time point
sensitivity
Prior art date
Application number
PCT/JP2021/007185
Other languages
English (en)
French (fr)
Inventor
康夫 三宅
健富 徳原
嘉晃 佐藤
雄介 岡田
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2022511664A priority Critical patent/JPWO2021199807A1/ja
Publication of WO2021199807A1 publication Critical patent/WO2021199807A1/ja
Priority to US17/930,598 priority patent/US20230007195A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/745—Detection of flicker frequency or suppression of flicker wherein the flicker is caused by illumination, e.g. due to fluorescent tube illumination or pulsed LED illumination
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors

Definitions

  • the present disclosure relates to an imaging device and an imaging method.
  • the brightness value of the image output from the imaging device has been adjusted.
  • the brightness value is adjusted according to, for example, the illuminance of the subject.
  • the brightness value can be adjusted, for example, by adjusting the amount of incident light of the image sensor.
  • the amount of incident light can be adjusted, for example, by adjusting the aperture of the lens, adjusting the exposure time with a shutter, dimming with an ND (Neutral Density) filter, and the like.
  • the brightness value can be adjusted by adjusting the sensitivity of the image sensor itself.
  • the sensitivity of the image sensor is adjusted, the amount of positive or negative charge read from the image sensor is adjusted.
  • the amount of charge is adjusted, the brightness value of the output image is adjusted.
  • Patent Documents 1 and 2 describe an image sensor whose sensitivity can be adjusted.
  • a voltage is applied to the photoelectric conversion layer.
  • the sensitivity of the image sensor is adjusted by controlling the time width of this voltage application.
  • a photoelectric conversion unit whose sensitivity changes depending on the magnitude of the applied voltage and a first voltage and a second voltage different from the first voltage are alternately applied to the photoelectric conversion unit.
  • a voltage supply circuit for supplying is provided, and in the first frame period, the first voltage is switched to the second voltage, and then the first voltage is switched to the second voltage after the first time.
  • the length of the first period up to the second time point is different from the length of the second time period from the second time point to the third time point in which the first voltage is switched to the second voltage after the second time point.
  • a photoelectric conversion unit whose sensitivity changes depending on the magnitude of the applied voltage and a first voltage and a second voltage different from the first voltage are alternately applied to the photoelectric conversion unit.
  • the voltage supply circuit includes a voltage supply circuit for supplying the voltage, and the voltage supply circuit periodically supplies the first voltage and the second voltage in the first frame period and the second frame period different from the first frame period, respectively.
  • the period of voltage change in the first frame period is different from the period of voltage change in the second frame period.
  • the imaging method according to the first aspect of the present disclosure is an imaging method using a photoelectric conversion unit whose sensitivity changes depending on the magnitude of the applied voltage, and includes a first voltage and a second voltage different from the first voltage.
  • a photoelectric conversion unit whose sensitivity changes depending on the magnitude of the applied voltage, and includes a first voltage and a second voltage different from the first voltage.
  • the first time point is followed by the first voltage to the second voltage.
  • the length of the first period up to the second time point of switching is different from the length of the second period from the second time point to the third time point of switching from the first voltage to the second voltage after the second time point. ..
  • the imaging method according to the second aspect of the present disclosure is an imaging method using a photoelectric conversion unit whose sensitivity changes depending on the magnitude of the applied voltage, and is different from the first frame period and the first frame period.
  • the first voltage and the second voltage are periodically supplied to the photoelectric conversion unit, and the voltage change cycle in the first frame period is the voltage change cycle in the second frame period. different.
  • the imaging device and imaging method of the present disclosure it is possible to obtain an image in which the occurrence of flicker is reduced even under a light source blinking at a specific frequency.
  • FIG. 1 shows an exemplary circuit configuration of an imaging device according to an embodiment.
  • FIG. 2 schematically shows an exemplary device structure of a unit pixel included in the image pickup apparatus according to the embodiment.
  • FIG. 3A is a timing chart showing an example of the operation of the image pickup apparatus according to the embodiment.
  • FIG. 3B is an enlarged view of a part of FIG. 3A.
  • FIG. 4 shows an example of a control signal timing chart during the signal readout period of the image pickup apparatus according to the embodiment.
  • FIG. 5 is a timing chart showing an exposure control example by the imaging device according to the reference example.
  • FIG. 6 is a timing chart showing an example of first exposure control by the imaging device according to the embodiment.
  • FIG. 7 is a detailed timing chart showing an example of first exposure control by the imaging apparatus according to the embodiment.
  • FIG. 8 is a detailed timing chart showing an example of the second exposure control by the image pickup apparatus according to the embodiment.
  • FIG. 9 is a detailed timing chart showing a third exposure control example by the imaging device according to the embodiment.
  • FIG. 10 is a detailed timing chart showing a fourth exposure control example by the imaging device according to the embodiment.
  • FIG. 11 is a detailed timing chart showing a fifth exposure control example by the imaging device according to the embodiment.
  • FIG. 12 is a detailed timing chart showing a sixth exposure control example by the imaging device according to the embodiment.
  • the image pickup apparatus includes a photoelectric conversion unit whose sensitivity changes depending on the magnitude of the applied voltage, and a voltage supply circuit that supplies a first voltage and a second voltage different from the first voltage.
  • the voltage supply circuit alternately supplies the first voltage and the second voltage to the photoelectric conversion unit within the first frame period, so that the first low-sensitivity exposure period and the first high-sensitivity exposure period are provided.
  • the second low-sensitivity exposure period and the second high-sensitivity exposure period are continuously formed in this order, and the total length of the first low-sensitivity exposure period and the first high-sensitivity exposure period is the second. It differs from the total length of the low-sensitivity exposure period and the second high-sensitivity exposure period.
  • the total length of the continuous low-sensitivity exposure period and the high-sensitivity exposure period, that is, the exposure cycle fluctuates in one frame period, so that the occurrence of flicker is reduced even under a light source blinking at a specific frequency. You can get the image.
  • the imaging device includes a photoelectric conversion unit whose sensitivity changes depending on the magnitude of the applied voltage, and a voltage supply circuit that supplies a first voltage and a second voltage different from the first voltage.
  • the voltage supply circuit alternately supplies the first voltage and the second voltage to the photoelectric conversion unit within the first frame period, whereby the first low-sensitivity exposure period and the first high-sensitivity exposure period are provided.
  • the first voltage and the second voltage are alternately supplied to the photoelectric conversion unit in a second frame period different from the first frame period, whereby a second low-sensitivity exposure period is provided.
  • the second high-sensitivity exposure period are continuously formed in this order, and the total length of the first low-sensitivity exposure period and the first high-sensitivity exposure period is the second low-sensitivity exposure period and the second high-sensitivity exposure period. Different from the total length with the high sensitivity exposure period.
  • the total length of the continuous low-sensitivity exposure period and the high-sensitivity exposure period fluctuates in different frame periods, so that the occurrence of flicker is reduced even under a light source blinking at a specific frequency. You can get the image.
  • the length of the first low-sensitivity exposure period is different from the length of the second low-sensitivity exposure period.
  • the exposure cycle varies with the low-sensitivity exposure period.
  • the length of the first high-sensitivity exposure period is different from the length of the second high-sensitivity exposure period.
  • the exposure cycle varies with the high-sensitivity exposure period.
  • the imaging device further includes a signal detection transistor including a gate connected to the photoelectric conversion unit, and the signal detection transistor is supplied with the first voltage to the photoelectric conversion unit. A signal corresponding to the potential of the gate is output during the period. As a result, the signal is read out during the low-sensitivity exposure period.
  • the imaging device further includes a signal detection transistor including a gate connected to the photoelectric conversion unit, and the signal detection transistor is supplied with the second voltage to the photoelectric conversion unit. A signal corresponding to the potential of the gate is output during the period. As a result, the signal is read out during the high-sensitivity exposure period.
  • the photoelectric conversion unit is one of a plurality of photoelectric conversion units arranged in a matrix, and the plurality of signal detection transistors corresponding to the plurality of photoelectric conversion units are The signals corresponding to the plurality of rows are sequentially output in line units in each of the periods, and the plurality of signal detection transistors periodically output the signals corresponding to the plurality of rows. As a result, reading signals from the photoelectric conversion unit having a fixed number of rows is repeated at regular intervals.
  • the photoelectric conversion unit includes a first electrode, a second electrode, and a photoelectric conversion layer sandwiched between the first electrode and the second electrode.
  • the voltage supply circuit alternately supplies the first voltage and the second voltage to the first electrode of the photoelectric conversion unit.
  • the imaging method according to the first aspect of the present disclosure is an imaging method using a photoelectric conversion unit whose sensitivity changes depending on the magnitude of the applied voltage, and the first voltage and the first voltage within the first frame period.
  • the first low-sensitivity exposure period, the first high-sensitivity exposure period, the second low-sensitivity exposure period, and the second high-sensitivity exposure period are arranged in this order. It is formed continuously, and the total length of the first low-sensitivity exposure period and the first high-sensitivity exposure period is different from the total length of the second low-sensitivity exposure period and the second high-sensitivity exposure period.
  • the total length of the continuous low-sensitivity exposure period and the high-sensitivity exposure period, that is, the exposure cycle fluctuates in one frame period, so that the occurrence of flicker is reduced even under a light source blinking at a specific frequency. You can get the image.
  • the imaging method according to the second aspect of the present disclosure is an imaging method using a photoelectric conversion unit whose sensitivity changes depending on the magnitude of the applied voltage, and the first voltage and the first voltage within the first frame period.
  • the second low-sensitivity exposure period and the second high-sensitivity exposure period are continuously formed in this order, and the first The total length of the 1 low-sensitivity exposure period and the 1st high-sensitivity exposure period is different from the total length of the 2nd low-sensitivity exposure period and the 2nd high-sensitivity exposure period.
  • the total length of the continuous low-sensitivity exposure period and the high-sensitivity exposure period fluctuates in different frame periods, so that the occurrence of flicker is reduced even under a light source blinking at a specific frequency. You can get the image.
  • the high-sensitivity exposure period refers to a period in which higher sensitivity can be obtained as compared with the low-sensitivity exposure period.
  • the low-sensitivity exposure period refers to a period in which lower sensitivity can be obtained as compared with the high-sensitivity exposure period.
  • low sensitivity is a concept including the appearance that the sensitivity is zero.
  • the low-sensitivity exposure period is a concept included in the period when the sensitivity is zero.
  • ordinal numbers such as first, second, third ... may be used. If an element has an ordinal number, it is not essential that a younger element of the same type exists.
  • FIG. 1 shows an exemplary circuit configuration of the image pickup apparatus 100 according to the embodiment.
  • the image pickup apparatus 100 shown in FIG. 1 has a pixel array PA including a plurality of unit pixels 10 arranged in two dimensions.
  • FIG. 1 schematically shows an example in which unit pixels 10 are arranged in a matrix of 2 rows and 2 columns. Needless to say, the number and arrangement of the unit pixels 10 in the image pickup apparatus 100 are not limited to the example shown in FIG.
  • Each unit pixel 10 has a photoelectric conversion unit 13 and a signal detection circuit 14.
  • the photoelectric conversion unit 13 has a photoelectric conversion layer sandwiched between two electrodes facing each other, and receives incident light to generate a signal.
  • the entire photoelectric conversion unit 13 does not have to be an independent element for each unit pixel 10, and for example, a part of the photoelectric conversion unit 13 may span a plurality of unit pixels 10.
  • the signal detection circuit 14 is a circuit that detects a signal generated by the photoelectric conversion unit 13.
  • the signal detection circuit 14 includes a signal detection transistor 24 and an address transistor 26.
  • the signal detection transistor 24 and the address transistor 26 are typically field effect transistors (FETs), and here, N-channel MOS is exemplified as the signal detection transistor 24 and the address transistor 26.
  • the control terminal (here, the gate) of the signal detection transistor 24 has an electrical connection with the photoelectric conversion unit 13.
  • the signal charge (holes or electrons) generated by the photoelectric conversion unit 13 is stored in the charge storage unit 41.
  • the charge storage unit 41 extends to a region including a region between the gate of the signal detection transistor 24 and the photoelectric conversion unit 13.
  • the charge storage unit 41 is a portion including a so-called floating diffusion. Details of the structure of the photoelectric conversion unit 13 will be described later.
  • the image pickup device 100 includes a drive unit that drives the pixel array PA and acquires images at a plurality of timings.
  • the drive unit includes a voltage supply circuit 32, a voltage supply circuit 35, a reset voltage source 34, a vertical scanning circuit 36, a column signal processing circuit 37, a horizontal signal readout circuit 38, and a pixel drive signal generation circuit 39.
  • the photoelectric conversion unit 13 of each unit pixel 10 further has a connection with the sensitivity control line 42.
  • the sensitivity control line 42 is connected to the voltage supply circuit 32.
  • the voltage supply circuit 32 supplies different voltages to the counter electrode 12 (see FIG. 2) during the high-sensitivity exposure period and the low-sensitivity exposure period. Further, different voltages may be supplied to the counter electrode 12 (see FIG. 2) between the frames.
  • the photoelectric conversion unit 13 has a pixel electrode 11 and a photoelectric conversion layer 15 in addition to the counter electrode 12.
  • the shield electrode 17 has a connection with the sensitivity control line 45.
  • the sensitivity control line 45 is connected to the voltage supply circuit 35.
  • the voltage supply circuit 35 supplies the shield voltage to the shield electrode 17.
  • the shield electrode 17 and the pixel electrode 11 are electrically separated.
  • the shield electrode 17 and the pixel electrode 11 are separated from each other.
  • the shield electrode 17 and the pixel electrode 11 are in contact with one surface of the photoelectric conversion layer 15, and the counter electrode 12 is in contact with the other surface of the photoelectric conversion layer 15.
  • the shield voltage at the shield electrode 17 can be used to suppress crosstalk between the unit pixels 10. For example, this crosstalk suppression is realized by applying a shield voltage lower than the reset voltage Vr applied to the pixel electrode 11 to the shield electrode 17.
  • the shield voltage applied to the shield electrode 17 may be a negative voltage.
  • the shield electrode 17 may surround the pixel electrode 11. More specifically, the shield electrode 17 is provided with a plurality of through holes, and one pixel electrode 11 may be accommodated in each through hole.
  • the shield electrode 17 may be a single connected electrode, or may be composed of a plurality of electrodes separated from each other.
  • the sensitivity control line 45 and the voltage supply circuit 35 may be omitted, and the shield electrode 17 may be connected to the ground of the image pickup apparatus 100. Even in this way, crosstalk can be suppressed. Further, the shield electrode 17, the sensitivity control line 45, and the voltage supply circuit 35 may be omitted.
  • the charge storage unit 41 with relatively high sensitivity In the "high-sensitivity exposure period", one of the positive and negative charges (signal charge) generated by photoelectric conversion is accumulated in the charge storage unit 41 with relatively high sensitivity. That is, in the "high-sensitivity exposure period", light is converted into an electric signal with relatively high sensitivity. Further, in the "low-sensitivity exposure period”, one of the positive and negative charges (signal charge) generated by the photoelectric conversion is accumulated in the charge storage unit 41 with relatively low sensitivity. That is, in the "low sensitivity exposure period”, light is converted into an electric signal with relatively low sensitivity.
  • the low sensitivity includes the case where the sensitivity is 0.
  • the voltage supply circuit 32 and the voltage supply circuit 35 are not limited to a specific power supply circuit, and may be a circuit that generates a predetermined voltage, or a circuit that converts a voltage supplied from another power supply into a predetermined voltage. It may be.
  • Each unit pixel 10 has a connection with a power supply line 40 that supplies a power supply voltage VDD. As shown in the figure, an input terminal (typically a drain) of the signal detection transistor 24 is connected to the power supply line 40. When the power supply line 40 functions as a source follower power supply, the signal detection transistor 24 amplifies and outputs the signal generated by the photoelectric conversion unit 13.
  • the input terminal (drain here) of the address transistor 26 is connected to the output terminal (source here) of the signal detection transistor 24.
  • the output terminal (source in this case) of the address transistor 26 is connected to one of a plurality of vertical signal lines 47 arranged for each row of the pixel array PA.
  • the control terminal (here, the gate) of the address transistor 26 is connected to the address control line 46, and by controlling the potential of the address control line 46, the output of the signal detection transistor 24 is connected to the corresponding vertical signal line 47. It can be read selectively.
  • the address control line 46 is connected to the vertical scanning circuit 36.
  • the vertical scanning circuit 36 is also referred to as a "row scanning circuit".
  • the vertical scanning circuit 36 selects a plurality of unit pixels 10 arranged in each row in units of rows by applying a predetermined voltage to the address control line 46. As a result, the signal is read and reset for the selected unit pixel 10.
  • a pixel drive signal generation circuit 39 is connected to the vertical scanning circuit 36.
  • the pixel drive signal generation circuit 39 generates a signal that drives the unit pixels 10 arranged in each row of the pixel array PA.
  • the generated pixel drive signal is supplied to the unit pixel 10 of the row selected by the vertical scanning circuit 36.
  • the vertical signal line 47 is a main signal line that transmits a pixel signal from the pixel array PA to peripheral circuits.
  • a column signal processing circuit (also referred to as a “row signal storage circuit”) 37 is connected to the vertical signal line 47.
  • the column signal processing circuit 37 performs noise suppression signal processing represented by correlated double sampling, analog-to-digital conversion (AD conversion), and the like. As shown, the column signal processing circuit 37 is provided corresponding to each row of the unit pixels 10 in the pixel array PA.
  • a horizontal signal reading circuit 38 is connected to these column signal processing circuits 37.
  • the horizontal signal readout circuit 38 is also referred to as a "column scanning circuit". The horizontal signal reading circuit 38 sequentially reads signals from the plurality of column signal processing circuits 37 to the horizontal common signal line 49.
  • the unit pixel 10 has a reset transistor 28.
  • the reset transistor 28 can be, for example, a field effect transistor similar to the signal detection transistor 24 and the address transistor 26.
  • an N-channel MOS is applied as the reset transistor 28 will be described.
  • the reset transistor 28 is connected between the reset voltage line 44 that supplies the reset voltage Vr and the charge storage unit 41.
  • the control terminal (here, the gate) of the reset transistor 28 is connected to the reset control line 48, and the potential of the charge storage unit 41 can be reset to the reset voltage Vr by controlling the potential of the reset control line 48. can.
  • the reset control line 48 is connected to the vertical scanning circuit 36. Therefore, by applying a predetermined voltage to the reset control line 48, the vertical scanning circuit 36 can reset the plurality of unit pixels 10 arranged in each row in row units.
  • the reset voltage line 44 that supplies the reset voltage Vr to the reset transistor 28 is connected to the reset voltage source 34.
  • the reset voltage source 34 may have a configuration capable of supplying a predetermined reset voltage Vr to the reset voltage line 44 during the operation of the image pickup apparatus 100, and may be supplied to a specific power supply circuit in the same manner as the voltage supply circuit 32 described above. Not limited.
  • Each of the voltage supply circuit 32, the voltage supply circuit 35 and the reset voltage source 34 may be a part of a single voltage supply circuit or may be an independent and separate voltage supply circuit. At least one of the voltage supply circuit 32, the voltage supply circuit 35, and the reset voltage source 34 may be a part of the vertical scanning circuit 36.
  • the sensitivity control voltage from the voltage supply circuit 32, the sensitivity control voltage from the voltage supply circuit 35, and / or the reset voltage Vr from the reset voltage source 34 are supplied to each unit pixel 10 via the vertical scanning circuit 36. May be good.
  • the power supply voltage VDD of the signal detection circuit 14 is also possible to use the power supply voltage Vr.
  • the voltage supply circuit (not shown in FIG. 1) that supplies the power supply voltage to each unit pixel 10 and the reset voltage source 34 can be shared.
  • the power supply line 40 and the reset voltage line 44 can be shared, the wiring in the pixel array PA can be simplified.
  • the reset voltage Vr is set to a voltage different from the power supply voltage VDD of the signal detection circuit 14, more flexible control of the image pickup apparatus 100 is possible.
  • FIG. 2 schematically shows an exemplary device structure of a unit pixel 10 included in the image pickup apparatus 100 according to the embodiment.
  • the above-mentioned signal detection transistor 24, address transistor 26, and reset transistor 28 are formed on the semiconductor substrate 20.
  • the semiconductor substrate 20 is not limited to a substrate whose entire structure is a semiconductor.
  • the semiconductor substrate 20 may be an insulating substrate or the like in which a semiconductor layer is provided on the surface on the side where the photosensitive region is formed.
  • a P-type silicon (Si) substrate is used as the semiconductor substrate 20 will be described.
  • the semiconductor substrate 20 has an impurity region (here, an N-type region) 26s, 24s, 24d, 28d and 28s, and an element separation region 20t for electrical separation between the unit pixels 10.
  • the element separation region 20t is also provided between the impurity region 24d and the impurity region 28d.
  • the device separation region 20t is formed by, for example, performing ion implantation of an acceptor under predetermined implantation conditions.
  • the impurity regions 26s, 24s, 24d, 28d and 28s are typically diffusion layers formed in the semiconductor substrate 20.
  • the signal detection transistor 24 includes an impurity region 24s, an impurity region 24d, and a gate electrode 24g (typically a polysilicon electrode).
  • the impurity region 24s functions as, for example, a source region of the signal detection transistor 24.
  • the impurity region 24d functions as, for example, a drain region of the signal detection transistor 24.
  • a channel region of the signal detection transistor 24 is formed between the impurity region 24s and the impurity region 24d.
  • the address transistor 26 includes an impurity region 26s and an impurity region 24s, and a gate electrode 26g (typically a polysilicon electrode) connected to the address control line 46 (see FIG. 1).
  • the signal detection transistor 24 and the address transistor 26 are electrically connected to each other by sharing an impurity region 24s.
  • the impurity region 26s functions as, for example, a source region of the address transistor 26.
  • the impurity region 26s has a connection with a vertical signal line 47 (see FIG. 1) not shown in FIG.
  • the reset transistor 28 includes impurity regions 28d and 28s and a gate electrode 28g (typically a polysilicon electrode) connected to a reset control line 48 (see FIG. 1).
  • the impurity region 28s functions as, for example, a source region of the reset transistor 28.
  • the impurity region 28s has a connection with a reset voltage line 44 (see FIG. 1), which is not shown in FIG.
  • An interlayer insulating layer 50 (typically a silicon dioxide layer) is arranged on the semiconductor substrate 20 so as to cover the signal detection transistor 24, the address transistor 26, and the reset transistor 28.
  • the wiring layer 56 may be arranged in the interlayer insulating layer 50.
  • the wiring layer 56 is typically made of a metal such as copper and may include, for example, wiring such as the vertical signal line 47 described above.
  • the number of layers of the insulating layer in the interlayer insulating layer 50 and the number of layers included in the wiring layer 56 arranged in the interlayer insulating layer 50 can be arbitrarily set and are not limited to the example shown in FIG.
  • the above-mentioned photoelectric conversion unit 13 is arranged on the interlayer insulating layer 50.
  • a plurality of unit pixels 10 constituting the pixel array PA are formed on the semiconductor substrate 20.
  • a plurality of unit pixels 10 arranged two-dimensionally on the semiconductor substrate 20 form a photosensitive region (pixel region).
  • the distance (pixel pitch) between two adjacent unit pixels 10 can be, for example, about 2 ⁇ m.
  • the image pickup apparatus 100 according to the present embodiment is a stacked image sensor in which the photoelectric conversion unit 13 is arranged above the signal detection circuit 14 formed on the semiconductor substrate 20.
  • the photoelectric conversion unit 13 includes a pixel electrode 11 which is an example of the second electrode, a counter electrode 12 which is an example of the first electrode, and a photoelectric conversion layer 15 arranged between them.
  • the counter electrode 12 and the photoelectric conversion layer 15 are formed so as to span a plurality of unit pixels 10.
  • the pixel electrode 11 is provided for each unit pixel 10, and is electrically separated from the pixel electrode 11 of the other unit pixel 10 by being spatially separated from the pixel electrode 11 of the other adjacent unit pixel 10. It is separated into.
  • the counter electrode 12 is typically a transparent electrode formed of a transparent conductive material.
  • the counter electrode 12 is arranged on the side of the photoelectric conversion layer 15 on which light is incident. Therefore, the light transmitted through the counter electrode 12 is incident on the photoelectric conversion layer 15.
  • the light detected by the image pickup apparatus 100 is not limited to the light within the wavelength range of visible light.
  • the wavelength range of visible light is, for example, 380 nm or more and 780 nm or less.
  • Transparent as used herein means transmitting at least a part of light in the wavelength range to be detected, and it is not essential to transmit light over the entire wavelength range of visible light. In the present specification, electromagnetic waves in general, including infrared rays and ultraviolet rays, are referred to as "light" for convenience.
  • a transparent conductive oxide Transient Conducting Oxide (TCO)
  • ITO ITO
  • IZO IZO
  • AZO Zinc Oxide
  • FTO Tin Oxide
  • SnO 2 Tin Oxide
  • the photoelectric conversion layer 15 receives the incident light to generate a hole-electron pair.
  • the photoelectric conversion layer 15 is typically formed of an organic semiconductor material. Specific examples of the materials constituting the photoelectric conversion layer 15 will be described later.
  • the photoelectric conversion layer 15 typically has the shape of a film.
  • the counter electrode 12 has a connection with a sensitivity control line 42 connected to the voltage supply circuit 32.
  • the counter electrode 12 may be formed across a plurality of unit pixels 10. In this way, it is possible to collectively apply a sensitivity control voltage of a desired magnitude from the voltage supply circuit 32 between the plurality of unit pixels 10 via the sensitivity control line 42.
  • the counter electrode 12 can also be configured so that the sensitivity control voltage is collectively applied to each row of the pixel array PA. If a sensitivity control voltage of a desired magnitude can be applied from the voltage supply circuit 32, the counter electrode 12 may be provided separately for each unit pixel 10. Similarly, the photoelectric conversion layer 15 may be provided separately for each unit pixel 10.
  • one of the holes and electrons among the hole-electron pairs generated in the photoelectric conversion layer 15 by the photoelectric conversion is transferred by the pixel electrode 11. Can be collected.
  • holes can be selectively collected by the pixel electrodes 11 by making the potential of the counter electrode 12 higher than that of the pixel electrodes 11. Further, the amount of signal charge collected per unit time changes according to the potential difference between the pixel electrode 11 and the counter electrode 12. In the following, a case where holes are used as signal charges will be illustrated. Of course, it is also possible to use electrons as signal charges.
  • the pixel electrode 11 facing the counter electrode 12 has one of the positive and negative charges generated by the photoelectric conversion in the photoelectric conversion layer 15 by applying an appropriate bias voltage between the counter electrode 12 and the pixel electrode 11. Collect one.
  • the pixel electrode 11 is formed of a metal such as aluminum or copper, a metal nitride, or polysilicon that has been imparted with conductivity by doping with impurities.
  • the pixel electrode 11 may be a light-shielding electrode.
  • a TaN electrode having a thickness of 100 nm as the pixel electrode 11 sufficient light-shielding property can be realized.
  • the transistor referred to here is, for example, at least one of a signal detection transistor 24, an address transistor 26, and a reset transistor 28.
  • a light-shielding film may be formed in the interlayer insulating layer 50 by using the wiring layer 56 described above.
  • the suppression of the incident light on the semiconductor substrate 20 contributes to the improvement of the reliability of the image pickup apparatus 100.
  • the pixel electrode 11 is connected to the gate electrode 24g of the signal detection transistor 24 via the plug 52, the wiring 53, and the plug 54.
  • the gate of the signal detection transistor 24 has an electrical connection with the pixel electrode 11.
  • the plug 52 and the wiring 53 can be made of a metal such as copper.
  • the plug 52, the wiring 53, and the plug 54 form at least a part of the charge storage unit 41 (see FIG. 1) between the signal detection transistor 24 and the photoelectric conversion unit 13.
  • the wiring 53 can be part of the wiring layer 56.
  • the pixel electrode 11 is also connected to the impurity region 28d via the plug 52, the wiring 53, and the plug 55. In the configuration illustrated in FIG.
  • the gate electrode 24g of the signal detection transistor 24, the plug 52, the wiring 53, the plugs 54 and 55, and the impurity region 28d, which is one of the source region and the drain region of the reset transistor 28, are pixel electrodes. It functions as a charge storage unit 41 that stores the signal charge collected by 11.
  • a voltage corresponding to the amount of the signal charge accumulated in the charge storage unit 41 is applied to the gate of the signal detection transistor 24.
  • the signal detection transistor 24 amplifies this voltage.
  • the voltage amplified by the signal detection transistor 24 is selectively read out as a signal voltage via the address transistor 26.
  • FIG. 3A is a timing chart showing an example of the operation of the image pickup apparatus 100 according to the embodiment.
  • FIG. 3B is an enlarged view of a part of FIG. 3A.
  • the chart (a) in FIG. 3A shows the timing of the falling (or rising) of the vertical synchronization signal VD.
  • the chart (b) shows the timing of the falling (or rising) of the horizontal synchronization signal HD.
  • the chart (c) shows an example of a time change of the voltage Vb applied from the voltage supply circuit 32 to the counter electrode 12 via the sensitivity control line 42.
  • Chart (d) schematically shows a high-sensitivity exposure period and a low-sensitivity exposure period. Further, the chart (d) schematically shows the signal read-out period in each row of the pixel array PA.
  • the reference of the voltage Vb is, for example, the ground potential of the image pickup apparatus.
  • a predetermined voltage Vs is applied to the shield electrode 17 from the voltage supply circuit 35 via the sensitivity control line 45.
  • the voltage Vs is, for example, 0V.
  • the white rectangle in the upper half of the bar in each row schematically represents the high-sensitivity exposure period.
  • the shaded area in the upper half of the bar in each row schematically represents the low-sensitivity exposure period.
  • the halftone dot rectangle in the lower half of the bar in each row schematically represents the signal read period in each row.
  • the charge storage unit 41 of each unit pixel 10 in the pixel array PA is reset, and the pixel signal stored after the reset is read out.
  • the pixel signal is read out and the charge storage unit 41 for charge storage in the next one frame period is reset in one read-out period. For example, as shown in FIG. 3A, reading of a plurality of pixel signals belonging to the R0 row is started based on the vertical synchronization signal VD. The time t0 is one of the start times.
  • FIG. 4 shows an example of a control signal timing chart in the signal readout period of the image pickup apparatus 100 according to the embodiment.
  • “Vsel” in the chart (a) represents the potential of the address control line 46.
  • the potential Vsel can vary between the Low level VL1 and the High level VH1.
  • “Vrc” in the chart (b) represents the potential of the reset control line 48.
  • the potential Vrc can vary between the Low level VL2 and the High level VH2.
  • “VFD” in the chart (c) represents the potential of the charge storage unit 41.
  • the potential VFD when the signal charge generated during the exposure period is stored in the charge storage unit 41 is read out as a pixel signal Vpsig.
  • the potential VFD immediately after the charge storage unit 41 is reset is read out as a reset signal Vrsig.
  • the signal read period starts at time t0 shown in FIGS. 3A and 3B.
  • the potential Vsel of the address control line 46 of the R0 line is switched from the Low level to the High level based on the vertical synchronization signal VD.
  • the address transistor 26 whose gate is connected to the address control line 46 is switched from OFF to ON.
  • the potential VFD of the charge storage unit 41 is output to the vertical signal line 47.
  • the pixel signal Vpsig is output to the vertical signal line 47.
  • This pixel signal Vpsig is a signal corresponding to the amount of charge accumulated in the charge storage unit 41 after the time when it was reset before.
  • the pixel signal Vpsig is transmitted to the column signal processing circuit 37.
  • the column signal processing circuit 37 may perform AD conversion of the pixel signal Vpsig between reading and resetting the pixel signal Vpsig.
  • the pixel belonging to the R0th row is reset by the following procedure.
  • the potential Vrc of the reset control line 48 on the R0 line switches from the Low level to the High level.
  • the reset transistor 28 whose gate is connected to the reset control line 48 is switched from OFF to ON.
  • the charge storage unit 41 and the reset voltage line 44 are connected, and the reset voltage Vr is supplied to the charge storage unit 41.
  • the potential of the charge storage unit 41 is reset to the reset voltage Vr.
  • the reset voltage Vr is, for example, 0V.
  • the potential Vrc of the reset control line 48 switches from the High level to the Low level.
  • the reset transistor 28 is switched from ON to OFF.
  • the reset signal Vrsig is read from the unit pixel 10 on the R0 line via the vertical signal line 47.
  • the reset signal Vrsig is a signal corresponding to the magnitude of the reset voltage Vr.
  • the reset signal Vrsig is transmitted to the column signal processing circuit 37.
  • the potential Vsel of the address control line 46 switches from the High level to the Low level. As a result, the address transistor 26 is switched from ON to OFF.
  • the read pixel signal Vpsig and the reset signal Vrisig are transmitted to the column signal processing circuit 37, respectively.
  • the column signal processing circuit 37 fixed pattern noise can be removed by taking the difference between these signals.
  • the reset signal Vrsig corresponds to the noise component, and the noise is removed by subtracting the noise component from the pixel signal Vpsig.
  • the signal reading and reset of the pixels belonging to each line from the R0th line to the R7th line are sequentially executed line by line in accordance with the horizontal synchronization signal HD.
  • the pulse interval of the horizontal synchronization signal HD in other words, the period from the selection of a certain line to the selection of the next line may be referred to as a “1H period”.
  • the period H0 from the time t0 to the time t1 corresponds to the 1H period.
  • the period H1 from the time t1 to the time t2 also corresponds to the 1H period.
  • the period H2 from the time t2 to the time t3 also corresponds to the 1H period.
  • the period H3 from the time t3 to the time t4 also corresponds to the 1H period.
  • the period H4 from the time t4 to the time t5 also corresponds to the 1H period.
  • the period H5 from the time t5 to the time t6 also corresponds to the 1H period.
  • the period H6 from the time t6 to the time t7 also corresponds to the 1H period.
  • the period H7 from the time t7 to the time t8 also corresponds to the 1H period.
  • the signal of the pixel belonging to the R0 row is read out.
  • the signal of the pixel belonging to the R1 row is read out.
  • the signal of the pixel belonging to the second row R2 is read out.
  • the signal of the pixel belonging to the third row R3 is read out.
  • the signal of the pixel belonging to the R4th row is read out.
  • the signal of the pixel belonging to the R5th row is read out.
  • the signal of the pixel belonging to the R6th row is read out.
  • the signal of the pixel belonging to the R7th row is read out.
  • the signal of the pixel belonging to the R7th row is read out. In the example of FIG.
  • the pixels belonging to each row are read out during the high-sensitivity exposure period.
  • the signal of one row of pixels is read out in each high-sensitivity exposure period.
  • the signals of the pixels in a plurality of rows may be read out in order in each high-sensitivity exposure period.
  • the signals of the pixels of a plurality of rows are sequentially read out in each low-sensitivity exposure period or each high-sensitivity exposure period.
  • the length of each 1H period included in the first frame is the same. However, these lengths may differ from each other.
  • scanning for eight lines from the R0 line to the R7 line is performed based on the vertical synchronization signal VD.
  • scanning refers to reading signals from pixels belonging to each row.
  • the voltage V1 is applied to the counter electrode 12 by the voltage supply circuit 32 during the signal reading of the pixels belonging to the period H0, the period H1, the period H2, the period H3, the period H4, the period H5, the period H6 and the period H7.
  • the voltage Vb applied from the voltage supply circuit 32 to the counter electrode 12 is switched from the voltage V2 to the voltage V1.
  • the voltage Vb is switched from the voltage V1 to the voltage V2.
  • the voltage Vb is switched from the voltage V2 to the voltage V1.
  • the voltage Vb is switched from the voltage V1 to the voltage V2.
  • the voltage Vb is switched from the voltage V2 to the voltage V1.
  • the voltage Vb is switched from the voltage V1 to the voltage V2. Even after that, such switching of the voltage Vb is repeated.
  • the voltage V2 is typically a voltage such that the potential difference between the pixel electrode 11 and the counter electrode 12 is 0 V or less. Hereinafter, this potential difference will be further described.
  • the reset voltage Vr can be supplied from the reset voltage source 34 to the charge storage unit 41 via the reset voltage line 44 and the reset transistor 28.
  • the voltage of the pixel electrode 11 is also reset to the voltage Vr.
  • the potential difference can be set to 0V when the voltage of the pixel electrode 11 is reset to the voltage Vr.
  • the voltage Vr may be 0V.
  • the bias voltage applied to the photoelectric conversion layer 15 is 0V
  • the electric charge generated in the photoelectric conversion layer 15 almost disappears. It is presumed that the reason is that most of the positive and negative charges generated by the irradiation of light are rapidly recombined and disappear.
  • the signal charge accumulated in the charge storage unit 41 during high-sensitivity exposure is retained without being lost until the pixel reset operation is performed. This signal charge is not discarded by switching between the low-sensitivity exposure state and the high-sensitivity exposure state.
  • the bias voltage is 10 V.
  • Exposure control example Next, an example of exposure control by the image pickup apparatus 100 in the case where a subject whose brightness changes periodically, for example, an LED blinking at a constant cycle is imaged will be described.
  • the exposure control example by the image pickup device 100 is also an image pickup method by the image pickup device 100.
  • FIG. 5 is a timing chart showing an exposure control example by the imaging device according to the reference example.
  • VD in chart (a) indicates a vertical sync signal.
  • HD in chart (b) indicates a horizontal sync signal.
  • ITO voltage in the chart (c) shows the time change of the voltage applied to the counter electrode of the photoelectric conversion unit.
  • Read scan in chart (d) indicates a signal read period during which signal read and reset are sequentially performed on pixels in one or more rows of the pixel array PA.
  • the section described as "SIG READ” is the signal read period.
  • the “LED light source output” in the chart (e) indicates the blinking state of the LED that is the subject. HIGH indicates a lighting state, and LOW indicates an extinguishing state.
  • the period of the bias voltage applied to the photoelectric conversion unit is constant. Further, the period of the bias voltage applied to the photoelectric conversion unit is slightly different from the period of blinking of the LED. That is, the cycle of the ITO voltage in the chart (c) is slightly different from the cycle of blinking of the LED light source in the chart (e).
  • the "bias voltage cycle” is the total length of the continuous low-sensitivity exposure period and the high-sensitivity exposure period, and is also called an exposure cycle.
  • the period of the bias voltage means, for example, each of T1 and T2 in FIG.
  • the bias voltage cycle may be in the reverse order of the low-sensitivity exposure period and the high-sensitivity exposure period. That is, the period of the bias voltage may be the total length of the continuous high-sensitivity exposure period and the low-sensitivity exposure period.
  • the length of the period in which the high-sensitivity exposure period and the period in which the LED is emitting light overlap gradually changes with the passage of time. Moreover, this change is cyclically repeated over multiple frames. In a frame in which the period in which the high-sensitivity exposure period and the period in which the LED emits light overlap is long, the brightness of the subject becomes high. On the other hand, in a frame in which the period in which the high-sensitivity exposure period and the period in which the LED emits light overlap is short, the brightness of the subject becomes low.
  • the image pickup apparatus 100 reduces the occurrence of flicker by the exposure control described in the following first exposure control example to sixth exposure control example.
  • FIG. 6 is a timing chart showing a first exposure control example by the image pickup apparatus 100 according to the embodiment.
  • the exposure control timings for two frames are shown. Charts (a) to (e) correspond to FIG.
  • the period of the bias voltage applied to the photoelectric conversion unit 13 is not constant within one frame.
  • T1 is different from T2.
  • the exposure cycle is changed within one frame. As a result, it is possible to reduce the phenomenon that the length of the period in which the high-sensitivity exposure period and the period in which the LED emits light overlaps periodically changes. Therefore, the phenomenon that the frame with high brightness of the subject and the frame with low brightness of the subject are periodically repeated, that is, flicker is suppressed.
  • T1a indicates a high-sensitivity exposure period in the period T1 of the bias voltage
  • T2a indicates a high-sensitivity exposure period in the period T2 of the bias voltage.
  • the bias voltage cycle T1 is different from the bias voltage cycle T2
  • the high-sensitivity exposure period T1a in the bias voltage cycle T1 is different from the high-sensitivity exposure period T2a in the bias voltage cycle T2.
  • FIG. 7 is a detailed timing chart showing an example of first exposure control by the image pickup apparatus 100 according to the embodiment.
  • the chart (e) in FIG. 6 is replaced with a diagram schematically showing the signal reading period in each row of the pixel array PA.
  • the charts (a) to (d) are the same as those in FIG.
  • the chart (e) represents the chart (d) in more detail.
  • the charts (a) to (e) correspond to those in FIG. 7.
  • the signal read period of each row of the pixel array PA from the R0 row to the R29 row is shown.
  • the signal read period for each line is indicated by a black square.
  • the signals of lines R0 to R4 are read out and reset in order, and then high-sensitivity exposure with a width of 6 HD is performed.
  • the signals of lines R5 to R9 are read out and reset in order, and then high-sensitivity exposure with a width of 3 HD is performed.
  • the exposure frequencies are dispersed by not keeping the length of the high-sensitivity exposure period after the signal readout scan constant. As a result, the generation of flicker is suppressed. Dispersing the exposure frequency can be rephrased as dispersing the exposure cycle.
  • the voltage supply circuit 32 alternately supplies the first voltage and the second voltage to the photoelectric conversion unit 13 within the first frame period, so that the first low-sensitivity exposure period , The first high-sensitivity exposure period, the second low-sensitivity exposure period, and the second high-sensitivity exposure period are continuously formed in this order, and the total length of the first low-sensitivity exposure period and the first high-sensitivity exposure period is formed. (“T1” in FIGS. 6 and 7) is different from the total length of the second low-sensitivity exposure period and the second high-sensitivity exposure period (“T2” in FIGS. 6 and 7).
  • the total length of the continuous low-sensitivity exposure period and the high-sensitivity exposure period fluctuates in one frame period, so that an image in which the occurrence of flicker is reduced even under a light source blinking at a specific frequency can be obtained. Obtainable.
  • the length of the first high-sensitivity exposure period (“T1a” in FIGS. 6 and 7) is the length of the second high-sensitivity exposure period (in FIGS. 6 and 7, “T2a”). ”) Is different.
  • the exposure cycle may be changed by changing the length of the high-sensitivity exposure period in the frame.
  • the length of the low-sensitivity exposure period may be made constant in the frame, and signals of the same number of rows of pixels may be read out in each low-sensitivity exposure period.
  • the image pickup apparatus 100 includes a signal detection transistor 24 including a gate connected to the photoelectric conversion unit 13, and the signal detection transistor 24 is supplied with a first voltage to the photoelectric conversion unit 13. A signal corresponding to the potential of the gate is output during the period. As a result, the signal is read out during the low-sensitivity exposure period.
  • a rolling shutter that scans the simultaneous exposure of every six rows of the pixel array PA was performed, but the main exposure control is not limited to such a number of rows and a rolling shutter.
  • it can be applied to a global shutter sensor that simultaneously exposes all rows of the pixel array PA.
  • the exposure and the signal readout are independent and may or may not be performed in parallel.
  • the discrimination result may be fed back to the cycle of the bias voltage applied to the photoelectric conversion unit. That is, the period of the bias voltage applied to the photoelectric conversion unit may be changed within the frame according to the discrimination result to suppress flicker.
  • FIG. 8 is a detailed timing chart showing a second exposure control example by the image pickup apparatus 100 according to the embodiment.
  • the exposure control timing including the row scanning for two frames is shown.
  • the period of the bias voltage is kept constant in the frame, but the period of the bias voltage is changed between the frames.
  • the bias voltage cycle “T_F2” in the second frame is smaller than the bias voltage cycle “T_F1” in the first frame.
  • the exposure cycle of the next frame is changed to an exposure cycle that is relatively far from the frequency of the light source, as in this exposure control example. Occurrence can be suppressed.
  • the length of the high-sensitivity exposure period differs depending on the frame. Therefore, the total high-sensitivity exposure period for lines R0 to R5 (that is, the total high-sensitivity exposure period for EXP_R0-R5 in the figure), the total high-sensitivity exposure period for lines R6 to R11, and the high sensitivity for lines R12 to R17.
  • the total length of the total exposure period, the total high-sensitivity exposure period for lines R18 to R23, and the total high-sensitivity exposure period for R24 to R29 (that is, the total high-sensitivity exposure period for EXP_R24-R29 in the figure). Will be different.
  • the frame whose exposure frequency has been switched may be used as an invalid frame for mask processing. That is, the image may not be output for the frame during the switching period from the switching of the exposure frequency until the total of the high-sensitivity exposure periods of each line becomes the same.
  • the voltage supply circuit 32 alternately supplies the first voltage and the second voltage to the photoelectric conversion unit 13 within the first frame period, so that the first low-sensitivity exposure period
  • the first high-sensitivity exposure period is continuously formed in this order, and the first voltage and the second voltage are alternately supplied to the photoelectric conversion unit 13 in the second frame period different from the first frame period.
  • the low-sensitivity exposure period and the second high-sensitivity exposure period are continuously formed in this order, and the total length (“T_F1”) of the first low-sensitivity exposure period and the first high-sensitivity exposure period is the second low-sensitivity exposure period. It is different from the total length (“T_F2”) of the exposure period and the second high-sensitivity exposure period.
  • the length of the first high-sensitivity exposure period is different from the length of the second high-sensitivity exposure period.
  • the exposure cycle may be changed by changing the length of the high-sensitivity exposure period between frames.
  • the length of the low-sensitivity exposure period may be made constant between frames, and signals of the same number of rows of pixels may be read out in each low-sensitivity exposure period.
  • FIG. 9 is a detailed timing chart showing a third exposure control example by the image pickup apparatus 100 according to the embodiment. Here, the exposure control timing including the row scanning for two frames is shown. In this exposure control example, the length of the high-sensitivity exposure period is changed within and between frames. The low-sensitivity exposure period is constant within and between frames.
  • the total length of the continuous low-sensitivity exposure period and the high-sensitivity exposure period changes within and between frames, so that even under a light source that blinks at a specific frequency, the flicker It is possible to obtain an image with reduced occurrence.
  • the total length of the high-sensitivity exposure period for the lines R0 to R5 the total length of the high-sensitivity exposure period for the lines R6 to R11, and the total length of the high-sensitivity exposure period for the lines R12 to R17.
  • the total length of the high-sensitivity exposure period, the total of the high-sensitivity exposure periods for the lines R18 to R23, and the total of the high-sensitivity exposure periods for R24 to R29 will be different. Therefore, it is possible to perform a process of aligning the output values of the entire frame by changing the gain when amplifying the signal read in each line.
  • FIG. 10 is a detailed timing chart showing a fourth exposure control example by the image pickup apparatus 100 according to the embodiment.
  • the exposure control timing including the row scanning for two frames is shown.
  • the exposure frequency (or exposure cycle) is changed in the frame by changing both the length of the low-sensitivity exposure period and the length of the high-sensitivity exposure period in the frame. Further, the number of lines for reading signals in one low-sensitivity exposure period increases or decreases according to the length of each low-sensitivity exposure period. The same exposure control is repeated between frames.
  • the total length of the continuous low-sensitivity exposure period and the high-sensitivity exposure period changes within the frame, so that flicker occurs even under a light source that blinks at a specific frequency. A reduced image can be obtained.
  • FIG. 11 is a detailed timing chart showing a fifth exposure control example by the image pickup apparatus 100 according to the embodiment.
  • the exposure control timing including the row scanning for two frames is shown.
  • the exposure frequency (or exposure cycle) is changed within the frame by changing the length of the low-sensitivity exposure period.
  • the signal is read out during the high-sensitivity exposure period. The same exposure control is repeated between frames.
  • the voltage supply circuit 32 alternately supplies the first voltage and the second voltage to the photoelectric conversion unit 13 within the first frame period, whereby the first low-sensitivity exposure period and the first high-sensitivity exposure are performed.
  • the period, the second low-sensitivity exposure period, and the second high-sensitivity exposure period are continuously formed in this order, and the total length of the first low-sensitivity exposure period and the first high-sensitivity exposure period (“T1” in FIG. 11). ") Is different from the total length of the second low-sensitivity exposure period and the second high-sensitivity exposure period (“T2” in FIG. 11).
  • the total length of the continuous low-sensitivity exposure period and the high-sensitivity exposure period fluctuates in one frame period, so that an image in which the occurrence of flicker is reduced even under a light source blinking at a specific frequency can be obtained.
  • the lengths of the two low-sensitivity exposure periods are different. That is, the length of the first low-sensitivity exposure period is different from the length of the second low-sensitivity exposure period. In this way, the exposure cycle may be changed by changing the length of the low-sensitivity exposure period in the frame.
  • the length of the high-sensitivity exposure period may be made constant in the frame, and signals of the same number of rows of pixels may be read out in each high-sensitivity exposure period.
  • the image pickup apparatus 100 includes a signal detection transistor 24 including a gate connected to the photoelectric conversion unit 13, and the signal detection transistor 24 is supplied with a second voltage to the photoelectric conversion unit 13. A signal corresponding to the potential of the gate is output during the period. As a result, the signal is read out during the high-sensitivity exposure period.
  • FIG. 12 is a detailed timing chart showing a sixth exposure control example by the image pickup apparatus 100 according to the embodiment.
  • the exposure control timing including the row scanning for two frames is shown.
  • the exposure frequency (or exposure cycle) is changed within the frame by keeping the length of the high-sensitivity exposure period constant and changing the length of the low-sensitivity exposure period.
  • the same number of lines of signals are periodically read out in each of the low-sensitivity exposure periods. The same exposure control is repeated between frames.
  • the photoelectric conversion unit 13 is one of a plurality of photoelectric conversion units arranged in a matrix, and the plurality of signal detection transistors 24 corresponding to the plurality of photoelectric conversion units 13 are photoelectric conversion. Signals corresponding to a plurality of rows are sequentially output in units of rows during the period in which the first voltage or the second voltage is supplied to the unit 13, and the plurality of signal detection transistors 24 sequentially output signals corresponding to the plurality of rows. Is output periodically, whereby reading signals from the photoelectric conversion unit 13 having a fixed number of rows is repeated at regular intervals.
  • the imaging apparatus and imaging method of the present disclosure have been described above based on the embodiments and a plurality of exposure control examples, but the present disclosure is not limited to these embodiments and a plurality of exposure control examples. .. As long as the gist of the present disclosure is not deviated, various modifications that can be conceived by those skilled in the art are applied to the present embodiment and a plurality of exposure control examples, and some components or timings in the embodiment and the plurality of exposure control examples are used. Other forms constructed in combination are also included within the scope of this disclosure.
  • exposure control obtained by arbitrarily combining all or a part of the first exposure control example to the sixth exposure control example may be performed.
  • all or part of the exposure control shown in the first exposure control example to the sixth exposure control example may be mounted on the image pickup apparatus 100.
  • one selected from the exposure controls may be executed according to an instruction or setting from the user.
  • the image pickup apparatus can obtain an image with reduced flicker generation even under a light source that blinks at a specific frequency, such as a digital still camera, a medical camera, a surveillance camera, an in-vehicle camera, and a digital single-lens reflex camera. It can be applied to various camera systems and sensor systems such as reflex cameras and digital mirrorless interchangeable-lens cameras.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる撮像装置を提供する。 【解決手段】撮像装置１００は、印加される電圧の大きさによって感度が変化する光電変換部と、第１電圧および前記第１電圧と異なる第２電圧を交互に前記光電変換部に供給する電圧供給回路と、を備え、第１フレーム期間において、前記第１電圧から前記第２電圧に切り替わる第１時点から、前記第１時点の次に前記第１電圧から前記第２電圧に切り替わる第２時点までの第１期間の長さは、前記第２時点から、前記第２時点の次に前記第１電圧から前記第２電圧に切り替わる第３時点までの第２期間の長さと異なる。

Description

撮像装置および撮像方法
　本開示は、撮像装置および撮像方法に関する。
　従来、撮像装置から出力される画像の輝度値を調整することが行われている。輝度値の調整は、例えば、被写体の照度等に応じてなされる。輝度値の調整は、例えば、撮像素子の入射光量の調整により実現できる。入射光量の調整は、例えば、レンズの絞りの調整、シャッタによる露光時間の調整、ＮＤ（Ｎｅｕｔｒａｌ　Ｄｅｎｓｉｔｙ）フィルタによる減光等により、実現できる。
　輝度値の調整は、撮像素子の感度そのものの調整によっても実現できる。撮像素子の感度が調整されると、撮像素子から読み出される正または負の電荷の量が調整される。電荷の量が調整されると、出力画像の輝度値が調整される。特許文献１および２には、感度の調整が可能な撮像素子が記載されている。
　特許文献１および２の撮像素子では、光電変換層に電圧が印加される。この電圧印加の時間幅の制御を通じて、撮像素子の感度が調整される。
特開２００７－１０４１１４号公報 特開２０１７－１３５７０４号公報
　光源がある特定の周波数で点滅している場合、フリッカが発生してしまう可能性がある。このような光源下においても、フリッカの発生を低減することできる撮像装置が求められている。
　本開示の第１態様に係る撮像装置は、印加される電圧の大きさによって感度が変化する光電変換部と、第１電圧および前記第１電圧と異なる第２電圧を交互に前記光電変換部に供給する電圧供給回路と、を備え、第１フレーム期間において、前記第１電圧から前記第２電圧に切り替わる第１時点から、前記第１時点の次に前記第１電圧から前記第２電圧に切り替わる第２時点までの第１期間の長さは、前記第２時点から、前記第２時点の次に前記第１電圧から前記第２電圧に切り替わる第３時点までの第２期間の長さと異なる。
　本開示の第２態様に係る撮像装置は、印加される電圧の大きさによって感度が変化する光電変換部と、第１電圧および前記第１電圧と異なる第２電圧を交互に前記光電変換部に供給する電圧供給回路と、を備え、前記電圧供給回路は、第１フレーム期間および前記第１フレーム期間と異なる第２フレーム期間のそれぞれにおいて、前記第１電圧および前記第２電圧を周期的に供給し、前記第１フレーム期間における電圧変化の周期は、前記第２フレーム期間における電圧変化の周期と異なる。
　本開示の第１態様に係る撮像方法は、印加される電圧の大きさによって感度が変化する光電変換部を用いた撮像方法であって、第１電圧と前記第１電圧と異なる第２電圧とを交互に前記光電変換部に供給し、第１フレーム期間において、前記第１電圧から前記第２電圧に切り替わる第１時点から、前記第１時点の次に前記第１電圧から前記第２電圧に切り替わる第２時点までの第１期間の長さは、前記第２時点から、前記第２時点の次に前記第１電圧から前記第２電圧に切り替わる第３時点までの第２期間の長さと異なる。
　本開示の第２態様に係る撮像方法は、印加される電圧の大きさによって感度が変化する光電変換部を用いた撮像方法であって、第１フレーム期間および前記第１フレーム期間と異なる第２フレーム期間のそれぞれにおいて、前記第１電圧および前記第２電圧を周期的に前記光電変換部に供給し、前記第１フレーム期間における電圧変化の周期は、前記第２フレーム期間における電圧変化の周期と異なる。
　本開示の撮像装置および撮像方法によれば、特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる。
図１は、実施形態に係る撮像装置の例示的な回路構成を示す。 図２は、実施形態に係る撮像装置が備える単位画素の例示的なデバイス構造を模式的に示す。 図３Ａは、実施形態に係る撮像装置における動作の一例を示すタイミングチャートである。 図３Ｂは、図３Ａの一部を拡大した図である。 図４は、実施形態に係る撮像装置の信号読み出し期間における制御信号のタイミングチャートの一例を示す。 図５は、参考例に係る撮像装置による露光制御例を示すタイミングチャートである。 図６は、実施形態に係る撮像装置による第１露光制御例を示すタイミングチャートである。 図７は、実施形態に係る撮像装置による第１露光制御例を示す詳細なタイミングチャートである。 図８は、実施形態に係る撮像装置による第２露光制御例を示す詳細なタイミングチャートである。 図９は、実施形態に係る撮像装置による第３露光制御例を示す詳細なタイミングチャートである。 図１０は、実施形態に係る撮像装置による第４露光制御例を示す詳細なタイミングチャートである。 図１１は、実施形態に係る撮像装置による第５露光制御例を示す詳細なタイミングチャートである。 図１２は、実施形態に係る撮像装置による第６露光制御例を示す詳細なタイミングチャートである。
　（本開示の基礎となった知見）
　撮像素子の感度を調整するための技術として、光電変換層にパルス状の電圧を印加し、そのデューティ比を制御する技術が知られている。しかし、このような感度制御技術を用いた場合、光源がある特定の周波数で点滅する状況において撮像された画像にフリッカが発生するという課題が生じることが判明した。発明者らは、この課題に対し光電変換層に印加するバイアス電圧の周期に着目して本開示に至った。
　（本開示に係る一態様の概要）
　本開示の第１態様に係る撮像装置は、印加される電圧の大きさによって感度が変化する光電変換部と、第１電圧および前記第１電圧と異なる第２電圧を供給する電圧供給回路とを備え、前記電圧供給回路は、第１フレーム期間内において前記第１電圧と前記第２電圧とを交互に前記光電変換部に供給することにより、第１低感度露光期間、第１高感度露光期間、第２低感度露光期間、および第２高感度露光期間をこの順に連続して形成し、前記第１低感度露光期間と前記第１高感度露光期間との合計の長さは、前記第２低感度露光期間と前記第２高感度露光期間との合計の長さと異なる。
　これにより、１フレーム期間において、連続する低感度露光期間と高感度露光期間との合計の長さ、すなわち露光周期が変動するので、特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる。
　本開示の第２態様に係る撮像装置は、印加される電圧の大きさによって感度が変化する光電変換部と、第１電圧および前記第１電圧と異なる第２電圧を供給する電圧供給回路とを備え、前記電圧供給回路は、第１フレーム期間内において前記第１電圧と前記第２電圧とを交互に前記光電変換部に供給することにより、第１低感度露光期間および第１高感度露光期間をこの順に連続して形成し、前記第１フレーム期間と異なる第２フレーム期間において前記第１電圧と前記第２電圧とを交互に前記光電変換部に供給することにより、第２低感度露光期間および第２高感度露光期間をこの順に連続して形成し、前記第１低感度露光期間と前記第１高感度露光期間との合計の長さは、前記第２低感度露光期間と前記第２高感度露光期間との合計の長さと異なる。
　これにより、異なるフレーム期間において、連続する低感度露光期間と高感度露光期間との合計の長さ、すなわち露光周期が変動するので、特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる。
　本開示の第３態様に係る撮像装置では、前記第１低感度露光期間の長さは、前記第２低感度露光期間の長さと異なる。これにより、低感度露光期間がばらついた露光周期の変動が行われる。
　本開示の第４態様に係る撮像装置では、前記第１高感度露光期間の長さは、前記第２高感度露光期間の長さと異なる。これにより、高感度露光期間がばらついた露光周期の変動が行われる。
　本開示の第５態様に係る撮像装置は、前記光電変換部に接続されたゲートを含む信号検出トランジスタをさらに備え、前記信号検出トランジスタは、前記光電変換部に前記第１電圧が供給されている期間において前記ゲートの電位に対応した信号を出力する。これにより、低感度露光期間において信号が読み出される。
　本開示の第６態様に係る撮像装置は、前記光電変換部に接続されたゲートを含む信号検出トランジスタをさらに備え、前記信号検出トランジスタは、前記光電変換部に前記第２電圧が供給されている期間において前記ゲートの電位に対応した信号を出力する。これにより、高感度露光期間において信号が読み出される。
　本開示の第７態様に係る撮像装置では、前記光電変換部は、行列状に配列された複数の光電変換部の一つであり、前記複数の光電変換部に対応する複数の信号検出トランジスタは、前記期間のそれぞれにおいて複数の行に対応する前記信号を行単位で順次に出力し、前記複数の信号検出トランジスタは、前記複数の行に対応する前記信号を周期的に出力する。これにより、一定行数の光電変換部について信号を読み出すことが一定周期で繰り返される。
　本開示の第８態様に係る撮像装置では、前記光電変換部は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に挟まれた光電変換層とを含み、前記電圧供給回路は、前記第１電圧および前記第２電圧を交互に前記光電変換部の前記第１電極に供給する。これにより、光電変換部が信号検出回路の上方に形成される積層型イメージセンサが実現され、撮像装置の小型化が可能になる。
　本開示の第１態様に係る撮像方法は、印加される電圧の大きさによって感度が変化する光電変換部を用いた撮像方法であって、第１フレーム期間内において第１電圧と前記第１電圧と異なる第２電圧とを交互に前記光電変換部に供給することにより、第１低感度露光期間、第１高感度露光期間、第２低感度露光期間、および第２高感度露光期間をこの順に連続して形成し、前記第１低感度露光期間と第１高感度露光期間との合計の長さは、前記第２低感度露光期間と第２高感度露光期間との合計の長さと異なる。
　これにより、１フレーム期間において、連続する低感度露光期間と高感度露光期間との合計の長さ、すなわち露光周期が変動するので、特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる。
　本開示の第２態様に係る撮像方法は、印加される電圧の大きさによって感度が変化する光電変換部を用いた撮像方法であって、第１フレーム期間内において第１電圧と前記第１電圧と異なる第２電圧とを交互に前記光電変換部に供給することにより、第１低感度露光期間および第１高感度露光期間をこの順に連続して形成し、前記第１フレーム期間と異なる第２フレーム期間において前記第１電圧と前記第２電圧とを交互に前記光電変換部に供給することにより、第２低感度露光期間および第２高感度露光期間をこの順に連続して形成し、前記第１低感度露光期間と第１高感度露光期間との合計の長さは、前記第２低感度露光期間と第２高感度露光期間との合計の長さと異なる。
　これにより、異なるフレーム期間において、連続する低感度露光期間と高感度露光期間との合計の長さ、すなわち露光周期が変動するので、特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる。
　以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
　また、本明細書では、高感度露光期間という用語と、低感度露光期間という用語と、が用いられる。高感度露光期間は、低感度露光期間に比べ、高い感度が得られる期間を指す。低感度露光期間は、高感度露光期間に比べ、低い感度が得られる期間を指す。ここで、低い感度は、感度がゼロである様を含む概念である。低感度露光期間は、感度がゼロである期間が含む概念である。
　また、本明細書では、第１、第２、第３・・・という序数詞を用いることがある。ある要素に序数詞が付されている場合に、より若番の同種類の要素が存在することは必須ではない。
　（実施形態）
　（撮像装置の回路構成）
　図１は、実施形態に係る撮像装置１００の例示的な回路構成を示す。図１に示す撮像装置１００は、２次元に配列された複数の単位画素１０を含む画素アレイＰＡを有する。図１は、単位画素１０が２行２列のマトリクス状に配置された例を模式的に示している。言うまでもないが、撮像装置１００における単位画素１０の数および配置は、図１に示す例に限定されない。
　各単位画素１０は、光電変換部１３および信号検出回路１４を有する。後に図面を参照して説明するように、光電変換部１３は、互いに対向する２つの電極の間に挟まれた光電変換層を有し、入射した光を受けて信号を生成する。光電変換部１３は、その全体が、単位画素１０ごとに独立した素子である必要はなく、光電変換部１３の例えば一部分が複数の単位画素１０にまたがっていてもよい。信号検出回路１４は、光電変換部１３によって生成された信号を検出する回路である。この例では、信号検出回路１４は、信号検出トランジスタ２４およびアドレストランジスタ２６を含んでいる。信号検出トランジスタ２４およびアドレストランジスタ２６は、典型的には、電界効果トランジスタ（ＦＥＴ）であり、ここでは、信号検出トランジスタ２４およびアドレストランジスタ２６としてＮチャンネルＭＯＳを例示する。
　図１において模式的に示すように、信号検出トランジスタ２４の制御端子（ここではゲート）は、光電変換部１３との電気的な接続を有する。光電変換部１３によって生成される信号電荷（正孔または電子）は、電荷蓄積部４１に蓄積される。電荷蓄積部４１は、信号検出トランジスタ２４のゲートと光電変換部１３との間の領域を含む領域に拡がっている。電荷蓄積部４１は、いわゆるフローティングディフュージョンを含む部分である。光電変換部１３の構造の詳細は、後述する。
　撮像装置１００は、画素アレイＰＡを駆動し、複数のタイミングで画像を取得する駆動部を備えている。駆動部は、電圧供給回路３２、電圧供給回路３５、リセット電圧源３４、垂直走査回路３６、カラム信号処理回路３７、水平信号読み出し回路３８および画素駆動信号生成回路３９を含む。
　各単位画素１０の光電変換部１３は、さらに、感度制御線４２との接続を有している。図１に例示する構成において、感度制御線４２は、電圧供給回路３２に接続されている。以下において詳述するように、電圧供給回路３２は、高感度露光期間と低感度露光期間との間で互いに異なる電圧を対向電極１２（図２参照）に供給する。また、フレーム間で異なる電圧を対向電極１２（図２参照）に供給してもよい。
　図２を参照して後述するように、光電変換部１３は、対向電極１２に加えて、画素電極１１および光電変換層１５を有する。また、図１に例示する構成において、シールド電極１７は、感度制御線４５との接続を有している。感度制御線４５は、電圧供給回路３５に接続されている。電圧供給回路３５は、シールド電圧をシールド電極１７に供給する。典型的には、シールド電極１７と画素電極１１とは、電気的に分離されている。図１および図２の例では、シールド電極１７と画素電極１１とは、互いに離間している。この例では、シールド電極１７および画素電極１１は光電変換層１５の一方の表面に接し、対向電極１２は光電変換層１５の他方の表面に接している。
　シールド電極１７におけるシールド電圧は、単位画素１０間のクロストーク抑制に利用可能である。例えば、このクロストーク抑制は、画素電極１１に印加されるリセット電圧Ｖｒよりも低いシールド電圧をシールド電極１７に印加することによって実現される。シールド電極１７に印加されるシールド電圧は、負電圧であってもよい。
　画素電極１１の厚さ方向に沿って観察したとき、すなわち平面視において、シールド電極１７は、画素電極１１を取り囲んでいてもよい。より具体的には、シールド電極１７には複数の貫通穴が設けられており、１つの貫通穴につき１つの画素電極１１が収容されていてもよい。シールド電極１７は、ひとつながりの一体の電極であってもよく、互いに分離された複数の電極によって構成されていてもよい。
　なお、感度制御線４５および電圧供給回路３５を省略し、シールド電極１７を撮像装置１００のグランドに接続してもよい。このようにしても、クロストークは抑制され得る。また、シールド電極１７、感度制御線４５および電圧供給回路３５を省略してもよい。
　「高感度露光期間」では、光電変換により生成される正および負の電荷の一方（信号電荷）が、相対的に高い感度で電荷蓄積部４１に蓄積される。すなわち「高感度露光期間」では、相対的に高い感度で光が電気信号に変換される。また、「低感度露光期間」では、光電変換により生成される正および負の電荷の一方（信号電荷）が、相対的に低い感度で電荷蓄積部４１に蓄積される。すなわち「低感度露光期間」では、相対的に低い感度で光が電気信号に変換される。低い感度とは、感度が０である場合を含む。
　画素電極１１の電位に対する対向電極１２の電位を制御することにより、光電変換によって光電変換層１５内に生じた正孔－電子対のうち、正孔および電子のいずれか一方を、画素電極１１によって収集することができる（図２参照）。例えば信号電荷として正孔を利用する場合には、画素電極１１よりも対向電極１２の電位を高くすることにより、画素電極１１によって正孔を選択的に収集することが可能である。また、単位時間当たりに収集される信号電荷量は画素電極１１と対向電極１２との電位差に応じて変化する。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能である。電圧供給回路３２および電圧供給回路３５は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。
　各単位画素１０は、電源電圧ＶＤＤを供給する電源線４０との接続を有する。図示するように、電源線４０には、信号検出トランジスタ２４の入力端子（典型的にはドレイン）が接続されている。電源線４０がソースフォロア電源として機能することにより、信号検出トランジスタ２４は、光電変換部１３によって生成された信号を増幅して出力する。
　信号検出トランジスタ２４の出力端子（ここではソース）には、アドレストランジスタ２６の入力端子（ここではドレイン）が接続されている。アドレストランジスタ２６の出力端子（ここではソース）は、画素アレイＰＡの列ごとに配置された複数の垂直信号線４７のうちの１つに接続されている。アドレストランジスタ２６の制御端子（ここではゲート）は、アドレス制御線４６に接続されており、アドレス制御線４６の電位を制御することにより、信号検出トランジスタ２４の出力を、対応する垂直信号線４７に選択的に読み出すことができる。
　図示する例では、アドレス制御線４６は、垂直走査回路３６に接続されている。垂直走査回路３６は、「行走査回路」とも呼ばれる。垂直走査回路３６は、アドレス制御線４６に所定の電圧を印加することにより、各行に配置された複数の単位画素１０を行単位で選択する。これにより、選択された単位画素１０に対して信号の読み出しと、リセットとが実行される。
　さらに、垂直走査回路３６には、画素駆動信号生成回路３９が接続されている。図示する例では、画素駆動信号生成回路３９は、画素アレイＰＡの各行に配置された単位画素１０を駆動する信号を生成する。生成された画素駆動信号は、垂直走査回路３６により選択された行の単位画素１０に供給される。
　垂直信号線４７は、画素アレイＰＡからの画素信号を周辺回路へ伝達する主信号線である。垂直信号線４７には、カラム信号処理回路（「行信号蓄積回路」とも呼ばれる）３７が接続されている。カラム信号処理回路３７は、相関二重サンプリングに代表される雑音抑制信号処理およびアナログ－デジタル変換（ＡＤ変換）などを行う。図示するように、カラム信号処理回路３７は、画素アレイＰＡにおける単位画素１０の各列に対応して設けられる。これらのカラム信号処理回路３７には、水平信号読み出し回路３８が接続されている。水平信号読み出し回路３８は、「列走査回路」とも呼ばれる。水平信号読み出し回路３８は、複数のカラム信号処理回路３７から水平共通信号線４９に信号を順次読み出す。
　図１に例示する構成において、単位画素１０は、リセットトランジスタ２８を有する。リセットトランジスタ２８は、例えば、信号検出トランジスタ２４およびアドレストランジスタ２６と同様に、電界効果トランジスタであり得る。以下では、特に断りの無い限り、リセットトランジスタ２８としてＮチャンネルＭＯＳを適用した例を説明する。図示するように、このリセットトランジスタ２８は、リセット電圧Ｖｒを供給するリセット電圧線４４と、電荷蓄積部４１との間に接続されている。リセットトランジスタ２８の制御端子（ここではゲート）は、リセット制御線４８に接続されており、リセット制御線４８の電位を制御することによって、電荷蓄積部４１の電位をリセット電圧Ｖｒにリセットすることができる。この例では、リセット制御線４８が、垂直走査回路３６に接続されている。したがって、垂直走査回路３６がリセット制御線４８に所定の電圧を印加することにより、各行に配置された複数の単位画素１０を行単位でリセットすることが可能である。
　この例では、リセットトランジスタ２８にリセット電圧Ｖｒを供給するリセット電圧線４４が、リセット電圧源３４に接続されている。リセット電圧源３４は、撮像装置１００の動作時にリセット電圧線４４に所定のリセット電圧Ｖｒを供給可能な構成を有していればよく、上述の電圧供給回路３２と同様に、特定の電源回路に限定されない。電圧供給回路３２、電圧供給回路３５およびリセット電圧源３４の各々は、単一の電圧供給回路の一部分であってもよいし、独立した別個の電圧供給回路であってもよい。なお、電圧供給回路３２、電圧供給回路３５およびリセット電圧源３４の少なくとも１つが、垂直走査回路３６の一部分であってもよい。あるいは、電圧供給回路３２からの感度制御電圧、電圧供給回路３５からの感度制御電圧および／またはリセット電圧源３４からのリセット電圧Ｖｒが、垂直走査回路３６を介して各単位画素１０に供給されてもよい。
　リセット電圧Ｖｒとして、信号検出回路１４の電源電圧ＶＤＤを用いることも可能である。この場合、各単位画素１０に電源電圧を供給する電圧供給回路（図１において不図示）と、リセット電圧源３４とを共通化し得る。また、電源線４０と、リセット電圧線４４を共通化できるので、画素アレイＰＡにおける配線を単純化し得る。ただし、リセット電圧Ｖｒを、信号検出回路１４の電源電圧ＶＤＤと異なる電圧とすることにより、撮像装置１００のより柔軟な制御を可能にする。
　（単位画素のデバイス構造）
　図２は、実施形態に係る撮像装置１００が備える単位画素１０の例示的なデバイス構造を模式的に示す。図２に例示する構成では、上述の信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８が、半導体基板２０に形成されている。半導体基板２０は、その全体が半導体である基板に限定されない。半導体基板２０は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。ここでは、半導体基板２０としてＰ型シリコン（Ｓｉ）基板を用いる例を説明する。
　半導体基板２０は、不純物領域（ここではＮ型領域）２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓと、単位画素１０間の電気的な分離のための素子分離領域２０ｔとを有する。ここでは、素子分離領域２０ｔは、不純物領域２４ｄと不純物領域２８ｄとの間にも設けられている。素子分離領域２０ｔは、例えば所定の注入条件のもとでアクセプタのイオン注入を行うことによって形成される。
　不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓは、典型的には、半導体基板２０内に形成された拡散層である。図２に模式的に示すように、信号検出トランジスタ２４は、不純物領域２４ｓおよび不純物領域２４ｄと、ゲート電極２４ｇ（典型的にはポリシリコン電極）とを含む。不純物領域２４ｓは、信号検出トランジスタ２４の例えばソース領域として機能する。不純物領域２４ｄは、信号検出トランジスタ２４の例えばドレイン領域として機能する。不純物領域２４ｓと不純物領域２４ｄとの間に、信号検出トランジスタ２４のチャネル領域が形成される。
　同様に、アドレストランジスタ２６は、不純物領域２６ｓおよび不純物領域２４ｓと、アドレス制御線４６（図１参照）に接続されたゲート電極２６ｇ（典型的にはポリシリコン電極）とを含む。この例では、信号検出トランジスタ２４およびアドレストランジスタ２６は、不純物領域２４ｓを共有することによって互いに電気的に接続されている。不純物領域２６ｓは、アドレストランジスタ２６の例えばソース領域として機能する。不純物領域２６ｓは、図２において不図示の垂直信号線４７（図１参照）との接続を有する。リセットトランジスタ２８は、不純物領域２８ｄおよび２８ｓと、リセット制御線４８（図１参照）に接続されたゲート電極２８ｇ（典型的にはポリシリコン電極）とを含む。不純物領域２８ｓは、リセットトランジスタ２８の例えばソース領域として機能する。不純物領域２８ｓは、図２において不図示のリセット電圧線４４（図１参照）との接続を有する。
　半導体基板２０上には、信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８を覆うように層間絶縁層５０（典型的には二酸化シリコン層）が配置されている。図示するように、層間絶縁層５０中には、配線層５６が配置され得る。配線層５６は、典型的には、銅などの金属から形成され、例えば、上述の垂直信号線４７などの配線をその一部に含み得る。層間絶縁層５０中の絶縁層の層数、および、層間絶縁層５０中に配置される配線層５６に含まれる層数は、任意に設定可能であり、図２に示す例に限定されない。
　層間絶縁層５０上には、上述の光電変換部１３が配置される。別の言い方をすれば、本開示の実施形態では、画素アレイＰＡ（図１参照）を構成する複数の単位画素１０が、半導体基板２０上に形成されている。半導体基板２０上に２次元に配列された複数の単位画素１０は、感光領域（画素領域）を形成する。隣接する２つの単位画素１０間の距離（画素ピッチ）は、例えば２μｍ程度であり得る。このように、本実施の形態に係る撮像装置１００は、光電変換部１３が半導体基板２０上に形成された信号検出回路１４の上方に配置された積層型のイメージセンサである。
　光電変換部１３は、第２電極の一例である画素電極１１と、第１電極の一例である対向電極１２と、これらの間に配置された光電変換層１５とを含む。この例では、対向電極１２および光電変換層１５は、複数の単位画素１０にまたがって形成されている。他方、画素電極１１は、単位画素１０ごとに設けられており、隣接する他の単位画素１０の画素電極１１と空間的に分離されることによって、他の単位画素１０の画素電極１１から電気的に分離されている。
　対向電極１２は、典型的には、透明な導電性材料から形成される透明電極である。対向電極１２は、光電変換層１５において光が入射される側に配置される。したがって、光電変換層１５には、対向電極１２を透過した光が入射する。なお、撮像装置１００によって検出される光は、可視光の波長範囲内の光に限定されない。可視光の波長範囲とは、例えば、３８０ｎｍ以上７８０ｎｍ以下である。本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。対向電極１２には、例えば、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＦＴＯ、ＳｎＯ２、ＴｉＯ２、ＺｎＯ２などの透明導電性酸化物（Ｔｒａｎｓｐａｒｅｎｔ　Ｃｏｎｄｕｃｔｉｎｇ　Ｏｘｉｄｅ（ＴＣＯ））を用いることができる。
　光電変換層１５は、入射する光を受けて正孔－電子対を発生させる。光電変換層１５は、典型的には、有機半導体材料から形成される。光電変換層１５を構成する材料の具体例は、後述する。光電変換層１５は、典型的には、膜の形状を有する。
　図１を参照して説明したように、対向電極１２は、電圧供給回路３２に接続された感度制御線４２との接続を有する。対向電極１２は、複数の単位画素１０にまたがって形成されていてもよい。このようにすれば、感度制御線４２を介して、電圧供給回路３２から所望の大きさの感度制御電圧を複数の単位画素１０の間に一括して印加することが可能である。感度制御電圧を画素アレイＰＡの行ごとに一括印加するように対向電極１２を構成することもできる。電圧供給回路３２から所望の大きさの感度制御電圧を印加することができれば、対向電極１２は、単位画素１０ごとに分離して設けられていてもよい。同様に、光電変換層１５が単位画素１０ごとに分離して設けられていてもよい。
　画素電極１１の電位に対する対向電極１２の電位を制御することにより、光電変換によって光電変換層１５内に生じた正孔－電子対のうち、正孔および電子のいずれか一方を、画素電極１１によって収集することができる。例えば信号電荷として正孔を利用する場合、画素電極１１よりも対向電極１２の電位を高くすることにより、画素電極１１によって正孔を選択的に収集することが可能である。また、単位時間当たりに収集される信号電荷量は画素電極１１と対向電極１２との間の電位差に応じて変化する。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能である。
　対向電極１２に対向する画素電極１１は、対向電極１２と画素電極１１との間に適切なバイアス電圧が与えられることにより、光電変換層１５において光電変換によって発生した正および負の電荷のうちの一方を収集する。画素電極１１は、アルミニウム、銅などの金属、金属窒化物、または、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成される。
　画素電極１１を遮光性の電極としてもよい。例えば、画素電極１１として、厚さが１００ｎｍのＴａＮ電極を形成することにより、十分な遮光性を実現し得る。画素電極１１を遮光性の電極とすることにより、半導体基板２０に形成されたトランジスタのチャネル領域または不純物領域への、光電変換層１５を通過した光の入射を抑制し得る。ここでいうトランジスタとは、例えば、信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８の少なくともいずれかである。上述の配線層５６を利用して層間絶縁層５０内に遮光膜を形成してもよい。これらの遮光性の電極ないし遮光膜によって半導体基板２０に形成されたトランジスタのチャネル領域への光の入射を抑制することにより、トランジスタの特性のシフト（例えば閾値電圧の変動）などを抑制し得る。また、半導体基板２０に形成された不純物領域への光の入射を抑制することにより、不純物領域における意図しない光電変換によるノイズの混入を抑制し得る。このように、半導体基板２０への光の入射の抑制は、撮像装置１００の信頼性の向上に貢献する。
　図２に模式的に示すように、画素電極１１は、プラグ５２、配線５３およびプラグ５４を介して、信号検出トランジスタ２４のゲート電極２４ｇに接続されている。言い換えれば、信号検出トランジスタ２４のゲートは、画素電極１１との電気的な接続を有する。プラグ５２および配線５３は、例えば銅などの金属から形成され得る。プラグ５２、配線５３およびプラグ５４は、信号検出トランジスタ２４と光電変換部１３との間の電荷蓄積部４１（図１参照）の少なくとも一部を構成する。配線５３は、配線層５６の一部であり得る。また、画素電極１１は、プラグ５２、配線５３およびプラグ５５を介して、不純物領域２８ｄにも接続されている。図２に例示する構成において、信号検出トランジスタ２４のゲート電極２４ｇ、プラグ５２、配線５３、プラグ５４および５５、ならびに、リセットトランジスタ２８のソース領域およびドレイン領域の一方である不純物領域２８ｄは、画素電極１１によって収集された信号電荷を蓄積する電荷蓄積部４１として機能する。
　画素電極１１によって信号電荷が収集されることにより、電荷蓄積部４１に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ２４のゲートに印加される。信号検出トランジスタ２４は、この電圧を増幅する。信号検出トランジスタ２４によって増幅された電圧が、信号電圧としてアドレストランジスタ２６を介して選択的に読み出される。
　（撮像装置の動作）
　図３Ａおよび３Ｂを参照しながら、高感度露光期間および低感度露光期間を用いた画像の取得について説明する。図３Ａは、実施形態に係る撮像装置１００における動作の一例を示すタイミングチャートである。図３Ｂは、図３Ａの一部を拡大した図である。図３Ａ中のチャート（ａ）は、垂直同期信号ＶＤの立ち下がり（または立ち上がり）のタイミングを示す。チャート（ｂ）は、水平同期信号ＨＤの立ち下がり（または立ち上がり）のタイミングを示す。また、チャート（ｃ）は、感度制御線４２を介して電圧供給回路３２から対向電極１２に印加される電圧Ｖｂの時間変化の一例を示す。チャート（ｄ）は、高感度露光期間および低感度露光期間を模式的に示す。またチャート（ｄ）は、画素アレイＰＡの各行における信号読み出し期間を模式的に示す。電圧Ｖｂの基準は、例えば、撮像装置のグランド電位である。また、図３Ａおよび３Ｂには示していないが、シールド電極１７には感度制御線４５を介して電圧供給回路３５から所定の電圧Ｖｓが印加されている。電圧Ｖｓは、例えば０Ｖである。
　図３Ａのチャート（ｄ）において、各行のバーの上半分における白の矩形は、高感度露光期間を模式的に表している。各行のバーの上半分における斜線部は、低感度露光期間を模式的に表している。各行のバーの下半分における網点の矩形は、各行における信号読み出し期間を模式的に表している。
　以下、撮像装置１００における動作の一例を説明する。簡単のため、ここでは、画素アレイＰＡに含まれる画素の行数が、第Ｒ０行から第Ｒ７行の合計８行である場合における動作の例を説明する。
　画像の取得においては、画素アレイＰＡ中の各単位画素１０の電荷蓄積部４１のリセットと、リセット後に蓄積された画素信号の読み出しとが実行される。本実施形態における撮像装置１００においては、一度の読み出し期間の中で、画素信号の読み出しおよび次の１フレーム期間における電荷蓄積のための電荷蓄積部４１のリセットを行う。例えば、図３Ａに示すように、垂直同期信号ＶＤに基づき、第Ｒ０行に属する複数の画素信号の読み出しを開始する。時刻ｔ０は、その開始時刻の１つである。
　上述のとおり、図３Ａの（ｄ）における一つの網点の矩形で示される期間が、信号読み出し期間である。図４は、実施形態に係る撮像装置１００の信号読み出し期間における制御信号のタイミングチャートの一例を示す。図４において、チャート（ａ）の「Ｖｓｅｌ」は、アドレス制御線４６の電位を表す。電位Ｖｓｅｌは、ＬｏｗレベルであるＶＬ１と、ＨｉｇｈレベルであるＶＨ１と、の間で変化し得る。チャート（ｂ）の「Ｖｒｃ」は、リセット制御線４８の電位を表す。電位Ｖｒｃは、ＬｏｗレベルであるＶＬ２と、ＨｉｇｈレベルであるＶＨ２と、の間で変化し得る。チャート（ｃ）の「ＶＦＤ」は、電荷蓄積部４１の電位を表す。露光期間に生成した信号電荷が、電荷蓄積部４１に蓄積されているときの電位ＶＦＤは、画素信号Ｖｐｓｉｇとして読み出される。電荷蓄積部４１がリセットされた直後の電位ＶＦＤは、リセット信号Ｖｒｓｉｇとして読み出される。
　図３Ａおよび図３Ｂに示される時刻ｔ０において、信号読み出し期間が開始される。その信号読み出し期間において、まず初めに、垂直同期信号ＶＤに基づいて、第Ｒ０行のアドレス制御線４６の電位Ｖｓｅｌが、ＬｏｗレベルからＨｉｇｈレベルに切り替わる。これにより、そのアドレス制御線４６にゲートが接続されているアドレストランジスタ２６は、ＯＦＦからＯＮに切り替わる。これにより、電荷蓄積部４１の電位ＶＦＤが、垂直信号線４７に出力される。具体的には、画素信号Ｖｐｓｉｇが、垂直信号線４７に出力される。この画素信号Ｖｐｓｉｇは、前にリセットされた時点以降に電荷蓄積部４１に蓄積された電荷量に対応する信号である。画素信号Ｖｐｓｉｇは、カラム信号処理回路３７へ伝達される。
　次に、第Ｒ０行に属する画素のリセットが行われる。なお、画素信号Ｖｐｓｉｇの読み出しとリセットとの間に、カラム信号処理回路３７に画素信号ＶｐｓｉｇのＡＤ変換を行わせてもよい。
　第Ｒ０行に属する画素のリセットは、以下の手順で行われる。第Ｒ０行のリセット制御線４８の電位Ｖｒｃが、図４に示すように、ＬｏｗレベルからＨｉｇｈレベルに切り替わる。これにより、そのリセット制御線４８にゲートが接続されているリセットトランジスタ２８は、ＯＦＦからＯＮに切り替わる。これにより、電荷蓄積部４１とリセット電圧線４４とが接続され、電荷蓄積部４１にリセット電圧Ｖｒが供給される。これにより、電荷蓄積部４１の電位が、リセット電圧Ｖｒにリセットされる。ここで、リセット電圧Ｖｒは、例えば０Ｖである。
　その後、リセット制御線４８の電位Ｖｒｃが、ＨｉｇｈレベルからＬｏｗレベルに切り替わる。これにより、リセットトランジスタ２８は、ＯＮからＯＦＦに切り替わる。リセットトランジスタ２８がＯＦＦに切り替わった後に、垂直信号線４７を介して、第Ｒ０行の単位画素１０からリセット信号Ｖｒｓｉｇが読み出される。リセット信号Ｖｒｓｉｇは、リセット電圧Ｖｒの大きさに対応する信号である。リセット信号Ｖｒｓｉｇは、カラム信号処理回路３７へ伝達される。
　リセット信号Ｖｒｓｉｇの読み出し後、アドレス制御線４６の電位Ｖｓｅｌが、ＨｉｇｈレベルからＬｏｗレベルに切り替わる。これにより、アドレストランジスタ２６は、ＯＮからＯＦＦに切り替わる。
　上述のとおり、読み出された画素信号Ｖｐｓｉｇおよびリセット信号Ｖｒｓｉｇは、それぞれ、カラム信号処理回路３７に伝達される。カラム信号処理回路３７において、これらの信号の差分をとることにより、固定パターンノイズを除去することができる。具体的には、リセット信号Ｖｒｓｉｇがノイズ成分に対応し、そのノイズ成分を画素信号Ｖｐｓｉｇから差し引くことによりノイズが除去される。
　この例では、図３Ａに模式的に示すように、水平同期信号ＨＤにあわせて、第Ｒ０行から第Ｒ７行の各行に属する画素の信号読み出しおよびリセットを行単位で順次に実行する。以下では、水平同期信号ＨＤのパルスの間隔、換言すれば、ある行が選択されてから次の行が選択されるまでの期間を「１Ｈ期間」と呼ぶことがある。
　この例では、例えば、時刻ｔ０から時刻ｔ１までの期間Ｈ０が、１Ｈ期間に相当する。時刻ｔ１から時刻ｔ２までの期間Ｈ１も、１Ｈ期間に相当する。時刻ｔ２から時刻ｔ３までの期間Ｈ２も、１Ｈ期間に相当する。時刻ｔ３から時刻ｔ４までの期間Ｈ３も、１Ｈ期間に相当する。時刻ｔ４から時刻ｔ５までの期間Ｈ４も、１Ｈ期間に相当する。時刻ｔ５から時刻ｔ６までの期間Ｈ５も、１Ｈ期間に相当する。時刻ｔ６から時刻ｔ７までの期間Ｈ６も、１Ｈ期間に相当する。時刻ｔ７から時刻ｔ８までの期間Ｈ７も、１Ｈ期間に相当する。
　期間Ｈ０において、第Ｒ０行に属する画素の信号読み出しが行われる。期間Ｈ１において、第Ｒ１行に属する画素の信号読み出しが行われる。期間Ｈ２において、第Ｒ２行に属する画素の信号読み出しが行われる。期間Ｈ３において、第Ｒ３行に属する画素の信号読み出しが行われる。期間Ｈ４において、第Ｒ４行に属する画素の信号読み出しが行われる。期間Ｈ５において、第Ｒ５行に属する画素の信号読み出しが行われる。期間Ｈ６において、第Ｒ６行に属する画素の信号読み出しが行われる。期間Ｈ７において、第Ｒ７行に属する画素の信号読み出しが行われる。図３Ａの例では、各行に属する画素の読み出しは、高感度露光期間において行われる。なお、ここで示した例では、各高感度露光期間において一つの行の画素の信号読出しが行われている。しかし、各高感度露光期間において複数の行の画素の信号読み出しを順に行ってもよい。後で説明する本実施形態に係る露光制御例では、各低感度露光期間または各高感度露光期間において複数の行の画素の信号読み出しを順に行っている。
　本実施形態では、第１フレームに含まれる各１Ｈ期間の長さは、同一である。ただし、これらの長さは、互いに異なっていてもよい。
　図３Ａの例においては、垂直同期信号ＶＤに基づいて、第Ｒ０行から第Ｒ７行の８行分の走査が行われる。ここで、走査は、各々の行に属する画素からの信号読み出しを指す。
　期間Ｈ０、期間Ｈ１、期間Ｈ２、期間Ｈ３、期間Ｈ４、期間Ｈ５、期間Ｈ６および期間Ｈ７に属する画素の信号読み出しの間は、電圧供給回路３２によって対向電極１２に電圧Ｖ１が印加される。
　具体的には、時刻ｔ０において、電圧供給回路３２から対向電極１２に印加される電圧Ｖｂが、電圧Ｖ２から電圧Ｖ１に切り替えられる。次に、時刻ｔｕ０において、電圧Ｖｂは、電圧Ｖ１から電圧Ｖ２に切り替えられる。次に、時刻ｔ１において、電圧Ｖｂが、電圧Ｖ２から電圧Ｖ１に切り替えられる。次に、時刻ｔｕ１において、電圧Ｖｂは、電圧Ｖ１から電圧Ｖ２に切り替えられる。次に、時刻ｔ２において、電圧Ｖｂが、電圧Ｖ２から電圧Ｖ１に切り替えられる。次に、時刻ｔｕ２において、電圧Ｖｂは、電圧Ｖ１から電圧Ｖ２に切り替えられる。これ以降においても、このような電圧Ｖｂの切り替えが繰り返される。
　電圧Ｖ２は、典型的には、画素電極１１と対向電極１２との間の電位差が０Ｖ以下となるような電圧である。以下、この電位差について、さらに説明する。上述のとおり、リセットトランジスタ２８をＯＮにすることにより、リセット電圧源３４から、リセット電圧線４４およびリセットトランジスタ２８を介して、電荷蓄積部４１にリセット電圧Ｖｒを供給できる。電荷蓄積部４１にリセット電圧Ｖｒを供給すると、画素電極１１の電圧も電圧Ｖｒにリセットされる。電圧Ｖ２を電圧Ｖｒと同じに設定することにより、画素電極１１の電圧が電圧Ｖｒにリセットされているときにおいて上記電位差を０Ｖにできる。上述のとおり、電圧Ｖｒは０Ｖであってもよい。
　光電変換層１５に印加されるバイアス電圧が０Ｖとなる状態において、光電変換層１５で発生した電荷はほとんど消失する。その理由は、光の照射によって生じた正および負の電荷のほとんどが速やかに再結合し、消滅してしまうためであると推測される。その一方で、高感度露光時に電荷蓄積部４１に蓄積された信号電荷は、画素のリセット動作が行われるまで失われることなく保持される。この信号電荷は、低感度露光状態および高感度露光状態の切り替えによって破棄されない。その結果、高感度露光期間と低感度露光期間とが繰り返されたとしても、各高感度露光時に蓄積された信号電荷は積分される。高感度露光時は、上記の例では、バイアス電圧が１０Ｖのときである。なお、低感度露光時に光電変換層１５に正のバイアス電圧が印加される場合は、低感度露光時にも信号電荷が蓄積される。このような場合には、高感度露光時に加え、低感度露光時に蓄積された信号電荷も積分される。
　（露光制御例）
　次に輝度が周期的に変化する被写体、例えば一定の周期で点滅するＬＥＤを撮像した場合における撮像装置１００による露光制御例を説明する。なお、撮像装置１００による露光制御例は、撮像装置１００による撮像方法でもある。
　（参考例）
　本実施の形態に係る撮像装置１００による露光制御例を説明する前に、まず、参考例として、通常の撮像装置による露光制御例を説明する。
　図５は、参考例に係る撮像装置による露光制御例を示すタイミングチャートである。ここでは、２フレーム分の露光制御タイミングが示されている。チャート（ａ）の「ＶＤ」は、垂直同期信号を示す。チャート（ｂ）の「ＨＤ」は、水平同期信号を示す。チャート（ｃ）の「ＩＴＯ電圧」は、光電変換部の対向電極に印加される電圧の時間変化を示す。チャート（ｄ）の「読み出し走査」は、画素アレイＰＡの１以上の行の画素に対して信号読み出しおよびリセットが順次に行われる信号読み出し期間を示す。「ＳＩＧ　ＲＥＡＤ」と表記された区間が信号読み出し期間である。チャート（ｅ）の「ＬＥＤ光源出力」は、被写体であるＬＥＤの点滅状態を示す。ＨＩＧＨが点灯状態を示し、ＬＯＷが消灯状態を示す。
　図５では、光電変換部に印可されるバイアス電圧の周期が一定である。また、光電変換部に印可されるバイアス電圧の周期は、ＬＥＤが点滅する周期とわずかに異なっている。すなわち、チャート（ｃ）におけるＩＴＯ電圧の周期は、チャート（ｅ）におけるＬＥＤ光源の点滅の周期とわずかに異なっている。ここで、「バイアス電圧の周期」とは、連続する低感度露光期間と高感度露光期間との合計の長さであり、露光周期とも呼ぶ。バイアス電圧の周期とは、例えば、図５におけるＴ１およびＴ２のそれぞれを意味する。なお、バイアス電圧の周期は、低感度露光期間と高感度露光期間との順番が逆であってもよい。すなわち、バイアス電圧の周期は、連続する高感度露光期間と低感度露光期間との合計の長さであってもよい。
　図５に示す露光制御例では、高感度露光期間とＬＥＤが発光している期間とが重なる期間の長さは、時間の経過とともに徐々に変化する。さらに、この変化は複数のフレームに渡って周期的に繰り返される。高感度露光期間とＬＥＤが発光している期間とが重なる期間が長いフレームでは、被写体の輝度は高くなる。一方、高感度露光期間とＬＥＤが発光している期間とが重なる期間が短いフレームでは、被写体の輝度は低くなる。高感度露光期間とＬＥＤが発光している期間とが重なる期間の長さは周期的に変化するため、被写体の輝度が高いフレームと被写体の輝度が低いフレームとが周期的に繰り返される。このようにしてフリッカが発生する。
　本実施の形態に係る撮像装置１００は、以下の第１露光制御例～第６露光制御例で説明する露光制御によって、フリッカの発生を低減している。
　（第１露光制御例）
　図６は、実施形態に係る撮像装置１００による第１露光制御例を示すタイミングチャートである。ここでは、２フレーム分の露光制御タイミングが示されている。チャート（ａ）～（ｅ）は、図５と対応している。本露光制御例では、光電変換部１３に印可されるバイアス電圧の周期が１フレーム内で一定ではない。例えば、図６においてＴ１はＴ２と異なる。本露光制御例においては、１フレーム内において露光周期を変化させている。これにより、高感度露光期間とＬＥＤが発光している期間とが重なる期間の長さが周期的に変化する現象を低減できる。したがって、被写体の輝度が高いフレームと被写体の輝度が低いフレームとが周期的に繰り返される現象、すなわちフリッカが抑制される。
　なお、図６において、Ｔ１ａは、バイアス電圧の周期Ｔ１における高感度露光期間を示し、Ｔ２ａは、バイアス電圧の周期Ｔ２における高感度露光期間を示す。本露光制御例では、バイアス電圧の周期Ｔ１がバイアス電圧の周期Ｔ２と異なるだけでなく、バイアス電圧の周期Ｔ１における高感度露光期間Ｔ１ａがバイアス電圧の周期Ｔ２における高感度露光期間Ｔ２ａと異なる。
　図７は、実施形態に係る撮像装置１００による第１露光制御例を示す詳細なタイミングチャートである。図７では、図６におけるチャート（ｅ）を、画素アレイＰＡの各行における信号読み出し期間を模式的に示した図に置き換えている。チャート（ａ）～（ｄ）は、図６と同じである。チャート（ｅ）は、チャート（ｄ）をより詳しく表している。なお、以降の図８～図１２では、チャート（ａ）～（ｅ）は、図７と対応している。
　チャート（ｅ）では、Ｒ０行からＲ２９行までの画素アレイＰＡの各行の信号読み出し期間が示されている。各行の信号読み出し期間は、黒い四角で示されている。低感度露光期間にＲ０～Ｒ４行の信号読み出しおよびリセットが順に行われ、その後、６ＨＤ幅の高感度露光が行われる。次に低感度露光期間にＲ５～Ｒ９行の信号読み出しおよびリセットが順に行われ、その後、３ＨＤ幅の高感度露光が行われる。このように、信号読み出し走査後の高感度露光期間の長さを一定にしないことで、露光の周波数を分散させている。これにより、フリッカの発生を抑制している。なお、露光の周波数を分散させるとは、露光周期を分散させるとも言い換えられる。
　以上のように、本露光制御例では、電圧供給回路３２は、第１フレーム期間内において第１電圧と第２電圧とを交互に光電変換部１３に供給することにより、第１低感度露光期間、第１高感度露光期間、第２低感度露光期間、および第２高感度露光期間をこの順に連続して形成し、第１低感度露光期間と第１高感度露光期間との合計の長さ（図６および図７における「Ｔ１」）は、第２低感度露光期間と第２高感度露光期間との合計の長さ（図６および図７における「Ｔ２」）と異なる。これにより、１フレーム期間において、連続する低感度露光期間と高感度露光期間との合計の長さが変動するので、特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる。
　また、本露光制御例では、第１高感度露光期間の長さ（図６および図７では、「Ｔ１ａ」）は、第２高感度露光期間の長さ（図６および図７では、「Ｔ２ａ」）と異なる。このように、フレーム内において高感度露光期間の長さを変化させることにより、露光周期を変化させてもよい。さらにフレーム内において低感度露光期間の長さを一定にし、各低感度露光期間において同じ行数の画素の信号読み出しを行ってもよい。また、本露光制御例では、撮像装置１００は、光電変換部１３に接続されたゲートを含む信号検出トランジスタ２４を備え、信号検出トランジスタ２４は、光電変換部１３に第１電圧が供給されている期間においてゲートの電位に対応した信号を出力する。これにより、低感度露光期間において信号が読み出される。
　なお、本露光制御例では、画素アレイＰＡの６行ごとの同時露光を走査するローリングシャッタが行われたが、本露光制御は、このような行数およびローリングシャッタに限られない。例えば、画素アレイＰＡの全行に対して同時に露光を行うグローバルシャッタセンサにも適用できる。
　また、本露光制御例では、厳密には、「ＩＴＯ電圧」の立上り／立下りエッジと行信号読み出し期間（図面中の黒い四角）のタイミングとが重ならないようにしているが、重なっていてもよい。本実施の形態に係る撮像装置１００では、露光と信号読み出しとは独立しており、同時並行に行われても行われなくてもよい。
　また、ＬＥＤフリッカが発生しているかどうか判別するには、例えば、画面内の指定された領域の出力の平均値がフレーム間で変動しているか否かに基づいて判別してもよい。また、判別結果を光電変換部に印加するバイアス電圧の周期にフィードバックしてもよい。つまり、判別結果によって光電変換部に印加するバイアス電圧の周期をフレーム内で変化させ、フリッカを抑制してもよい。
　（第２露光制御例）
　図８は、実施形態に係る撮像装置１００による第２露光制御例を示す詳細なタイミングチャートである。ここでは、２フレーム分の行走査を含む露光制御タイミングが示されている。本露光制御例では、フレーム内ではバイアス電圧の周期を一定に保っているが、フレーム間でバイアス電圧の周期を変えている。ここでは、第２フレームにおけるバイアス電圧の周期「Ｔ＿Ｆ２」は、第１フレームにおけるバイアス電圧の周期「Ｔ＿Ｆ１」よりも小さくなっている。
　参考例に係る撮像装置では、フレーム内でのバイアス電圧の周期が一定であるため、特定の周波数で光源が発光した場合にフリッカの発生を抑制できない場合がある。しかし、フリッカの発生が検出されたときに、本露光制御例のように、次のフレームの露光周期を、光源の周波数から比較的大きく離れた露光周波数となる露光周期に変更することでフリッカの発生を抑制できる。
　また、本露光制御例では、フレームが異なると高感度露光期間の長さが異なる。そのため、Ｒ０～Ｒ５行に対する高感度露光期間の合計（すなわち、図中のＥＸＰ＿Ｒ０－Ｒ５における高感度露光期間の合計）、Ｒ６～Ｒ１１行に対する高感度露光期間の合計、Ｒ１２～Ｒ１７行に対する高感度露光期間の合計、Ｒ１８～Ｒ２３行に対する高感度露光期間の合計、および、Ｒ２４～Ｒ２９に対する高感度露光期間の合計（すなわち、図中のＥＸＰ＿Ｒ２４－Ｒ２９における高感度露光期間の合計）のそれぞれの長さが異なってしまう。そのため、それぞれの行で読み出した信号を増幅する際のゲインを変えることで、フレーム全体の出力値を揃える処理を行ってもよい。もしくは、露光周波数の切り替えを行ったフレームを、無効フレームとしてマスク処理を行ってもよい。つまり、露光周波数の切り替えを行ってから各行の高感度露光期間の合計が同一になるまでの切り替え期間中のフレームについては、画像を出力しない処理をしてもよい。
　以上のように、本露光制御例では、電圧供給回路３２は、第１フレーム期間内において第１電圧と第２電圧とを交互に光電変換部１３に供給することにより、第１低感度露光期間および第１高感度露光期間をこの順に連続して形成し、第１フレーム期間と異なる第２フレーム期間において第１電圧と第２電圧とを交互に光電変換部１３に供給することにより、第２低感度露光期間および第２高感度露光期間をこの順に連続して形成し、第１低感度露光期間と第１高感度露光期間との合計の長さ（「Ｔ＿Ｆ１」）は、第２低感度露光期間と第２高感度露光期間との合計の長さ（「Ｔ＿Ｆ２」）と異なる。これにより、異なるフレーム間で、低感度露光期間と高感度露光期間との合計の長さを変えることにより、特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる。
　また、本露光制御例において、第１高感度露光期間の長さは、第２高感度露光期間の長さと異なる。このように、フレーム間で高感度露光期間の長さを変化させることにより露光周期を変化させてもよい。さらに、フレーム間で低感度露光期間の長さを一定にし、各低感度露光期間において同じ行数の画素の信号読み出しを行ってもよい。
　（第３露光制御例）
　図９は、実施形態に係る撮像装置１００による第３露光制御例を示す詳細なタイミングチャートである。ここでは、２フレーム分の行走査を含む露光制御タイミングが示されている。本露光制御例では、高感度露光期間の長さをフレーム内およびフレーム間で変えている。なお、低感度露光期間については、フレーム内およびフレーム間で一定にしている。
　このような露光制御であっても、連続する低感度露光期間と高感度露光期間との合計の長さがフレーム内およびフレーム間で変わるので、特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる。
　なお、この場合でも、第２露光制御例と同様に、Ｒ０～Ｒ５行に対する高感度露光期間の長さの合計、Ｒ６～Ｒ１１行に対する高感度露光期間の長さの合計、Ｒ１２～Ｒ１７行に対する高感度露光期間の長さの合計、Ｒ１８～Ｒ２３行に対する高感度露光期間の合計、および、Ｒ２４～Ｒ２９に対する高感度露光期間の合計が異なってしまう。そのため、それぞれの行で読み出した信号を増幅する際のゲインを変えることで、フレーム全体の出力値を揃える処理を行ってもよい。
　（第４露光制御例）
　図１０は、実施形態に係る撮像装置１００による第４露光制御例を示す詳細なタイミングチャートである。ここでは、２フレーム分の行走査を含む露光制御タイミングが示されている。本露光制御例では、フレーム内で、低感度露光期間の長さおよび高感度露光期間の長さの両方を変えることで、露光周波数（あるいは、露光周期）をフレーム内で変えている。また、１つの低感度露光期間において信号読み出しを行う行数は、低感度露光期間のそれぞれの長さに応じて増減している。なお、フレーム間では、同じ露光制御を繰り返している。
　このような露光制御であっても、フレーム内で、連続する低感度露光期間と高感度露光期間との合計の長さが変わるので、特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる。
　（第５露光制御例）
　図１１は、実施形態に係る撮像装置１００による第５露光制御例を示す詳細なタイミングチャートである。ここでは、２フレーム分の行走査を含む露光制御タイミングが示されている。本露光制御例では、低感度露光期間の長さを変えることで、露光周波数（あるいは、露光周期）をフレーム内で変えている。また本露光制御例では、高感度露光期間において信号の読み出しを行っている。なお、フレーム間では、同じ露光制御を繰り返している。
　以上のように、電圧供給回路３２は、第１フレーム期間内において第１電圧と第２電圧とを交互に光電変換部１３に供給することにより、第１低感度露光期間、第１高感度露光期間、第２低感度露光期間、および第２高感度露光期間をこの順に連続して形成し、第１低感度露光期間と第１高感度露光期間との合計の長さ（図１１における「Ｔ１」）は、第２低感度露光期間と第２高感度露光期間との合計の長さ（図１１における「Ｔ２」）と異なる。これにより、１フレーム期間において、連続する低感度露光期間と高感度露光期間との合計の長さが変動するので、特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる。また、本露光制御例では、２つの低感度露光期間の長さが異なる。すなわち、第１低感度露光期間の長さは、第２低感度露光期間の長さと異なる。このように、フレーム内において低感度露光期間の長さを変化させることにより、露光周期を変化させてもよい。さらにフレーム内において高感度露光期間の長さを一定にし、各高感度露光期間において同じ行数の画素の信号読み出しを行ってもよい。
　また、本露光制御例では、撮像装置１００は、光電変換部１３に接続されたゲートを含む信号検出トランジスタ２４を備え、信号検出トランジスタ２４は、光電変換部１３に第２電圧が供給されている期間においてゲートの電位に対応した信号を出力する。これにより、高感度露光期間において信号が読み出される。
　（第６露光制御例）
　図１２は、実施形態に係る撮像装置１００による第６露光制御例を示す詳細なタイミングチャートである。ここでは、２フレーム分の行走査を含む露光制御タイミングが示されている。本露光制御例では、高感度露光期間の長さを一定にし、低感度露光期間の長さを変えることで、露光周波数（あるいは、露光周期）をフレーム内で変えている。また本露光制御例では、低感度露光期間のそれぞれにおいて、同じ行数の信号読み出しを周期的に行っている。なお、フレーム間では、同じ露光制御を繰り返している。
　このような露光制御であっても、フレーム内で、露光のタイミングが変わるので、特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる。
　また、本露光制御例では、光電変換部１３は、行列状に配列された複数の光電変換部の一つであり、複数の光電変換部１３に対応する複数の信号検出トランジスタ２４は、光電変換部１３に第１電圧または第２電圧が供給されている期間のそれぞれにおいて複数の行に対応する信号を行単位で順次に出力し、複数の信号検出トランジスタ２４は、複数の行に対応する信号を周期的に出力する、これにより、一定行数の光電変換部１３について信号を読み出すことが一定周期で繰り返される。
　以上、本開示の撮像装置および撮像方法について、実施の形態および複数の露光制御例に基づいて説明したが、本開示は、これらの実施の形態および複数の露光制御例に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態および複数の露光制御例に施したものや、実施の形態および複数の露光制御例における一部の構成要素またはタイミングを組み合わせて構築される別の形態も、本開示の範囲内に含まれる。
　たとえば、第１露光制御例～第６露光制御例の全体または一部を、任意に組み合わせて得られる露光制御を行ってもよい。
　また、第１露光制御例～第６露光制御例で示される露光制御の全てまたは一部を撮像装置１００に実装してもよい。複数の露光制御を撮像装置１００に実装した場合には、ユーザからの指示または設定によって、それらの露光制御から選択された一つを実行してもよい。
　本開示による撮像装置は、特定の周波数で点滅する光源下においても、フリッカの発生が低減された画像を得ることができる、デジタルスチルカメラ、医療用カメラ、監視用カメラ、車載用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラなど、様々なカメラシステムおよびセンサシステムに適用できる。
１０　単位画素
１１　画素電極
１２　対向電極
１３　光電変換部
１４　信号検出回路
１５　光電変換層
１７　シールド電極
２０　半導体基板
２０ｔ　素子分離領域
２４ｄ、２４ｓ、２６ｓ、２８ｄ、２８ｓ　不純物領域
２４　信号検出トランジスタ
２６　アドレストランジスタ
２８　リセットトランジスタ
２４ｇ、２６ｇ、２８ｇ　ゲート電極
３２、３５　電圧供給回路
３４　リセット電圧源
３６　垂直走査回路
３７　カラム信号処理回路
３８　水平信号読み出し回路
３９　画素駆動信号生成回路
４０　電源線
４１　電荷蓄積部
４２、４５　感度制御線
４４　リセット電圧線
４６　アドレス制御線
４７　垂直信号線
４８　リセット制御線
４９　水平共通信号線
５０　層間絶縁層
５２、５４、５５　プラグ
５３　配線
５６　配線層
１００　撮像装置
ＰＡ　画素アレイ

Claims (12)

  1. 　印加される電圧の大きさによって感度が変化する光電変換部と、
    　第１電圧および前記第１電圧と異なる第２電圧を交互に前記光電変換部に供給する電圧供給回路と、
    を備え、
    　第１フレーム期間において、前記第１電圧から前記第２電圧に切り替わる第１時点から、前記第１時点の次に前記第１電圧から前記第２電圧に切り替わる第２時点までの第１期間の長さは、前記第２時点から、前記第２時点の次に前記第１電圧から前記第２電圧に切り替わる第３時点までの第２期間の長さと異なる、
    　撮像装置。
  2. 　印加される電圧の大きさによって感度が変化する光電変換部と、
    　第１電圧および前記第１電圧と異なる第２電圧を交互に前記光電変換部に供給する電圧供給回路と、
    を備え、
    　前記電圧供給回路は、第１フレーム期間および前記第１フレーム期間と異なる第２フレーム期間のそれぞれにおいて、前記第１電圧および前記第２電圧を周期的に供給し、
    　前記第１フレーム期間における電圧変化の周期は、前記第２フレーム期間における電圧変化の周期と異なる、
    　撮像装置。
  3. 　前記第１時点から、前記第1時点の次に前記第２電圧から前記第１電圧に切り替わる第４時点までの第３期間の長さは、前記第２時点から、前記第２時点の次に前記第２電圧から前記第１電圧に切り替わる第５時点までの第４期間の長さと異なる、
    　請求項１に記載の撮像装置。
  4. 　前記第１時点の次に前記第２電圧から前記第１電圧に切り替わる第４時点から前記第２時点までの第５期間の長さは、前記第２時点の次に前記第２電圧から前記第１電圧に切り替わる第５時点から前記第３時点までの第６期間の長さと異なる、
    　請求項１に記載の撮像装置。
  5. 　前記第１電圧が印加された時の前記光電変換部の感度は、前記第２電圧が印加された時の前記光電変換部の感度よりも高い、
    請求項1から４のいずれか１項に記載の撮像装置。
  6. 　前記第１電圧が印加された時の前記光電変換部の感度は、前記第２電圧が印加された時の前記光電変換部の感度よりも低い、
    請求項1から４のいずれか１項に記載の撮像装置。
  7. 　前記光電変換部に接続されたゲートを含む信号検出トランジスタをさらに備え、
    　前記信号検出トランジスタは、前記光電変換部に前記第１電圧が供給されている期間において前記ゲートの電位に対応した信号を出力する、
    　請求項１から６のいずれか一項に記載の撮像装置。
  8. 　前記光電変換部に接続されたゲートを含む信号検出トランジスタをさらに備え、
    　前記信号検出トランジスタは、前記光電変換部に前記第２電圧が供給されている期間において前記ゲートの電位に対応した信号を出力する、
    　請求項１から６のいずれか一項に記載の撮像装置。
  9. 　前記光電変換部は、行列状に配列された複数の光電変換部の一つであり、
    　前記複数の光電変換部に対応する複数の信号検出トランジスタは、前記期間のそれぞれにおいて複数の行に対応する前記信号を行単位で順次に出力し、
    　前記複数の信号検出トランジスタは、前記複数の行に対応する前記信号を周期的に出力する、
    　請求項７または８に記載の撮像装置。
  10. 　前記光電変換部は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に挟まれた光電変換層とを含み、
    　前記電圧供給回路は、前記第１電圧および前記第２電圧を交互に前記光電変換部の前記第１電極に供給する、
    　請求項１から９のいずれか一項に記載の撮像装置。
  11. 　印加される電圧の大きさによって感度が変化する光電変換部を用いた撮像方法であって、
    　第１電圧と前記第１電圧と異なる第２電圧とを交互に前記光電変換部に供給し、
    　第１フレーム期間において、前記第１電圧から前記第２電圧に切り替わる第１時点から、前記第１時点の次に前記第１電圧から前記第２電圧に切り替わる第２時点までの第１期間の長さは、前記第２時点から、前記第２時点の次に前記第１電圧から前記第２電圧に切り替わる第３時点までの第２期間の長さと異なる、
    　撮像方法。
  12. 　印加される電圧の大きさによって感度が変化する光電変換部を用いた撮像方法であって、
    　第１フレーム期間および前記第１フレーム期間と異なる第２フレーム期間のそれぞれにおいて、前記第１電圧および前記第２電圧を周期的に前記光電変換部に供給し、
    　前記第１フレーム期間における電圧変化の周期は、前記第２フレーム期間における電圧変化の周期と異なる、
    　撮像方法。
PCT/JP2021/007185 2020-03-31 2021-02-25 撮像装置および撮像方法 WO2021199807A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022511664A JPWO2021199807A1 (ja) 2020-03-31 2021-02-25
US17/930,598 US20230007195A1 (en) 2020-03-31 2022-09-08 Imaging device and imaging method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-063063 2020-03-31
JP2020063063 2020-03-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/930,598 Continuation US20230007195A1 (en) 2020-03-31 2022-09-08 Imaging device and imaging method

Publications (1)

Publication Number Publication Date
WO2021199807A1 true WO2021199807A1 (ja) 2021-10-07

Family

ID=77930304

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/007185 WO2021199807A1 (ja) 2020-03-31 2021-02-25 撮像装置および撮像方法

Country Status (3)

Country Link
US (1) US20230007195A1 (ja)
JP (1) JPWO2021199807A1 (ja)
WO (1) WO2021199807A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018105474A1 (ja) * 2016-12-08 2018-06-14 パナソニックＩｐマネジメント株式会社 固体撮像装置および撮像装置
JP2019140676A (ja) * 2018-02-09 2019-08-22 パナソニックＩｐマネジメント株式会社 カメラシステム、及び車両走行制御システム
WO2020054373A1 (ja) * 2018-09-14 2020-03-19 パナソニックＩｐマネジメント株式会社 撮像装置および撮像方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018105474A1 (ja) * 2016-12-08 2018-06-14 パナソニックＩｐマネジメント株式会社 固体撮像装置および撮像装置
JP2019140676A (ja) * 2018-02-09 2019-08-22 パナソニックＩｐマネジメント株式会社 カメラシステム、及び車両走行制御システム
WO2020054373A1 (ja) * 2018-09-14 2020-03-19 パナソニックＩｐマネジメント株式会社 撮像装置および撮像方法

Also Published As

Publication number Publication date
JPWO2021199807A1 (ja) 2021-10-07
US20230007195A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
JP7178644B2 (ja) 撮像装置および画像取得装置
KR101162555B1 (ko) 고체 촬상 소자 및 그 제어 방법
CN108878462B (zh) 摄像装置及照相机系统
US20160035780A1 (en) Solid-state image sensing element and imaging system
US9094624B2 (en) Solid-state imaging apparatus and camera
KR20150002593A (ko) 고체 촬상 장치 및 전자 기기
US9608025B2 (en) Imaging apparatus and imaging system
TWI709235B (zh) 固體攝像元件、其製造方法及電子機器
TW201316503A (zh) 固體攝像元件及電子機器
JPWO2017043343A1 (ja) 固体撮像装置および電子機器
US20160286149A1 (en) Image capturing apparatus and image capturing system
JP2018125839A (ja) 撮像装置の制御方法及び撮像装置
JP2024040460A (ja) 撮像装置
TW201041128A (en) Solid-state imaging device, method for manufacturing the same, method for driving the same, and electronic apparatus
US20230276142A1 (en) Imaging device and image processing method
TW201448599A (zh) 固態攝影元件以及攝影裝置
JP7357297B2 (ja) 撮像装置および撮像方法
WO2021199807A1 (ja) 撮像装置および撮像方法
US20210258520A1 (en) Imaging device
JP2011055345A (ja) 撮像装置
JP2006210680A (ja) 固体撮像素子
JP2018137738A (ja) 撮像装置および撮像モジュール
WO2023079795A1 (ja) 撮像装置
JP5299496B2 (ja) 固体撮像素子及びカメラ装置
JPH0574230B2 (ja)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21780435

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022511664

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21780435

Country of ref document: EP

Kind code of ref document: A1