WO2020218046A1

WO2020218046A1 - 撮像素子

Info

Publication number: WO2020218046A1
Application number: PCT/JP2020/016233
Authority: WO
Inventors: 浩章飯島
Original assignee: パナソニックＩｐマネジメント株式会社
Priority date: 2019-04-26
Filing date: 2020-04-13
Publication date: 2020-10-29
Also published as: JPWO2020218046A1; US20220028918A1; CN113474894A

Abstract

本開示の一態様に係る撮像素子は、半導体基板と、第１画素と、第１画素と隣接する複数の第２画素と、を備えている。第１画素及び複数の第２画素のそれぞれは、第１光電変換層と、第１画素電極と、半導体基板と第１画素電極とを電気的に接続する第１プラグと、第２光電変換層と、第２画素電極と、半導体基板と第２画素電極とを電気的に接続する第２プラグと、を含む。半導体基板の法線方向から撮像素子を見たとき、第１画素の第１プラグと複数の第２画素のそれぞれの第１プラグとの距離は、第１画素の第１プラグと複数の第２画素のそれぞれの第２プラグとの距離よりも短い。

Description

撮像素子

　本開示は、撮像素子に関する。

　光電変換を利用した撮像素子が広く用いられている。撮像素子は、典型的には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色に対応する波長域に感度を持つ。Ｒ成分の信号、Ｇ成分の信号及びＢ成分の信号のそれぞれが撮像素子から取り出される。セキュリティカメラ及び車載カメラには、近赤外光の波長域に感度を持つ撮像素子が用いられる場合もある。

　近年、撮像素子の画素の高密度化に伴って画素のサイズが縮小する傾向にあり、フォトダイオードなどの光電変換部の面積も縮小しつつある。

　特許文献２は、複数の光電変換膜を有する撮像素子を開示している。

特開２０１１－２３８７８１号公報特開２００５－２６８４７１号公報

　撮像素子の１つの課題は、画質を向上させることである。

　本開示の一態様に係る撮像素子は、
　半導体基板と、
　第１画素と、
　前記第１画素と隣接する複数の第２画素と、
　を備える。
　前記第１画素及び前記複数の第２画素のそれぞれは、
　第１の波長域に含まれる波長を有する光を第１電荷に変換する第１光電変換層と、
　前記第１電荷を収集する第１画素電極と、
　前記半導体基板と前記第１画素電極とを電気的に接続する第１プラグと、
　前記半導体基板の法線方向において、前記第１光電変換層の上方、又は、前記第１光電変換層と前記半導体基板との間に配置され、第２の波長域に含まれる波長を有する光を第２電荷に変換する第２光電変換層と、
　前記第２電荷を収集する第２画素電極と、
　前記半導体基板と前記第２画素電極とを電気的に接続する第２プラグと、
　を含む。
　前記半導体基板の前記法線方向から見たとき、前記第１画素の前記第１プラグと前記複数の第２画素のそれぞれの前記第１プラグとの距離は、前記第１画素の前記第１プラグと前記複数の画素のそれぞれの前記第２プラグとの距離よりも短い。

　本開示の技術によれば、画質を向上させることができる。

図１は、本開示の第１実施形態に係る撮像装置の構成図である。図２は、図１に示す撮像素子の断面図である。図３Ａは、第１実施形態に係る撮像素子を半導体基板の法線方向から見たときの画素電極及びプラグの配置を示す図である。図３Ｂは、画素電極及びプラグの別の配置を示す図である。図３Ｃは、画素電極及びプラグのさらに別の配置を示す図である。図４Ａは、画素電極の他の形状を示す図である。図４Ｂは、画素が図４Ａに示す画素電極を有するときのプラグの配置を示す図である。図５は、本開示の第２実施形態に係る撮像素子の断面図である。図６は、第２実施形態に係る撮像素子を半導体基板の法線方向から見たときの画素電極及びプラグの配置を示す図である。図７は、第１画素電極の平面図である。図８は、本開示の第３実施形態に係る撮像素子の断面図である。図９は、第３実施形態に係る撮像素子を半導体基板の法線方向から見たときの画素電極及びプラグの配置を示す図である。図１０は、第２画素電極の平面図である。図１１は、第２画素電極、第１画素電極及び第１プラグの他の位置関係を示す平面図である。図１２Ａは、２層構造を有する撮像素子の画素の別の構造を示す図である。図１２Ｂは、画素が図１２Ａに示す構造を有するときのプラグの配置を示す図である。図１３Ａは、２層構造を有する撮像素子の画素のさらに別の構造を示す図である。図１３Ｂは、画素が図１３Ａに示す構造を有するときのプラグの配置を示す図である。図１４Ａは、本開示の第４実施形態に係る撮像素子の断面図である。図１４Ｂは、第４実施形態に係る撮像素子を半導体基板の法線方向から見たときの画素電極、プラグ及びフォトダイオードの配置を示す図である。図１５Ａは、本開示の第５実施形態に係る撮像素子の構成図である。図１５Ｂは、画素が図１５Ａに示す構造を有するときのプラグの配置を示す図である。図１６は、本開示の第６実施形態に係る撮像素子の断面図である。図１７は、第６実施形態に係る撮像素子を半導体基板の法線方向から見たときの画素電極及びプラグの配置を示す図である。図１８は、第６実施形態に係る撮像素子にベイヤー配列を適用したときの画素電極及びプラグの配置を示す図である。図１９は、本開示の第７実施形態に係る撮像素子の断面図である。

　（本開示の基礎となった知見）
　撮像素子は、例えば、特許文献１に開示されているように、半導体基板及びその上方に配置された光電変換膜を有する。近年、画素の更なる高密度化を図るべく、複数の光電変換膜の積層構造を有する撮像素子が提案されている（特許文献２）。

　本発明者らは、撮像素子の画質の向上を阻む原因について、検討を行った。その結果、次の問題があることを突き止めた。

　撮像素子は、画素電極と半導体基板とを接続するプラグを有する。画素の高密度化に伴って、プラグ間のクロストークが顕在化する。プラグ間のクロストークは、得るべき画像における混色を生じさせる。例えば、ＲとＧ、ＧとＢ、ＢとＲのように、異なる色に対応するプラグ間でクロストークが起きると、被写体と得られた画像との間の色の違いが顕著となる。プラグ間のクロストークを抑制することは、画質の向上にとって有益である。

　プラグ間のクロストークは、特許文献２に開示された構造を有する撮像素子において顕在化すると予測される。

　本開示は、プラグ間のクロストークを抑制するための技術を提供する。

　（本開示に係る一態様の概要）
　本開示の第１態様に係る撮像素子は、
　半導体基板と、
　第１画素と、
　前記第１画素と隣接する複数の第２画素と、
　を備える。
　前記第１画素及び前記複数の第２画素のそれぞれは、
　第１の波長域に含まれる波長を有する光を第１電荷に変換する第１光電変換層と、
　前記第１電荷を収集する第１画素電極と、
　前記半導体基板と前記第１画素電極とを電気的に接続する第１プラグと、
　前記半導体基板の法線方向において、前記第１光電変換層の上方、又は、前記第１光電変換層と前記半導体基板との間に配置され、第２の波長域に含まれる波長を有する光を第２電荷に変換する第２光電変換層と、
　前記第２電荷を収集する第２画素電極と、
　前記半導体基板と前記第２画素電極とを電気的に接続する第２プラグと、
　を含む。
　前記半導体基板の前記法線方向から見たとき、前記第１画素の前記第１プラグと前記複数の第２画素のそれぞれの前記第１プラグとの距離は、前記第１画素の前記第１プラグと前記複数の画素のそれぞれの前記第２プラグとの距離よりも短い。

　このような構成によれば、異なる色に対応するプラグ間のクロストークを抑制することができる。これにより、画素間の混色を抑制することができる。

　前記複数の第２画素は、
　　第１方向において前記第１画素に隣接する画素、
　　前記第１方向と反対の方向において前記第１画素に隣接する画素、
　　前記第１方向に垂直な第２方向において前記第１画素に隣接する画素、
　　前記第２方向と反対の方向において前記第１画素に隣接する画素、
　　前記第１方向と前記第２方向との間の第３方向において前記第１画素に隣接する画素、
　　前記第３方向と反対の方向において前記第１画素に隣接する画素、
　　前記第３方向に垂直な第４方向において前記第１画素に隣接する画素、及び
　　前記第４方向と反対の方向において前記第１画素に隣接する画素、を含んでいてもよい。

　本開示の第２態様において、例えば、第１態様に係る撮像素子では、前記半導体基板の前記法線方向において、前記第２光電変換層が前記第１光電変換層の上方に配置されていてもよい。このような構成によれば、第１プラグを第２プラグよりも短くすることができるため、第１プラグと第２プラグとの間のクロストークを抑制しながら、第１プラグ間のクロストークを抑制することができる。

　本開示の第３態様において、例えば、第２態様に係る撮像素子では、前記第１の波長域が近赤外光の波長域であってもよく、前記第２の波長域が可視光の波長域であってもよい。このような構成によれば、可視光の情報と近赤外光の情報とが混ざることを抑制できる。

　本開示の第４態様において、例えば、第１態様に係る撮像素子では、前記半導体基板の前記法線方向において、前記第１光電変換層と前記半導体基板との間に前記第２光電変換層が配置されていてもよい。このような構成によれば、第２プラグを第１プラグよりも短くすることができるため、第１プラグと第２プラグとの間のクロストークを抑制しながら、第２プラグ間のクロストークを抑制できる。

　本開示の第５態様において、例えば、第４態様に係る撮像素子では、前記第１の波長域が可視光の波長域であってもよく、前記第２の波長域が近赤外光の波長域であってもよい。このような構成によれば、可視光の情報と近赤外光の情報とが混ざることを抑制できる。

　本開示の第６態様において、例えば、第４又は第５態様に係る撮像素子では、前記半導体基板の前記法線方向から見たとき、前記第１プラグは、前記第２画素電極と重ならなくてもよい。このような構成によれば、第２光電変換層の厚さのバラつき、第２光電変換層の表面粗さなどが低減されうる。

　本開示の第７態様において、例えば、第４から第６態様のいずれか１つに係る撮像素子では、前記半導体基板の前記法線方向から見たとき、前記第２画素電極の面積は、前記第１画素電極の面積の４倍よりも小さくてもよい。このような構成によれば、第１プラグを避けて第２画素電極を形成できる。

　本開示の第８態様において、例えば、第１態様に係る撮像素子では、前記第１の波長域は、赤色の光の波長域及び青色の光の波長域を含んでもよく、前記第２の波長域は、緑色の光の波長域を含んでもよく、前記第１光電変換層は、前記赤色の光の波長域及び前記青色の光の波長域に感度を有していてもよく、前記第２光電変換層は、前記緑色の光の波長域に感度を有していてもよい。このような構成によれば、多層構造による利益を確保しつつ、視感度の高い緑のサブ画素の面積を増やすことができる。

　本開示の第９態様において、例えば、第８態様に係る撮像素子は、前記赤色の波長域の光をカットするカラーフィルタと、前記青色の波長域の光をカットするカラーフィルタと、をさらに備えていてもよい。このような構成によれば、多層構造による利益を確保しつつ、青色の光の波長域、赤色の光の波長域及び緑色の光の波長域の感度を撮像素子に付与することができる。これにより、フルカラーの画像を取得することが可能である。

　本開示の第１０態様において、例えば、第１態様に係る撮像素子では、前記第１画素及び前記複数の第２画素のそれぞれは、第３の波長域に含まれる波長を有する光を第３電荷に変換する第３光電変換層と、前記第３電荷を収集する第３画素電極と、前記半導体基板と前記第３画素電極のそれぞれとを電気的に接続する第３プラグと、をさらに含んでいてもよく、前記半導体基板の前記法線方向から見たとき、前記第１画素の前記第１プラグと前記複数の第２画素のそれぞれの前記第１プラグとの距離は、前記第１画素の前記第１プラグと複数の第２画素のそれぞれの前記第３プラグとの距離よりも短くてもよい。このような構成によれば、色分離性を高めることができる。

　本開示の第１１態様に係る撮像素子は、
　半導体基板と、
　互いに隣接する２つの第１画素と、
　前記２つの第１画素の各々と隣接する第２画素と、
　を備え、
　前記２つの第１画素の各々は、
　　　第１の波長域に含まれる波長を有する光を第１電荷に変換する第１光電変換層と、
　　前記第１電荷を収集する第１画素電極と、
　　前記半導体基板と前記第１画素電極とを電気的に接続する第１プラグと、を含み、
　前記第２画素は、
　　　第２の波長域に含まれる波長を有する光を第２電荷に変換する第２光電変換層と、
　　前記第２電荷を収集する第２画素電極と、
　　前記半導体基板と前記第２画素電極とを電気的に接続する第２プラグと、を含み、
　前記半導体基板の法線方向から見たとき、前記２つの第１画素における前記第１プラグ間の距離は、前記２つの第１画素の一方の前記第１プラグと前記第２画素の前記第２プラグとの距離よりも短い。

　このような構成によれば、異なる色に対応するプラグ間のクロストークを抑制することができる。これにより、画素間の混色が抑制されうる。

　本開示の第１２態様において、例えば、第１１態様に係る撮像素子は、前記２つの第１画素の各々と隣接する第３画素をさらに備えていてもよく、前記第３画素は、第３の波長域に含まれる波長を有する光を第３電荷に変換する第３光電変換層と、前記第３電荷を収集する第３画素電極と、前記半導体基板と前記第３画素電極とを電気的に接続する第３プラグと、を含んでいてもよく、前記半導体基板の前記法線方向から見たとき、前記２つの第１画素における前記第１プラグ間の距離は、前記２つの第１画素の一方の前記第１プラグと前記第３画素の前記第３プラグとの距離よりも短くてもよい。このような構成によれば、第１画素の第１プラグと第３画素の第３プラグとの間のクロストークが抑制される。

　本開示の第１３態様において、例えば、第１２態様に係る撮像素子では、前記２つの第１画素、前記第２画素及び前記第３画素がベイヤー配列で並べられていてもよい。第１３態様の撮像素子は、フルカラー画像を取得できる。

　本開示の第１４態様において、例えば、第１１から第１３態様のいずれか１つに係る撮像素子では、前記第１の波長域は緑色の光の波長域であってもよい。

　本開示の第１５態様に係る撮像素子は、
　半導体基板と、
　少なくとも１つの光電変換層と、
　前記少なくとも１つの光電変換層に電気的に接続され、第１の波長域の光に対応する電荷を収集する第１画素電極と、
　前記半導体基板と前記第１画素電極とを電気的に接続する第１プラグと、
　前記少なくとも１つの光電変換層に電気的に接続され、第２の波長域の光に対応する電荷を収集する第２画素電極と、
　前記半導体基板と前記第２画素電極とを電気的に接続する第２プラグと、
　前記少なくとも１つの光電変換層に電気的に接続され、第１の波長域の光に対応する電荷を収集する第３画素電極と、
　前記半導体基板と前記第３画素電極とを電気的に接続する第３プラグと、
　を備え、
　前記半導体基板の法線方向からみたとき、前記第１プラグと前記第３プラグとの距離は、前記第１プラグと前記第２プラグとの距離よりも短い。

　本開示の第１６態様において、例えば、第１から第１５態様のいずれか１つに係る撮像素子では、前記第１画素電極は、前記第１電荷を前記第１光電変換層に蓄積させる第１蓄積電極と、前記第１プラグを介し、前記半導体基板と電気的に接続された第１読み出し電極とを含んでいてもよく、前記第２画素電極は、前記第２電荷を前記第２光電変換層に蓄積させる第２蓄積電極と、前記第２プラグを介し、前記半導体基板と電気的に接続された第２読み出し電極とを含んでいてもよい。

　本開示の第１７態様に係る撮像素子は、
　半導体基板と、
　複数の画素と、
　を備えた撮像素子であって、
　前記複数の画素のそれぞれは、
　第１光電変換層と、
　前記第１光電変換層で生成された、第１の波長域の光に対応する電荷を収集する第１画素電極と、
　前記半導体基板と前記第１画素電極とを電気的に接続する第１プラグと、
　前記半導体基板の法線方向において、前記第１光電変換層の上方、又は、前記第１光電変換層と前記半導体基板との間に配置された第２光電変換層と、
　前記第２光電変換層で生成された、第２の波長域の光に対応する電荷を収集する第２画素電極と、
　前記半導体基板と前記第２画素電極とを電気的に接続する第２プラグと、
　を有し、
　前記半導体基板の前記法線方向から前記撮像素子を見たとき、隣接する前記画素において、前記第１プラグ間の距離は、前記第１プラグと前記第２プラグとの距離よりも短い。

　本開示の第１８態様に係る撮像素子は、
　半導体基板と、
　複数の画素と、
　を備えた撮像素子であって、
　前記複数の画素は、複数の第１画素及び複数の第２画素を有し、
　前記複数の第１画素のそれぞれは、第１光電変換層と、前記第１光電変換層で生成された、第１の波長域の光に対応する電荷を収集する第１画素電極と、前記半導体基板と前記第１画素電極とを電気的に接続する第１プラグと、を有し、
　前記複数の第２画素のそれぞれは、第２光電変換層と、前記第２光電変換層で生成された、第２の波長域の光に対応する電荷を収集する第２画素電極と、前記半導体基板と前記第２画素電極とを電気的に接続する第２プラグと、を有し、
　前記半導体基板の法線方向から見たとき、隣接する前記画素において、前記第１プラグ間の距離は、前記第１プラグと前記第２プラグとの距離よりも短い。

　以下、本開示の実施形態について、図面を参照しながら説明する。本開示は、以下の実施形態に限定されない。

　（第１実施形態）
　図１は、本開示の第１実施形態に係る撮像装置１００Ａの構成を示している。撮像装置１００Ａは、撮像素子１００を備えている。撮像素子１００は、半導体基板１及び複数の画素１０を備えている。複数の画素１０は、半導体基板１の上に設けられている。各画素１０は、半導体基板１によって支持されている。画素１０の一部が半導体基板１によって構成されていてもよい。

　半導体基板１は、各種の電子回路を含む回路基板でありうる。半導体基板１は、例えば、Ｓｉ基板によって構成されている。

　各画素１０は、光電変換部１２を含む。光電変換部１２は、光の入射を受けて正の電荷及び負の電荷、典型的には、正孔－電子対を発生させる。光電変換部１２は、半導体基板１の上方に配置された少なくとも１つの光電変換層を含む。図１では、各画素１０の光電変換部１２が空間的に互いに分離されて示されている。ただし、これは説明の便宜に過ぎない。複数の画素１０の光電変換部１２は、互いに間隔を空けずに半導体基板１の上に連続的に配置されうる。換言すると、隣接する画素間において、光電変換部１２は互いに電気的に接続されうる。

　図１において、画素１０は、ｍ行ｎ列の複数の行及び複数の列に並べられている。ｍ及びｎは、互いに独立して、１以上の整数を表す。画素１０は、半導体基板１に例えば２次元に並べられることによって、撮像領域を形成する。撮像装置１００Ａを平面視したとき、撮像素子１００は、光電変換層が存在する領域として規定されうる。

　ｍ行ｎ列に並べられた画素において、ｘ行ｙ列に存在する画素を（ｘ，ｙ）と表すと、（ｘ，ｙ）に隣接する画素は、（ｘ－１，ｙ－１）、（ｘ，ｙ－１）、（ｘ＋１，ｙ－１）、（ｘ－１，ｙ）、（ｘ＋１，ｙ）、（ｘ－１，ｙ＋１）、（ｘ，ｙ＋１）、（ｘ＋１，ｙ＋１）で表される。ここで、ｘはｍ以下の自然数であり、ｙはｎ以下の自然数を表す。

　画素１０の数及び配置は、特に限定されない。図１では、各画素１０の中心が正方格子の格子点上に位置している。各画素１０の中心が、三角格子、六角格子などの格子点上に位置するように、複数の画素１０が配置されていてもよい。画素１０を１次元に並べることによって、撮像素子１００をラインセンサとして使用しうる。

　撮像装置１００Ａは、半導体基板１に形成された周辺回路を有する。

　周辺回路は、垂直走査回路５２及び水平信号読み出し回路５４を含む。周辺回路は、付加的に、制御回路５６及び電圧供給回路５８を含みうる。周辺回路は、信号処理回路、出力回路などをさらに含んでいてもよい。各回路は、半導体基板１の上に設けられている。周辺回路の一部は、画素１０が形成された半導体基板１とは異なる他の基板上に配置されることもありうる。

　垂直走査回路５２は、行走査回路とも呼ばれる。複数の画素１０の各行に対応してアドレス信号線４４が設けられ、アドレス信号線４４が垂直走査回路５２に接続されている。複数の画素１０の各行に対応して設けられた信号線は、アドレス信号線４４に限定されず、垂直走査回路５２には、複数の画素１０の行毎に複数の種類の信号線が接続されうる。水平信号読み出し回路５４は、列走査回路とも呼ばれる。複数の画素１０の各列に対応して垂直信号線４５が設けられ、垂直信号線４５が水平信号読み出し回路５４に接続されている。

　制御回路５６は、撮像装置１００Ａの外部から与えられた指令データ、クロックなどを受け取って撮像装置１００Ａの全体を制御する。典型的には、制御回路５６は、タイミングジェネレータを有し、垂直走査回路５２、水平信号読み出し回路５４、電圧供給回路５８などに駆動信号を供給する。制御回路５６は、例えば、１以上のプロセッサを含むマイクロコントローラによって実現されうる。制御回路５６の機能は、汎用の処理回路とソフトウェアとの組み合わせによって実現されてもよいし、このような処理に特化したハードウェアによって実現されてもよい。

　電圧供給回路５８は、電圧線４８を介して、各画素１０に所定の電圧を供給する。電圧供給回路５８は、特定の電源回路に限定されず、バッテリーなどの電源から供給された電圧を所定の電圧に変換する回路であってもよいし、所定の電圧を生成する回路であってもよい。電圧供給回路５８は、上述の垂直走査回路５２の一部であってもよい。周辺回路を構成するこれらの回路は、撮像素子１００の外側の周辺領域Ｒ２に配置されうる。

　図２は、撮像素子１００の断面を示している。

　各画素１０は、複数の光電変換層を有する。複数の光電変換層は、第１光電変換層１２１、第２光電変換層１２２及び第３光電変換層１２３を含む。第１光電変換層１２１は、複数の画素１０に共用された単一の層でありうる。第２光電変換層１２２は、複数の画素１０に共用された単一の層でありうる。第３光電変換層１２３は、複数の画素１０に共用された単一の層でありうる。ただし、第１光電変換層１２１、第２光電変換層１２２及び第３光電変換層１２３のそれぞれは、画素毎に区分けされていてもよい。「複数の画素に共用された」とは、特定の画素と、その特定の画素に隣接する少なくとも１つの画素間において共用されていることを意味する。

　第１光電変換層１２１、第２光電変換層１２２及び第３光電変換層１２３は、光電変換材料によって構成されている。光電変換材料は、典型的には、有機材料である。

　第１光電変換層１２１は、第１の波長域の光に対応する電荷（第１電荷）を収集する。第２光電変換層１２２は、第２の波長域の光に対応する電荷（第２電荷）を収集する。第３光電変換層１２３は、第３の波長域の光に対応する電荷（第３電荷）を収集する。第１の波長域は、例えば、青色の光の波長域である。第１光電変換層１２１は、青色の光に感度を持つ材料によって構成されている。第２の波長域は、例えば、緑色の光の波長域である。第２光電変換層１２２は、緑色の光に感度を持つ材料によって構成されている。第３の波長域は、例えば、赤色の光の波長域である。第３光電変換層１２３は、赤色の光に感度を持つ材料によって構成されている。

　本実施形態において、第１光電変換層１２１、第２光電変換層１２２、第３光電変換層１２３及び半導体基板１がこの順番で並んでいる。半導体基板１の法線方向において、第１光電変換層１２１と半導体基板１との間に第２光電変換層１２２が配置されている。半導体基板１の法線方向において、第２光電変換層１２２と半導体基板１との間に第３光電変換層１２３が配置されている。第１光電変換層１２１、第２光電変換層１２２及び第３光電変換層１２３の並び順はこの順番に限定されない。

　各画素１０は、さらに、複数の画素電極を有する。複数の画素電極は、第１画素電極１３、第２画素電極１４及び第３画素電極１５を含む。第１画素電極１３は、第１光電変換層１２１に電気的に接続されている。第２画素電極１４は、第２光電変換層１２２に電気的に接続されている。第３画素電極１５は、第３光電変換層１２３に電気的に接続されている。

　第１画素電極１３及び第２画素電極１４は、可視光及び／又は近赤外光に対する透光性を有する透明電極である。透明電極は、ＩＴＯ（Indium Tin Oxide）のような透明導電性酸化物で作られている。第３画素電極１５は、可視光及び／又は近赤外光に対する透光性を有さない非透明電極である。非透明電極の材料としては、金属、金属酸化物、金属窒化物、導電性ポリシリコンなどが挙げられる。

　本明細書において、「透光性を有する」とは、特定の波長域の光の透過率が４０％以上であることを意味する。可視光の波長域は、例えば、４００ｎｍから７８０ｎｍである。近赤外光の波長域は、例えば、７８０ｎｍから２０００ｎｍである。透過率は、日本産業規格ＪＩＳ　Ｒ３１０６（１９９８）に規定された方法によって算出されうる。

　第１画素電極１３と第２画素電極１４との間には、絶縁層８が設けられている。第３画素電極１５と半導体基板１との間には、絶縁層９が設けられている。絶縁層８及び９は、ＳｉＯ₂などの絶縁材料によって構成されている。

　各画素１０は、さらに、複数の対向電極を有する。複数の対向電極は、第１対向電極１７及び第２対向電極１８を含む。第１対向電極１７及び第２対向電極１８は、それぞれ、複数の画素１０に共用されている。第１対向電極１７及び第２対向電極１８は、それぞれ、可視光及び／又は近赤外光に対する透光性を有する透明電極である。

　第１対向電極１７は、第１画素電極１３に対応して設けられている。第１光電変換層１２１は、第１対向電極１７と第１画素電極１３とに挟まれている。第２対向電極１８は、第２画素電極１４及び第３画素電極１５に対応して設けられている。第２光電変換層１２２は、第２対向電極１８と第２画素電極１４とに挟まれている。第３光電変換層１２３は、第２対向電極１８と第３画素電極１５とに挟まれている。第１対向電極１７は、第１光電変換層１２１に電気的に接続されている。第２対向電極１８は、第２光電変換層１２２に電気的に接続されている。第２対向電極１８は、第３光電変換層１２３に電気的に接続されている。

　本実施形態では、第２対向電極１８によって第２光電変換層１２２及び第３光電変換層１２３の両方に電圧が印加される。ただし、第２対向電極１８は、第２光電変換層１２２のみに電圧を印加するように構成されていてもよい。第３光電変換層１２３に電圧を印加する第３対向電極が設けられていてもよい。

　各画素１０は、マイクロレンズを備えていてもよい。マイクロレンズは、撮像素子１００の表面を構成するように配置されうる。マイクロレンズは、１つの画素１０につき１つ配置されていてもよく、複数配置されていてもよい。マイクロレンズは、撮像素子１００を平面視したときの第１画素電極１３と第２画素電極１４との重なり領域に集光するように配置されてもよい。

　各画素１０は、さらに、複数のプラグを有する。各プラグは、半導体基板１の法線方向に延びている。複数のプラグは、第１プラグ３１、第２プラグ３２及び第３プラグ３３を含む。第１プラグ３１は、半導体基板１と第１画素電極１３とを電気的に接続している。第２プラグ３２は、半導体基板１と第２画素電極１４とを電気的に接続している。第３プラグ３３は、半導体基板１と第３画素電極１５とを電気的に接続している。

　第１プラグ３１、第２プラグ３２及び第３プラグ３３は、導電性材料で作られている。導電性材料としては、金属、金属酸化物、金属窒化物、導電性ポリシリコンなどが挙げられる。

　半導体基板１は、複数の電荷蓄積領域を有する。電荷蓄積領域は、画素１０の一部であってもよい。各電荷蓄積領域は、ｎ型又はｐ型の不純物領域である。複数の電荷蓄積領域は、第１電荷蓄積領域３、第２電荷蓄積領域４及び第３電荷蓄積領域５を含む。第１プラグ３１は、第１電荷蓄積領域３と第１画素電極１３とを電気的に接続している。第２プラグ３２は、第２電荷蓄積領域４と第２画素電極１４とを電気的に接続している。第３プラグ３３は、第３電荷蓄積領域５と第３画素電極１５とを電気的に接続している。

　半導体基板１は、第１電荷蓄積領域３、第２電荷蓄積領域４及び第３電荷蓄積領域５に蓄積された電荷を読み出したり、蓄積された電荷をリセットしたりするための複数のトランジスタを有していてもよい。

　画素電極は、半導体基板を貫通するプラグと半導体基板の下方の配線層とを介して、電荷蓄積領域に電気的に接続されていてもよい。

　本明細書において、「上方」及び「下方」は、光の進行方向を基準に定められる。光の入射面に近づく側が「上方」であり、光の入射面から遠ざかる側が「下方」である。

　撮像素子１０に光が照射されると、各光電変換層において電子－正孔対が生成する。

　例えば、第１対向電極１７の電位が第１画素電極１３の電位を上回るように第１対向電極１７と第１画素電極１３との間に電圧が印加されると、正の電荷である正孔が第１画素電極１３に集められ、負の電荷である電子が第１対向電極１７に集められる。第１画素電極１３に集められた正孔が第１プラグ３１及び第１電荷蓄積領域３に蓄積される。

　第２対向電極１８の電位が第２画素電極１４の電位を上回るように第２対向電極１８と第２画素電極１４との間に電圧が印加されると、正の電荷である正孔が第２画素電極１４に集められ、負の電荷である電子が第２対向電極１８に集められる。第２画素電極１４に集められた正孔が第２プラグ３２及び第２電荷蓄積領域４に蓄積される。

　第２対向電極１８の電位が第３画素電極１５の電位を上回るように第２対向電極１８と第３画素電極１５との間に電圧が印加されると、正の電荷である正孔が第３画素電極１５に集められ、負の電荷である電子が第２対向電極１８に集められる。第３画素電極１５に集められた正孔が第３プラグ３３及び第３電荷蓄積領域５に蓄積される。

　画素電極と光電変換層との間には、暗時における画素電極への電荷の流れ込みを妨げるブロッキング層が設けられていてもよい。

　本実施形態の撮像素子１００は、多層構造を有する。「多層」とは、半導体基板１の法線方向に複数の光電変換層が存在することを意味する。多層構造によれば、画素電極の面積を十分に確保することができるので、画素の感度を高めるうえで有利である。本実施形態では、３つの光電変換層が存在するので、撮像素子１００が３層構造を有すると言える。第１光電変換層１２１、第２光電変換層１２２及び第３光電変換層１２３は、典型的には、互いに異なる光電変換特性を有する。

　以下、プラグ間のクロストークを抑制するためのプラグの配置について説明する。

　図３Ａは、撮像素子１００を半導体基板１の法線方向から見たときの第１画素電極１３，第２画素電極１４，第３画素電極１５及び第１プラグ３１，第２プラグ３２，第３プラグ３３の配置を示している。言い換えれば、図３Ａは、半導体基板１の法線方向に垂直な平面への第１画素電極１３，第２画素電極１４，第３画素電極１５及び第１プラグ３１，第２プラグ３２，第３プラグ３３の投影図である。上層のプラグは、必要に応じて、下層の画素電極を貫通している。あるいは、上層のプラグを避けるように、必要に応じて、下層の画素電極が切り欠かれている。

　本明細書では、撮像素子１００を半導体基板１の法線方向から見ることは、撮像素子１００を平面視することと同義である。

　半導体基板１の法線方向から撮像素子１００を見たとき、互いに隣接する複数の画素１０において、第１プラグ３１間の距離Ｌ１は、第１プラグ３１と第２プラグ３２との距離Ｌ２よりも短い。言い換えれば、第１プラグ３１と第２プラグ３２との距離Ｌ２は、第１プラグ３１間の距離Ｌ１よりも長い。距離Ｌ１及びＬ２は、それぞれ、最短距離Ｌ１及びＬ２を意味する。このような構成によれば、異なる色に対応するプラグ間のクロストークを抑制することができる。これにより、混色を抑制することができる。得られた画像と被写体との間の色の同一性を十分に確保できる。具体的には、青色と緑色との混色を抑制することができる。つまり、色分離性を高めることができる。

　第１画素電極１３が半導体基板１から最も離れているので、第１プラグ３１は、最も長いプラグである。そのため、第１プラグ３１と他のプラグとの間のクロストークが問題となりやすい。本実施形態によれば、第１プラグ３１が他のプラグから十分に離れているので、クロストークを抑制する効果が十分に得られる。

　また、互いに隣接する複数の画素１０において、第１プラグ３１間の距離Ｌ１は、第１プラグ３１と第３プラグ３３との距離Ｌ３よりも短い。言い換えれば、第１プラグ３１と第３プラグ３３との距離Ｌ３は、第１プラグ３１間の距離Ｌ１よりも長い。距離Ｌ３も最短距離Ｌ３を意味する。このような構成によれば、青色と緑色との混色に加え、青色と赤色との混色を抑制することができる。つまり、色分離性を高めることができる。

　互いに隣接する複数の画素１０における第１プラグ３１間の距離Ｌ１は、特定の画素１０における第１プラグ３１と第２プラグ３２との距離Ｌ２’よりも短い。言い換えれば、特定の画素１０における第１プラグ３１と第２プラグ３２との距離Ｌ２’は、互いに隣接する複数の画素１０における第１プラグ３１間の距離Ｌ１よりも長い。互いに隣接する複数の画素１０における第１プラグ３１間の距離Ｌ１は、特定の画素１０における第１プラグ３１と第３プラグ３３との距離Ｌ３’よりも短い。距離Ｌ２’及びＬ３’も最短距離Ｌ２’及びＬ３’を意味する。

　本実施形態によれば、互いに隣接する複数の画素１０において、長いプラグ間の距離が短く、長いプラグと短いプラグとの距離が長い。このような構成によれば、クロストークを抑制する効果が高い。

　本明細書において、「プラグ間の距離」は、プラグの中心とプラグの中心との距離を意味する。平面視でのプラグの形状は円形とは限らない。したがって、「プラグの中心」は、プラグの重心を意味する。

　半導体基板１と第３光電変換層１２３との間に配線層が設けられていてもよい。配線層が設けられている場合、第１プラグ３１、第２プラグ３２及び第３プラグ３３は、それぞれ、配線層を介して、第１電荷蓄積領域３、第２電荷蓄積領域４及び第３電荷蓄積領域５に電気的に接続されていてもよい。第１プラグ３１、第２プラグ３２及び第３プラグ３３がそれぞれ配線層を介して第１電荷蓄積領域３，第２電荷蓄積領域４及び第３電荷蓄積領域５に接続されている場合、「プラグ間の距離」は、画素電極と配線層とを接続する部分同士の距離を意味する。

　本実施形態の撮像素子１００において、特定の画素１０に隣接する画素１０は、撮像素子１００の最外周部に存在する画素１０が特定の画素１０であるときを除き、８個存在する。このことは、他の実施形態にも当てはまる。

　図３Ａに示す例において、第１画素電極１３，第２画素電極１４及び第３画素電極１５は、矩形の形状を有する。第１画素電極１３，第２画素電極１４及び第３画素電極１５の形状は、典型的には正方形である。画素電極の形状は矩形に限定されない。画素電極の形状は、矩形以外の多角形であってもよく、円形であってもよく、それらの一部を切り欠いた形状であってもよい。

　図３Ｂは、第１画素電極１３，第２画素電極１４、第３画素電極１５及び第１プラグ３１，第２プラグ３２，第３プラグ３３の別の配置を示している。図３Ｂに示す例においても、互いに隣接する複数の画素１０において、第１プラグ３１間の距離Ｌ１は、第１プラグ３１と第２プラグ３２との距離Ｌ２よりも短い。また、互いに隣接する複数の画素１０において、第１プラグ３１間の距離Ｌ１は、第１プラグ３１と第３プラグ３３との距離Ｌ３よりも短い。したがって、図３Ｂに示す配置においても、図３Ａを参照して説明した効果と同じ効果が得られる。

　図３Ｃは、第１画素電極１３，第２画素電極１４、第３画素電極１５及び第１プラグ３１，第２プラグ３２，第３プラグ３３のさらに別の配置を示している。図３Ｃに示す例においても、互いに隣接する複数の画素１０において、第１プラグ３１間の距離Ｌ１は、第１プラグ３１と第２プラグ３２との距離Ｌ２よりも短い。また、互いに隣接する複数の画素１０において、第１プラグ３１間の距離Ｌ１は、第１プラグ３１と第３プラグ３３との距離Ｌ３よりも短い。したがって、図３Ｃに示す配置においても、図３Ａを参照して説明した効果と同じ効果が得られる。

　図３Ｂ及び図３Ｃに示す例においても、上層のプラグは、必要に応じて、下層の画素電極を貫通している。あるいは、上層のプラグを避けるように、必要に応じて、下層の画素電極が切り欠かれている。

　図３Ｂ及び図３Ｃに示す例では、第１プラグ３１と第２プラグ３２とが対角に配置されている。第１プラグ３１及び第２プラグ３２は、第１画素電極１３の対角線の近傍に配置されていてもよい。第１プラグ３１及び第２プラグは、第１画素電極１３の対角線上に配置されていてもよい。このような配置によれば、単一の画素１０におけるクロストークも抑制することができる。「プラグが第１画素電極１３の対角線上に配置されている」とは、撮像素子を平面視したとき、第１画素電極１３を包囲する最小の四角形の対角線に各プラグが重なっていることを意味する。

　第３光電変換層１２３は、最も下に位置する光電変換層である。第３プラグ３３は、第１プラグ３１よりも短く、第２プラグ３２よりも短い。第３プラグ３３と他のプラグとの間のクロストークの影響は小さい。よって、第３プラグ３３は任意の位置に配置されうる。本実施形態では、第３プラグ３３は、第３画素電極１５の中心領域に配置されている。このような構成によれば、第１電荷蓄積領域３、第２電荷蓄積領域４及び第３電荷蓄積領域５の相互間の距離を十分に確保することができる。これにより、電荷蓄積領域間のクロストークを抑制できるとともに、電荷蓄積領域とプラグとの間のクロストークも抑制できる。第３プラグ３３に接続される第３電荷蓄積領域５及びトランジスタの設計自由度も向上する。「画素電極の中心領域」は、画素電極を平面視したときの画素電極の重心を含む一定の広さを持つ領域を意味する。具体的には、画素電極が平面視で概ね矩形の形状を有するとき、分割された領域のそれぞれの面積が互いに等しくなるように画素電極を９個の矩形状の領域に分割する。９個の矩形状の領域の中で画素電極の重心を含む領域が中心領域である。画素電極に切り欠きなどが設けられているとき、画素電極を包囲する最小の四角形が９分割されうる。画素電極の重心は、画素電極を包囲する最小の四角形の重心でありうる。

　第３プラグ３３は、第１プラグ３１と第２プラグ３２とを結ぶ線分の中点上に配置されていてもよい。第１プラグ３１と第２プラグ３２とを結ぶ線分は、撮像素子を平面視したときの第１プラグ３１の重心と第２プラグ３２の重心とを結ぶ線分を意味する。「線分の中点上に第３プラグ３３が配置されている」とは、第３プラグ３３が中点に重なっていることを意味する。

　第３画素電極１５の中心に第３プラグ３３が配置されていてもよい。言い換えれば、撮像素子１００を平面視したとき、第３画素電極１５の中心が第３プラグ３３に重なっていてもよい。「画素電極の中心」は、画素電極を平面視したときの画素電極の重心でありうる。

　図４Ａは、第１画素電極１３，第２画素電極１４及び第３画素電極１５の他の形状を示している。図４Ｂは、画素１０が図４Ａに示す第１画素電極１３，第２画素電極１４及び第３画素電極１５を有するときの第１プラグ３１，第２プラグ３２及び第３プラグ３３の配置を示している。図４Ａ及び図４Ｂに示す例において、第１画素電極１３，第２画素電極１４及び第３画素電極１５は、平面視で正六角形の形状を有する。撮像素子１００の各画素１０が平面視で正六角形の領域を占有している。複数の画素１０は、ハニカム構造又はハニカム構造が一部欠けた構造を呈している。ハニカム構造の画素によれば、同色のプラグを集めやすい。「平面視」は、半導体基板１の法線方向から撮像素子１００を見ることと同義である。ハニカム構造が一部欠けた構造とは、一部が切り欠かれた複数の正六角形が並べられることによって形成される構造を意味する。

　複数の画素１０がハニカム構造を有するとき、特定の画素１０に隣接する画素１０は、６個存在する。

　本実施形態において、第１プラグ３１，第２プラグ３２及び第３プラグ３３の配置は周期的であり、画素１０は並進対称性を有する。そのため、プラグ間のクロストークを一律に低減できるとともに、画素１０間のクロストークのバラつきも低減されうる。

　以下、他のいくつかの実施形態について説明する。第１実施形態と他の実施形態とで共通する要素には同じ参照符号を付し、それらの説明を省略することがある。各実施形態に関する説明は、技術的に矛盾しない限り、相互に適用されうる。技術的に矛盾しない限り、各実施形態は、相互に組み合わされてもよい。

　（第２実施形態）
　図５は、本開示の第２実施形態に係る撮像素子２００の断面を示している。撮像素子２００は、２層構造を有する。半導体基板１の法線方向において、第２光電変換層１２２が第１光電変換層１２１の上方に配置されている。言い換えれば、第２光電変換層１２２と半導体基板１との間に第１光電変換層１２１が配置されている。第１プラグ３１は、半導体基板１と第１画素電極１３とを電気的に接続している。第２プラグ３２は、半導体基板１と第２画素電極１４とを電気的に接続している。このような構成によれば、第１プラグ３１を第２プラグ３２よりも短くすることができるため、第１プラグ３１と第２プラグ３２との間のクロストークを抑制しながら、第１プラグ３１間のクロストークを抑制することができる。

　第１光電変換層１２１は、第１の波長域の光に対応する電荷を収集する。第２光電変換層１２２は、第２の波長域の光に対応する電荷を収集する。第１の波長域及び第２の波長域は、特定の波長域に限定されない。第１の波長域の中心波長と第２の波長域の中心波長とが異なっている限り、第１の波長域と第２の波長域とがオーバーラップしていてもよい。第３の波長域についても同様である。

　第１の波長域は、例えば、可視光以外の光の波長域である。第１の波長域は、例えば、近赤外光の波長域である。第１光電変換層１２１は、近赤外光に感度を持つ材料によって構成されうる。第２の波長域は、例えば、可視光の波長域である。第２光電変換層１２２は、可視光に感度を持つ材料によって構成されうる。このような構成によれば、可視光の情報と近赤外光の情報とが混ざることを抑制できる。

　撮像素子２００は、カラーフィルタ１９をさらに備えている。カラーフィルタ１９は、第１光電変換層１２１及び第２光電変換層１２２の上方に配置されている。第２光電変換層１２２には、カラーフィルタ１９を通過した光が照射される。カラーフィルタ１９は、例えば、ベイヤーフィルタである。

　本実施形態において、画素１０は、複数のサブ画素１０ａからなる。複数のサブ画素１０ａは、２行２列に配置された、赤のサブ画素１０ｒ，緑のサブ画素１０ｇ，緑のサブ画素１０ｇ及び青のサブ画素１０ｂを含む。赤のサブ画素１０ｒ，緑のサブ画素１０ｇ，緑のサブ画素１０ｇ及び青のサブ画素１０ｂは、ベイヤー配列に従い配置されている。

　本実施形態によれば、第２光電変換層１２２によって、フルカラーの画像を取得しつつ、第１光電変換層１２１によって近赤外光に基づく画像を取得することができる。

　図６は、撮像素子２００を半導体基板１の法線方向から見たときの第１画素電極１３，第２画素電極１４及び第１プラグ３１，第２プラグ３２の配置を示す図である。言い換えれば、図６は、半導体基板１の法線方向に垂直な平面への第１画素電極１３，第２画素電極１４及び第１プラグ３１，第２プラグ３２の投影図である。

　半導体基板１の法線方向から撮像素子２００を見たとき、互いに隣接する複数の画素１０において、第１プラグ３１間の距離Ｌ１は、第１プラグ３１と第２プラグ３２との距離Ｌ２よりも短い。言い換えれば、第１プラグ３１と第２プラグ３２との距離Ｌ２は、第１プラグ３１間の距離Ｌ１よりも長い。このような構成によれば、異なる色に対応するプラグ間のクロストークを抑制することができる。具体的には、近赤外光に対応する第１プラグ３１と可視光に対応する第２プラグ３２との間のクロストークが抑制されうる。その結果、近赤外光の情報と可視光の情報とが混ざることを抑制できる。カラーフィルタを用いた場合、「可視光の情報」は、３原色の情報である赤色の光の情報、緑色の光の情報及び青色の光の情報を意味する。

　近赤外光の情報は、可視光の情報の使用目的とは異なる目的で使用される可能性が高い。したがって、第１プラグ３１と第２プラグ３２との間のクロストークを抑制して近赤外光の情報と可視光の情報とが混ざることを抑制できれば、このことの価値は高いと言える。

　本実施形態では、互いに隣接する複数の画素１０の第１プラグ３１が集められている。このことは、第２プラグ３２間の距離を十分に確保する観点で有利である。第２プラグ３２には可視光に対応する信号が伝送する。第１プラグ３１には近赤外光に対応する信号が伝送する。近赤外光に基づく画像と比較して、可視光に基づく画像には高い解像度が要求される。第２プラグ３２間の距離を十分に確保することは、この要求に合致する。

　具体的には、互いに隣接する複数の画素１０において、第２プラグ３２間の距離Ｌ３は、距離Ｌ１よりも長く、距離Ｌ２よりも長い。このような構成によれば、赤色、緑色及び青色の中での混色が抑制されうる。

　図７は、第１画素電極１３の平面図である。図７に示すように、第２プラグ３２は、第１画素電極１３を避けて上下に延びているか、第１画素電極１３に設けられた貫通孔の中を通っている。第２プラグ３２が画素１０の外周部に存在する場合、第１画素電極１３の一部を切り欠いたり、第１画素電極１３の角部を取り除いたりすることによって、第２プラグ３２のためのスペースを確保することができる。第２プラグ３２が画素１０の中央付近に存在する場合、第２プラグ３２を通すための貫通孔が第１画素電極１３に設けられる。

　（第３実施形態）
　図８は、本開示の第３実施形態に係る撮像素子３００の断面を示している。本実施形態の撮像素子３００と第２実施形態の撮像素子２００との相違点は、プラグの配置にある。

　半導体基板１の法線方向において、第１光電変換層１２１と半導体基板１との間に第２光電変換層１２２が配置されている。本実施形態では、第１光電変換層１２１が可視光に基づく画像を形成するための層であり、第２光電変換層１２２が近赤外光に基づく画像を形成するための層である。つまり、呼称が異なることを除き、本実施形態の構成は、第２実施形態の構成と共通である。可視光に基づく画像を形成するための層が上層であり、近赤外光に基づく画像を形成するための層が下層である。このような構成によっても、第２プラグ３２を第１プラグ３１よりも短くすることができるため、第１プラグ３１と第２プラグ３２との間のクロストークを抑制しながら、第２プラグ３２間のクロストークを抑制できる。

　第１光電変換層１２１は、第１の波長域の光に対応する電荷を収集する。第２光電変換層１２２は、第２の波長域の光に対応する電荷を収集する。本実施形態では、第１の波長域は、可視光の波長域である。第２の波長域は、近赤外光の波長域である。このような構成によれば、可視光の情報と近赤外光の情報とが混ざることを抑制できる。

　図９は、撮像素子３００を半導体基板１の法線方向から見たときの第１画素電極１３，第２画素電極１４及び第１プラグ３１，第２プラグ３２の配置を示す図である。言い換えれば、図９は、半導体基板１の法線方向に垂直な平面への第１画素電極１３，第２画素電極１４及び第１プラグ３１，第２プラグ３２の投影図である。

　本実施形態においても、複数のサブ画素１０ａは、２行２列に配置された、赤のサブ画素１０ｒ，緑のサブ画素１０ｇ，緑のサブ画素１０ｇ及び青のサブ画素１０ｂを含む。赤のサブ画素１０ｒ，緑のサブ画素１０ｇ，緑のサブ画素１０ｇ及び青のサブ画素１０ｂは、ベイヤー配列に従い配置されている。

　半導体基板１の法線方向から撮像素子３００を見たとき、互いに隣接する複数の画素１０において、第１プラグ３１間の距離Ｌ１は、第１プラグ３１と第２プラグ３２との距離Ｌ２よりも短い。詳細には、距離Ｌ１は、互いに隣接する緑のサブ画素１０ｇの第１プラグ３１間の距離である。互いに隣接する複数の画素１０において、緑のサブ画素１０ｇの第１プラグ３１から赤のサブ画素１０ｒの第１プラグ３１までの距離は、上記の距離Ｌ１よりも長い。同様に、互いに隣接する複数の画素１０において、緑のサブ画素１０ｇの第１プラグ３１から青のサブ画素１０ｂの第１プラグ３１までの距離は、上記の距離Ｌ１よりも長い。

　本実施形態においても、異なる色に対応するプラグ間のクロストークを抑制することができる。具体的には、可視光に対応する第１プラグ３１と近赤外光に対応する第２プラグ３２との間のクロストークが抑制されうる。その結果、近赤外光の情報と可視光の情報とが混ざることを抑制できる。

　図１０は、第２画素電極１４の平面図である。図１０に示すように、第１プラグ３１は、第２画素電極１４を避けて上下に延びている。第２プラグ３２は、例えば、画素１０の中心領域に位置している。本実施形態によれば、上層の第１画素電極１３から半導体基板１まで延びる第１プラグ３１が下層の第２画素電極１４を貫通していない。第１プラグ３１は、平面視で第２画素電極１４の周囲に配置されている。言い換えれば、半導体基板１の法線方向から撮像素子３００を見たとき、第１プラグ３１は、第２画素電極１４の範囲外に位置している。このような構成によれば、第２光電変換層１２２の厚さのバラつき、第２光電変換層１２２の表面粗さなどが低減されうる。その結果、第２光電変換層１２２から得られる画質が向上する。

　図１１は、第２画素電極１４、第１画素電極１３及び第１プラグ３１の他の位置関係を示す平面図である。図１１に示す例では、下層の第２画素電極１４の面積が上層の４つの第１画素電極１３の合計面積よりも小さい。詳細には、４つの第１画素電極１３を包囲する最小の四角形の面積が、第２画素電極１４の面積よりも大きい。このような構成によれば、第１プラグ３１を避けて第２画素電極１４を形成できるため、下層の光電変換層である第２光電変換層１２２の厚さのバラつき、第２光電変換層１２２の表面粗さなどが更に低減されうる。第１画素電極１３の面積及び形状は、赤のサブ画素１０ｒ，緑のサブ画素１０ｇ，緑のサブ画素１０ｇ及び青のサブ画素１０ｂのそれぞれで同一であってもよく、赤のサブ画素１０ｒ，緑のサブ画素１０ｇ，緑のサブ画素１０ｇ及び青のサブ画素１０ｂのそれぞれで互いに異なっていてもよい。

　（変形例１）
　図１２Ａは、２層構造を有する撮像素子３００の画素１０の別の構造を示している。本変形例において、上層の第１光電変換層１２１（図８）は、赤色の光の波長域及び青色の光の波長域に感度を持つ。下層の第２光電変換層１２２（図８）は、緑色の光の波長域に感度を持つ。つまり、第１の波長域は、赤色の光の波長域及び青色の光の波長域を含む。第２の波長域は、緑色の光の波長域を含む。第１光電変換層１２１は、赤色の光の波長域に感度を持つ光電変換材料と、青色の光の波長域に感度を持つ光電変換材料との混合材料を用いて作製されうる。混合材料は、例えば、フラーレン誘導体とフタロシアニンとを含む。第２光電変換層１２２は、緑色の光の波長域に感度を持つ光電変換材料を用いて作製されうる。赤のサブ画素１０ｒは、１つの画素１０の半分の面積に等しい面積を占有しうる。赤のサブ画素１０ｒは、１つの画素１０の半分の面積に等しい面積を占有しうる。緑のサブ画素１０ｇは、１つの画素１０の半分の面積に等しい面積を占有しうる。緑のサブ画素１０ｇは、１つの画素１０に２つ存在する。このような構成によれば、多層構造による利益を確保しつつ、視感度の高い緑のサブ画素１０ｇの面積を増やすことができる。そのため、本変形例によれば、ベイヤー配列を有する撮像素子と遜色ない感度にて画像を取得することが可能である。また、ベイヤー配列を採用した撮像素子における画像処理と同様の画像処理にて、各画素の色を決定することが可能である。

　詳細には、画素１０の正方形の領域において、赤のサブ画素１０ｒを構成する第１画素電極１３は、長方形の形状を有する。青のサブ画素１０ｂを構成する第１画素電極１３も、長方形の形状を有する。緑のサブ画素１０ｇを構成する第２画素電極１４も、長方形の形状を有する。第１画素電極１３の長手方向は、第２画素電極１４の長手方向と直交している。ただし、第１画素電極１３及び第２画素電極１４の形状は特に限定されない。

　カラーフィルタ１９は、青色の光をカットするカラーフィルタ１９１と、赤色の光をカットするカラーフィルタ１９２とを含む。赤のサブ画素１０ｒを構成する第１画素電極１３は、青色の光をカットするカラーフィルタ１９１で覆われている。赤のサブ画素１０ｒを構成する第１光電変換層１２１は、赤色の光に感度を持つ。青のサブ画素１０ｂを構成する第１画素電極１３は、赤色の光をカットするカラーフィルタ１９２で覆われている。青のサブ画素１０ｂを構成する第１光電変換層１２１は、青色の光に感度を持つ。緑色の光は、カラーフィルタ１９及び第１光電変換層１２１を透過し、第２光電変換層１２２に吸収される。緑のサブ画素１０ｇを構成する第２光電変換層１２２は、緑色の光に感度を持つ。カラーフィルタ１９１及び１９２は、赤色の光、緑色の光、及び青色の光を確実に分離する。赤のサブ画素１０ｒ、緑のサブ画素１０ｇ及び青のサブ画素１０ｂから、Ｒ信号、Ｇ信号及びＢ信号が取り出される。本変形例によれば、多層構造による利益を確保しつつ、ベイヤー配列を有する撮像素子と遜色ない感度にて画像を取得することが可能である。本変形例によれば、青色の光の波長域、赤色の光の波長域及び緑色の光の波長域の感度を撮像素子に付与することができる。これにより、フルカラーの画像を取得することが可能である。ベイヤー配列を採用した撮像素子における画像処理と同様の画像処理にて、各画素の色を決定することが可能である。

　図１２Ｂは、画素１０が図１２Ａに示す構造を有するときのプラグ３１及び３２の配置を示している。互いに隣接する複数の画素１０において、第１プラグ３１間の距離Ｌ１は、第１プラグ３１と第２プラグ３２との距離Ｌ２よりも短い。詳細には、互いに隣接する複数の画素１０において、青のサブ画素１０ｂの第１プラグ３１と他の青のサブ画素１０ｂの第１プラグ３１との距離Ｌ１は、赤のサブ画素１０ｒの第１プラグ３１と他の赤のサブ画素１０ｒの第１プラグ３１との距離Ｌ１に等しい。互いに隣接する複数の画素１０において、緑のサブ画素１０ｇの第２プラグ３２と他の緑のサブ画素１０ｇの第２プラグ３２との距離Ｌ３は、例えば、距離Ｌ１に等しい。互いに隣接する複数の画素１０において、青のサブ画素１０ｂの第１プラグ３１と赤のサブ画素１０ｒの第１プラグ３１との距離Ｌ４は、第１画素電極１３の長辺の長さに概ね等しい。距離Ｌ４も最短距離Ｌ４を意味する。距離Ｌ４は、距離Ｌ１よりも長い。つまり、互いに隣接する複数の画素１０において、２つの赤のサブ画素１０ｒの第１プラグ３１が対を形成している。２つの緑のサブ画素１０ｇの第２プラグ３２が対を形成している。２つの青のサブ画素１０ｂの第１プラグ３１が対を形成している。異なる色のサブ画素のプラグ間距離は、距離Ｌ２及び距離Ｌ４であり、距離Ｌ１及び距離Ｌ３と比較して十分に長い。

　したがって、本変形例においても、異なる色に対応するプラグ間のクロストークを抑制することができる。これにより、混色を抑制することができる。得られた画像と被写体との間の色の同一性を十分に確保できる。

　本実施形態によれば、上層の第１光電変換層１２１が赤色の光の波長域及び青色の光の波長域に感度を持ち、下層の第２光電変換層１２２が緑色の光の波長域に感度を持つ。緑のサブ画素１０ｇの第２プラグ３２が赤のサブ画素１０ｒの第１プラグ３１及び青のサブ画素１０ｂの第１プラグ３１よりも短い。そのため、緑のサブ画素１０ｇの第２プラグ３２がクロストークの影響を受けにくい。これにより、視感度の高い緑の色と他の色との混色を抑制することができる。このことは、画質の向上に非常に有益である。

　なお、上層の第１光電変換層１２１が緑のサブ画素１０ｇを構成してもよい。下層の第２光電変換層１２２が赤のサブ画素１０ｒ及び青のサブ画素１０ｂを構成してもよい。この場合、カラーフィルタ１９は、半導体基板１の法線方向において、第１光電変換層１２１と第２光電変換層１２２との間に配置されてもよい。

　（変形例２）
　図１３Ａは、２層構造を有する撮像素子３００の画素１０のさらに別の構造を示している。本変形例において、画素１０は、第１画素電極１３を含むサブ画素１０ｍと、第２画素電極１４を含むサブ画素１０ｉとを有する。サブ画素１０ｍは、白黒の光（つまり、明度のみ）に基づく画像を形成するための画素である。サブ画素１０ｉは、近赤外光に基づく画像を形成するための画素である。

　サブ画素１０ｍは、上層の第１光電変換層１２１及び第１画素電極１３（図８）を含む。サブ画素１０ｉは、下層の第２光電変換層１２２及び第２画素電極１４（図８）を含む。上層の第１光電変換層１２１は、可視光の波長域に感度を持つ。下層の第２光電変換層１２２は、近赤外光の波長域に感度を持つ。つまり、第１の波長域は、可視光の波長域を含む。第２の波長域は、近赤外光の波長域を含む。第１光電変換層１２１は、可視光の波長域に感度を持つ光電変換材料を用いて作製されうる。第２光電変換層１２２は、近赤外光の波長域に感度を持つ光電変換材料を用いて作製されうる。

　図１３Ｂは、画素１０が図１３Ａに示す構造を有するときの第１プラグ３１及び第２プラグ３２の配置を示している。互いに隣接する複数の画素１０において、第１プラグ３１間の距離Ｌ１は、第１プラグ３１と第２プラグ３２との距離Ｌ２よりも短い。したがって、本変形例においても、異なる色である白黒と近赤外に対応するプラグ間のクロストークを抑制することができる。これにより、混色を抑制することができる。得られた画像と被写体との間の色の同一性を十分に確保できる。

　距離Ｌ１を示す１対の第１プラグ３１が属する互いに隣接する画素１０は、距離Ｌ２を示す第１プラグ３１及び第２プラグ３２が属する互いに隣接する画素１０と異なっていてもよい。

　互いに隣接する複数の画素１０において、第２プラグ３２間の距離Ｌ３は、第１プラグ３１間の距離Ｌ１に等しくてもよく、短くてもよく、長くてもよい。第１光電変換層１２１の位置は、第２光電変換層１２２の位置と入れ替わってもよい。つまり、上層が近赤外光に感度を持つ層であり、下層が可視光に感度を持つ層であってもよい。上層は、紫外光、近赤外光、赤色の光、緑色の光、青色の光又は可視光に感度を持つ層であり、下層は、上層と異なる波長域の光に感度を持つ層でありうる。

　（第４実施形態）
　図１４Ａは、第４実施形態に係る撮像素子４００の断面を示している。撮像素子４００も、２層構造を有する。撮像素子４００の各画素は、図２を参照して説明した撮像素子１００の第３光電変換層１２３、第３画素電極１５、第３プラグ３３及び第３電荷蓄積領域５に代えて、フォトダイオードＰＤをさらに備えている。

　フォトダイオードＰＤは、半導体基板１に設けられている。第１画素電極１３及び第２画素電極１４のそれぞれが透光性を有する。フォトダイオードＰＤと第２光電変換層１２２との間には、カラーフィルタ１９ｒ又はカラーフィルタ１９ｂが設けられている。フォトダイオードＰＤのそれぞれがカラーフィルタ１９ｒ又はカラーフィルタ１９ｂによって覆われている。フォトダイオードＰＤとカラーフィルタ１９ｒ及び１９ｂとの間には、絶縁層２５が設けられている。絶縁層２５は、ＳｉＯ₂などの絶縁材料によって構成されている。第１画素電極１３とカラーフィルタ１９ｒ及び１９ｂとの間に絶縁層７が存在する。絶縁層７は、平坦化層としても機能し、アクリル樹脂、エポキシ樹脂などの透明な樹脂によって構成されうる。撮像素子４００は、集光レンズ２１を備えている。集光レンズ２１の働きによって、フォトダイオードＰＤに光を効果的に導くことができる。集光レンズは、前述のマイクロレンズと同意義である。

　第１光電変換層１２１は、例えば、近赤外光の波長域に感度を持つ。第１光電変換層１２１は、近赤外光の波長域に感度を持つ光電変換材料を用いて作製されうる。第２光電変換層１２２は、例えば、緑色の光の波長域に感度を持つ。第２光電変換層１２２は、緑色の光の波長域に感度を持つ光電変換材料を用いて作製されうる。フォトダイオードＰＤは、典型的にはシリコンフォトダイオードである。カラーフィルタ１９ｒは、赤色の光をカットするフィルタである。カラーフィルタ１９ｂは、青色の光をカットするフィルタである。

　第１光電変換層１２１が近赤外光の波長域に感度を持ち、第２光電変換層１２２が緑色の光の波長域に感度を持つので、赤色の光及び青色の光は、カラーフィルタ１９ｒ及び１９ｂまで到達する。赤色の光は、カラーフィルタ１９ｒによってカットされ、青色の光のみがフォトダイオードＰＤに入射する。青色の光は、カラーフィルタ１９ｂによってカットされ、赤色の光のみがフォトダイオードＰＤに入射する。したがって、撮像素子４００は、近赤外光に基づく画像及びフルカラーの画像を形成しうる。

　図１４Ｂは、撮像素子４００を半導体基板１の法線方向から見たときの第１画素電極１３、第２画素電極１４、第１プラグ３１、第２プラグ３２及びフォトダイオードＰＤの配置を示している。本実施形態の撮像素子４００における第１プラグ３１及び第２プラグ３２の配置として、例えば、図１３Ｂを参照して説明した第１プラグ３１及び第２プラグ３２の配置と同様の配置が採用されている。すなわち、互いに隣接する複数の画素１０において、第１プラグ３１間の距離Ｌ１は、第１プラグ３１と第２プラグ３２との距離Ｌ２よりも短い。したがって、本変形例においても、異なる色の光である近赤外光と緑色の光に対応するプラグ間のクロストークを抑制することができる。これにより、混色を抑制することができる。得られた画像と被写体との間の色の同一性を十分に確保できる。

　互いに隣接する複数の画素１０において、第２プラグ３２間の距離Ｌ３は、第１プラグ３１間の距離Ｌ１に等しくてもよく、短くてもよく、長くてもよい。第１光電変換層１２１の位置は、第２光電変換層１２２の位置と入れ替わってもよい。つまり、上層が緑色の光に感度を持つ層であり、下層が近赤外光に感度を持つ層であってもよい。

　（第５実施形態）
　図１５Ａは、本開示の第５実施形態に係る撮像素子５００の構成を示している。撮像素子５００は、４層構造を有する。撮像素子５００は、第１実施形態の撮像素子１００の構成に加え、第４光電変換層１２４、第４画素電極１６及び第４プラグ３４を有する。つまり、撮像素子５００の画素１０は、サブ画素１０ｉを含む。第４画素電極１６によってサブ画素１０ｉが構成される。

　半導体基板１の法線方向において、第４光電変換層１２４は、例えば、第３光電変換層１２３と半導体基板１との間に配置されている。第４画素電極１６は、第４光電変換層１２４に電気的に接続され、第４の波長域の光に対応する電荷を収集する。第４の波長域は、例えば、近赤外光の波長域である。第４光電変換層１２４は、近赤外光に感度を持つ材料によって構成されている。第４プラグ３４は、半導体基板１と第４画素電極１６とを電気的に接続している。

　可視光は、上層の第１光電変換層１２１、第２光電変換層１２２及び第３光電変換層１２３に吸収される。可視光は、近赤外光に感度を持つ第４光電変換層１２４に届かないので、近赤外光のみに感度を持つサブ画素１０ｉを形成することができる。サブ画素１０ｉによって、近赤外光に基づく画像を得ることができる。

　図１５Ｂは、画素１０が図１５Ａに示す構造を有するときの第１プラグ３１，第２プラグ３２，第３プラグ３３及び第４プラグ３４の配置を示している。図１５Ｂにおいて、各プラグは、４つの互いに異なるシンボルで示されている。

　互いに隣接する複数の画素１０において、第４プラグ３４と他の第４プラグ３４との距離Ｌ５は、第４プラグ３４と第１プラグ３１との距離Ｌ６よりも短い。したがって、本実施形態においても、異なる色に対応するプラグ間のクロストークを抑制することができる。同様に、互いに隣接する複数の画素１０において、第４プラグ３４と他の第４プラグ３４との距離Ｌ５は、第４プラグ３４と第２プラグ３２との距離よりも短く、第４プラグ３４と第３プラグ３３との距離よりも短い。これにより、混色を抑制することができる。

　本実施形態では、近赤外光に感度を持つ光電変換層が第４光電変換層１２４であり、青色の光に感度を持つ光電変換層が第１光電変換層１２１である。しかし、各層の積層順序は任意であるから、近赤外光に感度を持つ光電変換層を「第１光電変換層１２１」と定義し、青色、緑色又は赤色の光に感度を持つ光電変換層を「第２光電変換層１２２」と定義することも可能である。この場合、互いに隣接する複数の画素１０において、第１プラグ間の距離は、第１プラグと第２プラグとの距離を大きく下回る。

　以上の第１実施形態から第５実施形態で説明した技術思想は、光電変換層を１層のみ有する撮像素子にも応用可能である。

　（第６実施形態）
　図１６は、本開示の第６実施形態に係る撮像素子６００の断面を示している。撮像素子６００は、光電変換層１２０を１層のみ有する。本実施形態において、複数の画素１０は、例えば、複数の第１画素１０ｉであるサブ画素及び複数の第２画素であるサブ画素１０ｍを含む。第１画素であるサブ画素１０ｉは、近赤外光の波長域に感度を持つ画素である。第１画素１０ｉであるサブ画素は、詳細には、近赤外光に基づく画像を形成するための画素である。第２画素１０ｍであるサブ画素は、可視光の波長域に感度を持つ画素である。第２画素１０ｍであるサブ画素は、詳細には、白黒の光（つまり、明度のみ）に基づく画像を形成するための画素である。光電変換層１２０は、可視光の波長域に感度を持つ光電変換材料と、近赤外光の波長域に感度を持つ光電変換材料との混合材料を用いて作製されうる。可視光の波長域に感度を持つ光電変換材料で作られた層と近赤外光の波長域に感度を持つ光電変換材料の層とを積層することによって、単一の光電変換層１２０を形成してもよい。フィルタ１９によって、第１画素であるサブ画素１０ｉの光電変換層１２０への可視光の入射がカットされ、第２画素であるサブ画素１０ｍの光電変換層１２０への近赤外光の入射がカットされる。

　光電変換層１２０は、第１光電変換層１２０ａ及び第２光電変換層１２０ｂを含む。第１光電変換層１２０ａ及び第２光電変換層１２０ｂは、それぞれ、連続する単一の光電変換層１２０の一部を構成している。第１光電変換層１２０ａは、光電変換層１２０のうち、第１画素であるサブ画素１０ｉを構成している部分である。第２光電変換層１２０ｂは、光電変換層１２０のうち、第２画素であるサブ画素１０ｍを構成している部分である。互いに隣接する画素１０間において、光電変換層１２０が空間的に複数の部分に分離されていてもよい。つまり、第１光電変換層１２０ａと第２光電変換層１２０ｂとが分離されていてもよい。

　第１画素であるサブ画素１０ｉのそれぞれは、第１光電変換層１２０ａ、第１画素電極６３及び第１プラグ６６を有する。第１画素電極６３は、第１光電変換層１２０ａに電気的に接続され、第１の波長域の光に対応する電荷を収集する。第１の波長域は、近赤外光の波長域である。第１プラグ６６は、半導体基板１と第１画素電極６３とを電気的に接続している。第１プラグ６６の先端は電荷蓄積領域６９に接続されている。

　第２画素であるサブ画素１０ｍのそれぞれは、第２光電変換層１２０ｂ、第２画素電極６４及び第２プラグ６７を有する。第２画素電極６４は、第２光電変換層１２０ｂに電気的に接続され、第２の波長域の光に対応する電荷を収集する。第２の波長域は、可視光の波長域である。第２プラグ６７は、半導体基板１と第２画素電極６４とを電気的に接続している。第２プラグ６７の先端は電荷蓄積領域７０に接続されている。

　図１７は、撮像素子６００を半導体基板１の法線方向から見たときの第１画素電極６３，第２画素電極６４及び第１プラグ６６，第２プラグ６７の配置を示している。本実施形態において、第１画素であるサブ画素１０ｉ及び第２画素であるサブ画素１０ｍは、２色の市松模様のパターンで並べられている。互いに隣接するサブ画素１０ｉにおける第１プラグ６６間の距離Ｌａは、隣接する第１画素であるサブ画素１０ｉ及び第２画素であるサブ画素１０ｍにおける第１プラグ６６と第２プラグ６７との距離Ｌｃよりも短い。互いに隣接する第１画素であるサブ画素１０ｉにおける第１プラグ６６間の距離Ｌａは、例えば、互いに隣接する第２画素であるサブ画素１０ｍにおける第２プラグ６７間の距離Ｌｂに等しい。本実施形態においても、異なる色に対応するプラグ間のクロストークを抑制することができる。

　（変形例３）
　図１６に示す撮像素子６００にベイヤー配列を適用することも可能である。具体的には、カラーフィルタ１９がベイヤーフィルタであり、光電変換層１２０が可視光に感度を持つ光電変換材料で構成されうる。この場合、撮像素子６００の複数の画素１０は、第１画素としての複数のＧ画素１０ｇｇ、第２画素としての複数のＢ画素１０ｂｂ、及び、第３画素としての複数のＲ画素１０ｒｒを含む。第１画素電極６３は、第１の波長域の光に対応する電荷を収集する。第１の波長域は、緑色の光の波長域である。第２画素電極６４は、第２の波長域の光に対応する電荷を収集する。第２の波長域は、青色の光の波長域である。

　図１８は、撮像素子６００にベイヤー配列を適用したときの第１画素電極６３，第２画素電極６４，第３画素電極６５及び第１プラグ６６，第２プラグ６７，第３プラグ６８の配置を示している。第１画素としての複数のＧ画素１０ｇｇ、第２画素としての複数のＢ画素１０ｂｂ、及び、第３画素としての複数のＲ画素１０ｒｒがベイヤー配列で並べられている。撮像素子６００は、フルカラー画像を取得できる。

　第３画素としてのＲ画素１０ｒｒは、光電変換層１２、第３画素電極６５及び第３プラグ６８を有する。第３画素電極６５は、光電変換層１２に電気的に接続され、第３の波長域の光に対応する電荷を収集する。第３の波長域は、赤色の光の波長域である。第３プラグ６８は、半導体基板１と第３画素電極６５とを電気的に接続している。

　隣接するＧ画素１０ｇｇにおける第１プラグ６６間の距離ＬＡは、隣接するＧ画素１０ｇｇ及びＢ画素１０ｂｂにおける第１プラグ６６と第２プラグ６７との距離ＬＢよりも短い。このような構成によれば、第１画素であるＧ画素１０ｇｇの第１プラグ６６と第２画素であるＢ画素１０ｂｂの第２プラグ６７との間のクロストークが抑制される。この結果、青色と緑色との混色を抑制することができる。つまり、色分離性を高めることができる。

　また、第１プラグ６６間の距離ＬＡは、隣接するＧ画素１０ｇｇ及びＲ画素１０ｒｒにおける第１プラグ６６と第３プラグ６８との距離ＬＣよりも短い。このような構成によれば、第１画素であるＧ画素１０ｇｇの第１プラグ６６と第３画素であるＲ画素１０ｒｒの第３プラグ６８との間のクロストークが抑制される。この結果、赤色と緑色との混色を抑制することができる。つまり、色分離性を高めることができる。

　また、第１プラグ６６間の距離ＬＡは、隣接するＢ画素１０ｂｂ及びＲ画素１０ｒｒにおける第２プラグ６７と第３プラグ６８との距離ＬＤよりも短い。このような構成によれば、Ｇ画素１０ｇｇの第１プラグ６６と他の画素のプラグとの間のクロストークが特に抑制される。

　以上の構成によって、赤色、緑色及び青色の異なる色の間での混色が抑制されうる。本実施形態では、Ｇ画素１０ｒｒにおいて、クロストークの抑制効果が最も高い。Ｇ画素１０ｇｇは、Ｂ画素１０ｂｂ及びＲ画素１０ｒｒの合計面積に等しい面積を占有するので、Ｇ画素１０ｇｇの第１プラグ６６でのクロストークを抑制することによって、最も効果的に混色を抑制する効果が得られる。

　また、視感度の高いＧ画素の第１プラグと他の色の画素のプラグとのクロストークを抑制することによって、異なる色間の混色を効果的に抑制することができる。

　（第７実施形態）
　図１９は、本開示の第７実施形態に係る撮像素子７００の断面を示している。撮像素子７００と先の実施形態の撮像素子との違いは、電極の構造にある。撮像素子７００において、第１画素電極１３は、第１蓄積電極１３ａ、第１読み出し電極１３ｂ及び第１転送電極１３ｃを有する。第２画素電極１４は、第２蓄積電極１４ａ、第２読み出し電極１４ｂ及び第２転送電極１４ｃを有する。第３画素電極１５は、第３蓄積電極１５ａ、第３読み出し電極１５ｂ及び第３転送電極１５ｃを有する。第１転送電極１３ｃ，第２転送電極１４ｃ及び第３転送電極１５ｃは、省略されていてもよい。

　第１画素電極１３と第１光電変換層１２１との間には、第１半導体層２７が設けられている。第１半導体層２７と第１画素電極１３との間には、絶縁層８の一部が存在している。第２画素電極１４と第２光電変換層１２２との間には、第２半導体層２８が設けられている。第２半導体層２８と第２画素電極１４との間には、絶縁層８の一部が存在している。第３画素電極１５と第３光電変換層１２３との間には、第３半導体層２９が設けられている。第３半導体層２９と第３画素電極１５との間には、絶縁層９の一部が存在している。第１半導体層２７，第２半導体層２８及び第３半導体層２９は、電荷の蓄積をより効率的に行うために設けられ、透光性を有する半導体材料で作られている。

　第１蓄積電極１３ａ及び第１転送電極１３ｃは、絶縁層８の一部を介して、又は、絶縁層８の一部及び第１半導体層２７を介して、第１光電変換層１２１に向かい合っている。第１読み出し電極１３ｂの少なくとも一部が直接又は第１半導体層２７を介して第１光電変換層１２１に接している。第１読み出し電極１３ｂには、第１プラグ３１が接続されている。第１蓄積電極１３ａ、第１読み出し電極１３ｂ及び第１転送電極１３ｃは、それぞれ、図示しない配線に電気的に接続されている。第１蓄積電極１３ａ、第１読み出し電極１３ｂ及び第１転送電極１３ｃのそれぞれに所望の電圧が印加されうる。第１蓄積電極１３ａは、印加電圧に応じて、第１光電変換膜１２１で発生した電荷を引き寄せて、電荷を第１光電変換層１２１に蓄積させるための電荷蓄積用電極として機能しうる。撮像素子７００を平面視したとき、第１転送電極１３ｃは、第１蓄積電極１３ａと第１読み出し電極１３ｂとの間に配置されている。第１転送電極１３ｃは、蓄積された電荷を塞き止めたり、電荷の転送を制御したりする役割を担う。第１蓄積電極１３ａ、第１読み出し電極１３ｂ及び第１転送電極１３ｃへの印加電圧を制御することによって、第１光電変換層１２１で発生した電荷を第１光電変換層１２１の内部又は第１光電変換層１２１の界面に蓄積したり、発生した電荷を第１電荷蓄積領域３に取り出したりすることができる。第１画素電極１３に関するこれらの説明は、「第１」を「第２」又は「第３」と読み替えることによって、第２画素電極１４及び第３画素電極１５にも適用されうる。

　本実施形態の電極の構造によれば、光電変換層で発生した電荷を効率的に収集及び転送することができ、感度の向上につながる。本実施形態の電極の構造は、先に説明した全ての実施形態に適用されうる。

　本明細書に開示された技術は、撮像素子に有用である。撮像素子は、撮像装置、光センサなどに応用されうる。

１　半導体基板
３　第１電荷蓄積領域
４　第２電荷蓄積領域
５　第３電荷蓄積領域
１０　画素
１０ａ，１０ｍ，１０ｉ　サブ画素
１０ｒ　赤のサブ画素
１０ｇ　緑のサブ画素
１０ｂ　青のサブ画素
１０ｒｒ　Ｒ画素
１０ｇｇ　Ｇ画素
１０ｂｂ　Ｂ画素
１２　光電変換部
１３，６３　第１画素電極
１４，６４　第２画素電極
１５，６５　第３画素電極
１６　第４画素電極
１７　第１対向電極
１８　第２対向電極
１９，１９１，１９２　カラーフィルタ
３１，６６　第１プラグ
３２，６７　第２プラグ
３３，６８　第３プラグ
３４　第４プラグ
１００，２００，３００，４００，５００，６００，７００　撮像素子
１００Ａ　撮像装置
１２０　光電変換層
１２１，１２０ａ　第１光電変換層
１２２，１２０ｂ　第２光電変換層
１２３　第３光電変換層
１２４　第４光電変換層
ＰＤ　フォトダイオード

Claims

　半導体基板と、
　第１画素と、
　前記第１画素と隣接する複数の第２画素と、
　を備え、
　前記第１画素及び前記複数の第２画素のそれぞれは、
　第１の波長域に含まれる波長を有する光を第１電荷に変換する第１光電変換層と、
　前記第１電荷を収集する第１画素電極と、
　前記半導体基板と前記第１画素電極とを電気的に接続する第１プラグと、
　前記半導体基板の法線方向において、前記第１光電変換層の上方、又は、前記第１光電変換層と前記半導体基板との間に配置され、第２の波長域に含まれる波長を有する光を第２電荷に変換する第２光電変換層と、
　前記第２電荷を収集する第２画素電極と、
　前記半導体基板と前記第２画素電極とを電気的に接続する第２プラグと、
　を含み、
　前記半導体基板の前記法線方向から見たとき、前記第１画素の前記第１プラグと前記複数の第２画素のそれぞれの前記第１プラグとの距離は、前記第１画素の前記第１プラグと前記複数の画素のそれぞれの前記第２プラグとの距離よりも短い、
　撮像素子。
　前記半導体基板の前記法線方向において、前記第２光電変換層が前記第１光電変換層の上方に配置されている、
　請求項１に記載の撮像素子。
　前記第１の波長域が近赤外光の波長域であり、
　前記第２の波長域が可視光の波長域である、
　請求項２に記載の撮像素子。
　前記半導体基板の前記法線方向において、前記第１光電変換層と前記半導体基板との間に前記第２光電変換層が配置されている、
　請求項１に記載の撮像素子。
　前記第１の波長域が可視光の波長域であり、
　前記第２の波長域が近赤外光の波長域である、
　請求項４に記載の撮像素子。
　前記半導体基板の前記法線方向から見たとき、前記第１プラグは、前記第２画素電極と重ならない、
　請求項４又は５に記載の撮像素子。
　前記半導体基板の前記法線方向から見たとき、前記第２画素電極の面積は、前記第１画素電極の面積の４倍よりも小さい、
　請求項４から６のいずれか１項に記載の撮像素子。
　前記第１の波長域は、赤色の光の波長域及び青色の光の波長域を含み、
　前記第２の波長域は、緑色の光の波長域を含み、
　前記第１光電変換層は、前記赤色の光の波長域及び前記青色の光の波長域に感度を有し、
　前記第２光電変換層は、前記緑色の光の波長域に感度を有する、
　請求項１に記載の撮像素子。
　前記赤色の波長域の光をカットするカラーフィルタと、
　前記青色の波長域の光をカットするカラーフィルタと、
　をさらに備える、
　請求項８に記載の撮像素子。
　前記第１画素及び前記複数の第２画素のそれぞれは、
　第３の波長域に含まれる波長を有する光を第３電荷に変換する第３光電変換層と、
　前記第３電荷を収集する第３画素電極と、
　前記半導体基板と前記第３画素電極のそれぞれとを電気的に接続する第３プラグと、
　をさらに含み、
　前記半導体基板の前記法線方向から見たとき、前記第１画素の前記第１プラグと前記複数の第２画素のそれぞれの前記第１プラグとの距離は、前記第１画素の前記第１プラグと複数の第２画素のそれぞれの前記第３プラグとの距離よりも短い、
　請求項１に記載の撮像素子。
　半導体基板と、
　互いに隣接する２つの第１画素と、
　前記２つの第１画素の各々と隣接する第２画素と、
　を備え、
　前記２つの第１画素の各々は、
　　　第１の波長域に含まれる波長を有する光を第１電荷に変換する第１光電変換層と、
　　前記第１電荷を収集する第１画素電極と、
　　前記半導体基板と前記第１画素電極とを電気的に接続する第１プラグと、を含み、
　前記第２画素は、
　　　第２の波長域に含まれる波長を有する光を第２電荷に変換する第２光電変換層と、
　　前記第２電荷を収集する第２画素電極と、
　　前記半導体基板と前記第２画素電極とを電気的に接続する第２プラグと、を含み、
　前記半導体基板の法線方向から見たとき、前記２つの第１画素における前記第１プラグ間の距離は、前記２つの第１画素の一方の前記第１プラグと前記第２画素の前記第２プラグとの距離よりも短い、
　撮像素子。
　前記２つの第１画素の各々と隣接する第３画素をさらに備え、
　前記第３画素は、
　　第３の波長域に含まれる波長を有する光を第３電荷に変換する第３光電変換層と、
　　前記第３電荷を収集する第３画素電極と、
　　前記半導体基板と前記第３画素電極とを電気的に接続する第３プラグと、を含み、
　前記半導体基板の前記法線方向から見たとき、前記２つの第１画素における前記第１プラグ間の距離は、前記２つの第１画素の一方の前記第１プラグと前記第３画素の前記第３プラグとの距離よりも短い、
　請求項１１に記載の撮像素子。
　前記２つの第１画素、前記第２画素及び前記第３画素がベイヤー配列で並べられている、
　請求項１２に記載の撮像素子。
　前記第１の波長域は緑色の光の波長域である、
　請求項１１から１３のいずれか１項に記載の撮像素子。
　前記第１画素電極は、前記第１電荷を前記第１光電変換層に蓄積させる第１蓄積電極と、前記第１プラグを介し、前記半導体基板と電気的に接続された第１読み出し電極とを含み、
　前記第２画素電極は、前記第２電荷を前記第２光電変換層に蓄積させる第２蓄積電極と、前記第２プラグを介し、前記半導体基板と電気的に接続された第２読み出し電極とを含む、
　請求項１から１４のいずれか１項に記載の撮像素子。