JP6975935B2 - 光検出装置 - Google Patents

Description

本開示は、光検出装置に関する。

従来、光検出装置、イメージセンサなどに光検出素子が用いられている。光検出素子の典型例は、フォトダイオード、フォトトランジスタなどの光電変換素子である。よく知られているように、光の照射によって光電変換素子に生じる光電流を検出することにより、光を検出することができる。

下記の特許文献１は、図２に、所定の化合物が有機重合体中に分散された有機膜をゲート絶縁膜として有する薄膜トランジスタ（ＴＦＴ）を開示している。有機膜を構成する所定の化合物としては、光の照射によって分極の状態が変化する化合物が選ばれる。特許文献１の薄膜トランジスタでは、ゲート絶縁膜に光が照射されると、ゲート絶縁膜の誘電率が変化する。そのため、ゲート絶縁膜への光の照射によって、ソース−ドレイン間を流れる電流が変化する。特許文献１には、このような薄膜トランジスタを光センサに用いることが可能であると記載されている。

特開２０１１−６０８３０号公報

新規な構成を有する光検出装置を提供する。

本開示の限定的ではないある例示的な実施形態によれば、以下が提供される。

ソース領域およびドレイン領域を含む半導体層と、半導体層のソース領域とドレイン領域とで挟まれた領域上に位置し、光電変換層を含むゲート絶縁層と、ゲート絶縁層上に位置するゲート電極と、ソース領域およびドレイン領域のうちの一方に入力が電気的に接続された第１信号検出トランジスタを含む信号検出回路と、ソース領域およびドレイン領域のうちの一方と第１信号検出トランジスタの入力との間に接続された第１転送トランジスタと、第１信号検出トランジスタの入力に一端が電気的に接続された第１キャパシタと、を備え、信号検出回路は、ゲート電極を介した光電変換層への光の入射によって生じる、光電変換層の誘電率の変化に対応した電気信号を検出する、光検出装置。

包括的または具体的な態様は、素子、デバイス、装置、システム、集積回路または方法で実現されてもよい。また、包括的または具体的な態様は、素子、デバイス、装置、システム、集積回路および方法の任意の組み合わせによって実現されてもよい。

開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および／または利点は、明細書および図面に開示の様々な実施形態または特徴によって個々に提供され、これらの１つ以上を得るために全てを必要とはしない。

本開示の一態様によれば、新規な構成を有する光検出装置が提供される。

図１は、本開示の第１の実施形態に係る例示的な光検出装置の断面を示す模式的な断面図である。 図２は、光検出装置１０００の例示的な回路構成を模式的に示す図である。 図３は、スズナフタロシアニンを含む材料から形成された光電変換層における吸収スペクトルの一例を示す図である。 図４は、一般式（１）で表されるスズナフタロシアニンを含む有機半導体材料を用いて形成した光電変換層を有するゲート絶縁層の一例を示す模式的な断面図である。 図５は、光電変換層２３ｐにおける光電流特性の典型例を示すグラフである。 図６は、０．１Ｖの電圧を印加したときの、シリコン熱酸化膜に流れるリーク電流の膜厚依存性を示すグラフである。 図７は、光検出装置１０００に適用可能な単位画素セルの回路構成の他の例を模式的に示す図である。 図８は、光検出装置１０００に適用可能な単位画素セルの回路構成のさらに他の例を模式的に示す図である。 図９は、光検出装置１０００に適用可能な単位画素セルの回路構成のさらに他の例を模式的に示す図である。 図１０は、光検出装置１０００に適用可能な単位画素セルの回路構成のさらに他の例を模式的に示す図である。 図１１は、光検出装置１０００に適用可能な単位画素セルの回路構成のさらに他の例を模式的に示す図である。 図１２は、光検出装置１０００に適用可能な単位画素セルの回路構成のさらに他の例を模式的に示す図である。 図１３は、本開示の第２の実施形態に係る光検出装置の断面を示す模式的な断面図である。 図１４は、図７に例示される回路構成における光センサ１００Ａを、図１３に示す光センサ１００Ｂに置き換えた回路構成の例を模式的に示す図である。 図１５は、図８に例示される回路構成における光センサ１００Ａを、図１３に示す光センサ１００Ｂに置き換えた回路構成の例を模式的に示す図である。 図１６は、図１０に例示される回路構成における光センサ１００Ａを、図１３に示す光センサ１００Ｂに置き換えた回路構成の例を模式的に示す図である。 図１７は、図１１に例示される回路構成における光センサ１００Ａを、図１３に示す光センサ１００Ｂに置き換えた回路構成の例を模式的に示す図である。 図１８は、図１２に例示される回路構成における光センサ１００Ａを、図１３に示す光センサ１００Ｂに置き換えた回路構成の例を模式的に示す図である。 図１９は、本開示の第３の実施形態に係る光検出装置の断面を示す模式的な断面図である。 図２０は、２．５Ｖの電圧を印加したときの、シリコン酸化膜に流れるリーク電流の膜厚依存性を示すグラフである。 図２１は、本開示の第４の実施形態に係るカメラシステムの構成例を模式的に示す図である。

本開示の一態様の概要は以下のとおりである。

［項目１］
ソース領域およびドレイン領域を含む半導体層と、
半導体層の前記ソース領域と前記ドレイン領域とで挟まれた領域上に位置し、光電変換層を含むゲート絶縁層と、
ゲート絶縁層上に位置するゲート電極と、
ソース領域およびドレイン領域のうちの一方に入力が電気的に接続された第１信号検出トランジスタを含む信号検出回路と、
ソース領域およびドレイン領域のうちの一方と第１信号検出トランジスタの入力との間に接続された第１転送トランジスタと、
第１信号検出トランジスタの入力に一端が電気的に接続された第１キャパシタと、
を備え、
信号検出回路は、ゲート電極を介した光電変換層への光の入射によって生じる、光電変換層の誘電率の変化に対応した電気信号を検出する、光検出装置。

項目１の構成によれば、露光とは異なるタイミングで出力信号を読み出すことが可能な光検出装置を実現し得る。

［項目２］
ゲート絶縁層は、光電変換層と半導体層との間に位置する絶縁層を含む、項目１に記載の光検出装置。

項目２の構成によれば、光電変換層におけるリーク電流を低減して、必要なＳ／Ｎ比を確保し得る。

［項目３］
透明ゲート電極と半導体層との間に位置する遮光膜を有する、項目１または２に記載の光検出装置。

項目３の構成によれば、ソース領域およびドレイン領域の間に形成されるチャネル領域への迷光の入射を抑制することが可能であるので、隣接する単位画素セル間の混色などのノイズの混入を抑制し得る。

［項目４］
光電変換層は、逆方向のバイアス電圧の増大に従って出力電流密度の絶対値が増大する第１電圧範囲と、順方向のバイアス電圧の増大に従って出力電流密度が増大する第２電圧範囲と、および、第１電圧範囲と第２電圧範囲との間であって、バイアス電圧に対する出力電流密度の変化率の絶対値が前記第１電圧範囲および前記第２電圧範囲よりも小さい第３電圧範囲と、を有する光電流特性を有する、項目１から３のいずれかに記載の光検出装置。

項目４の構成によれば、応答性に優れた光検出装置を提供し得る。例えば、応答性に優れた赤外線センサを実現し得る。

［項目５］
ソース領域およびドレイン領域のうちの他方の電位を基準としたときに第３電圧範囲内にあるゲート電圧をゲート電極に供給する電圧供給回路をさらに備え、
ソース領域およびドレイン領域のうちの一方は、ソース領域およびドレイン領域のうちの他方と、透明ゲート電極との間の電位差が第３電圧範囲内に維持された状態で、光電変換層の誘電率の変化に対応した電気信号を出力する、項目４に記載の光検出装置。

項目５の構成によれば、光電変換層の主面の間に第３電圧範囲の電位差を与えることが可能である。

［項目６］
信号検出回路は、ソース領域およびドレイン領域のうちの一方に入力が電気的に接続された第２信号検出トランジスタを含み、
ソース領域およびドレイン領域のうちの一方と第２信号検出トランジスタの入力との間に接続された第２転送トランジスタと、
第２信号検出トランジスタの入力に一端が電気的に接続された第２キャパシタと、
をさらに備える、項目１から５のいずれかに記載の光検出装置。

項目６の構成によれば、単一の画素によって、異なる複数の位相で光を検出し得る。

［項目７］
ソース領域およびドレイン領域のうちの一方と第１キャパシタの一端との間に電気的に接続された第１電流増幅回路をさらに備える、項目１から６のいずれかに記載の光検出装置。

項目７の構成によれば、より高感度の信号検出を実現し得る。

［項目８］
ソース領域およびドレイン領域のうちの一方と第１キャパシタの一端との間に電気的に接続された反転増幅器をさらに備える、項目１から７のいずれかに記載の光検出装置。

項目８の構成によれば、照度と、単位画素セルからの出力信号との間のリニアリティを向上させ得る。

［項目９］
第１電極と、
第１電極に対向する第２電極と、
第１電極と第２電極との間に配置された光電変換層と、
ゲートが前記第１電極に電気的に接続された電界効果トランジスタと、
電界効果トランジスタのソースおよびドレインのうちの一方に入力が電気的に接続された第１信号検出トランジスタを含む信号検出回路と、
電界効果トランジスタのソースおよびドレインのうちの一方と第１信号検出トランジスタの入力との間に接続された第１転送トランジスタと、
第１信号検出トランジスタの入力に一端が電気的に接続された第１キャパシタと、
を備え、
信号検出回路は、第２電極を介した光電変換層への光の入射によって生じる、第１電極と第２電極との間の誘電率の変化に対応した電気信号を検出する、光検出装置。

項目９の構成によれば、露光とは異なるタイミングで出力信号を読み出すことが可能な光検出装置を実現し得る。

［項目１０］
光電変換層は、逆方向バイアス電圧の増大に従って出力電流密度の絶対値が増大する第１電圧範囲と、順方向バイアス電圧の増大に従って出力電流密度が増大する第２電圧範囲と、第１電圧範囲と第２電圧範囲との間であって、バイアス電圧に対する出力電流密度の変化率の絶対値が前記第１電圧範囲および前記第２電圧範囲よりも小さい第３電圧範囲と、を有する光電流特性を有する、項目９に記載の光検出装置。

［項目１１］
第１電極と光電変換層との間、および、光電変換層と第２電極との間の少なくとも一方に配置された、少なくとも１つの絶縁層をさらに備える、項目１０に記載の光検出装置。

項目１１の構成によれば、電界効果トランジスタのソースまたはドレインと第２電極との間により大きなバイアス電圧を印加し得る。

［項目１２］
ソースおよびドレインのうちの他方の電位を基準としたときに第１電圧範囲内にある電圧を第２電極に供給する電圧供給回路をさらに備え、
電界効果トランジスタのソースおよびドレインのうちの一方は、電界効果トランジスタのソースおよびドレインのうちの他方と、第２電極との間の電位差が第１電圧範囲内に維持された状態で、第１電極と第２電極との間の誘電率の変化に対応した電気信号を出力する、項目１１に記載の光検出装置。

項目１２の構成によれば、光電変換層の主面の間に第１電圧範囲の電位差を与えることが可能である。

［項目１３］
ソースおよびドレインのうちの他方の電位を基準としたときに第３電圧範囲内にある電圧を第２電極に供給する電圧供給回路をさらに備え、
電界効果トランジスタのソースおよびドレインのうちの一方は、電界効果トランジスタのソースおよびドレインのうちの他方と、第２電極との間の電位差が第３電圧範囲内に維持された状態で、第１電極と第２電極との間の誘電率の変化に対応した電気信号を出力する、項目１０または１１に記載の光検出装置。

項目１３の構成によれば、光電変換層の主面の間に第３電圧範囲の電位差を与えることが可能である。

［項目１４］
第１電極は、遮光性電極である、項目９から１３のいずれかに記載の光検出装置。

項目１４の構成によれば、電界効果トランジスタのチャネル領域への迷光の入射を抑制することが可能であるので、隣接する単位画素セル間の混色などのノイズの混入を抑制し得る。

［項目１５］
電界効果トランジスタのゲートと第１電極とを接続する接続部をさらに備える、項目９から１４のいずれかに記載の光検出装置。

項目１５の構成によれば、半導体層と第１電極との間に配置される配線の設計の自由度が向上する。

［項目１６］
信号検出回路は、ソースおよびドレインのうちの一方に入力が電気的に接続された第２信号検出トランジスタを含み、
ソースおよびドレインのうちの一方と第２信号検出トランジスタの入力との間に接続された第２転送トランジスタと、
第２信号検出トランジスタの入力に一端が電気的に接続された第２キャパシタと、
をさらに備える、項目９から１５のいずれかに記載の光検出装置。

項目１６の構成によれば、単一の画素によって、異なる複数の位相で光を検出し得る。

［項目１７］
ソースおよびドレインのうちの一方と第１キャパシタの一端との間に電気的に接続された第１電流増幅回路をさらに備える、項目９から１６のいずれかに記載の光検出装置。

項目１７の構成によれば、より高感度の信号検出を実現し得る。

［項目１８］
ソースおよびドレインのうちの一方と第１キャパシタの一端との間に電気的に接続された反転増幅器をさらに備える、項目９から１７のいずれかに記載の光検出装置。

項目１８の構成によれば、照度と、単位画素セルからの出力信号との間のリニアリティを向上させ得る。

以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。

（第１の実施形態）
図１は、本開示の第１の実施形態に係る例示的な光検出装置の断面を模式的に示す。図１に示す光検出装置１０００は、各々が光センサ１００Ａを有する複数の単位画素セル１０Ａを含む。複数の単位画素セル１０Ａは、例えばマトリクス状に配列されることにより、光センサアレイを形成する。図１は、複数の単位画素セル１０Ａのうち、光センサアレイの行方向に沿って配置された３つの単位画素セル１０Ａの断面を模式的に示している。なお、図１は、光検出装置１０００を構成する各部の配置をあくまでも模式的に示しており、図１に示す各部の寸法は、必ずしも現実のデバイスにおける寸法を厳密に反映しない。このことは、本開示の他の図面においても同様である。また、以下では、図面が過度に複雑となることを避けるために、一部の要素の図示を省略することがある。

複数の単位画素セル１０Ａは、半導体基板２０に形成される。ここでは、半導体基板２０としてｐ型シリコン（Ｓｉ）基板を例示する。単位画素セル１０Ａの各々は、半導体基板２０に形成された素子分離領域２０ｔによって互いに電気的に分離されている。隣接する２つの単位画素セル１０Ａ間の距離（画素ピッチ）は、例えば２μｍ程度であり得る。なお、本明細書における「半導体基板」は、その全体が半導体層である基板に限定されず、光が照射される側の表面に半導体層が設けられた絶縁性基板などであってもよい。

単位画素セル１０Ａ中の光センサ１００Ａは、概略的には、電界効果トランジスタ（ＦＥＴ）に似たデバイス構造を有する。すなわち、光センサ１００Ａは、半導体基板２０内に形成された不純物領域（ここではｎ型領域）２０ｓおよび２０ｄと、半導体基板２０の不純物領域２０ｓと不純物領域２０ｄとで挟まれた領域上に配置されたゲート絶縁層２３と、ゲート絶縁層２３上に配置された透明ゲート電極２２ｇとを含む。図１に示すように、透明ゲート電極２２ｇは、半導体基板２０を覆う層間絶縁層５０上に配置される。

図１に例示する構成において、層間絶縁層５０は、複数の絶縁層（典型的にはシリコン酸化膜）を含む積層構造を有する。層間絶縁層５０中には、多層配線４０が配置されている。多層配線４０は、複数の配線層を含む。図１に例示する構成では、多層配線４０は、３つの配線層を含んでおり、中央の配線層に、電源配線４２、アドレス信号線４４および垂直信号線４６が設けられている。電源配線４２、アドレス信号線４４および垂直信号線４６は、例えば、紙面に垂直な方向（光センサアレイにおける列方向）に沿って延びている。図１に示す例では、層間絶縁層５０および多層配線４０は、それぞれ、４層の絶縁層および３層の配線層を含む。しかしながら、層間絶縁層５０中の絶縁層の層数および多層配線４０中の配線層の層数は、この例に限定されない。

図１に例示する構成において、多層配線４０の電源配線４２は、コンタクトプラグ５２を介して不純物領域２０ｄに接続されている。後述するように、電源配線４２には、所定の電圧を供給する電源が接続される。光検出装置１０００の動作時、不純物領域２０ｄには、電源配線４２を介して所定のバイアス電圧（第１のバイアス電圧）が印加される。

ゲート絶縁層２３は、層間絶縁層５０を貫通して半導体基板２０の上面と透明ゲート電極２２ｇの下面とを結んでいる。なお、本明細書における「上面」および「下面」の用語は、部材間の相対的な配置を示すために用いられており、本開示の光検出装置の姿勢を限定する意図ではない。

ゲート絶縁層２３は、光電変換層２３ｐを含む。光電変換層２３ｐの厚さ（半導体基板２０の法線方向に沿って測った長さ）は、例えば１５００ｎｍ程度である。光電変換層２３ｐの構成の典型例の詳細は、後述する。図１に例示する構成では、光電変換層２３ｐと半導体基板２０との間に、絶縁層２３ｘが配置されている。絶縁層２３ｘは半導体基板２０に接していてもよい。

図１に示す例では、層間絶縁層５０上の透明ゲート電極２２ｇは、複数の単位画素セル１０Ａにわたって形成されている。透明ゲート電極２２ｇは、不図示の電源との接続を有する。透明ゲート電極２２ｇは、半導体基板２０の不純物領域２０ｄと同様に、光検出装置１０００の動作時に所定のバイアス電圧（第２のバイアス電圧）を印加可能に構成されている。

光検出装置１０００の動作時、透明ゲート電極２２ｇと不純物領域２０ｄとにそれぞれ所定の電圧が印加されることにより、透明ゲート電極２２ｇと不純物領域２０ｄとの間の電位差が一定に維持される。動作時において透明ゲート電極２２ｇと不純物領域２０ｄとの間の電位差を一定に維持することが可能であれば、透明ゲート電極２２ｇは、複数の単位画素セル１０Ａにわたって形成されていなくてもよい。例えば、単位画素セル１０Ａごとに分離して透明ゲート電極２２ｇが形成されていても構わない。

後に詳しく説明するように、光の検出動作においては、透明ゲート電極２２ｇと不純物領域２０ｄとの間の電位差が一定に維持された状態で、光センサ１００Ａの透明ゲート電極２２ｇ側（図１における上側）から、光が光検出装置１０００に照射される。光検出装置１０００に照射された光は、透明ゲート電極２２ｇを介してゲート絶縁層２３の光電変換層２３ｐに入射する。光電変換層２３ｐは、光が照射されることによって例えば電子−正孔対を発生させる。光電変換層２３ｐ中に電子−正孔対が発生することにより、光電変換層２３ｐの誘電率が変化する。光センサ１００Ａを電界効果トランジスタとみなすと、光電変換層２３ｐにおける誘電率が変化することにより、このトランジスタにおけるゲート容量が変化したときと同様の効果が生じる。すなわち、ゲート絶縁層２３への光の照射により、このトランジスタにおけるしきい値電圧が変化する。この変化を利用することにより、光を検出することが可能である。

このような動作原理から、光センサ１００Ａを容量変調トランジスタと呼んでもよい。不純物領域２０ｓおよび２０ｄは、それぞれ、容量変調トランジスタの例えばソース領域およびドレイン領域に相当する。以下では、不純物領域２０ｓを光センサのソース領域（またはドレイン領域）と呼ぶことがあり、不純物領域２０ｄを光センサのドレイン領域（またはソース領域）と呼ぶことがある。また、以下では、簡単のため、不純物領域２０ｓおよび２０ｄの間に流れる電流を、単にドレイン電流と呼ぶことがある。

容量変調トランジスタにおけるしきい値の変化を適当な検出回路によって検出することにより、光センサ１００Ａに入射する光を検出することが可能である。後述するように、光検出装置１０００は、不純物領域２０ｓに電気的に接続された信号検出回路を有し得る。信号検出回路は、透明ゲート電極２２ｇを介した光電変換層２３ｐへの光の入射に起因する、光電変換層２３ｐの誘電率の変化に対応した電気信号（電圧信号または電流信号）を検出する。

図１に示す例では、透明ゲート電極２２ｇ上に、赤外線を選択的に透過する赤外線透過フィルタ２６が配置されている。つまり、図１は、光検出装置１０００を赤外線検出装置として利用する場合の構成を例示している。このように、光検出装置１０００によって検出される光は、可視光の波長範囲（例えば、３８０ｎｍ以上７８０ｎｍ以下）内の光に限定されない。なお、本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。本明細書における「透明」および「透光性」の用語は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。

光検出装置１０００を赤外線検出装置として利用する場合、透明ゲート電極２２ｇの材料として、近赤外線に対する透過率が高く、抵抗値が小さい透明導電性酸化物（Transparent Conducting Oxide（ＴＣＯ））が用いられる。ＴＣＯとして、例えば、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＦＴＯ、ＳｎＯ₂、ＴｉＯ₂、ＺｎＯ₂などを用いることができる。透明ゲート電極２２ｇとして、Ａｕなどの金属薄膜を用いてもよい。図１に示すように、照射された光を集光して光電変換層２３ｐに入射させるマイクロレンズ２８を赤外線透過フィルタ２６上に配置してもよい。マイクロレンズ２８と透明ゲート電極２２ｇとの間に保護層を配置してもよい。

図１に例示する構成において、単位画素セル１０Ａの各々は、アドレストランジスタ３０を有する。図１において模式的に示す例では、アドレストランジスタ３０は、半導体基板２０内に形成された不純物領域２０ｓおよび不純物領域３０ｓと、ゲート絶縁層３３と、ゲート電極３４とを含む。以下では、特に断りの無い限り、トランジスタとしてＮチャンネルＭＯＳＦＥＴを例示する。

ゲート絶縁層３３は、例えば、シリコンの熱酸化膜（二酸化シリコン膜）である。ゲート電極３４は、例えば、ポリシリコン電極である。この例では、アドレストランジスタ３０と光センサ１００Ａとは、不純物領域２０ｓを共有しており、不純物領域２０ｓを共有することによってこれらが電気的に接続されている。

アドレストランジスタ３０における不純物領域２０ｓは、例えば、アドレストランジスタ３０のドレイン領域として機能する。アドレストランジスタ３０における不純物領域３０ｓは、例えば、アドレストランジスタ３０のソース領域として機能する。光検出装置１０００が複数の単位画素セルを有し、各単位画素セルにアドレストランジスタ３０が配置された構成においては、アドレストランジスタ３０の出力（この例では不純物領域３０ｓ）に信号検出回路が接続される。後に図面を参照しながら説明するように、光センサ１００Ａとアドレストランジスタ３０との間に、キャパシタ、および、光センサ１００Ａから出力された信号電荷をこのキャパシタに転送する転送トランジスタなどを接続してもよい。一端が信号検出回路の入力段に電気的に接続されたキャパシタを単位画素セル内に設けることにより、例えば、いわゆるグローバルシャッタ動作が可能になる。なお、光検出装置１０００に含まれる単位画素セルの数が１つであれば、信号の読み出しの対象となるセルを選択するためのアドレストランジスタ３０を省略し得る。したがって、単位画素セルの数が１つの場合には、アドレストランジスタ３０を転送トランジスタとして機能させることが可能である。

この例では、アドレストランジスタ３０のゲート電極３４（典型的にはポリシリコン電極）は、コンタクトプラグ５２を介して、多層配線４０のアドレス信号線４４に接続されている。アドレストランジスタ３０の不純物領域３０ｓは、コンタクトプラグ５２を介して、多層配線４０の垂直信号線４６に接続されている。したがって、アドレス信号線４４を介してゲート電極３４の電位を制御し、アドレストランジスタ３０をオン状態とすることにより、光センサ１００Ａによって生成される信号を、垂直信号線４６を介して選択的に読み出すことができる。

垂直信号線４６などをその一部に含む上述の多層配線４０は、例えば銅などの金属によって形成される。多層配線４０中の配線層により、遮光膜を形成してもよい。層間絶縁層５０内に配置された配線層を遮光膜として機能させることにより、透明ゲート電極２２ｇを透過した光のうち、光電変換層２３ｐに入射しなかった光を、遮光性の配線層によって遮ることが可能である。これにより、光電変換層２３ｐに入射しなかった光（ここでは赤外線）が、半導体基板２０に形成されたトランジスタ（例えば容量変調トランジスタまたはアドレストランジスタ３０）のチャネル領域に入射することを抑制し得る。絶縁層２３ｘおよび／またはゲート絶縁層３３が遮光性を有していてもよい。チャネル領域への迷光の入射を抑制することにより、隣接する単位画素セル間における混色など、ノイズの混入を抑制し得る。なお、透明ゲート電極２２ｇを透過した光のうち、光電変換層２３ｐに向かって進行する光のほとんどは、光電変換層２３ｐによって吸収される。そのため、光電変換層２３ｐに向かって進行する光は、半導体基板２０に形成されたトランジスタの動作に悪影響を及ぼさない。

（光検出装置の例示的な回路構成）
図２は、光検出装置１０００の例示的な回路構成を示す。上述したように、光センサ１００Ａは、電界効果トランジスタに似たデバイス構造を有している。そのため、ここでは、トランジスタと同様の回路記号を用いて便宜的に光センサ１００Ａを表現する。

図２は、単位画素セル１０Ａが２行２列のマトリクス状に配置された例を模式的に示している。本明細書では、行および列が延びる方向を、それぞれ、行方向および列方向と呼ぶことがある。言うまでもないが、光検出装置１０００における単位画素セルの数および配置は、図２に示す例に限定されない。単位画素セルは、１次元に配列されていてもよい。この場合、光検出装置１０００は、ラインセンサである。光検出装置１０００に含まれる単位画素セルの数は、２以上であってもよいし、１つであってもよい。

既に説明したように、各単位画素セル１０Ａの光センサ１００Ａにおける不純物領域２０ｄ（容量変調トランジスタのドレインといってもよい）は、電源配線４２に接続されている。図２に示す例では、電源配線４２が、光センサアレイの列ごとに配置されている。これらの電源配線４２は、電圧供給回路１２に接続されている。光検出装置１０００の動作時、電圧供給回路１２は、電源配線４２を介して、光センサアレイを構成する単位画素セル１０Ａの各々に所定の電圧（第１のバイアス電圧）を供給する。

各単位画素セル１０Ａの光センサ１００Ａにおける透明ゲート電極２２ｇは、ゲート電圧制御線４８に接続されている。図２に例示する構成において、ゲート電圧制御線４８は、電圧供給回路１２に接続されている。したがって、光検出装置１０００の動作時、光センサアレイにおける各光センサ１００Ａの透明ゲート電極２２ｇには、ゲート電圧制御線４８を介して、電圧供給回路１２から所定のゲート電圧（第２のバイアス電圧）が印加される。電圧供給回路１２は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよいし、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。後述するように、各光センサ１００Ａの透明ゲート電極２２ｇには、光センサ１００Ａにおける不純物領域２０ｄの電位を基準としたときに所定の範囲内にあるゲート電圧が印加される。

図２に例示する構成において、アドレストランジスタ３０のゲートとの接続を有するアドレス信号線４４は、垂直走査回路（「行走査回路」とも呼ばれる）１４に接続されている。垂直走査回路１４は、アドレス信号線４４に所定の電圧を印加することにより、各行に配置された複数の単位画素セル１０Ａを行単位で選択する。これにより、アドレストランジスタ３０を介して、選択された単位画素セル１０Ａの信号を読み出すことができる。

図示するように、アドレストランジスタ３０のソースおよびドレインの一方（典型的にはドレイン）は、光センサ１００Ａにおける不純物領域２０ｓ（容量変調トランジスタのソースといってもよい）に接続されており、アドレストランジスタ３０のソースおよびドレインの他方（ここではソース）は、光センサアレイの列ごとに設けられた垂直信号線４６に接続されている。垂直信号線４６は、光センサアレイからの画素信号を周辺回路へ伝達する主信号線である。

この例では、垂直信号線４６と接地との間に定電流源４９が接続されている。したがって、垂直信号線４６の電圧の変化を検出することにより、光センサ１００Ａに光が照射されることに起因する、光センサ１００Ａにおけるしきい値の変化を検出することができる。すなわち、垂直信号線４６の電圧の変化に基づいて、光を検出することができる。このとき、電源配線４２は、ソースフォロア電源として機能する。光センサ１００Ａの不純物領域２０ｓから出力される電流を検出することによって光を検出してもよい。ただし、電圧の変化を検出する方が、シリコンのフォトダイオードを用いた光センサと同様のプロセスおよび回路を適用でき、高いＳ／Ｎ比を得る観点からも有利である。

なお、光センサ１００Ａにおける不純物領域２０ｄに所定の電圧を供給する回路と、透明ゲート電極２２ｇに所定の電圧を供給する回路とは、図２に例示するように共通であってもよいし、異なっていてもよい。光センサ１００Ａにおける不純物領域２０ｄに所定の電圧を供給する回路および透明ゲート電極２２ｇに所定の電圧を供給する回路の少なくとも一方が、垂直走査回路１４の一部であってもよい。

（光電変換層）
次に、光電変換層２３ｐの構成の典型例を詳細に説明する。

光電変換層２３ｐを構成する材料としては、典型的には、半導体材料が用いられる。光電変換層２３ｐは、光の照射を受けて内部に正および負の電荷対（典型的には電子−正孔対）を生成する。ここでは、光電変換層２３ｐを構成する材料として有機半導体材料を用いる。光電変換層２３ｐは、例えば、下記一般式（１）で表されるスズナフタロシアニン（以下、単に「スズナフタロシアニン」と呼ぶことがある）を含む。

一般式（１）中、Ｒ¹〜Ｒ²⁴は、独立して、水素原子または置換基を表す。置換基は、特定の置換基に限定されない。置換基は、重水素原子、ハロゲン原子、アルキル基（シクロアルキル基、ビシクロアルキル基、トリシクロアルキル基を含む）、アルケニル基（シクロアルケニル基、ビシクロアルケニル基を含む）、アルキニル基、アリール基、複素環基（ヘテロ環基といってもよい）、シアノ基、ヒドロキシ基、ニトロ基、カルボキシ基、アルコキシ基、アリールオキシ基、シリルオキシ基、ヘテロ環オキシ基、アシルオキシ基、カルバモイルオキシ基、アルコキシカルボニルオキシ基、アリールオキシカルボニルオキシ基、アミノ基（アニリノ基を含む）、アンモニオ基、アシルアミノ基、アミノカルボニルアミノ基、アルコキシカルボニルアミノ基、アリールオキシカルボニルアミノ基、スルファモイルアミノ基、アルキルスルホニルアミノ基、アリールスルホニルアミノ基、メルカプト基、アルキルチオ基、アリールチオ基、ヘテロ環チオ基、スルファモイル基、スルホ基、アルキルスルフィニル基、アリールスルフィニル基、アルキルスルホニル基、アリールスルホニル基、アシル基、アリールオキシカルボニル基、アルコキシカルボニル基、カルバモイル基、アリールアゾ基、ヘテロ環アゾ基、イミド基、ホスフィノ基、ホスフィニル基、ホスフィニルオキシ基、ホスフィニルアミノ基、ホスホノ基、シリル基、ヒドラジノ基、ウレイド基、ボロン酸基（−Ｂ（ＯＨ）₂）、ホスファト基（−ＯＰＯ（ＯＨ）₂）、スルファト基（−ＯＳＯ₃Ｈ）、または、その他の公知の置換基であり得る。

上述の一般式（１）で表されるスズナフタロシアニンとしては、市販されている製品を用いることができる。あるいは、上述の一般式（１）で表されるスズナフタロシアニンは、例えば特開２０１０−２３２４１０号公報に示されているように、下記の一般式（２）で表されるナフタレン誘導体を出発原料として合成することができる。一般式（２）中のＲ²⁵〜Ｒ³⁰は、一般式（１）におけるＲ¹〜Ｒ²⁴と同様の置換基であり得る。

上述の一般式（１）で表されるスズナフタロシアニンにおいて、分子の凝集状態の制御のし易さの観点から、Ｒ¹〜Ｒ²⁴のうち、８個以上が水素原子または重水素原子であると有益であり、Ｒ¹〜Ｒ²⁴のうち、１６個以上が水素原子または重水素原子であるとより有益であり、全てが水素原子または重水素原子であるとさらに有益である。さらに、以下の式（３）で表されるスズナフタロシアニンは、合成の容易さの観点で有利である。

上述の一般式（１）で表されるスズナフタロシアニンは、概ね２００ｎｍ以上１１００ｎｍ以下の波長帯域に吸収を有する。例えば、上述の式（３）で表されるスズナフタロシアニンは、図３に示すように、波長が概ね８７０ｎｍの位置に吸収ピークを有する。図３は、上述の式（３）で表されるスズナフタロシアニンを含む光電変換層における吸収スペクトルの一例である。なお、吸収スペクトルの測定においては、石英基板上に光電変換層（厚さ：３０ｎｍ）が積層されたサンプルを用いている。

図３からわかるように、スズナフタロシアニンを含む材料から形成された光電変換層は、近赤外領域に吸収を有する。すなわち、光電変換層２３ｐを構成する材料として、スズナフタロシアニンを含む材料を選択することにより、近赤外線を検出可能な光検出装置を実現し得る。

図４は、上述の一般式（１）で表されるスズナフタロシアニンを含む有機半導体材料を用いて形成した光電変換層を有するゲート絶縁層の一例を示す。図４に例示する構成において、ゲート絶縁層２３は、光電変換構造２３０Ａを含み、光電変換構造２３０Ａおよび透明ゲート電極２２ｇの間に配置された電子ブロッキング層２３４と、光電変換構造２３０Ａおよび絶縁層２３ｘとの間に配置された正孔ブロッキング層２３６とをさらに含んでいる。

光電変換構造２３０Ａは、ｐ型半導体およびｎ型半導体の少なくとも一方を含む。図４に例示する構成では、光電変換構造２３０Ａは、ｐ型半導体層２３０ｐと、ｎ型半導体層２３０ｎと、ｐ型半導体層２３０ｐおよびｎ型半導体層２３０ｎの間に挟まれた混合層２３０ｈとを有する。ｐ型半導体層２３０ｐは、電子ブロッキング層２３４と混合層２３０ｈとの間に配置されており、光電変換および／または正孔輸送の機能を有する。ｎ型半導体層２３０ｎは、正孔ブロッキング層２３６と混合層２３０ｈとの間に配置されており、光電変換および／または電子輸送の機能を有する。後述するように、混合層２３０ｈがｐ型半導体およびｎ型半導体の少なくとも一方を含んでいてもよい。

ｐ型半導体層２３０ｐおよびｎ型半導体層２３０ｎは、それぞれ、有機ｐ型半導体および有機ｎ型半導体を含む。すなわち、光電変換構造２３０Ａは、上述の一般式（１）で表されるスズナフタロシアニンを含む有機光電変換材料と、有機ｐ型半導体および有機ｎ型半導体の少なくとも一方とを含む。

有機ｐ型半導体（化合物）は、ドナー性有機半導体（化合物）であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。さらに詳しくは、有機ｐ型半導体（化合物）は、２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナー性有機化合物としては、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、Ｐ３ＨＴなどのチオフェン化合物、銅フタロシアニンなどのフタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、ドナー性有機半導体は、これらに限らず、上述したように、ｎ型（アクセプター性）化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用い得る。上述のスズナフタロシアニンは、有機ｐ型半導体材料の一例である。

有機ｎ型半導体（化合物）は、アクセプター性有機半導体（化合物）であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。さらに詳しくは、有機ｎ型半導体（化合物）は、２つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプター性有機化合物としては、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、フラーレン、フェニルＣ₆₁酪酸メチルエステル（ＰＣＢＭ）などのフラーレン誘導体、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５ないし７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピンなど）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、ペリレンテトラカルボキシルジイミド化合物（ＰＴＣＤＩ）、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、これらに限らず、上述したように、ｐ型（ドナー性）有機化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプター性有機半導体として用い得る。

混合層２３０ｈは、例えば、ｐ型半導体およびｎ型半導体を含むバルクヘテロ接合構造層であり得る。バルクへテロ接合構造を有する層として混合層２３０ｈを形成する場合、上述の一般式（１）で表されるスズナフタロシアニンをｐ型半導体材料として用い得る。ｎ型半導体材料としては、例えば、フラーレンおよび／またはフラーレン誘導体を用いることができる。ｐ型半導体層２３０ｐを構成する材料が、混合層２３０ｈに含まれるｐ型半導体材料と同じであると有益である。同様に、ｎ型半導体層２３０ｎを構成する材料が、混合層２３０ｈに含まれるｎ型半導体材料と同じであると有益である。バルクへテロ接合構造は、特許第５５５３７２７号公報において詳細に説明されている。参考のため、特許第５５５３７２７号公報の開示内容の全てを本明細書に援用する。

検出を行いたい波長域に応じて適切な材料を用いることにより、所望の波長域に感度を有する光センサを実現し得る。光電変換層２３ｐは、有機半導体材料に限定されず、アモルファスシリコンなどの無機半導体材料を含んでいてもよい。光電変換層２３ｐは、有機材料から構成される層と無機材料から構成される層とを含んでいてもよい。ここでは、スズナフタロシアニンとＣ₆₀とを共蒸着することによって得られたバルクヘテロ接合構造を光電変換層２３ｐに適用した例を説明する。

（光電変換層における光電流特性）
図５は、光電変換層２３ｐにおける光電流特性の典型例を示す。図５中、太い実線のグラフは、光が照射された状態における、光電変換層の例示的な電流−電圧特性（Ｉ−Ｖ特性）を示している。なお、図５には、光が照射されていない状態におけるＩ−Ｖ特性の一例も、太い破線によってあわせて示されている。

図５は、一定の照度のもとで、光電変換層の２つの主面の間に印加するバイアス電圧を変化させたときの主面間の電流密度の変化を示している。本明細書において、バイアス電圧における順方向および逆方向は、以下のように定義される。光電変換層が、層状のｐ型半導体および層状のｎ型半導体の接合構造を有する場合には、ｎ型半導体の層よりもｐ型半導体の層の電位が高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。他方、ｎ型半導体の層よりもｐ型半導体の層の電位が低くなるようなバイアス電圧を逆方向のバイアス電圧と定義する。有機半導体材料を用いた場合も、無機半導体材料を用いた場合と同様に、順方向および逆方向を定義することができる。光電変換層がバルクヘテロ接合構造を有する場合、上述の特許第５５５３７２７号公報の図１に模式的に示されるように、光電変換層の２つの主面のうちの一方の表面には、ｎ型半導体よりもｐ型半導体が多く現れ、他方の表面には、ｐ型半導体よりもｎ型半導体が多く現れる。したがって、ｎ型半導体よりもｐ型半導体が多く現れた主面側の電位が、ｐ型半導体よりもｎ型半導体が多く現れた主面側の電位よりも高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。

図５に示すように、本開示の実施形態による光電変換層の光電流特性は、概略的には、第１〜第３の３つの電圧範囲によって特徴づけられる。第１電圧範囲は、逆バイアスの電圧範囲であって、逆方向バイアス電圧の増大に従って出力電流密度の絶対値が増大する電圧範囲である。第１電圧範囲は、光電変換層の主面間に印加されるバイアス電圧の増大に従って光電流が増大する電圧範囲といってもよい。第２電圧範囲は、順バイアスの電圧範囲であって、順方向バイアス電圧の増大に従って出力電流密度が増大する電圧範囲である。つまり、第２電圧範囲は、光電変換層の主面間に印加されるバイアス電圧の増大に従って順方向電流が増大する電圧範囲である。第３電圧範囲は、第１電圧範囲と第２電圧範囲の間の電圧範囲である。

第１〜第３の電圧範囲は、リニアな縦軸および横軸を用いたときにおける光電流特性のグラフの傾きによって区別され得る。参考のため、図５では、第１電圧範囲および第２電圧範囲のそれぞれにおけるグラフの平均的な傾きを、それぞれ、破線Ｌ１および破線Ｌ２によって示している。図５に例示されるように、第１電圧範囲、第２電圧範囲および第３電圧範囲における、バイアス電圧の増加に対する出力電流密度の変化率は、互いに異なっている。第３電圧範囲は、バイアス電圧に対する出力電流密度の絶対値の変化率が、第１電圧範囲における変化率および第２電圧範囲における変化率よりも小さい電圧範囲として定義される。あるいは、Ｉ−Ｖ特性を示すグラフにおける立ち上がり（立ち下り）の位置に基づいて、第３電圧範囲が決定されてもよい。第３電圧範囲は、典型的には、−１Ｖよりも大きく、かつ、＋１Ｖよりも小さい。第３電圧範囲では、バイアス電圧を変化させても、光電変換層の主面間の電流密度は、ほとんど変化しない。図５に例示されるように、第３電圧範囲では、電流密度の絶対値は、典型的には１００μＡ／ｃｍ²以下である。後に詳しく述べるように、この第３電圧範囲では、光の照射によって生じた正および負の電荷対（例えば正孔−電子対）は、光の照射をやめれば速やかに再結合して消滅する。そのため、光検出装置の動作時に光電変換層の２つの主面の間に印加するバイアス電圧を第３電圧範囲の電圧に調整することによって、高速な応答を実現することが可能となる。

再び図１および図２を参照する。本開示の典型的な実施形態では、光検出装置の動作時、光センサが有する２つの不純物領域のうち電源配線４２に接続された側と、透明ゲート電極２２ｇとの間の電位差が、上述の第３電圧範囲に維持された状態で、光の検出が実行される。例えば、図２を参照して説明した構成では、不純物領域２０ｄを基準としたときに第３電圧範囲内にあるゲート電圧が、電圧供給回路１２から透明ゲート電極２２ｇに供給される。したがって、光の検出動作においては、光電変換層２３ｐは、上面（透明ゲート電極２２ｇ側の主面）と下面との間に、第３電圧範囲のバイアス電圧が印加された状態にある。

光電変換層２３ｐに光が入射すると、光電変換層２３ｐの内部に例えば正孔−電子対が発生する。このとき、光電変換層２３ｐに所定のバイアス電圧が印加されているので、複数の正孔−電子対の各々における双極子モーメントは、ほぼ同じ方向に揃う。そのため、正孔−電子対の発生に伴って光電変換層２３ｐの誘電率が増大する。所定のバイアス電圧が印加され、光が照射された状態にある光電変換層２３ｐ内の電場の大きさをＥとすれば、ガウスの法則により、Ｅ＝（（σ_f−σ_p）／ε₀）およびＥ＝（σ_f／ε）が成り立つ。ここで、σ_fは、電極（例えば透明ゲート電極２２ｇ）における電荷密度であり、σ_pは、分極により、光電変換層２３ｐにおいて電極に対向する表面に生じた電荷の密度である。ε₀およびεは、それぞれ、真空の誘電率および光電変換層２３ｐの誘電率である。Ｅ＝（（σ_f−σ_p）／ε₀）およびＥ＝（σ_f／ε）から、ε＝ε₀（σ_f／（σ_f−σ_p））が得られ、分極に寄与する電荷（正孔−電子対）の増加により光電変換層２３ｐの誘電率が増大することがわかる。つまり、光電変換層２３ｐへの光の照射により、ゲート絶縁層２３全体の誘電率が増大する。

光センサ１００Ａをトランジスタとみなせば、ゲート絶縁層２３の誘電率の増大に伴い、しきい値電圧が低下する（実効的なゲート電圧が増大するといってもよい）。これにより、不純物領域２０ｓの電圧が、ソースフォロアによって、ゲート絶縁層２３の誘電率の変化に伴って変化する。すなわち、光センサ１００Ａをトランジスタとみなしたときのソース電圧は、光センサ１００Ａへの照度の変化に応じた変化を示す。したがって、ソース電圧の変化を適当な検出回路によって検出することにより、光を検出することが可能である。

例えば、図２に示すように垂直信号線４６に定電流源４９を接続し、アドレストランジスタ３０をオンとすれば、垂直信号線４６における電圧の変化の形で、光センサ１００Ａへの照度の変化に応じたしきい値電圧の変化を検出することができる。あるいは、垂直信号線４６に定電圧源を接続して、垂直信号線４６における電流の変化を検出してもよい。このように、光センサ１００Ａからの出力信号は、電圧の変化の形であってもよいし、電流の変化の形であってもよい。

ここで注目すべき点は、光の検出時に、光電変換層２３ｐに第３電圧範囲のバイアス電圧を印加している点である。フォトダイオード（または光電変換膜）を利用した従来の光センサでは、一般に、図５に示す第１電圧範囲に対応する、逆バイアスのもとで光検出の動作が実行される。そのため、光電変換によって生じた正孔および電子は、それぞれ、フォトダイオードのカソードおよびアノードに向かって移動する。フォトダイオード（または光電変換膜）を利用した、従来の光センサの光検出においては、光電変換によって生じた電荷が、信号として外部回路に取り出される。

これに対し、本開示の光検出装置の典型例では、光の検出時、光電変換層２３ｐには、第３電圧範囲のバイアス電圧が印加される。第３電圧範囲のバイアス電圧が印加された状態で光電変換層２３ｐに光が照射されると、光電変換層２３ｐに例えば正孔−電子対が生成される。ただし、第３電圧範囲のバイアス電圧が印加された状態においては、生成された正孔および電子は、分離して電極に移動することなく、双極子を形成する。すなわち、生成された正孔および電子自体が光電変換層２３ｐの外部に取り出されることはない。

光電変換層からの電荷の排出および光電変換層への電荷の流入は、その速度が遅い（数十ミリ秒程度）。そのため、光センサをイメージセンサに適用する場合、光電変換層からの電荷の排出または光電変換層への電荷の流入を伴う構成では、撮像開始時の光電変換層への電圧の印加、光照射などに伴ってノイズ、残像などが発生するおそれがある。光の検出時に光電変換層２３ｐに印加するバイアス電圧を第３電圧範囲の電圧とする構成では、このような光電変換層からの電荷の排出または光電変換層への電荷の流入を伴わないので、ノイズ、残像などの発生を抑制し得る。

また、第３電圧範囲のバイアス電圧が印加された状態においては、光電変換層２３ｐに光が入射しなくなると、正孔−電子対は、速やか（数十マイクロ秒以下）に再結合して消滅する。したがって、本開示の実施形態によれば、高速な応答を実現することが可能である。高速な応答を実現し得るので、本開示の実施形態による光センサは、飛行時間法（Time-of-flight method（ＴＯＦ））を利用した距離計測、超高速撮影などへの適用に有利である。電源配線４２を介して不純物領域２０ｄに印加される第１のバイアス電圧は、例えば２．４Ｖであり、ゲート電圧制御線４８を介して透明ゲート電極２２ｇに印加される第２のバイアス電圧は、例えば２．５Ｖである。つまり、ここで説明する例では、光センサ１００Ａのゲート絶縁層２３の上面および下面の間に、およそ０．１Ｖの電位差が与えられるように設定されている。なお、後述するように、光電変換層に第１電圧範囲のバイアス電圧を印加して光の検出を実行することも可能である。

（赤外線の検出）
赤外領域に吸収を有する光電変換材料は、バンドギャップが狭い。また、暗電流の原因となる、熱励起に起因する電流における活性化エネルギーは、バンドギャップに比例する。そのため、容量変調トランジスタのゲート絶縁層の材料として、赤外領域に吸収を有する光電変換材料を用いると、ゲートリークが発生し、十分なＳ／Ｎ比を確保できない可能性がある。なお、０．１Ｖのバイアス電圧のもとでの有機光電変換層単体におけるリーク電流の大きさは、例えば１×１０^-8Ａ／ｃｍ²程度である（「×」は乗算を表す）。

ここで説明する例では、光電変換層２３ｐとして、近赤外領域に吸収を有する光電変換層を用いている。図１に例示する構成では、光電変換層２３ｐと半導体基板２０の間に、絶縁層２３ｘが配置されている。光電変換層２３ｐと半導体基板２０の間に絶縁層２３ｘを配置することにより、光電変換層２３ｐにおけるリーク電流を低減して、必要なＳ／Ｎ比を確保し得る。

絶縁層２３ｘとしては、例えば、シリコンの熱酸化膜を適用し得る。図６は、０．１Ｖの電圧を印加したときの、シリコン熱酸化膜に流れるリーク電流の膜厚依存性を示す。本開示の実施形態の光検出方式において、光の非照射時における特性を確保する観点からは、ゲート絶縁層２３におけるリーク電流が１×１０^-11Ａ／ｃｍ²以下であることが有益である。このリーク電流の大きさは、半導体基板２０の法線方向からゲート絶縁層２３を見たときの面積（ゲート面積）を１μｍ²としたときの１ｅ／ｓ以下のリーク量に相当する（リーク量の単位における「ｅ」は、電子数を意味する）。図６に示すように、絶縁層２３ｘとしてシリコン熱酸化膜を適用する場合、熱酸化膜の厚さを４．６ｎｍ以上とすれば、必要な程度にまでリーク電流を低減し得ることがわかる。

上述の第３電圧範囲を利用する場合、光の検出時に光電変換層２３ｐの上面と下面との間に印加される電圧は、例えば０．１Ｖ程度と比較的小さい。そのため、光電変換層２３ｐの材料として、狭バンドギャップの材料を用いやすい。また、光電変換層２３ｐと半導体基板２０との間に絶縁層２３ｘを配置することにより、容量変調トランジスタのチャネル領域へのリーク電流を低減し得る。第３電圧範囲を利用する場合、不純物領域２０ｄと透明ゲート電極２２ｇとの間に与えられる電位差は、比較的小さい。そのため、絶縁層２３ｘとして比較的薄い絶縁膜を用いることができ、照度に関する情報を例えばドレイン電流の変調の形で取得することが可能である。

このように、本開示の実施形態によれば、赤外領域に吸収を有する狭バンドギャップの光電変換材料を用いながらも、暗電流を抑制して高いＳ／Ｎ比を確保することが可能である。言うまでもないが、絶縁層２３ｘを構成する材料は、二酸化シリコンに限定されない。絶縁層２３ｘとして、シリコン半導体において一般的に用いられるシリコン酸窒化膜（ＳｉＯＮ膜）を適用してもよいし、ＨｆＯ₂膜などのＨｉｇｈ−ｋ膜を適用してもよい。絶縁層２３ｘの厚さは、絶縁層２３ｘを構成する材料に応じて適宜設定されればよい。

近赤外線を利用したイメージングは、例えば車両に搭載されて使用されるナイトビジョンシステムの用途、生体観察の用途などに有望であり、赤外領域に感度を有する光センサが望まれている。よく知られているように、シリコンのバンドギャップは１．１ｅＶであり、シリコンのフォトダイオードを用いた光センサでは、１１００ｎｍ以上の波長を有する光を検出できない。シリコンのフォトダイオードは、９００ｎｍあたりの波長域における感度を有するものの、可視光の波長範囲と比較するとその感度は低く、特にナイトビジョンシステムへの適用において性能の向上が望まれている。

狭バンドギャップを有する半導体としては、Ｉｎ_xＧａ_1-xＡｓが知られている。Ｉｎ_xＧａ_1-xＡｓは、組成比Ｘを調整することにより、バンドギャップを０．３ｅＶまで狭めることが可能である。Ｉｎ_xＧａ_1-xＡｓを用いた光センサでは、最大で３μｍの波長に感度を持たせることができ、Ｉｎ_xＧａ_1-xＡｓを用いた光センサを赤外線センサとして用いることが可能である。しかしながら、結晶欠陥による暗電流、狭バンドギャップに起因する熱ノイズによるＳ／Ｎ比の劣化を抑制するために、センサを冷却する必要がある。そのため、小型化および低コスト化が困難であり、民生用として広く普及するには至っていない。冷却装置を使わない赤外線センサとしては、マイクロボロメータおよび焦電センサが知られている。しかしながら、マイクロボロメータおよび焦電センサは、ともに熱を介した検出であるので、応答速度が数十ｍ秒と遅く、用途が限定されてしまう。

本開示の実施形態によれば、光電変換層２３ｐとして、赤外領域に吸収を有する材料を用いることが比較的容易である。例えば、上述の式（３）で表されるスズナフタロシアニンを含む光電変換層は、図３に示すように、８００ｎｍ〜１０００ｎｍの波長域に吸収のピークを有している。式（３）で表されるスズナフタロシアニンを含む光電変換層の、波長９００ｎｍにおける量子効率は、シリコンの１０倍程度であり得る。本開示の実施形態によれば、赤外領域に感度を有する光センサまたは光検出装置を比較的簡易な構成で実現し得る。本開示の実施形態による光検出装置における検出は、熱を介した検出ではないので、チャネル部分の温度変化による熱ノイズの発生を回避でき、冷却機構を設ける必要もない。

光検出装置１０００は、一般的な半導体製造プロセスを用いて製造することができる。特に、半導体基板２０としてシリコン基板を用いる場合には、種々のシリコン半導体プロセスを利用することによって光検出装置１０００を製造することができる。本開示の光センサは、電界効果トランジスタに似たデバイス構造を有するので、他のトランジスタと本開示の光センサとを同一の半導体基板に形成することも比較的容易である。

（単位画素セルの変形例）
図１および図２を参照して説明した構成では、アドレストランジスタ３０のオン時、不純物領域２０ｓの電圧（容量変調トランジスタのソース電圧といってもよい）は、光センサ１００Ａに対する照度の変化に従って時々刻々変化する。換言すれば、垂直信号線４６を介して読み出される信号レベルは、読み出し時における、光センサ１００Ａに対する照度に応じたレベルである。すなわち、照度に関する情報がリアルタイムで取得される。

上述したように、単位画素セル内に、一端が信号検出回路の入力段に接続されたキャパシタを設けてもよい。例えば、単位画素セル内に、一方の電極が半導体基板２０の不純物領域２０ｓまたは３０ｓ（例えば図１参照）に電気的に接続されたキャパシタを設けてもよい。このようなキャパシタを単位画素セル内に配置することにより、光センサに対する露光とは異なるタイミングで出力信号を読み出すことが可能になる。

図７は、光検出装置１０００に適用可能な単位画素セルの回路構成の他の例を示す。図７に例示する単位画素セル１１Ａは、概略的には、上述の光センサ１００Ａと、垂直信号線４６に接続された信号検出回路７６と、光センサ１００Ａおよび信号検出回路７６の間に接続された転送トランジスタ７０と、一端が信号検出回路７６の入力に電気的に接続されたキャパシタ７２とを有する。なお、図面が過度に複雑になることを避けるために、ここでは、１つの単位画素セルを取り出してその回路構成の例を模式的に示している。光検出装置１０００が複数の単位画素セルを含む場合、各単位画素セルは、図示された回路と同様の構成を有し得る。

図７に例示する構成において、信号検出回路７６は、垂直信号線４６にソースが接続された信号検出トランジスタ７５を含む。信号検出トランジスタ７５および定電流源４９は、ソースフォロア回路を形成する。光検出装置１０００の動作時、信号検出トランジスタ７５のドレインには、例えば電源電圧ＶＤＤが供給される。信号検出トランジスタ７５は、ゲートに印加された電圧を増幅して垂直信号線４６に出力する。この例では、信号検出トランジスタ７５の入力であるゲートは、信号検出回路７６の入力でもある。

信号検出トランジスタ７５のゲートは、光センサ１００Ａにおける不純物領域２０ｓとの電気的な接続を有する。ここでは、信号検出トランジスタ７５のゲートが、転送トランジスタ７０およびアドレストランジスタ３０を介して不純物領域２０ｓに接続されている。不純物領域２０ｓには、転送トランジスタ７０のドレインおよびソースの一方（例えばドレイン）が接続され、転送トランジスタ７０のドレインおよびソースの他方に、アドレストランジスタ３０のドレインおよびソースの一方（例えばドレイン）が接続される。信号検出トランジスタ７５のゲートは、アドレストランジスタ３０のドレインおよびソースの他方に接続される。

転送トランジスタ７０およびアドレストランジスタ３０の間のノードＮｄに、キャパシタ７２の一端が接続される。キャパシタ７２の他端は、光検出装置１０００動作時、図７において不図示の電源から所定の電圧が印加されることにより、その電位が固定される。光検出装置１０００動作時における、キャパシタ７２の他端の電位は、例えば接地電位である。

キャパシタ７２は、電荷を一時的に蓄積できる構造を有していればよく、特定の構造に限定されない。キャパシタ７２は、例えば、半導体基板２０中にｐｎ接合の形で形成されてもよいし、半導体基板２０に形成された不純物領域をその一部に含むいわゆるＭＩＳキャパシタ、または、金属もしくは金属化合物から形成された２つの電極の間に誘電体が挟まれたＭＩＭ（Metal-Insulator-Metal）構造のキャパシタとして形成されてもよい。あるいは、キャパシタ７２は、これらの組み合わせであってもよい。キャパシタ７２は、トレンチ型またはスタック型のいずれの構造を有していてもよい。ＭＩＭ構造のキャパシタは、例えば、層間絶縁層５０内に配置することも可能である。本明細書における「キャパシタ」は、誘電体が導体間に配置された構造に限定されず、電荷を蓄積可能な構造を広く含む。

図示するように、転送トランジスタ７０のゲートには、転送制御線４５が接続される。転送制御線４５は、複数の単位画素セル１１Ａの行方向に沿って行単位で設けられ得る。この例では、転送制御線４５は、垂直走査回路１４に接続されている。したがって、垂直走査回路１４は、転送制御線４５に所定の電圧を印加することにより、転送制御線４５を介して、転送トランジスタ７０のオンおよびオフを制御することができる。転送トランジスタ７０がオンとされることにより、転送トランジスタ７０のドレイン−ソース間の電位差に応じた量の電荷が、不純物領域２０ｓからキャパシタ７２に転送される。

本開示の典型的な実施形態では、不純物領域２０ｄと透明ゲート電極２２ｇとの間の電位差が第３電圧範囲内に維持された状態で光の検出が実行される。このとき、不純物領域２０ｓは、ゲート絶縁層２３の誘電率の変化に対応した電気信号を出力する。上述したように、光センサ１００Ａをトランジスタとみなしたときのソース電圧、換言すれば、不純物領域２０ｓの電位は、光センサ１００Ａへの照度の変化に応じた変化を示す。したがって、アドレストランジスタ３０をオフとした状態で、ある期間において転送トランジスタ７０をオンとすると、その期間において光センサ１００Ａに入射した光量を反映した量の電荷がキャパシタ７２に転送される。その後、転送トランジスタ７０がオフの状態でアドレストランジスタ３０をオンとすれば、転送トランジスタ７０を介して転送され、キャパシタ７２に蓄積された電荷量に対応する信号電圧が垂直信号線４６に読み出される。つまり、転送トランジスタ７０がオンとされた期間に入射した光量に対応する信号電圧を、垂直信号線４６を介して所望のタイミングで選択的に読み出すことが可能である。このように、図７に例示する回路構成によれば、光センサ１００Ａに対する露光とは異なるタイミングで出力信号を読み出すことが可能である。転送トランジスタ７０をオンする期間を電荷蓄積期間と呼んでもよい。

ある期間に入射した光量に対応する出力信号を読み出すような光検出動作は、例えばＴＯＦなどに適用することができる。例えば、測距の対象へのパルス光の照射と、ある長さの検出期間に光センサ１００Ａに入射した反射光に対応した量の信号電荷の蓄積とのサイクルを繰り返すことにより、検出期間ごとに信号電荷を累積して十分な信号レベルを取得し得る。複数の単位画素セル１１Ａを２次元に配列すれば、各単位画素セル１１Ａの出力から距離画像を構築することも可能である。また、例えば、光検出装置１０００が複数の単位画素セル１１Ａを含む場合には、複数の単位画素セル１１Ａの間で電荷蓄積期間を揃えることにより、信号電荷の蓄積の開始および終了のタイミングを複数の単位画素セルの間で揃えるいわゆるグローバルシャッタ動作が可能である。

図７に示す例では、単位画素セル１１Ａは、ドレインおよびソースの一方がノードＮｄに接続されたリセットトランジスタ７８を有している。リセットトランジスタ７８のドレインおよびソースの他方は、例えば不図示の電源に接続されることにより、光検出装置１０００の動作時に所定のリセット電圧ＶＲの供給を受ける。リセットトランジスタ７８のゲートは、リセット制御線４７との接続を有し、ここでは、リセット制御線４７が垂直走査回路１４に接続されている。リセット制御線４７は、複数の単位画素セル１１Ａの行方向に沿って行単位で設けられ得る。

転送トランジスタ７０およびアドレストランジスタ３０をオフとし、リセットトランジスタ７８をオンとすることによって、キャパシタ７２に蓄積された電荷をノードＮｄから排出することができる。すなわち、リセットトランジスタ７８のオンにより、ノードＮｄの電圧を所定のリセット電圧ＶＲとして、キャパシタ７２に蓄積された電荷をリセットすることができる。単位画素セル中にリセットトランジスタ７８を設けることにより、転送トランジスタ７０を介した電荷の転送前におけるノードＮｄの電位を所望の電位に設定することができる。リセット電圧ＶＲは、キャパシタ７２の、ノードＮｄに接続されていない側に印加される電圧（例えば接地電圧）と同じであってもよいし、異なっていてもよい。

光の検出における動作は、例えば以下の通りである。まず、電圧供給回路１２から電源配線４２およびゲート電圧制御線４８に所定のバイアス電圧を供給することにより、光センサ１００Ａの不純物領域２０ｄと透明ゲート電極２２ｇとの間の電位差を所定の範囲内とする。転送トランジスタ７０およびアドレストランジスタ３０をオフとし、リセットトランジスタ７８をオンとする。リセットトランジスタ７８のオンにより、ノードＮｄの電位がリセットされる。ノードＮｄの電位のリセット後、リセットトランジスタ７８をオフとする。

リセットトランジスタ７８のオフ後、アドレストランジスタ３０をオンとし、信号の読み出しを行ってもよい。以下では、このときに得られる信号レベルをリセットレベルと呼ぶ。

その後、所望のタイミングで転送トランジスタ７０をオンし、所望の時間の経過後、転送トランジスタ７０をオフとする。これにより、転送トランジスタ７０がオンされていた期間に光センサ１００Ａに入射した光量を反映した量の電荷がキャパシタ７２に転送される。キャパシタ７２への電荷の転送後、アドレストランジスタ３０をオンとし、信号の読み出しを行う。このときに得られる信号レベルと、リセットレベルとの差分を求めることにより、固定ノイズの除去された信号が得られる（相関二重サンプリング）。

図８〜図１２は、光検出装置１０００に適用可能な単位画素セルの回路構成のさらに他の例を示す。図８に例示する構成において、信号検出回路７６は、２以上の信号検出トランジスタを含む。この例では、単位画素セル１３Ａの信号検出回路７６は、信号検出トランジスタ７５ａに加えて、第２の信号検出トランジスタ７５ｂを含んでいる。信号検出トランジスタ７５ａおよび信号検出トランジスタ７５ｂは、電源電圧ＶＤＤが印加される電源線と垂直信号線４６との間に並列に接続される。この例では、信号検出トランジスタ７５ａおよび７５ｂのソースは、垂直信号線４６ａおよび４６ｂにそれぞれ接続されている。

図７を参照して説明した例と同様に、信号検出トランジスタ７５ａのゲートは、光センサ１００Ａにおける不純物領域２０ｓとの電気的な接続を有する。信号検出トランジスタ７５ａのゲートと不純物領域２０ｓとの間には、転送トランジスタ７０ａおよびアドレストランジスタ３０ａが接続される。転送トランジスタ７０ａのゲートおよびアドレストランジスタ３０ａのゲートには、それぞれ、転送制御線４５ａおよびアドレス制御線４４ａが接続されており、ここでは、転送制御線４５ａおよびアドレス制御線４４ａは、垂直走査回路１４に接続されている。転送トランジスタ７０ａおよびアドレストランジスタ３０ａの間のノードに、キャパシタ７２ａの一端が接続されている。

図示するように、単位画素セル１３Ａは、第２の転送トランジスタ７０ｂ、第２のアドレストランジスタ３０ｂおよび第２のキャパシタ７２ｂをさらに有する。転送トランジスタ７０ｂおよびアドレストランジスタ３０ｂは、信号検出トランジスタ７５ｂのゲートと不純物領域２０ｓとの間に直列に接続されている。転送トランジスタ７０ｂのソースおよびドレインの一方は、不純物領域２０ｓと第１の転送トランジスタ７０ａとの間のノードに接続されている。換言すれば、単位画素セル１３Ａは、光センサ１００Ａにおける不純物領域２０ｓと第１の転送トランジスタ７０ａとの間のノードから分岐し、第２の信号検出トランジスタ７５ｂに至るノードを有する。転送トランジスタ７０ｂのゲートおよびアドレストランジスタ３０ｂのゲートには、垂直走査回路１４との接続を有する転送制御線４５ｂおよびアドレス制御線４４ｂがそれぞれ接続されており、転送トランジスタ７０ｂおよびアドレストランジスタ３０ｂの間のノードに、キャパシタ７２ｂの一端が接続される。

図８に例示する回路構成においては、典型的には、転送トランジスタ７０ａおよび７０ｂは、互いに異なる期間においてオンとされる。すなわち、第１の転送トランジスタ７０ａにおける電荷蓄積期間と、第２の転送トランジスタ７０ｂにおける電荷蓄積期間とは、互いに異なる。転送トランジスタ７０ａは、ある長さの第１期間においてオンとされ、キャパシタ７２ａは、転送トランジスタ７０ａがオンとされた第１期間において光センサ１００Ａに入射した光に対応した量の信号電荷を蓄積する。他方、転送トランジスタ７０ｂは、例えば、第１期間以降のある長さの第２期間においてオンとされる。キャパシタ７２ｂは、第２期間において光センサ１００Ａに入射した光に対応した量の信号電荷を蓄積する。第２のアドレストランジスタ３０ｂ、第２の転送トランジスタ７０ｂおよび第１の転送トランジスタ７０ａをオフとした状態で第１のアドレストランジスタ３０ａをオンとすることにより、第１期間においてキャパシタ７２ａに蓄積された信号電荷が、信号検出トランジスタ７５ａを介して垂直信号線４６ａに読み出される。第１のアドレストランジスタ３０ａをオフとし、第２のアドレストランジスタ３０ｂをオンとすれば、第２期間においてキャパシタ７２ｂに蓄積された信号電荷が、信号検出トランジスタ７５ｂを介して垂直信号線４６ｂに読み出される。図８に例示されるように、信号検出トランジスタごとに垂直信号線を設けてもよいし、複数の信号検出トランジスタの出力のうちの１つを共通の垂直信号線に選択的に接続する切り替え回路を信号検出回路７６内に配置してもよい。

このように、単位画素セル内に２以上のキャパシタ（この例では、キャパシタ７２ａ、７２ｂ）を設けることにより、単一の画素でありながら、異なる複数の位相で光の検出を行い、各位相に応じた信号を個別に読み出すことが可能である。したがって、例えば、露光期間が互いに異なる多相のグローバルシャッタ動作、所望の複数の時間窓で検出を行う多相のＴＯＦなどが可能である。複数の転送トランジスタに対応した複数の電荷蓄積期間の長さは、全て同じであってもよいし、全てまたは一部において異なっていてもよい。また、複数の電荷蓄積期間は、全てが互いに時間的に分離されていてもよいし、全てまたは一部において重なりを有していてもよい。

なお、この例では、不純物領域２０ｓに単一のリセットトランジスタ７８が接続されている。このような回路構成においては、リセットトランジスタ７８、転送トランジスタ７０ａおよび７０ｂを同時にオンとすることにより、キャパシタ７２ａに蓄積された電荷と、キャパシタ７２ｂに蓄積された電荷とを一括してリセットし得る。すなわち、複数の分岐の間において、共通のリセットレベルを用いて相関二重サンプリングを実行し得る。もちろん、転送トランジスタ７０ａおよびアドレストランジスタ３０ａの間のノードと、転送トランジスタ７０ｂおよびアドレストランジスタ３０ｂの間のノードとにそれぞれリセットトランジスタを接続してもよい。複数のリセットトランジスタの間でリセット電圧ＶＲを共通とすれば、複数の分岐の間において、リセットレベルを共通とすることが可能である。

図９に示す単位画素セル１３Ａｃのように、信号検出回路７６内の信号検出トランジスタを共通化してもよい。アドレストランジスタ３０ａおよび３０ｂのいずれか一方を選択的にオンとすることにより、キャパシタ７２ａに蓄積された信号電荷およびキャパシタ７２ｂに蓄積された信号電荷の一方を選択的に読み出すことができる。単一の信号検出トランジスタ７５を介して出力信号の読み出しを行うことにより、複数の信号検出トランジスタ間の特性バラつきに起因する、読み出し時のノイズを低減し得る。

図１０は、電流増幅回路を有する単位画素セル１５Ａの回路構成の例を示す。なお、図１０においては、リセットトランジスタの図示が省略されている。以降の他の図面においても、リセットトランジスタの図示を省略することがある。

図１０に例示される構成では、転送トランジスタ７０とアドレストランジスタ３０との間に電流増幅回路８０が接続されている。なお、ここでは、キャパシタ７２の一端は、電流増幅回路８０の出力段に接続されている。

電流増幅回路８０としては、図１０において例示されるように、例えばカレントミラーを適用し得る。すなわち、ここでは、電流増幅回路８０は、ゲートが互いに接続されたトランジスタ８２および８４を含む。図示するように、トランジスタ８２のゲートとドレインとは、互いに接続（ダイオード接続）されている。トランジスタ８２とトランジスタ８４との間でサイズ（典型的にはチャネル幅）を変えることにより、入力電流に対する出力電流の比を任意に変更し得る。

上述したように、光センサ１００Ａを電界効果トランジスタとみなしたときのしきい値電圧は、光センサ１００Ａに対する照度に応じて変化する。そのため、不純物領域２０ｓからは、照度に応じた電流が出力される。図１０に例示するように、電流増幅回路８０を例えば転送トランジスタ７０を介して不純物領域２０ｓに接続することにより、キャパシタ７２の一端が接続された出力側の電流を増大させることができる。電流の増幅後に電圧信号への変換を実行することによってより高感度の信号検出を実現し得る。電流増幅回路８０の接続は、図１０に示す例に限定されず、不純物領域２０ｓと転送トランジスタ７０との間に電流増幅回路８０を接続しても同様の効果が得られる。

図１１は、単位画素セル内に反転増幅器が配置された回路構成の例を示す。図１１に示す単位画素セル１７Ａは、転送トランジスタ７０とアドレストランジスタ３０との間に接続された反転増幅器９２を有する。反転増幅器９２の非反転入力端子は、転送トランジスタ７０を介して不純物領域２０ｓに接続され、反転増幅器９２の出力端子は、アドレストランジスタ３０に接続されている。反転増幅器９２の反転入力端子には、電源９４が接続されており、光検出装置１０００の動作時、反転入力端子の電位は、電源９４からの印加電圧によって固定される。

既に説明したように、光検出装置１０００においては、不純物領域２０ｄと透明ゲート電極２２ｇとの間の電位差が一定に保たれた状態において光検出が実行される。このとき、不純物領域２０ｓから出力される電流は、不純物領域２０ｓに接続される出力側のノードの電圧（ここでは転送トランジスタ７０のソースまたはドレインの電圧）に依存する。図１１に例示するように、反転入力端子に電源９４が接続された反転増幅器９２を単位画素セル１７Ａ内に設けることにより、光センサ１００Ａの出力側のノードの電圧バラつき（リセットごとのバラつき、単位画素セルごとのバラつきなど）を抑制し得る。

ここでは、キャパシタ７２の一端および他端は、反転増幅器９２の非反転入力端子および出力端子に接続されている。したがって、光の検出時、キャパシタ７２には、電源９４が接続された反転入力端子の電位を基準として、光センサ１００Ａへの照度に応じた量の信号電荷が蓄積される。図１１に示すような回路構成によれば、キャパシタ７２における基準の電位を電源９４からの印加電圧によって一定の電位に固定可能であるので、光センサ１００Ａの出力側のノードの電圧バラつきを抑制し得る。結果として、不純物領域２０ｓから出力される電流の、光センサ１００Ａの出力側のノードの電圧バラつきに対する依存性の影響が低減され、照度と、単位画素セル１７Ａからの出力信号との間のリニアリティを向上させ得る。

図１２に例示するように、反転増幅器９２の出力を帰還させてもよい。図１２に示す単位画素セル１９Ａは、反転増幅器９２の出力端子にゲートが接続されたフィードバックトランジスタ９６を有する。フィードバックトランジスタ９６のソースおよびドレインは、それぞれ、反転増幅器９２の非反転入力端子およびアドレストランジスタ３０に接続される。この例では、フィードバックトランジスタ９６とアドレストランジスタ３０との間に、キャパシタ７２の一端が接続される。図１２においては図示が省略されているが、リセットトランジスタは、フィードバックトランジスタ９６とアドレストランジスタ３０との間のノードに接続される。

図１２に示す回路構成においては、まず、リセットにより、キャパシタ７２の一端が接続されたノードに比較的高い電圧を供給する。その後、所望の期間において転送トランジスタ７０をオンとする。この例では、フィードバックトランジスタ９６のソースが反転増幅器９２の非反転入力端子に接続されることにより、フィードバックループが形成されているので、光の照射により、キャパシタ７２から光センサ１００Ａに向かう電流が生じる。転送トランジスタ７０をオフとした後、アドレストランジスタ３０をオンとすることにより、照度に応じた信号として、キャパシタ７２におけるリセット電位からの電位低下に対応した出力信号が垂直信号線４６に読み出される。反転増幅器９２は、不純物領域２０ｓと転送トランジスタ７０との間に接続されてもよい。

（第２の実施形態）
本開示の光検出装置１０００における光センサのデバイス構造は、図１を参照して説明した構成に限定されない。図１３は、本開示の第２の実施形態に係る光検出装置の断面を模式的に示す。第２の実施形態において、光検出装置１０００は、各々が光センサ１００Ｂを有する複数の単位画素セル１０Ｂを含む。図１３では、図面が複雑となることを避けるため、複数の単位画素セル１０Ｂのうちの１つを示しており、上述の信号検出回路７６などの図示が省略されている。

図１３に例示する構成において、光センサ１００Ｂは、容量変調トランジスタ６０と、光電変換部とを有する。容量変調トランジスタ６０は、半導体基板２０に形成された電界効果トランジスタである。容量変調トランジスタ６０は、不純物領域２０ｄおよび不純物領域２０ｓと、半導体基板の不純物領域２０ｄおよび不純物領域２０ｓに挟まれた領域上の絶縁層２３ｘと、絶縁層２３ｘ上のゲート電極２４とを有する。不純物領域２０ｄは、容量変調トランジスタ６０のドレイン領域（またはソース領域）として機能し、不純物領域２０ｓは、容量変調トランジスタ６０のソース領域（またはドレイン領域）として機能する。第１の実施形態と同様に、不純物領域２０ｄは、電源配線４２との接続を有することにより、光検出装置１０００の動作時に所定の電圧（第１のバイアス電圧）を印加可能に構成されている。絶縁層２３ｘは、容量変調トランジスタ６０のゲート絶縁層として機能する。絶縁層２３ｘは、例えば、厚さが４．６ｎｍのシリコン熱酸化膜である。

光センサ１００Ｂの光電変換部は、画素電極２１と、画素電極２１に対向する透明電極２２と、これらの間に挟まれた光電変換層２３ｐとを含む。画素電極２１は、隣接する単位画素セル１０Ｂとの間で空間的に分離して配置されることにより、他の単位画素セル１０Ｂにおける画素電極２１と電気的に分離されている。画素電極２１は、典型的には、金属電極または金属窒化物電極である。画素電極２１を形成するための材料の例は、Ａｌ、Ｃｕ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｍｏ、ＲｕおよびＰｔである。画素電極２１は、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成されてもよい。ここでは、画素電極２１としてＴｉＮ電極を用いる。

光電変換層２３ｐは、第１の実施形態と同様に、他の単位画素セル１０Ｂにわたって形成されている。光電変換層２３ｐの厚さは、例えば２００ｎｍ程度であり得る。透明電極２２も、第１の実施形態における透明ゲート電極２２ｇと同様に、ＴＣＯを用いて他の単位画素セル１０Ｂにわたって形成されている。また、透明電極２２は、ゲート電圧制御線４８（図１３において不図示、図２参照）との接続を有し、光検出装置１０００の動作時に所定の電圧（第２のバイアス電圧）を印加可能に構成されている。

図示する例では、透明電極２２および光電変換層２３ｐが層間絶縁層５０上に配置されており、多層配線４０の一部およびコンタクトプラグ５２を含む接続部５４により、光電変換部の画素電極２１と、容量変調トランジスタ６０のゲート電極２４とが接続されている。第２の実施形態による光センサ１００Ｂは、概略的には、第１の実施形態による光センサ１００Ａ（図１参照）における光電変換層２３ｐと絶縁層２３ｘとの間に電極（ここでは、画素電極２１、接続部５４およびゲート電極２４）を介在させた構造を有するということができる。なお、容量変調トランジスタ６０が、絶縁層２３ｘを誘電体層として有するキャパシタと、光電変換層２３ｐを誘電体層として有するキャパシタとの直列接続を含むゲートを含んでいるとみなすこともできる。この場合、画素電極２１、接続部５４およびゲート電極２４を間に有する、絶縁層２３ｘおよび光電変換層２３ｐの積層構造が、容量変調トランジスタ６０におけるゲート容量（ゲート絶縁層といってもよい）を構成し、透明電極２２が、容量変調トランジスタ６０におけるゲート電極を構成するといえる。

光検出装置１０００における光の検出の原理は、第１の実施形態とほぼ同様である。すなわち、光電変換層２３ｐに上述の第３電圧範囲のバイアス電圧が印加された状態で、透明電極２２を介して光電変換層２３ｐに光が入射される。不純物領域２０ｄに印加される電圧は、例えば、２．４Ｖである。透明電極２２に印加される電圧は、例えば、２．５Ｖである。つまり、容量変調トランジスタ６０のゲート絶縁層としての絶縁層２３ｘと、光電変換層２３ｐとに、全体としておよそ０．１Ｖのバイアス電圧が印加される。

光電変換層２３ｐに光が入射すると、光電変換層２３ｐ内に例えば正孔−電子対が生成され、画素電極２１および透明電極２２の間の誘電率が変化する。画素電極２１および透明電極２２の間の誘電率の変化に伴い、容量変調トランジスタ６０の実効的なゲート電圧が変化し、容量変調トランジスタ６０におけるしきい値電圧が変化する。したがって、照度の変化を、例えば垂直信号線４６における電圧の変化として検出することが可能である。

第２の実施形態によれば、光電変換層２３ｐが層間絶縁層５０上に配置されるので、層間絶縁層５０内に光電変換層２３ｐを埋め込んだ構造（図１参照）と比較して、多層配線４０における各種の配線のレイアウトの自由度が向上する。図１３に例示する構成では、単位画素セル１０Ｂを半導体基板２０の法線方向から見たときにおける、画素電極２１および透明電極２２が重なる領域の、単位画素セル１０Ｂに対する割合が、単位画素セル１０Ｂにおける開口率に相当する。そのため、層間絶縁層５０内に光電変換層２３ｐを埋め込んだ構造（図１参照）と比較して、より大きな開口率を得やすい。

また、光電変換層２３ｐが層間絶縁層５０上に配置する方が、層間絶縁層５０内に光電変換層２３ｐを埋め込むよりも製造プロセス上の難易度が低く、製造の面では有利である。容量変調トランジスタ６０のゲート電極２４と、アドレストランジスタ３０のゲート電極３４とをともにポリシリコン電極とすれば、容量変調トランジスタ６０のゲートの形成と同時にアドレストランジスタ３０のゲートを形成し得る。

例えば、容量変調トランジスタ６０のゲート電極２４と、アドレストランジスタ３０のゲート電極３４とを、互いに異なる材料を用いて形成するには、これらを順次に形成する必要がある。リソグラフィー技術を適用して、ゲート電極２４およびゲート電極３４を形成したり、不純物を注入したりする場合、ゲート電極２４およびゲート電極３４の間におけるアラインメントのずれを回避することは一般に困難である。したがって、容量変調トランジスタ６０のゲート電極２４と、アドレストランジスタ３０のゲート電極３４とを、互いに異なる材料を用いて形成しようとすると、アラインメントにおけるマージンを確保する必要がある。換言すれば、光検出装置における単位画素セルの微細化に不利である。

図１３に例示するように、容量変調トランジスタ６０におけるゲート電極２４と、アドレストランジスタ３０におけるゲート電極３４とを同層（共通のレベル）とすることにより、共通のマスクおよび共通の材料を用いて、アラインメントのずれを考慮することなく、これらを所望の位置および形状に一括して配置し得る。同様に、容量変調トランジスタ６０におけるゲート絶縁層２３ｘと、アドレストランジスタ３０におけるゲート絶縁層３３とを同層とすることにより、共通のマスクおよび共通の材料を用いて、アラインメントのずれを考慮することなく、これらを所望の位置および形状に一括して配置し得る。したがって、より微細な画素を形成し得る。容量変調トランジスタ６０のゲートの構造と、アドレストランジスタ３０のゲートの構造とを共通化することにより、製造コストのさらなる削減が可能である。

同様に、容量変調トランジスタ６０のゲートの構造と、上述の信号検出トランジスタ７５、転送トランジスタ７０、リセットトランジスタ７８、電流増幅回路８０におけるトランジスタ（図１０の例ではトランジスタ８２、８４）およびフィードバックトランジスタ９６のうちの少なくとも一部におけるゲートの構造とを共通としてもよい。例えば、これらのトランジスタの間で共通の材料を用い、かつ、ゲート絶縁層および／またはゲート電極を同層としてもよい。ゲート構造の共通化により、これらのトランジスタの形成におけるアラインメントずれを低減し得る。また、これらのトランジスタの少なくとも一部において、ゲート絶縁層を遮光性の絶縁層の形で形成してもよい。

なお、上述の第１の実施形態では、光センサ１００Ａは、容量変調トランジスタ６０におけるゲート電極２４に相当する電極を有していない（図１参照）。しかしながら、共通のマスクおよび共通の材料を用いて、光センサ１００Ａにおける絶縁層２３ｘと、例えば、アドレストランジスタ３０におけるゲート絶縁層３３とを形成することが可能である。これにより、絶縁層２３ｘの形成後における、ゲート絶縁層３３の形成のためのアライメント、あるいは、ゲート絶縁層３３の形成後における、絶縁層２３ｘの形成のためのアライメントを不要とできる。したがって、絶縁層２３ｘとゲート絶縁層３３とを同層として、絶縁層２３ｘとゲート絶縁層３３との間の位置ずれをなくし得る。

画素電極２１を遮光性の電極として形成すれば、容量変調トランジスタ６０のチャネル領域および／または半導体基板２０に形成される他のトランジスタ（例えばアドレストランジスタ３０）のチャネル領域への迷光の入射を抑制することが可能である。透明電極２２とマイクロレンズ２８との間に赤外線透過フィルタなどの光学フィルタを配置してもよい。

なお、図１３に例示するデバイス構造は、一見すると、半導体基板上に光電変換層が配置された、積層型のイメージセンサのデバイス構造に似ている。しかしながら、積層型のイメージセンサでは、画素電極と、画素電極に対向する透明電極との間に比較的高いバイアス電圧が印加され、光の照射によって光電変換層内に生成された正孔および電子の一方が、信号電荷として画素電極に収集される。収集された信号電荷は、単位画素セル内のフローティングディフュージョンに一時的に蓄積され、蓄積された電荷量に応じた信号電圧が所定のタイミングで読み出される。

これに対し、本開示の光センサの典型例では、光電変換層２３ｐで生成された正および負の電荷（例えば正孔および電子）を電極に向けて移動させずに、光電変換層２３ｐの（図１３の例においては画素電極２１と透明電極２２との間の）誘電率の変化に応じた電気信号を読み出す。積層型のイメージセンサでは、信号電荷として正孔および電子の一方しか利用できないことに対して、本開示の光センサでは、正および負の電荷（例えば正孔および電子）をペアの形でしきい値の変化に利用している。そのため、より高い感度を実現し得る。また、光電変換層２３ｐの上面と下面の間に与えられる電位差を上述の第３電圧範囲の電位差としているので、光の照射をやめれば、生成された正および負の電荷（例えば正孔および電子）のペアは、速やかに再結合する。すなわち、積層型のイメージセンサとは異なり、画素電極の電位のリセット動作が不要である。なお、本開示の光センサは、光電変換層２３ｐで生成された正孔または電子をフローティングディフュージョンに信号電荷として蓄積する動作を行わない。そのため、積層型のイメージセンサとは異なり、半導体基板２０は、光電変換層２３ｐで生成された電荷を蓄積するための電荷蓄積領域を有しない。

上述したように、光電変換層２３ｐの上面と下面の間に与えられる電位差を上述の第３電圧範囲の電位差とした場合、光の照射をやめると、生成された正孔および電子のペアが速やかに再結合し得る。これは、光センサの出力が、光照射時の照度の変化に応じた変動を示し、積算光量には依存しないことを意味する。そのため、光電変換層２３ｐの上面と下面の間に与えられる電位差を上述の第３電圧範囲の電位差とした場合には、露光のタイミングおよび信号の読み出しのタイミングを一致させ得る。

図７〜図１２を参照して説明したように、光センサから出力された電荷を一時的に蓄積するキャパシタを単位画素セル内に設けてもよい。光センサ１００Ｂから出力された電荷を一時的に蓄積するキャパシタを単位画素セル内に設けることにより、光センサ１００Ｂに対する露光とは異なる所望のタイミングで出力信号を読み出すことが可能である。

例えば、図１４に示すように、転送トランジスタ７０と、キャパシタ７２とを単位画素セル内に設けてもよい。図７を参照して説明した単位画素セル１１Ａと同様に、図１４に示す単位画素セル１１Ｂは、信号検出トランジスタ７５を含む信号検出回路７６を有し、光センサ１００Ｂにおける不純物領域２０ｓと、信号検出トランジスタ７５のゲートとの間に、転送トランジスタ７０およびアドレストランジスタ３０の直列接続を有している。転送トランジスタ７０およびアドレストランジスタ３０の間のノードＮｄには、キャパシタ７２の一端が接続されている。図１４に示す単位画素セル１１Ｂも、図７に示す単位画素セル１１Ａと同様に動作させ得る。

図１５に示す単位画素セル１３Ｂは、信号検出トランジスタ７５ａおよび信号検出トランジスタ７５ｂを有する。信号検出トランジスタ７５ｂは、信号検出トランジスタ７５ａと同様に、不純物領域２０ｓとの電気的な接続を有する。この例では、信号検出トランジスタ７５ｂのゲートと不純物領域２０ｓとの間に、転送トランジスタ７０ｂおよびアドレストランジスタ３０ｂが接続されている。図８を参照して説明した回路構成と同様に、転送トランジスタ７０ｂおよびアドレストランジスタ３０ｂの間のノードに、キャパシタ７２ｂが接続される。

図１６は、光センサ１００Ｂにおける不純物領域２０ｓと、キャパシタ７２の一端との間に接続された電流増幅回路８０を有する単位画素セル１５Ｂの例示的な回路構成を示す。図１７は、光センサ１００Ｂにおける不純物領域２０ｓと、キャパシタ７２の一端との間に接続された反転増幅器９２を有する単位画素セル１７Ｂの例示的な回路構成を示す。図１８は、光センサ１００Ｂにおける不純物領域２０ｓと、キャパシタ７２の一端との間に接続された反転増幅器９２を有する単位画素セル１９Ｂの例示的な回路構成を示す。図１７に示す構成は、キャパシタ７２の両端が、反転増幅器９２の非反転入力端子および出力端子にそれぞれ接続された例であり、図１８に示す構成は、フィードバックトランジスタ９６を介して反転増幅器９２の出力を非反転入力端子に負帰還させる例である。図１４〜図１８から明らかなように、第１の実施形態として説明した種々の回路構成の適用範囲は、光センサ１００Ａに限定されず、光センサ１００Ａに代えて例えば光センサ１００Ｂを適用してもよい。

（第３の実施形態）
図１９は、本開示の第３の実施形態に係る光検出装置の断面を模式的に示す。図１９に示す単位画素セル１０Ｃ中の光センサ１００Ｃと、図１３を参照して説明した、第２の実施形態の光センサ１００Ｂとの間の相違点は、光センサ１００Ｃの光電変換部が、光電変換層２３ｐと電極（画素電極２１および／または透明電極２２）との間に配置された絶縁層を含む点である。図１９に例示する構成では、画素電極２１と光電変換層２３ｐとの間、および、光電変換層２３ｐと透明電極２２との間に、それぞれ、絶縁層２９ａおよび２９ｂが配置されている。

絶縁層２９ａおよび２９ｂを構成する材料としては、例えば、光電変換層２３ｐを構成する材料よりもリーク電流の小さい材料を選択することができる。ここでは、絶縁層２９ａおよび２９ｂとして、厚さが５．４ｎｍのシリコン酸化膜を用いる。シリコン酸化膜は、例えばＣＶＤにより形成することができる。

図１９に例示する構成では、画素電極２１と光電変換層２３ｐとの間、および、光電変換層２３ｐと透明電極２２との間に、それぞれ、絶縁層２９ａおよび２９ｂが配置されているので、より大きなバイアス電圧を容量変調トランジスタ６０のドレイン領域（またはソース領域）と透明電極２２との間に印加することが可能である。ここでは、第１のバイアス電圧として３．７Ｖの電圧を、第２のバイアス電圧として１．２Ｖの電圧を、それぞれ、不純物領域２０ｄおよび透明電極２２に印加する例を説明する。つまり、ここでは、不純物領域２０ｄおよび透明電極２２の間に、およそ２．５Ｖの電位差が与えられる。

図２０は、２．５Ｖの電圧を印加したときの、シリコン酸化膜に流れるリーク電流の膜厚依存性を示す。既に説明したように、光の非照射時における特性を確保する観点からは、容量変調トランジスタ６０のチャネル領域へのリーク電流が１×１０^-11Ａ／ｃｍ²以下であることが有益である。図２０に示すように、シリコン酸化膜に２．５Ｖの電圧を印加する場合には、シリコン酸化膜の厚さを５．４ｎｍ以上とすることにより、シリコン酸化膜におけるリーク電流を１×１０^-11Ａ／ｃｍ²以下に低減することができる。

再び図１９を参照する。図１９に例示する構成では、不純物領域２０ｄおよび透明電極２２の間に印加される電圧が、それぞれがキャパシタを構成する絶縁層２３ｘ、絶縁層２９ａ、光電変換層２３ｐおよび絶縁層２９ｂの間で分圧される。そのため、絶縁層２３ｘ、絶縁層２９ａおよび絶縁層２９ｂの各々に印加される電圧は、およそ０．８Ｖ程度である。したがって、厳密には、絶縁層２９ａおよび絶縁層２９ｂのそれぞれが５．４ｎｍの厚さを有している必要はない。ここでは、ＣＶＤによって形成されるシリコン酸化膜の特性バラつきを考慮して、絶縁層２９ａおよび絶縁層２９ｂの各々の厚さとして５．４ｎｍの値を採用している。

このように、光電変換層２３ｐと電極との間に絶縁層（ここでは絶縁層２９ａ、絶縁層２９ｂ）を配置することにより、容量変調トランジスタ６０のドレイン領域（またはソース領域）と透明電極２２との間に、より大きなバイアス電圧を印加することが可能である。例えば、光電変換層２３ｐの上面と下面との間に与えられる電位差が上述の第１電圧範囲となるようなバイアス電圧が、容量変調トランジスタ６０のドレイン領域（またはソース領域）と透明電極２２との間に印加されてもよい。

光電変換層２３ｐに第１電圧範囲（図５参照）のバイアス電圧が印加された状態で光が光電変換層２３ｐに照射されると、光電変換によって生成された正および負の電荷（例えば正孔および電子）の一方は、透明電極２２に向かって移動し、他方は、画素電極２１に向かって移動する。このように、光電変換層２３ｐに第１電圧範囲のバイアス電圧を印加する場合には、光電変換によって生じた正の電荷および負の電荷が分離され得るので、光の照射をやめてから正孔および電子のペアが再結合するまでの時間は、光電変換層２３ｐに第３電圧範囲のバイアス電圧を印加する場合と比較して長い。したがって、露光のタイミングと信号の読み出しのタイミングとを必ずしも一致させる必要はない。露光のタイミングと信号の読み出しのタイミングとを異ならせることが比較的容易であるので、ある側面では、光電変換層２３ｐへの第１電圧範囲のバイアス電圧の印加は、光センサのイメージセンサへの適用に有利である。

光電変換層２３ｐに第１電圧範囲のバイアス電圧が印加された状態では、光電変換層２３ｐと画素電極２１との間の絶縁層２９ａは、光電変換によって生成された正および負の電荷（例えば正孔および電子）の一方を蓄積するキャパシタとして機能し得る。このキャパシタへの電荷の蓄積に伴い、接続部５４において静電誘導が起こり、容量変調トランジスタ６０における実効的なゲート電圧が変化する。したがって、容量変調トランジスタ６０のしきい値が変化する。出力信号の読み出しが終了した後は、例えば、第２のバイアス電圧とは逆極性の電圧が透明電極２２に印加されることにより、キャパシタとしての絶縁層２９ａに蓄積された電荷をリセットするためのリセット動作が実行される。また、例えば、機械的なシャッターにより遮光することによって、キャパシタとしての絶縁層２９ａに蓄積された電荷と、キャパシタとして絶縁層２９ｂに蓄積された電荷とを再結合させてよい。もちろん、上述の第３電圧範囲のバイアス電圧が光電変換層２３ｐに印加された状態で、光の検出動作が行われてもよい。この場合は、絶縁層２９ａに蓄積された電荷のリセット動作は不要である。

このように、光電変換層２３ｐと画素電極２１との間、および、光電変換層２３ｐと透明電極２２との間に絶縁層を配置してもよい。光電変換層２３ｐと画素電極２１との間、および、光電変換層２３ｐと透明電極２２との間に絶縁層を配置することにより、不純物領域２０ｄおよび透明電極２２の間の電位差を大きくした場合であっても、光電変換によって生じた電荷の、光電変換層２３ｐの外部への移動を抑制し得る。したがって、残像の発生を抑制し得る。なお、光電変換層２３ｐの外部への電荷の移動を抑制する観点からは、光電変換層２３ｐと画素電極２１との間、および、光電変換層２３ｐと透明電極２２との間の少なくとも一方に絶縁層が配置されればよい。絶縁層２９ａおよび／または絶縁層２９ｂとして、シリコン酸化膜に代えて、シリコン窒化物の膜、酸化アルミニウムの膜などを用いてもよい。

図７〜図１２を参照して説明した回路構成における光センサ１００Ａに代えて、光センサ１００Ｃを適用してもよい。

上述の各実施形態では、容量変調トランジスタ６０およびアドレストランジスタ３０などの、単位画素セル中のトランジスタの各々がＮチャンネルＭＯＳである例を説明した。しかしながら、本開示の実施形態におけるトランジスタは、ＮチャンネルＭＯＳに限定されない。単位画素セル中のトランジスタは、ＮチャンネルＭＯＳであってもよいし、ＰチャンネルＭＯＳであってもよい。また、これらがＮチャンネルＭＯＳまたはＰチャンネルＭＯＳのいずれかに統一されている必要はない。単位画素セル中のトランジスタとして、ＦＥＴのほか、バイポーラトランジスタも用い得る。例えば、アドレストランジスタ３０がバイポーラトランジスタであってもよい。上述の光センサ１００Ａの不純物領域２０ｄおよび不純物領域２０ｓの間に形成されるチャネル中のキャリアは、電子であってもよいし、正孔であってもよい。

（カメラシステム）
図２１は、本開示の第４の実施形態に係るカメラシステムの構成例を模式的に示す。図２１に示すカメラシステム３００は、レンズ光学系３１０と、上述の光検出装置１０００と、システムコントローラ３３０と、カメラ信号処理部３２０とを有する。

レンズ光学系３１０は、例えばオートフォーカス用レンズ、ズーム用レンズおよび絞りを含む。レンズ光学系３１０は、光検出装置１０００の撮像面に光を集光する。光センサの光電変換層２３ｐが、可視光の波長範囲に吸収を有する材料を用いて形成されている場合、光検出装置１０００の撮像面上にカラーフィルタが配置され得る。光検出装置１０００は、周辺回路として、カラム信号処理回路（「行信号蓄積回路」とも呼ばれる）、水平信号読み出し回路（「列走査回路」とも呼ばれる）などを有し得る。

システムコントローラ３３０は、カメラシステム３００全体を制御する。システムコントローラ３３０は、例えばマイクロコンピュータによって実現され得る。

カメラ信号処理部３２０は、光検出装置１０００からの出力信号を処理する信号処理回路として機能する。カメラ信号処理部３２０は、例えばガンマ補正、色補間処理、空間補間処理、およびオートホワイトバランスなどの処理を行う。カメラ信号処理部３２０は、例えばＤＳＰ（Digital Signal Processor）などによって実現され得る。

システムコントローラ３３０およびカメラ信号処理部３２０の少なくとも一方が、光検出装置１０００の半導体基板２０上に形成されてもよい。システムコントローラ３３０およびカメラ信号処理部３２０の少なくとも一方と、光検出装置１０００とを単一の半導体装置として製造することにより、カメラシステム３００を小型化し得る。

本開示の光検出装置は、光センサ、イメージセンサなどに適用可能である。光電変換層の材料を適切に選択することにより、赤外線を利用した画像の取得も可能である。赤外線を利用した撮像を行う光センサは、例えば、セキュリティカメラ、車両に搭載されて使用されるカメラなどに用いることができる。車両搭載用カメラは、例えば、車両が安全に走行するための、制御装置に対する入力として利用され得る。あるいは、車両が安全に走行するための、オペレータの支援に利用され得る。

１０Ａ〜１０Ｃ 単位画素セル
１１Ａ、１３Ａ、１３Ａｃ、１５Ａ、１７Ａ、１９Ａ 単位画素セル
１１Ｂ、１３Ｂ、１５Ｂ、１７Ｂ、１９Ｂ 単位画素セル
１２ 電圧供給回路
１４ 垂直走査回路
２０ 半導体基板
２０ｄ、２０ｓ、３０ｓ 不純物領域
２０ｔ 素子分離領域
２１ 画素電極
２２ 透明電極
２２ｇ 透明ゲート電極
２３、３３ ゲート絶縁層
２３ｐ 光電変換層
２４、３４ ゲート電極
２３ｘ、２９ａ、２９ｂ 絶縁層
２６ 赤外線透過フィルタ
３０、３０ａ、３０ｂ アドレストランジスタ
４０ 多層配線
４２ 電源配線
４４、４４ａ、４４ｂ アドレス信号線
４５、４５ａ、４５ｂ 転送制御線
４６、４６ａ、４６ｂ 垂直信号線
４７ リセット制御線
４８ ゲート電圧制御線
４９ 定電流源
５０ 層間絶縁層
５４ 接続部
６０ 容量変調トランジスタ
７０、７０ａ、７０ｂ 転送トランジスタ
７２、７２ａ、７２ｂ キャパシタ
７５、７５ａ、７５ｂ 信号検出トランジスタ
７６ 信号検出回路
７８ リセットトランジスタ
８０ 電流増幅回路
９２ 反転増幅器
９４ 電源
９６ フィードバックトランジスタ
１００Ａ〜１００Ｃ 光センサ
２３０Ａ 光電変換構造
２３０ｈ 混合層
２３０ｐ ｐ型半導体層
２３０ｎ ｎ型半導体層
２３４ 電子ブロッキング層
２３６ 正孔ブロッキング層
３００ カメラシステム
３１０ レンズ光学系
３２０ カメラ信号処理部
３３０ システムコントローラ
１０００ 光検出装置

Claims (9)

1. ソース領域およびドレイン領域を含む半導体層と、
   前記半導体層の前記ソース領域と前記ドレイン領域とで挟まれた領域上に位置し、光電変換層を含むゲート絶縁層と、
   前記ゲート絶縁層上に位置するゲート電極と、
   前記ソース領域および前記ドレイン領域のうちの一方に電気的に接続されたゲートを有する第１信号検出トランジスタと、
   前記ソース領域および前記ドレイン領域のうちの前記一方と前記第１信号検出トランジスタの前記ゲートとの間に接続された第１転送トランジスタと、
   前記第１信号検出トランジスタの前記ゲートに一端が電気的に接続された第１キャパシタと、
   前記第１転送トランジスタと前記第１キャパシタとの間にドレインおよびソースの一方が接続されたリセットトランジスタと、を備える、光検出装置。
2. 前記ゲート絶縁層は、前記光電変換層と前記半導体層との間に位置する絶縁層を含む、請求項１に記載の光検出装置。
3. 前記ゲート電極と前記半導体層との間に位置する遮光膜を有する、
   請求項１または２に記載の光検出装置。
4. 前記光電変換層は、逆方向のバイアス電圧の増大に従って出力電流密度の絶対値が増大する第１電圧範囲と、順方向のバイアス電圧の増大に従って出力電流密度が増大する第２電圧範囲と、前記第１電圧範囲と前記第２電圧範囲との間であって、バイアス電圧に対する出力電流密度の変化率の絶対値が前記第１電圧範囲および前記第２電圧範囲よりも小さい第３電圧範囲と、を有する光電流特性を有する、請求項１から３のいずれか１項に記載の光検出装置。
5. 前記ソース領域および前記ドレイン領域のうちの他方の電位を基準としたときに前記第３電圧範囲内にあるゲート電圧を前記ゲート電極に供給する電圧供給回路をさらに備え、
   前記ソース領域および前記ドレイン領域のうちの前記一方は、前記ソース領域および前記ドレイン領域のうちの前記他方と、前記ゲート電極との間の電位差が前記第３電圧範囲内に維持された状態で、前記光電変換層へ入射した光量に対応した電気信号を出力する、請求項４に記載の光検出装置。
6. 前記ソース領域および前記ドレイン領域のうちの前記一方に電気的に接続されたゲートを有する第２信号検出トランジスタと、
   前記ソース領域および前記ドレイン領域のうちの前記一方と前記第２信号検出トランジスタの前記ゲートとの間に接続された第２転送トランジスタと、
   前記第２信号検出トランジスタの前記ゲートに一端が電気的に接続された第２キャパシタと、をさらに備える、請求項１から５のいずれか１項に記載の光検出装置。
7. 前記ソース領域および前記ドレイン領域のうちの前記一方と前記第１キャパシタの前記一端との間に電気的に接続された第１電流増幅回路をさらに備える、請求項１から６のいずれか１項に記載の光検出装置。
8. 前記ソース領域および前記ドレイン領域のうちの前記一方と前記第１キャパシタの前記一端との間に電気的に接続された反転増幅器をさらに備える、請求項１から７のいずれか１項に記載の光検出装置。
9. 前記ソース領域および前記ドレイン領域のうちの他方と、前記ゲート電極との間に電圧を印加する電圧供給回路をさらに備える、
   請求項１から４のいずれか１項に記載の光検出装置。

Images