JP7455550B2 - 差動信号駆動回路及び光電変換装置 - Google Patents

差動信号駆動回路及び光電変換装置 Download PDF

Info

Publication number
JP7455550B2
JP7455550B2 JP2019197616A JP2019197616A JP7455550B2 JP 7455550 B2 JP7455550 B2 JP 7455550B2 JP 2019197616 A JP2019197616 A JP 2019197616A JP 2019197616 A JP2019197616 A JP 2019197616A JP 7455550 B2 JP7455550 B2 JP 7455550B2
Authority
JP
Japan
Prior art keywords
circuit
differential
transistor
power supply
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019197616A
Other languages
English (en)
Other versions
JP2021072520A (ja
Inventor
恒一 中村
雅紀 佐藤
大祐 小林
哲也 板野
大介 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019197616A priority Critical patent/JP7455550B2/ja
Priority to US17/769,598 priority patent/US20240230326A9/en
Priority to PCT/JP2020/040600 priority patent/WO2021085527A1/en
Priority to CN202080074971.4A priority patent/CN114616756A/zh
Publication of JP2021072520A publication Critical patent/JP2021072520A/ja
Application granted granted Critical
Publication of JP7455550B2 publication Critical patent/JP7455550B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C3/00—Measuring distances in line of sight; Optical rangefinders
    • G01C3/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Dc Digital Transmission (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Logic Circuits (AREA)

Description

本発明は、差動信号駆動回路及び光電変換装置に関する。
近年、高速のデータ通信方式としてＬＶＤＳ（小振幅差動信号：Low Voltage Differential Signaling）方式やＳＬＶＳ（スケーラブル小振幅差動信号：Scalable Low Voltage Signaling）方式といった差動信号伝送方式が広く利用されている。特許文献１には、抵抗の製造ばらつきに起因する出力振幅のばらつきを抑制したＬＶＤＳドライバが開示されている。
特開２０１８－０８５７１３号公報
特許文献１に記載のＬＶＤＳドライバは、出力回路と複数の制御回路とにより構成され、出力回路から出力される差動信号のＨｉｇｈレベルとＬｏｗレベルとを制御回路により決定するものである。ＬＶＤＳドライバからデータを出力する必要がない場合、例えば電力削減のために、ＬＶＤＳドライバの出力回路の電流パスを切断することが考えられる。しかしながら、特許文献１に記載のＬＶＤＳドライバにおいて電流パスが切断された状態からの復帰後にデータ出力を開始しようとすると、出力開始の直後に差動信号のＨｉｇｈレベルがＬＶＤＳドライバの動作状態よりも高電圧になることがあった。同様の現象は、電源起動時などにも起こりうる。
本発明の目的は、動作状態を切り替えた場合にも安定した振幅で信号を出力しうる差動信号駆動回路を提供することにある。
本発明の一観点によれば、複数のレーンに対応する複数の差動トランスミッタと、前記複数の差動トランスミッタの各々に電源電圧を供給する電源回路と、を有し、前記電源回路は、前記複数の差動トランスミッタに供給する前記電源電圧を規定する共通回路部と、前記複数の差動トランスミッタに対応して設けられ、各々が前記共通回路部に接続された複数の個別回路部と、を有し、前記複数の個別回路部の各々は、ソースフォロワ回路を構成し、前記電源電圧を出力する第１のトランジスタと、前記共通回路部により規定される前記電源電圧を、前記複数の差動トランスミッタのうちの対応する前記差動トランスミッタに出力する出力ノードと、を有し、前記共通回路部は、非反転入力端子と、反転入力端子と、出力端子と、を含む差動増幅回路と、ソースフォロワ回路を構成し、前記差動増幅回路の前記出力端子にゲートが接続された第２のトランジスタと、前記第２のトランジスタのソースと基準電圧ノードとの間に接続された負荷素子と、を有し、前記複数の個別回路部の各々の前記出力ノードは、前記第２のトランジスタの前記ソースと前記負荷素子との間の接続ノードに接続されている差動信号駆動回路が提供される。
また、本発明の他の一観点によれば、複数のレーンに対応する複数の差動トランスミッタに電源電圧を供給する電源回路であって、前記複数の差動トランスミッタに供給する前記電源電圧を規定する共通回路部と、前記複数の差動トランスミッタに対応して設けられ、各々が前記共通回路部に接続された複数の個別回路部と、を有し、前記複数の個別回路部の各々は、ソースフォロワ回路を構成し、前記電源電圧を出力する第１のトランジスタと、前記共通回路部により規定される前記電源電圧を対応する前記差動トランスミッタに出力するための出力ノードと、を有し、前記共通回路部は、非反転入力端子と、反転入力端子と、出力端子と、を含む差動増幅回路と、ソースフォロワ回路を構成し、前記差動増幅回路の前記出力端子にゲートが接続された第２のトランジスタと、前記第２のトランジスタのソースと基準電圧ノードとの間に接続された負荷素子と、を有し、前記複数の個別回路部の前記出力ノードは、前記第２のトランジスタの前記ソースと前記負荷素子との間の接続ノードに接続されている電源回路が提供される。
本発明によれば、動作状態を切り替えた場合にも安定した振幅で信号を出力することができる。
本発明の第１実施形態による差動信号駆動回路の概略構成を示す回路図である。 本発明の第１実施形態による差動信号駆動回路における差動トランスミッタの構成例を示す回路図である。 本発明の第１実施形態による差動信号駆動回路の動作を説明する図である。 第１参考例による差動信号駆動回路の概略構成を示す回路図である。 第１参考例による差動信号駆動回路の動作を説明する図である。 第１参考例による差動信号駆動回路の課題を説明する図である。 第２参考例による差動信号駆動回路の概略構成を示す回路図である。 本発明の第１実施形態の変形例による差動信号駆動回路の概略構成を示す回路図である。 本発明の第２実施形態による光電変換装置の概略構成を示すブロック図である。 本発明の第３実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第４実施形態による撮像システム及び移動体の構成例を示す図である。
［第１実施形態］
本発明の第１実施形態による差動信号駆動回路について、図１乃至図３を用いて説明する。図１は、本実施形態による差動信号駆動回路の概略構成を示す回路図である。図２は、本実施形態による差動信号駆動回路における差動トランスミッタの構成例を示す回路図である。図３は、本実施形態による差動信号駆動回路の動作を説明する図である。
本実施形態による差動信号駆動回路１００は、図１に示すように、共通回路部１０と、複数の個別回路部２０と、を有する。複数の個別回路部２０の各々が１つのレーンに対応する回路ブロックである。図１には簡略化のため２つの個別回路部２０のみを示しているが、個別回路部２０の数は特に限定されるものではなく、必要なレーン数に応じて適宜増減することができる。
共通回路部１０は、差動増幅回路１２と、Ｎ型ＭＯＳトランジスタＳＦ０と、負荷抵抗Ｒ０と、を有する。複数の個別回路部２０の各々は、Ｎ型ＭＯＳトランジスタＳＦ１と、差動トランスミッタＴＸと、を有する。共通回路部１０は、複数の差動トランスミッタＴＸに供給される電源電圧を規定する。また、個別回路部２０のＮ型ＭＯＳトランジスタＳＦ１は、共通回路部１０により規定される電源電圧を対応する差動トランスミッタＴＸに出力する。つまり、差動信号駆動回路１００を構成する回路要素のうち、共通回路部１０及び個別回路部２０のＮ型ＭＯＳトランジスタＳＦ１は、差動トランスミッタＴＸの電源電圧端子に電源電圧を供給する電源回路を構成している。
共通回路部１０の差動増幅回路１２は、２つの入力端子（非反転入力端子（＋）及び反転入力端子（－））と出力端子とを有する。差動増幅回路１２の出力端子は、Ｎ型ＭＯＳトランジスタＳＦ０のゲートに接続されている。Ｎ型ＭＯＳトランジスタＳＦ０は、ドレインが電源電圧ノード（電圧ＶＤＤ）に接続されており、ソースフォロワ回路を構成している。Ｎ型ＭＯＳトランジスタＳＦ０のソースは、負荷抵抗Ｒ０の一方の端子及び差動増幅回路１２の反転入力端子に接続されている。負荷抵抗Ｒ０の他方の端子は、基準電圧ノード（ＧＮＤノード）に接続されている。以後、Ｎ型ＭＯＳトランジスタＳＦ０のソースと、負荷抵抗Ｒ０の一方の端子と、差動増幅回路１２の反転入力端子との間の接続ノードを、便宜的にノードＮ１と呼ぶものとする。
なお、図１にはＮ型ＭＯＳトランジスタＳＦ０に接続される負荷素子として負荷抵抗Ｒ０を示しているが、負荷抵抗Ｒ０の代わりに他の負荷素子、例えば電流源を接続してもよい。
差動増幅回路１２の非反転入力端子には、参照電圧（電圧Ｖｔｘ）が供給される。差動増幅回路１２の反転入力端子の電圧をＶＤＤＴＸとすると、差動増幅回路１２がイマジナリーショートになっていることから電圧ＶＤＤＴＸは電圧Ｖｔｘと等しくなる。つまり、Ｎ型ＭＯＳトランジスタＳＦ０のソースの電圧、すなわちノードＮ１の電圧は、電圧Ｖｔｘとなる。
個別回路部２０の差動トランスミッタＴＸは、電源電圧端子と、基準電圧端子と、一対の差動入力端子と、一対の差動出力端子と、を有する。Ｎ型ＭＯＳトランジスタＳＦ１は、ドレインが電源電圧ノード（電圧ＶＤＤ）に接続されており、ソースフォロワ回路を構成している。Ｎ型ＭＯＳトランジスタＳＦ１のゲートは、Ｎ型ＭＯＳトランジスタＳＦ０のゲートと、差動増幅回路１２の出力端子とに接続されている。Ｎ型ＭＯＳトランジスタＳＦ１のソースは、ノードＮ１と、差動トランスミッタＴＸの電源電圧端子とに接続されている。つまり、Ｎ型ＭＯＳトランジスタＳＦ１のソースは、差動トランスミッタＴＸに電源電圧を出力する出力ノードである。
差動トランスミッタＴＸの基準電圧端子は、基準電圧ノード（ＧＮＤノード）に接続されている。差動トランスミッタＴＸの差動出力端子は、差動信号駆動回路１００が搭載されるチップの外部において終端抵抗Ｒｔに接続される。
このように、本実施形態による差動信号駆動回路１００において、共通回路部１０のＮ型ＭＯＳトランジスタＳＦ０と個別回路部２０のＮ型ＭＯＳトランジスタＳＦ１とは、ゲート、ドレイン及びソースの各々が共通接続されている。これにより、Ｎ型ＭＯＳトランジスタＳＦ１の各々のソースの電圧、すなわち各個別回路部２０の差動トランスミッタＴＸの電源電圧端子に供給される電圧は、電圧Ｖｔｘとなる。
差動トランスミッタＴＸは、例えば図２に示すように、Ｎ型ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４と、抵抗Ｒ１，Ｒ２と、により構成され得る。Ｎ型ＭＯＳトランジスタＭ１，Ｍ２のドレインは、抵抗Ｒ１を介して、電圧ＶＤＤＴＸ＿Ｉが供給される電源電圧端子に接続されている。Ｎ型ＭＯＳトランジスタＭ１のソースは、Ｎ型ＭＯＳトランジスタＭ３のドレインに接続されている。Ｎ型ＭＯＳトランジスタＭ２のソースは、Ｎ型ＭＯＳトランジスタＭ４のドレインに接続されている。Ｎ型ＭＯＳトランジスタＭ３，Ｍ４のソースは、抵抗Ｒ２を介して、基準電圧端子（ＧＮＤノード）に接続されている。
対をなす差動入力端子のうち、データＤが入力される一方の入力端子は、Ｎ型ＭＯＳトランジスタＭ１のゲート及びＮ型ＭＯＳトランジスタＭ４のゲートに接続されている。対をなす差動入力端子のうち、データＤの反転データであるデータＤＢが入力される他方の入力端子は、Ｎ型ＭＯＳトランジスタＭ２のゲート及びＮ型ＭＯＳトランジスタＭ３のゲートに接続されている。
Ｎ型ＭＯＳトランジスタＭ１のソースとＮ型ＭＯＳトランジスタＭ３のドレインとの接続ノードは、対をなす差動出力端子のうちの一方の出力端子となる。当該一方の出力端子から出力される信号が例えばデータＯＵＴＰである。また、Ｎ型ＭＯＳトランジスタＭ２のソースとＮ型ＭＯＳトランジスタＭ４のドレインとの接続ノードは、対をなす差動出力端子のうちの他方の出力端子となる。当該他方の出力端子から出力される信号が例えばデータＯＵＴＮである。差動出力端子には、差動信号駆動回路１００が搭載されるチップの外部において終端抵抗Ｒｔが接続される。また、差動出力端子の当該一方の出力端子は、レシーバチップに配されるレシーバＲＸの非反転入力端子に接続される。差動出力端子の当該他方の出力端子は、レシーバチップに配されるレシーバＲＸの反転入力端子に接続される。
次に、差動トランスミッタＴＸから出力される信号のＨｉｇｈレベルの電圧Ｖｓｉｇｈについて、図２を用いて説明する。ここでは仮に、データＤがＨｉｇｈレベルであり、データＤＢがＬｏｗレベルである場合を想定する。
図２に示す差動トランスミッタＴＸにおいて、差動入力端子にＨｉｇｈレベルのデータＤとＬｏｗレベルのデータＤＢとが入力されると、Ｎ型ＭＯＳトランジスタＭ１，Ｍ４はオンになり、Ｎ型ＭＯＳトランジスタＭ２，Ｍ３はオフになる。これにより、抵抗Ｒ１、Ｎ型ＭＯＳトランジスタＭ１、終端抵抗Ｒｔ、Ｎ型ＭＯＳトランジスタＭ４、抵抗Ｒ２を介して、電圧ＶＤＤＴＸ＿Ｉが供給されている電源電圧端子から基準電圧端子へと電流が流れる。ここで、Ｎ型ＭＯＳトランジスタＭ１，Ｍ４のチャネル抵抗を無視できるものと仮定すると、電圧Ｖｓｉｇｈは、以下の式（１）のように表すことができる。
Ｖｓｉｇｈ＝ＶＤＤＴＸ＿Ｉ×（Ｒｔ＋Ｒ２）／（Ｒ１＋Ｒｔ＋Ｒ２） …（１）
ここで、共通回路部１０が動作状態であり、差動トランスミッタＴＸが非動作状態である場合を考慮する。このようなケースとしては、例えば電源起動時やチップ外にデータを出力する必要がない場合などが挙げられる。
差動トランスミッタＴＸが非動作状態ときには、消費電力の削減の観点から、電源電圧端子から基準電圧端子へと流れる電流の経路を切断することが望ましい。電流経路を切断する方法としては、例えば、データＤ及びデータＤＢの双方をＬｏｗレベルにしてＮ型ＭＯＳトランジスタＭ１～Ｍ４を総てオフにする方法が挙げられる。或いは、差動トランスミッタＴＸが非動作状態のときに差動出力端子を固定電位に接続する手段を備えるように差動トランスミッタＴＸを構成してもよい。
共通回路部１０が動作状態であり、差動トランスミッタＴＸが非動作状態である場合の動作について、図３を用いて説明する。なお、図３においては、差動トランスミッタＴＸが非動作状態であり、電源電圧端子から基準電圧端子へと流れる電流の経路が切断されたオープン状態であることを視覚的に表すために、差動トランスミッタＴＸの回路記号を破線で表している。
個別回路部２０のＮ型ＭＯＳトランジスタＳＦ１のソースは、前述のように、ノードＮ１に共通に接続されている。したがって、Ｎ型ＭＯＳトランジスタＳＦ１のソースの電圧ＶＤＤＴＸは電圧Ｖｔｘであり、差動トランスミッタＴＸの電源電圧端子に供給される電圧ＶＤＤＴＸ＿Ｉもまた電圧Ｖｔｘである。
この状態から差動トランスミッタＴＸが動作状態に遷移すると、差動トランスミッタＴＸの電源電圧端子には引き続き電圧Ｖｔｘが供給される。つまり、差動トランスミッタＴＸが動作状態に復帰した直後でも電源電圧端子の電圧は電圧Ｖｔｘになっており、差動トランスミッタＴＸから出力される信号は式（１）で表されるように所望の電圧範囲となる。
なお、差動トランスミッタＴＸが動作状態に復帰する際には、Ｎ型ＭＯＳトランジスタＳＦ１には負荷として抵抗Ｒ１，Ｒ２及び終端抵抗Ｒｔが接続されることになる。そのため、復帰後には、復帰前まで電流が流れていなかったこれら負荷抵抗に電流が供給される結果、Ｎ型ＭＯＳトランジスタＳＦ１のソース電圧が一時的に降下する。しかしながら、この電圧変化を受けて差動増幅回路１２の出力電圧が上昇することで、Ｎ型ＭＯＳトランジスタＳＦ１のソースの電圧、つまり差動トランスミッタＴＸの電源電圧端子の電圧は電圧Ｖｔｘに落ち着くことになる。
次に、本実施形態による差動信号駆動回路により奏される効果について、図４乃至図７を用い、参考例による差動信号駆動回路との比較を交えて説明する。
図４に示す第１参考例による差動信号駆動回路は、個別回路部２０のＮ型ＭＯＳトランジスタＳＦ１のソースと差動トランスミッタＴＸの電源電圧端子との接続ノードがノードＮ１に接続されていない点で、本実施形態による差動信号駆動回路とは異なっている。つまり、第１参考例による差動信号駆動回路では、Ｎ型ＭＯＳトランジスタＳＦ１のソースの電圧ＶＤＤＴＸ１が、差動トランスミッタＴＸの電源電圧端子に供給される電圧となる。
第１参考例による差動信号駆動回路では、差動トランスミッタＴＸの動作時にＮ型ＭＯＳトランジスタＳＦ０のソースの電圧ＶＤＤＴＸとＮ型ＭＯＳトランジスタＳＦ１のソースの電圧ＶＤＤＴＸ１とが等しくなるように回路設計がなされているものとする。
電圧ＶＤＤＴＸと電圧ＶＤＤＴＸ１とが等しくなる条件は、以下の式（２）及び式（３）のように表される。
Ｒ０＝ｋ×（Ｒ１＋Ｒｔ＋Ｒ２） …（２）
Ｗ０／Ｌ０＝Ｗ１／（ｋ×Ｌ１） …（３）
式（２）は、差動トランスミッタＴＸにおける抵抗Ｒ１、抵抗Ｒ２及び終端抵抗Ｒｔの総和と負荷抵抗Ｒ０との関係を表す式である。式（３）は、Ｎ型ＭＯＳトランジスタＳＦ０のゲート幅Ｗ０とゲート長Ｌ０との比（Ｗ０／Ｌ０）と、Ｎ型ＭＯＳトランジスタＳＦ１のゲート幅Ｗ１とゲート長Ｌ１との比（Ｗ１／Ｌ１）との関係を表す式である。式（２）及び式（３）中、ｋは定数である。式（２）及び式（３）をともに満足する場合に、Ｎ型ＭＯＳトランジスタＳＦ０のソースの電圧ＶＤＤＴＸとＮ型ＭＯＳトランジスタＳＦ１のソースの電圧ＶＤＤＴＸ１とが等しくなる。
第１参考例による差動信号駆動回路において、差動トランスミッタＴＸが非動作状態から動作状態に遷移するときの動作について、図５を用いて説明する。なお、図５においては、差動トランスミッタＴＸが非動作状態であり、電源電圧端子から基準電圧端子へと流れる電流の経路が切断されたオープン状態であることを視覚的に表すために、差動トランスミッタＴＸの回路記号を破線で表している。
第１参考例による差動信号駆動回路では、差動トランスミッタＴＸが非動作状態のとき、図５に示すように、個別回路部２０のＮ型ＭＯＳトランジスタＳＦ１のソースはオープン状態になる。したがって、Ｎ型ＭＯＳトランジスタＳＦ１には電流が流れず、Ｎ型ＭＯＳトランジスタＳＦ１のソースの電圧ＶＤＤＴＸ１は、差動トランスミッタＴＸの動作時よりも高電圧になっている。つまり、各部の電圧は、以下の式（４）に示す関係になっている。
ＶＤＤＴＸ１＞ＶＤＤＴＸ＝Ｖｔｘ …（４）
そのため、この状態から差動トランスミッタＴＸが動作状態に遷移すると、その直後に差動トランスミッタＴＸの電源電圧端子に供給される電圧は電圧Ｖｔｘよりも高くなる。その結果、差動トランスミッタＴＸから出力される出力データのＨｉｇｈレベルは、例えば図６に示すように、所望の電圧よりも高くなる。
出力データの信号レベルが所望の電圧よりも高い場合、そのデータを受信するレシーバの定格電圧を超える可能性があり、最悪の場合、レシーバが故障する虞がある。例えば、レシーバの電源電圧を電圧ＶＤＤＲＥＣとして、個別回路部２０のＮ型ＭＯＳトランジスタＳＦ１のドレインに接続される電源の電圧ＶＤＤと電圧ＶＤＤＲＥＣとが以下の式（５）の関係となる場合に、レシーバの最大定格を超える可能性が高い。
ＶＤＤ＞ＶＤＤＲＥＣ …（５）
この点、本実施形態による差動信号駆動回路においては、差動トランスミッタＴＸに供給される電圧ＶＤＤＴＸ＿Ｉは常に電圧Ｖｔｘとなり、差動トランスミッタＴＸから出力される出力データの信号レベルは常に所望の電圧の範囲内に制御が可能である。したがって、差動トランスミッタＴＸから出力される出力データの信号レベルがレシーバの定格電圧を超えることはなく、差動トランスミッタＴＸから出力されるデータ信号によってレシーバが故障するのを防止することができる。
図７に示す第２参考例による差動信号駆動回路は、電源生成部３０において電圧ＶＤＤＴＸを生成し、この電圧ＶＤＤＴＸを各レーンの差動トランスミッタＴＸ１，ＴＸ２に電源電圧（電圧ＶＤＤＴＸ＿Ｉ）として供給する例である。図７では、電源生成部３０からの距離が近い差動トランスミッタＴＸ１と、電源生成部３０からの距離が遠い差動トランスミッタＴＸ２とを想定している。また、ここでは仮に、電源生成部３０と差動トランスミッタＴＸ１とを接続する電源配線の配線抵抗がＲｐであり、電源生成部３０と差動トランスミッタＴＸ２とを接続する電源配線の配線抵抗が２Ｒｐであるものとする。
電源生成部３０は、差動増幅回路３２と、Ｎ型ＭＯＳトランジスタＳＦ３と、負荷抵抗Ｒ３と、を有する。差動増幅回路３２は、２つの入力端子（非反転入力端子（＋）及び反転入力端子（－））と出力端子とを有する。差動増幅回路３２の非反転入力端子には、電圧Ｖｔｘが供給される。差動増幅回路３２の出力端子は、Ｎ型ＭＯＳトランジスタＳＦ３のゲートに接続されている。Ｎ型ＭＯＳトランジスタＳＦ３は、ドレインが電源電圧ノード（電圧ＶＤＤ）に接続されており、ソースフォロワ回路を構成している。Ｎ型ＭＯＳトランジスタＳＦ３のソースは、負荷抵抗Ｒ３の一方の端子及び差動増幅回路３２の反転入力端子に接続されている。負荷抵抗Ｒ３の他方の端子は、基準電圧ノード（ＧＮＤノード）に接続されている。
ここで、Ｎ型ＭＯＳトランジスタＳＦ３のソースと、負荷抵抗Ｒ３の一方の端子と、差動増幅回路３２の反転入力端子との間の接続ノードを、便宜的にノードＮ３と呼ぶものとする。また、ＧＮＤノードに接続される負荷抵抗Ｒ３の他方の端子部を、ノードＮ４と呼ぶものとする。ノードＮ３の電圧ＶＤＤＴＸは、共通回路部１０のノードＮ１と同様、電圧Ｖｔｘと等しくなる。各レーンの差動トランスミッタＴＸ１，ＴＸ２には、ノードＮ３及びノードＮ４から配線を介して電源電圧及び基準電圧がそれぞれ供給される。
各レーンの差動トランスミッタＴＸ１，ＴＸ２の動作時は、電源電圧端子から基準電圧端子に向かって常に電流が流れている。図２に示した差動トランスミッタＴＸの回路例では、電源電圧端子から基準電圧端子へと流れる電流Ｉｔｘは、以下の式（６）のように表される。
Ｉｔｘ＝ＶＤＤＴＸ＿Ｉ／（Ｒ１＋Ｒｔ＋Ｒ２） …（６）
また、電源生成部３０から差動トランスミッタＴＸ１，ＴＸ２へと供給される電源電圧は、電源生成部３０と差動トランスミッタＴＸ１，ＴＸ２との間の配線抵抗によって低下する。すなわち、電源生成部３０から差動トランスミッタＴＸ１に供給される電圧ＶＤＤＴＸ＿Ｉは、以下の式（７）のように表される。また、電源生成部３０から差動トランスミッタＴＸ２に供給される電圧ＶＤＤＴＸ＿Ｉは、以下の式（８）のように表される。
ＶＤＤＴＸ＿Ｉ＝ＶＤＤＴＸ－Ｒｐ×Ｉｔｘ …（７）
ＶＤＤＴＸ＿Ｉ＝ＶＤＤＴＸ－２×Ｒｐ×Ｉｔｘ …（８）
このように、第２参考例による差動信号駆動回路では、電源生成部３０から距離が遠い差動トランスミッタＴＸほど、電源電圧端子に供給される電圧は低下することになる。また、ＧＮＤノード側の電圧についても同様であり、電源生成部３０から距離が遠い差動トランスミッタＴＸほど、基準電圧端子に供給される電圧は増加することになる。
したがって、第２参考例による差動信号駆動回路では、レーンによって差動トランスミッタＴＸに供給される電源電圧が異なることとなり、ひいては差動トランスミッタＴＸから出力されるデータ信号の振幅がレーン間で異なることになる。
この点、本実施形態による差動信号駆動回路においては、図１に示すように、電源電圧ノードから各レーンのＮ型ＭＯＳトランジスタＳＦ１を介して差動トランスミッタＴＸの電源電圧端子に電圧ＶＤＤＴＸが供給される。この場合にも、電源電圧配線の配線抵抗によって各レーンの個別回路部２０に供給される電圧ＶＤＤに電圧ドロップは起きるが、電圧ドロップが起きるのはソースフォロワ回路を構成しているＮ型ＭＯＳトランジスタＳＦ１のドレインである。Ｎ型ＭＯＳトランジスタＳＦ１が飽和領域で動作している場合、ドレイン電圧の変化によるドレイン電流への影響は小さいため、各レーンの差動トランスミッタＴＸに供給される電圧ＶＤＤＴＸへの影響は小さい。したがって、差動トランスミッタＴＸから出力されるデータ信号の振幅に与える影響も、第２参考例による差動信号駆動回路の場合よりも小さくすることができる。本実施形態による差動信号駆動回路におけるＧＮＤノード側の電圧への影響については、第２参考例による差動信号駆動回路の場合と同様である。
なお、本実施形態では、共通回路部１０のＮ型ＭＯＳトランジスタＳＦ０のゲートと個別回路部２０のＮ型ＭＯＳトランジスタＳＦ１のゲートとを直接接続しているが、必ずしも直接接続する必要はない。例えば図８に示すように、Ｎ型ＭＯＳトランジスタＳＦ０のゲートとＮ型ＭＯＳトランジスタＳＦ１のゲートとを、ゲート抵抗Ｒｇを介して接続するようにしてもよい。また、一の個別回路部２０のＮ型ＭＯＳトランジスタＳＦ１のゲートと他の個別回路部２０のＮ型ＭＯＳトランジスタＳＦ１のゲートとを、ゲート抵抗Ｒｇを介して接続するようにしてもよい。差動信号駆動回路をこのように構成した場合にも、本実施形態で説明した効果と同様の効果を奏することができる。ゲート抵抗Ｒｇは、抵抗素子を配置することにより構成してもよいし、配線を局所的に細くして配線抵抗を増加することにより構成してもよい。
このように、本実施形態によれば、差動信号駆動回路の動作状態を切り替えた場合にも安定した振幅で信号を出力することができる。これにより、差動トランスミッタから出力される信号の品質を向上することができる。また、差動トランスミッタから信号を受けるレシーバの故障を防止することができる。
［第２実施形態］
本発明の第２実施形態による光電変換装置について、図９を用いて説明する。第１実施形態による差動信号駆動回路と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図９は、本実施形態による光電変換装置の概略構成を示すブロック図である。
第１実施形態による差動信号駆動回路１００は、特に限定されるものではないが、例えば光電変換装置の出力回路部として好適に利用することができる。本実施形態では、第１実施形態による差動信号駆動回路を適用した光電変換装置の一例について説明する。
本実施形態による光電変換装置２００は、図９に示すように、画素領域１１０と、垂直走査回路１２０と、ＡＤ変換回路部１３０と、メモリ部１４０と、水平走査回路１５０と、演算部１６０と、信号処理回路１７０と、差動信号駆動回路１００と、を有する。
画素領域１１０には、複数の行及び複数の列をなすように行列状に配された複数の画素１１２が設けられている。各々の画素１１２は、フォトダイオード等の光電変換素子からなる光電変換部を含み、入射光の光量に応じた画素信号を出力する機能を備える。垂直走査回路１２０は、画素領域１１０から画素信号を読み出す際に画素１１２を駆動するための制御信号を、画素アレイの各行に設けられた制御線を介して画素１１２に供給する制御回路部である。
ＡＤ変換回路部１３０は、画素アレイの各列に対応して設けられた複数の列ＡＤ変換回路１３２を有する。列ＡＤ変換回路１３２は、対応する列の画素１１２から出力されるアナログ画素信号をデジタルデータに変換する。メモリ部１４０は、画素アレイの各列に対応して設けられた複数の列メモリ１４２を有する。列メモリ１４２は、対応する列の列ＡＤ変換回路１３２により変換されたデジタルデータを格納する。水平走査回路１５０は、各列の列メモリ１４２を順次選択し、選択された列メモリ１４２に格納されたデジタルデータを演算部へと出力する。
演算部１６０は、メモリ部１４０から転送されるデジタルデータに対して、所定の演算処理、例えば増幅処理やデジタル相関二重サンプリング（ＣＤＳ）処理などの演算を行い、処理後のデジタルデータを信号処理回路１７０に出力する。信号処理回路１７０は、パラレルシリアル変換回路を含み、演算部１６０から出力されるパラレルデータをシリアルデータに変換し、差動信号駆動回路１００へと出力する。
差動信号駆動回路１００は、第１実施形態で説明した差動信号駆動回路１００である。差動信号駆動回路１００は、信号処理回路１７０から受信したシリアルデータを差動信号に変換し、差動トランスミッタＴＸを介して光電変換装置２００の外部へと出力する。なお、図９では図面の簡略化のため、差動信号駆動回路１００を構成する複数の個別回路部２０のうち、１レーンに対応する１つの個別回路部２０のみを示している。差動トランスミッタＴＸへの電源供給は、個別回路部２０により行われる。また、個別回路部２０のＮ型ＭＯＳトランジスタのゲート及びソースに供給される電圧は、共通回路部１０にて生成される。
光電変換装置の信号出力部に第１実施形態の差動信号駆動回路１００を適用することにより、差動トランスミッタＴＸから出力される信号を常に所望の範囲内にすることができる。これにより、信号の品質を向上するとともに、信号を受信するレシーバの破壊を防止することができる。また、差動トランスミッタＴＸの電源電圧をチップ内部で生成するため、チップ外部には電源ＩＣは不要である。これにより、部品点数を削減し、ローコスト化を図ることができる。
［第３実施形態］
本発明の第３実施形態による撮像システムについて、図１０を用いて説明する。図１０は、本実施形態による撮像システムの概略構成を示すブロック図である。
上記第２実施形態で述べた光電変換装置２００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１０には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
図１０に例示した撮像システム３００は、撮像装置３０１、被写体の光学像を撮像装置３０１に結像させるレンズ３０２、レンズ３０２を通過する光量を可変にするための絞り３０４、レンズ３０２の保護のためのバリア３０６を有する。レンズ３０２及び絞り３０４は、撮像装置３０１に光を集光する光学系である。撮像装置３０１は、第２実施形態で説明した光電変換装置２００であって、レンズ３０２により結像された光学像を画像データに変換する。
撮像システム３００は、また、撮像装置３０１より出力される出力信号の処理を行う信号処理部３０８を有する。信号処理部３０８は、撮像装置３０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部３０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。撮像装置３０１は、信号処理部３０８で処理されるデジタル信号を生成するＡＤ変換部を備え得る。ＡＤ変換部は、撮像装置３０１の光電変換部が形成された半導体層（半導体基板）に形成されていてもよいし、撮像装置３０１の光電変換部が形成された半導体層とは別の半導体基板に形成されていてもよい。また、信号処理部３０８が撮像装置３０１と同一の半導体基板に形成されていてもよい。
撮像システム３００は、更に、画像データを一時的に記憶するためのメモリ部３１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）３１２を有する。更に撮像システム３００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体３１４、記録媒体３１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）３１６を有する。なお、記録媒体３１４は、撮像システム３００に内蔵されていてもよく、着脱可能であってもよい。
更に撮像システム３００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部３１８、撮像装置３０１と信号処理部３０８に各種タイミング信号を出力するタイミング発生部３２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム３００は少なくとも撮像装置３０１と、撮像装置３０１から出力された出力信号を処理する信号処理部３０８とを有すればよい。
撮像装置３０１は、撮像信号を信号処理部３０８に出力する。信号処理部３０８は、撮像装置３０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部３０８は、撮像信号を用いて、画像を生成する。
このように、本実施形態によれば、第２実施形態による光電変換装置２００を適用した撮像システムを実現することができる。
［第４実施形態］
本発明の第４実施形態による撮像システム及び移動体について、図１１を用いて説明する。図１１は、本実施形態による撮像システム及び移動体の構成を示す図である。
図１１（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム４００は、撮像装置４１０を有する。撮像装置４１０は、上記第２実施形態に記載の光電変換装置２００である。撮像システム４００は、撮像装置４１０により取得された複数の画像データに対し、画像処理を行う画像処理部４１２と、撮像システム４００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部４１４を有する。また、撮像システム４００は、算出された視差に基づいて対象物までの距離を算出する距離取得部４１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部４１８と、を有する。ここで、視差取得部４１４や距離取得部４１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部４１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
撮像システム４００は車両情報取得装置４２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム４００は、衝突判定部４１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ４３０が接続されている。また、撮像システム４００は、衝突判定部４１８での判定結果に基づいて、ドライバーへ警報を発する警報装置４４０とも接続されている。例えば、衝突判定部４１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ４３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置４４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム４００で撮像する。図１１（ｂ）に、車両前方（撮像範囲４５０）を撮像する場合の撮像システムを示した。車両情報取得装置４２０が、撮像システム４００ないしは撮像装置４１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
また、共通回路部１０の差動増幅回路１２に供給する電源電圧と、共通回路部１０のＮ型ＭＯＳトランジスタＳＦ０及び個別回路部２０のＮ型ＭＯＳトランジスタＳＦ１に供給する電源電圧とは、同じでもよいし、異なっていてもよい。例えば、差動増幅回路１２に供給する電源電圧は、Ｎ型ＭＯＳトランジスタＳＦ０，ＳＦ１に供給する電源電圧よりも高い電圧に設定してもよい。
また、共通回路部１０の差動増幅回路１２の基準電圧と、差動トランスミッタＴＸの基準電圧とは、同じでもよいし、異なっていてもよい。
また、上記実施形態では、共通回路部１０のＮ型ＭＯＳトランジスタＳＦ０に供給する電源電圧と個別回路部２０のＮ型ＭＯＳトランジスタＳＦ１に供給する電源電圧とをともに電圧ＶＤＤとしたが、これら電源電圧は異なっていてもよい。
また、上記実施形態では、電源回路や差動トランスミッタを、Ｎ型ＭＯＳトランジスタを用いて構成する例を示したが、Ｐ型ＭＯＳトランジスタを用いて構成することも可能である。
また、上記第２実施形態に示した光電変換装置は、第１実施形態の差動信号駆動回路を適用しうる光電変換装置を例示したものであり、当該差動信号駆動回路を適用可能な装置は図９に示した構成に限定されるものではない。
また、上記第３及び第４実施形態に示した撮像システムは、第２実施形態の光電変換装置を適用しうる撮像システムを例示したものであり、光電変換装置を適用可能な撮像システムは図１０及び図１１に示した構成に限定されるものではない。
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１０…共通回路部
１２…差動増幅回路
２０…個別回路部
１００…差動信号駆動回路
Ｒ０…負荷抵抗
Ｒｔ…終端抵抗
Ｒｘ…レシーバ
ＳＦ０，ＳＦ１…Ｎ型ＭＯＳトランジスタ
ＴＸ，ＴＸ１，ＴＸ２…差動トランスミッタ

Claims (15)

  1. 複数のレーンに対応する複数の差動トランスミッタと、
    前記複数の差動トランスミッタの各々に電源電圧を供給する電源回路と、を有し、
    前記電源回路は、
    前記複数の差動トランスミッタに供給する前記電源電圧を規定する共通回路部と、
    前記複数の差動トランスミッタに対応して設けられ、各々が前記共通回路部に接続された複数の個別回路部と、を有し、
    前記複数の個別回路部の各々は、
    ソースフォロワ回路を構成し、前記電源電圧を出力する第１のトランジスタと、
    前記共通回路部により規定される前記電源電圧を、前記複数の差動トランスミッタのうちの対応する前記差動トランスミッタに出力する出力ノードと、を有し、
    前記共通回路部は、
    非反転入力端子と、反転入力端子と、出力端子と、を含む差動増幅回路と、
    ソースフォロワ回路を構成し、前記差動増幅回路の前記出力端子にゲートが接続された第２のトランジスタと、
    前記第２のトランジスタのソースと基準電圧ノードとの間に接続された負荷素子と、を有し、
    前記複数の個別回路部の各々の前記出力ノードは、前記第２のトランジスタの前記ソースと前記負荷素子との間の接続ノードに接続されている
    ことを特徴とする差動信号駆動回路。
  2. 前記差動増幅回路は、前記非反転入力端子に参照電圧が供給され、前記反転入力端子が前記接続ノードに接続されている
    ことを特徴とする請求項１記載の差動信号駆動回路。
  3. 前記負荷素子は抵抗である
    ことを特徴とする請求項１又は２記載の差動信号駆動回路。
  4. 前記負荷素子は電流源である
    ことを特徴とする請求項１又は２記載の差動信号駆動回路。
  5. 前記第１のトランジスタのゲートは、前記差動増幅回路の前記出力端子及び前記第２のトランジスタのゲートに接続されている
    ことを特徴とする請求項１乃至４のいずれか１項に記載の差動信号駆動回路。
  6. 前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは、抵抗を介して接続されている
    ことを特徴とする請求項１乃至５のいずれか１項に記載の差動信号駆動回路。
  7. 前記差動増幅回路に供給される電源電圧と、前記ソースフォロワ回路に供給される電源電圧とが異なっている
    ことを特徴とする請求項１乃至６のいずれか１項に記載の差動信号駆動回路。
  8. 前記複数の個別回路部の前記第１のトランジスタのゲートは、抵抗を介して接続されている
    ことを特徴とする請求項１乃至７のいずれか１項に記載の差動信号駆動回路。
  9. 前記複数の差動トランスミッタの各々は、
    前記電源回路から前記電源電圧が供給される電源電圧端子と、
    前記電源電圧端子に一方の端子が接続された第１の抵抗と、
    前記第１の抵抗の他方の端子にドレインが接続された第３のトランジスタ及び第４のトランジスタと、
    前記第３のトランジスタのソースにドレインが接続された第５のトランジスタと、
    前記第４のトランジスタのソースにドレインが接続された第６のトランジスタと、
    前記第５のトランジスタのソース及び前記第６のトランジスタのソースに一方の端子が接続された第２の抵抗と、
    前記第２の抵抗の他方の端子に接続された基準電圧端子と、を有し、
    前記第３のトランジスタのゲート及び前記第６のトランジスタのゲートが接続される第１のノードと、前記第４のトランジスタのゲート及び前記第５のトランジスタのゲートが接続される第２のノードとが、一対の差動入力端子を構成し、
    前記第３のトランジスタの前記ソースと前記第５のトランジスタの前記ドレインとが接続される第３のノードと、前記第４のトランジスタの前記ソースと前記第６のトランジスタの前記ドレインとが接続される第４のノードとが、一対の差動出力端子を構成している
    ことを特徴とする請求項１乃至６のいずれか１項に記載の差動信号駆動回路。
  10. 複数のレーンに対応する複数の差動トランスミッタに電源電圧を供給する電源回路であって、
    前記複数の差動トランスミッタに供給する前記電源電圧を規定する共通回路部と、
    前記複数の差動トランスミッタに対応して設けられ、各々が前記共通回路部に接続された複数の個別回路部と、を有し、
    前記複数の個別回路部の各々は、
    ソースフォロワ回路を構成し、前記電源電圧を出力する第１のトランジスタと、
    前記共通回路部により規定される前記電源電圧を対応する前記差動トランスミッタに出力するための出力ノードと、を有し、
    前記共通回路部は、
    非反転入力端子と、反転入力端子と、出力端子と、を含む差動増幅回路と、
    ソースフォロワ回路を構成し、前記差動増幅回路の前記出力端子にゲートが接続された第２のトランジスタと、
    前記第２のトランジスタのソースと基準電圧ノードとの間に接続された負荷素子と、を有し、
    前記複数の個別回路部の前記出力ノードは、前記第２のトランジスタの前記ソースと前記負荷素子との間の接続ノードに接続されている
    ことを特徴とする電源回路。
  11. 前記差動増幅回路は、前記非反転入力端子に参照電圧が供給され、前記反転入力端子が前記接続ノードに接続されている
    ことを特徴とする請求項１０記載の電源回路。
  12. 前記第１のトランジスタのゲートは、前記差動増幅回路の前記出力端子及び前記第２のトランジスタのゲートに接続されている
    ことを特徴とする請求項１０又は１１記載の電源回路。
  13. 入射光の光量に応じた信号を出力する画素と、
    前記画素から出力される信号を外部へと出力する出力回路部と、を有し、
    前記出力回路部は、請求項１乃至９のいずれか１項に記載の差動信号駆動回路を含む
    ことを特徴とする光電変換装置。
  14. 請求項１３記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理部と
    を有することを特徴とする撮像システム。
  15. 移動体であって、
    請求項１３記載の光電変換装置と、
    前記光電変換装置から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
JP2019197616A 2019-10-30 2019-10-30 差動信号駆動回路及び光電変換装置 Active JP7455550B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019197616A JP7455550B2 (ja) 2019-10-30 2019-10-30 差動信号駆動回路及び光電変換装置
US17/769,598 US20240230326A9 (en) 2019-10-30 2020-10-29 Differential signal drive circuit and photoelectric conversion device
PCT/JP2020/040600 WO2021085527A1 (en) 2019-10-30 2020-10-29 Differential signal drive circuit and photoelectric conversion device
CN202080074971.4A CN114616756A (zh) 2019-10-30 2020-10-29 差分信号驱动电路和光电转换设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019197616A JP7455550B2 (ja) 2019-10-30 2019-10-30 差動信号駆動回路及び光電変換装置

Publications (2)

Publication Number Publication Date
JP2021072520A JP2021072520A (ja) 2021-05-06
JP7455550B2 true JP7455550B2 (ja) 2024-03-26

Family

ID=75713764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019197616A Active JP7455550B2 (ja) 2019-10-30 2019-10-30 差動信号駆動回路及び光電変換装置

Country Status (3)

Country Link
JP (1) JP7455550B2 (ja)
CN (1) CN114616756A (ja)
WO (1) WO2021085527A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7465311B2 (ja) 2021-10-20 2024-04-10 キヤノン株式会社 光電変換装置、光電変換システムおよび移動体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336699A (ja) 2003-04-17 2004-11-25 Toshiba Corp インピーダンス調整回路
JP2008003787A (ja) 2006-06-21 2008-01-10 Samsung Electronics Co Ltd 電圧発生回路
JP2018078495A (ja) 2016-11-10 2018-05-17 住友電気工業株式会社 増幅回路および光送信装置
WO2019111462A1 (ja) 2017-12-07 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 ドライバ回路
JP2019186738A (ja) 2018-04-10 2019-10-24 キヤノン株式会社 撮像装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JP5088031B2 (ja) * 2007-08-01 2012-12-05 富士電機株式会社 定電流・定電圧回路
JP5003346B2 (ja) * 2007-08-21 2012-08-15 日本電気株式会社 参照電圧生成回路及び参照電圧分配方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336699A (ja) 2003-04-17 2004-11-25 Toshiba Corp インピーダンス調整回路
JP2008003787A (ja) 2006-06-21 2008-01-10 Samsung Electronics Co Ltd 電圧発生回路
JP2018078495A (ja) 2016-11-10 2018-05-17 住友電気工業株式会社 増幅回路および光送信装置
WO2019111462A1 (ja) 2017-12-07 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 ドライバ回路
JP2019186738A (ja) 2018-04-10 2019-10-24 キヤノン株式会社 撮像装置

Also Published As

Publication number Publication date
CN114616756A (zh) 2022-06-10
JP2021072520A (ja) 2021-05-06
WO2021085527A1 (en) 2021-05-06
US20240133686A1 (en) 2024-04-25

Similar Documents

Publication Publication Date Title
JP7303682B2 (ja) 光電変換装置及び撮像システム
US20180197907A1 (en) Solid-state imaging device and imaging system
US11070753B2 (en) Imaging device and method of driving imaging device
US11785356B2 (en) Photoelectric conversion device with mask circuits
JP7204694B2 (ja) 比較器、ａｄ変換器、光電変換装置及び撮像システム
US20180035062A1 (en) Image capturing apparatus having comparator circuit to compare current with reference current
JP2019140524A (ja) 光電変換装置及び撮像システム
JP2020088520A (ja) 光電変換装置及び撮像システム
TWI702849B (zh) 成像裝置、成像系統、及移動體
JP7455550B2 (ja) 差動信号駆動回路及び光電変換装置
JP7102159B2 (ja) 光電変換装置、撮像システム、および、移動体
JP2023080296A (ja) 光電変換装置及び撮像システム
JP7114264B2 (ja) 光電変換装置及び撮像システム
US20240230326A9 (en) Differential signal drive circuit and photoelectric conversion device
JP7419013B2 (ja) 光電変換装置及び撮像システム
JP2018107747A (ja) 撮像装置、故障検知方法、撮像システム、及び移動体
JP2022142433A (ja) 光電変換装置及び撮像システム
JP7361582B2 (ja) 光電変換装置、光電変換システムおよび輸送機器
JP7204695B2 (ja) 比較器、ａｄ変換器、光電変換装置及び撮像システム
JP2020113859A (ja) 光電変換装置及び光電変換システム
JP7167086B2 (ja) 回路、チップ、撮像装置、撮像システム、移動体
JP2024013891A (ja) 光電変換装置、光電変換装置の駆動方法および撮像システム
JP2022089013A (ja) 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法
JP2024078502A (ja) 光電変換装置、機器
JP2023042083A (ja) 光電変換装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240313

R151 Written notification of patent or utility model registration

Ref document number: 7455550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151