JP4311095B2 - 固体撮像装置およびその駆動方法 - Google Patents
固体撮像装置およびその駆動方法 Download PDFInfo
- Publication number
- JP4311095B2 JP4311095B2 JP2003182566A JP2003182566A JP4311095B2 JP 4311095 B2 JP4311095 B2 JP 4311095B2 JP 2003182566 A JP2003182566 A JP 2003182566A JP 2003182566 A JP2003182566 A JP 2003182566A JP 4311095 B2 JP4311095 B2 JP 4311095B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital data
- code
- pixels
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 38
- 238000000034 method Methods 0.000 title claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 71
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 238000012545 processing Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 230000005855 radiation Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 5
- 239000003086 colorant Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置およびその駆動方法に関し、特に画素部から出力されるアナログ画像信号をＡ／Ｄ変換してデジタル画像データで出力する固体撮像装置およびその駆動方法に関する。
【０００２】
【従来の技術】
固体撮像装置は、ＭＯＳ(金属酸化膜半導体)型イメージセンサに代表されるＸ−Ｙアドレス型固体撮像装置と、ＣＣＤ（電荷結合素子）イメージセンサに代表される電荷転送型固体撮像装置とに大別される。ＭＯＳ型イメージセンサとＣＣＤイメージセンサはほぼ同時期に開発され、実用化もされていたが、現在までに、この両者の内、圧倒的に製品化されているのはＣＣＤイメージセンサであることは周知の事実である。
【０００３】
まだ画素サイズも大きかった開発当初においては、ＭＯＳ型イメージセンサもその画素サイズのため飽和電荷蓄積量の多さから決定されるダイナミックレンジが広いという特徴を有していたが、当時はフォトダイオードに蓄積された信号電荷を増幅せずに出力するパッシブ型であったために被写体が暗い場合、信号振幅も小さくＳＮ比が悪かった。このため、感度の高いＣＣＤイメージセンサに市場を明け渡すことになった。
【０００４】
しかし、近年、ＭＯＳ型集積回路としてＣＭＯＳが全盛となり、ＣＭＯＳ集積回路と同様のプロセスで製造できるＣＭＯＳイメージセンサが開発された。ＣＭＯＳ集積回路の微細化技術の進歩はＣＭＯＳイメージセンサにおいても、その微細化によってフォトダイオードで光電変換した信号電荷を画素単位で一度増幅するアクティブ型の構造を実現させた。このことにより、ノイズに対して強い信号出力が得られるようになったことで、ＣＭＯＳイメージセンサが再び固体撮像装置として注目され、多くの研究開発がなされるようになってきた。
【０００５】
さらにＣＭＯＳイメージセンサはＣＭＯＳプロセスで製造できることにより、素子駆動回路および画素信号の処理回路を画素部（撮像部）と同一チップ内に構成できる特徴がある。画素部において、微細化による画素単位での増幅（アクティブ型)が実現されるようになったことはもちろんであるが、信号処理回路においてもノイズキャンセル方式の開発がなされたことも、ＣＣＤイメージセンサの置き換えとして注目されている要因である。
【０００６】
近年の半導体微細加工技術の進歩により、固体撮像装置において数万もしくは数十万画素といった高解像度の固体撮像装置が開発されるようになった。ここで問題となってくることは、画素の高密度化によって引き起こされる画素信号の読み出し速度の増加にいかに対応して画像データを処理し、後段の信号処理系（例えば、ＩＣ）に出力するかである。
【０００７】
ＣＭＯＳイメージセンサでは、画素部以外にも信号処理回路をチップ上に容易に搭載できることから、画素部で光電変換され、電気信号に変換された画像データを１行ごとに読み出し、列ごとに信号を処理することで高フレームレート化に対応しようとしている。しかし、高速化に対応するためにはこのような並列処理が必要となり、したがって出力端子も増加する傾向にある。
【０００８】
ここで問題となるのが出力部である。出力部は外部の配線を駆動しないといけないため、チップ内部の他の回路部に比べて大きな負荷を駆動する必要がある。したがって、出力部に使われる素子は、チップ内部の他の回路部に使われる素子に比べて大きなサイズである必要があり、かつ高速に動作する必要があるため消費する電流も多い。したがって、先述したように、画素から読み出した信号を列ごとに処理して出力することで、高速読み出しには対応できるが、出力端子が増大して消費する電流も増加するという問題も発生する。
【０００９】
また、出力部において、高速な動作で、大きな貫通電流が流れることは電源を大きく揺らす原因となり、電源の揺れがノイズとなって画質劣化を引き起こすことになる。さらに、高データレート化は、固体撮像装置から後段の信号処理系へ信号を伝送する信号経路から不要放射の放出問題を引き起こし、固体撮像装置自身、即ち画質や誤動作のみならずその他の電子機器の動作にも影響を与えるという問題が生じる。
【００１０】
この問題を解決するためには、連続して流れる画像信号のデジタル値が時間的になるべく変化しないようにすれば良い。すなわち、デジタル画像データの切り替わりビットを抑えれば良い。そのため、従来は、ＣＣＤイメージセンサから出力された信号を受けて処理する後段の信号処理系において、デジタル信号に変換された画像データを符号変換回路に通して、切り替わりビットを抑えることで不要輻射を抑えるようにしていた（例えば、特許文献１参照）。
【００１１】
【特許文献１】
特開２００２−３００５９１号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上記の従来技術では、画素部において、例えば図１２に示すように、カラーフィルタのコーディングとして原色のベイヤー配列が用いられているとすると、画像データは時間的にＧｒ，Ｒ，Ｇｒ，Ｒ，…もしくはＧｂ，Ｂ，Ｇｂ，Ｂ，…の順に出力されることから、連続して変化の少ない信号を取り出すためには、１つ飛ばしの同色の画像データの差分を取ることで切り替わりビットを抑える回路が必要となるため、回路規模が大きくなるという課題がある。
【００１３】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、回路規模を大きくすることなく、デジタル画像信号の切り替わりビット数を簡単に低減することにより、出力部の消費電流を低減できるとともに、貫通電流による電源のノイズを低減でき、さらに信号経路から発生する不要放射の放出を抑えることが可能な固体撮像装置およびその駆動方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明では、水平方向に少なくとも２画素ずつ繰り返す色配列となるカラーフィルタを通して入射する光を電気信号に変換する光電変換素子を含む画素が行列状に２次元配置されてなる画素部を具備する固体撮像装置において、前記画素の各々から出力されるアナログ信号を列ごとにバイナリコードのデジタルデータに変換し、しかる後前記バイナリコードのデジタルデータの順番を入れ替えて同一の色ごとに連続するグレイコードのデジタルデータとして出力するか、または前記画素の各々から出力されるアナログ信号の順番を入れ替えて同一の色ごとに連続させてからバイナリコードのデジタルデータに変換し、しかる後前記デジタルデータをバイナリコードからグレイコードに変換して出力するようにしている。
【００１５】
各色の信号が点順次で混在するバイナリコードのデジタルデータと、同一の色ごとに点順次で連続するグレイコードのデジタルデータとを比較すると、グレイコード出力の方が切り替わりビットが少ない。切り替わりビットが少なければ、出力部の貫通電流を低減できるため、消費電力および電源ノイズの低減、さらには後段の信号処理系との通信経路での不要放射の低減が可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】
［第１実施形態］
図１は、本発明の第１実施形態に係る固体撮像装置の構成例を示すブロック図である。ここでは、画素部とその駆動回路および信号処理回路が同一チップ（半導体基板）内に構成されたＣＭＯＳイメージセンサの場合を例に挙げて説明するものとする。
【００１８】
図１において、画素部１１は、カラーフィルタ（図示せず）を通して入射する光を電気信号に変換する光電変換素子や増幅器を含む画素が行列状に２次元配置され、これら画素の配列に対して行ごとに行選択線が、列ごとに垂直信号線がそれぞれ配線され、１行分の画素の信号が同時に読み出される構成となっている。垂直駆動回路１２は、画素部１１の各画素を行単位で選択し、選択した行の画素に蓄積された信号の転送、読み出し、リセットを行単位で操作する。画素信号読み出し回路１３は、ノイズキャンセラー回路（例えば、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)回路)を含み、画素ごとに配置された増幅器のばらつきに起因するノイズを抑制し、Ａ／Ｄ変換回路１４にそのアナログ画像信号を出力する。
【００１９】
Ａ／Ｄ変換回路１４は、入力されるアナログ画像信号を列ごとに例えば１０ビットのバイナリコードのデジタル画像データに変換してラッチ回路１５に供給する。ラッチ回路１５は、Ａ／Ｄ変換回路１４から出力される１行分のデジタル画像データを１画素の信号ごとにラッチする。水平デコーダ１６は、ラッチ回路１５にラッチされた１行分の信号を先ず１つとびに順に読み出し、次に残りの画素の信号を順に読み出す。ラッチ回路１５および水平デコーダ１６は、Ａ／Ｄ変換回路１４から出力されるデジタル画像データを同一の色ごとに連続して出力する出力手段を構成している。
【００２０】
図２に、Ａ／Ｄ変換後の画像データの流れを模式的に示す。ここでは、理解を容易にするために、１行分の信号として６画素の信号▲１▼〜▲６▼がラッチ回路１５にラッチされている様子を示している。この１行分の信号▲１▼〜▲６▼について、先ず、１つとびに、例えば奇数番目の信号▲１▼，▲３▼，▲５▼を順に読み出し、次に偶数番目の信号▲２▼，▲４▼，▲６▼を順に読み出す。
【００２１】
このようにして読み出すことにより、カラーフィルタのコーディングが例えば図３に示す原色ベイヤー配列の場合、１行の内、隣り合ったＧの信号が連続に並び、その後、Ｒの信号が連続的に並んで出力されることになる。同様に、次の行のＢ，Ｇｂの信号についても同様な手順に従ってＢが連続して読み出され、次いでＧｂが連続して読み出されることになる。
【００２２】
ここで、従来技術では、すでにＧｒ，Ｒ，Ｇｒ，Ｒ，…の順番に並んだ信号に符号変換回路を適用するには１つとびのデータを差分して変化の少ない信号を作り出さなければ意味がなかった。これに対して、上述したように、Ａ／Ｄ変換後に水平デコーダ１６を用いて信号を転送するときに信号の順番を入れ替えるようにすることで、何ら時間のロスもなく、特別高度な技術も必要とせずに信号の順番の入れ替えを簡単に行うことができる。
【００２３】
このように、ラッチ回路１５から同一の色ごとに点順次で連続して出力されるデジタル画像データ、即ちＧ，Ｒ，Ｂの各色それぞれで連続した信号は符号変換回路１６に供給される。符号変換回路１７は、デジタル画像データをバイナリコードからグレイコードに符号変換する。符号変換回路１７であるバイナリ−グレイコード変換器の構成の一例を図４に示す。同図から明らかなように、バイナリ−グレイコード変換器は、デジタル画像データのビット数をｎ＋１とすると、バイナリコードの最上位ビットをそのままグレイコードの最上位ビットとするとともに、バイナリコードの隣り合う２ビットを２入力とするｎ個の排他的論理和ゲート２１−１〜２１−ｎによって構成されている。
【００２４】
以上説明した垂直駆動回路１２、画素信号読み出し回路１３、Ａ／Ｄ変換回路１４、水平デコーダ１６および符号変換回路１７は、タイミング制御回路１９によって駆動制御される。符号変換回路１６でグレイコードに変換されたデジタル画像データは、出力部１７を介して外部の信号処理系（例えば、ＩＣ）に供給される。垂直駆動回路１２、画素信号読み出し回路１３、Ａ／Ｄ変換回路１４、ラッチ回路１５、水平デコーダ１６、符号変換回路１７、出力部１８およびタイミング制御回路１９は、画素部１１と共に同一の半導体基板（チップ）２０上に集積されている。
【００２５】
ここで、Ｇ，Ｒ，Ｇ，Ｒ，…の順に各色が点順次で混在するバイナリコードで出力するときの切り替わりビット数と、Ｇ，Ｇ，Ｇ，Ｒ，Ｒ，Ｒ，…の順で点順次に並べられた信号をグレイコードで出力するときの切り替わりビット数との比較結果を図５に示す。この比較結果から明らかなように、グレイコードで出力する方がバイナリコードで出力するよりも切り替わりビット数が少ないことがわかる。このとき、Ｇ，Ｒの信号は、それぞれ飛び飛びではあるが連続して画素配置された信号であるのでＧだけ見たとき、隣りのＧと信号量にあまり変化がない場合が多い。
【００２６】
このように差分信号を用いることなくＧ，Ｒ順番の並び替えを簡単に行い、画像データを出力する際の切り替わりビットを少なくできることが本発明の特徴とする点である。切り替わりビットが少なければ、出力部１８の貫通電流を低減できるため、消費電力および電源ノイズの低減、さらには後段の信号処理系との通信経路での不要放射の低減が可能となる。また、これらの効果は、今後予測される高解像度化が進むほどより発揮されることになる。何故ならば、高解像度化が進むほど、隣りの画素との信号の変化がより緩やかになることから、グレイコードで出力することにより、切り替わりビット数がさらに減少する可能性を持つからである。
【００２７】
固体撮像装置からこのように順番を入れ替えて出力されるグレイコードのデジタル画像データは、信号経路（通信経路）を通して外部の信号処理系に供給される。外部の信号処理系が、例えば図６に示すように、グレイ−バイナリコード変換器２２およびラインメモリ２３を有する場合、固体撮像装置から出力されるグレイコードのデジタル画像データはグレイ−バイナリコード変換器２２でバイナリコードに戻され、信号の入れ替えが行われることで、通常の信号順、即ち図２の信号順▲１▼〜▲６▼に対応した信号順に戻されてラインメモリ２３に格納される。もちろん、そのまま色ごとに連続して出力された信号を使うことも可能である。
【００２８】
上述したように、画素部１１の各画素から出力されるアナログ信号を列ごとにＡ／Ｄ変換して得られるバイナリコードのデジタルデータを、同一の色ごとに点順次で連続するグレイコードのデジタルデータとして出力することにより、各色の信号が点順次で混在するバイナリコードのデジタルデータで出力するのに比べて、回路規模を大きくすることなく、デジタル画像データの切り替わりビット数を簡単に低減することができる。これにより、出力部１８の貫通電流を低減できるため、出力部１８の消費電流を低減できるとともに、貫通電流による電源ノイズを低減でき、さらには信号経路から発生する不要放射の放出を抑えることができる。
【００２９】
なお、本実施形態では、画素部１１の各画素から出力されるアナログ信号を列ごとにＡ／Ｄ変換した後、同一の色ごとに連続するバイナリコードのデジタルデータを作り出し、その後バイナリコードをグレイコードに変換する場合を例に挙げて説明したが、図７に示すように、画素部１１の各画素から列ごとに読み出されたアナログ信号をサンプリングしてラッチ部にラッチし、水平デコーダを用いて色ごとに連続して読み出し、Ａ／Ｄ変換した後、バイナリコードのデジタルデータをグレイコードのデジタルデータに変換する構成を採ることも可能であり、この場合にも上記と同様の作用効果を得ることができる。
【００３０】
［第２実施形態］
図８は、本発明の第２の実施形態に係る固体撮像装置の構成例を示すブロック図である。本実施形態においても、画素部とその駆動回路および信号処理回路が同一チップ内に構成されたＣＭＯＳイメージセンサの場合を例に挙げて説明するものとする。
【００３１】
図８において、画素部３１は、カラーフィルタ（図示せず）を通して入射する光を電気信号に変換する光電変換素子や増幅器を含む画素が行列状に２次元配置され、これら画素配列に対して行ごとに行選択線が、列ごとに垂直信号線がそれぞれ配線され、１行分の画素の信号が同時に読み出される構成となっている。垂直駆動回路３２は、画素部３１の各画素を行単位で選択し、選択した行の画素に蓄積された信号の転送、読み出し、リセットを行単位で操作する。
【００３２】
画素信号読み出し回路３３Ａ，３３Ｂは各々、ノイズキャンセラー回路（例えば、ＣＤＳ回路）を含み、画素部３１に対して図面上の下側および上側にそれぞれ配置されている。そして、垂直駆動回路３２による垂直走査に同期して、例えば、画素信号読み出し回路３３Ａが奇数行目の各画素の信号を読み出し、画素信号読み出し回路３３Ｂが偶数行目の各画素の信号を読み出す。図３に示すカラーコーディングの場合には、画素信号読み出し回路３３ＡがＧｒ，Ｒ，Ｇｒ，Ｒ，…の各信号を読み出し、画素信号読み出し回路３３ＢがＢ，Ｇｂ，Ｂ，Ｇｂ，…の各信号を読み出す。
【００３３】
Ａ／Ｄ変換回路３４Ａ，３４Ｂは、画素信号読み出し回路３３Ａ，３３Ｂからそれぞれ出力されるアナログ画像信号を列ごとに例えば１０ビットのバイナリコードのデジタル画像データに変換して出力する。図８には模式的に示しているが、シフトレジスタ３５Ａ，３５Ｂは各々、シフトレジスタが２列並置された構成となっており、Ａ／Ｄ変換回路３４Ａ，３４Ｂからそれぞれ出力される１行分のデジタル画像データについて、奇数番目の信号と偶数番目の信号とをそれぞれ別々にシフトして出力する。
【００３４】
その結果、Ａ／Ｄ変換後の画像データの流れを模式的に示す図９から明らかなように、シフトレジスタ３５Ａからは連続するＲの信号と連続するＧｒの信号がそれぞれ別々に出力される。同様に、シフトレジスタ３５Ｂからは連続するＢの信号と連続するＧｂの信号がそれぞれ別々に出力される。すなわち、シフトレジスタ３５Ａ，３５Ｂは、Ａ／Ｄ変換回路３４Ａ，３４Ｂからそれぞれ出力されるデジタル画像データを同一の色ごとに点順次で連続して出力する出力手段を構成している。
【００３５】
なお、本例では、図３に示すように、画素の色が水平２画素繰り返し、垂直２画素繰り返しのカラーコーディングを前提としているが、画素の色が例えば水平３画素繰り返し、垂直３画素繰り返しのカラーコーディングの場合には、シフトレジスタ３５Ａ，３５Ｂをそれぞれ、シフトレジスタが３列並置された構成とすれば良い。
【００３６】
符号変換回路３６−１，３６−２，３６−３，３６−４は、シフトレジスタ３５Ａ，３５Ｂから別々に出力される各色Ｒ，Ｇｒ，Ｂ，Ｇｂの信号に対応して設けられ、各色ごとにデジタル画像データをバイナリコードからグレイコードに変換する。符号変換回路３６−１，３６−２，３６−３，３６−４としては、図４に示す構成のバイナリ−グレイコード変換器を用いることができる。
【００３７】
以上説明した垂直駆動回路３２、画素信号読み出し回路３３Ａ，３３Ｂ、Ａ／Ｄ変換回路３４Ａ，３４Ｂ、シフトレジスタ３５Ａ，３５Ｂおよび符号変換回路３６−１，３６−２，３６−３，３６−４は、タイミング制御回路３８によって駆動制御される。符号変換回路３６−１，３６−２，３６−３，３６−４でグレイコードに変換されたデジタル画像データは、出力部３７−１，３７−２，３７−３，３７−４を介して外部の信号処理回路（例えば、ＩＣ）に供給される。
【００３８】
また、垂直駆動回路３２、画素信号読み出し回路３３Ａ，３３Ｂ、Ａ／Ｄ変換回路３４Ａ，３４Ｂ、シフトレジスタ３５Ａ，３５Ｂ、符号変換回路３６−１，３６−２，３６−３，３６−４、出力部３７−１，３７−２，３７−３，３７−４およびタイミング制御回路３８は、画素部３１と共に同一の半導体基板（チップ）３９上に集積されている。
【００３９】
上述したように、第２実施形態に係る固体撮像装置においては、画素部３１の各画素の信号を行単位で図面上の下側と上側にそれぞれ読み出すようにしていることにより、例えばＲ，Ｇｒの信号を出力しているときにＢ，Ｇｂの信号のＡ／Ｄ変換を行い、Ｂ，Ｇｂの信号を出力しているときにＲ，Ｇｒの信号をＡ／Ｄ変換を行うことができるため、Ａ／Ｄ変換回路３４Ａ，３４Ｂの各々でＡ／Ｄ変換を行う時間に余裕ができる。これにより、Ａ／Ｄ変換回路３４Ａ，３４Ｂの各サンプリング周波数を低く設定することができる。
【００４０】
しかも、デジタル画像データを同一の色ごとに連続して出力する手段をシフトレジスタ３５Ａ，３５Ｂで構成し、かつ各色ごとに符号変換回路３６−１，３６−２，３６−３，３６−４を設けたことにより、画素部３１の例えば下側に出力されたＲ，Ｇｒの信号は、図９に示すように、順序を入れ替えることなく同じタイミングで別々の経路を通ってそれぞれの符号変換回路３６−１，３６−２に入力され、グレイコードに変換されて出力される。
【００４１】
このように、同色の信号が連続して出力されることによるグレイコードの優れた点は第１実施形態で述べたことと同じであるが、第２実施形態の場合には、第１実施形態の構成に比べてＲ，Ｇｒの信号、Ｂ，Ｇｂの信号がそれぞれ連続となることがない点がさらに有利な点である。また、出力が４ｃｈであることで、端子数の増加の問題も単純にバイナリコードで出力するよりもグレイコードに変換して出力する方が、出力部３７−１，３７−２，３７−３，３７−４の貫通電流の面からも明らかに有利となる。さらに、信号経路から発生する不要放射も端子数とともに増加することが予想されるが、グレイコード変換によって切り替わりビット数を低減することで不要放射の抑制も可能となる。
【００４２】
［第３実施形態］
図１０は、本発明の第３の実施形態に係る固体撮像装置の構成例を示すブロック図であり、図中、図８と同等部分には同一符号を付して示している。本実施形態においても、画素部とその駆動回路および信号処理回路が同一チップ内に構成されたＣＭＯＳイメージセンサの場合を例に挙げて説明するものとする。
【００４３】
第２の実施形態に係る固体撮像装置では、デジタル画像データを同一の色ごとに連続して出力した後、符号変換回路３６−１，３６−２，３６−３，３６−４で各色ごとにバイナリコードからグレイコードに変換する構成を採っているのに対して、本実施形態に係る固体撮像装置では、画素信号読み出し回路３３Ａ，３３Ｂから出力される画像信号をＡ／Ｄ変換する際にバイナリ−グレイのコード変換を同時に行い、しかる後グレイコードのデジタル画像データを同一の色ごとに連続して出力する構成を採っており、その他の構成および動作は、基本的に、第２の実施形態に係る固体撮像装置の構成および動作と同じである。
【００４４】
図１１は、バイナリ−グレイのコード変換機能を持つＡ／Ｄ変換回路４０Ａ，４０Ｂの具体的な構成の一例を示すブロック図である。図１１から明らかなように、本例に係るＡ／Ｄ変換＆符号変換回路４０Ａ，４０Ｂは各々、データ発生回路４１、グレイ−バイナリコード変換回路４２、Ｄ／Ａコンバータ４３、コンパレータ４４およびデータ保持回路４５を有する構成となっている。
【００４５】
データ発生回路４１は、グレイコードのデジタルデータを発生する。グレイ−バイナリコード変換回路４２は、データ発生回路４１で発生されるグレイコードのデジタルデータをバイナリコードのデジタルデータに変換する。Ｄ／Ａコンバータ４３は、バイナリコードのデジタルデータをアナログ信号に変換する。コンパレータ４４は、入力されるアナログ画像信号が、Ｄ／Ａコンバータ４３から出力されるアナログ信号と同じときにその比較結果を出力する。データ保持回路４５は、コンパレータ４４の出力データを保持する。
【００４６】
上記構成のＡ／Ｄ変換回路４０Ａ，４０Ｂを用いることにより、画素信号読み出し回路３３Ａ，３３Ｂから出力される画像信号をＡ／Ｄ変換する際にバイナリ−グレイのコード変換を同時に行うことができる。そして、シフトレジスタ３５Ａ，３５Ｂを通すことにより、グレイコードのデジタル画像データを同一の色ごとに連続して出力することができる。その結果、第２の実施形態に係る固体撮像装置と基本的に同様の作用効果を得ることができる。
【００４７】
なお、上記各実施形態では、ＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、Ｘ−Ｙアドレス型固体撮像装置全般、さらには画素で光電変換された信号電荷を垂直画素列ごとに配された垂直転送部で転送し、各垂直列毎に垂直転送部の後段に設けられた電荷検出部で電気信号に変換し、水平走査によって出力するいわゆる水平スキャン方式の固体撮像装置にも適用可能である。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、画素部の各画素から出力されるアナログ信号を、同一の色ごとに連続するグレイコードのデジタルデータとして出力することにより、回路規模を大きくすることなく、デジタル画像信号の切り替わりビット数を簡単に低減することができるため、出力部の消費電流を低減できるとともに、出力部の貫通電流に起因する電源ノイズを低減でき、さらには信号経路から発生する不要放射の放出を抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図２】Ａ／Ｄ変換後の画像データの流れを模式的に示すブロック図である。
【図３】原色ベイヤー配列のカラーコーディングを示す図である。
【図４】バイナリ−グレイコード変換器の構成の一例を示すブロック図である。
【図５】各色が点順次で混在するバイナリコードで出力するときの切り替わりビット数と、同一の色が点順次で連続するグレイコードで出力するときの切り替わりビット数との比較結果を示す図である。
【図６】外部の信号処理系の構成の一例を示すブロック図である。
【図７】第１実施形態の変形例に係る固体撮像装置における画像データの流れを模式的に示すブロック図である。
【図８】本発明の第２実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図９】Ａ／Ｄ変換後の画像データの流れを模式的に示すブロック図である。
【図１０】本発明の第３実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図１１】バイナリ−グレイのコード変換機能を持つＡ／Ｄ変換回路の具体的な構成の一例を示すブロック図である。
【図１２】従来技術の課題の説明図である。
【符号の説明】
１１，３１…画素部、１２，３２…垂直駆動回路、１３，３３Ａ，３３Ｂ…画素信号読み出し回路、１４，３４Ａ，３４Ｂ，４０Ａ，４０Ｂ…Ａ／Ｄ変換回路、１５…ラッチ回路、１６…水平デコーダ、１７，３６−１〜３６−４…符号変換回路、１８，３７−１〜３７−４…出力部、１９，３８…タイミング制御回路
【発明の属する技術分野】
本発明は、固体撮像装置およびその駆動方法に関し、特に画素部から出力されるアナログ画像信号をＡ／Ｄ変換してデジタル画像データで出力する固体撮像装置およびその駆動方法に関する。
【０００２】
【従来の技術】
固体撮像装置は、ＭＯＳ(金属酸化膜半導体)型イメージセンサに代表されるＸ−Ｙアドレス型固体撮像装置と、ＣＣＤ（電荷結合素子）イメージセンサに代表される電荷転送型固体撮像装置とに大別される。ＭＯＳ型イメージセンサとＣＣＤイメージセンサはほぼ同時期に開発され、実用化もされていたが、現在までに、この両者の内、圧倒的に製品化されているのはＣＣＤイメージセンサであることは周知の事実である。
【０００３】
まだ画素サイズも大きかった開発当初においては、ＭＯＳ型イメージセンサもその画素サイズのため飽和電荷蓄積量の多さから決定されるダイナミックレンジが広いという特徴を有していたが、当時はフォトダイオードに蓄積された信号電荷を増幅せずに出力するパッシブ型であったために被写体が暗い場合、信号振幅も小さくＳＮ比が悪かった。このため、感度の高いＣＣＤイメージセンサに市場を明け渡すことになった。
【０００４】
しかし、近年、ＭＯＳ型集積回路としてＣＭＯＳが全盛となり、ＣＭＯＳ集積回路と同様のプロセスで製造できるＣＭＯＳイメージセンサが開発された。ＣＭＯＳ集積回路の微細化技術の進歩はＣＭＯＳイメージセンサにおいても、その微細化によってフォトダイオードで光電変換した信号電荷を画素単位で一度増幅するアクティブ型の構造を実現させた。このことにより、ノイズに対して強い信号出力が得られるようになったことで、ＣＭＯＳイメージセンサが再び固体撮像装置として注目され、多くの研究開発がなされるようになってきた。
【０００５】
さらにＣＭＯＳイメージセンサはＣＭＯＳプロセスで製造できることにより、素子駆動回路および画素信号の処理回路を画素部（撮像部）と同一チップ内に構成できる特徴がある。画素部において、微細化による画素単位での増幅（アクティブ型)が実現されるようになったことはもちろんであるが、信号処理回路においてもノイズキャンセル方式の開発がなされたことも、ＣＣＤイメージセンサの置き換えとして注目されている要因である。
【０００６】
近年の半導体微細加工技術の進歩により、固体撮像装置において数万もしくは数十万画素といった高解像度の固体撮像装置が開発されるようになった。ここで問題となってくることは、画素の高密度化によって引き起こされる画素信号の読み出し速度の増加にいかに対応して画像データを処理し、後段の信号処理系（例えば、ＩＣ）に出力するかである。
【０００７】
ＣＭＯＳイメージセンサでは、画素部以外にも信号処理回路をチップ上に容易に搭載できることから、画素部で光電変換され、電気信号に変換された画像データを１行ごとに読み出し、列ごとに信号を処理することで高フレームレート化に対応しようとしている。しかし、高速化に対応するためにはこのような並列処理が必要となり、したがって出力端子も増加する傾向にある。
【０００８】
ここで問題となるのが出力部である。出力部は外部の配線を駆動しないといけないため、チップ内部の他の回路部に比べて大きな負荷を駆動する必要がある。したがって、出力部に使われる素子は、チップ内部の他の回路部に使われる素子に比べて大きなサイズである必要があり、かつ高速に動作する必要があるため消費する電流も多い。したがって、先述したように、画素から読み出した信号を列ごとに処理して出力することで、高速読み出しには対応できるが、出力端子が増大して消費する電流も増加するという問題も発生する。
【０００９】
また、出力部において、高速な動作で、大きな貫通電流が流れることは電源を大きく揺らす原因となり、電源の揺れがノイズとなって画質劣化を引き起こすことになる。さらに、高データレート化は、固体撮像装置から後段の信号処理系へ信号を伝送する信号経路から不要放射の放出問題を引き起こし、固体撮像装置自身、即ち画質や誤動作のみならずその他の電子機器の動作にも影響を与えるという問題が生じる。
【００１０】
この問題を解決するためには、連続して流れる画像信号のデジタル値が時間的になるべく変化しないようにすれば良い。すなわち、デジタル画像データの切り替わりビットを抑えれば良い。そのため、従来は、ＣＣＤイメージセンサから出力された信号を受けて処理する後段の信号処理系において、デジタル信号に変換された画像データを符号変換回路に通して、切り替わりビットを抑えることで不要輻射を抑えるようにしていた（例えば、特許文献１参照）。
【００１１】
【特許文献１】
特開２００２−３００５９１号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、上記の従来技術では、画素部において、例えば図１２に示すように、カラーフィルタのコーディングとして原色のベイヤー配列が用いられているとすると、画像データは時間的にＧｒ，Ｒ，Ｇｒ，Ｒ，…もしくはＧｂ，Ｂ，Ｇｂ，Ｂ，…の順に出力されることから、連続して変化の少ない信号を取り出すためには、１つ飛ばしの同色の画像データの差分を取ることで切り替わりビットを抑える回路が必要となるため、回路規模が大きくなるという課題がある。
【００１３】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、回路規模を大きくすることなく、デジタル画像信号の切り替わりビット数を簡単に低減することにより、出力部の消費電流を低減できるとともに、貫通電流による電源のノイズを低減でき、さらに信号経路から発生する不要放射の放出を抑えることが可能な固体撮像装置およびその駆動方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明では、水平方向に少なくとも２画素ずつ繰り返す色配列となるカラーフィルタを通して入射する光を電気信号に変換する光電変換素子を含む画素が行列状に２次元配置されてなる画素部を具備する固体撮像装置において、前記画素の各々から出力されるアナログ信号を列ごとにバイナリコードのデジタルデータに変換し、しかる後前記バイナリコードのデジタルデータの順番を入れ替えて同一の色ごとに連続するグレイコードのデジタルデータとして出力するか、または前記画素の各々から出力されるアナログ信号の順番を入れ替えて同一の色ごとに連続させてからバイナリコードのデジタルデータに変換し、しかる後前記デジタルデータをバイナリコードからグレイコードに変換して出力するようにしている。
【００１５】
各色の信号が点順次で混在するバイナリコードのデジタルデータと、同一の色ごとに点順次で連続するグレイコードのデジタルデータとを比較すると、グレイコード出力の方が切り替わりビットが少ない。切り替わりビットが少なければ、出力部の貫通電流を低減できるため、消費電力および電源ノイズの低減、さらには後段の信号処理系との通信経路での不要放射の低減が可能となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】
［第１実施形態］
図１は、本発明の第１実施形態に係る固体撮像装置の構成例を示すブロック図である。ここでは、画素部とその駆動回路および信号処理回路が同一チップ（半導体基板）内に構成されたＣＭＯＳイメージセンサの場合を例に挙げて説明するものとする。
【００１８】
図１において、画素部１１は、カラーフィルタ（図示せず）を通して入射する光を電気信号に変換する光電変換素子や増幅器を含む画素が行列状に２次元配置され、これら画素の配列に対して行ごとに行選択線が、列ごとに垂直信号線がそれぞれ配線され、１行分の画素の信号が同時に読み出される構成となっている。垂直駆動回路１２は、画素部１１の各画素を行単位で選択し、選択した行の画素に蓄積された信号の転送、読み出し、リセットを行単位で操作する。画素信号読み出し回路１３は、ノイズキャンセラー回路（例えば、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)回路)を含み、画素ごとに配置された増幅器のばらつきに起因するノイズを抑制し、Ａ／Ｄ変換回路１４にそのアナログ画像信号を出力する。
【００１９】
Ａ／Ｄ変換回路１４は、入力されるアナログ画像信号を列ごとに例えば１０ビットのバイナリコードのデジタル画像データに変換してラッチ回路１５に供給する。ラッチ回路１５は、Ａ／Ｄ変換回路１４から出力される１行分のデジタル画像データを１画素の信号ごとにラッチする。水平デコーダ１６は、ラッチ回路１５にラッチされた１行分の信号を先ず１つとびに順に読み出し、次に残りの画素の信号を順に読み出す。ラッチ回路１５および水平デコーダ１６は、Ａ／Ｄ変換回路１４から出力されるデジタル画像データを同一の色ごとに連続して出力する出力手段を構成している。
【００２０】
図２に、Ａ／Ｄ変換後の画像データの流れを模式的に示す。ここでは、理解を容易にするために、１行分の信号として６画素の信号▲１▼〜▲６▼がラッチ回路１５にラッチされている様子を示している。この１行分の信号▲１▼〜▲６▼について、先ず、１つとびに、例えば奇数番目の信号▲１▼，▲３▼，▲５▼を順に読み出し、次に偶数番目の信号▲２▼，▲４▼，▲６▼を順に読み出す。
【００２１】
このようにして読み出すことにより、カラーフィルタのコーディングが例えば図３に示す原色ベイヤー配列の場合、１行の内、隣り合ったＧの信号が連続に並び、その後、Ｒの信号が連続的に並んで出力されることになる。同様に、次の行のＢ，Ｇｂの信号についても同様な手順に従ってＢが連続して読み出され、次いでＧｂが連続して読み出されることになる。
【００２２】
ここで、従来技術では、すでにＧｒ，Ｒ，Ｇｒ，Ｒ，…の順番に並んだ信号に符号変換回路を適用するには１つとびのデータを差分して変化の少ない信号を作り出さなければ意味がなかった。これに対して、上述したように、Ａ／Ｄ変換後に水平デコーダ１６を用いて信号を転送するときに信号の順番を入れ替えるようにすることで、何ら時間のロスもなく、特別高度な技術も必要とせずに信号の順番の入れ替えを簡単に行うことができる。
【００２３】
このように、ラッチ回路１５から同一の色ごとに点順次で連続して出力されるデジタル画像データ、即ちＧ，Ｒ，Ｂの各色それぞれで連続した信号は符号変換回路１６に供給される。符号変換回路１７は、デジタル画像データをバイナリコードからグレイコードに符号変換する。符号変換回路１７であるバイナリ−グレイコード変換器の構成の一例を図４に示す。同図から明らかなように、バイナリ−グレイコード変換器は、デジタル画像データのビット数をｎ＋１とすると、バイナリコードの最上位ビットをそのままグレイコードの最上位ビットとするとともに、バイナリコードの隣り合う２ビットを２入力とするｎ個の排他的論理和ゲート２１−１〜２１−ｎによって構成されている。
【００２４】
以上説明した垂直駆動回路１２、画素信号読み出し回路１３、Ａ／Ｄ変換回路１４、水平デコーダ１６および符号変換回路１７は、タイミング制御回路１９によって駆動制御される。符号変換回路１６でグレイコードに変換されたデジタル画像データは、出力部１７を介して外部の信号処理系（例えば、ＩＣ）に供給される。垂直駆動回路１２、画素信号読み出し回路１３、Ａ／Ｄ変換回路１４、ラッチ回路１５、水平デコーダ１６、符号変換回路１７、出力部１８およびタイミング制御回路１９は、画素部１１と共に同一の半導体基板（チップ）２０上に集積されている。
【００２５】
ここで、Ｇ，Ｒ，Ｇ，Ｒ，…の順に各色が点順次で混在するバイナリコードで出力するときの切り替わりビット数と、Ｇ，Ｇ，Ｇ，Ｒ，Ｒ，Ｒ，…の順で点順次に並べられた信号をグレイコードで出力するときの切り替わりビット数との比較結果を図５に示す。この比較結果から明らかなように、グレイコードで出力する方がバイナリコードで出力するよりも切り替わりビット数が少ないことがわかる。このとき、Ｇ，Ｒの信号は、それぞれ飛び飛びではあるが連続して画素配置された信号であるのでＧだけ見たとき、隣りのＧと信号量にあまり変化がない場合が多い。
【００２６】
このように差分信号を用いることなくＧ，Ｒ順番の並び替えを簡単に行い、画像データを出力する際の切り替わりビットを少なくできることが本発明の特徴とする点である。切り替わりビットが少なければ、出力部１８の貫通電流を低減できるため、消費電力および電源ノイズの低減、さらには後段の信号処理系との通信経路での不要放射の低減が可能となる。また、これらの効果は、今後予測される高解像度化が進むほどより発揮されることになる。何故ならば、高解像度化が進むほど、隣りの画素との信号の変化がより緩やかになることから、グレイコードで出力することにより、切り替わりビット数がさらに減少する可能性を持つからである。
【００２７】
固体撮像装置からこのように順番を入れ替えて出力されるグレイコードのデジタル画像データは、信号経路（通信経路）を通して外部の信号処理系に供給される。外部の信号処理系が、例えば図６に示すように、グレイ−バイナリコード変換器２２およびラインメモリ２３を有する場合、固体撮像装置から出力されるグレイコードのデジタル画像データはグレイ−バイナリコード変換器２２でバイナリコードに戻され、信号の入れ替えが行われることで、通常の信号順、即ち図２の信号順▲１▼〜▲６▼に対応した信号順に戻されてラインメモリ２３に格納される。もちろん、そのまま色ごとに連続して出力された信号を使うことも可能である。
【００２８】
上述したように、画素部１１の各画素から出力されるアナログ信号を列ごとにＡ／Ｄ変換して得られるバイナリコードのデジタルデータを、同一の色ごとに点順次で連続するグレイコードのデジタルデータとして出力することにより、各色の信号が点順次で混在するバイナリコードのデジタルデータで出力するのに比べて、回路規模を大きくすることなく、デジタル画像データの切り替わりビット数を簡単に低減することができる。これにより、出力部１８の貫通電流を低減できるため、出力部１８の消費電流を低減できるとともに、貫通電流による電源ノイズを低減でき、さらには信号経路から発生する不要放射の放出を抑えることができる。
【００２９】
なお、本実施形態では、画素部１１の各画素から出力されるアナログ信号を列ごとにＡ／Ｄ変換した後、同一の色ごとに連続するバイナリコードのデジタルデータを作り出し、その後バイナリコードをグレイコードに変換する場合を例に挙げて説明したが、図７に示すように、画素部１１の各画素から列ごとに読み出されたアナログ信号をサンプリングしてラッチ部にラッチし、水平デコーダを用いて色ごとに連続して読み出し、Ａ／Ｄ変換した後、バイナリコードのデジタルデータをグレイコードのデジタルデータに変換する構成を採ることも可能であり、この場合にも上記と同様の作用効果を得ることができる。
【００３０】
［第２実施形態］
図８は、本発明の第２の実施形態に係る固体撮像装置の構成例を示すブロック図である。本実施形態においても、画素部とその駆動回路および信号処理回路が同一チップ内に構成されたＣＭＯＳイメージセンサの場合を例に挙げて説明するものとする。
【００３１】
図８において、画素部３１は、カラーフィルタ（図示せず）を通して入射する光を電気信号に変換する光電変換素子や増幅器を含む画素が行列状に２次元配置され、これら画素配列に対して行ごとに行選択線が、列ごとに垂直信号線がそれぞれ配線され、１行分の画素の信号が同時に読み出される構成となっている。垂直駆動回路３２は、画素部３１の各画素を行単位で選択し、選択した行の画素に蓄積された信号の転送、読み出し、リセットを行単位で操作する。
【００３２】
画素信号読み出し回路３３Ａ，３３Ｂは各々、ノイズキャンセラー回路（例えば、ＣＤＳ回路）を含み、画素部３１に対して図面上の下側および上側にそれぞれ配置されている。そして、垂直駆動回路３２による垂直走査に同期して、例えば、画素信号読み出し回路３３Ａが奇数行目の各画素の信号を読み出し、画素信号読み出し回路３３Ｂが偶数行目の各画素の信号を読み出す。図３に示すカラーコーディングの場合には、画素信号読み出し回路３３ＡがＧｒ，Ｒ，Ｇｒ，Ｒ，…の各信号を読み出し、画素信号読み出し回路３３ＢがＢ，Ｇｂ，Ｂ，Ｇｂ，…の各信号を読み出す。
【００３３】
Ａ／Ｄ変換回路３４Ａ，３４Ｂは、画素信号読み出し回路３３Ａ，３３Ｂからそれぞれ出力されるアナログ画像信号を列ごとに例えば１０ビットのバイナリコードのデジタル画像データに変換して出力する。図８には模式的に示しているが、シフトレジスタ３５Ａ，３５Ｂは各々、シフトレジスタが２列並置された構成となっており、Ａ／Ｄ変換回路３４Ａ，３４Ｂからそれぞれ出力される１行分のデジタル画像データについて、奇数番目の信号と偶数番目の信号とをそれぞれ別々にシフトして出力する。
【００３４】
その結果、Ａ／Ｄ変換後の画像データの流れを模式的に示す図９から明らかなように、シフトレジスタ３５Ａからは連続するＲの信号と連続するＧｒの信号がそれぞれ別々に出力される。同様に、シフトレジスタ３５Ｂからは連続するＢの信号と連続するＧｂの信号がそれぞれ別々に出力される。すなわち、シフトレジスタ３５Ａ，３５Ｂは、Ａ／Ｄ変換回路３４Ａ，３４Ｂからそれぞれ出力されるデジタル画像データを同一の色ごとに点順次で連続して出力する出力手段を構成している。
【００３５】
なお、本例では、図３に示すように、画素の色が水平２画素繰り返し、垂直２画素繰り返しのカラーコーディングを前提としているが、画素の色が例えば水平３画素繰り返し、垂直３画素繰り返しのカラーコーディングの場合には、シフトレジスタ３５Ａ，３５Ｂをそれぞれ、シフトレジスタが３列並置された構成とすれば良い。
【００３６】
符号変換回路３６−１，３６−２，３６−３，３６−４は、シフトレジスタ３５Ａ，３５Ｂから別々に出力される各色Ｒ，Ｇｒ，Ｂ，Ｇｂの信号に対応して設けられ、各色ごとにデジタル画像データをバイナリコードからグレイコードに変換する。符号変換回路３６−１，３６−２，３６−３，３６−４としては、図４に示す構成のバイナリ−グレイコード変換器を用いることができる。
【００３７】
以上説明した垂直駆動回路３２、画素信号読み出し回路３３Ａ，３３Ｂ、Ａ／Ｄ変換回路３４Ａ，３４Ｂ、シフトレジスタ３５Ａ，３５Ｂおよび符号変換回路３６−１，３６−２，３６−３，３６−４は、タイミング制御回路３８によって駆動制御される。符号変換回路３６−１，３６−２，３６−３，３６−４でグレイコードに変換されたデジタル画像データは、出力部３７−１，３７−２，３７−３，３７−４を介して外部の信号処理回路（例えば、ＩＣ）に供給される。
【００３８】
また、垂直駆動回路３２、画素信号読み出し回路３３Ａ，３３Ｂ、Ａ／Ｄ変換回路３４Ａ，３４Ｂ、シフトレジスタ３５Ａ，３５Ｂ、符号変換回路３６−１，３６−２，３６−３，３６−４、出力部３７−１，３７−２，３７−３，３７−４およびタイミング制御回路３８は、画素部３１と共に同一の半導体基板（チップ）３９上に集積されている。
【００３９】
上述したように、第２実施形態に係る固体撮像装置においては、画素部３１の各画素の信号を行単位で図面上の下側と上側にそれぞれ読み出すようにしていることにより、例えばＲ，Ｇｒの信号を出力しているときにＢ，Ｇｂの信号のＡ／Ｄ変換を行い、Ｂ，Ｇｂの信号を出力しているときにＲ，Ｇｒの信号をＡ／Ｄ変換を行うことができるため、Ａ／Ｄ変換回路３４Ａ，３４Ｂの各々でＡ／Ｄ変換を行う時間に余裕ができる。これにより、Ａ／Ｄ変換回路３４Ａ，３４Ｂの各サンプリング周波数を低く設定することができる。
【００４０】
しかも、デジタル画像データを同一の色ごとに連続して出力する手段をシフトレジスタ３５Ａ，３５Ｂで構成し、かつ各色ごとに符号変換回路３６−１，３６−２，３６−３，３６−４を設けたことにより、画素部３１の例えば下側に出力されたＲ，Ｇｒの信号は、図９に示すように、順序を入れ替えることなく同じタイミングで別々の経路を通ってそれぞれの符号変換回路３６−１，３６−２に入力され、グレイコードに変換されて出力される。
【００４１】
このように、同色の信号が連続して出力されることによるグレイコードの優れた点は第１実施形態で述べたことと同じであるが、第２実施形態の場合には、第１実施形態の構成に比べてＲ，Ｇｒの信号、Ｂ，Ｇｂの信号がそれぞれ連続となることがない点がさらに有利な点である。また、出力が４ｃｈであることで、端子数の増加の問題も単純にバイナリコードで出力するよりもグレイコードに変換して出力する方が、出力部３７−１，３７−２，３７−３，３７−４の貫通電流の面からも明らかに有利となる。さらに、信号経路から発生する不要放射も端子数とともに増加することが予想されるが、グレイコード変換によって切り替わりビット数を低減することで不要放射の抑制も可能となる。
【００４２】
［第３実施形態］
図１０は、本発明の第３の実施形態に係る固体撮像装置の構成例を示すブロック図であり、図中、図８と同等部分には同一符号を付して示している。本実施形態においても、画素部とその駆動回路および信号処理回路が同一チップ内に構成されたＣＭＯＳイメージセンサの場合を例に挙げて説明するものとする。
【００４３】
第２の実施形態に係る固体撮像装置では、デジタル画像データを同一の色ごとに連続して出力した後、符号変換回路３６−１，３６−２，３６−３，３６−４で各色ごとにバイナリコードからグレイコードに変換する構成を採っているのに対して、本実施形態に係る固体撮像装置では、画素信号読み出し回路３３Ａ，３３Ｂから出力される画像信号をＡ／Ｄ変換する際にバイナリ−グレイのコード変換を同時に行い、しかる後グレイコードのデジタル画像データを同一の色ごとに連続して出力する構成を採っており、その他の構成および動作は、基本的に、第２の実施形態に係る固体撮像装置の構成および動作と同じである。
【００４４】
図１１は、バイナリ−グレイのコード変換機能を持つＡ／Ｄ変換回路４０Ａ，４０Ｂの具体的な構成の一例を示すブロック図である。図１１から明らかなように、本例に係るＡ／Ｄ変換＆符号変換回路４０Ａ，４０Ｂは各々、データ発生回路４１、グレイ−バイナリコード変換回路４２、Ｄ／Ａコンバータ４３、コンパレータ４４およびデータ保持回路４５を有する構成となっている。
【００４５】
データ発生回路４１は、グレイコードのデジタルデータを発生する。グレイ−バイナリコード変換回路４２は、データ発生回路４１で発生されるグレイコードのデジタルデータをバイナリコードのデジタルデータに変換する。Ｄ／Ａコンバータ４３は、バイナリコードのデジタルデータをアナログ信号に変換する。コンパレータ４４は、入力されるアナログ画像信号が、Ｄ／Ａコンバータ４３から出力されるアナログ信号と同じときにその比較結果を出力する。データ保持回路４５は、コンパレータ４４の出力データを保持する。
【００４６】
上記構成のＡ／Ｄ変換回路４０Ａ，４０Ｂを用いることにより、画素信号読み出し回路３３Ａ，３３Ｂから出力される画像信号をＡ／Ｄ変換する際にバイナリ−グレイのコード変換を同時に行うことができる。そして、シフトレジスタ３５Ａ，３５Ｂを通すことにより、グレイコードのデジタル画像データを同一の色ごとに連続して出力することができる。その結果、第２の実施形態に係る固体撮像装置と基本的に同様の作用効果を得ることができる。
【００４７】
なお、上記各実施形態では、ＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、Ｘ−Ｙアドレス型固体撮像装置全般、さらには画素で光電変換された信号電荷を垂直画素列ごとに配された垂直転送部で転送し、各垂直列毎に垂直転送部の後段に設けられた電荷検出部で電気信号に変換し、水平走査によって出力するいわゆる水平スキャン方式の固体撮像装置にも適用可能である。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、画素部の各画素から出力されるアナログ信号を、同一の色ごとに連続するグレイコードのデジタルデータとして出力することにより、回路規模を大きくすることなく、デジタル画像信号の切り替わりビット数を簡単に低減することができるため、出力部の消費電流を低減できるとともに、出力部の貫通電流に起因する電源ノイズを低減でき、さらには信号経路から発生する不要放射の放出を抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図２】Ａ／Ｄ変換後の画像データの流れを模式的に示すブロック図である。
【図３】原色ベイヤー配列のカラーコーディングを示す図である。
【図４】バイナリ−グレイコード変換器の構成の一例を示すブロック図である。
【図５】各色が点順次で混在するバイナリコードで出力するときの切り替わりビット数と、同一の色が点順次で連続するグレイコードで出力するときの切り替わりビット数との比較結果を示す図である。
【図６】外部の信号処理系の構成の一例を示すブロック図である。
【図７】第１実施形態の変形例に係る固体撮像装置における画像データの流れを模式的に示すブロック図である。
【図８】本発明の第２実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図９】Ａ／Ｄ変換後の画像データの流れを模式的に示すブロック図である。
【図１０】本発明の第３実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図１１】バイナリ−グレイのコード変換機能を持つＡ／Ｄ変換回路の具体的な構成の一例を示すブロック図である。
【図１２】従来技術の課題の説明図である。
【符号の説明】
１１，３１…画素部、１２，３２…垂直駆動回路、１３，３３Ａ，３３Ｂ…画素信号読み出し回路、１４，３４Ａ，３４Ｂ，４０Ａ，４０Ｂ…Ａ／Ｄ変換回路、１５…ラッチ回路、１６…水平デコーダ、１７，３６−１〜３６−４…符号変換回路、１８，３７−１〜３７−４…出力部、１９，３８…タイミング制御回路
Claims (8)
- 水平方向に少なくとも２画素ずつ繰り返す色配列となるカラーフィルタを通して入射する光を電気信号に変換する光電変換素子を含む画素が行列状に２次元配置されてなる画素部と、
前記画素の各々から出力されるアナログ信号を列ごとにバイナリコードのデジタルデータに変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段から出力されるデジタルデータの順番を入れ替えて同一の色ごとに連続して出力する出力手段と、
前記出力手段から同一の色ごとに連続して出力されるデジタルデータをバイナリコードからグレイコードに変換する符号変換手段と
を備えた固体撮像装置。 - 前記Ａ／Ｄ変換手段、前記出力手段および前記符号変換手段は、前記画素部と同一の半導体基板上に設けられている
請求項１記載の固体撮像装置。 - 前記出力手段は、
前記Ａ／Ｄ変換手段から出力される１行分のデジタルデータをラッチするラッチ手段と、
前記ラッチ手段にラッチされた１行分のデジタルデータを同一の色ごとに連続して読み出すデコーダとを有する
請求項１記載の固体撮像装置。 - 前記出力手段は、前記Ａ／Ｄ変換手段から出力される１行分のデジタルデータを同一の色ごとに別々の経路で出力し、
前記符号変換手段は、前記出力手段の同一の色の経路ごとに設けられている
請求項１記載の固体撮像装置。 - 前記Ａ／Ｄ変換手段は、前記符号変換手段の機能を兼ね備えており、
前記出力手段は、前記Ａ／Ｄ変換手段から出力される１行分のデジタルデータを同一の色ごとに別々の経路で出力する
請求項１記載の固体撮像装置。 - 水平方向に少なくとも２画素ずつ繰り返す色配列となるカラーフィルタを通して入射する光を電気信号に変換する光電変換素子を含む画素が行列状に２次元配置されてなる画素部と、
前記画素の各々から出力されるアナログ信号の順番を入れ替えて同一の色ごとに連続して出力する出力手段と、
前記出力手段から出力されるアナログ信号をバイナリコードのデジタルデータに変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段から出力されるデジタルデータをバイナリコードからグレイコードに変換する符号変換手段と
を備えた固体撮像装置。 - 水平方向に少なくとも２画素ずつ繰り返す色配列となるカラーフィルタを通して入射する光を電気信号に変換する光電変換素子を含む画素が行列状に２次元配置されてなる画素部を具備する固体撮像装置の駆動方法であって、
前記画素の各々から出力されるアナログ信号を列ごとにバイナリコードのデジタルデータに変換し、
しかる後前記バイナリコードのデジタルデータの順番を入れ替えて同一の色ごとに連続するグレイコードのデジタルデータとして出力する
固体撮像装置の駆動方法。 - 水平方向に少なくとも２画素ずつ繰り返す色配列となるカラーフィルタを通して入射する光を電気信号に変換する光電変換素子を含む画素が行列状に２次元配置されてなる画素部を具備する固体撮像装置の駆動方法であって、
前記画素の各々から出力されるアナログ信号の順番を入れ替えて同一の色ごとに連続させてからバイナリコードのデジタルデータに変換し、
しかる後前記デジタルデータをバイナリコードからグレイコードに変換する
固体撮像装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003182566A JP4311095B2 (ja) | 2003-06-26 | 2003-06-26 | 固体撮像装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003182566A JP4311095B2 (ja) | 2003-06-26 | 2003-06-26 | 固体撮像装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005020382A JP2005020382A (ja) | 2005-01-20 |
| JP4311095B2 true JP4311095B2 (ja) | 2009-08-12 |
Family
ID=34182914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003182566A Expired - Fee Related JP4311095B2 (ja) | 2003-06-26 | 2003-06-26 | 固体撮像装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4311095B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4599258B2 (ja) * | 2005-09-16 | 2010-12-15 | 富士フイルム株式会社 | 固体撮像素子 |
| JP4528808B2 (ja) * | 2007-08-01 | 2010-08-25 | パナソニック株式会社 | 半導体集積回路、撮像システムおよび信号変換方法 |
| JP4975700B2 (ja) * | 2008-08-06 | 2012-07-11 | シャープ株式会社 | Ｄａｃ測定方法および固体撮像装置 |
| KR20100064442A (ko) | 2008-12-05 | 2010-06-15 | 한국전자통신연구원 | 버스 신호의 인코딩, 디코딩 방법 및 장치 |
| WO2010086896A1 (ja) * | 2009-01-30 | 2010-08-05 | パナソニック株式会社 | 半導体集積回路、撮像システムおよび信号変換方法 |
| US9462199B2 (en) | 2012-10-12 | 2016-10-04 | Samsung Electronics Co., Ltd. | Image sensors, image processing systems including same, and methods of operating the same |
-
2003
- 2003-06-26 JP JP2003182566A patent/JP4311095B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005020382A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10277843B2 (en) | Oversampled image sensor with conditional pixel readout | |
| US7244921B2 (en) | Solid-state imaging device, driving method therefor, and imaging apparatus | |
| US7786921B2 (en) | Data processing method, data processing apparatus, semiconductor device, and electronic apparatus | |
| US8253836B2 (en) | Solid-state imaging device, imaging device and driving method of solid-state imaging device | |
| JP4792934B2 (ja) | 物理情報取得方法および物理情報取得装置 | |
| KR100750778B1 (ko) | 능동 화소 센서 및 그 제조 방법 | |
| US8289428B2 (en) | Method, apparatus and system providing imager vertical binning and scaling using column parallel sigma-delta digital conversion | |
| US7800526B2 (en) | Data processing method, semiconductor device for detecting physical quantity distribution, and electronic apparatus | |
| US9438839B2 (en) | Solid state imaging apparatus and imaging system using the same | |
| JP4609428B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| US20060001918A1 (en) | Physical information acquisition method, a physical information acquisition apparatus, and a semiconductor device | |
| US20020066849A1 (en) | Image sensor with a shared output signal line | |
| Sasaki et al. | A wide-dynamic-range CMOS image sensor based on multiple short exposure-time readout with multiple-resolution column-parallel ADC | |
| US20080055439A1 (en) | Physical quantity detecting device, solid-state imaging device, and imaging apparatus | |
| US7777798B2 (en) | Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus | |
| Mansoorian et al. | A 250 mW, 60 frames/s 1280/spl times/720 pixel 9 b CMOS digital image sensor | |
| JP2008187565A (ja) | 固体撮像装置及び撮像装置 | |
| US20060072168A1 (en) | Method of controlling read address, physical information acquisition apparatus, and semiconductor device | |
| JP4311095B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP2009021889A (ja) | 固体撮像装置及びその駆動方法 | |
| US7718945B2 (en) | Solid state imaging device including photodetecting section, row selecting section for changing the electric charge accumulating time of each row, and signal processing section | |
| US11968466B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| Poonnen et al. | A CMOS video sensor for High Dynamic Range (HDR) imaging | |
| JP2007074630A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090504 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |