JP2007074630A - 固体撮像素子 - Google Patents

Abstract

【課題】 複線読み出し構成を有するＣＭＯＳ型固体撮像素子において、ミラー構造を用いることなく、市松状に配置された画素の信号ばらつきが低減され、Ｓ／Ｎ比が高いＣＭＯＳ型固体撮像素子を提供することを目的とする。
【解決手段】 画素から読み出された電荷信号に対して、所定の処理を行う複数の列出力回路と、列出力回路により所定の処理が行われた電荷信号を出力する複数の出力端子と、画素から読み出された電荷信号が送出される列出力回路を選択する、複数の列出力回路選択部と、を有する複線読み出し構成のＣＭＯＳ型固体撮像素子であって、列出力回路選択部は、画素のうち、市松状に配置された特定画素で生成された電荷信号を１つの出力端子から出力し、他の画素で生成された電荷信号を他の出力端子から出力する様に列出力回路を選択する。
【選択図】 図１

Description

本発明は、固体撮像素子に関し、特に複線読み出し構成の固体撮像素子に関する。

電子カメラ、スキャナ、ビデオカメラ等の撮像装置では、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）センサに代表される固体撮像素子により、被写体光学像を画像信号化して画像形成が行われる。しかしながら、近年撮像装置の低消費電力化が進展するに伴い、固体撮像素子においては、ＣＣＤに比べより消費電力の少ないＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサが多用されるまでに至っている。

ここで、一般的なＣＭＯＳセンサの構成について図４を用いて説明する。図４は従来のＣＭＯＳセンサ１の概略を示す回路ブロック構成図である。

ＣＭＯＳセンサ１は、図４に示す様に、光電変換部５０、垂直走査回路３０、列出力回路Ａ１２、列出力回路Ｂ２２、水平走査回路Ａ１１、水平走査回路Ｂ２１などから構成される。

光電変換部５０は、水平方向および垂直方向に２次元状に配列されていて被写体光学像を光電変換して電荷信号を生成する複数のフォトダイオードＰｘ１１〜Ｐｘ４５を画素単位で配置している。フォトダイオードＰｘ１１〜Ｐｘ４５の上には、Ｒ（赤）光、Ｇ（緑）光、Ｂ（青）光の各色透過フィルタが画素単位で配置され、各々の画素は、それぞれの画素に配置された色フィルタに対応する色信号を出力する。

各色フィルタの配列は、様々なものが提案されているが、一般的にはベイヤ配列が用いられている。ベイヤ配列は、図４に示す様に、Ｇ（緑）の色フィルタが市松状に配置され、残されたその他の画素に対応してＲ（赤）、およびＢ（青）の色フィルタが線順次に配置されている。なお、実際のＣＭＯＳセンサ１の画素は、行方向、列方向ともに１００以上設けられているが、ここでは、便宜上その一部を示している。

垂直走査回路３０は、フォトダイオードＰｘ１１〜Ｐｘ４５を駆動する図示しない駆動パルスや、フォトダイオードＰｘ１１〜Ｐｘ４５で生成された電荷信号を行単位で垂直信号線ＶＬ１〜ＶＬ４に読み出すための読み出しパルスφＶ１〜φＶ４などを生成する。また、垂直信号線ＶＬ１〜ＶＬ４は、１列おきに列出力回路Ａ１２、または列出力回路Ｂ２２に接続されている。

列出力回路Ａ１２、列出力回路Ｂ２２は、光電変換部５０を挟んで上下に設けられ、フォトダイオードＰｘ１１〜Ｐｘ４５で生成された電荷信号を読み出す際に発生するノイズの除去や、電荷信号のサンプリングを行う。列出力回路Ａ１２、列出力回路Ｂ２２は、サンプリングスイッチＳ１１〜Ｓ２４、サンプリング容量Ｃｓ１１〜Ｃｓ２４、バッファアンプＡｏ１１〜Ａｏ２４などから構成される。
水平走査回路Ａ１１、水平走査回路Ｂ２１は、光電変換部５０を挟んで上下に設けられ、列出力回路Ａ１２、列出力回路Ｂ２２でサンプリングされた電荷信号を列選択トランジスタＴｈ１１〜Ｔｈ２４を介して列単位で水平信号線ＨＬ１、ＨＬ２に読み出すための列選択パルスφＨ１、φＨ２を生成する。

水平信号線は、通常図４に示す様に複数配置される。画素数が少ないＣＭＯＳセンサならば、１系列の水平信号線でも良い。しかし、画素数が増大すると感度や動作速度が不足するという問題が生じるので、複数の水平信号線を形成し並列に出力するという複線読み出し方式の回路構成とするのがより好ましい。

この様な構成のＣＭＯＳセンサ１において、フォトダイオードＰｘ１１〜Ｐｘ４５で生成された電荷信号は、垂直信号線ＶＬ１〜ＶＬ４に読み出され、読み出された電荷信号のうちＧｂ信号、およびＲ信号は、列出力回路Ａ１２、水平信号線ＨＬ１を介して出力端子Ａ１３から行毎に交互に出力される。一方Ｂ信号、およびＧｒ信号は、列出力回路Ｂ２２、および水平信号線ＨＬ２を介して出力端子Ｂ２３から行毎に交互に出力される。ここでＧｂ信号、Ｇｒ信号は、いずれもＧ（緑）の色フィルタが配置された画素から出力された電荷信号であり、Ｇｂ信号はＢ信号が出力される行、Ｇｒ信号はＲ信号が出力される行からそれぞれ出力される電荷信号を示す。

この様に、同じＧ（緑）の色フィルタが配置された画素から出力されたＧｂ信号、Ｇｒ信号は、それぞれ異なる列出力回路Ａ１２、Ｂ２２、および水平信号線ＨＬ１、ＨＬ２を介してそれぞれ出力端子Ａ１３、Ｂ２３から出力される。

しかしながら、列出力回路Ａ１２、Ｂ２２間には、ゲインやオフセットの差異があり、また、水平信号線ＨＬ１、ＨＬ２間には、線間容量などの差異があることより、出力端子Ａ１３、Ｂ２３から出力されるＧｂ信号、Ｇｒ信号にはレベル差が生じ、このレベル差が後段の信号処理においてノイズとして発生し、Ｓ／Ｎ比の劣化に繋がっていた。

Ｓ／Ｎ比の低下は、画質に大きな影響を与えるため、高品位な画像形成を実現するには、Ｇｂ信号、Ｇｒ信号間のレベル差を低減させ、Ｓ／Ｎ比を向上させる必要がある。そして、固体撮像素子の分野では、市松状に配置されたＧ（緑）信号（Ｇｂ信号、Ｇｒ信号）間のばらつきを低減させ、Ｓ／Ｎ比を向上させる固体撮像素子の技術がこれまでも種々検討されてきた。

たとえば、図５に示す様な画素間の配線を行なうことにより、Ｇｒ信号とＧｂ信号が同じ列出力回路から出力され、また残りのＲ信号とＢ信号は、Ｇｒ信号とＧｂ信号とは異なる列出力回路から出力される様にしている。すなわち、一方の列出力回路からは、Ｇｒ信号、Ｇｂ信号が出力され、また、他方の列出力回路からは、Ｒ信号、Ｂ信号が出力される。この様に、２つの列出力回路間のゲイン、オフセットの差異による影響を回避するために、Ｇｒ信号とＧｂ信号が同じ列出力回路から出力される様にすることによって、Ｓ／Ｎ比を向上させる技術がある。（例えば、特許文献１参照）。
特開２０００−１２８１９号公報（段落００２５等参照）

しかしながら、特許文献１のセンサにおいては、各画素内に設けられた、フォトダイオード、トランジスタなどの各素子の配置をミラー構造、または、列毎に異なる配線をする必要がある。したがって列間に特性の不一致が生ずる恐れがあり、Ｓ／Ｎ比を向上させるには不十分なものであった。

本発明は、上記課題を鑑みてなされたもので、複線読み出し構成を有するＣＭＯＳ型固体撮像素子において、ミラー構造を用いることなく、市松状に配置された画素（Ｇｒ画素、Ｇｂ画素）の信号ばらつきが低減され、Ｓ／Ｎ比が高いＣＭＯＳ型固体撮像素子を提供することを目的とする。

上記目的は、下記の（１）乃至（５）のいずれか１項に記載の発明によって達成される。

（１） ２次元マトリクス状に配列されていて、被写体光学像を光電変換して電荷信号を生成する複数の画素と、
前記画素から読み出された電荷信号に対して、所定の処理を行う複数の列出力回路と、
前記列出力回路により所定の処理が行われた電荷信号を出力する複数の出力端子と、
前記画素から読み出された電荷信号が送出される前記列出力回路を選択する、複数の列出力回路選択部と、を有し、
前記列出力回路選択部は、前記画素のうち、市松状に配置された特定画素で生成された電荷信号を１つの出力端子から出力し、他の画素で生成された電荷信号を他の出力端子から出力する様に前記列出力回路を選択することを特徴とする複線読み出し構成のＣＭＯＳ型固体撮像素子。

（２） 前記ＣＭＯＳ型固体撮像素子は、
前記画素から読み出された電荷信号に対して、サンプリング処理を行う２つの列出力回路と、
２つの前記出力端子と、
２つの前記列出力回路選択部と、を有し、
前記列出力回路選択部は、前記列出力回路で用いられるサンプリング信号を行単位で列毎に制御することを特徴とする前記（１）に記載の複線読み出し構成のＣＭＯＳ型固体撮像素子。

（３） 前記ＣＭＯＳ型固体撮像素子は、
２つの前記列出力回路と、
２つの前記出力端子と、
２つの前記列出力回路選択部と、
前記画素から読み出された電荷信号を垂直方向に転送する複数の垂直信号線と接続されていて、前記垂直信号線と前記列出力回路の間に配置された、複数のスイッチと、を有し、
前記列出力回路選択部は、前記スイッチを行単位で列毎に制御することを特徴とする前記（１）に記載の複線読み出し構成のＣＭＯＳ型固体撮像素子。

（４） 前記画素に対応して複数の種類の色フィルタが配置され、少なくとも一種類の前記色フィルタが市松状に配置されていることを特徴とする前記（１）乃至（３）のいずれか１項に記載の複線読み出し構成のＣＭＯＳ型固体撮像素子。

（５） 前記画素に対応して緑の色フィルタが市松状に配置され、その他の前記画素に対応して赤と青の色フィルタが線順次に配置されていることを特徴とする前記（１）乃至（３）のいずれか１項に記載の複線読み出し構成のＣＭＯＳ型固体撮像素子。

前記手段の（１）、（４）、（５）に記載の本発明によれば、列出力回路選択部は、市松状に配置された特定画素で生成された電荷信号が１つの列出力回路、および１つの出力端子から出力される様に列出力回路を選択する様にした。すなわち、ミラー構造を用いることなく、特定画素から読み出された電荷信号が、同じ列出力回路で処理され、同じ出力端子から出力される様になるので、列出力回路間のゲインやオフセットのばらつき、また列出力回路から出力端子に至る配線間の容量のばらつきなどの影響を受けることがなくなる。その結果、特定画素から出力される信号のばらつきが低減されることにより、Ｓ／Ｎ比を大きく向上させることができる様になる。特に市松状配列の色フィルタを備えたときに好適である。

前記手段の（２）に記載の本発明によれば、列出力回路選択部は、市松状に配置された特定画素で生成された電荷信号が１つの列出力回路、および１つの出力端子から出力される様に列出力回路で用いられるサンプリング信号を行単位で列毎に制御する様にした。すなわち、サンプリング信号を制御することにより、列出力回路を任意に選択することができる様になる。その結果、特定画素から出力される信号のばらつきが低減されることにより、Ｓ／Ｎ比を大きく向上させることができる様になる。特に市松状配列の色フィルタを備えたときに好適である。

前記手段の（３）に記載の本発明によれば、垂直信号線と列出力回路の間に垂直信号線と接続されたスイッチを設け、列出力回路選択部は、市松状に配置された特定画素で生成された電荷信号が１つの列出力回路、および１つの出力端子から出力される様にスイッチを行単位で列毎に制御する様にした。すなわち、スイッチを制御することにより、列出力回路を任意に選択することができる様になる。その結果、特定画素から出力される信号のばらつきが低減されることにより、Ｓ／Ｎ比を大きく向上させることができる様になる。特に市松状配列の色フィルタを備えたときに好適である。また、垂直信号線と列出力回路の間にスイッチを設けることにより、列出力回路の構成を簡素化することができる様になる。

以下、図面に基づいて、本発明に係るＣＭＯＳ型固体撮像素子の代表的な実施形態の１つであるベイヤ配列構成の色フィルタを有する２線読み出し構成のＣＭＯＳ型固体撮像素子について説明する。なお、各図中、同一符号は同一、または相当部分を示し、重複する説明は省略する。
〔実施形態１〕図１は、本発明の実施形態１によるＣＭＯＳ型固体撮像素子１（以下、ＣＭＯＳセンサ１と略称する。）の概略を示す回路ブロック構成図、および配置概念図である。

ＣＭＯＳセンサ１は、図１に示す様に、光電変換部５０、垂直走査回路３０、列出力回路Ａ１２、列出力回路Ｂ２２、水平走査回路Ａ１１、水平走査回路Ｂ２１、および列出力回路選択部Ａ１４、列出力回路選択部Ｂ２４などから構成される。
光電変換部５０は、水平方向および垂直方向に２次元状に配列されていて被写体光学像を光電変換して電荷信号を生成する複数のフォトダイオードＰｘ１１〜Ｐｘ４５を画素単位で配置している。フォトダイオードＰｘ１１〜Ｐｘ４５の上には、Ｒ（赤）光、Ｇ（緑）光、Ｂ（青）光の各色透過フィルタが画素単位で配置され、各々の画素は、それぞれの画素に配置された色フィルタに対応する色信号を出力する。

各色フィルタの配列は、ベイヤ配列が用いられている。ベイヤ配列は、図１に示す様に、Ｇ（緑）の色フィルタが市松状に配置され、残されたその他の画素に対応してＲ（赤）、およびＢ（青）の色フィルタが線順次に配置されている。ここで、Ｂの色フィルタが配置されている行に配置されたＧの色フィルタをＧｂ、またＲの色フィルタが配置されている行に配置されたＧの色フィルタをＧｒとする。なお、実際のＣＭＯＳセンサ１の画素は、行方向、列方向ともに１００以上設けられているが、ここでは、便宜上その一部を示している。

垂直走査回路３０は、フォトダイオードＰｘ１１〜Ｐｘ４５を駆動する図示しない駆動パルスや、フォトダイオードＰｘ１１〜Ｐｘ４５で生成された電荷信号を行単位で垂直信号線ＶＬ１〜ＶＬ４に読み出すための読み出しパルスφＶ１〜φＶ４などを生成する。また、垂直信号線ＶＬ１〜ＶＬ４は、それぞれ列出力回路Ａ１２、および列出力回路Ｂ２２に接続されている。

列出力回路Ａ１２、列出力回路Ｂ２２は、光電変換部５０を挟んで上下に設けられ、フォトダイオードＰｘ１１〜Ｐｘ４５で生成された電荷信号を読み出す際に発生するノイズの除去や、電荷信号のサンプリングを行う。列出力回路Ａ１２、列出力回路Ｂ２２は、サンプリングスイッチＳ１１〜Ｓ２４、サンプリング容量Ｃｓ１１〜Ｃｓ２４、バッファアンプＡｏ１１〜Ａｏ２４などから構成される。

水平走査回路Ａ１１、水平走査回路Ｂ２１は、光電変換部５０を挟んで上下に設けられ、列出力回路Ａ１２、列出力回路Ｂ２２でサンプリングされた電荷信号を、それぞれ列選択トランジスタＴｈ１１〜Ｔｈ１４、列選択トランジスタＴｈ２１〜Ｔｈ２４を介して列単位でそれぞれ水平信号線ＨＬ１、ＨＬ２に読み出すための列選択パルスφＨ１、φＨ２を生成する。

列出力回路選択部Ａ１４、列出力回路選択部Ｂ２４は、光電変換部５０を挟んで上下に設けられ、それぞれ列出力回路Ａ１２、列出力回路Ｂ２２で用いられるサンプリング信号ＳＨを後述する制御信号ＳＥＬに基づいて行単位で列毎に制御する。列出力回路選択部Ａ１４、列出力回路選択部Ｂ２４は、それぞれゲートＧ１１〜Ｇ１４、ゲートＧ２１〜Ｇ２４などから構成され、それぞれのゲートにはサンプリング信号ＳＨと制御信号ＳＥＬが入力される。列出力回路選択部Ａ１４、列出力回路選択部Ｂ２４で行なわれる動作の詳細は後述する。

ここで、制御信号ＳＥＬについて図３を用いて説明する。図３（ａ）は、ＪＫフリップフロップ（ＪＫ−ＦＦ）を示す。図３（ｂ）は、制御信号ＳＥＬのタイムチャートを示す。

制御信号ＳＥＬは、図３（ａ）に示す様に、たとえばＪＫ−ＦＦに水平同期信号ＨＤを入力することにより生成される。ＪＫ−ＦＦで生成された制御信号は、図３（ｂ）に示す様に、１ライン（１行）毎にＨｉ、Ｌｏを繰り返し、たとえば、奇数行でＬｏ、偶数行でＨｉになるものとする。

この様な構成のＣＭＯＳセンサ１において、列出力回路選択部Ａ１４、列出力回路選択部Ｂ２４で行なわれる動作の詳細について、図１を用いて説明する。

最初に、垂直走査回路３０から読み出しパルスφＶ１が出力されると、１行目に配置されたフォトダイオードＰｘ１１〜Ｐｘ１４で生成された電荷信号が、それぞれ垂直信号線ＶＬ１〜ＶＬ４に読み出される。読み出された電荷信号は、列出力回路Ａ１２、列出力回路Ｂ２２のいずれか一方で処理されるが、１行目、すなわち奇数行目においては、制御信号ＳＥＬがＬｏになるので、列出力回路選択部Ａ１４においては、奇数列のゲートＧ１１、Ｇ１３がアクティブになる。したって、垂直信号線ＶＬ１〜ＶＬ４に読み出された電荷信号のうち、奇数列のフォトダイオードＰｘ１１、Ｐｘ１３から読み出されたＧｂ信号が、列出力回路Ａ１２でサンプリング処理が行われる。列出力回路Ａ１２でサンプリング処理されたＧｂ信号は、水平走査回路Ａ１１から順次出力される列選択パルスφＨ１、φＨ２によって列選択トランジスタＴｈ１１、Ｔｈ１３を介して水平信号線ＨＬ１に読み出され、出力端子Ａ１３から出力される。

一方、列出力回路選択部Ｂ２４においては、偶数列のゲートＧ２２、Ｇ２４がアクティブになる。したって、垂直信号線ＶＬ１〜ＶＬ４に読み出された電荷信号のうち、偶数列のフォトダイオードＰｘ１２、Ｐｘ１４から読み出されたＢ信号が、列出力回路Ｂ２２でサンプリング処理が行われる。列出力回路Ｂ２２でサンプリング処理されたＢ信号は、水平走査回路Ｂ２１から順次出力される列選択パルスφＨ１、φＨ２によって列選択トランジスタＴｈ２２、Ｔｈ２４を介して水平信号線ＨＬ２に読み出され、出力端子Ｂ２３から出力される。

この様にして、１行目、すなわち奇数行目のフォトダイオードＰｘ１１〜Ｐｘ１４から読み出された電荷信号のうち、奇数列のフォトダイオードＰｘ１１、Ｐｘ１３から読み出されたＧｂ信号は、列出力回路Ａ１２でサンプリング処理が行われ、水平信号線ＨＬ１を介して出力端子Ａ１３から出力される。また、偶数列のフォトダイオードＰｘ１２、Ｐｘ１４から読み出されたＢ信号は、列出力回路Ｂ２２でサンプリング処理が行われ、水平信号線ＨＬ２を介して出力端子Ｂ２３から出力される。

次に、垂直走査回路３０から読み出しパルスφＶ２が出力されると、２行目に配置されたフォトダイオードＰｘ２１〜Ｐｘ２４で生成された電荷信号が、それぞれ垂直信号線ＶＬ１〜ＶＬ４に読み出される。この時、２行目、すなわち偶数行目においては、制御信号ＳＥＬがＨｉになるので、列出力回路選択部Ａ１４においては、偶数列のゲートＧ１２、Ｇ１４がアクティブになる。したがって、垂直信号線ＶＬ１〜ＶＬ４に読み出された電荷信号のうち、偶数列のフォトダイオードＰｘ２２、Ｐｘ２４から読み出されたＧｒ信号が、列出力回路Ａ１２でサンプリング処理が行われる。列出力回路Ａ１２でサンプリング処理されたＧｒ信号は、水平走査回路Ａ１１から順次出力される列選択パルスφＨ１、φＨ２によって列選択トランジスタＴｈ１２、Ｔｈ１４を介して水平信号線ＨＬ１に読み出され、出力端子Ａ１３から出力される。

一方、列出力回路選択部Ｂ２４においては、奇数列のゲートＧ２１、Ｇ２３がアクティブになる。したがって、垂直信号線ＶＬ１〜ＶＬ４に読み出された電荷信号のうち、奇数列のフォトダイオードＰｘ２１、Ｐｘ２３から読み出されたＲ信号が、列出力回路Ｂ２２でサンプリング処理が行われる。列出力回路Ｂ２２でサンプリング処理されたＲ信号は、水平走査回路Ｂ２１から順次出力される列選択パルスφＨ１、φＨ２によって列選択トランジスタＴｈ２１、Ｔｈ２３を介して水平信号線ＨＬ２に読み出され、出力端子Ｂ２３から出力される。

この様にして、２行目、すなわち偶数行目のフォトダイオードＰｘ２１〜Ｐｘ２４から読み出された電荷信号のうち、偶数列のフォトダイオードＰｘ２２、Ｐｘ２４から読み出されたＧｒ信号は、列出力回路Ａ１２でサンプリング処理が行われ、水平信号線ＨＬ１を介して出力端子Ａ１３から出力される。また、奇数列のフォトダイオードＰｘ２１、Ｐｘ２３から読み出されたＲ信号は、列出力回路Ｂ２２でサンプリング処理が行われ、水平信号線ＨＬ２を介して出力端子Ｂ２３から出力される。

この様にして、Ｇ（緑）の色フィルタが市松状に配置されたフォトダイオードから読み出されたＧｂ信号、Ｇｒ信号は、いずれも列出力回路Ａ１２、水平信号線ＨＬ１を介して、出力端子Ａ１３から出力され、Ｒ（赤）、およびＢ（青）の色フィルタが配置されたその他のフォトダイオードから読み出されたＢ信号、Ｒ信号は、いずれも列出力回路Ｂ２４、水平信号線ＨＬ２を介して、出力端子Ｂ２３から出力される様になる。

この様に、本発明に係わるＣＭＯＳ型固体撮像素子では、列出力回路選択部によって列出力回路で用いられるサンプリング信号を行単位で列毎に制御することにより、市松状に配置された特定画素で生成された電荷信号が１つの列出力回路、および１つの出力端子から出力される様になる。すなわち、サンプリング信号を制御することにより、列出力回路を任意に選択することができる様になる。したがって、特定画素から読み出された電荷信号が、同じ列出力回路で処理され、同じ出力端子から出力される様になるので、列出力回路間のゲインやオフセットのばらつき、また列出力回路から出力端子に至る配線間の容量のばらつきなどの影響を受けることがなくなる。その結果、特定画素から出力される信号のばらつきが低減されることにより、Ｓ／Ｎ比を大きく向上させることができる様になる。特に市松状配列の色フィルタを備えたときに好適である。
〔実施形態２〕図２は、本発明の実施形態２による、ＣＭＯＳセンサ１の概略を示す回路ブロック構成図、および配置概念図である。

ＣＭＯＳセンサ１は、図２に示す様に、光電変換部５０、垂直走査回路３０、列出力回路Ａ１２、列出力回路Ｂ２２、水平走査回路Ａ１１、水平走査回路Ｂ２１、列出力回路選択部Ａ１４、列出力回路選択部Ｂ２４、およびスイッチＳＬ１１〜ＳＬ２４などから構成される。

光電変換部５０、垂直走査回路３０、列出力回路Ａ１２、列出力回路Ｂ２２、水平走査回路Ａ１１、水平走査回路Ｂ２１は、実施形態１における同一符号の部位と同じ、または同等の動作を行うものなので説明は省略する。

スイッチＳＬ１１〜ＳＬ１４は、図２に示す様に、一方の端子がそれぞれ垂直信号線ＶＬ１〜ＶＬ４と接続され、他方の端子が出力回路Ａ１２に接続されている。また、スイッチＳＬ２１〜ＳＬ２４は、一方の端子がそれぞれ垂直信号線ＶＬ１〜ＶＬ４と接続され、他方の端子が出力回路Ｂ２２に接続されている。

スイッチＳＬ１１〜ＳＬ１４、スイッチＳＬ２１〜ＳＬ２４は、それぞれ後述する列出力回路選択部Ａ１４、列出力回路選択部Ｂ２４の制御に基づいてＯＮ／ＯＦＦし、フォトダイオードＰｘ２１〜Ｐｘ２４から読み出された電荷信号を、列出力回路Ａ１２、または列出力回路Ｂ２２に送出する。

列出力回路選択部Ａ１４、列出力回路選択部Ｂ２４は、光電変換部５０を挟んで上下に設けられ、それぞれスイッチＳＬ１１〜ＳＬ１４、スイッチＳＬ２１〜ＳＬ２４を前述した制御信号ＳＥＬに基づいて行単位で列毎にＯＮ／ＯＦＦ制御する。列出力回路選択部Ａ１４、列出力回路選択部Ｂ２４は、ゲートＧ１１〜Ｇ２４などから構成され、それぞれのゲートにはスイッチ信号ＳＷと制御信号ＳＥＬが入力される。なお、スイッチ信号ＳＷは常時Ｈｉとする。

この様な構成のＣＭＯＳセンサ１において、スイッチＳＬ１１〜ＳＬ１４、スイッチＳＬ２１〜ＳＬ２４を、実施形態１と同じようにそれぞれ列出力回路選択部Ａ１４、列出力回路選択部Ｂ２４によって行単位で列毎にＯＮ／ＯＦＦ制御することにより、Ｇ（緑）の色フィルタが市松状に配置されたフォトダイオードから読み出されたＧｂ信号、Ｇｒ信号は、いずれも列出力回路Ａ１２、水平信号線ＨＬ１を介して、出力端子Ａ１３から出力され、Ｒ（赤）、およびＢ（青）の色フィルタが配置されたその他のフォトダイオードから読み出されたＢ信号、Ｒ信号は、いずれも列出力回路Ｂ２４、水平信号線ＨＬ２を介して、出力端子Ｂ２３から出力される様になる。

この様に、本発明に係わるＣＭＯＳ型固体撮像素子では、列出力回路選択部によって、垂直信号線と列出力回路の間に設けられたスイッチを行単位で列毎にＯＮ／ＯＦＦ制御することにより、市松状に配置された特定画素で生成された電荷信号が１つの列出力回路、および１つの出力端子から出力される様になる。すなわち、スイッチを制御することにより、列出力回路を任意に選択することができる様になる。したがって、特定画素から読み出された電荷信号が、同じ列出力回路で処理され、同じ出力端子から出力される様になるので、列出力回路間のゲインやオフセットのばらつき、また列出力回路から出力端子に至る配線間の容量のばらつきなどの影響を受けることがなくなる。その結果、特定画素から出力される信号のばらつきが低減されることにより、Ｓ／Ｎ比を大きく向上させることができる様になる。特に市松状配列の色フィルタを備えたときに好適である。また垂直信号線と列出力回路の間にスイッチを設けることにより、列出力回路の構成を簡素化することができる様になる。

本発明の実施形態１によるＣＭＯＳセンサの概略を示す回路ブロック構成図、および配置概念図である。 本発明の実施形態２によるＣＭＯＳセンサの概略を示す回路ブロック構成図、および配置概念図である。 本発明に係わるＣＭＯＳセンサにおけるＳＥＬ信号を示すタイムチャートである。 従来のＣＭＯＳセンサの概略を示す回路ブロック構成図である。 従来のＣＭＯＳセンサの画素結合の様子を示す模式図である。

符号の説明

１ ＣＭＯＳセンサ
５ ＪＫフリップフロップ（ＪＫ−ＦＦ）
１１ 水平走査回路Ａ
１２ 列出力回路Ａ
１３ 出力端子Ａ
１４ 列出力回路選択部Ａ
２１ 水平走査回路Ｂ
２２ 列出力回路Ｂ
２３ 出力端子Ｂ
２４ 列出力回路選択部Ｂ
３０ 垂直走査回路
５０ 光電変換部
ＨＬ１、ＨＬ２ 水平信号線
Ｐｘ１１〜Ｐｘ４５ フォトダイオード
ＶＬ１〜ＶＬ４ 垂直信号線

Claims (5)

1. ２次元マトリクス状に配列されていて、被写体光学像を光電変換して電荷信号を生成する複数の画素と、
   前記画素から読み出された電荷信号に対して、所定の処理を行う複数の列出力回路と、
   前記列出力回路により所定の処理が行われた電荷信号を出力する複数の出力端子と、
   前記画素から読み出された電荷信号が送出される前記列出力回路を選択する、複数の列出力回路選択部と、を有し、
   前記列出力回路選択部は、前記画素のうち、市松状に配置された特定画素で生成された電荷信号を１つの出力端子から出力し、他の画素で生成された電荷信号を他の出力端子から出力する様に前記列出力回路を選択することを特徴とする複線読み出し構成のＣＭＯＳ型固体撮像素子。
2. 前記ＣＭＯＳ型固体撮像素子は、
   前記画素から読み出された電荷信号に対して、サンプリング処理を行う２つの列出力回路と、
   ２つの前記出力端子と、
   ２つの前記列出力回路選択部と、を有し、
   前記列出力回路選択部は、前記列出力回路で用いられるサンプリング信号を行単位で列毎に制御することを特徴とする請求項１に記載の複線読み出し構成のＣＭＯＳ型固体撮像素子。
3. 前記ＣＭＯＳ型固体撮像素子は、
   ２つの前記列出力回路と、
   ２つの前記出力端子と、
   ２つの前記列出力回路選択部と、
   前記画素から読み出された電荷信号を垂直方向に転送する複数の垂直信号線と接続されていて、前記垂直信号線と前記列出力回路の間に配置された、複数のスイッチと、を有し、
   前記列出力回路選択部は、前記スイッチを行単位で列毎に制御することを特徴とする請求項１に記載の複線読み出し構成のＣＭＯＳ型固体撮像素子。
4. 前記画素に対応して複数の種類の色フィルタが配置され、少なくとも一種類の前記色フィルタが市松状に配置されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の複線読み出し構成のＣＭＯＳ型固体撮像素子。
5. 前記画素に対応して緑の色フィルタが市松状に配置され、その他の前記画素に対応して赤と青の色フィルタが線順次に配置されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の複線読み出し構成のＣＭＯＳ型固体撮像素子。

Images