JP4499348B2 - 固体撮像装置及びその信号読み出し方法 - Google Patents
固体撮像装置及びその信号読み出し方法 Download PDFInfo
- Publication number
- JP4499348B2 JP4499348B2 JP2002344833A JP2002344833A JP4499348B2 JP 4499348 B2 JP4499348 B2 JP 4499348B2 JP 2002344833 A JP2002344833 A JP 2002344833A JP 2002344833 A JP2002344833 A JP 2002344833A JP 4499348 B2 JP4499348 B2 JP 4499348B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixels
- odd
- output
- numbered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
- H04N25/447—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by preserving the colour pattern with or without loss of information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
- H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
- H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Description
【０００１】
【発明の属する技術分野】
本発明は、カラー画像を出力するＣＭＯＳセンサ等の固体撮像装置及びその信号読み出し方法に関する。
【０００２】
【従来の技術】
一般にＣＭＯＳセンサは、画素アレイ部内に２次元配列された各画素毎に、入射光に応じた信号電荷を生成する光電変換素子と、その信号電荷を電気信号に変換して出力する画素トランジスタとを設けた固体撮像装置であり、各画素の列毎に設けた複数の垂直信号線を通して各画素信号を出力し、その信号に信号処理を施して水平信号線より出力部に出力する構造を有する。
そして、各画素及び信号処理回路の選択的な走査によって、各画素をランダムにアクセスすることが可能である。
また、画素アレイ部の上部には所定の配列パターンを有する色フィルタが設けられ、センサへの入射光を各色成分光に変換して各画素に入射させることにより、カラー画像の撮影を行うようになっている。
【０００３】
ところで、従来のＣＭＯＳセンサは水平信号線が１本であり、ＣＣＤセンサに比べて高速に読み出すことが可能であるものの、更なる高速化において構造的な限界が見えている。
そこで、このような課題を解決するために水平信号線の本数を増加させることにより、高速読み出しを実現することが試みられている。
【０００４】
図４は、画素アレイ部の色配列と２本の水平信号線を用いた信号出力動作を示す説明図であり、画素アレイ部の各画素列と２本の水平信号線とを１対１で固定的に割り当てた例を示している。
図示のように、画素アレイ部１の色配列は、赤（Ｒ）画素と緑（Ｇｒ）画素が交互に配置されたＲＧｒ行（２ｎ行目）と、緑（Ｇｂ）画素と青（Ｂ）画素が交互に配置されたＧｂＢ行（２ｎ＋１行目）が交互に配置されている。なお、図中に「＊」を付した行が読み出される行を示しており、上から下へ順に選択されるものとする。
そして、図４（Ａ）では２ｎ行目の画素行が選択され、Ｒ画素が水平信号線２Ａによって出力系Ａに出力され、Ｇｒ画素が水平信号線２Ｂによって出力系Ｂに出力される。
また、図４（Ｂ）では２ｎ＋１行目の画素行が選択され、Ｇｂ画素が水平信号線２Ａによって出力系Ａに出力され、Ｂ画素が水平信号線２Ｂによって出力系Ｂに出力される。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来例による画素信号の読み出し方法では、図４で示すように、同色であるＧｒ画素とＧｂ画素が出力系Ａ、Ｂに分散して出力されることから、異なる経路のトランジスタ等による特性のばらつきにより、被写体の同色部分を同色フィルタで撮像しているのにもかかわらず、画素行間によって色の差異と、それに伴う横縞模様が発生する恐れがある。
すなわち、固体撮像装置は非常に高精度の信号を扱うアナログ回路であるので、トランジスタの特性がわずかでも変化すると、画素信号の特性変化として現れる。特に、水平信号線の特性が異なると、全画素出力時に周期的な横筋として目に見える画像特性となる。
なお、このような問題は、１本の水平信号線で信号の伝達を行っている時は見られなかったが、高速読み出しを実現するために水平信号線を増加させることによって発生すると考えられる。
【０００６】
そこで本発明の目的は、各画素信号を複数の水平信号線によって分散し、高速化を図る構成において、画像信号に生じる色の差異や縞模様を除去することが可能な固体撮像装置及びその信号読み出し方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は前記目的を達成するため、それぞれの色成分が割り当てられる複数の画素を２次元方向に配列した画素アレイ部と、前記画素アレイ部の各画素で生成された画素信号を各画素列毎に設けられた垂直信号線を通して読み出し、第１、第２の水平信号線を通して出力部に出力する読み出し回路とを有し、前記読み出し回路は、同一色成分が割り当てられた画素からの画素信号を同一の水平信号線に出力し、かつ、前記複数の画素の画素信号の内、奇数行及び偶数行の奇数画素を前記垂直信号線の奇数列で交互に読み出し、該奇数行の奇数画素を前記第２の水平信号線を通して前記出力部に出力し、該偶数行の奇数画素を前記第１の水平信号線を通して前記出力部に出力し、前記複数の画素の画素信号の内、奇数行及び偶数行の偶数画素を前記垂直信号線の偶数列で交互に読み出し、該奇数行の偶数画素を前記第１の水平信号線を通して前記出力部に出力し、該偶数行の偶数画素を前記第２の水平信号線を通して前記出力部に出力することを特徴とする。
【０００８】
また本発明は、それぞれの色成分が割り当てられる複数の画素を２次元方向に配列した画素アレイ部と、前記画素アレイ部の各画素で生成された画素信号を各画素列毎に設けられた垂直信号線を通して読み出し、第１、第２の水平信号線を通して出力部に出力する読み出し回路とを有する固体撮像装置の信号読み出し方法であって、同一色成分が割り当てられた画素からの画素信号を同一の水平信号線に出力し、かつ、前記複数の画素の画素信号の内、奇数行及び偶数行の奇数画素を前記垂直信号線の奇数列で交互に読み出し、該奇数行の奇数画素を前記第２の水平信号線を通して前記出力部に出力し、該偶数行の奇数画素を前記第１の水平信号線を通して前記出力部に出力し、前記複数の画素の画素信号の内、奇数行及び偶数行の偶数画素を前記垂直信号線の偶数列で交互に読み出し、該奇数行の偶数画素を前記第１の水平信号線を通して前記出力部に出力し、該偶数行の偶数画素を前記第２の水平信号線を通して前記出力部に出力することを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明による固体撮像装置の実施の形態例について説明する。
図１は本発明の実施の形態例によるＣＭＯＳセンサの構成例を示すブロック図である。
図１に示すように、本例のＣＭＯＳセンサは、センサ部（画素アレイ部）１０と、垂直シフトレジスタ２０と、シャッタシフトレジスタ３０と、ＣＤＳ（相関二重サンプリング）回路部４０と、スイッチ回路部５０と、水平信号線６０Ａ、６０Ｂと、水平シフトレジスタ７０と、アンプ回路８０Ａ、８０Ｂと、Ａ／Ｄコンバータ９０Ａ、９０Ｂと、デジタルアンプ１００と、タイミングジェネレータ１１０とを有する。
【００１１】
センサ部１０は、それぞれフォトダイオード等の光電変換素子と各種画素トランジスタで構成される画素を２次元配列で配置したものであり、各画素の光電変換素子によって生成した信号電荷を画素トランジスタによって電気信号に変換し、その画素信号を画素列毎に配置された垂直信号線（図１では省略する）に順次出力するものである。
なお、画素回路の構成としては、種々の形態が提供されているが、例えば、光電変換素子の蓄積電荷をフローティングデフュージョン（ＦＤ）部に読み出す転送トランジスタと、ＦＤ部の電位変動を電気信号に変換して出力する増幅トランジスタと、ＦＤ部の電位をリセットするリセットトランジスタと、増幅トランジスタの出力を垂直信号線に行単位で接続するための選択トランジスタとを有するものとする。
【００１２】
垂直シフトレジスタ２０は、センサ部１０の各画素を行単位で駆動する駆動回路を含み、読み出し行を垂直方向に順次走査するための回路である。
シャッタシフトレジスタ３０は、センサ部１０の電子シャッタ動作を実行する駆動回路を含み、シャッタ行を垂直方向に順次走査するための回路である。
ＣＤＳ回路部４０は、センサ部１０の各画素列毎に設けられ、各垂直信号線を通して出力される各画素のリセットレベルと信号レベルとの差をとり、各画素毎の固定パターンノイズを除去するものである。
【００１３】
スイッチ回路部５０は、ＣＤＳ回路部４０を通して出力される各画素信号の出力経路を２本の水平信号線６０Ａ、６０Ｂに選択的に切り換える回路である。
水平シフトレジスタ７０は、ＣＤＳ回路部４０を水平方向に順に選択し、各画素信号の出力動作を制御する回路である。
アンプ回路８０Ａ、８０Ｂは、ＣＤＳ回路部５０から各水平信号線６０Ａ、６０Ｂを通して出力された各画素信号を適切なゲインで増幅する回路である。
Ａ／Ｄコンバータ９０Ａ、９０Ｂは、各アンプ回路８０Ａ、８０Ｂからの信号をデジタル信号に変換する回路である。
デジタルアンプ１００は、各Ａ／Ｄコンバータ９０Ａ、９０Ｂからの信号を適宜増幅して出力する回路である。
タイミングジェネレータ１１０は、ＣＭＯＳセンサが動作するための各種のタイミング信号を生成し、各部に供給するものである。
【００１４】
次に、このようなＣＭＯＳセンサの動作概要について説明する。
まず、センサ部１０の各画素において、シャッタシフトレジスタ３０によるシャッタ動作の後、所定期間の露光動作が開始され、光電変換素子（フォトダイオード）に信号電荷が蓄積される。
そして、垂直シフトレジスタ２０によって選択された画素行において、各画素のリセットトランジスタが作動し、リセット直後の出力レベルであるリセットレベルが増幅トランジスタによって垂直信号線に出力され、次いで転送トランジスタの作動により、光電変換素子の蓄積電荷が読み出され、露光後の出力レベルである信号レベルが増幅トランジスタによって垂直信号線に出力される。
これらのレベルは、順次ＣＤＳ回路部４０に供給され、ＣＤＳ回路部４０では、各画素のリセットレベルと信号レベルの差をとり、固定パターンノイズを除去した画素信号を生成して一時保持する。
【００１５】
なお、電子シャッタ行と信号出力行が一定の間隔で進んで行くとき、信号出力行から出力される信号は、電子シャッタ行から信号出力行までに光電変換された光の信号となる。したがって、電子シャッタ行と信号出力行の間隔を調節することにより、光電変換素子への照射時間（電荷蓄積時間）を変えることができる。そして、このような垂直シフトレジスタ２０、シャッタシフトレジスタ３０の駆動パルスは、タイミングジェネレータ１１０により生成される。したがって、電荷蓄積時間の調整は、このタイミングジェネレータ１１０で生成する駆動パルスを調節することによって実行される。
また、全画素読出し時には、シャッタ動作及び読み出し動作はセンサ部１０の第一行から最終行までが順に選択され、全ての行に対して行われる。
【００１６】
次に、本例の特徴となる画素信号の振り分け出力動作について説明する。
ここでは、２ｎ行目と２ｎ＋１行目の同色フィルタの画素信号の読み出しを、スイッチ回路部５０を用いて同一の水平信号線６０Ａ、６０Ｂに出力することによって横縞をなくす方法について説明する。
図２は、本例の画素アレイ部の色配列と２本の水平信号線を用いた信号出力動作を示す説明図であり、画素アレイ部の各画素列と２本の水平信号線とをスイッチ回路部５０によって切り換える動作を示している。
図示のように、画素アレイ部１０の色配列は、赤（Ｒ）画素と緑（Ｇｒ）画素が交互に配置されたＲＧｒ行（２ｎ行目）と、緑（Ｇｂ）画素と青（Ｂ）画素が交互に配置されたＧｂＢ行（２ｎ＋１行目）が交互に配置されている。なお、図中に「＊」を付した行が読み出される行を示しており、垂直シフトレジスタ２０によって選択される信号出力行が上から下へ順に選択されるものとする。また、各画素の電荷信号は、行毎に読み出されてＣＤＳ回路部４０またはスイッチ回路部５０に設けたアナログメモリに格納される。
【００１７】
そして、図２（Ａ）は、２ｎ行目の画素信号を読み出している状態を示しており、奇数列のＲ画素は水平信号線６０Ａから出力系Ａへ出力される。その一方で偶数列のＧｒ画素は水平信号線６０Ｂから出力系Ｂへ出力される。
また、図２（Ｂ）は、２ｎ＋１行目の画素信号を読み出している状態を示しており、奇数列のＧｂ画素はスイッチ回路部５０の切り換え動作により水平信号線６０Ｂから出力系Ｂへ出力される。また、偶数列のＢ画素も同様にスイッチ回路部５０の切り換え動作により、水平信号線６０Ａから出力系Ａへ出力される。
以上のようなスイッチ回路部６０の動作をタイミングジェネレータ１１０により制御することによって、同色フィルタであるＧｒ画素とＧｂ画素からの信号を、同一水平信号線６０Ｂから出力系Ｂへ出力することができる。
【００１８】
図３はスイッチ回路部５０及び水平信号線６０Ａ、６０Ｂの部分（図１に示す領域Ａ）の詳細な構成と動作を示す回路図である。以下、本図に基づいてスイッチ回路部５０及び水平信号線６０Ａ、６０Ｂの具体例を説明する。
画素アレイ部１０の各画素１１に接続されている垂直信号線１３０は、水平信号線６０Ａ、６０Ｂにスイッチ５１Ａ、５１Ｂを介して接続されるアナログメモリ１４０Ａ、１４０Ｂとスイッチ５２Ａ、５２Ｂを介して接続されている。
そして、図３（Ａ）は、アナログメモリ１４０Ａ、１４０Ｂと垂直信号線１３０及び水平信号線６０Ａ、６０Ｂをつなぐ各スイッチ５１Ａ、５１Ｂ、５２Ａ、５２Ｂが接続されていない状態を示している。各画素１１からの信号は順次、垂直シフトレジスタ２０により選択され、垂直信号線１３０へ出力される。図３（Ａ）では、２ｎ行が選択され、垂直信号線１３０へ出力されている。
【００１９】
次に、図３（Ｂ）では、奇数列のスイッチ５１Ａと偶数列のスイッチ５１Ｂがオンし、垂直信号線１３０とアナログメモリ１４０Ａ、１４０Ｂが接続されている状態を示しており、２ｎ行目の画素信号において、奇数列のＲフィルタからの画素信号は水平信号線６０Ａと接続される上段のアナログメモリ１４０Ａに、偶数列のＧフィルタからの画素信号は水平信号線６０Ｂと接続される下段のアナログメモリ１４０Ｂに格納される。
次に、図３（Ｃ）では、奇数列のスイッチ５２Ａと偶数列のスイッチ５２Ｂがオンし、水平信号線６０Ａ、６０Ｂとアナログメモリ１４０Ａ、１４０Ｂが接続されている状態を示しており、２ｎ行目の画素信号は水平シフトレジスタ７０により順次選択されて水平信号線６０Ａ、６０Ｂへと出力されている。
【００２０】
次に、図３（Ｄ）では、図３（Ｂ）と同様に垂直信号線１３０とアナログメモリ１４０Ａ、１４０Ｂが接続されている状態を示しているが、図３（Ｂ）とは逆に奇数列のスイッチ５１Ｂと偶数列のスイッチ５１Ａがオンし、２ｎ＋１行目の奇数列のＧフィルタからの画素信号を、２ｎ行目の偶数列のＧフィルタからの画素信号と同じ水平信号線６０Ｂに接続されるアナログメモリ１４０Ｂに格納するために、奇数列の画素信号をスイッチ５１Ａ、５１Ｂを切り換えることによって下段のアナログメモリ１４０Ｂに格納している。
以上の動作を、各行毎に順次繰り返すことにより、同色フィルタからの画素情報を同一水平信号線に出力する。
このような動作により、同色フィルタからの信号の経路の差異がなくなるため、画素内の異なった同色フィルタで撮像した時に見られる横縞の抑圧等が可能であり、出力経路を複数に分岐させて水平信号線１本当りの信号量を減少させることによる処理の高速化と横縞の抑圧等による画質の改善とを両立することが可能となる。
また、このような方法を用いることにより、出力信号の補正や補正のための演算素子、フレームメモリを必要とせず、チップ面積を縮小化できるとともに、サンプリング時間なども大幅に短縮することが可能である。
【００２１】
なお、以上の例では、列毎の読み出し状態について述べたが、ランダムに画素情報を読み出す場合においても、同色フィルタからの信号を同じ水平信号線へ出力することは、画質の向上において有用な方法であり、タイミングを制御することによって同様の効果を実現することが可能である。
また、以上の例では原色フィルタの例で説明したが、補色フィルタの場合においても、同一フィルタからの信号を同一水平信号線へ出力することによって同様の効果が得られるものである。
また、以上の例では出力系を２つ設けた例で説明したが、３つ以上に分岐する構成についても同様に適用できるものである。
【００２２】
【発明の効果】
以上説明したように本発明の固体撮像装置及びその信号読み出し方法によれば、画素アレイ部から読み出した画素信号を複数の水平信号線に振り分けて出力する場合に、同一色成分が割り当てられた画素からの画素信号を同一の水平信号線に出力することから、各画素信号を複数の水平信号線によって分散し、高速化を図る構成において、同色の画素信号を特性の等しい経路で処理することができ、画像信号に生じる色の差異や縞模様を除去し、高速化と画質向上とを両立することができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態例によるＣＭＯＳセンサの構成例を示すブロック図である。
【図２】図１に示すＣＭＯＳセンサにおける画素アレイ部の色配列と２本の水平信号線を用いた信号出力動作を示す説明図である。
【図３】図１に示すＣＭＯＳセンサにおけるスイッチ回路部及び水平信号線の詳細な構成と動作を示す回路図である。
【図４】図１に示すＣＭＯＳセンサにおける画素アレイ部の色配列と２本の水平信号線を用いた信号出力動作を示す説明図である。
【符号の説明】
１０……センサ部（画素アレイ部）、１１……画素、２０……垂直シフトレジスタ、３０……シャッタシフトレジスタ、４０……ＣＤＳ（相関二重サンプリング）回路部、５０……スイッチ回路部、５１Ａ、５１Ｂ、５２Ａ、５２Ｂ……スイッチ、６０Ａ、６０Ｂ……水平信号線、７０……水平シフトレジスタ、８０Ａ、８０Ｂ……アンプ回路、９０Ａ、９０Ｂ……Ａ／Ｄコンバータ、１００……デジタルアンプ、１１０……タイミングジェネレータ、１３０……垂直信号線、１４０Ａ、１４０Ｂ……アナログメモリ。
【発明の属する技術分野】
本発明は、カラー画像を出力するＣＭＯＳセンサ等の固体撮像装置及びその信号読み出し方法に関する。
【０００２】
【従来の技術】
一般にＣＭＯＳセンサは、画素アレイ部内に２次元配列された各画素毎に、入射光に応じた信号電荷を生成する光電変換素子と、その信号電荷を電気信号に変換して出力する画素トランジスタとを設けた固体撮像装置であり、各画素の列毎に設けた複数の垂直信号線を通して各画素信号を出力し、その信号に信号処理を施して水平信号線より出力部に出力する構造を有する。
そして、各画素及び信号処理回路の選択的な走査によって、各画素をランダムにアクセスすることが可能である。
また、画素アレイ部の上部には所定の配列パターンを有する色フィルタが設けられ、センサへの入射光を各色成分光に変換して各画素に入射させることにより、カラー画像の撮影を行うようになっている。
【０００３】
ところで、従来のＣＭＯＳセンサは水平信号線が１本であり、ＣＣＤセンサに比べて高速に読み出すことが可能であるものの、更なる高速化において構造的な限界が見えている。
そこで、このような課題を解決するために水平信号線の本数を増加させることにより、高速読み出しを実現することが試みられている。
【０００４】
図４は、画素アレイ部の色配列と２本の水平信号線を用いた信号出力動作を示す説明図であり、画素アレイ部の各画素列と２本の水平信号線とを１対１で固定的に割り当てた例を示している。
図示のように、画素アレイ部１の色配列は、赤（Ｒ）画素と緑（Ｇｒ）画素が交互に配置されたＲＧｒ行（２ｎ行目）と、緑（Ｇｂ）画素と青（Ｂ）画素が交互に配置されたＧｂＢ行（２ｎ＋１行目）が交互に配置されている。なお、図中に「＊」を付した行が読み出される行を示しており、上から下へ順に選択されるものとする。
そして、図４（Ａ）では２ｎ行目の画素行が選択され、Ｒ画素が水平信号線２Ａによって出力系Ａに出力され、Ｇｒ画素が水平信号線２Ｂによって出力系Ｂに出力される。
また、図４（Ｂ）では２ｎ＋１行目の画素行が選択され、Ｇｂ画素が水平信号線２Ａによって出力系Ａに出力され、Ｂ画素が水平信号線２Ｂによって出力系Ｂに出力される。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来例による画素信号の読み出し方法では、図４で示すように、同色であるＧｒ画素とＧｂ画素が出力系Ａ、Ｂに分散して出力されることから、異なる経路のトランジスタ等による特性のばらつきにより、被写体の同色部分を同色フィルタで撮像しているのにもかかわらず、画素行間によって色の差異と、それに伴う横縞模様が発生する恐れがある。
すなわち、固体撮像装置は非常に高精度の信号を扱うアナログ回路であるので、トランジスタの特性がわずかでも変化すると、画素信号の特性変化として現れる。特に、水平信号線の特性が異なると、全画素出力時に周期的な横筋として目に見える画像特性となる。
なお、このような問題は、１本の水平信号線で信号の伝達を行っている時は見られなかったが、高速読み出しを実現するために水平信号線を増加させることによって発生すると考えられる。
【０００６】
そこで本発明の目的は、各画素信号を複数の水平信号線によって分散し、高速化を図る構成において、画像信号に生じる色の差異や縞模様を除去することが可能な固体撮像装置及びその信号読み出し方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は前記目的を達成するため、それぞれの色成分が割り当てられる複数の画素を２次元方向に配列した画素アレイ部と、前記画素アレイ部の各画素で生成された画素信号を各画素列毎に設けられた垂直信号線を通して読み出し、第１、第２の水平信号線を通して出力部に出力する読み出し回路とを有し、前記読み出し回路は、同一色成分が割り当てられた画素からの画素信号を同一の水平信号線に出力し、かつ、前記複数の画素の画素信号の内、奇数行及び偶数行の奇数画素を前記垂直信号線の奇数列で交互に読み出し、該奇数行の奇数画素を前記第２の水平信号線を通して前記出力部に出力し、該偶数行の奇数画素を前記第１の水平信号線を通して前記出力部に出力し、前記複数の画素の画素信号の内、奇数行及び偶数行の偶数画素を前記垂直信号線の偶数列で交互に読み出し、該奇数行の偶数画素を前記第１の水平信号線を通して前記出力部に出力し、該偶数行の偶数画素を前記第２の水平信号線を通して前記出力部に出力することを特徴とする。
【０００８】
また本発明は、それぞれの色成分が割り当てられる複数の画素を２次元方向に配列した画素アレイ部と、前記画素アレイ部の各画素で生成された画素信号を各画素列毎に設けられた垂直信号線を通して読み出し、第１、第２の水平信号線を通して出力部に出力する読み出し回路とを有する固体撮像装置の信号読み出し方法であって、同一色成分が割り当てられた画素からの画素信号を同一の水平信号線に出力し、かつ、前記複数の画素の画素信号の内、奇数行及び偶数行の奇数画素を前記垂直信号線の奇数列で交互に読み出し、該奇数行の奇数画素を前記第２の水平信号線を通して前記出力部に出力し、該偶数行の奇数画素を前記第１の水平信号線を通して前記出力部に出力し、前記複数の画素の画素信号の内、奇数行及び偶数行の偶数画素を前記垂直信号線の偶数列で交互に読み出し、該奇数行の偶数画素を前記第１の水平信号線を通して前記出力部に出力し、該偶数行の偶数画素を前記第２の水平信号線を通して前記出力部に出力することを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明による固体撮像装置の実施の形態例について説明する。
図１は本発明の実施の形態例によるＣＭＯＳセンサの構成例を示すブロック図である。
図１に示すように、本例のＣＭＯＳセンサは、センサ部（画素アレイ部）１０と、垂直シフトレジスタ２０と、シャッタシフトレジスタ３０と、ＣＤＳ（相関二重サンプリング）回路部４０と、スイッチ回路部５０と、水平信号線６０Ａ、６０Ｂと、水平シフトレジスタ７０と、アンプ回路８０Ａ、８０Ｂと、Ａ／Ｄコンバータ９０Ａ、９０Ｂと、デジタルアンプ１００と、タイミングジェネレータ１１０とを有する。
【００１１】
センサ部１０は、それぞれフォトダイオード等の光電変換素子と各種画素トランジスタで構成される画素を２次元配列で配置したものであり、各画素の光電変換素子によって生成した信号電荷を画素トランジスタによって電気信号に変換し、その画素信号を画素列毎に配置された垂直信号線（図１では省略する）に順次出力するものである。
なお、画素回路の構成としては、種々の形態が提供されているが、例えば、光電変換素子の蓄積電荷をフローティングデフュージョン（ＦＤ）部に読み出す転送トランジスタと、ＦＤ部の電位変動を電気信号に変換して出力する増幅トランジスタと、ＦＤ部の電位をリセットするリセットトランジスタと、増幅トランジスタの出力を垂直信号線に行単位で接続するための選択トランジスタとを有するものとする。
【００１２】
垂直シフトレジスタ２０は、センサ部１０の各画素を行単位で駆動する駆動回路を含み、読み出し行を垂直方向に順次走査するための回路である。
シャッタシフトレジスタ３０は、センサ部１０の電子シャッタ動作を実行する駆動回路を含み、シャッタ行を垂直方向に順次走査するための回路である。
ＣＤＳ回路部４０は、センサ部１０の各画素列毎に設けられ、各垂直信号線を通して出力される各画素のリセットレベルと信号レベルとの差をとり、各画素毎の固定パターンノイズを除去するものである。
【００１３】
スイッチ回路部５０は、ＣＤＳ回路部４０を通して出力される各画素信号の出力経路を２本の水平信号線６０Ａ、６０Ｂに選択的に切り換える回路である。
水平シフトレジスタ７０は、ＣＤＳ回路部４０を水平方向に順に選択し、各画素信号の出力動作を制御する回路である。
アンプ回路８０Ａ、８０Ｂは、ＣＤＳ回路部５０から各水平信号線６０Ａ、６０Ｂを通して出力された各画素信号を適切なゲインで増幅する回路である。
Ａ／Ｄコンバータ９０Ａ、９０Ｂは、各アンプ回路８０Ａ、８０Ｂからの信号をデジタル信号に変換する回路である。
デジタルアンプ１００は、各Ａ／Ｄコンバータ９０Ａ、９０Ｂからの信号を適宜増幅して出力する回路である。
タイミングジェネレータ１１０は、ＣＭＯＳセンサが動作するための各種のタイミング信号を生成し、各部に供給するものである。
【００１４】
次に、このようなＣＭＯＳセンサの動作概要について説明する。
まず、センサ部１０の各画素において、シャッタシフトレジスタ３０によるシャッタ動作の後、所定期間の露光動作が開始され、光電変換素子（フォトダイオード）に信号電荷が蓄積される。
そして、垂直シフトレジスタ２０によって選択された画素行において、各画素のリセットトランジスタが作動し、リセット直後の出力レベルであるリセットレベルが増幅トランジスタによって垂直信号線に出力され、次いで転送トランジスタの作動により、光電変換素子の蓄積電荷が読み出され、露光後の出力レベルである信号レベルが増幅トランジスタによって垂直信号線に出力される。
これらのレベルは、順次ＣＤＳ回路部４０に供給され、ＣＤＳ回路部４０では、各画素のリセットレベルと信号レベルの差をとり、固定パターンノイズを除去した画素信号を生成して一時保持する。
【００１５】
なお、電子シャッタ行と信号出力行が一定の間隔で進んで行くとき、信号出力行から出力される信号は、電子シャッタ行から信号出力行までに光電変換された光の信号となる。したがって、電子シャッタ行と信号出力行の間隔を調節することにより、光電変換素子への照射時間（電荷蓄積時間）を変えることができる。そして、このような垂直シフトレジスタ２０、シャッタシフトレジスタ３０の駆動パルスは、タイミングジェネレータ１１０により生成される。したがって、電荷蓄積時間の調整は、このタイミングジェネレータ１１０で生成する駆動パルスを調節することによって実行される。
また、全画素読出し時には、シャッタ動作及び読み出し動作はセンサ部１０の第一行から最終行までが順に選択され、全ての行に対して行われる。
【００１６】
次に、本例の特徴となる画素信号の振り分け出力動作について説明する。
ここでは、２ｎ行目と２ｎ＋１行目の同色フィルタの画素信号の読み出しを、スイッチ回路部５０を用いて同一の水平信号線６０Ａ、６０Ｂに出力することによって横縞をなくす方法について説明する。
図２は、本例の画素アレイ部の色配列と２本の水平信号線を用いた信号出力動作を示す説明図であり、画素アレイ部の各画素列と２本の水平信号線とをスイッチ回路部５０によって切り換える動作を示している。
図示のように、画素アレイ部１０の色配列は、赤（Ｒ）画素と緑（Ｇｒ）画素が交互に配置されたＲＧｒ行（２ｎ行目）と、緑（Ｇｂ）画素と青（Ｂ）画素が交互に配置されたＧｂＢ行（２ｎ＋１行目）が交互に配置されている。なお、図中に「＊」を付した行が読み出される行を示しており、垂直シフトレジスタ２０によって選択される信号出力行が上から下へ順に選択されるものとする。また、各画素の電荷信号は、行毎に読み出されてＣＤＳ回路部４０またはスイッチ回路部５０に設けたアナログメモリに格納される。
【００１７】
そして、図２（Ａ）は、２ｎ行目の画素信号を読み出している状態を示しており、奇数列のＲ画素は水平信号線６０Ａから出力系Ａへ出力される。その一方で偶数列のＧｒ画素は水平信号線６０Ｂから出力系Ｂへ出力される。
また、図２（Ｂ）は、２ｎ＋１行目の画素信号を読み出している状態を示しており、奇数列のＧｂ画素はスイッチ回路部５０の切り換え動作により水平信号線６０Ｂから出力系Ｂへ出力される。また、偶数列のＢ画素も同様にスイッチ回路部５０の切り換え動作により、水平信号線６０Ａから出力系Ａへ出力される。
以上のようなスイッチ回路部６０の動作をタイミングジェネレータ１１０により制御することによって、同色フィルタであるＧｒ画素とＧｂ画素からの信号を、同一水平信号線６０Ｂから出力系Ｂへ出力することができる。
【００１８】
図３はスイッチ回路部５０及び水平信号線６０Ａ、６０Ｂの部分（図１に示す領域Ａ）の詳細な構成と動作を示す回路図である。以下、本図に基づいてスイッチ回路部５０及び水平信号線６０Ａ、６０Ｂの具体例を説明する。
画素アレイ部１０の各画素１１に接続されている垂直信号線１３０は、水平信号線６０Ａ、６０Ｂにスイッチ５１Ａ、５１Ｂを介して接続されるアナログメモリ１４０Ａ、１４０Ｂとスイッチ５２Ａ、５２Ｂを介して接続されている。
そして、図３（Ａ）は、アナログメモリ１４０Ａ、１４０Ｂと垂直信号線１３０及び水平信号線６０Ａ、６０Ｂをつなぐ各スイッチ５１Ａ、５１Ｂ、５２Ａ、５２Ｂが接続されていない状態を示している。各画素１１からの信号は順次、垂直シフトレジスタ２０により選択され、垂直信号線１３０へ出力される。図３（Ａ）では、２ｎ行が選択され、垂直信号線１３０へ出力されている。
【００１９】
次に、図３（Ｂ）では、奇数列のスイッチ５１Ａと偶数列のスイッチ５１Ｂがオンし、垂直信号線１３０とアナログメモリ１４０Ａ、１４０Ｂが接続されている状態を示しており、２ｎ行目の画素信号において、奇数列のＲフィルタからの画素信号は水平信号線６０Ａと接続される上段のアナログメモリ１４０Ａに、偶数列のＧフィルタからの画素信号は水平信号線６０Ｂと接続される下段のアナログメモリ１４０Ｂに格納される。
次に、図３（Ｃ）では、奇数列のスイッチ５２Ａと偶数列のスイッチ５２Ｂがオンし、水平信号線６０Ａ、６０Ｂとアナログメモリ１４０Ａ、１４０Ｂが接続されている状態を示しており、２ｎ行目の画素信号は水平シフトレジスタ７０により順次選択されて水平信号線６０Ａ、６０Ｂへと出力されている。
【００２０】
次に、図３（Ｄ）では、図３（Ｂ）と同様に垂直信号線１３０とアナログメモリ１４０Ａ、１４０Ｂが接続されている状態を示しているが、図３（Ｂ）とは逆に奇数列のスイッチ５１Ｂと偶数列のスイッチ５１Ａがオンし、２ｎ＋１行目の奇数列のＧフィルタからの画素信号を、２ｎ行目の偶数列のＧフィルタからの画素信号と同じ水平信号線６０Ｂに接続されるアナログメモリ１４０Ｂに格納するために、奇数列の画素信号をスイッチ５１Ａ、５１Ｂを切り換えることによって下段のアナログメモリ１４０Ｂに格納している。
以上の動作を、各行毎に順次繰り返すことにより、同色フィルタからの画素情報を同一水平信号線に出力する。
このような動作により、同色フィルタからの信号の経路の差異がなくなるため、画素内の異なった同色フィルタで撮像した時に見られる横縞の抑圧等が可能であり、出力経路を複数に分岐させて水平信号線１本当りの信号量を減少させることによる処理の高速化と横縞の抑圧等による画質の改善とを両立することが可能となる。
また、このような方法を用いることにより、出力信号の補正や補正のための演算素子、フレームメモリを必要とせず、チップ面積を縮小化できるとともに、サンプリング時間なども大幅に短縮することが可能である。
【００２１】
なお、以上の例では、列毎の読み出し状態について述べたが、ランダムに画素情報を読み出す場合においても、同色フィルタからの信号を同じ水平信号線へ出力することは、画質の向上において有用な方法であり、タイミングを制御することによって同様の効果を実現することが可能である。
また、以上の例では原色フィルタの例で説明したが、補色フィルタの場合においても、同一フィルタからの信号を同一水平信号線へ出力することによって同様の効果が得られるものである。
また、以上の例では出力系を２つ設けた例で説明したが、３つ以上に分岐する構成についても同様に適用できるものである。
【００２２】
【発明の効果】
以上説明したように本発明の固体撮像装置及びその信号読み出し方法によれば、画素アレイ部から読み出した画素信号を複数の水平信号線に振り分けて出力する場合に、同一色成分が割り当てられた画素からの画素信号を同一の水平信号線に出力することから、各画素信号を複数の水平信号線によって分散し、高速化を図る構成において、同色の画素信号を特性の等しい経路で処理することができ、画像信号に生じる色の差異や縞模様を除去し、高速化と画質向上とを両立することができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態例によるＣＭＯＳセンサの構成例を示すブロック図である。
【図２】図１に示すＣＭＯＳセンサにおける画素アレイ部の色配列と２本の水平信号線を用いた信号出力動作を示す説明図である。
【図３】図１に示すＣＭＯＳセンサにおけるスイッチ回路部及び水平信号線の詳細な構成と動作を示す回路図である。
【図４】図１に示すＣＭＯＳセンサにおける画素アレイ部の色配列と２本の水平信号線を用いた信号出力動作を示す説明図である。
【符号の説明】
１０……センサ部（画素アレイ部）、１１……画素、２０……垂直シフトレジスタ、３０……シャッタシフトレジスタ、４０……ＣＤＳ（相関二重サンプリング）回路部、５０……スイッチ回路部、５１Ａ、５１Ｂ、５２Ａ、５２Ｂ……スイッチ、６０Ａ、６０Ｂ……水平信号線、７０……水平シフトレジスタ、８０Ａ、８０Ｂ……アンプ回路、９０Ａ、９０Ｂ……Ａ／Ｄコンバータ、１００……デジタルアンプ、１１０……タイミングジェネレータ、１３０……垂直信号線、１４０Ａ、１４０Ｂ……アナログメモリ。
Claims (3)
- それぞれの色成分が割り当てられる複数の画素を２次元方向に配列した画素アレイ部と、
前記画素アレイ部の各画素で生成された画素信号を各画素列毎に設けられた垂直信号線を通して読み出し、第１、第２の水平信号線を通して出力部に出力する読み出し回路とを有し、
前記読み出し回路は、同一色成分が割り当てられた画素からの画素信号を同一の水平信号線に出力し、
かつ、前記複数の画素の画素信号の内、奇数行及び偶数行の奇数画素を前記垂直信号線の奇数列で交互に読み出し、該奇数行の奇数画素を前記第２の水平信号線を通して前記出力部に出力し、該偶数行の奇数画素を前記第１の水平信号線を通して前記出力部に出力し、
前記複数の画素の画素信号の内、奇数行及び偶数行の偶数画素を前記垂直信号線の偶数列で交互に読み出し、該奇数行の偶数画素を前記第１の水平信号線を通して前記出力部に出力し、該偶数行の偶数画素を前記第２の水平信号線を通して前記出力部に出力する、
ことを特徴とする固体撮像装置。 - 前記画素アレイ部上に設けられ、各画素に色成分光を入射させる色フィルタを有することを特徴とする請求項１記載の固体撮像装置。
- それぞれの色成分が割り当てられる複数の画素を２次元方向に配列した画素アレイ部と、
前記画素アレイ部の各画素で生成された画素信号を各画素列毎に設けられた垂直信号線を通して読み出し、第１、第２の水平信号線を通して出力部に出力する読み出し回路とを有する固体撮像装置の信号読み出し方法であって、
同一色成分が割り当てられた画素からの画素信号を同一の水平信号線に出力し、
かつ、前記複数の画素の画素信号の内、奇数行及び偶数行の奇数画素を前記垂直信号線の奇数列で交互に読み出し、該奇数行の奇数画素を前記第２の水平信号線を通して前記出力部に出力し、該偶数行の奇数画素を前記第１の水平信号線を通して前記出力部に出力し、
前記複数の画素の画素信号の内、奇数行及び偶数行の偶数画素を前記垂直信号線の偶数列で交互に読み出し、該奇数行の偶数画素を前記第１の水平信号線を通して前記出力部に出力し、該偶数行の偶数画素を前記第２の水平信号線を通して前記出力部に出力する、
ことを特徴とする固体撮像装置の信号読み出し方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002344833A JP4499348B2 (ja) | 2002-11-28 | 2002-11-28 | 固体撮像装置及びその信号読み出し方法 |
| PCT/JP2003/014882 WO2004049731A1 (ja) | 2002-11-28 | 2003-11-21 | 固体撮像装置及びその信号読み出し方法 |
| KR1020057009459A KR100996663B1 (ko) | 2002-11-28 | 2003-11-21 | 고체촬상장치 및 그 신호독출방법 |
| US10/535,970 US7719582B2 (en) | 2002-11-28 | 2003-11-21 | Solid-state imaging apparatus and its signal reading method |
| CN2003801045669A CN1717940B (zh) | 2002-11-28 | 2003-11-21 | 固态成像装置及其信号读取方法 |
| TW092133169A TWI239211B (en) | 2002-11-28 | 2003-11-26 | Solid-state imaging apparatus and its signal reading method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002344833A JP4499348B2 (ja) | 2002-11-28 | 2002-11-28 | 固体撮像装置及びその信号読み出し方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004180045A JP2004180045A (ja) | 2004-06-24 |
| JP4499348B2 true JP4499348B2 (ja) | 2010-07-07 |
Family
ID=32375971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002344833A Expired - Fee Related JP4499348B2 (ja) | 2002-11-28 | 2002-11-28 | 固体撮像装置及びその信号読み出し方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7719582B2 (ja) |
| JP (1) | JP4499348B2 (ja) |
| KR (1) | KR100996663B1 (ja) |
| CN (1) | CN1717940B (ja) |
| TW (1) | TWI239211B (ja) |
| WO (1) | WO2004049731A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7859581B2 (en) * | 2003-07-15 | 2010-12-28 | Eastman Kodak Company | Image sensor with charge binning and dual channel readout |
| JP2005312025A (ja) * | 2004-04-21 | 2005-11-04 | Magnachip Semiconductor Ltd | 高速アナログ信号処理可能なｃｍｏｓイメージセンサ |
| JP2007174478A (ja) * | 2005-12-26 | 2007-07-05 | Nikon Corp | 固体撮像素子 |
| JP4475665B2 (ja) | 2006-03-31 | 2010-06-09 | キヤノン株式会社 | 固体撮像装置 |
| JP4416753B2 (ja) | 2006-03-31 | 2010-02-17 | キヤノン株式会社 | 固体撮像装置 |
| JP4986771B2 (ja) * | 2006-08-31 | 2012-07-25 | キヤノン株式会社 | 撮像装置、その駆動方法及び放射線撮像システム |
| US20080099232A1 (en) * | 2006-10-25 | 2008-05-01 | Silicon Test Systems, Inc. | Three-dimensional printed circuit board for use with electronic circuitry |
| JP4983359B2 (ja) | 2006-12-08 | 2012-07-25 | カシオ計算機株式会社 | 撮像装置及び撮像方法 |
| CN101771793B (zh) * | 2008-12-26 | 2011-12-14 | 威海华菱光电有限公司 | 线阵图像读取装置的图像读取方法 |
| JP5225145B2 (ja) * | 2009-02-23 | 2013-07-03 | キヤノン株式会社 | 固体撮像装置 |
| JP5237998B2 (ja) * | 2010-07-12 | 2013-07-17 | パナソニック株式会社 | 固体撮像素子、撮像装置および信号処理方法 |
| CN102404515A (zh) * | 2010-09-13 | 2012-04-04 | 联咏科技股份有限公司 | 影像感测装置 |
| GB2488769A (en) * | 2011-03-07 | 2012-09-12 | Sony Corp | Image Sensor Including an Array of Primary Colour Sensitive Photosensors Being Read in Line Subsets |
| JP5700247B2 (ja) * | 2011-03-24 | 2015-04-15 | ソニー株式会社 | 画像処理装置および方法 |
| WO2012127772A1 (ja) * | 2011-03-24 | 2012-09-27 | パナソニック株式会社 | 固体撮像素子および当該素子を備える撮像装置 |
| JP5893372B2 (ja) * | 2011-12-07 | 2016-03-23 | オリンパス株式会社 | 固体撮像装置、撮像装置、および信号読み出し方法 |
| US9349761B2 (en) | 2011-12-07 | 2016-05-24 | Olympus Corporation | Solid-state image pickup device and color signal reading method including a plurality of electrically-coupled substrates |
| JP6246004B2 (ja) * | 2014-01-30 | 2017-12-13 | キヤノン株式会社 | 固体撮像装置 |
| JP6305169B2 (ja) * | 2014-04-07 | 2018-04-04 | キヤノン株式会社 | 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体 |
| JP6738286B2 (ja) * | 2015-01-28 | 2020-08-12 | パナソニックセミコンダクターソリューションズ株式会社 | 固体撮像装置およびカメラ |
| CN107333074B (zh) * | 2016-04-29 | 2020-03-27 | 思特威(上海)电子科技有限公司 | 成像装置、成像方法及图像传感器读取方法 |
| CN107370968B (zh) * | 2016-05-11 | 2020-09-04 | 思特威(上海)电子科技有限公司 | 成像装置及其成像方法 |
| CN107370969B (zh) * | 2016-05-11 | 2020-10-02 | 思特威(上海)电子科技有限公司 | 成像装置 |
| CN113228612A (zh) * | 2018-12-26 | 2021-08-06 | 富士胶片株式会社 | 摄像装置、摄像装置的图像数据处理方法及程序 |
| CN111835971B (zh) * | 2020-07-20 | 2021-09-24 | Oppo广东移动通信有限公司 | 图像处理方法、图像处理系统、电子设备及可读存储介质 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19605938B4 (de) * | 1996-02-17 | 2004-09-16 | Fachhochschule Wiesbaden | Bildabtaster |
| US5969758A (en) * | 1997-06-02 | 1999-10-19 | Sarnoff Corporation | DC offset and gain correction for CMOS image sensor |
| US6977684B1 (en) * | 1998-04-30 | 2005-12-20 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
| JP4185615B2 (ja) * | 1999-03-05 | 2008-11-26 | キヤノン株式会社 | 撮像装置及びそれを用いた撮像システム |
| JP2000012819A (ja) | 1998-06-17 | 2000-01-14 | Nikon Corp | 固体撮像素子 |
| JP3501682B2 (ja) | 1999-05-31 | 2004-03-02 | キヤノン株式会社 | カラー撮像装置及びそれを用いた撮像システム |
| JP4397105B2 (ja) * | 1999-06-28 | 2010-01-13 | 富士通株式会社 | 固体撮像装置 |
| JP2002330349A (ja) * | 2001-04-26 | 2002-11-15 | Fujitsu Ltd | Ｘｙアドレス型固体撮像装置 |
| JP3854826B2 (ja) * | 2001-08-08 | 2006-12-06 | キヤノン株式会社 | 撮像装置 |
| DE10331676A1 (de) * | 2002-09-12 | 2004-03-25 | Thomson Licensing S.A., Boulogne | Verfahren zur Korrektur von Videosignalen |
| JP4403687B2 (ja) * | 2002-09-18 | 2010-01-27 | ソニー株式会社 | 固体撮像装置およびその駆動制御方法 |
-
2002
- 2002-11-28 JP JP2002344833A patent/JP4499348B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-21 US US10/535,970 patent/US7719582B2/en not_active Expired - Fee Related
- 2003-11-21 CN CN2003801045669A patent/CN1717940B/zh not_active Expired - Fee Related
- 2003-11-21 KR KR1020057009459A patent/KR100996663B1/ko active IP Right Grant
- 2003-11-21 WO PCT/JP2003/014882 patent/WO2004049731A1/ja active Application Filing
- 2003-11-26 TW TW092133169A patent/TWI239211B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI239211B (en) | 2005-09-01 |
| CN1717940A (zh) | 2006-01-04 |
| KR20050086841A (ko) | 2005-08-30 |
| WO2004049731A1 (ja) | 2004-06-10 |
| US20060164527A1 (en) | 2006-07-27 |
| CN1717940B (zh) | 2011-04-13 |
| US7719582B2 (en) | 2010-05-18 |
| KR100996663B1 (ko) | 2010-11-25 |
| TW200425728A (en) | 2004-11-16 |
| JP2004180045A (ja) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4499348B2 (ja) | 固体撮像装置及びその信号読み出し方法 | |
| JP3833125B2 (ja) | 撮像装置 | |
| US9438839B2 (en) | Solid state imaging apparatus and imaging system using the same | |
| KR101241702B1 (ko) | 고체 촬상 소자, 그 구동 방법 및 촬상 장치 | |
| JP4611296B2 (ja) | 電荷ビニング型イメージセンサ | |
| KR101200134B1 (ko) | 고체 촬상 소자의 구동 방법, 고체 촬상 소자 및 촬상 장치 | |
| US20060001751A1 (en) | Solid-state imaging apparatus | |
| US8462241B2 (en) | Image sensing apparatus and image capturing system | |
| JP6541324B2 (ja) | 固体撮像装置及びその駆動方法、並びに、撮像システム | |
| JP3970185B2 (ja) | 固体撮像素子及びデジタルカメラ | |
| US20100245628A1 (en) | Imaging apparatus and imaging system | |
| JP5721518B2 (ja) | 撮像素子及び撮像装置 | |
| JP2005269452A (ja) | 撮像素子および撮像装置 | |
| JP2008278453A (ja) | 撮像装置及び撮像システム | |
| JP3956875B2 (ja) | 固体撮像装置 | |
| JP2008172704A (ja) | 固体撮像装置及びその駆動方法 | |
| JP6700850B2 (ja) | 撮像素子の駆動制御回路 | |
| JP5511205B2 (ja) | 撮像装置及び撮像方法 | |
| JP2005312081A (ja) | 撮像装置 | |
| JP2015173387A (ja) | 撮像素子、その駆動方法、およびプログラム | |
| KR20150098547A (ko) | 고체 촬상 장치 및 카메라 시스템 | |
| JP2007074630A (ja) | 固体撮像素子 | |
| JP2007181107A (ja) | Ｃｃｄ固体撮像素子の駆動方法とそれを用いた撮像装置 | |
| JP2008118371A (ja) | 撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070905 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080627 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100304 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |