JP6222483B2 - 固体撮像装置及び撮像装置 - Google Patents

Description

本発明は、固体撮像装置及び撮像装置に関する。

近年、出力コードの変動をもたらす比較器のオフセットの発生量と変動を抑制することで出力コードの変動を低減することができる固体撮像装置が提案されている（例えば、特許文献１参照）。

図３５を用いて特許文献１に示された従来の固体撮像装置を説明する。

図３５に示す比較器９００は、信号入力端子と、信号入力端子と信号線との間に接続されたキャパシタＣ９１１、Ｃ９１２と、キャパシタＣ９１１、Ｃ９１２に信号電圧と比較器９００の動作点との電圧差を定期的に充電するためにオン、オフ制御される校正用のスイッチングトランジスタＰＴ９１３、ＰＴ９１４と、を有し、充電を実施する際にオン状態に遷移するスイッチングトランジスタＰＴ９１３、ＰＴ９１４のオン抵抗が、振幅が制限された制御パルスにより動的に制御される構成を有している。

特開２０１０−１６６５６号公報

しかしながら、特許文献１に開示された固体撮像装置は、校正用のスイッチングトランジスタを確実にオン、オフさせるための振幅が必要となるため、校正用のスイッチングトランジスタの制御パルスの論理振幅を小さくすることには限界がある。従って、ＡＤ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ）変換に要する時間を十分に短縮することができず、高フレームレート化に対応できないという課題を有している。

そこで、本発明は、ＡＤ変換に要する時間を短縮し、高フレームレート化に対応可能な固体撮像装置及び撮像装置を提供することを目的とする。

このような課題を解決するために、本発明の一態様に係る固体撮像装置は、行列状に配置された複数の単位画素を有し、入射光量に応じた画素信号を生成する画素部と、前記画素部の列に対応して設けられ、対応する列の単位画素から出力される画素信号をデジタル変換するＡＤ変換部と、前記ＡＤ変換部におけるデジタル変換を制御するための制御信号を生成する制御部と、前記制御部から前記ＡＤ変換部へ前記制御信号を供給するための信号経路に設けられ、前記制御信号の振幅を小さくさせる、及び、前記制御信号を遅延させる、の少なくとも一方を行う調整回路とを備える。

これにより、本発明の一態様に係る固体撮像装置は、制御信号による各ＡＤ変換部における制御をほぼ同時に行うことができる。つまり、各ＡＤ変換部においてＡＤ変換がほぼ同時に行われる。これにより、列毎に異なるタイミングでＡＤ変換部が動作する場合と比較して、ＡＤ変換に要する時間を短縮でき、高フレーム化に対応できる。

また、本発明の一態様に係る固体撮像装置は、さらに、スロープ状に電圧値が変化するランプ信号を生成する参照信号生成部を備え、前記ＡＤ変換部は、前記画素信号と前記ランプ信号とを比較する比較器と、前記画素信号と前記ランプ信号との大小関係が入れ替わり前記比較器の出力が反転するまでの時間をカウントするカウンタ部とを備え、前記制御信号は、前記比較器のオートゼロを実行するためのリセット信号であってもよい。

これにより、各列の比較器で生じる電圧オフセットの発生を抑え、同等に設定できるので、電圧オフセットのばらつきを吸収するための処理が不要となる。

また、本発明の一態様に係る固体撮像装置において、前記ＡＤ変換部は、前記画素信号をサンプル・ホールドするサンプル・ホールド回路を有するΔΣＡＤ変換器であり、前記制御信号は、前記サンプル・ホールド回路のための制御クロックであってもよい。

また、本発明の一態様に係る固体撮像装置において、前記ＡＤ変換部は、スイッチトキャパシタ回路を有するΔΣＡＤ変換器であり、前記制御信号は、前記スイッチトキャパシタ回路のための制御クロックであってもよい。

これにより、高フレームレート化した場合であっても、各列のΔΣＡＤ変換器をほぼ同時に制御できるので、列毎に制御クロックのタイミングがずれることがなくなり、誤動作を低減できる。

また、本発明の一態様に係る固体撮像装置において、前記調整回路は、前記制御部で生成された前記制御信号が入力され、当該制御信号の電圧に応じてハイレベル又はローレベルを出力するＣＭＯＳ論理回路と、一端が前記ＣＭＯＳ論理回路の出力端に接続され、他端が前記ＡＤ変換部に電気的に接続された第一の抵抗とを備えてもよい。

これにより、回路面積と消費電力とを過剰に増やすことなく、デジタルノイズのＡＤ変換部への影響を低減し、精度よくＡＤ変換することができる。

また、本発明の一態様に係る固体撮像装置において、前記調整回路はさらに、電源と前記第一の抵抗の前記他端との間に接続された第二の抵抗を備えてもよい。

これにより、制御信号のローレベル電圧を高くすることができる。つまり、制御信号の振幅を小さくできる。

また、本発明の一態様に係る固体撮像装置において、前記調整回路はさらに、グランドと前記第一の抵抗の前記他端との間に接続された第三の抵抗を備えてもよい。

これにより、制御信号のハイレベル電圧を低くすることができる。つまり、制御信号の振幅を小さくできる。

また、本発明の一態様に係る固体撮像装置において、前記調整回路はさらに、第二の抵抗と、前記第二の抵抗と直列に接続された第一のスイッチと、第三の抵抗と、前記第三の抵抗と直列に接続された第二のスイッチとを備え、前記第二の抵抗及び前記第一のスイッチは、電源と前記第一の抵抗の前記他端との間に接続され、前記第三の抵抗及び前記第二のスイッチは、グランドと前記第一の抵抗の前記他端との間に接続され、前記第一のスイッチは前記ＣＭＯＳ論理回路がローレベルを出力する場合は導通、ハイレベルを出力する場合は非導通となるように制御され、前記第二のスイッチは前記ＣＭＯＳ論理回路がハイレベルを出力する場合は導通、ローレベルを出力する場合は非導通となるように制御されてもよい。

これにより、制御信号のハイレベル電圧を低くし、かつ、ローレベル電圧を高くすることができる。つまり、制御信号の振幅をより小さくできる。

また、本発明の一態様に係る固体撮像装置において、前記第三の抵抗を可変抵抗で構成してもよい。

これにより、ＡＤ変換部の動作を損なうことなく、制御信号のハイレベル電圧を可能な限り下げることができる。その結果、ＡＤ変換に要する時間をさらに短縮でき、さらなる高フレーム化に対応できる。例えば、ＡＤ変換部の動作を確認しながら制御信号のハイレベル電圧を下げることにより、ＡＤ変換部の動作を損なうことなく、制御信号のハイレベル電圧を下げられる。

また、本発明の一態様に係る固体撮像装置において、前記第二の抵抗を可変抵抗で構成してもよい。

これにより、ＡＤ変換部の動作を損なうことなく、制御信号のローレベル電圧を可能な限り上げることができる。その結果、ＡＤ変換に要する時間をさらに短縮でき、さらなる高フレーム化に対応できる。例えば、ＡＤ変換部の動作を確認しながら制御信号のローレベル電圧を上げることにより、ＡＤ変換部の動作を損なうことなく、制御信号のローレベル電圧を上げられる。

また、本発明の一態様に係る固体撮像装置において、前記第一の抵抗の抵抗値は、前記調整回路と当該調整回路から最も距離が遠い前記ＡＤ変換部とを接続する配線の配線抵抗値の２倍以上であってもよい。

これにより、調整回路から最も距離が近いＡＤ変換部における制御信号の立上り及び立下りに要する時間と、調整回路から最も距離が遠いＡＤ変換部における制御信号の立上り及び立下りに要する時間とを、確実に同等とすることができる。つまり、調整回路から制御信号が出力される全てのＡＤ変換部を、確実に同等に制御できる。

また、本発明の一態様に係る固体撮像装置において、前記第一の抵抗を可変抵抗で構成してもよい。

これにより、制御信号の遅延時間を最適な時間に調整することができる。つまり、制御信号の遅延時間を、調整回路と各ＡＤ変換部とを接続する制御信号を供給するための配線経路の寄生素子による影響を無視できる程度、かつ、ＡＤ変換部でのＡＤ変換時間に影響を及ぼさない程度に設定することができる。

また、本発明の一態様に係る固体撮像装置において、前記調整回路は、第１電源端子、及び、グランドに接続された第２電源端子を有し、前記制御部で生成された前記制御信号が入力され、当該制御信号の電圧に応じてハイレベル又はローレベルを出力するＣＭＯＳ論理回路と、前記第１電源端子と電源との間に挿入され、互いに直列接続されたＭ段（Ｍは１以上の整数）のＰＭＯＳトランジスタとを備え、前記Ｍ段のＰＭＯＳトランジスタの各々はダイオード接続されてもよい。

これにより、制御信号を遅延させることができ、かつ、制御信号のハイレベル電圧を低くすることができる。さらに、Ｍ段のＰＭＯＳトランジスタにより、電源から回り込むデジタルノイズのＡＤ変換部への影響を低減し、精度よくＡＤ変換することができる。

また、本発明の一態様に係る固体撮像装置において、前記調整回路は、電源に接続された第１電源端子、及び、第２電源端子を有し、前記制御部で生成された前記制御信号が入力され、当該制御信号の電圧に応じてハイレベル又はローレベルを出力するＣＭＯＳ論理回路と、前記第２電源端子とグランドとの間に挿入され、互いに直列接続されたＮ段（Ｎは１以上の整数）のＮＭＯＳトランジスタとを備え、前記Ｎ段のＮＭＯＳトランジスタの各々はダイオード接続されてもよい。

これにより、制御信号を遅延させることができ、かつ、制御信号のローレベル電圧を高くすることができる。さらに、Ｎ段のＮＭＯＳトランジスタにより、グランドから回り込むデジタルノイズのＡＤ変換部への影響を低減し、精度よくＡＤ変換することができる。

また、本発明の一態様に係る固体撮像装置において、前記調整回路は、第１電源端子、及び、第２電源端子を有し、前記制御部で生成された前記制御信号が入力され、当該制御信号の電圧に応じてハイレベル又はローレベルを出力するＣＭＯＳ論理回路と、前記第１電源端子と電源との間に挿入され、互いに直列接続されたＭ段（Ｍは１以上の整数）のＰＭＯＳトランジスタと、前記第２電源端子とグランドとの間に挿入され、互いに直列接続されたＮ段（Ｎは１以上の整数）のＮＭＯＳトランジスタとを備え、前記Ｍ段のＰＭＯＳトランジスタ及び前記Ｎ段のＮＭＯＳトランジスタの各々はダイオード接続されてもよい。

これにより、制御信号のハイレベル電圧及びローレベル電圧のいずれも調整することができる。さらに、Ｍ段のＰＭＯＳトランジスタにより、電源から回り込むデジタルノイズのＡＤ変換部への影響を低減し、かつ、Ｎ段のＮＭＯＳトランジスタにより、グランドから回り込むデジタルノイズのＡＤ変換部への影響を低減するので、精度よくＡＤ変換することができる。

また、本発明の一態様に係る撮像装置は、上記固体撮像装置を備える。

本発明によれば、ＡＤ変換に要する時間を短縮し、高フレームレート化に対応可能な固体撮像装置を実現することができる。

図１は、第１の実施形態に係る固体撮像装置の全体構成の一例を示すブロック図である。 図２Ａは、単位画素の構成の一例を示す回路図である。 図２Ｂは、単位画素の構成の他の一例を示す回路図である。 図３は、比較器の構成の一例を示す回路図である。 図４は、比較器におけるリセットトランジスタと負荷トランジスタとの等価回路を示す回路図である。 図５は、等価回路への入力波形を示すグラフである。 図６は、入力波形に対する応答の電圧波形を示すグラフである。 図７は、第１の比較例において、タイミング制御部から各比較器までの配線に生じる寄生素子を模式的に示す回路図である。 図８は、論理振幅遅延調整回路の構成の一例を示す回路図である。 図９は、論理振幅遅延調整回路の入出力波形を示すグラフである。 図１０は、第１の実施形態において、タイミング制御部から各比較器までの配線に生じる寄生素子を模式的に示す回路図である。 図１１Ａは、第１の比較例における比較器の出力波形を示すグラフである。 図１１Ｂは、第１の実施形態における比較器の出力波形を示すグラフである。 図１２は、第１の実施形態に係る固体撮像装置におけるデジタルノイズ耐性の向上を説明するための図である。 図１３は、第２の比較例の一例におけるパルス生成部及び比較器の構成を示す回路図である。 図１４は、第２の比較例の他の例におけるパルス生成部及び比較器の構成を示す回路図である。 図１５Ａは、論理振幅遅延調整回路の構成の他の一例を示す回路図である。 図１５Ｂは、論理振幅遅延調整回路の構成のさらに他の一例を示す回路図である。 図１６は、ΔΣＡＤ変換器を用いた固体撮像装置の構成の一例を示すブロック図である。 図１７は、サンプル・ホールド回路の構成の一例を示す回路図である。 図１８は、スイッチトキャパシタ回路を有する積分器の構成の一例を示す回路図である。 図１９は、第２の実施形態に係る固体撮像装置における論理振幅遅延調整回路の構成の一例を示す回路図である。 図２０は、タイミング制御部から各比較器までの配線に生じる寄生素子を、図１０よりも簡易化して模式的に示す回路図である。 図２１は、信号源から入力された波形を示すグラフである。 図２２Ａは、抵抗値が５０Ωの場合のＶｌｅｆｔ及びＶｒｉｇｈｔの波形を示すグラフである。 図２２Ｂは、抵抗値が５００Ωの場合のＶｌｅｆｔ及びＶｒｉｇｈｔの波形を示すグラフである。 図２３は、Ｖｌｅｆｔ及びＶｒｉｇｈｔの抵抗値依存特性を示すグラフである。 図２４は、ＶｌｅｆｔとＶｒｉｇｈｔの立上り時間比の抵抗値依存特性を示すグラフである。 図２５Ａは、第２の実施形態の比較例における比較器の出力波形を示すグラフである。 図２５Ｂは、第２の実施形態における比較器の出力波形を示すグラフである。 図２６は、デジタルノイズ耐性の向上を説明するための図である。 図２７は、第３の実施形態に係る固体撮像装置における論理振幅遅延調整回路の構成の一例を示す回路図である。 図２８は、論理振幅遅延調整回路の入出力波形を示すグラフである。 図２９Ａは、第３の実施形態の比較例における比較器の出力波形を示すグラフである。 図２９Ｂは、第３の実施形態における比較器の出力波形を示すグラフである。 図３０は、デジタルノイズ耐性の向上を説明するための図である。 図３１は、論理振幅遅延調整回路の構成の他の一例を示す回路図である。 図３２は、論理振幅遅延調整回路の構成のさらに他の一例を示す回路図である。 図３３Ａは、ビデオカメラの一例を示す外観図である。 図３３Ｂは、デジタルスチルカメラの一例を示す外観図である。 図３４は、第４の実施形態に係る撮像装置の構成の一例を示すブロック図である。 図３５は、従来の固体撮像装置における比較器の構成を示す回路図である。

以下、実施形態について、図面を参照しながら具体的に説明する。

なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示すものである。以下の実施形態で示される数値、形状、構成要素、構成要素の配置位置及び接続形態、などは、一例であり、本発明を限定する主旨ではない。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

（第１の実施形態）
以下、第１の実施形態に係る固体撮像装置について、図面を参照して詳細に説明する。

図１は、第１の実施形態に係る固体撮像装置の全体構成を示すブロック図である。

図１に記載された固体撮像装置１００は、単位画素１０２がアレイ状に配置された画素アレイ（撮像領域とも言う）１０３と、垂直走査回路１０４と、画素列毎に備えた垂直信号線１０５と、電流源回路１０６とを備える画素部１４０と、画素列毎に備えた列ＡＤＣ（Analog to Digital Converter）１０８を有する列信号処理部１０９と、水平走査回路１１０と、参照信号生成部１１１と、タイミング制御部１１２と、出力回路１１３と、論理振幅遅延調整回路１２０とを有する。ここで、列ＡＤＣ１０８は、比較器１１４と、カウンタ部１１５と、データ記憶部１１７とで構成されている。なお、データ記憶部１１７、水平走査回路１１０及び出力回路１１３は、データ処理部１４１を構成し、データ記憶部１１７が保持しているデジタル信号に対して、例えば、デジタルゲイン演算や各種補正処理等を行い、処理後のデジタル信号を固体撮像装置１００の外部に出力する。

画素アレイ１０３は、アレイ状に配置された単位画素１０２を備え、垂直走査回路１０４から行ごとに出力される信号に従って、単位画素１０２での受光量に対応する信号である画素信号（Ｖｓｉｇ）を、単位画素１０２の列ごとに設けられた垂直信号線１０５へ出力する。

ここで、単位画素１０２の詳細な構成について説明する。

図２Ａは、本実施形態に係る固体撮像装置１００の単位画素（単位セルとも言う）１０２の構成の一例を示す回路図である。

図２Ａに示すように、単位画素１０２は、転送トランジスタ２０２、増幅トランジスタ２０３、リセットトランジスタ２０４、及び選択トランジスタ２０５といった画素トランジスタと、光電変換を行うフォトダイオード２０１と、フォトダイオード２０１で光電変換された信号電荷を信号電圧に変換するフローティングディフュージョン（ＦＤ）２０６が設けられている。なお、同図に示す電流源トランジスタ２０７は、電流源回路１０６を構成するトランジスタであって、増幅トランジスタ２０３と共にソースフォロア回路を構成する。

垂直走査回路１０４は、各画素トランジスタに対し、転送パルス信号（ＴＲＡＮ）、選択パルス信号（ＳＥＬ）、リセットパルス信号（ＲＳＴ）等を供給する。つまり、垂直走査回路１０４は、各単位画素１０２で発生した電荷の蓄積時間の制御や、各単位画素１０２における画素信号を読み出すための信号を、画素アレイ１０３の行ごとに順次出力する。

列ＡＤＣ１０８は、画素アレイ１０３から出力された画素信号（Ｖｓｉｇ）をデジタル変換することで、画素信号（Ｖｓｉｇ）に応じたデジタル値を生成して保持する。具体的には、列ＡＤＣ１０８は、比較器１１４において、画素信号（Ｖｓｉｇ）と参照信号生成部１１１から出力されるランプ信号（Ｖｓｌｏｐｅ）とを比較し、この比較処理と並行してカウンタ部１１５においてカウント処理を行う。そして、ランプ信号（Ｖｓｌｏｐｅ）が画素信号（Ｖｓｉｇ）に達するまでの時間をカウントし、ランプ信号（Ｖｓｌｏｐｅ）が画素信号（Ｖｓｉｇ）に達した時点のカウント値をデータ記憶部１１７において保持する。

水平走査回路１１０は、タイミング制御部１１２の制御に従い、データ記憶部１１７に保持されたデジタル信号を列ごとに順次出力回路１１３を介して、固体撮像装置１００の外部へ出力させる。

参照信号生成部１１１は、タイミング制御部１１２の制御に従い、列ＡＤＣ１０８でのＡＤ変換用のランプ信号（Ｖｓｌｏｐｅ）を生成する。

タイミング制御部１１２は、本開示の制御部の一例であり、垂直走査回路１０４、水平走査回路１１０及び参照信号生成部１１１に対して、動作に必要なクロックや所定タイミングのパルス信号を供給する。また、タイミング制御部１１２は、列ＡＤＣ１０８におけるデジタル変換を制御するための制御信号を生成し、論理振幅遅延調整回路１２０を介して列ＡＤＣ１０８へ供給する。

論理振幅遅延調整回路１２０は、本開示の調整回路の一例であり、タイミング制御部１１２から列ＡＤＣ１０８へ制御信号を供給するための信号経路に設けられ、制御信号を遅延させ、かつ、制御信号の振幅を小さくさせる。この制御信号は、具体的には、比較器１１４のオートゼロを実行するためのリセット信号である。

以上のように、本実施形態に係る固体撮像装置１００は、行列状に配置された複数の単位画素１０２を有し、入射光量に応じた画素信号を生成する画素部１４０と、画素部１４０の列に対応して設けられ、対応する列の単位画素１０２から出力される画素信号をデジタル変換する列ＡＤＣ１０８と、列ＡＤＣ１０８の比較器１１４におけるオートゼロを実行するためのリセット信号を生成するタイミング制御部１１２と、タイミング制御部１１２から列ＡＤＣ１０８へリセット信号を供給するための信号経路に設けられ、リセット信号を遅延させる論理振幅遅延調整回路１２０を備える。

次に、上記のように構成された本実施形態に係る固体撮像装置１００の基本動作について説明する。

まず、リセットトランジスタ２０４にＲＳＴ（Ｈレベル）が印加されると、フローティングディフュージョン２０６は電源電圧となり、増幅トランジスタ２０３と電流源トランジスタ２０７とを有するソースフォロア回路により画素リセット信号（Ｖｒｓｔ）として垂直信号線１０５に転送される。次に、リセットトランジスタ２０４をオフし、ＴＲＡＮ（Ｈレベル）を転送トランジスタ２０２に印加すると、フォトダイオード２０１に蓄積された光信号電荷がフローティングディフュージョン２０６に転送され、フローティングディフュージョン２０６の電圧は電源電圧から光信号電荷量に応じて低下する。この電圧も、同様にソースフォロア回路により画素信号（Ｖｓｉｇ）として垂直信号線１０５に転送される。垂直走査回路１０４は、ＳＥＬ（Ｈレベル）を選択トランジスタ２０５に印加することにより、その行の単位画素１０２がアクティブとなり、画素リセット信号（Ｖｒｓｔ）、および、画素信号（Ｖｓｉｇ）が画素列毎の垂直信号線１０５に出力される。

次に、画素列毎に備えた列ＡＤＣ１０８の動作について説明すると、垂直信号線１０５に出力された画素リセット信号（Ｖｒｓｔ）が、比較器１１４の一方の入力端子に入力され、他方の入力端子には、参照信号生成部１１１で生成されたスロープ状に変化するランプ信号（Ｖｓｌｏｐｅ）が入力される。

ランプ信号（Ｖｓｌｏｐｅ）はある一定の傾きをもち線形に変化する信号であり、画素リセット信号（Ｖｒｓｔ）は、比較器１１４にてランプ信号（Ｖｓｌｏｐｅ）と比較される。比較期間中、カウンタ部１１５は、タイミング制御部１１２から供給されるクロックをカウントする。

画素リセット信号（Ｖｒｓｔ）とランプ信号（Ｖｓｌｏｐｅ）の大小関係が入れ替わった時、比較器１１４の出力が反転（例えばＨレベルからＬレベルに反転）し、カウンタ部１１５への入力クロックが停止することでカウンタ部１１５が停止し、画素リセット信号（Ｖｒｓｔ）はデジタル値に変換される。

次に、フォトダイオード２０１の電荷が転送され、垂直信号線１０５から画素信号（Ｖｓｉｇ）が出力されると、画素リセット信号（Ｖｒｓｔ）と同様に、画素信号（Ｖｓｉｇ）はランプ信号（Ｖｓｌｏｐｅ）と比較されデジタル値に変換される。

ここでカウンタ部１１５は、画素リセット信号（Ｖｒｓｔ）の比較時はダウンカウントの動作をし、画素信号（Ｖｓｉｇ）の比較時はアップカウントの動作をする。これは、画素リセット信号（Ｖｒｓｔ）と画素信号（Ｖｓｉｇ）の差をとったことに等しく、両信号に共通に含まれるノイズ成分が除去されたデジタル値を得ることができる。この方法は、相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）と呼ばれている。相関二重サンプリング後のカウンタ部１１５のカウント値は目的のデジタル値となり、ＡＤ変換動作は完了する。

そして、画素列毎にＡＤ変換されたデジタル値は、一旦データ記憶部１１７に保持され、水平走査回路１１０により順次水平方向に転送されて出力回路１１３から出力される。

このように、本実施形態に係る固体撮像装置１００は、画素部１４０から取得した画素リセット信号（Ｖｒｓｔ）と画素信号（Ｖｓｉｇ）とをそれぞれ比較器１１４でランプ信号（Ｖｓｌｏｐｅ）と比較判定し、相関二重サンプリングを実施することで高精度なＡＤ変換を実現している。

なお、本実施形態に係る固体撮像装置１００の単位画素（単位セル）は、図２Ａの構成に変えて、図２Ｂの構成を用いることも出来る。図２Ｂは、画素部１４０に行列状に配置された単位画素５０２は、増幅トランジスタ５２１と、リセットトランジスタ５２２と、アドレストランジスタ５２３と、光電変換素子（光電変換膜）５２４と、これらを結線する配線とで構成され、入射光に応じた画素信号（Ｖｓｉｇ）を生成する。増幅トランジスタ５２１のソースには、垂直方向に走る電源配線５２７が接続されている。リセットトランジスタ５２２のゲートには、水平方向に走るリセット信号線５２８が接続されている。アドレストランジスタ５２３のゲートには、水平方向に走るアドレス信号線５２９が接続され、ドレインには垂直方向に走る垂直信号線５２６が接続されている。

次に、本実施形態に係る固体撮像装置１００の特徴となる、タイミング制御部１１２と比較器１１４との間に論理振幅遅延調整回路１２０を配置したことに関して、（i）比較器１１４に生じる課題、及び、（ii）論理振幅遅延調整回路１２０の詳細な構成及び効果について、詳細に説明する。

（i）比較器１１４に生じる課題
まず、理解を容易にするために、本実施形態に係る固体撮像装置における比較器１１４に生じる課題について説明する。

図３は、本実施形態に係る固体撮像装置の理解を容易とするための図であり、比較器１１４の構成の一例を示す回路図である。

同図は、比較器１１４において、画素リセット信号（Ｖｒｓｔ）とランプ信号（Ｖｓｌｏｐｅ）との比較をする前に、タイミング制御部１１２からのリセット信号を用いて、比較器１１４が最も感度の高い状態で動作するための基準電圧を設定する操作、いわゆるオートゼロがなされる説明を示したものである。

図３より、入力トランジスタ３０２及び３０３と、電流源３０６と、負荷トランジスタ３００及び３０１と、容量３０７及び３０８と、リセットトランジスタ３０４及び３０５とにより構成された演算増幅器型の比較器１１４において、まず、論理振幅遅延調整回路１２０は、ＣＭＰＲＳ端子にＬレベルのリセット信号を供給し、リセットトランジスタ３０４及び３０５をオンさせる。このとき、入力トランジスタ３０２及び３０３のゲート端子とドレイン端子とが短絡され回路が平衡状態となり、基準電圧が発生する。

続いて、ＣＭＰＲＳ端子にＨレベルのリセット信号を供給するとリセットトランジスタ３０４及び３０５がオフし、入力トランジスタ３０２及び３０３のゲート端子はフローティングとなる。このときＲＡＭＰ端子の電圧と入力トランジスタ３０２のゲート電圧との差は容量３０７に、ＡＤＩＮ端子の電圧と入力トランジスタ３０３のゲート電圧との差は容量３０８に保持される。その結果、ＲＡＭＰ端子に供給されるランプ信号（Ｖｓｌｏｐｅ）とＡＤＩＮ端子に供給される画素リセット信号（Ｖｒｓｔ）や画素信号（Ｖｓｉｇ）との電圧の大小が比較できる状態となる。

以上が、比較器１１４におけるオートゼロの動作である。

しかしながら、オートゼロには、タイミング制御部１１２から、オートゼロを完了するためのリセット信号（図３の例では、ＣＭＰＲＳ端子に入力されるＬレベルからＨレベルへ遷移する信号）を供給する際に、クロックフィードスルーやチャージインジェクションの影響により本来の基準電圧からのずれ、すなわち電圧オフセットが発生するという課題を備えている。

この課題の理解を容易とするため、図４を用いて説明する。

図４は、クロックフィードスルーについての説明図であり、リセットトランジスタ３０４及び負荷トランジスタ３００と、リセットトランジスタ３０５及び負荷トランジスタ３０１とのそれぞれの等価回路を示す回路図である。

同図において、容量３１５は、リセットトランジスタ３０４、または、リセットトランジスタ３０５のゲート−ドレイン間容量とそれに並列につく寄生容量とを１つの容量で近似したものである。抵抗３１６は、リセットトランジスタ３０４のオン抵抗と負荷トランジスタ３００の抵抗成分との和、または、リセットトランジスタ３０５のオン抵抗と負荷トランジスタ３０１の抵抗成分との和を１つの抵抗で近似したものである。

このＣＲ回路に図５に示すような傾きＶＡ／ＴＲの立上りパルスを入力した場合の応答Ｖａｚは（式１）で与えられる。

図６は、（式１）で得られた応答Ｖａｚの電圧波形を示すグラフであり、立上りパルスの傾きＶＡ／ＴＲに比例した電圧ＲＣ（ＶＡ／ＴＲ）があらわれる。実動作ではＣＭＰＲＳ端子の電圧の立上りの途中でリセットトランジスタ３０４及び３０５がオフする。これは図４における抵抗３１６の抵抗値が無限大になることに相当し、ＲＣ（ＶＡ／ＴＲ）の電圧オフセットが保持されることになる。つまり、リセットトランジスタ３０４及び３０５のドレイン端子には、本来の基準電圧からＶａｚだけずれた電圧が保持される。

以上のようにオートゼロ時に発生した電圧オフセットは、本来のカウント値からのずれを発生させる。

さらに、実際の固体撮像装置１００では、タイミング制御部１１２と画素部１４０の列ごとに設けられた比較器１１４との間に、配線の寄生抵抗及び浮遊容量等により生じる寄生素子が存在し、この寄生素子により列ごとに異なるリセット信号の遅延時間が発生する。

このリセット信号の遅延時間について、第１の実施形態の第１の比較例として、論理振幅遅延調整回路１２０を有さない固体撮像装置を例に挙げて説明する。

図７は、第１の比較例に係る固体撮像装置における、タイミング制御部１１２から各比較器１１４までの配線に生じる寄生素子を模式的に示す回路図である。なお、以降、ｋ列目（１≦ｋ≦Ｎ）に属する比較器１１４を比較器１１４−ｋと表記し、ｋ列目に属する比較器１１４−ｋのＡＤＩＮ端子をＡＤＩＮ−ｋとして記載している場合がある。なお、比較器１１４−１〜１１４−ｋを特に区別せず、比較器１１４と記載している場合がある。

実際の固体撮像装置では、図７に示すように、タイミング制御部１１２と比較器１１４との間にはＲＣ寄生素子１３９−１〜１３９−Ｎが分布定数的に存在する。これにより、リセット信号を生成するタイミング制御部１１２から距離が近い比較器１１４−１には急峻な（ＴＲが小さな）パルスが供給されるが、距離が遠い比較器１１４−Ｎには鈍った（ＴＲが大きな）パルスが供給される。このため、クロックフィードスルーによる電圧オフセット量が列ＡＤＣ１０８毎に異なる。

従って、第１の比較例に係る固体撮像装置では、画素リセット信号（Ｖｒｓｔ）の入力時において、列毎にダウンカウント値が異なることになり、そのカウント値のばらつきを十分に吸収できるようなダウンカウント数を設定しなければならなくなる。その結果、カウント値のばらつきがない場合に比べＡＤ変換に要する時間が増大し、高フレームレート化の実現が難しいという課題がある。

このように、オートゼロ時におけるリセットトランジスタ３０４及び３０５のドレイン端子に保持される電圧オフセットは、タイミング制御部１１２から各比較器１１４−１〜１１４−Ｎまでの距離に応じて異なる。すなわち、画素リセット信号（Ｖｒｓｔ）が入力された時の各列ＡＤＣ１０８におけるダウンカウント値は、列ごとに異なる。その結果、ダウンカウント値のばらつきを吸収できるようなダウンカウント数を設定する必要があるので、ＡＤ変換に要する時間が増大し、その結果、高フレームレート化の実現が難しいという課題がある。

（ii）論理振幅遅延調整回路１２０の詳細な構成及び効果
このような課題を解決するために、本実施形態に係る固体撮像装置１００における論理振幅遅延調整回路１２０は、比較器１１４のオートゼロを実行するためのリセット信号を供給するための、タイミング制御部１１２から比較器１１４への信号経路に設けられ、リセット信号を遅延させる、かつ、リセット信号の振幅を小さくさせる。

図８は、第１の実施形態における論理振幅遅延調整回路１２０の構成の一例を示す回路図である。

同図に示すように、論理振幅遅延調整回路１２０は、トランジスタ１２２、１２３、１２４、１２５を有するインバータ２段のＣＭＯＳ論理回路部１２１と、抵抗１２８、１２９、１３０と、スイッチトランジスタ１２６、１２７とを有する。

図８の論理振幅遅延調整回路１２０において、タイミング制御部１１２からＨレベル（電源電圧）が入力されると一段目のインバータはＬレベル（グランドレベル）を出力し、二段目のインバータはＨレベルを出力する。このとき、スイッチトランジスタ１２７はオンするので、論理振幅遅延調整回路１２０が出力するＨレベルの電圧であるＶＨは電源電圧を抵抗１２８と抵抗１３０とで抵抗分圧した電圧となる。すなわち、電源電圧をＶＤＤ、抵抗１２８、抵抗１２９及び抵抗１３０の抵抗値をそれぞれＲ１２８、Ｒ１２９、Ｒ１３０とすると、Ｈレベルの電圧ＶＨは、

となる。このように、論理振幅遅延調整回路１２０は、グランドと抵抗１２８の他端との間に接続された抵抗１３０を備えることにより、リセット信号のＨレベルの電圧を低くすることができる。

一方、Ｌレベル（グランドレベル）が入力されると一段目のインバータはＨレベル（電源電圧）を出力し、二段目のインバータはＬレベルを出力する。このとき、スイッチトランジスタ１２６はオンするので、論理振幅遅延調整回路１２０が出力するＬレベルの電圧であるＶＬは電源電圧を抵抗１２９と抵抗１２８とで抵抗分圧した電圧となる。すなわち、Ｌレベルの電圧ＶＬは、

となる。このように、論理振幅遅延調整回路１２０は、電源と抵抗１２８の他端との間に接続された抵抗１２９を備えることにより、リセット信号のＬレベルの電圧を高くすることができる。ただし、トランジスタ１２４及び１２５と、スイッチトランジスタ１２６及び１２７のオン抵抗はＲ１２８、Ｒ１２９、Ｒ１３０に比べ十分に低く無視できるものとしている。

例えば、電源電圧が３．３Ｖ（ＶＤＤ＝３．３Ｖ）の場合において、比較器１１４が図３に示すような演算増幅器型の場合は、ＶＨ＝２．９Ｖ、ＶＬ＝１．７Ｖ程度に設定することが適切である。このとき、Ｒ１２８＝８００Ω、Ｒ１２９＝８００Ω、Ｒ１３０＝６４００Ωとすることにより、（式２）及び（式３）からＶＨ＝２．９３Ｖ、ＶＬ＝１．６５Ｖとなり、概ね目標の論理振幅を実現することができる。つまり、比較器１１４におけるオートゼロを実行するためのリセット信号のＨレベル及びＬレベル、すなわち比較器１１４のリセットトランジスタ３０４及び３０５に供給されるリセット信号のＨレベル及びＬレベルを、リセットトランジスタ３０４及び３０５を確実にオフ及びオンさせるための振幅とすることができる。

一方、リセット解除時（ＶＨ出力時）の論理振幅遅延調整回路１２０の出力抵抗は約７１０Ω（Ｒ１２８とＲ１３０の並列抵抗）となり、リセット信号の遅延時間も同時に与えることができる。

図９は、Ｒ１２８＝８００Ω、Ｒ１２９＝８００Ω、Ｒ１３０＝６４００Ωとした場合の論理振幅遅延調整回路１２０の入出力波形を示すグラフである。同図に示すように、論理振幅遅延調整回路１２０によりリセット信号の論理振幅が小さくなるとともに、遅延時間が発生していることがわかる。

上記効果の理解を容易とするため、図１０、図１１Ａ及び図１１Ｂを用いて、論理振幅遅延調整回路１２０を有さない上述の第１の比較例に係る固体撮像装置と比較して、本実施形態に係る固体撮像装置１００の効果について説明する。図１０は、本実施形態において、タイミング制御部１１２から論理振幅遅延調整回路１２０を介して各比較器１１４までの配線に生じる寄生素子を模式的に示す回路図であり、図１１Ａは、第１の比較例における比較器１１４の出力波形を示すグラフであり、図１１Ｂは、本実施形態に係る固体撮像装置１００における比較器１１４の出力波形を示すグラフである。

図１０より、例えば２０００列の比較器１１４−１〜１１４−２０００を有する固体撮像装置１００では、例えば、ＣＤＳの前半処理において、ＡＤＩＮ１からＡＤＩＮ２０００には同じレベルの画素リセット信号（Ｖｒｓｔ）が入力され、同じランプ信号（Ｖｓｌｏｐｅ）で比較した場合、理想的にはＣＭＰＯＵＴ１からＣＭＰＯＵＴ２０００までは同じタイミングで出力が反転するはずである。

しかしながら、上述した第１の比較例の固体撮像装置では、リセット信号配線上に分布定数的に形成されたＲＣローパスフィルタ（図１０では１０分割で近似し、それぞれの抵抗値は１０Ω、容量値は４ｐＦ）により、左端の比較器１１４−１から右端の比較器１１４−２０００にかけて徐々にリセット信号が鈍ってくる。そのため、各比較器１１４においてクロックフィードスルーやチャージインジェクションの影響の受け方に差異が発生し、その結果、比較器１１４−１〜１１４−２０００の出力タイミングにばらつきが生じる。

図１１Ａ及び図１１Ｂは、ＣＭＰＯＵＴ１（左端の比較器１１４−１の出力端子）の出力波形とＣＭＰＯＵＴ２０００（右端の比較器１１４−２０００の出力端子）の出力波形とを示すグラフである。図１１Ａは、第１の比較例（論理振幅遅延調整回路１２０なし）における出力波形を示し、図１１Ｂは、実施形態１の論理振幅遅延調整回路１２０を接続した場合における出力波形を示す。これらのグラフから、比較例では左端の比較器１１４−１の出力波形と右端の比較器１１４−２０００の出力波形との間に２０．９ｎｓｅｃのばらつきがあるのに対して、第１の実施形態の構成では１．６ｎｓｅｃと１／１０以下に低減していることがわかる。

この比較器１１４の出力ばらつきの低減により、ダウンカウント数を小さく設定することが可能となり、ＡＤ変換に要する時間を短縮させることができる。すなわち、クロックフィードスルーによる電圧オフセット量を、全ての列ＡＤＣ１０８においてほぼ同一とできる。したがって、電圧オフセット量が大きい比較例では必要であった、ダウンカウント値のばらつきを吸収するためのダウンカウント数が不要となる。したがって、本実施形態に係る固体撮像装置１００が有する列ＡＤＣ１０８では、ダウンカウント値を小さく設定することができ、ＡＤ変換に要する時間を短縮できる。その結果、高フレームレート化に対応した高性能な固体撮像装置を実現することができる。

また、本実施形態では、比較器１１４に対してリセット信号線を経由するデジタルノイズを抑制することもできる。

通常、比較器１１４は、デジタルノイズの影響を受けやすい回路ブロックであることから、電源分離される。具体的には、タイミング制御部１１２にはデジタル系の電源が、比較器１１４にはアナログ系の電源が供給される。電源分離がなされない場合においても、できるだけ共通インピーダンスを持たないように電源供給源から配線を分岐して供給される。これにより、タイミング制御部１１２が動作することにより発生するデジタルノイズが電源経由で比較器１１４に伝播することを抑制することができる。しかしながら、論理振幅遅延調整回路１２０を有さない第１の比較例の構成では、リセット信号線を介してデジタル電源、またはデジタルグランドと比較器１１４とが直結されるため、タイミング制御部１１２により発生するデジタルノイズが比較器１１４に影響を及ぼす。

これに対して、本実施形態に係る固体撮像装置１００は、図１２に示すように、デジタル電源またはデジタルグランドと比較器１１４との間に接続された抵抗１２８、１２９及び１３０でデジタルノイズを遮断する構成となっているため、デジタルノイズの影響を受けにくい高性能な固体撮像装置を実現することができる。図１２は、本実施形態に係る固体撮像装置１００におけるデジタルノイズ耐性の向上を説明するための図である。

ここで、本実施形態の第２の比較例として、図１３及び図１４のような回路構成を用いて、タイミング制御部１１２と比較器１１４との間に論理振幅遅延調整回路１２０の代わりにパルス生成部１１９ａ及び１１９ｂを設けることにより、タイミング制御部１１２で生成したリセット信号の論理振幅を下げる処理を行う場合を考える。図１３は、第２の比較例の一例として、論理振幅遅延調整回路１２０の代わりにパルス生成部１１９ａを有する固体撮像装置の構成の一部を示す回路図であり、図１４は、第２の比較例の他の例として、論理振幅遅延調整回路１２０の代わりにパルス生成部１１９ｂを有する固体撮像装置の構成の一部を示す回路図である。

第２の比較例の一例における図１３のパルス生成部１１９ａは、ダイオード接続されたトランジスタ３０９及び３１０と、インバータ３１１と、電流源３１２とを有する。負荷トランジスタ３００及びトランジスタ３０９と、リセットトランジスタ３０４及びトランジスタ３１０とは、同じ特性を有するトランジスタとし、電流源３１２は電流源３０６の半分の電流値となるように設定する。このとき、パルス生成部１１９ａにより、リセットトランジスタ３０４及び３０５をオンさせるための必要最低限のＬレベルを実現するリセット信号を、ＰＶＴ（プロセス・電源電圧・温度）ばらつきを補償しながら生成する必要があるため、論理振幅ＶＡを小さくすることには限界がある。

第２の比較例の他の例における図１４のパルス生成部１１９ｂは、抵抗３１３及び３１４と、インバータ３１１とを有する。リセット信号としては、リセットトランジスタ３０４及び３０５を確実にオン、オフさせるための振幅が必要となるため、論理振幅ＶＡを小さくすることには限界がある。従って、ＡＤ変換に要する時間を十分に短縮することが出来ない。

このように、論理振幅遅延調整回路１２０の代わりにパルス生成部１１９ａ又は１１９ｂを有する第２の比較例に係る固体撮像装置は、ＡＤ変換に要する時間を十分に短縮することができない。

これら第２の比較例と比較して、本実施形態に係る固体撮像装置１００では、オートゼロ時に比較器１１４に供給するリセット信号をＣＭＯＳ論理回路部１２１と抵抗１２８〜１３０とスイッチトランジスタ１２６及び１２７とを有する論理振幅遅延調整回路１２０において、タイミング制御部１１２で生成されたリセット信号の論理振幅と遅延時間とを調整することにより、高フレームレート化に対応し、かつ、デジタルノイズの影響を受けにくい高性能な固体撮像装置１００を実現することができる。

さらに、本実施形態に係る固体撮像装置１００では、比較器１１４の比較動作時、すなわち、リセットトランジスタ３０４及び３０５がオフした状態における比較１１４へのデジタルノイズのリークを抑制できる。具体的には、タイミング制御部１１２やパルス生成部１１９ａ及び１１９ｂ等から発生する電源デジタルノイズが、ＣＭＯＳインバータのＰＭＯＳトランジスタやリセットトランジスタ３０４及び３０５のゲート−ソース間容量Ｃｇｓやゲート−ドレイン間容量Ｃｇｄを介して、比較器１１４の入力端子や出力端子にリークするのを抑制出来る。

さらに、本実施形態に係る固体撮像装置１００におけるＣＭＯＳ論理回路部１２１は、トランジスタサイズや電流値では第２の比較例におけるパルス生成部１１９ａ及び１１９ｂと同等の実用的な駆動能力を得つつ、回路面積の縮小と消費電力の低減を実現することが出来る。

以上のように、本実施形態に係る固体撮像装置１００は、行列状に配置された複数の単位画素１０２を有し、入射光量に応じた画素信号（Ｖｓｉｇ）を生成する画素部１４０と、画素部１４０の列に対応して設けられ、対応する列の単位画素１０２から出力される画素信号（Ｖｓｉｇ）をデジタル変換する列ＡＤＣ１０８と、列ＡＤＣ１０８におけるデジタル変換を制御するためのリセット信号を生成するタイミング制御部１１２と、タイミング制御部１１２から列ＡＤＣ１０８へリセット信号を供給するための信号経路に設けられ、リセット信号の振幅を小さくさせる、かつ、リセット信号を遅延させる論理振幅遅延調整回路１２０を備える。

これにより、固体撮像装置１００は、リセット信号による各列ＡＤＣ１０８における制御をほぼ同時に行うことができる。つまり、各列ＡＤＣ１０８においてＡＤ変換をほぼ同時に行うことができる。これにより、列毎に異なるタイミングで列ＡＤＣ１０８が動作する場合と比較して、ＡＤ変換に要する時間を短縮でき、高フレーム化に対応できる。

また、固体撮像装置１００は、さらに、スロープ状に電圧値が変化するランプ信号（Ｖｓｌｏｐｅ）を生成する参照信号生成部１１１を備え、列ＡＤＣ１０８は、画素信号（Ｖｓｉｇ）とランプ信号（Ｖｓｌｏｐｅ）とを比較する比較器１１４と、画素信号（Ｖｓｉｇ）とランプ信号（Ｖｓｌｏｐｅ）との大小関係が入れ替わり比較器１１４の出力が反転するまでの時間をカウントするカウンタ部１１５とを備え、リセット信号は、比較器１１４のオートゼロを実行するための信号である。

これにより、各比較器１１４のオートゼロ時に発生する電圧オフセットを高効率で抑制することが可能となるため、比較器１１４の出力ばらつきを大幅に抑制することができる。その結果、ダウンカウント数の設定を小さくすることが可能となり、ＡＤ変換時間を大幅に短縮することができる。言い換えると、各列の比較器１１４で生じる電圧オフセットを同等に設定できるので、電圧オフセットを吸収するための処理が不要となる。具体的には、電圧オフセットのばらつきが同等となることによって、列毎にダウンカウント値が異なる場合にカウント値のばらつきを吸収するために必要であったダウンカウント数が不要となる。その結果、ＡＤ変換に要する時間を低減でき、高フレームレート化に対応できる。

さらに、本実施形態にかかる固体撮像装置１００における論理振幅遅延調整回路１２０は、タイミング制御部１１２で生成されたリセット信号の電圧に応じてＨレベル又はＬレベルを出力するＣＭＯＳ論理回路部１２１と、一端がＣＭＯＳ論理回路部１２１の出力端に接続され、他端が列ＡＤＣ１０８に電気的に接続された抵抗１２８とを備える。

これにより、固体撮像装置１００の回路面積と消費電力とをあまり増やすことなく、デジタルノイズ耐性の向上を同時に実現することができる。つまり、デジタルノイズの列ＡＤＣ１０８への影響を低減し、精度よくＡＤ変換することができる。

また、論理振幅遅延調整回路１２０は、抵抗１２９と、抵抗１２９と直列に接続されたスイッチトランジスタ１２６と、抵抗１３０と、抵抗１３０と直列に接続されたスイッチトランジスタ１２７とを備え、抵抗１２９及びスイッチトランジスタ１２６は、電源と抵抗１２８の他端との間に接続され、抵抗１３０及びスイッチトランジスタ１２７は、グランドと抵抗１２８の他端との間に接続され、スイッチトランジスタ１２６はＣＭＯＳ論理回路部１２１がＬレベルを出力する場合は導通、Ｈレベルを出力する場合は非導通となるように制御され、スイッチトランジスタ１２７はＣＭＯＳ論理回路部１２１がＨレベルを出力する場合は導通、Ｌレベルを出力する場合は非導通となるように制御される。これにより、リセット信号のＨレベルの電圧を低くし、かつ、Ｌレベルの電圧を高くすることができる。つまり、Ｈレベルの電圧及びＬレベルの電圧の一方の電圧のみを制御する場合と比較して、リセット信号の振幅を小さくできる。つまり、ＡＤ変換に要する時間を短縮できる。

なお、本実施形態では、リセット信号のＨレベル及びＬレベルの両方を制御して論理振幅を制御するために、論理振幅遅延調整回路１２０を、図８のようなＣＭＯＳ論理回路部１２１の出力部に３つの抵抗１２８〜１３０と２つのスイッチトランジスタ１２６及び２７とが接続された構成としたが、論理振幅遅延調整回路の構成はこれに限らない。具体的には、リセット信号のＨレベル及びＬレベルの一方を制御して論理振幅を制御する構成であってもよい。Ｈレベル及びＬレベルの一方のみを制御する場合は、スイッチトランジスタ１２６及び１２７は不要となり図１５Ａ及び図１５Ｂに示すような構成としてもよい。これにより、図１５Ａに示す論理振幅遅延調整回路１２０Ａはリセット信号のＨレベルの電圧のみを制御し、図１５Ｂに示す論理振幅遅延調整回路１２０Ｂはリセット信号のＬレベルの電圧のみを制御する。

また、本実施形態では、ＣＭＯＳ論理回路部１２１をＣＭＯＳインバータ２段の構成としたが、本開示はこれに限らず、任意の論理回路であってもよい。

また、本実施形態では、抵抗１２８、抵抗１２９、抵抗１３０を固定の抵抗としたが、少なくとも一つ以上を可変抵抗で構成し、論理振幅と遅延時間を制御できる構成にしてもよい。

つまり、抵抗１２８を可変抵抗で構成してもよい。これにより、例えば抵抗１２８の抵抗値を大きくした場合に遅延時間を長く、抵抗値を小さくした場合に遅延時間を短くするといったように、遅延時間を調整することができる。また、抵抗１２９を可変抵抗で構成してもよい。これにより、リセット信号のＨレベルの電圧を可能な限り下げることができ、その結果、ＡＤ変換に要する時間をさらに短縮でき、さらなる高フレーム化に対応できる。例えば、列ＡＤＣ１０８の動作を確認しながらリセット信号のＨレベルの電圧を下げることにより、列ＡＤＣ１０８の動作を損なうことなく、リセット信号のＨレベルの電圧を下げられる。また、抵抗１３０を可変抵抗で構成してもよい。これにより、列ＡＤＣ１０８の動作を損なうことなく、リセット信号のＬレベルの電圧を可能な限り上げることができ、その結果、ＡＤ変換に要する時間をさらに短縮でき、さらなる高フレーム化に対応できる。例えば、列ＡＤＣ１０８の動作を確認しながらリセット信号のＬレベルの電圧を上げることにより、列ＡＤＣ１０８の動作を損なうことなく、リセット信号のＬレベルの電圧を上げられる。なお、本実施形態における抵抗１２８、１２９及び１３０はそれぞれ、本開示に係る固体撮像装置の第一の抵抗、第二の抵抗及び第三の抵抗の一例である。

また、本実施形態では、論理振幅遅延調整回路１２０で論理振幅及び遅延時間が調整された信号を、シングルスロープ型ＡＤ変換方式を用いた固体撮像装置１００における比較器１１４のリセット信号に用いる構成としたが、本開示はこれに限らず、例えば図１６に示すようなΔΣＡＤ変換器１４２を用いた固体撮像装置におけるサンプル・ホールド回路１１８Ａ（例えば図１７）の制御クロック信号φやスイッチトキャパシタを用いた積分器１１８Ｂ（例えば図１８）の制御クロック信号φ１及びφ２に用いてもよい。

図１７はサンプル・ホールド回路の一例を示す回路図であり、当該サンプル・ホールド回路１１８Ａは、論理振幅遅延調整回路１２０から出力された制御クロック信号φに応じてオン及びオフするスイッチ１４３により入力電圧Ｖｉｎをキャパシタ１４４に保持する。また、図１８はスイッチトキャパシタ回路を有する積分器１１８Ｂの構成の一例を示す回路図であり、当該積分器１１８Ｂは、インバータ１５１と、インバータ１５１の入力に設けられたスイッチ１４５及び１４７とキャパシタ１４９とを有する第１のスイッチトキャパシタ回路と、インバータ１５１のフィードバックループに設けられたスイッチ１４６及び１４８とキャパシタ１５０とを有する第２のスイッチトキャパシタ回路とを有する。スイッチ１４５及び１４６は、論理振幅遅延調整回路１２０から出力された２相の制御クロック信号φ１及びφ２のうち制御クロック信号φ１に応じてオン及びオフし、スイッチ１４７及び１４８は、２相の制御クロック信号φ１及びφ２のうち制御クロック信号φ２に応じてオン及びオフする。

このように、論理振幅遅延調整回路１２０で論理振幅及び遅延時間が調整された信号をΔΣＡＤ変換器１４２の制御クロックとして用いることにより、高フレームレート化した場合であっても、各列のΔΣＡＤ変換器１４２をほぼ同時に制御できるので、列毎に制御クロックのタイミングがずれることがなくなり、誤動作を低減できる。

（第２の実施形態）
第２の実施形態に係る固体撮像装置は、第１の実施形態に係る固体撮像装置１００と比較してほぼ同じであるが、論理振幅遅延調整回路の構成が異なる。以下、図面を参照しながら、第２の実施形態に係る固体撮像装置の構成及び動作について、第１の実施形態との相違点を中心に説明する。

図１９は、第２の実施形態に係る固体撮像装置における論理振幅遅延調整回路の構成の一例を示す回路図である。

同図に示す論理振幅遅延調整回路２２０は、トランジスタ１２２、１２３、１２４、１２５を有するインバータ２段のＣＭＯＳ論理回路部１２１と、論理振幅遅延調整回路２２０と比較器１１４とを接続するリセット信号配線の寄生抵抗値の２倍以上を有する抵抗２２８とを有する。言い換えると、同図に示す論理振幅遅延調整回路２２０は、第１の実施形態における論理振幅遅延調整回路１２０と比較して、抵抗１２８〜１３０及びスイッチトランジスタ１２６、１２７に代わり、抵抗２２８を備える点が異なる。つまり、論理振幅遅延調整回路２２０は、タイミング制御部１１２で生成されたリセット信号の電圧に応じてＨレベル又はＬレベルを出力するＣＭＯＳ論理回路部１２１と、一端がＣＭＯＳ論理回路部１２１の出力端に接続され、他端が列ＡＤＣ１０８に電気的に接続された抵抗２２８とを備え、抵抗２２８の抵抗値は、論理振幅遅延調整回路２２０と当該論理振幅遅延調整回路２２０から最も距離が遠い列ＡＤＣ１０８とを接続する配線の配線抵抗値の２倍以上である。なお、抵抗２２８は、本開示の第一の抵抗の他の一例である。

以下、抵抗２２８の抵抗値Ｒ２２８が寄生抵抗の２倍以上であればよい理由について説明する。

図２０は、図１０のモデルをさらに簡易化したものであり、タイミング制御部１１２から各比較器１１４までの配線に生じる寄生素子を模式的に示す回路図である。信号源３３１と抵抗３２８とはタイミング制御部１１２と論理振幅遅延調整回路２２０とを等価回路で置き換えたものであり、抵抗３３３と容量３３４とは２０００列分の比較器１１４のリセット信号配線を近似したものである。また、容量３３２は、論理振幅遅延調整回路２２０と左端の比較器１１４−１とを接続するリセット信号配線の寄生容量である。

図２０において、信号源３３１から、図２１に示すようなｔ＝０で０Ｖから１Ｖに遷移するステップ信号が入力された場合における、左端比較器１１４−１のリセット端子の電圧Ｖｌｅｆｔと右端比較器１１４−２０００のリセット端子の電圧Ｖｒｉｇｈｔの過渡応答を求めると、Ｖｒｉｇｈｔ及びＶｌｅｆｔは（式４）及び（式５）のようになる。

であり、γ１、γ２は常に負の値となる。

ここで、抵抗３２８、抵抗３３３の抵抗値をそれぞれＲ３２８、Ｒ３３３とおき、容量３３２、容量３３４の容量値をそれぞれＣ３３２、Ｃ３３４とおいた。

例えば、Ｃ３３２＝１００ｆＦ、Ｒ３３３＝１００Ω、Ｃ３３４＝４０ｐＦとした場合、Ｒ３２８＝５０Ωの場合のＶｌｅｆｔ及びＶｒｉｇｈｔの波形は図２２Ａのようになり、Ｒ３２８＝５００Ωの場合のＶｌｅｆｔ及びＶｒｉｇｈｔの波形は図２２Ｂのようになる。これらの図から、Ｒ３２８＝５０Ωの場合はＶｒｉｇｈｔの波形とＶｌｅｆｔの波形との間に大きな差異があるが、Ｒ３２８＝５００Ωの場合はほぼ同じ波形となっていることが確認できる。

図２３は、Ｖｌｅｆｔ及びＶｒｉｇｈｔの立上り時間のＲ３２８依存特性を示すグラフである。ただし、ここでの立上り時間とはリセット信号が０．９Ｖまで達する時間と定義している。Ｒ３２８が小さい場合は、Ｖｌｅｆｔ及びＶｒｉｇｈｔともに立上り時間は小さいが、ＶｌｅｆｔとＶｒｉｇｈｔの比は大きい。これに対し、Ｒ３２８が大きい場合は、Ｖｌｅｆｔ及びＶｒｉｇｈｔともに立上り時間が長くなり、ＶｌｅｆｔとＶｒｉｇｈｔの比も１に近づいていく。

図２４は、ＶｌｅｆｔとＶｒｉｇｈｔの立上り時間比のＲ３２８依存特性を示すグラフである。同図に示すように、Ｒ３２８が２００Ωで立上り時間比０．８に達しほぼ飽和する。従って、Ｒ３２８はリセット信号配線の寄生抵抗Ｒ３３３（＝１００Ω）の２倍以上に設定すればよいことになる。なお、ここでは詳細な説明を省略するが、Ｒ３３３の値が変わっても、Ｃ３３２＜＜Ｃ３３４の条件を満たしていれば、Ｒ３２８＞２×Ｒ３３３でＶｌｅｆｔとＶｒｉｇｈｔの立上り時間比が０．８に達しほぼ飽和するという一般性は失われない。

一方、図２３からわかるように、Ｒ３２８を大きくしすぎるとリセット信号の立上り時間が不必要に大きくなるため、ＡＤ変換時間に影響を及ぼす可能性がある。従って、高フレームレート化が求められる場合は、Ｒ３２８をＲ３３３の２倍程度で設計することが望ましい。

これらの効果を示すために、図１０のような２０００列の比較器１１４を有する固体撮像装置について説明する。例えば、ＣＤＳの前半処理において、ＡＤＩＮ１からＡＤＩＮ２０００には同じレベルの画素リセット信号（Ｖｒｓｔ）が入力され、同じランプ信号で比較した場合、理想的にはＣＭＰＯＵＴ１からＣＭＰＯＵＴ２０００までの全ての端子の電圧は、同じタイミングで出力が反転するはずである。しかしながら、リセット信号配線上に分布定数的に形成されたＲＣローパスフィルタ（図１０では１０分割で近似し、それぞれの抵抗値は１０Ω、容量値は４ｐＦ）により左端の比較器１１４−１から右端の比較器１１４−２０００にかけて徐々にリセット信号が鈍ってくる。そのため、各比較器１１４においてクロックフィードスルーやチャージインジェクションの影響の受け方に差異が発生し、その結果、比較器１１４の出力タイミングにばらつきが生じる。

この比較器１１４の出力タイミングのばらつきについて、第２の実施形態の比較例として、論理振幅遅延調整回路２２０を有さない固体撮像装置を例に挙げて説明する。

図２５Ａ及び図２５ＢはＲ２２８＝２００Ωとした場合における、ＣＭＰＯＵＴ１（左端比較器出力端子）の電圧とＣＭＰＯＵＴ２０００（右端比較器出力端子）の電圧との波形を示すグラフである。具体的には、図２５Ａは、論理振幅遅延調整回路２２０を有さない固体撮像装置である比較例における比較器１１４の出力波形を示すグラフであり、図２５Ｂは、論理振幅遅延調整回路２２０を有する本実施形態に係る固体撮像装置における比較器１１４の出力波形を示すグラフである。より具体的には、図２５Ａ及び図２５Ｂは、比較例と本実施形態に係る固体撮像装置それぞれの、ＣＭＰＯＵＴ１（左端の比較器１１４−１の出力端子）の出力波形と、ＣＭＰＯＵＴ２０００（右端の比較器１１４−２０００の出力端子）の出力波形とを示すグラフである。

これらの図から、比較例では２０．９ｎｓｅｃのばらつきがあるのに対して、実施形態２の構成では１．１ｎｓｅｃと１／１０以下に低減していることがわかる。

この比較器１１４の出力ばらつきの低減により、ダウンカウント数を小さく設定することが可能となり、ＡＤ変換に要する時間を短縮させることができる。すなわち、第１の実施形態と同様に、クロックフィードスルーによる電圧オフセット量を、全ての列ＡＤＣ１０８においてほぼ同一とできる。その結果、高フレームレート化に対応した高性能な固体撮像装置を実現することができる。

また、本実施形態は、第１の実施形態と同様に、比較器１１４に対してリセット信号線を経由するデジタルノイズを抑制する効果も有する。

第１の実施形態で述べたように、通常、比較器１１４は、デジタルノイズの影響を受けやすい回路ブロックであることから、電源分離される。具体的には、タイミング制御部１１２にはデジタル系の電源が、比較器１１４にはアナログ系の電源が供給される。電源分離がなされない場合においても、できるだけ共通インピーダンスを持たないように電源供給源から配線を分岐して供給される。これにより、タイミング制御部１１２が動作することにより発生するデジタルノイズが電源経由で比較器１１４に伝播することを抑制することができる。しかしながら、論理振幅遅延調整回路２２０を有さない比較例の構成では、リセット信号線を介してデジタル電源、またはデジタルグランドと比較器１１４とが直結されるため、タイミング制御部１１２により発生するデジタルノイズが比較器１１４に影響を及ぼす。

これに対して、本実施形態に係る固体撮像装置は、図２６に示すように、デジタル電源またはデジタルグランドと比較器１１４との間に接続された抵抗２２８でデジタルノイズを遮断する構成となっているため、デジタルノイズの影響を受けにくい高性能な固体撮像装置を実現することができる。

以上、本実施形態による固体撮像装置によれば、オートゼロ時に比較器１１４に供給するリセット信号をＣＭＯＳ論理回路部１２１と抵抗とを有する論理振幅遅延調整回路２２０によって遅延時間を調整することにより、高フレームレート化に対応し、かつ、デジタルノイズの影響を受けにくい高性能な固体撮像装置を実現することができる。つまり、論理振幅遅延調整回路２２０から最も距離が近い列ＡＤＣ１０８におけるリセット信号の立上り及び立下りに要する時間と、論理振幅遅延調整回路２２０から最も距離が遠い列ＡＤＣ１０８におけるリセット信号の立上り及び立下りに要する時間とを、確実に同等とすることができる。

なお、本実施形態では、ＣＭＯＳ論理回路部１２１をＣＭＯＳインバータ２段の構成としたが、本開示はこれに限らず、任意の論理回路であってもよい。

また、本実施形態では、抵抗２２８を固定の抵抗としたが、可変抵抗で構成し、遅延時間を制御できる構成にしてもよい。

また、本実施形態では、論理振幅遅延調整回路２２０で遅延時間が調整された信号をシングルスロープ型ＡＤ変換方式を用いた固体撮像装置における比較器１１４のリセット信号に用いる構成としたが、本開示はこれに限らず、例えば図１６に示すようなΔΣＡＤ変換器１４２を用いた固体撮像装置におけるサンプル・ホールド回路１１８Ａ（例えば図１７）の制御クロック信号やスイッチトキャパシタを用いた積分器１１８Ｂ（例えば図１８）の制御クロック信号に用いてもよい。

また、本実施形態における論理振幅遅延調整回路２２０が、さらに、第１の実施形態における論理振幅遅延調整回路１２０が有するスイッチトランジスタ１２６及び１２７と抵抗１２９及び１３９とを有する構成であってもよい。

（第３の実施形態）
第３の実施形態に係る固体撮像装置は、第１の実施形態に係る固体撮像装置１００と比較して、ほぼ同じであるが、論理振幅遅延調整回路の構成が異なる。以下、図面を参照しながら、第３の実施形態に係る固体撮像装置の構成及び動作について、第１の実施形態との相違点を中心に説明する。

図２７は、第３の実施形態に係る固体撮像装置における論理振幅遅延調整回路の構成の一例を示す回路図である。

同図に示す論理振幅遅延調整回路３２０は、トランジスタ１２２、１２３を有するインバータのＣＭＯＳ論理回路部３２１と、ＣＭＯＳ論理回路部３２１の電源端子に接続されたダイオード接続のＰＭＯＳトランジスタ３３５と、グランド端子に接続されたダイオード接続のＮＭＯＳトランジスタ３３６、３３７、３３８とを有する。言い換えると、同図に示す論理振幅遅延調整回路３２０は、第１の実施形態における論理振幅遅延調整回路１２０と比較して、ＣＭＯＳ論理回路部１２１に代わりＣＭＯＳ論理回路部３２１を備え、抵抗１２８、１２９、１３０とトランジスタ１２６、１２７に代わり、ＣＭＯＳ論理回路部３２１の電源端子に接続されたＰＭＯＳトランジスタ３３５と、ＣＭＯＳ論理回路部３２１のグランド端子に接続されたＮＭＯＳトランジスタ３３６、３３７、３３８とを備える点が異なる。

つまり、論理振幅遅延調整回路３２０は、電源端子、及び、グランド端子を有し、タイミング制御部１１２で生成されたリセット信号が入力され、当該リセット信号の電圧に応じてＨレベル又はＬレベルを出力するＣＭＯＳ論理回路部３２１と、ＣＭＯＳ論理回路３２１の電源端子と電源との間に挿入された１段のＰＭＯＳトランジスタ３３５と、ＣＭＯＳ論理回路３２１のグランド端子とグランドとの間に挿入され、互いに直列接続された３段のＮＭＯＳトランジスタ３３６〜３３８とを備え、１段のＰＭＯＳトランジスタ３３５及び３段のＮＭＯＳトランジスタ３３６〜３３８の各々はダイオード接続されている。なお、ＣＭＯＳ論理回路部３２１の電源端子は本開示の第１電源端子の一例であり、ＣＭＯＳ論理回路部３２１のグランド端子は本開示の第２電源端子の一例である。

次に、このように構成された論理振幅遅延調整回路３２０の動作について説明する。

図２７の論理振幅遅延調整回路３２０において、Ｈレベル（電源電圧）が入力されるとトランジスタ１２３がオンし、Ｌレベルが出力されるが、ＮＭＯＳトランジスタ３３６、３３７、３３８のしきい値電圧をＶｔｈｎとすると、論理振幅遅延調整回路３２０から出力されるＬレベルの電圧ＶＬ３は（式６）で与えられる。

一方、タイミング制御部１１２からＬレベル（０Ｖ）が入力されるとトランジスタ１２２がオンし、Ｈレベルが出力されるが、その電圧ＶＨ１は電源電圧をＶＤＤ、ＰＭＯＳトランジスタ３３５のしきい値電圧をＶｔｈｐとすると、論理振幅遅延調整回路３２０から出力されるＨレベルの電圧ＶＨ１は（式７）で与えられる。

例えば、電源電圧が３．３Ｖ（ＶＤＤ＝３．３Ｖ）、Ｖｔｈｎ＝Ｖｔｈｐ＝０．５Ｖにおいては、ＶＬ３＝１．５Ｖ、ＶＨ１＝２．８Ｖとなり、比較器１１４が図３に示すような演算増幅器型の場合は、リセット信号として適切な論理振幅レベルに設定することができる。

一方、リセット解除時（ＶＬ３からＶＨ１に遷移時）は、ダイオード特性を有するＰＭＯＳトランジスタ３３５により電流が供給され緩やかに遷移する。

このように、論理振幅遅延調整回路３２０は、リセット時、すなわちタイミング制御部１１２から論理振幅遅延調整回路３２０へＨレベルが入力されている時、比較器１１４へ出力する電圧を、比較器１１４のリセットトランジスタ３０４及び３０５が確実にオンする電圧にすることができる。また、リセット解除時、すなわちタイミング制御部１１２から論理振幅遅延調整回路３２０へＬレベルが入力されている時、比較器１１４へ出力する電圧を、比較器１１４のリセットトランジスタ３０４及び３０５が確実にオフする電圧にすることができる。さらに、リセットが解除されるタイミング、すなわちタイミング制御部１１２から論理振幅遅延調整回路３２０へ入力される電圧がＨレベルからＬレベルに切り替わるタイミングでは、比較器１１４へ出力する電圧を緩やかに変化させる。言い換えると遅延時間を与えて変化させる。

図２８は、図２７における論理振幅遅延調整回路３２０の入出力波形を示すグラフである。同図に示すように、論理振幅遅延調整回路３２０によりリセット信号の論理振幅が小さくなるとともに、遅延時間がついていることがわかる。

これらの効果を示すために、図１０のような２０００列の比較器１１４を有する固体撮像装置について説明する。例えば、ＣＤＳの前半処理において、ＡＤＩＮ１からＡＤＩＮ２０００には同じレベルの画素リセット信号（Ｖｒｓｔ）が入力され、同じランプ信号（Ｖｓｌｏｐｅ）で比較した場合、理想的にはＣＭＰＯＵＴ１からＣＭＰＯＵＴ２０００までは同じタイミングで出力が反転するはずである。

しかしながら、上述した比較例の固体撮像装置、すなわち論理振幅遅延調整回路３２０を有さない固体撮像装置では、リセット信号配線上に分布定数的に形成されたＲＣローパスフィルタ（図１０では１０分割で近似し、それぞれの抵抗値は１０Ω、容量値は４ｐＦ）により左端の比較器１１４−１から右端の比較器１１４−２０００にかけて徐々にリセット信号が鈍ってくる。そのため、各比較器１１４においてクロックフィードスルーやチャージインジェクションの影響の受け方に差異が発生し、その結果、比較器１１４−１〜１１４−２０００の出力タイミングにばらつきが生じる。

この比較器１１４の出力タイミングのばらつきについて、第３の実施形態の比較例として、論理振幅遅延調整回路３２０を有さない固体撮像装置を例に挙げて説明する。

図２９Ａ及び図２９Ｂは、ＣＭＰＯＵＴ１（左端の比較器１１４−１の出力端子）とＣＭＰＯＵＴ２０００（右端の比較器１１４−２０００の出力端子）の出力波形とを示すグラフである。図２９Ａは、比較例（論理振幅遅延調整回路３２０なし）における出力波形を示し、図２９Ｂは、実施形態３の論理振幅遅延調整回路３２０を接続した場合における出力波形を示す。これらのグラフから、比較例では左端の比較器１１４−１の出力波形と右端の比較器１１４−２０００の出力波形との間に２０．９ｎｓｅｃのばらつきがあるのに対して、実施形態３の構成では１．０ｎｓｅｃと１／１０以下に低減していることがわかる。

この比較器１１４の出力ばらつきの低減により、ダウンカウント数を小さく設定することが可能となり、ＡＤ変換に要する時間を短縮させることができる。その結果、高フレームレート化に対応した高性能な固体撮像装置を実現することができる。

また、本実施形態は、実施形態１と同様に、比較器１１４に対してリセット信号線を経由するデジタルノイズを抑制する効果も有する。

通常、比較器１１４は、デジタルノイズの影響を受けやすい回路ブロックであることから、電源分離される。具体的には、タイミング制御部１１２にはデジタル系の電源が、比較器１１４にはアナログ系の電源が供給される。電源分離がなされない場合においても、できるだけ共通インピーダンスを持たないように電源供給源から配線を分岐して供給される。これにより、タイミング制御部１１２が動作することにより発生するデジタルノイズが電源経由で比較器１１４に伝播することを抑制することができる。しかしながら、論理振幅遅延調整回路３２０を有さない比較例の構成では、リセット信号線を介してデジタル電源、またはデジタルグランドと比較器１１４とが直結されるため、タイミング制御部１１２により発生するデジタルノイズが比較器１１４に影響を及ぼす。

これに対して、本実施形態に係る固体撮像装置は、図３０に示すように、デジタル電源、または、デジタルグランドと比較器１１４との間に接続されたダイオード接続のＰＭＯＳトランジスタ３３５とＮＭＯＳトランジスタ３３６、３３７、３３８とでデジタルノイズを遮断する構成となっているため、デジタルノイズの影響を受けにくい高性能な固体撮像装置を実現することができる。

以上、本実施形態による固体撮像装置によれば、オートゼロ時に比較器１１４に供給するリセット信号を、ＣＭＯＳ論理回路部３２１とダイオード接続のＰＭＯＳトランジスタ３３５とダイオード接続のＮＭＯＳトランジスタ３３６、３３７、３３８とを有する論理振幅遅延調整回路３２０により、論理振幅と遅延時間とを調整することにより、高フレームレート化に対応し、かつ、デジタルノイズの影響を受けにくい高性能な固体撮像装置を実現することができる。

言い換えると、本実施形態に係る固体撮像装置における論理振幅遅延調整回路３２０は、電源端子、及び、グランド端子を有し、タイミング制御部１１２で生成されたリセット信号が入力され、当該リセット信号の電圧に応じてＨレベル又はＬレベルを出力するＣＭＯＳ論理回路部３２１と、電源端子と電源との間に挿入された１段のＰＭＯＳトランジスタ３３５と、グランド端子とグランドとの間に挿入され、互いに直列接続された３段のＮＭＯＳトランジスタ３３６〜３３８とを備え、１段のＰＭＯＳトランジスタ３３５及び３段のＮＭＯＳトランジスタ３３６〜３３８の各々はダイオード接続されている。

これにより、本実施形態に係る固体撮像装置は、第１の実施形態に係る固体撮像装置１００と同様に、リセット信号のＨレベル及びＬレベルのいずれも調整することができる。また、ＰＭＯＳトランジスタ３３５により電源から回り込むデジタルノイズの列ＡＤＣ１０８への影響を低減し、ＮＭＯＳトランジスタ３３６〜３３８によりグランドから回り込むデジタルノイズの列ＡＤＣ１０８への影響を低減し、精度よくＡＤ変換できる。

なお、本実施形態では、リセット信号のＨレベル及びＬレベルの両方を制御して論理振幅を制御するために、論理振幅遅延調整回路３２０を図２７のようなＣＭＯＳ論理回路部３２１の電源端子に１つのダイオード接続のＰＭＯＳトランジスタ３３５を接続し、グランド端子に３つのダイオード接続のＮＭＯＳトランジスタ３３６〜３３８を接続する構成としたが、Ｈレベル、または、Ｌレベルの片側のみを制御する場合は、電源端子、または、グランド端子のみにダイオード接続のトランジスタを接続する構成としてもよい。

また、電源とＣＭＯＳ論理回路部３２１の電源端子との間に接続される、各々がダイオード接続されたＰＭＯＳトランジスタの数は１個に限らず、図３１に示すようにＭ個（Ｍは１以上の整数）であってもよい。また、グランドとＣＭＯＳ論理回路部３２１のグランド端子との間に接続される、各々がダイオード接続されたＮＭＯＳトランジスタの段数は３段に限らず、図３２に示すようにＮ段（Ｎは１以上の整数）であってもよい。

また、本実施形態では、ＣＭＯＳ論理回路部３２１をＣＭＯＳインバータの構成としたが、本開示はこれに限らず、任意の論理回路であってもよい。

また、本実施形態では、論理振幅遅延調整回路３２０で論理振幅及び遅延時間が調整された信号を、シングルスロープ型ＡＤ変換方式を用いた固体撮像装置における比較器のリセット信号に用いる構成としたが、本開示はこれに限らず、例えば図１６に示すようなΔΣＡＤ変換器１４２を用いた固体撮像装置におけるサンプル・ホールド回路（例えば図１７）の制御クロック信号やスイッチトキャパシタを用いた積分器１１８Ｂ（例えば図１８）の制御クロック信号に用いてもよい。

（第４の実施形態）
上記した第１〜第３の実施形態に係る固体撮像装置は、図３３Ａに示すビデオカメラや図３３Ｂに示すデジタルスチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュール等の撮像装置において、その撮像デバイス（画像入力装置）として用いて好適なものである。

図３４は、本開示に係る撮像装置（カメラ）の構成の一例を示すブロック図である。同図に示すように、本実施形態に係る撮像装置４００は、レンズ４６１を含む光学系、撮像デバイス４６２、カメラ信号処理回路４６３およびシステムコントローラ４６４等によって構成されている。レンズ４６１は、被写体からの像光を撮像デバイス４６２の撮像面に結像する。撮像デバイス４６２は、レンズ４６１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス４６２として、第１〜第３の実施形態に係る固体撮像装置が用いられる。

カメラ信号処理回路４６３は、撮像デバイス４６２から出力される画像信号に対して種々の信号処理を行う。システムコントローラ４６４は、撮像デバイス４６２やカメラ信号処理回路４６３に対する制御を行う。

このように、撮像装置４００は、ＡＤ変換に要する時間を短縮し、高フレームレート化に対応可能な撮像デバイス４６２を備える。

以上、一つまたは複数の態様に係る実施形態に係る固体撮像装置及びそれを用いた撮像装置について、実施形態に基づいて説明したが、本発明は、この実施形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施形態に施したものや、異なる実施形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。

例えば、上記実施形態では、論理振幅遅延調整回路は、制御信号を遅延させ、かつ、制御信号の振幅を小さくさせる、としたが、論理振幅遅延調整回路は、制御信号の振幅を小さくすることなく、制御信号を遅延させてもよい。また、制御信号を遅延させることなく、制御信号の振幅を小さくしてもよい。このような論理振幅遅延調整回路を備える固体撮像装置も、上記実施形態に係る固体撮像装置と同様の効果を奏する。すなわち、制御信号による各ＡＤ変換部における制御をほぼ同時に行うことができる。つまり、各ＡＤ変換部においてＡＤ変換がほぼ同時に行われる。これにより、列毎に異なるタイミングでＡＤ変換部が動作する場合と比較して、ＡＤ変換に要する時間を短縮でき、高フレーム化に対応できる。

また、上記実施形態に係る固体撮像装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。

また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。

また、上記各実施形態に係る、固体撮像装置の機能又は構成のうち少なくとも一部を組み合わせてもよい。

また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、トランジスタ等のｎ型及びｐ型等は、本発明を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。

また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。

また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、他の種類のトランジスタを用いてもよい。

また、上記回路図に示す回路構成は、一例であり、本発明は上記回路構成に限定されない。つまり、上記回路構成と同様に、本発明の特徴的な機能を実現できる回路も本発明に含まれる。例えば、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列又は並列に、トランジスタ、抵抗素子、又は容量素子等の素子を接続したものも本発明に含まれる。言い換えると、上記実施形態における「接続される」とは、２つの端子（ノード）が直接接続される場合に限定されるものではなく、同様の機能が実現できる範囲において、当該２つの端子（ノード）が、素子を介して接続される場合も含む。

更に、本発明の主旨を逸脱しない限り、本実施形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。

本発明にかかる固体撮像装置は、回路面積や消費電力をほとんど増やすことなく、ＡＤ変換時間の短縮が容易に実現できるため、高フレームレート化が求められる高性能なデジタルスチルカメラ、ビデオカメラ、車載カメラ、監視カメラ、医療用カメラ等に有用である。

１００ 固体撮像装置
１０２、５０２ 単位画素
１０３ 画素アレイ
１０４ 垂直走査回路
１０５、５２６ 垂直信号線
１０６ 電流源回路
１０８ 列ＡＤＣ
１０９ 列信号処理部
１１０ 水平走査回路
１１１ 参照信号生成部
１１２ タイミング制御部（制御部）
１１３ 出力回路
１１４、１１４−１〜１１４−Ｎ、９００ 比較器
１１５ カウンタ部
１１７ データ記憶部
１１８Ａ サンプル・ホールド回路
１１８Ｂ 積分器
１１９ａ、１１９ｂ パルス生成部
１２０、１２０Ａ、１２０Ｂ、２２０、３２０ 論理振幅遅延調整回路（調整回路）
１２１、３２１ ＣＭＯＳ論理回路部
１２２、１２３、１２４、３０９、３１０ トランジスタ
１２６、１２７ スイッチトランジスタ
１２８、２２８ 抵抗（第一の抵抗）
１２９ 抵抗（第二の抵抗）
１３０ 抵抗（第三の抵抗）
１３９、１３９−１〜１３９−Ｎ ＲＣ寄生素子
１４０ 画素部
１４１ データ処理部
１４２ ΔΣＡＤ変換器
１４３、１４５、１４６、１４７ スイッチ
１４４、１４９、１５０、Ｃ９１１ キャパシタ
１５１、３１１ インバータ
２０１ フォトダイオード
２０２ 転送トランジスタ
２０３、５２１ 増幅トランジスタ
２０４、３０４、３０５、５２２ リセットトランジスタ
２０５ 選択トランジスタ
２０６ フローティングディフュージョン
２０７ 電流源トランジスタ
３００、３０１ 負荷トランジスタ
３０２、３０３ 入力トランジスタ
３０６、３１２ 電流源
３０７、３０８、３１５、３３２、３３４ 容量
３１３、３１６、３２８、３３３ 抵抗
３３１ 信号源
３３５ ＰＭＯＳトランジスタ
３３６、３３７、３３８ ＮＭＯＳトランジスタ
４００ 撮像装置
４６１ レンズ
４６２ 撮像デバイス
４６３ カメラ信号処理回路
４６４ システムコントローラ
５２３ アドレストランジスタ
５２７ 電源配線
５２８ リセット信号線
５２９ アドレス信号線
ＰＴ９１３、ＰＴ９１４ スイッチングトランジスタ

Claims (16)

1. 行列状に配置された複数の単位画素を有し、入射光量に応じた画素信号を生成する画素部と、
   前記画素部の列に対応して設けられ、対応する列の単位画素から出力される画素信号をデジタル変換するＡＤ変換部と、
   前記ＡＤ変換部におけるデジタル変換を制御するための制御信号を生成する制御部と、
   前記制御部から前記ＡＤ変換部へ前記制御信号を供給するための信号経路に設けられ、前記制御信号の振幅を小さくさせる調整回路とを備える
   固体撮像装置。
2. 前記固体撮像装置は、さらに、
   スロープ状に電圧値が変化するランプ信号を生成する参照信号生成部を備え、
   前記ＡＤ変換部は、
   前記画素信号と前記ランプ信号とを比較する比較器と、
   前記画素信号と前記ランプ信号との大小関係が入れ替わり前記比較器の出力が反転するまでの時間をカウントするカウンタ部とを備え、
   前記制御信号は、前記比較器のオートゼロを実行するためのリセット信号である
   請求項１記載の固体撮像装置。
3. 前記ＡＤ変換部は、前記画素信号をサンプル・ホールドするサンプル・ホールド回路を有するΔΣＡＤ変換器であり、
   前記制御信号は、前記サンプル・ホールド回路のための制御クロックである
   請求項１記載の固体撮像装置。
4. 前記ＡＤ変換部は、スイッチトキャパシタ回路を有するΔΣＡＤ変換器であり、
   前記制御信号は、前記スイッチトキャパシタ回路のための制御クロックである
   請求項１記載の固体撮像装置。
5. 前記調整回路は、
   前記制御部で生成された前記制御信号が入力され、当該制御信号の電圧に応じてハイレベル又はローレベルを出力するＣＭＯＳ論理回路と、
   一端が前記ＣＭＯＳ論理回路の出力端に接続され、他端が前記ＡＤ変換部に電気的に接続された第一の抵抗とを備える
   請求項１〜４のいずれか１項に記載の固体撮像装置。
6. 前記調整回路はさらに、電源と前記第一の抵抗の前記他端との間に接続された第二の抵抗を備える
   請求項５記載の固体撮像装置。
7. 前記調整回路はさらに、グランドと前記第一の抵抗の前記他端との間に接続された第三の抵抗を備える
   請求項５記載の固体撮像装置。
8. 前記調整回路はさらに、
   第二の抵抗と、
   前記第二の抵抗と直列に接続された第一のスイッチと、
   第三の抵抗と、
   前記第三の抵抗と直列に接続された第二のスイッチとを備え、
   前記第二の抵抗及び前記第一のスイッチは、電源と前記第一の抵抗の前記他端との間に接続され、
   前記第三の抵抗及び前記第二のスイッチは、グランドと前記第一の抵抗の前記他端との間に接続され、
   前記第一のスイッチは前記ＣＭＯＳ論理回路がローレベルを出力する場合は導通、ハイレベルを出力する場合は非導通となるように制御され、前記第二のスイッチは前記ＣＭＯＳ論理回路がハイレベルを出力する場合は導通、ローレベルを出力する場合は非導通となるように制御される
   請求項５記載の固体撮像装置。
9. 前記第三の抵抗を可変抵抗で構成する
   請求項７又は８記載の固体撮像装置。
10. 前記第二の抵抗を可変抵抗で構成する
    請求項６又は８記載の固体撮像装置。
11. 前記第一の抵抗の抵抗値は、前記調整回路と当該調整回路から最も距離が遠い前記ＡＤ変換部とを接続する配線の配線抵抗値の２倍以上である
    請求項５記載の固体撮像装置。
12. 前記第一の抵抗を可変抵抗で構成する
    請求項５〜１１のいずれか１項に記載の固体撮像装置。
13. 前記調整回路は、
    第１電源端子、及び、グランドに接続された第２電源端子を有し、前記制御部で生成された前記制御信号が入力され、当該制御信号の電圧に応じてハイレベル又はローレベルを出力するＣＭＯＳ論理回路と、
    前記第１電源端子と電源との間に挿入され、互いに直列接続されたＭ段（Ｍは１以上の整数）のＰＭＯＳトランジスタとを備え、
    前記Ｍ段のＰＭＯＳトランジスタの各々はダイオード接続されている
    請求項１〜４のいずれか１項に記載の固体撮像装置。
14. 前記調整回路は、
    電源に接続された第１電源端子、及び、第２電源端子を有し、前記制御部で生成された前記制御信号が入力され、当該制御信号の電圧に応じてハイレベル又はローレベルを出力するＣＭＯＳ論理回路と、
    前記第２電源端子とグランドとの間に挿入され、互いに直列接続されたＮ段（Ｎは１以上の整数）のＮＭＯＳトランジスタとを備え、
    前記Ｎ段のＮＭＯＳトランジスタの各々はダイオード接続されている
    請求項１〜４のいずれか１項に記載の固体撮像装置。
15. 前記調整回路は、
    第１電源端子、及び、第２電源端子を有し、前記制御部で生成された前記制御信号が入力され、当該制御信号の電圧に応じてハイレベル又はローレベルを出力するＣＭＯＳ論理回路と、
    前記第１電源端子と電源との間に挿入され、互いに直列接続されたＭ段（Ｍは１以上の整数）のＰＭＯＳトランジスタと、
    前記第２電源端子とグランドとの間に挿入され、互いに直列接続されたＮ段（Ｎは１以上の整数）のＮＭＯＳトランジスタとを備え、
    前記Ｍ段のＰＭＯＳトランジスタ及び前記Ｎ段のＮＭＯＳトランジスタの各々はダイオード接続されている
    請求項１〜４のいずれか１項に記載の固体撮像装置。
16. 請求項１〜１５のいずれか１項に記載の固体撮像装置を備える
    撮像装置。

Images