JPWO2014065223A1 - 固体撮像装置 - Google Patents

Abstract

小規模な回路構成で、強烈光による黒化現象を補正することができる固体撮像装置を提供する。列信号線１１１の出力電圧ＶＳのサンプリングを行うＡＤ変換器１３０が、サンプリング期間に出力電圧ＶＳをランプ波の参照電圧と比較する比較器１３１と、比較器１３１の出力を入力とし、出力電圧ＶＳの電圧レベルを判定する判定回路１３２と、判定回路１３２の出力に基づいて、出力電圧ＶＳに対応したカウント値をデジタル値として記憶するメモリ部１３３とを備えてなる。比較器１３１は、画素回路１００のＦＤ部１０３の電圧をリセットするリセット期間の経過後の出力電圧ＶＳの電圧変動を増幅し、判定回路１３２が、リセット期間、及び、リセット後の出力電圧Ｖｒｓｔをサンプリングする期間の間の所定の検出期間に、かかる電圧変動に基づいて画素回路１００が受けた光が強烈光か否かの判定を行う。

Description

本発明は、ＣＭＯＳイメージセンサに代表される固体撮像装置、及びその駆動方法に関する。

近年、イメージセンサデバイスとして、従来のＣＣＤイメージセンサに対してＣＭＯＳイメージセンサが、低電圧・低消費電力かつ周辺回路との融合が容易であるといった利点から、携帯電話用からデジタルカメラまで幅広く普及している。

図１２は従来のＣＭＯＳイメージセンサ４の構造を説明する図である。従来のＣＭＯＳイメージセンサの一般的な構造は、画素回路１００が行列上に配置されており、画素回路１００に、夫々、画素共通電圧ＶＤが供給される共通電源線１１３、行走査回路１１０、列信号線１１１が接続されている。画素回路１００の制御駆動は行走査回路１１０により行毎に行われる。列信号線１１１は、定電流源１２０とＡＤ変換を行うＡＤ変換器１３０に接続され、列信号線１１１の電圧をランプ波発生器１４０が発生するランプ波とＡＤ変換器１３０内の比較器１３１で比較した後、メモリ部１３３にてカウンタ回路１３５を用いてデジタルコード化され、光量に応じたデジタルコードが記録される。

図２は画素回路１００の構成の一例である。光電変換を行うフォトダイオード（ＰＤ）部１０１、転送ゲートトランジスタ１０２、光に応じて発生した電荷を転送ゲートトランジスタ１０２を通して一時的に保持するフローティングディフュージョン（ＦＤ）部１０３、ＦＤ部１０３の電圧を列信号線１１１に電圧として出力するソースフォロア回路を構成するトランジスタ１０４、及び、ＦＤ部１０３をある電圧にリセットするリセットトランジスタ１０５を備える。ソースフォロア回路を構成するトランジスタ１０４のドレイン端は共通電源線１１３に接続され、画素共通電圧ＶＤが供給される。

電荷量の読み出し方法としては、相関２重サンプリング（Correlated Double Sampling：ＣＤＳ）方式が一般的に用いられている。かかるＣＤＳ方式では、電荷を転送する前のＦＤ部１０３の電圧を反映した列信号線１１１の電圧（リセットレベルとする）を読み出し、転送ゲートトランジスタ１０２に電圧を印加して電荷を転送後、電荷転送により電圧が低下したＦＤ部１０３の電圧を反映した列信号線１１１の電圧（シグナルレベルとする）を読み出すことにより、そのリセットレベルとシグナルレベルの差分電圧を光量に反映したデジタルコードとして算出する。

ところで、ＣＭＯＳイメージセンサに強烈な光、例えば、太陽を撮像した場合などにおいて、太陽の部分がフルコードを出力するべき画像であるにも関わらず、黒化した画像が表示される黒化現象が知られている。その理由の詳細を以下に記載する。

図１３は、電荷を読み出す行の制御線（ＲＳＴ配線、ＶＲ配線、ＴＸ配線）の動作と、画素回路１００が通常光を受けた場合と強烈光を受けた場合の列信号線１１１の電圧ＶＳの変化を示すタイミングチャートである。

期間Ｔ１にてＦＤ部１０３がリセットされた後、期間Ｔ２の後半において、リセットレベル電圧Ｖｒｓｔがサンプリングされる。期間Ｔ３にてＰＤ部１０１からＦＤ部１０３に電荷が転送されると、期間Ｔ４において、シグナルレベルＶｓｉｇがサンプリングされる。そして、光量に相当する電圧Ｖｅｌｅ＝Ｖｒｓｔ−Ｖｓｉｇがデジタルコード値に変換される。

ところが、図１３の点線に示すように、強烈光をＰＤ部１０１が受けた場合に、電荷を転送する前のリセットレベルサンプリング時から、列信号線１１１の電圧ＶＳが低下してしまうことが知られている。この場合、Ｖｅｌｅがほぼ０となってしまうため、黒（＝暗時状態）であると誤判定してしまう。

この黒化現象を回避するため、現在まで様々な方法が提案されている。

特許文献１は、デジタルＣＤＳにおける方法である。デジタルＣＤＳとは、始めにリセットレベル電圧を一旦ＡＤ変換し、シグナルレベル電圧をＡＤ変換することで、リセットレベルとシグナルレベルのデジタル値の差分により、光量に比例するデジタルコードとして算出する方法である。

かかるデジタルＣＤＳでの黒化現象の回避策として、特許文献１では、リセットレベルサンプリング期間において、強烈光判定を行っている。強烈光が入射した場合、リセットレベルサンプリング期間にサンプリングされるべきリセットレベル電圧が低下する。この電圧がＡＤ変換を行うために想定しているランプ波の参照電圧の範囲から外れた場合に、強烈光と判定しその結果をデジタルコードに反映する方法である。

また、特許文献２では、リセットレベル電圧を一旦サンプリング容量に保存し、ラッチ回路にて参照電圧と比較することで、参照電圧より高いか低いかによって、通常光と強烈光の判定を行い、デジタルコードを制御する方法が提案されている。

特許文献３では、リセットレベル電圧およびシグナルレベル電圧のサンプリング期間終了後に、シグナルレベル電圧を補正用バイアス回路により生成される黒つぶれ判定電圧と比較する方法が提案されている。

特開２０１１− ２３９００号公報 特開２０１２− １００５５号公報 特開２０１１−１７６７６２号公報

しかしながら、上記に述べた方法には、以下の課題が存在する。

特許文献１の方法では、リセットレベルサンプリング期間で参照信号との比較を行うため、リセットレベル測定期間の手前において、信号線電圧をサンプリングして参照信号電圧との基準を合わせるオートゼロ期間が存在する。入射する強烈光が強い場合において、このオートゼロ期間でも通常時より信号線電圧が低下してしまった場合、信号線電圧と参照信号電圧とのオートゼロ基準が低電圧側にずれるため、強烈光にも関わらず、その後のリセットレベルサンプリング時における参照信号によるＡＤ変換範囲に入ってしまい、正常であると誤判定してしまう可能性がある。

これを防ぐため、オートゼロ期間において信号線電圧を指定の電圧以下まで低下させないために、ダミー画素トランジスタを列信号線毎に設け、これにより、信号線電圧をオートゼロ期間を含む一定期間クランプする回路手法をとっている。クランプ電圧は、アナログゲイン設定や量子化ビット数の設定に応じて変更できるようになっている。

しかしながら、ＡＤ変換のためのオートゼロ期間中に信号線電圧をクランプしているため、リセットレベルのＡＤ変換に対する影響が大きくなる。例えば、クランプ電圧を低くしすぎた場合、黒化現象を完全に解消できなくなる可能性があり、クランプ電圧を高くしすぎた場合は、黒化現象を完全に解消できるが、暗時画像特性を悪化させる可能性がある。

また、アナログゲイン設定を高ゲインに変えた場合においては、リセットレベルサンプリング時における参照信号のＡＤ変換範囲が狭まってしまうため、クランプ電圧をアナログゲインごとに厳密に設定する必要がある。

このため、特許文献１では、補正用バイアス回路を設け、量子化ビット数、アナログゲイン設定値、及び、カウンタ回路の動作周波数を含む傾き決定情報に基づいて設定されるランプ波である参照電圧の傾きに応じて、列信号線をクランプするクランプ電圧を変更できるように構成しているが、補正用バイアス回路の分だけレイアウト面積を消費する。

特許文献２の方法では、リセットレベルサンプリング時の信号線電圧をＡＤ変換に使用するものとは別途サンプリングし、キャパシタに一時的に保存するため、特許文献１のような問題は生じない。しかしながら、ラッチ回路を動作させデジタルコード値を置換するまでに、リセットレベル電圧を保持するためのキャパシタ、及び、リセットレベル電圧と比較するための参照電圧を保持するためのキャパシタが必要となる。これらのキャパシタに割り当てられるレイアウト面積が列毎に必要となってしまい、レイアウト面積が増加する。

特許文献３の手法では、シグナルレベルサンプリング時の電圧と、列毎に配置されたバイアス電圧生成トランジスタから生成されたバイアス電圧との比較を、シグナルレベルサンプリングの終了後に行い、通常光と強烈光を判定しているが、シグナルレベル電圧を保持するためのキャパシタを列毎に必要とし、レイアウト面積が増加する。

また、シグナルレベル電圧に基づいて強烈光の判定を行っているため、画素回路の特性ばらつきに起因したリセットレベル電圧のばらつきに対処できず、リセットレベル電圧の高い画素では強烈光を通常光と、リセット電圧レベルの低い画素では通常光を強烈光と誤判定してしまう虞がある。

本発明は、上記の問題点を鑑み、黒化現象の補正のために列毎に設ける強烈光検知回路によるレイアウト面積の増加を抑え、かつ、暗時画像特性を悪化させず、強烈光による黒化現象を補正することができる固体撮像装置を提供することを目的とする。

上記目的を達成するための本発明に係る固体撮像装置は、
光電変換により蓄えられた電荷量を電圧に変換し、前記変換された電圧を列信号線に出力する複数の画素回路を列及び行方向にマトリクス状に配置し、相関二重サンプリング法を用いて前記蓄えられた電荷量を読み出す固体撮像装置であって、
前記列信号線に出力された出力電圧をデジタル値に変換するＡＤ変換器を備え、
前記ＡＤ変換器が、
前記出力電圧をサンプリングするサンプリング期間に、前記出力電圧をランプ波の参照電圧と比較する比較器と、
前記比較器の出力を入力とし、前記出力電圧の電圧レベルを判定する判定回路と、
前記判定回路の出力に基づいて、前記出力電圧に対応したカウント値を前記デジタル値として記憶するメモリ部と、を備え、
前記比較器が、前記画素回路のフローティングディフュージョン部の電圧をリセットするリセット期間の経過後の前記出力電圧の電圧変動を増幅し、
前記リセット期間、及び、前記リセット後の前記出力電圧をサンプリングするリセットレベルサンプリング期間の間の所定の検出期間に、前記判定回路が、前記電圧変動に基づいて前記画素回路が受けた光が強烈光か否かの判定を行うことを第１の特徴とする。

上記第１の特徴の本発明に係る固体撮像装置は、更に、
前記判定回路が、前記強烈光であると判定した場合、
前記画素回路が受光した光量に相当するデジタルコード値を、前記リセット後の前記出力電圧の実際の電圧値と関係なく所定の既定値に設定して、前記メモリ部に記憶する構成とすることができる。

上記第１の特徴の本発明に係る固体撮像装置は、更に、
前記電圧変動における電圧変化の傾きが基準値以上の場合に、前記画素回路が受けた光は通常光であると前記判定回路が判定し、
前記電圧変化の傾きが前記基準値より小さい場合に、前記画素回路が受けた光は強烈光であると前記判定回路が判定して、判定結果を前記メモリ部に記録することを第２の特徴とする。

ここで、前記基準値は、ゼロ又は負の値であることが好ましい。

上記第１又は第２の特徴の本発明に係る固体撮像装置は、更に、
前記判定回路は、前記増幅された前記比較器の出力信号、及び、正極性または負極性のパルス信号を入力とする２つの入力端子を有し、前記検出期間中に前記パルス信号が入力されることで、前記強烈光か否かの判定を行い、判定結果を前記メモリ部に記録することが好ましい。

上記第１又は第２の特徴の本発明に係る固体撮像装置は、更に、
前記検出期間中において、前記カウント値は常に前記デジタル値と同数のビット数の最大値または最小値に設定されていることが好ましい。

上記第１又は第２の特徴の本発明に係る固体撮像装置は、更に、
前記リセット期間において、前記出力電圧を所定のクランプ電圧に固定する回路を備えることを第３の特徴とする。

上記第３の特徴の本発明に係る固体撮像装置は、更に、
前記クランプ電圧が、前記画素回路が通常光を受光した場合に、前記リセット後の前記出力電圧がサンプリングされるリセットレベルよりも低電圧であることが好ましい。

上記第２又は第３の特徴の本発明に係る固体撮像装置は、更に、
前記電圧変動における電圧変化の傾きが前記基準値となる光を受光した場合に、前記リセット後の前記出力電圧がサンプリングされるリセットレベルと、前記蓄えられた電荷を前記フローティングディフュージョン部に転送後の前記出力電圧がサンプリングされるシグナルレベルとの電圧差が、前記ＡＤ変換器のフルスケール電圧よりも大きいことが好ましい。

上記第３の特徴の本発明に係る固体撮像装置は、更に、
前記列信号線の夫々が、前記列信号線毎に設けられたスイッチを介して同じ基準電圧と接続され、
前記リセット期間に前記スイッチがオンされることで、前記リセット期間の前記出力電圧が前記クランプ電圧に固定される構成とすることができる。

上記第３の特徴の本発明に係る固体撮像装置は、更に、
前記列信号線の夫々に同じ制御電圧を生成し供給するバイアス電圧発生回路を備え、
前記制御電圧により、前記列信号線に供給される前記クランプ電圧が調整可能とすることができる。

本発明によれば、画素回路のフローティングディフュージョン部の電圧をリセット後の列信号線の出力電圧の電圧変動をＡＤ変換に用いる比較器を用いて増幅し、リセット期間と、リセット後の前記出力電圧をサンプリングするリセットレベルサンプリング期間の間の期間で、強烈光が受光された場合に生じる出力電圧の急激な変化を判定回路が検知する。これにより、小規模な回路構成で、且つ、判定する期間も短く、強烈光による黒化現象を補正することができる固体撮像装置を実現することができる。

本発明の一実施形態に係る固体撮像装置の一例を示す回路構成図 画素回路の一般的な構成例を示す回路図 本発明の一実施形態に係る固体撮像装置において、受光から電荷の読み出しまでの各信号線の出力電圧の変化を示すタイミングチャート 本発明の一実施形態に係る固体撮像装置において、受光から電荷の読み出しまでの列信号線の出力電圧波形の変化を示す図 本発明の一実施形態に係る固体撮像装置において、強烈光判定方法を説明するための各信号線の出力電圧波形図 本発明の一実施形態に係る固体撮像装置において、強烈光判定方法を説明するための各信号線の出力電圧波形図 強烈光の判定に用いる判定回路の構成例を示す回路図、及び、判定回路の強烈光判定時の動作を示すタイミングチャート 強烈光の判定に用いる判定回路の構成例を示す回路図、及び、判定回路の強烈光判定時の動作を示すタイミングチャート 本発明の他の実施形態に係る固体撮像装置の一例を示す回路構成図 本発明の他の実施形態に係る固体撮像装置の一例を示す回路構成図 本発明の他の実施形態に係る固体撮像装置の一例を示す回路構成図 従来の固体撮像装置（ＣＭＯＳイメージセンサ）の構成を示す回路構成図 従来の固体撮像装置において、受光から電荷の読み出しまでの各信号線の出力電圧の変化を示すタイミングチャート

〈第１実施形態〉
以下において、本発明の一実施形態に係る固体撮像装置（以降、適宜「本発明装置１」と称す）につき、図面を参照して説明する。図１に、本発明装置１の回路構成の一例を示す。

本発明装置１は、ＣＭＯＳイメージセンサであり、図１に示すように、画素回路１００が複数、列及び行方向にマトリクス状に配置されてなる。画素回路１００の夫々は、列信号線１１１、行信号線１１２、共通電源線１１３と接続している。同一列に属する画素回路１００の夫々が、共通の列信号線１１１と接続する。一方、同一行に属する画素回路１００の夫々が、共通の行信号線１１２と接続し、かかる行信号線１１２を介して行走査回路１１０と接続する。なお、行信号線１１２は、ＲＳＴ配線１１２ａ、ＴＸ配線１１２ｂ、ＶＲ配線１１２ｃの３本からなり、かかる３本の配線の夫々が行走査回路１１０と接続しているが、図１では１本の行信号線１１２で代表させている。

列信号線１１１は、夫々、列毎に設けられた定電流源１２０、及び、同じく列毎に設けられたＡＤ変換器１３０内の比較器１３１と各別に接続されている。また、列信号線１１１は、列毎に設けられたスイッチ１１５を介して共通の基準電圧発生回路１１６に接続している。各スイッチ１１５は、夫々、共通の電圧供給制御線ＳＷＲにより制御される。

共通電源線１１３は、全ての画素回路１００に共通の電圧ＶＤを供給する。

ＡＤ変換器１３０は、比較器１３１、判定回路１３２、及び、メモリ部１３３を備えている。ＡＤ変換器１３０内において、比較器１３１の２つの入力端子の一方はランプ波発生器１４０と接続し、他方は列信号線１１１と接続している。比較器１３１の出力は、判定回路１３２に入力される。判定回路１３２は、かかる比較器１３１の出力と、列共通の信号線である強烈光判定信号線ＰＰ１の出力を入力とし、画素回路１００が受けた光が強烈光か否かの判定を行い、判定結果をメモリ部１３３に出力する。メモリ部１３３には、カウンタ回路１３５が接続されている。

図２は画素回路１００の構成例を示す回路図である。画素回路１００は、光電変換を行うフォトダイオード（ＰＤ）部１０１、転送ゲートトランジスタ１０２、フローティングディフュージョン（ＦＤ）部１０３、ソースフォロア回路を構成するソースフォロアトランジスタ１０４、及び、ＦＤ部１０３を指定の電圧にリセットするリセットトランジスタ１０５を備える。

転送ゲートトランジスタ１０２は、その制御端子がＴＸ配線１１２ｂに接続され、ドレイン端子がＦＤ部１０３に接続され、ソース端子がＰＤ部１０１を構成するフォトダイオードのカソード側に接続され、ＰＤ部１０１により受光した光に応じて発生した電荷のＦＤ部１０３への転送を、ＴＸ配線１１２ｂからの信号に基づき制御する。

ソースフォロアトランジスタ１０４は、そのドレイン端子が画素共通電圧ＶＤが供給される共通電源線１１３と接続し、制御端子に入力されるＦＤ部１０３の電圧に応じて、ソース端子の電圧ＶＳを列信号線１１１に出力する。

リセットトランジスタ１０５は、その制御端子がＲＳＴ配線１１２ａに接続され、ドレイン端子がＶＲ配線１１２ｃに接続され、ソース端子がＦＤ部１０３と接続される。ＲＳＴ配線１１２ａから高レベルの制御信号が入力されることで、ＦＤ部１０３の電圧がＶＲ配線１１２ｃの電位にリセットされる。なお、上記の画素回路１００はソースフォロアトランジスタ１０４と列信号線１１１の間にセレクトトランジスタを備えない場合の構成例であり、いうまでもなく、上記の構成に限られるものではない。

以下に、本発明装置１において、画素回路１００が光を受光してからＦＤ部１０３に蓄えられた電荷を読み出すまでの一連の動作について、図３及び図１３を参照して説明する。図３は、図１に示す行走査回路１１０からの３種類の信号線（ＲＳＴ配線１１２ａ、ＴＸ配線１１２ｂ、ＶＲ配線１１２ｃ）の各電圧、スイッチ１１５を制御する電圧供給制御線ＳＷＲの電圧、及び、列信号線１１１の電圧ＶＳの電圧波形の変化を示す波形図（タイミングチャート）である。本発明装置１は、相関二重サンプリング法を用いてＦＤ部１０３の電圧をサンプリングし、画素回路が受光した光に応じたデジタル値に変換する。

《１．強烈光判定を行わない場合の動作》
先ず、本発明との比較のため、強烈光か否かを判定しない場合の従来の読み出し方法について、図１３を参照して説明する。図１３は、従来の固体撮像装置４における駆動方法を示すものであるが、本発明装置１において、強烈光の判定を行わないとした場合に、行走査回路１１０からの３種類の信号線（ＲＳＴ配線１１２ａ、ＴＸ配線１１２ｂ、ＶＲ配線１１２ｃ）の各電圧、及び、列信号線１１１の電圧ＶＳの電圧波形の変化を示す波形図（タイミングチャート）にも相当する。

強烈光か否かを判定しない従来方法の場合、先ず、図１３に示す期間Ｔ１より前において、ＰＤ部１０１で光電変換された電子をＦＤ部１０３へ転送し、ＰＤ部１０１をリセットする動作期間（後述の期間Ｔ３に相当し、シャッター期間と呼ばれる）がある。シャッター期間経過後の任意の期間、ＰＤ部１０１は光電変換を行い、内部に変換された電荷を蓄積し保持している。この期間を露光期間といい、これにより、ＰＤ部１０１は、露光期間に光電変換により蓄積された電荷を期間Ｔ１の開始まで保持している。

その後、期間Ｔ１において、ＲＳＴ配線１１２ａの電位を高レベルに立ち上げ、リセットトランジスタ１０５をオン状態とする。このとき、ＶＲ配線１１２ｃの電圧を指定の電圧にすることで、ＦＤ部１０３の電位は、ＶＲ配線１１２ｃにより供給される指定のＦＤリセット電圧にリセットされる。

このとき、ソースフォロアトランジスタ１０４を介して、ＦＤ部１０３の電圧を反映した電圧が、列信号線１１１に電圧ＶＳとして出力される。この電圧ＶＳは、共通電源線１１３を介して供給されるソースフォロアトランジスタ１０４のドレイン電圧ＶＤ、ソースフォロアトランジスタ１０４の閾値電圧、定電流源１２０に流れる電流量、及び、ＦＤ部１０３のＦＤリセット電圧により決まる。

その後、期間Ｔ２において、ＲＳＴ配線１１２ａの電位を低レベルに立ち下げ、リセットトランジスタ１０５をオフ状態とする。ＦＤ部１０３の電圧及び列信号線１１１の電圧ＶＳは、ＲＳＴ配線１１２ａとＦＤ部１０３間のカップリング容量、及び、ＲＳＴ配線１１２ａとリセットトランジスタ１０５間のトランジスタサイズに応じたオーバーラップ容量による電圧フィードスルーを受け変化し、セットリング時間を待って列信号線１１１の電圧ＶＳはリセットレベル電圧Ｖｒｓｔに安定する。このリセットレベル電圧Ｖｒｓｔが、ＰＤ部１０１の電子を読み出す前のＦＤ部１０３の状態を示す信号となり、これをサンプリングして、一旦ＡＤ変換を行う。

このとき、ランプ波発生器１４０はランプ波の参照電圧を発生し、ＡＤ変換器１３０内の比較器１３１は、かかるリセットレベルＶｒｓｔとなっている列信号線１１１の電圧ＶＳを、かかる参照電圧と比較する。参照電圧がＶＳ以下となる期間だけ、カウンタ回路１３５がカウントを行うことにより、列信号線１１１の電圧ＶＳが、リセットレベル電圧Ｖｒｓｔに対応したカウント値として、デジタル値に変換される。上記のランプ波と比較することによりリセットレベル電圧Ｖｒｓｔのサンプリングを行う期間は、リセットレベルサンプリング期間と呼ばれる。

その後、期間Ｔ３において、ＴＸ配線１１２ｂの電圧を高レベルに立ち上げ、転送ゲートトランジスタ１０２をオン状態にする。これにより、ＰＤ部１０１に蓄積した電荷（電子）がＦＤ部１０３に転送されると、ＦＤ部１０３の電圧が低下し、これを受けて列信号線１１１の電圧ＶＳも低下する。期間Ｔ３の最後にＴＸ配線の電圧を低レベルに立ち下げ、転送ゲートトランジスタ１０２をオフ状態にする。

その後、期間Ｔ４において、ＦＤ部１０３に完全転送された電荷に起因してＦＤ部１０３の電圧がＰＤ部１０１が受光した光量に応じて決まり、それに応じて列信号線１１１の電圧ＶＳはセットリング時間を持ってシグナルレベル電圧Ｖｓｉｇに安定する。このとき、ランプ波発生器１４０はランプ波の参照電圧を発生し、ＡＤ変換器１３０内の比較器１３１は、かかるシグナルレベルＶｓｉｇとなっている列信号線１１１の電圧ＶＳを、参照電圧と比較する。参照電圧がＶＳ以下となる期間だけ、カウンタ回路がカウントを行うことにより、列信号線１１１の電圧ＶＳが、シグナルレベル電圧Ｖｓｉｇに対応したカウント値として、デジタル値に変換される。上記のランプ波と比較することによりシグナルレベル電圧Ｖｓｉｇのサンプリングを行う期間は、シグナルレベルサンプリング期間と呼ばれる。

そして、先にサンプリングしたリセットレベル電圧Ｖｒｓｔとシグナルレベル電圧Ｖｓｉｇとの差分をとり、電圧差分Ｖｅｌｅ＝Ｖｒｓｔ−Ｖｓｉｇに相当するデジタル値を、メモリ部１３３に書き込む。

しかしながら、この方法では、強烈光を受光した場合に期間Ｔ２の経過後に列信号線１１１の電圧ＶＳが大幅に低下し、図１３の点線に示すように、最悪の場合リセットレベル電圧Ｖｒｓｔがシグナルレベル電圧Ｖｓｉｇ以下にまで低下してしまう。この場合、光量に相当する電圧差分Ｖｅｌｅ＝Ｖｒｓｔ−Ｖｓｉｇはほぼ０となり、暗時状態であると誤判定してしまう問題がある。

そこで、本発明では期間Ｔ１からＴ２にかけて以下に示す動作を行い、ＰＤ部１０１が受光した光が強烈光か否かを判定する。

《２．本発明における強烈光判定動作》
先ず、図３に示すように、期間Ｔ１の開始と同時あるいは少し遅れて、電圧供給制御線ＳＷＲの電圧を立ち上げ、スイッチ１１５をオンにする。これにより、基準電圧発生回路１１６が発生する基準電圧が、全ての列信号線１１１に供給される。これにより、列信号線１１１の電圧ＶＳは、かかる基準電圧に応じた所定の電圧Ｖｃｌａｍｐに固定（クランプ）される。この期間は、図３において期間Ｔｃｌｍｐとして示されている。ここで、基準電圧発生回路１１６が発生する基準電圧は、電圧Ｖｃｌａｍｐが、画素回路１００が通常光を受光した場合のリセットレベル電圧Ｖｒｓｔよりも低くなるように設定することが好ましい。

上述の通り、通常光を受光した場合のリセットレベル電圧Ｖｒｓｔは、定電流源１２０に流れる電流量、共通電源線１１３に供給される電圧ＶＤ、ソースフォロアトランジスタ１０４の閾値電圧、ＦＤ部１０３の電圧（ＦＤリセット電圧）、ＲＳＴ配線１１２ａとＦＤ部１０３間のカップリング容量、及び、ＲＳＴ配線１１２ａとリセットトランジスタ１０５間のトランジスタサイズに応じたオーバーラップ容量による電圧フィードスルーにより決まる。電流設定や電圧設定は外部より指定の電圧に変更でき、カップリング容量やトランジスタサイズも設計時において指定の値にできるため、全ての列信号線１１１において、電圧Ｖｃｌａｍｐがリセットレベル電圧Ｖｒｓｔよりも低くなるように、基準電圧発生回路１１６が発生する基準電圧を設定することができる。プロセスばらつき等も考え、ばらつきを内包するように電流設定と電圧設定を行う。

期間Ｔ１の終了と同時、又は、それよりも少し遅れて期間Ｔｃｌｍｐを終了する。電圧供給制御線ＳＷＲの電圧を立ち下げ、スイッチ１１５をオフにすると、画素回路１００が通常光を受けている状態においては、列信号線１１１の電圧ＶＳはリセットレベル電圧Ｖｒｓｔに安定しようとするため、電圧上昇を始め、セットリング期間を待ってリセットレベル電圧Ｖｒｓｔに安定する。

一方、画素回路１００が強烈光を受けている状態では、ＰＤ部１０１に発生した電荷（電子）がＦＤ部１０３に流入する等により、列信号線１１１の電圧ＶＳは低下し始める。この低下の傾きの大きさ（絶対値）は強烈光の強さやＦＤ部１０３への電子の流入量により決定され、強烈光が強いほど、傾きは急峻になる。

したがって、この電圧変化の傾きを検出することにより、画素回路１００が受光した光が強烈光であるか、或いは通常光であるかを判定することができる。

なお、以降の説明において、電圧変化の「傾き」は極性を有し、正の傾きは所定時間経過後の電圧変化が正（上昇）であり、負の傾きは所定時間経過後の電圧変化が負（下降）であることを意味する。また、電圧変化の傾きの大小は、極性を考慮して判断するものとする。つまり、傾きが負の場合、電圧変化が急峻である程傾きは小さく（絶対値は大きくなる）。

図４は、図３と同様、列信号線１１１の電圧ＶＳの電圧波形の変化を示す波形図であり、特に、画素回路１００が３種類の異なる光量の光を受光した場合の列信号線１１１の電圧ＶＳの変化を示している。

図４に示す列信号線１１１の電圧波形ＶＳ１〜ＶＳ３のうち、ＶＳ１は通常光の場合であり、デジタルコード値はフルコード（白）となる。

ＶＳ３は強烈光の場合であり、リセットレベルサンプリング期間において、シグナルレベル電圧Ｖｓｉｇまで列信号線１１１の電圧が低下し、デジタル値は本来フルコード（白）であるべきにもかかわらず、黒となる。

ＶＳ２は、光量がＶＳ１より多く、ＶＳ３よりも少ない光の場合であり、列信号線１１１の電圧は降下するものの、リセットレベルサンプリング期間におけるリセットレベル電圧Ｖｒｓｔとシグナルレベル電圧Ｖｓｉｇの差Ｖｅｌｅ２がＡＤ変換器１３０のフルスケールに相当する電圧Ｖａｄよりも大きいため、デジタル値はフルコードとなる。

一方、ＶＳ２とＶＳ３の間の光量で、所定の閾値を超える光量の光を受けた場合、デジタル値がフルコードであるべきにもかかわらず、デジタル値が中間コード（＝灰色）或いは黒となってしまう。

本発明装置１では、リセット期間の後、リセットレベルサンプリング期間が始まる前の期間に、リセット後の列信号線１１１の電圧変動を検知し、電圧変化の傾きに基づいて受光した光が強烈光か通常光であるかの判定を行い、デジタル値に反映する。つまり、本発明装置１は、電圧変化の傾きから、光量が上記閾値を超えているかを判定し、強烈光と判定した場合、実際のリセットレベル電圧Ｖｒｓｔにかかわらず、画素回路１００が受光した光量に相当するデジタルコード値として所定の予定の既定値（ここでは、フルコード）を出力し、メモリ部に記憶するものである。

図５に、本発明装置１の強烈光の判定方法の詳細を示す。図５に示すように、期間Ｔ２において、期間Ｔｃｌｍｐが終了すると、列信号線１１１の電圧ＶＳは、画素回路１００のＰＤ部１０１が受光した光量に応じて、上昇あるいは下降し始める。期間Ｔｃｌｍｐの終了後から開始する期間Ｔｊｕｄｇｅにおいて、列信号線１１１の電圧ＶＳの電圧変動を検出し、電圧変化の傾きを測定する。

期間Ｔｊｕｄｇｅにおいて、列信号線１１１は比較器に接続される。この比較器として、リセットレベル電圧Ｖｒｓｔのサンプリングに使用されるＡＤ変換器１３０内の比較器１３１を併用することで、レイアウト面積の縮小を図る。

先ず、期間Ｔｊｕｄｇｅの開始時又はＴｃｌｍｐ期間の途中から、比較器１３１の入力端子対の列信号線１１１と接続しない方の一端に所定の比較電圧（例えば、Ｖｃｌａｍｐと同電圧、或いはＶｃｌａｍｐよりも若干低い電圧が好ましい）を印加し、比較器１３１の基準を合わせておく。このとき、比較器１３１の出力は低レベルの信号を出力するように構成する。例えば、比較器１３１をオートゼロ状態にして、入力端子対の一端をＶｃｌａｍｐと同電圧にすることができる。

そして、期間Ｔｊｕｄｇｅにおいて、比較器１３１の入力端子対の他端に列信号線１１１の電圧ＶＳを入力することで、比較器１３１の増幅作用により、列信号線１１１の電圧ＶＳの電圧変化の傾きに応じて増幅された電圧が比較器１３１から出力される。図５に示すＡＤＯＵＴがその信号であり、反転増幅されている。

図６は図５の期間ＴｊｕｄｇｅにおけるＡＤＯＵＴ出力と列信号線１１１の電圧ＶＳの電圧波形を拡大したものである。列信号線１１１の電圧波形ＶＳ１〜ＶＳ３に応じて、電圧波形ＶＳ１に対応する比較器１３１の出力ＡＤＯＵＴの電圧波形がＡＤ１、電圧波形ＶＳ２に対応する比較器１３１の出力ＡＤＯＵＴの電圧波形がＡＤ２、電圧波形ＶＳ３に対応する比較器１３１の出力ＡＤＯＵＴの電圧波形がＡＤ３である。

ＶＳ１は画素回路１００が受光した光が通常光の場合であり、列信号線１１１の電圧は正の傾きを持って上昇する。このとき、比較器１３１の出力ＡＤ１は、反転増幅されるため、期間Ｔｊｕｄｇｅの開始後も変わらず、低レベルのまま維持される。

ＶＳ３は画素回路１００が受光した光が強烈光の場合であり、列信号線１１１の電圧は絶対値の大きな負の傾きで下降する。これに伴い、比較器１３１の出力ＡＤ３は、期間Ｔｊｕｄｇｅの開始後増幅され急峻な傾きで高レベルに遷移する。

ＶＳ２は、画素回路１００が受光した光の光量がＶＳ１より多く、ＶＳ３よりも少ない場合であり、列信号線１１１の電圧は絶対値の小さな穏やかな負の傾きで下降する。これに伴い、比較器１３１の出力ＡＤ２は、増幅されるが、期間Ｔｊｕｄｇｅの開始後ゆっくりと高レベルに遷移する。

上記比較器１３１の出力ＡＤＯＵＴ（ＡＤ１〜ＡＤ３）は、判定回路１３２に入力される。判定回路１３２は、かかる出力ＡＤＯＵＴが入力される入力端子と、強烈光判定信号線ＰＰ１からの正極性または負極性のパルス信号を入力とする２つの入力端子を有し、強烈光判定信号線ＰＰ１からパルス信号が入力されると、比較器１３１の出力ＡＤＯＵＴの電圧レベルに基づいて、受光した光が強烈光であるか否かの判定を行う。したがって、期間Ｔｊｕｄｇｅ内でパルス信号が入力されるタイミング、及び、比較器１３１の比較電圧により、強烈光であると判定する傾きの基準値は調整される。判定回路１３２は、列信号線１１１の電圧変化の傾きが基準値以上の場合、画素回路１００が受光した光は通常光であると判定し、列信号線１１１の電圧変化の傾きが基準値より小さい場合に、前記画素回路が受けた光は強烈光であると判定する。

図７は、判定回路１３２の構成例である。判定回路１３２は、比較器１３１の出力ＡＤＯＵＴと強烈光判定線ＰＰ１からの正のパルス信号を入力とする論理回路（ＡＮＤ回路）１３２ａで構成することができる。

列信号線１１１の電圧波形がＶＳ１となる通常光を受光した場合、比較器１３１の出力ＡＤ１は低レベルが維持されているため、強烈光判定線ＰＰ１からのパルス信号によらず、ＡＮＤ回路１３２ａの出力ＪＯＵＴは常に低レベルとなる。この場合は、その後にサンプリングされるリセットレベルＶｒｓｔとシグナルレベルＶｓｉｇの電圧差によりデジタルコード値が求められ、それがメモリ部１３３に記録される。

一方、列信号線１１１の電圧波形がＶＳ３となる強烈光を受光した場合、図６に示したように強烈光判定信号線ＰＰ１からのパルス信号の位置をＴｌａｔｃｈに設定すると、パルス信号が入力された時点で比較器１３１の出力ＡＤ３は高レベルに遷移しているため、ＡＮＤ回路１３２ａの出力ＪＯＵＴには、高レベルのパルス信号が、強烈光判定線ＰＰ１からの正パルス信号が出力されている期間だけ出力される。メモリ部１３３は、期間Ｔｌａｔｃｈにおいて、かかるＡＮＤ回路１３２ａの出力のパルス信号ＪＯＵＴをラッチし、フルコード（ＡＤ変換器１３０が出力するデジタル値と同数のビット数の最大値または最小値）を記憶する。この記憶をリセットレベルサンプリング時およびシグナルサンプリング時にも保持することにより、強烈光の場合にデジタルコード値をフルコードに置換することができる。

このとき、期間Ｔｊｕｄｇｅにおいて、カウンタ回路１３５がフルコードに相当するカウント値を出力しておき、パルス信号ＪＯＵＴが出力されると、カウンタ回路１３５のカウント値をメモリ部１３３に書き込む構成とするのが好ましい。

一方、列信号線１１１の電圧波形がＶＳ２となる強烈光を受光した場合には、強烈光判定線ＰＰ１からのパルス信号が入力された時点では未だ比較器１３１の出力ＡＤ２は高レベルに達していないため、ＡＮＤ回路１３２ａの出力ＪＯＵＴは低レベルを維持している。したがって、強烈光とは判定されず、その後にサンプリングされるリセットレベルＶｒｓｔとシグナルレベルＶｓｉｇの電圧差によりデジタルコード値が求められ、メモリ部１３３に記録される。

このように、強烈光判定信号線ＰＰ１からのパルス信号が入力される期間Ｔｌａｔｃｈを調整することにより、列信号線１１１の電圧変化が負の傾きであったとしても、その傾きが大きい（絶対値が小さい）場合には強烈光ではないと判定できる。

図５に戻って、期間Ｔｊｕｄｇｅにおいて強烈光か否かの判定が完了すると、期間Ｔ２内のリセットサンプリング期間において、ＡＤ変換器１３０内の比較器１３１をオートゼロ状態にし、比較器１３１の一端にランプ波発生器１４０からの参照電圧を印加し、カウンタ回路１３５のカウント動作を開始して、リセットレベル電圧Ｖｒｓｔのサンプリングに移行する。その後、期間Ｔ３において転送ゲートトランジスタ１０２をオン状態とし、ＰＤ部１０１に蓄積した電子をＦＤ部１０３に転送し、期間Ｔ４において、シグナルレベル電圧Ｖｓｉｇを同様にサンプリングする。リセットサンプリング期間以降の動作については、上述した強烈光か否かを判定しない場合と同様である。

なお、上記の判定回路１３２の構成は、通常光の場合に比較器１３１の出力ＡＤＯＵＴを低レベルとする場合の例であるが、通常光の場合に比較器１３１の出力ＡＤＯＵＴを高レベルとする場合も考えられる。その場合、判定回路１３２は、図８に示すように、比較器１３１の出力ＡＤＯＵＴと強烈光判定線ＰＰ１からの負のパルス信号を入力とするＯＲ回路１３２ｂで構成するのが好ましい。

また、強烈光と判定する列信号線１１１の電圧変化の傾きの基準値を負とし、且つ、列信号線１１１の電圧変化の傾きがかかる基準値に一致する光を受光した場合において、実際のリセットレベルとシグナルレベルとの電圧差（Ｖｒｓｔ−Ｖｓｉｇ）が、ＡＤ変換器１３０のフルスケール電圧Ｖａｄよりも大きくなるように、傾きの基準値を設定し、期間Ｔｊｕｄｇｅ内の期間Ｔｌａｔｃｈの位置、及び、比較器１３１の比較電圧を調整することが好ましい。

傾きの基準値を負に設定することで、列信号線１１１の電圧変化の傾きが正であれば通常光と判定することができる。さらに、傾きの基準値は、できるだけ負の大きい（絶対値は小さい）値、つまりはゼロに近づけることで、強烈光であるか否かの判定が容易になる。しかしながら、傾きの基準値を負でゼロに近づけすぎると、画素回路１００の特性ばらつきにより、通常光であるにもかかわらず強烈光と誤判定してしまい、正常画像に白点を生じさせる危険性が増加する。このため、傾きの基準値は、画素回路１００の特性ばらつきを考慮した負の値に、その上限（絶対値の下限）が設定されると好ましい。これにより、通常光と判定する正の傾き側にマージンを持たせることができる。

一方、列信号線１１１の電圧変化の傾きが丁度基準値となる光が受光した場合に、リセットレベルとシグナルレベルとの電圧差（Ｖｒｓｔ−Ｖｓｉｇ）が、フルスケール電圧Ｖａｄよりも大きければ、画素回路１００の特性ばらつきにより通常光を強烈光と誤判定（或いは、強烈光を通常光と誤判定）しても、結果としてフルコードが出力されるので、問題は生じない。つまり、傾きの基準値は、電圧差（Ｖｒｓｔ−Ｖｓｉｇ）が丁度フルスケール電圧Ｖａｄに一致する場合の電圧変化の傾きよりも、画素回路１００の特性ばらつきを考慮した分だけ大きく（傾きの絶対値が小さく）なるように、その下限が設定されると好ましい。

以上、本発明装置１によれば、列信号線１１１の電圧ＶＳの比較にＡＤ変換器１３０内の比較器１３１を用いること、判定回路１３２は占有面積の小さな論理回路で実現できること、及び、本発明装置１は、判定回路１３２とスイッチ１１５及びそれに付随する配線を追加したレイアウトで実現できるため、列毎のレイアウト面積を大幅に抑えながら、画素回路１００に受信した光が強烈光か否かの判定を行うことができる。

また、かかる強烈光判定はリセットレベル電圧Ｖｒｓｔのサンプリング期間とは別時間で行うため、暗時特性を悪化させずに強烈光の判定をすることができる。また、ＡＤ変換とは関係なく判定するため、高ゲインの場合などのＡＤ変換条件には影響されない。また、強烈光が幾ら強くなっても、負の傾きは小さく（絶対値は大きく）なるので、強烈光と判定する事ができる。

〈第２実施形態〉
以下において、本発明の一実施形態に係る固体撮像装置（以降、適宜「本発明装置２」と称す）につき、図面を参照して説明する。図９に、本発明装置２の回路構成の一例を示す。本発明装置２は、図１に示す本発明装置１において、基準電圧発生回路１１６に代えて、バイアス電圧発生回路１１７を備え、更に、クランプ電圧生成トランジスタ１１８を列毎に備えてなる。

クランプ電圧生成トランジスタ１１８は、列毎に設けられ、そのゲート端子がバイアス電圧発生回路に、ドレイン端子が基準電圧に、ソース端子が列信号線１１１に接続される。したがって、クランプ電圧生成トランジスタは、ソースフォロア回路を構成している。クランプ電圧生成トランジスタ１１８は、列信号線１１１の電圧ＶＳをクランプ電圧に固定するスイッチの機能を有し、上述の期間Ｔｃｌｍｐにおいて、バイアス電圧発生回路１１８を介して所定の制御電圧をクランプ電圧生成トランジスタ１１７のゲート端子に印加することにより、列信号線１１１の電圧が所望のクランプ電圧Ｖｃｌａｍｐに固定される。本発明装置２の強烈光判定方法については、クランプ電圧の生成方法を除き本発明装置１と同様であり、詳細な説明は割愛する。

上述した本発明装置１では、列毎に共通した基準電圧発生回路１１６を使用して基準電圧を生成し、スイッチ１１５を介してクランプ電圧を供給している。このため期間Ｔｃｌｍｐが短い場合、基準電圧を供給する配線の抵抗により、基準電圧発生回路１１６からの距離が近い部分と遠い部分で電圧差が発生し、クランプ電圧が列信号線１１１毎に異なってしまう場合がある。

しかしながら、本発明装置２では列毎に制御電圧を生成するため、期間Ｔｃｌａｍｐが短い場合であっても、クランプ電圧に配線抵抗による電圧差を生じさせないことが可能である。一方で、クランプ電圧生成トランジスタ１１８はソースフォロア回路を構成するため、閾値電圧のばらつきを考慮する必要がある。

さらに、クランプ電圧生成トランジスタ１１８のゲート端子に印加する制御電圧に応じて、列信号線１１１に供給するクランプ電圧を調整することができる。

図１０は本発明装置２の変形例であり、列信号線１１１へのクランプ電圧の供給制御を列毎に設けられたスイッチ１１９を介して行う構成としたものである。スイッチ１１９は電圧制御線ＳＷＲにより制御され、この信号を図３に示すように、期間Ｔｃｌｍｐのみ高レベルにすることにより、クランプ電圧生成トランジスタ１１８のドレイン端子に基準電圧が供給され列信号線１１１の電圧がクランプされる。これにより、バイアス電圧発生回路１１７は常に一定の制御電圧を生成する電圧源としての機能を有していればよく、回路構成を簡略化することが可能になる。

〈第３実施形態〉
上記第１及び第２実施形態では、期間Ｔｃｌｍｐにおいて列信号線１１１の電圧をクランプし、期間Ｔｃｌｍｐ経過後の列信号線１１１の電圧変化の傾きに基づいて画素回路１００が受光した光が強烈光か否かを判定する方法を説明した。しかしながら、列信号線１１１の電圧をクランプしないで強烈光判定を行う方法も可能である。

図１１に、本発明の一実施形態に係る固体撮像装置（以降、適宜「本発明装置３」と称す）の構成例を示す。本発明装置３は、列信号線電圧をクランプするための回路（基準電圧発生回路１１６又はバイアス電圧発生回路１１７、及び、それに接続する配線及びスイッチ等）が存在しない点を除き、本発明装置１及び２と同様である。

本発明装置３の強烈光判定動作については、列信号線１１１の電圧ＶＳをクランプしない点を除き、本発明装置１及び２の判定動作と同様となる。リセット期間Ｔ１の経過後の
列信号線１１１の電圧変動をＡＤ変換器１３０内の比較器１３１が増幅し、列信号線１１１の電圧変化の傾きを検出して、画素回路１００が受光した光が強烈光か否かの判定を行うことができる。本発明では、列信号線１１１の電圧変化の傾きに基づいて、通常光と強烈光の検出を行うため、列信号線１１１の電圧ＶＳをクランプ電圧に固定せずとも、電圧変化の傾きを精度よく検出できる箇所があるならば通常光と強烈光の判定をすることが可能となる。ただし、本発明装置３の場合、通常光であってもリセット期間経過後の電圧変化の傾きは一般に負となるので、強烈光と判定する傾きの基準値は通常光の場合の傾きよりも小さく（絶対値は大きく）設定する必要がある。

これにより、本発明装置３では、列信号線１１１の電圧ＶＳをクランプするための回路を全て省くことが可能となるため、更にレイアウト面積を縮小することが可能となる。

なお、上記第１乃至第３実施形態では、リセットレベル電圧Ｖｒｓｔとシグナルレベル電圧Ｖｓｉｇの夫々をＡＤ変換し、デジタル値の差分を求めるデジタルＣＤＳの場合を例として説明した。しかしながら、本発明は、リセットレベル電圧とシグナルレベル電圧の差分（Ｖｒｓｔ−Ｖｓｉｇ）をＡＤ変換してデジタルコード値に変換するアナログＣＤＳの場合であっても、判定回路１３２による判定結果をメモリ部１３３が保持していることにより、両方のＣＤＳ方式で適用可能である。

〈まとめ〉
以上より、本発明の実施形態に係る固体撮像装置は、例えば以下のように把握され得る。

本発明の実施形態に係る固体撮像装置は、光電変換により蓄えられた電荷量を電圧に変換し、変換された電圧を列信号線１１１に出力する複数の画素回路１００を列及び行方向にマトリクス状に配置し、相関二重サンプリング法を用いて蓄えられた電荷量を読み出す固体撮像装置であって、列信号線１１１に出力された出力電圧ＶＳをデジタル値に変換するＡＤ変換器１３０を備える。
そして、ＡＤ変換器１３０が、出力電圧をサンプリングするサンプリング期間に出力電圧ＶＳをランプ波の参照電圧と比較する比較器１３１と、比較器１３１の出力を入力とし、出力電圧ＶＳの電圧レベルを判定する判定回路１３２と、判定回路１３２の出力に基づいて、出力電圧ＶＳに対応したカウント値をデジタル値として記憶するメモリ部１３３と、を備え、かかる比較器１３１が、画素回路１００のフローティングディフュージョン部１０３の電圧をリセットするリセット期間の経過後の出力電圧ＶＳの電圧変動を増幅し、リセット期間、及び、リセット後の出力電圧Ｖｒｓｔをサンプリングするリセットレベルサンプリング期間の間の所定の検出期間Ｔｊｕｄｇｅに、判定回路１３２が、かかる電圧変動に基づいて画素回路１００が受けた光が強烈光か否かの判定を行う。

これにより、レイアウト面積を大幅に抑えながら、画素回路１００に受信した光が強烈光か否かの判定を行うことができる。さらに、強烈光か否かの判定はリセットレベル電圧Ｖｒｓｔのサンプリング期間とは別時間で行うため、暗時特性を悪化させることはない。さらに、ＡＤ変換とは関係なく判定するため、高ゲインの場合などのＡＤ変換条件には影響されない。

具体的には、電圧変動における電圧変化の傾きが基準値以上の場合に、画素回路１００が受けた光は通常光であると判定回路１３２が判定し、電圧変化の傾きが基準値より小さい場合に、画素回路１００が受けた光は強烈光であると判定回路１３２が判定して、判定結果をメモリ部１３３に記録する構成とする。このように、電圧変化の傾きに基づいて強烈光か否かを判定できるので、簡易な方法で判定できる。

さらに、判定回路１３２は、増幅された比較器の出力信号ＡＤＯＵＴ、及び、正極性または負極性のパルス信号ＰＰ１を入力とする２つの入力端子を有し、検出期間Ｔｊｕｄｇｅ中にパルス信号が入力されることで、強烈光か否かの判定を行い、判定結果をメモリ部１３３に記録する構成とできる。これにより、簡易な論理回路を用いて判定回路１３２を実現することができ、レイアウト面積を縮小できる。

また、本発明の実施形態に係る固体撮像装置は、リセット期間において、出力電圧ＶＳを所定のクランプ電圧Ｖｃｌａｍｐに固定する回路を備えることで、クランプ電圧印加後の列信号線１１１の出力電圧ＶＳの変化の傾きを容易に検出可能とする。このとき、かかるクランプ電圧Ｖｃｌａｍｐが、画素回路１００が通常光を受光した場合に、リセット後の出力電圧がサンプリングされるリセットレベルＶｒｓｔよりも低電圧であることが好ましい。このように構成することで、受光した光が通常光であれば、列信号線１１１の電圧変化の傾きは正となり、判定回路１３２による強烈光か否かの判定が容易となる。

さらに、電圧変動における電圧変化の傾きが基準値となる光を受光した場合に、リセット後の出力電圧がサンプリングされるリセットレベルＶｒｓｔと、蓄えられた電荷をフローティングディフュージョン部１０３に転送後の出力電圧がサンプリングされるシグナルレベルＶｓｉｇとの電圧差が、ＡＤ変換器のフルスケール電圧Ｖａｄよりも大きくなる（Ｖｒｓｔ−Ｖｓｉｇ＞Ｖａｄ）ように設定することで、通常光を強烈光と誤判定し、或いは強烈光を通常光と誤判定してしまうことを防げる。

本発明は、固体撮像装置に利用可能であり、特に強烈光を受光した場合の黒化現象の補正に利用可能である。

１〜３： 本発明の一実施形態にかかる固体撮像装置（本発明装置）
４： 従来構成の固体撮像装置
１００： 画素回路
１０１： フォトダイオード部（ＰＤ部）
１０２： 転送ゲートトランジスタ
１０３： フローティングディフュージョン部（ＦＤ部）
１０４： ソースフォロアトランジスタ
１０５： リセットトランジスタ
１１０： 行走査回路
１１１： 列信号線
１１２： 行信号線
１１２ａ： ＲＳＴ配線
１１２ｂ： ＴＸ配線
１１２ｃ： ＶＲ配線
１１３： 共通電源線
１１５、１１９： スイッチ
１１６： 基準電圧発生回路
１１７： バイアス電圧発生回路
１１８： クランプ電圧生成トランジスタ
１２０： 定電流源
１３０： ＡＤ変換器
１３１： 比較器
１３２： 判定回路
１３２ａ、１３２ｂ： 論理回路
１３３： メモリ部
１３５： カウンタ回路
１４０： ランプ波発生器
ＡＤＯＵＴ： 比較器の出力電圧
ＪＯＵＴ： 判定回路の出力信号
ＰＰ１： 強烈光判定信号線
ＳＷＲ： 電圧供給制御線
Ｔｃｌｍｐ： クランプ期間
Ｔｊｕｄｇｅ： 強烈光か否かの判定期間
Ｖａｄ： ＡＤ変換器のフルスケール電圧
Ｖｃｌａｍｐ： クランプ電圧
ＶＤ： 画素共通電圧
Ｖｒｓｔ： リセットレベル電圧
Ｖｓｉｇ： シグナルレベル電圧
ＶＳ、ＶＳ１〜ＶＳ３： 列信号線に出力される電圧

Claims (5)

1. 光電変換により蓄えられた電荷量を電圧に変換し、前記変換された電圧を列信号線に出力する複数の画素回路を列及び行方向にマトリクス状に配置し、相関二重サンプリング法を用いて前記蓄えられた電荷量を読み出す固体撮像装置であって、
   前記列信号線に出力された出力電圧をデジタル値に変換するＡＤ変換器を備え、
   前記ＡＤ変換器が、
   前記出力電圧をサンプリングするサンプリング期間に、前記出力電圧をランプ波の参照電圧と比較する比較器と、
   前記比較器の出力を入力とし、前記出力電圧の電圧レベルを判定する判定回路と、
   前記判定回路の出力に基づいて、前記出力電圧に対応したカウント値を前記デジタル値として記憶するメモリ部と、を備え、
   前記比較器が、前記画素回路のフローティングディフュージョン部の電圧をリセットするリセット期間の経過後の前記出力電圧の電圧変動を増幅し、
   前記リセット期間、及び、前記リセット後の前記出力電圧をサンプリングするリセットレベルサンプリング期間の間の所定の検出期間に、前記判定回路が、前記電圧変動に基づいて前記画素回路が受けた光が強烈光か否かの判定を行うことを特徴とする固体撮像装置。
2. 前記判定回路が、前記強烈光であると判定した場合、
   前記画素回路が受光した光量に相当するデジタルコード値を、前記リセット後の前記出力電圧の実際の電圧値と関係なく所定の既定値に設定して、前記メモリ部に記憶することを特徴とする請求項１に記載の固体撮像装置。
3. 前記電圧変動における電圧変化の傾きが基準値以上の場合に、前記画素回路が受けた光は通常光であると前記判定回路が判定し、
   前記電圧変化の傾きが前記基準値より小さい場合に、前記画素回路が受けた光は強烈光であると前記判定回路が判定して、判定結果を前記メモリ部に記録することを特徴とする請求項１又は２に記載の固体撮像装置。
4. 前記判定回路は、前記増幅された前記比較器の出力信号、及び、正極性または負極性のパルス信号を入力とする２つの入力端子を有し、前記検出期間中に前記パルス信号が入力されることで、前記強烈光か否かの判定を行い、判定結果を前記メモリ部に記録することを特徴とする請求項１〜３の何れか一項に記載の固体撮像装置。
5. 前記リセット期間において、前記出力電圧を所定のクランプ電圧に固定する回路を備えることを特徴とする請求項１〜４の何れか一項に記載の固体撮像装置。