JP2011023900A - 固体撮像素子およびその制御方法、並びにカメラシステム - Google Patents

固体撮像素子およびその制御方法、並びにカメラシステム Download PDF

Info

Publication number
JP2011023900A
JP2011023900A JP2009166170A JP2009166170A JP2011023900A JP 2011023900 A JP2011023900 A JP 2011023900A JP 2009166170 A JP2009166170 A JP 2009166170A JP 2009166170 A JP2009166170 A JP 2009166170A JP 2011023900 A JP2011023900 A JP 2011023900A
Authority
JP
Japan
Prior art keywords
pixel
unit
signal
clamp voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009166170A
Other languages
English (en)
Other versions
JP5218309B2 (ja
Inventor
Yuki Ariga
悠葵 有賀
Norito Wakabayashi
準人 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009166170A priority Critical patent/JP5218309B2/ja
Priority to TW099118955A priority patent/TWI404411B/zh
Priority to US12/801,709 priority patent/US8325255B2/en
Priority to KR1020100058967A priority patent/KR20110006602A/ko
Priority to CN2010102247091A priority patent/CN101959026B/zh
Priority to BRPI1002703-3A priority patent/BRPI1002703A2/pt
Priority to RU2010128174/07A priority patent/RU2479891C2/ru
Publication of JP2011023900A publication Critical patent/JP2011023900A/ja
Priority to US13/692,516 priority patent/US8687098B2/en
Application granted granted Critical
Publication of JP5218309B2 publication Critical patent/JP5218309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】黒化補正範囲を広げることが可能な固体撮像素子およびその制御方法、並びにカメラシステムを提供する。
【解決手段】光電変換を行う複数の画素が行列状に配列された画素部１１０と、画素部から複数の画素単位で信号線１１６への画素信号の読み出しを行い、ランプ波である参照信号と画素信号とを比較してＡＤ変換を行うＡＤ変換部を含む画素信号読み出し部１２０，１５０と、クランプ電圧により画素信号が設定電圧以上に保持されるように信号線をクランプするクランプ部１１０Ｂと、供給されるクランプ電圧設定値に応じたクランプ電圧を生成してクランプ部に供給する補正用バイアス回路１８０と、参照信号の傾きを決定する傾き決定情報に連動してクランプ電圧が生成されるようにクランプ電圧設定値を選択し、補正用バイアス回路に供給する補正用バイアス選択部１７０と、を有する。
【選択図】図３

Description

本発明は、ＣＭＯＳイメージセンサに代表される固体撮像素子およびその制御方法、並びにカメラシステムに関するものである。
複数の画素を２次元配列で設けた画素アレイ部を有し、この画素アレイ部の各画素で読み取った画素信号を各画素列毎に順次読み出し、各列信号にＣＤＳ処理などを施して画像信号に変換して出力するＣＭＯＳイメージセンサが提供されている。
ＣＭＯＳイメージセンサは、各画素毎に浮遊拡散層（ＦＤ：Floating Diffusion)を有するＦＤアンプを持ち合わせており、その出力は、画素アレイの中のある一行を選択し、それらを同時に列方向へと読み出すような列並列出力型が主流である。
これは、画素内に配置されたＦＤアンプでは十分な駆動能力を得ることは難しく、したがってデータレートを下げることが必要で、並列処理が有利とされているからである。
列並列出力型ＣＭＯＳイメージセンサの画素信号読み出し（出力）回路については実に様々なものが提案されている。
その最も進んだ形態のひとつが列毎にアナログ−デジタル変換装置（以下、ＡＤＣ（Analog Digital Converter)と略す）を備え、デジタル信号として画素信号を取り出すタイプである。
このような列並列型のＡＤＣを搭載したＣＭＯＳイメージセンサは、たとえば非特許文献１や特許文献１に開示されている。
また、これらＣＭＯＳイメージセンサでは太陽光のような非常に強い光などが入射された際、その部分の信号レベルが低下してしまい、非常に明るいにも関わらず黒く見える黒化現象が発生することも知られている。
そして、ＣＭＯＳイメージセンサでは、この現象を回避するための補正の仕組みも組み込まれている（たとえば特許文献２参照）。
黒化現象を防止する方法として黒化現象検出時に画素内にフォトダイオードを持たないアンプ（以下、画素ダミーアンプトランジスタ）を形成し、画素から出力されるリセット電圧を画素ダミーアンプトランジスタの出力電圧で置き換える方法が提案されている。
この方法は、たとえば特許文献３に開示されている。
また、画素部の動作マージンを大きくする目的や信号電荷の完全転送を図るなどの目的により、画素部の電源電圧を複数使用する方法が提案されている（たとえば特許文献４参照）。
図１は、このような提案技術を適用した固体撮像素子（ＣＭＯＳイメージセンサ）の全体構成を示す回路図である。
固体撮像素子１は、図１に示すように、画素部２、垂直走査部３、水平走査部４、およびＡＤＣ群からなるカラム処理回路群５を有する。
さらに、固体撮像素子１は、デジタル−アナログ変換装置（以下、ＤＡＣ(Digital - Analog Converter)と略す）６、補正用バイアス回路７、通信・タイミング制御部８、デジタル演算部９、および出力部１０を有する。
画素部２の有効画素領域は複数の単位画素２１が２次元マトリクス状に配置されており、各列には画素ダミーアンプトランジスタを含む画素ダミー部２２も配置されている。
ここで単位画素２１は、光電変換素子であるフォトダイオードＰＤ２１を有する。そして、単位画素２１は、転送トランジスタＴ２１、リセットトランジスタＴ２２、アンプトランジスタＴ２３、選択トランジスタＴ２４の合計４つのトランジスタにより構成されている。
垂直走査部３から各画素トランジスタに対し転送パルスＴＲＧ、リセットパルスＲＳＴ、選択パルスＳＥＬなどを供給し、フォトダイオードＰＤ２１によって得られた信号電荷を画素信号ＳＩＧに変換し垂直信号線２３に出力するよう制御されている。
画素ダミー部２２は、画素ダミーアンプトランジスタＤＴ、画素ダミー選択トランジスタＳＴにより構成されており、垂直走査部３からの選択パルスＤＳＥＬ、黒化補正用バイアス回路からのクランプ電圧ＳＬＰ＿ＳＵＮにより制御されている。
ここでは説明のために単位画素部を４つのトランジスタ構成としているが、選択トランジスタを無くした３つのトランジスタ構成など、他の構成でも構わない。また、画素ダミー部２２は単位画素部と同一の構成にするのが望ましい。
図２（Ａ）および（Ｂ）は、通常光量時および黒化現象が発生する非常に強い光量時の読み出し選択行の動作およびＡＤ変換方法を説明する図である。
図２（Ａ）に示す通常光量時の出力は、Ｐ相期間での画素信号ＳＩＧとＡＤ変換用参照信号ＳＬＰ＿ＡＤＣが同一になる期間Ａのカウント値、Ｄ相期間での画素信号ＳＩＧとＡＤ変換用参照信号ＳＬＰ＿ＡＤＣが同一になる期間Ｂのカウント値の差分で表せる。
一方、図２（Ｂ）に示す黒化現象が発生する非常に強い光量時の出力は、黒化補正用バイアス回路からのクランプ電圧ＳＬＰ＿ＳＵＮにより画素信号ＳＩＧが設定電圧以下にならないようクランプされている。
このため、Ｐ相期間で画素信号ＳＩＧとＡＤ変換用参照信号ＳＬＰ＿ＡＤＣが期間Ｃで表すように同一にならない。
このようにＰ相期間において、画素信号ＳＩＧとＡＤ変換用参照信号ＳＬＰ＿ＡＤＣが一致しない場合、黒化現象発生と判断し、カウント値をフルカウントさせる。または、飽和信号以上の固定のカウント値に置き換えるなどの動作を行い、黒化現象を補正している。ただし、黒化補正用バイアス回路からのクランプ電圧ＳＬＰ＿ＳＵＮ設定は適切におこなう必要がある。不適切な設定値の場合、黒化現象を補正できない、逆に間違って補正を行ってしまい通常時の出力特性が悪化するなどの不具合が発生する。
特開２００５−２７８１３５号公報 特開２００８−２８３５５７号公報 特開２０００−２８７１３１号公報 特再ＷＯ０３／０８５９６４
W. Yang等 (W. Yang et. Al., "An Integrated 800x600 CMOS Image System," ISSCC Digest of Technical Papers, pp. 304-305、 Feb., 1999)
しかしながら、このような回路構成においてＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きは量子化ビット数、アナログゲイン、カウンタ部の駆動周波数などにより変化する。
これにより、クランプ電圧ＳＬＰ＿ＳＵＮ設定値で補正できる範囲が狭くなる。
また、特許文献４にあるように、画素部の電源電圧を複数使用する方法の場合、黒化補正用バイアス回路の基準となる電圧と画素部リセット電圧が異なってしまうことがあり、それらが独立にばらつくことにより補正できる範囲が狭くなる。
これらの条件や、トランジスタなどのプロセスばらつきなどを考慮した場合、黒化補正用バイアス回路からのクランプ電圧ＳＬＰ＿ＳＵＮ設定値を固定で使用すると、一部条件ではクランプ電圧が適切ではないために不具合が発生してしまう。
よって、補正できる範囲が一部条件に限定されてしまうという問題が発生する。
本発明は、黒化補正範囲を広げることが可能な固体撮像素子およびその制御方法、並びにカメラシステムを提供することにある。
本発明の第１の観点の固体撮像素子は、光電変換を行う複数の画素が行列状に配列された画素部と、上記画素部から複数の画素単位で信号線への画素信号の読み出しを行い、ランプ波である参照信号と当該画素信号とを比較してアナログデジタル（ＡＤ）変換を行うＡＤ変換部を含む画素信号読み出し部と、クランプ電圧により上記画素信号が設定電圧以上に保持されるように上記信号線をクランプするクランプ部と、供給されるクランプ電圧設定値に応じたクランプ電圧を生成して上記クランプ部に供給する補正用バイアス回路と、上記参照信号の傾きを決定する傾き決定情報に連動して上記クランプ電圧が生成されるように上記クランプ電圧設定値を選択し、補正用バイアス回路に供給する補正用バイアス選択部と、を有する。
本発明の第２の観点の固体撮像素子の制御方法は、光電変換を行う複数の画素が行列状に配列された画素部から複数の画素単位で信号線への画素信号の読み出しを行う読み出しステップと、クランプ電圧により上記画素信号が設定電圧以上に保持されるように上記信号線をクランプするクランプステップと、ランプ波である参照信号と当該画素信号とを比較してアナログデジタル（ＡＤ）変換を行うＡＤ変換部を含む画素信号読み出しステップと、を有し、上記クランプステップにおいて、上記参照信号の傾きを決定する傾き決定情報に連動して上記クランプ電圧が生成されるようにクランプ電圧設定値を選択し、選択された上記クランプ電圧設定値に応じたクランプ電圧を生成し、当該クランプ電圧で上記信号線に対するクランプを行う。
本発明の第３の観点のカメラシステムは、固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、を有し、上記固体撮像素子は、光電変換を行う複数の画素が行列状に配列された画素部と、上記画素部から複数の画素単位で信号線への画素信号の読み出しを行い、ランプ波である参照信号と当該画素信号とを比較してアナログデジタル（ＡＤ）変換を行うＡＤ変換部を含む画素信号読み出し部と、クランプ電圧により上記画素信号が設定電圧以上に保持されるように上記信号線をクランプするクランプ部と、供給されるクランプ電圧設定値に応じたクランプ電圧を生成して上記クランプ部に供給する補正用バイアス回路と、上記参照信号の傾きを決定する傾き決定情報に連動して上記クランプ電圧が生成されるように上記クランプ電圧設定値を選択し、補正用バイアス回路に供給する補正用バイアス選択部と、を含む。
本発明によれば、黒化補正範囲を広げることができる。
提案技術を適用した固体撮像素子（ＣＭＯＳイメージセンサ）の全体構成を示す回路図である。 通常光量時および黒化現象が発生する非常に強い光量時の読み出し選択行の動作およびＡＤ変換方法を説明する図である。 本発明の実施形態に係る列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。 本実施形態に係る４つのトランジスタで構成されるＣＭＯＳイメージセンサの画素の一例を拡大して示す図である。 ＡＤ変換用参照信号の傾きが量子化ビット数により変化することを示す図である。 ＡＤ変換用参照信号の傾きがアナログゲイン設定値により変化することを示す図である。 本実施形態に係る補正用バイアス回路を含む回路の一例を示す図である。 本実施形態に係る固体撮像素子における黒化現象検出期間および通常駆動期間の動作タイミングを示す図である。 本実施形態に係る補正用バイアス選択部内に形成されるＡＤ変換用参照信号の傾きに対するクランプ電圧テーブルの一例を示す図である。 本実施形態に係る補正用バイアス選択部の一構成例を示す図である。 図１０の補正用バイアス選択部における黒化現象検出期間の動作を説明するためのタイミングチャートを示す図である。 本本発明の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。
以下、本発明の実施の形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．固体撮像素子の全体構成例
２．カラムＡＤＣの構成例
３．補正用バイアス選択の制御例
４．カメラシステムの構成例
図３は、本発明の実施形態に係る列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。
＜１．固体撮像素子の全体構成例＞
この固体撮像素子１００は、図３に示すように、撮像部としての画素部１１０、垂直（行）走査部１２０、水平（列）走査部１３０、および通信・タイミング制御部１４０を有する。
さらに、固体撮像素子１００は、ＡＤＣ群であるカラム処理回路群１５０、参照信号生成部としてのＤＡＣ１６０、補正用バイアス選択部１７０、補正用バイアス回路１８０、信号処理部１９０を有する。
信号処理部１９０は、デジタル演算部１９１および出力部１９２を有する。
本実施形態の固体撮像素子１００は、黒化検出用クランプ電圧を、画素部リセット電圧と同じ電源電圧を基準として生成することにより、電源電圧のばらつきを抑制し、黒化補正可能範囲を広げることが可能に構成される。
また、本実施形態の固体撮像素子１００は、黒化検出用クランプ電圧を、ＡＤ変換用参照信号の傾きを決める量子化ビット数、アナログゲイン、カラムＡＤ回路カウンタ動作部の周波数などに連動して変化させる。
これにより、固体撮像素子１００は、各々の条件で最適なクランプ電圧を設定でき、黒化補正範囲を広げることが可能となる機能を有している。
画素部１１０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の単位画素１１０Ａがｍ行ｎ列の２次元状（マトリクス状）に配列されている。
また、画素部１１０は、画素配列に各列に対応してクランプ部としての画素ダミー部１１０Ｂが配置されている。
クランプ部としての画素ダミー部１１０Ｂは、クランプ電圧により画素信号ＳＩＧが設定電圧以上に保持されるように、換言すれば画素信号ＳＩＧが設定電圧以下にならないように垂直信号線１１６をクランプする。
［単位画素の構成例］
図４は、本実施形態に係る４つのトランジスタで構成されるＣＭＯＳイメージセンサの画素の一例を拡大して示す図である。
この単位画素１１０Ａは、光電変換素子としてたとえばフォトダイオード１１１を有している。
単位画素１１０Ａは、１個のフォトダイオード１１１に対し、転送素子としての転送トランジスタ１１２、リセット素子としてのリセットトランジスタ１１３、アンプトランジスタ１１４、および選択トランジスタ１１５の４トランジスタを能動素子として有する。
フォトダイオード１１１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。
転送トランジスタ１１２は、フォトダイオード１１１と出力ノードとしてのフローティングディフュージョンＦＤとの間に接続されている。
転送トランジスタ１１２は、転送制御線ＬＴｘを通じてそのゲート（転送ゲート）に駆動信号ＴＲＧが与えられることで、光電変換素子１１１で光電変換された電子をフローティングディフュージョンＦＤに転送する。
リセットトランジスタ１１３は、電源ラインＬＶＤＤＲＳＴとフローティングディフュージョンＦＤとの間に接続されている。
リセットトランジスタ１１３は、リセット制御線ＬＲＳＴを通してそのゲートにリセット信号ＲＳＴが与えられることで、フローティングディフュージョンＦＤの電位を電源ラインＬＶＤＤＲＳＴの電位にリセットする。
このリセットトランジスタ１１３のドレインが接続され電源ラインＬＶＤＤＲＳＴに供給される電圧ＶＤＤＲＳＴは、黒化検出用クランプ電圧と同じ電源電圧を基準として生成される。
フローティングディフュージョンＦＤには、アンプトランジスタ１１４のゲートが接続されている。
アンプトランジスタ１１４は、ソースが選択トランジスタ１１５を介して垂直信号線１１６に接続され、画素部外の定電流源ＩＳＲＳとソースフォロアを構成している。アンプトランジスタ１１４のドレインは電源ラインＬＶＤＤＡＭＰに接続されている。
そして、選択制御線ＬＳＥＬを通して制御信号（アドレス信号またはセレクト信号)ＳＥＬが選択トランジスタ１１５のゲートに与えられ、選択トランジスタ１１５がオンする。
選択トランジスタ１１５がオンすると、アンプトランジスタ１１４はフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧（画素信号ＳＩＧ）を垂直信号線１１６に出カする。
垂直信号線１１６を通じて、各画素から出力された電圧に相当する画素信号ＳＩＧが画素信号読み出し回路としてのカラム処理回路群１５０に出力される。
これらの動作は、たとえば転送トランジスタ１１２、リセットトランジスタ１１３、および選択トランジスタ１１５の各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
画素部１１０に配線されているリセット制御線ＬＲＳＴ、転送制御線ＬＴｘ、および選択制御線ＬＳＥＬが一組として画素配列の各行単位で配線されている。
これらのリセット制御線ＬＲＳＴ、転送制御線ＬＴｘ、および選択制御線ＬＳＥＬは、画素駆動部としての垂直走査部１２０により駆動される。
［画素ダミー部の構成例］
画素ダミー部１１０Ｂは、画素ダミーアンプトランジスタ１１７、画素ダミー選択トランジスタ１１８を含んで構成されている。
画素ダミーアンプトランジスタ１１７のドレインが電源ラインＬＶＤＤＡＭＰに接続され、ソースが画素ダミー選択トランジスタ１１８のドレインに接続されている。
画素ダミー選択トランジスタ１１８のソースが垂直信号線１１６に接続されている。
画素ダミーアンプトランジスタ１１７のゲートが、補正用バイアス回路１８０により供給されるクランプ電圧ＳＬＰ＿ＳＵＮの供給ラインに接続されている。
画素ダミー選択トランジスタ１１８のゲートが垂直走査部１２０により供給される選択パルスＤＳＥＬの供給ラインに接続されている。
このように、画素ダミー部１１０Ｂは、垂直走査部１２０からの選択パルスＤＳＥＬ、補正用バイアス回路１８０からのクランプ電圧ＳＬＰ＿ＳＵＮにより制御されている。
ここでは説明のために単位画素部を４つのトランジスタ構成としているが、選択トランジスタを無くした３つのトランジスタ構成など、他の構成でも構わない。
また、画素ダミー部１１０Ｂは単位画素部と同一の構成にするのが望ましい。
固体撮像素子１００は、画素部１１０の信号を順次読み出すための制御回路として内部クロックを生成する通信・タイミング制御部１４０、行アドレスや行走査を制御する垂直走査部１２０、列アドレスや列走査を制御する水平走査部１３０が配置される。
通信・タイミング制御部１４０は、画素部１１０、垂直走査部１２０、水平走査部１３０、カラム処理回路群１５０、ＤＡＣ１６０、補正用バイアス回路１８０、補正用バイアス選択部１７０等の信号処理に必要なタイミング信号を生成する。
通信・タイミング制御部１４０は、ＤＡＣ１６０における参照信号ＳＬＣ ＡＤＣ（ＲＡＭＰ）の生成を制御するＤＡＣ制御部を含む。
ＤＡＣ制御部は、カラム処理回路群１５０の各カラム処理回路（ＡＤＣ）１５１のＡＤ変換を行う行ごとに、参照信号ＳＬＰ ＡＤＣの傾きを調整するように制御する。
ＤＡＣ制御部は、カラム処理回路群１５０におけるＣＤＳ（Correlated Double Sampling；ＣＤＳ）時に、量子化ビット数に違いに応じて１次サンプリング、２次サンプリングそれぞれの参照信号ＳＬＰ ＡＤＣの傾き調整を行うように制御可能である。
画素部１１０においては、ラインシャッタを使用した光子蓄積、排出により、映像や画面イメージを画素行毎に光電変換し、アナログ画素信号ＳＩＧをカラム処理回路群１５０の各カラム処理回路１５１に出力する。
ＡＤＣ群１５０では、ＡＤＣブロック（各カラム部）でそれぞれ、画素部１１０のアナログ出力をＤＡＣ１６０からの参照信号ＳＬＰ ＡＤＣを使用したＡＰＧＡ対応積分型ＡＤＣ、およびデジタルＣＤＳを行い、数ビットのデジタル信号を出力する。
＜２．カラムＡＤＣの構成例＞
本実施形態のカラム処理回路群１５０は、ＡＤＣブロックであるカラム処理回路（ＡＤＣ）１５１が複数列配列されている。
すなわち、カラム処理回路群１５０は、ｋビットデジタル信号変換機能を有し、各垂直信号線（列線）１１６−１〜１１６−ｎ毎に配置され、列並列ＡＤＣブロックが構成される。
各ＡＤＣ１５１は、ＤＡＣ１６０により生成される参照信号を階段状に変化させたランプ波形である参照信号ＳＬＣ ＡＤＣと、行線毎に画素から垂直信号線を経由し得られるアナログ画素信号ＳＩＧと、を比較する比較器（コンパレータ）１５２を有する。
さらに、各ＡＤＣは、比較時間をカウントし、カウント結果を保持するカウンタラッチ１５３を有する。
各カウンタラッチ１５３の出力は、たとえばｋビット幅の水平転送線ＬＴＲＦに接続されている。
ＡＤＣ群１５０においては、垂直信号線１１６に読み出されたアナログ画素信号ＳＩＧは列毎（カラム毎）に配置された比較器１５２で参照信号ＳＬＣ ＡＤＣ（ある傾きを持った線形に変化するスロープ波形であるランプ信号ＲＡＭＰ）と比較される。
このとき、比較器１５２と同様に列毎に配置されたカウンタラッチ１５３が動作している。
各ＡＤＣ１５１は、ランプ波形のある参照信号ＳＬＣ ＡＤＣとカウンタ値が一対一の対応を取りながら変化することで垂直信号線１１６の電位（アナログ信号）Ｖｓｌをデジタル信号に変換する。
ＡＤＣ１５１は、参照信号ＳＬＣ ＡＤＣの電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換する。
アナログ画素信号ＳＩＧと参照信号ＳＬＣ ＡＤＣが交わったとき、比較器１５２の出力が反転し、カウンタラッチ１５３の入力クロックを停止し、または、入力を停止していたクロックをカウンタラッチ１５３に入力し、ＡＤ変換を完了させる。
以上のＡＤ変換期間終了後、水平走査部１３０により、ラッチ１５３に保持されたデータが、水平転送線ＬＴＲＦに転送され、アンプを経て信号処理部１９０に入力され、所定の信号処理により２次元画像が生成される。
水平走査部１３０では、転送速度の確保のために数チャンネル同時並列転送を行う。
通信・タイミング制御部１４０においては、画素部１１０、カラム処理回路群１５０等の各ブロックでの信号処理に必要なタイミングを作成している。
後段の信号処理部１９０では、ラインメモリ内に格納された信号より縦線欠陥や点欠陥の補正、信号のクランプ処理を行ったり、パラレル-シリアル変換、圧縮、符号化、加算、平均、間欠動作などデジタル信号処理を行う。
ラインメモリには、画素行毎に送信されるデジタル信号が格納される。
本実施形態の固体撮像素子１００においては、信号処理部１９０のデジタル出力がＩＳＰやベースバンド（baseband）ＬＳＩの入力として送信される。
ＤＡＣ１６０は、ＤＡＣ制御部の制御の下、ある傾きを持った線形に変化するスロープ波形である参照信号（ランプ信号）を生成し、参照信号ＳＬＣ ＡＤＣをカラム処理回路群１５０に供給する。
ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きは、傾き決定情報により変化する。
この傾き決定情報は、量子化ビット数、アナログゲイン設定値、カラムＡＤ回路カウント動作部の周波数を含む。
したがって、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きは、たとえば量子化ビット数、アナログゲイン設定値、カラムＡＤ回路カウント動作部の周波数により変化する。
図５は、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きが量子化ビット数により変化することを示す図である。
図６は、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きがアナログゲイン設定値により変化することを示す図である。
ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きは、図５に示すように、量子化ビット数が多いほど緩やかになり、量子化ビット数が少ないほど急になる。
したがって、Ｐ相期間およびＤ相期間において、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣが画素信号ＳＩＧと一致するまでの時間（カウント値）が異なる。
たとえば、量子化ビット数が多い場合、信号量はＰ相期間のカウント値ＡとＤ相期間のカウントＢとの差分となる。
量子化ビット数が少ない場合、信号量はＰ相期間のカウント値ＣとＤ相期間のカウントＤとの差分となる。
また、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きは、図６に示すように、アナログゲイン設定値が高いほど緩やかになり、アナログゲイン設定値が低いほど急になる。
したがって、Ｐ相期間およびＤ相期間において、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣが画素信号ＳＩＧと一致するまでの時間（カウント値）が異なる。
たとえば、アナログゲイン設定値が高い場合、信号量はＰ相期間のカウント値ＥとＤ相期間のカウントＦとの差分となる。
アナログゲイン設定値が低い場合、信号量はＰ相期間のカウント値ＧとＤ相期間のカウントＨとの差分となる。
＜３．補正用バイアス選択の制御例＞
補正用バイアス選択部１７０は、このＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きを決める要素を決定するデータを通信・タイミング制御部１４０から受け取り、最適な黒化現象検出用クランプ電圧設定値ＳＣＶＬを補正用バイアス回路１８０に送信する。
補正用バイアス回路１８０は、補正用バイアス選択部１７０による黒化現象検出用クランプ電圧設定値ＳＣＶＬに応じた黒化現象検出用クランプ電圧ＳＬＰ ＳＵＮを発生し、画素ダミー部１１０Ｂの画素ダミーアンプトランジスタ１１７のゲートに供給する。
図７は、本実施形態に係る補正用バイアス回路を含む回路の一例を示す図である。
図８は、本実施形態に係る固体撮像素子における黒化現象検出期間および通常駆動期間の動作タイミングを示す図である。
補正用バイアス回路１８０は、電源ラインＬＶＤＤＲＳＴと基準電位であるグランドＧＮＤとの間に直列に接続されたＮ個の抵抗Ｒ１〜ＲＮを有し、抵抗分圧によりＮ＋１の黒化現象検出用クランプ電圧が発生される設定電圧値のノードＮＤ０〜ＮＤＮを有する。
補正用バイアス回路１８０は、セレクタ１８１、およびノードＮＤ０〜ＮＤＮの設定電圧値ＳＶＬ０〜ＳＬＶＮを選択的にセレクタ１８１の第１入力に供給するスイッチＳＷ０〜ＳＷＮを有する。
スイッチＳＷ０〜ＳＷＮは、補正用バイアス選択部１７０による黒化現象検出用クランプ電圧設定値ＳＣＶＬに応じてオン、オフ制御される。
セレクタ１８１は、第１入力が各スイッチＳＷ０〜ＳＷＮの出力端子に接続され、第２入力が基準電位、たとえばグランドＧＮＤに接続されている。
セレクタ１８１は、通信・タイミング制御部１４０の選択制御信号ＳＣＴＬに応じて、第１入力または第２入力を選択し、選択した入力に応じたレベルの黒化現象検出用クランプ電圧ＳＬＰ ＳＵＮを出力する。
ここで、画素部１１０のリセット電圧ＶＤＤＲＳＴと抵抗分圧の基準となる電圧を同一にしている。
これにより、画素部１１０のリセット電圧ＶＤＤＲＳＴが変動した場合、黒化現象検出用クランプ電圧ＳＬＰ＿ＳＵＮも連動して変化するため、電源電圧のばらつきが抑制される。
これにより、固定の黒化現象検出用クランプ電圧設定値での黒化現象補正範囲が拡大する。
また、黒化現象検出用クランプ電圧ＳＬＰ＿ＳＵＮは通信・タイミング制御部１４０によって、黒化現象検出期間とそれ以外の期間でクランプ電圧の切り替えが行われている。
なお、図７においては、Ｋ１期間は黒化現象検出期間を、Ｋ２は通常駆動期間を示している。
補正用バイアス選択部１７０は、前述の通り補正用バイアス回路１８０に対して、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きに最適なクランプ電圧設定を行う。
このため、図８に示すように、ＡＤ変換用参照信号の傾きＳＬＰ＿ＡＤＣに合わせて黒化検出用クランプ電圧ＳＬＰ＿ＳＵＮが変動する。
これにより、黒化現象補正範囲が拡大する。
上述した実施形態では補正用バイアス回路１８０のクランプ設定値はＮ＋１であるが、抵抗値の増減などによりクランプ設定値の増減も可能である。
また、図７の例では、通常駆動期間（Ｋ２期間）の設定電圧は接地としているが、通常駆動期間に影響を与えない電圧であれば、どのような電圧でも構わない。
以上のように本発明の実施形態により、従来一部条件に限られていた黒化補正範囲を広げることができる。
また、本発明の変形例として補正用バイアス選択部を固体撮像素子（ＣＭＯＳイメージセンサ）内部に搭載するのではなく、外部からの制御により黒化補正範囲を広げることも可能である。
一般的に、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きは固体撮像素子（ＣＭＯＳイメージセンサ）外部からの通信内容により決定される。
そのため、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きの内容に合わせ、補正用バイアス回路で設定されるクランプ電圧も外部からの通信で制御することにより、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きに連動して動作させることができる。
これにより、従来より黒化補正範囲を広げることが可能となる。
図９は、本実施形態に係る補正用バイアス選択部内に形成されるＡＤ変換用参照信号の傾きに対するクランプ電圧テーブルの一例を示す図である。
補正用バイアス選択部１７０は、たとえば図９に示すように、ＡＤ変換用参照信号の傾きを決定する条件に対する設定電圧のテーブルＴＢＬ１７０を保持している。
補正用バイアス選択部１７０は、図８に示す黒化現象検出期間（Ｋ１期間）に条件に応じた設定値をテーブルＴＢＬ１７０により抽出し、補正用バイアス回路１８０に出力する。
設定電圧のテーブルＴＢＬ１７０は、アナログゲインＧａｉｎと量子化ビット数ＱＢＮを対応付けて示している。
アナログゲインが、０ｄＢ≦Ｇａｉｎ＜３ｄＢの範囲である場合で、量子化ビット数ＱＢＮが９ビットの場合、設定値ＳＶＬは「２」に設定される。
アナログゲインが、０ｄＢ≦Ｇａｉｎ＜３ｄＢの範囲である場合で、量子化ビット数ＱＢＮが１２ビットの場合、設定値ＳＶＬは「４」に設定される。
アナログゲインが、３ｄＢ≦Ｇａｉｎ＜６ｄＢの範囲である場合で、量子化ビット数ＱＢＮが９ビットの場合、設定値ＳＶＬは「３」に設定される。
アナログゲインが、３ｄＢ≦Ｇａｉｎ＜６ｄＢの範囲である場合で、量子化ビット数ＱＢＮが１２ビットの場合、設定値ＳＶＬは「５」に設定される。
アナログゲインが、１２ｄＢ≦Ｇａｉｎ＜１５ｄＢの範囲である場合で、量子化ビット数ＱＢＮが９ビットの場合、設定値ＳＶＬは「６」に設定される。
アナログゲインが、１２ｄＢ≦Ｇａｉｎ＜１５Ｂの範囲である場合で、量子化ビット数ＱＢＮが１２ビットの場合、設定値ＳＶＬは「８」に設定される。
アナログゲインが、１５ｄＢ≦Ｇａｉｎ＜１８ｄＢの範囲である場合で、量子化ビット数ＱＢＮが９ビットの場合、設定値ＳＶＬは「７」に設定される。
アナログゲインが、１５ｄＢ≦Ｇａｉｎ＜１８ｄＢの範囲である場合で、量子化ビット数ＱＢＮが１２ビットの場合、設定値ＳＶＬは「９」に設定される。
次に、補正用バイアス選択部１７０の一構成例について説明する。
図１０は、本実施形態に係る補正用バイアス選択部の一構成例を示す図である。
図１１は、図１０の補正用バイアス選択部における黒化現象検出期間の動作を説明するためのタイミングチャートを示す図である。
図１０の補正用バイアス選択部１７０は、比較器１７１、カウンタ１７２、傾き検出部１７３、および設定値判断部１７４を有する。
図１０に示すように、補正用バイアス選択部１７０の比較器１７１にてＡＤ変換用参照信号ＳＬＰ＿ＡＤＣと黒化現象検出期間Ｋ１クランプ電圧を比較し、その傾きを検出する。
検出した傾きが許容範囲外の場合、クランプ電圧設定を変化させ、許容範囲内に収まるような制御が行われる。
補正用バイアス選択部１７０内にて、ＡＤ変換用参照信号（ＳＬＰ＿ＡＤＣ）を画素信号（ＳＩＧ）ではなく、黒化現象検出期間Ｋ１クランプ電圧と比較する。
ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣは、クランプ電圧に対してあるオフセット電圧をもった電圧から傾きが開始される。このため、このオフセット電圧とクランプ電圧と交わるまでのカウンタ１７２によるカウント数により、現状のＡＤ変換用参照信号（ＳＬＰ＿ＡＤＣ）の傾きが求まる。
クランプ電圧の初期値は、固体撮像素子（ＣＭＯＳイメージセンサ）にあらかじめ設定された設定値、または初期通信により決定された設定値から開始される。
設定値判断部１７４は、この傾きが許容範囲内にあるかどうか判定し、範囲外の場合、現状の設定値に対して増減させる。
この処理を繰り返すことにより、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣに応じた最適なクランプ電圧設定を行うことができる。
この補正用バイアス選択部１７０内でＡＤ変換用参照信号の傾きに連動してクランプ電圧変更をする回路構成を採用することにより、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きが変化した場合にも、精度良く追従を行う。
この回路構成はクランプ電圧をフィードバックして行っているため、回路の安定性などに十分注意する必要がある。
また、この回路構成は有効画像信号が出力中にクランプ電圧が変化すると黒化現象の見え方も変化してしまう。
そのため、ＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きが変化してから以下のように行うことが望ましい。
すなわち、有効画像信号出力前までのブランキング期間で行う、一枚の画像出力中に変化できるクランプ電圧は一回、設定値判断も検出ばらつきなどを考慮し何回か連続で範囲外の傾きを検出したら設定値を変更するなどの構成にすることが望ましい。
次に、上記構成による動作を説明する。
黒化現象検出期間Ｋ１において、補正用バイアス選択部１７０がＡＤ変換用参照信号ＳＬＰ＿ＡＤＣの傾きを決める要素を決定するデータを通信・タイミング制御部１４０から受け取る。
補正用バイアス選択部１７０では、たとえば図９に示すように、ＡＤ変換用参照信号の傾きを決定する条件に対する設定電圧のテーブルＴＢＬ１７０を保持している。
補正用バイアス選択部１７０では、黒化現象検出期間Ｋ１に、条件に応じた設定値をテーブルＴＢＬ１７０により抽出され、最適な黒化現象検出用クランプ電圧設定値ＳＣＶＬが補正用バイアス回路１８０に送信される。
補正用バイアス回路１８０は、補正用バイアス選択部１７０による黒化現象検出用クランプ電圧設定値ＳＣＶＬに応じた黒化現象検出用クランプ電圧ＳＬＰ ＳＵＮが選択され、画素ダミー部１１０Ｂの画素ダミーアンプトランジスタ１１７のゲートに供給される。
通常動作期間Ｋ２において、ＤＡＣ１６０では、Ｐ相時のある傾きをもった参照信号ＳＬＰ ＡＤＣが生成される。
各カラム処理回路（ＡＤＣ）１５１において、垂直信号線１１６に読み出されたアナログ画素信号ＳＩＧが列毎に配置された比較器１５２で参照信号ＳＬＰ ＡＤＣと比較される。
アナログ画素信号ＳＩＧと参照信号ＳＬＰ ＡＤＣのレベルが交差し比較器１５２の出力が反転するまで、カウンタラッチ１５３でカウントが行われる。
カウンタラッチ１５３では、たとえばクロックＣＬＫに同期してカウント動作が行われ、比較器１５２の出力レベルが反転するとカウント動作が停止され、そのときの値が保持される。
このリセットレベルＰ相には画素毎のばらつきが含まれる。
２回目は各単位画素１１０Ａで光電変換された信号が垂直信号線１１６（−１〜−ｎ）に読み出され（Ｄ相）、ＡＤ変換が実行される。
ＤＡＣ１６０において、Ｄ相時にも、ある傾きをもった参照信号ＳＬＰ ＡＤＣが生成される。
各カラム処理回路（ＡＤＣ）１５１において、垂直信号線１１６に読み出されたアナログ画素信号ＳＩＧが列毎に配置された比較器１５２で参照信号ＳＬＰ ＡＤＣと比較される。
アナログ画素信号ＳＩＧと参照信号ＳＬＰ ＡＤＣのレベルが交差し比較器１５２の出力が反転するまで、カウンタラッチ１５３でカウントが行われる。
カウンタラッチ１５３では、たとえばクロックＣＬＫに同期してカウント動作が行われ、比較器１５２の出力レベルが反転するとカウント動作が停止され、そのときの値が保持される。
そして、このＰ相およびＤ相変換の結果と合わせて、（Ｄ相レベル−Ｐ相レベル）を実行することで、相関２重サンプリング（ＣＤＳ）が実現できる。
デジタル信号に変換された信号は、水平（列）走査部により、順番に水平転送線ＬＴＲＦを介して信号処理部１９０に読み出され、最終的に出力される。
このようにして、列並列出力処理が行われる。
以上説明したように、本実施形態の固体撮像素子によれば、以下の効果を得ることができる。
本実施形態によれば、画素部リセット電圧と黒化検出用クランプ電圧の基準となる電源電圧を同一のものにすることにより、電源電圧のばらつきが抑制され、通常より幅広い黒化補正範囲となる。
また、黒化検出用クランプ電圧を、ＡＤ変換用参照信号の傾きに合わせて最適なものへ連動させることにより、黒化補正範囲を通常より広げることが可能となる。
各々使用することでも補正範囲を広げる効果はあるが、両方対応することにより、黒化補正範囲を大幅に広げることが可能となる。
このような効果を有する固体撮像素子は、デジタルカメラやビデオカメラの撮像デバイスとして適用することができる。
＜４．カメラシステムの構成例＞
図１２は、本発明の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。
本カメラシステム２００は、図１２に示すように、本実施形態に係る固体撮像素子１００が適用可能な撮像デバイス２１０を有する。
カメラシステム２００は、撮像デバイス２１０の画素領域に入射光を導く（被写体像を結像する）光学系として、たとえば入射光（像光）を撮像面上に結像させるレンズ２２０を有する。
さらに、カメラシステム２００は、撮像デバイス２１０を駆動する駆動回路(ＤＲＶ)２３０と、撮像デバイス２１０の出力信号を処理する信号処理回路(ＰＲＣ)２４０と、を有する。
駆動回路２３０は、撮像デバイス２１０内の回路を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータ(図示せず)を有し、所定のタイミング信号で撮像デバイス２１０を駆動する。
また、信号処理回路２４０は、撮像デバイス２１０の出力信号に対して所定の信号処理を施す。
信号処理回路２４０で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路２４０で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。
上述したように、デジタルスチルカメラ等の撮像装置において、撮像デバイス２１０として、先述した固体撮像素子１００を搭載することで、高精度なカメラが実現できる。
１００・・・固体撮像素子、１１０・・・画素部、１２０・・・垂直走査部、１３０・・・水平走査部、１４０・・・通信・タイミング制御部、１５０・・・カラム処理回路群（ＡＤＣ群）、１５１・・・カラム処理回路（ＡＤＣ）、１５２・・・比較器（コンパレータ）、１５３・・・カウンタラッチ（メモリ）、１６０・・・ＤＡＣ（参照信号生成部）、１７０・・・補正用バイアス選択部、１８０・・・補正用バイアス回路、１９０・・・信号処理部路、ＬＴＲＦ・・・水平転送線、２００・・・カメラシステム、２１０・・・撮像デバイス、２２０・・・レンズ、２３０・・・駆動回路、２４０・・・信号処理回路。

Claims (8)

  1. 光電変換を行う複数の画素が行列状に配列された画素部と、
    上記画素部から複数の画素単位で信号線への画素信号の読み出しを行い、ランプ波である参照信号と当該画素信号とを比較してアナログデジタル（ＡＤ）変換を行うＡＤ変換部を含む画素信号読み出し部と、
    クランプ電圧により上記画素信号が設定電圧以上に保持されるように上記信号線をクランプするクランプ部と、
    供給されるクランプ電圧設定値に応じたクランプ電圧を生成して上記クランプ部に供給する補正用バイアス回路と、
    上記参照信号の傾きを決定する傾き決定情報に連動して上記クランプ電圧が生成されるように上記クランプ電圧設定値を選択し、補正用バイアス回路に供給する補正用バイアス選択部と、
    を有する固体撮像素子。
  2. 上記画素は、
    光電変換素子と、
    出力ノードに供給される電荷に応じた画素信号を出力する出力アンプトランジスタと、
    上記光電変換素子で生成した電荷を、上記出力ノードに転送する転送トランジスタと、
    リセット信号に応じて上記出力ノードをリセット電圧にリセットするリセット素子と、を含み、
    上記補正用バイアス回路は、
    上記画素部のリセット電圧と同じ電源電圧を基準として生成する
    請求項１記載の固体撮像素子。
  3. 上記補正用バイアス回路は、
    電源電圧源と基準電位との間に直列に接続され、複数の分圧電圧を生成する複数の抵抗を有し、
    上記複数の抵抗で分圧された複数の電圧から上記補正用バイアス選択部により供給される上記クランプ電圧設定値に応じた電圧を選択してクランプ電圧として上記クランプ部に供給する
    請求項１または２記載の固体撮像素子。
  4. 上記補正用バイアス選択部は、
    上記参照信号の傾きを決定する条件に対する設定電圧のテーブルを保持し、上記傾き決定情報に応じた設定値を上記テーブルにより抽出し、補正用バイアス回路に供給する
    請求項１から３のいずれか一に記載の固体撮像素子。
  5. 上記補正用バイアス選択部は、
    上記参照信号と上記クランプ電圧とを比較し、その比較結果に応じて当該参照信号の傾きを検出し、検出した傾きが許容範囲外の場合、クランプ電圧設定を変化させ、許容範囲内に収まるように制御する
    請求項１から３のいずれか一に記載の固体撮像素子。
  6. 上記画素信号読み出し部は、
    ランプ波である参照信号と当該列の画素の読み出しアナログ信号電位とを比較する複数の比較器と、
    上記複数の比較器に対応して配置され、対応する上記比較器の比較時間をカウント可能で、当該比較器の出力が反転するとカウントを停止して、当該カウント値を保持する複数のカウンタラッチと、を含む
    請求項１から５のいずれか一に記載の固体撮像素子。
  7. 光電変換を行う複数の画素が行列状に配列された画素部から複数の画素単位で信号線への画素信号の読み出しを行う読み出しステップと、
    クランプ電圧により上記画素信号が設定電圧以上に保持されるように上記信号線をクランプするクランプステップと、
    ランプ波である参照信号と当該画素信号とを比較してアナログデジタル（ＡＤ）変換を行うＡＤ変換部を含む画素信号読み出しステップと、を有し、
    上記クランプステップにおいて、
    上記参照信号の傾きを決定する傾き決定情報に連動して上記クランプ電圧が生成されるようにクランプ電圧設定値を選択し、
    選択された上記クランプ電圧設定値に応じたクランプ電圧を生成し、当該クランプ電圧で上記信号線に対するクランプを行う
    固体撮像素子の制御方法。
  8. 固体撮像素子と、
    上記固体撮像素子に被写体像を結像する光学系と、を有し、
    上記固体撮像素子は、
    光電変換を行う複数の画素が行列状に配列された画素部と、
    上記画素部から複数の画素単位で信号線への画素信号の読み出しを行い、ランプ波である参照信号と当該画素信号とを比較してアナログデジタル（ＡＤ）変換を行うＡＤ変換部を含む画素信号読み出し部と、
    クランプ電圧により上記画素信号が設定電圧以上に保持されるように上記信号線をクランプするクランプ部と、
    供給されるクランプ電圧設定値に応じたクランプ電圧を生成して上記クランプ部に供給する補正用バイアス回路と、
    上記参照信号の傾きを決定する傾き決定情報に連動して上記クランプ電圧が生成されるように上記クランプ電圧設定値を選択し、補正用バイアス回路に供給する補正用バイアス選択部と、を含む
    カメラシステム。
JP2009166170A 2009-07-14 2009-07-14 固体撮像素子およびその制御方法、並びにカメラシステム Expired - Fee Related JP5218309B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009166170A JP5218309B2 (ja) 2009-07-14 2009-07-14 固体撮像素子およびその制御方法、並びにカメラシステム
TW099118955A TWI404411B (zh) 2009-07-14 2010-06-10 固態成像裝置、其控制方法及相機系統
KR1020100058967A KR20110006602A (ko) 2009-07-14 2010-06-22 고체 촬상 소자 및 그 제어 방법, 및 카메라 시스템
US12/801,709 US8325255B2 (en) 2009-07-14 2010-06-22 Solid-state imaging device, control method therefor, and camera system
CN2010102247091A CN101959026B (zh) 2009-07-14 2010-07-07 固态成像装置、其控制方法、及照相机系统
BRPI1002703-3A BRPI1002703A2 (pt) 2009-07-14 2010-07-07 dispositivo de formação de imagem em estado sólido, método de controle para um dispositivo de formação de imagem em estado sólido, e, sistema de cámera
RU2010128174/07A RU2479891C2 (ru) 2009-07-14 2010-07-07 Твердотельное устройство формирования изображения, способ управления таким устройством и система камеры
US13/692,516 US8687098B2 (en) 2009-07-14 2012-12-03 Solid-state imaging device, control method therefor, and camera system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009166170A JP5218309B2 (ja) 2009-07-14 2009-07-14 固体撮像素子およびその制御方法、並びにカメラシステム

Publications (2)

Publication Number Publication Date
JP2011023900A true JP2011023900A (ja) 2011-02-03
JP5218309B2 JP5218309B2 (ja) 2013-06-26

Family

ID=43465012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009166170A Expired - Fee Related JP5218309B2 (ja) 2009-07-14 2009-07-14 固体撮像素子およびその制御方法、並びにカメラシステム

Country Status (7)

Country Link
US (2) US8325255B2 (ja)
JP (1) JP5218309B2 (ja)
KR (1) KR20110006602A (ja)
CN (1) CN101959026B (ja)
BR (1) BRPI1002703A2 (ja)
RU (1) RU2479891C2 (ja)
TW (1) TWI404411B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130099849A (ko) * 2012-02-29 2013-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이미지 센서, 카메라, 감시 시스템, 및 이미지 센서의 구동 방법
JP2014075748A (ja) * 2012-10-05 2014-04-24 Canon Inc 光電変換装置および撮像システム
WO2014065223A1 (ja) * 2012-10-25 2014-05-01 シャープ株式会社 固体撮像装置
JP2016201649A (ja) * 2015-04-09 2016-12-01 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
JP2017183659A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、撮像装置、および電子機器
JP2018107828A (ja) * 2018-04-02 2018-07-05 キヤノン株式会社 撮像装置、撮像システム及びａｄ変換回路の駆動方法
JP2021048599A (ja) * 2020-11-18 2021-03-25 キヤノン株式会社 光電変換装置および撮像システム

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP5218309B2 (ja) * 2009-07-14 2013-06-26 ソニー株式会社 固体撮像素子およびその制御方法、並びにカメラシステム
JP5531797B2 (ja) * 2010-06-15 2014-06-25 ソニー株式会社 固体撮像素子およびカメラシステム
JP2012114772A (ja) * 2010-11-26 2012-06-14 Toshiba Corp 固体撮像装置
JP5853486B2 (ja) * 2011-08-18 2016-02-09 ソニー株式会社 撮像装置および撮像表示システム
JP5871531B2 (ja) 2011-09-08 2016-03-01 キヤノン株式会社 撮像装置、撮像システム
JP5801665B2 (ja) * 2011-09-15 2015-10-28 キヤノン株式会社 固体撮像装置、ａ／ｄ変換器およびその制御方法
JP5806566B2 (ja) 2011-09-15 2015-11-10 キヤノン株式会社 Ａ／ｄ変換器および固体撮像装置
JP5893573B2 (ja) * 2012-02-09 2016-03-23 キヤノン株式会社 固体撮像装置
JP2013192059A (ja) * 2012-03-14 2013-09-26 Sony Corp 固体撮像装置および駆動方法、並びに、電子機器
US8730081B2 (en) * 2012-03-19 2014-05-20 Omnivision Technologies, Inc. Calibration in multiple slope column parallel analog-to-digital conversion for image sensors
JP6418775B2 (ja) 2014-04-18 2018-11-07 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
JP6338440B2 (ja) * 2014-05-02 2018-06-06 キヤノン株式会社 撮像装置の駆動方法、撮像装置、撮像システム
KR102046581B1 (ko) * 2014-05-08 2019-11-19 오르가노 코포레이션 여과 처리 시스템 및 여과 처리 방법
US9736406B2 (en) * 2015-01-22 2017-08-15 Canon Kabushiki Kaisha Image capturing apparatus and control method thereof
KR102307376B1 (ko) * 2015-06-09 2021-10-06 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 리드아웃 방법
KR102349105B1 (ko) * 2017-01-18 2022-01-11 삼성전자주식회사 이미지 센서
JP7154010B2 (ja) 2017-01-18 2022-10-17 三星電子株式会社 イメージセンサー
JP6704893B2 (ja) * 2017-11-30 2020-06-03 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の駆動方法
US10165210B1 (en) * 2017-12-22 2018-12-25 Omnivision Technologies, Inc. Bitline settling improvement by using dummy pixels for clamp
US10290673B1 (en) * 2017-12-22 2019-05-14 Omnivision Technologies, Inc. Bitline settling improvement and FPN reduction by floating bitline during charge transfer
US10498989B1 (en) * 2018-11-01 2019-12-03 Himax Imaging Limited Digital double sampling circuit
CN111343397B (zh) * 2018-12-18 2022-03-22 恒景科技股份有限公司 数字双重取样电路
KR20210032722A (ko) * 2019-09-17 2021-03-25 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20210037302A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 이미지 센서 및 그 동작 방법
CN114286028B (zh) * 2021-12-31 2023-07-25 上海集成电路装备材料产业创新中心有限公司 图像传感器及其时序控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004222273A (ja) * 2003-01-13 2004-08-05 Hynix Semiconductor Inc クランプ回路を有するイメージセンサ
JP2007243266A (ja) * 2006-03-06 2007-09-20 Sony Corp 固体撮像装置
JP2008283557A (ja) * 2007-05-11 2008-11-20 Sony Corp 固体撮像装置、撮像装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07264491A (ja) * 1994-03-24 1995-10-13 Sharp Corp 固体撮像装置の出力回路
JP3517614B2 (ja) 1998-12-25 2004-04-12 株式会社東芝 固体撮像装置
JP2003085964A (ja) * 2001-09-14 2003-03-20 Ricoh Co Ltd 光ディスク装置
CN100362659C (zh) 2002-04-04 2008-01-16 索尼株式会社 固态成像装置
CN101478646B (zh) * 2004-02-23 2012-08-08 索尼株式会社 固态图像拾取设备及其驱动的方法
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP2006033815A (ja) * 2004-06-15 2006-02-02 Riniaseru Design:Kk 固体撮像装置
JP4277216B2 (ja) * 2005-01-13 2009-06-10 ソニー株式会社 撮像装置及び撮像結果の処理方法
JP2007166449A (ja) * 2005-12-16 2007-06-28 Victor Co Of Japan Ltd 固体撮像素子のｃｄｓ回路
JP4238900B2 (ja) * 2006-08-31 2009-03-18 ソニー株式会社 固体撮像装置、撮像装置
JP5187550B2 (ja) * 2007-08-21 2013-04-24 ソニー株式会社 撮像装置
JP2009077047A (ja) * 2007-09-19 2009-04-09 Nikon Corp 電子カメラ
JP2009124514A (ja) * 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
JP5218309B2 (ja) * 2009-07-14 2013-06-26 ソニー株式会社 固体撮像素子およびその制御方法、並びにカメラシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004222273A (ja) * 2003-01-13 2004-08-05 Hynix Semiconductor Inc クランプ回路を有するイメージセンサ
JP2007243266A (ja) * 2006-03-06 2007-09-20 Sony Corp 固体撮像装置
JP2008283557A (ja) * 2007-05-11 2008-11-20 Sony Corp 固体撮像装置、撮像装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102012051B1 (ko) * 2012-02-29 2019-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이미지 센서, 카메라, 감시 시스템, 및 이미지 센서의 구동 방법
JP2013211840A (ja) * 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd イメージセンサ、カメラ、監視システムおよびイメージセンサの駆動方法
KR102121151B1 (ko) * 2012-02-29 2020-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이미지 센서, 카메라, 감시 시스템, 및 이미지 센서의 구동 방법
KR20130099849A (ko) * 2012-02-29 2013-09-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이미지 센서, 카메라, 감시 시스템, 및 이미지 센서의 구동 방법
KR20190096316A (ko) * 2012-02-29 2019-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이미지 센서, 카메라, 감시 시스템, 및 이미지 센서의 구동 방법
JP2014075748A (ja) * 2012-10-05 2014-04-24 Canon Inc 光電変換装置および撮像システム
JP5938105B2 (ja) * 2012-10-25 2016-06-22 シャープ株式会社 固体撮像装置
US9635296B2 (en) 2012-10-25 2017-04-25 Sharp Kabushiki Kaisha Solid-state imaging device
JPWO2014065223A1 (ja) * 2012-10-25 2016-09-08 シャープ株式会社 固体撮像装置
WO2014065223A1 (ja) * 2012-10-25 2014-05-01 シャープ株式会社 固体撮像装置
JP2016201649A (ja) * 2015-04-09 2016-12-01 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
JP2017183659A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、撮像装置、および電子機器
US11102434B2 (en) 2016-03-31 2021-08-24 Sony Corporation Synchronized solid-state imaging element, imaging device, and electronic device
US11431935B2 (en) 2016-03-31 2022-08-30 Sony Corporation Synchronized solid-state imaging element, imaging device, and electronic device
JP2018107828A (ja) * 2018-04-02 2018-07-05 キヤノン株式会社 撮像装置、撮像システム及びａｄ変換回路の駆動方法
JP2021048599A (ja) * 2020-11-18 2021-03-25 キヤノン株式会社 光電変換装置および撮像システム
JP7286605B2 (ja) 2020-11-18 2023-06-05 キヤノン株式会社 光電変換装置および撮像システム

Also Published As

Publication number Publication date
US8325255B2 (en) 2012-12-04
KR20110006602A (ko) 2011-01-20
RU2479891C2 (ru) 2013-04-20
RU2010128174A (ru) 2012-01-20
TWI404411B (zh) 2013-08-01
JP5218309B2 (ja) 2013-06-26
US20130107082A1 (en) 2013-05-02
US8687098B2 (en) 2014-04-01
CN101959026A (zh) 2011-01-26
TW201130300A (en) 2011-09-01
US20110013050A1 (en) 2011-01-20
BRPI1002703A2 (pt) 2012-04-03
CN101959026B (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5218309B2 (ja) 固体撮像素子およびその制御方法、並びにカメラシステム
US10924698B2 (en) Solid-state imaging element, method of driving the same, and camera system
US8537252B2 (en) Solid-state imaging device and camera system which performs clamp processing
US9485445B2 (en) Imaging apparatus and method of driving the same
US8269872B2 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system
US8310580B2 (en) Solid-state imaging device and camera system for suppressing occurrence of quantization vertical streaks
US8264580B2 (en) Solid state imaging device, signal processing method of solid-state imaging device and imaging apparatus capable of removing vertical smears
JP5434502B2 (ja) 固体撮像素子およびその駆動方法、カメラシステム
US8547460B2 (en) Solid-state imaging element, driving method therefor, and camera system with a pixel drive control unit concurrently accessing a window region and the adjacent outer row
US20080259178A1 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
JP5256874B2 (ja) 固体撮像素子およびカメラシステム
WO2011083541A1 (ja) 固体撮像装置および撮像装置
JP2009290523A (ja) 固体撮像素子およびカメラシステム
JP2014075750A (ja) 撮像システム、および撮像システムの駆動方法
JP2011172121A (ja) 固体撮像素子およびカメラシステム
JP2023054525A (ja) 撮像装置およびその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees