KR20110006602A

KR20110006602A - 고체 촬상 소자 및 그 제어 방법, 및 카메라 시스템

Info

Publication number: KR20110006602A
Application number: KR1020100058967A
Authority: KR
Inventors: 유키 아루가; 하야토 와카바야시
Original assignee: 소니 주식회사
Priority date: 2009-07-14
Filing date: 2010-06-22
Publication date: 2011-01-20
Also published as: TW201130300A; CN101959026A; US8687098B2; CN101959026B; TWI404411B; RU2479891C2; US20130107082A1; US8325255B2; RU2010128174A; BRPI1002703A2; JP2011023900A; US20110013050A1; JP5218309B2

Abstract

고체 촬상 장치는 광전 변환을 행하는 복수의 화소가 행렬형상으로 배열된 화소부와, 상기 화소부로부터 복수의 화소 단위로 신호선에의 화소 신호의 판독을 행하고, 램프파인 참조 신호와 해당 화소 신호를 비교하여 아날로그 디지털(AD) 변환을 행하는 AD 변환부를 포함하는 화소 신호 판독부와, 클램프 전압에 의해 상기 화소 신호가 설정 전압 이상으로 유지되도록 상기 신호선을 클램프하는 클램프부와, 공급되는 클램프 전압 설정치에 응한 클램프 전압을 생성하여 상기 클램프부에 공급하는 보정용 바이어스 회로와, 상기 참조 신호의 기울기를 결정하는 기울기 결정 정보에 연동하여 상기 클램프 전압이 생성되도록 상기 클램프 전압 설정치를 선택하고, 보정용 바이어스 회로에 공급하는 보정용 바이어스 선택부를 갖는다.

Description

고체 촬상 소자 및 그 제어 방법, 및 카메라 시스템{SOLID-STATE IMAGING DEVICE, CONTROL METHOD THEREFOR, AND CAMERA SYSTEM}

본 발명은 CMOS 이미지 센서로 대표되는 고체 촬상 소자 및 그 제어 방법, 및 카메라 시스템에 관한 것이다.

복수의 화소를 2차원 배열로 마련한 화소 어레이부를 가지며, 이 화소 어레이부의 각 화소에서 판독한 화소 신호를 각 화소열마다 순차적으로 판독하고, 각 열 신호에 CDS 처리 등을 시행하여 화상 신호로 변환하여 출력하는 CMOS 이미지 센서가 제공되고 있다.

CMOS 이미지 센서는 각 화소마다 부유 확산층(FD: Floating Diffusion)을 갖는 FD 앰프를 갖고 있고, 그 출력은 화소 어레이중의 어느 한 행을 선택하고, 그들을 동시에 열방향으로 판독하는 열병렬 출력형이 주류이다.

이것은 화소 내에 배치된 FD 앰프로는 충분한 구동 능력을 얻기가 어렵고, 따라서 데이터 레이트를 내리는 것이 필요하여, 병렬 처리가 유리하다고 되어 있기 때문이다.

열병렬 출력형 CMOS 이미지 센서의 화소 신호 판독(출력) 회로에 관해서는 정말 다양한 것이 제안되어 있다.

그 가장 진보된 형태의 하나가 열마다 아날로그-디지털 변환 장치(이하, ADC(AnalogDigitalConverter)라고 약칭한다)를 구비하고, 디지털 신호로서 화소 신호를 취출하는 타입이다.

이와 같은 열병렬형의 ADC를 탑재한 CMOS 이미지 센서는 예를 들면 비특허 문헌 1(W. Yang 등(W. Yanget. Al., "An Integrated 800x600 CMOS Image System," ISSCC Digest of Technical Papers, pp. 304-305, Feb., 1999) 및 특허 문헌 1(일본국 특개2005-278135호 공보)에 개시되어 있다.

또한, 이들 CMOS 이미지 센서에서는 태양광과 같은 매우 강한 광 등이 입사된 때, 그 부분의 신호 레벨이 저하되어 버려, 매우 밝은데도 불구하고 검게 보이는 흑화현상(blackening phenomenon)이 발생하는 것도 알려져 있다.

그리고, CMOS 이미지 센서에서는 이 현상을 회피하기 위한 보정의 구조도 조립되어 있다(예를 들면 특허 문헌 2(일본국 특개2008-283557호 공보) 참조).

흑화현상을 방지하는 방법으로서 흑화현상 검출시에 화소 내에 포토 다이오드를 갖지 않은 앰프(이하, 화소 더미 앰프 트랜지스터)를 형성하고, 화소로부터 출력되는 리셋 전압을 화소 더미 앰프 트랜지스터의 출력 전압으로 치환하는 방법이 제안되어 있다.

이 방법은 예를 들면 특허 문헌 3(일본국 특개2000-287131호 공보)에 개시되어 있다.

또한, 화소부의 동작 마진을 크게 하는 목적이나 신호 전하의 완전 전송을 도모하는 등의 목적에 의해, 화소부의 전원 전압을 복수 사용하는 방법이 제안되어 있다(예를 들면 특허 문헌 4(WO03/085964호 공보) 참조).

도 1은 이와 같은 제안 기술을 적용한 고체 촬상 소자(CMOS 이미지 센서)의 전체 구성을 도시하는 회로도이다.

고체 촬상 소자(1)는 도 1에 도시하는 바와 같이, 화소부(2), 수직 주사부(3), 수평 주사부(4), 및 ADC군으로 이루어지는 칼럼 처리 회로군(5)을 갖는다.

또한, 고체 촬상 소자(1)는 디지털-아날로그 변환 장치(이하, DAC(Digital-Analog Converter)라고 약칭한다)(6), 보정용 바이어스 회로(7), 통신 타이밍 제어부(8), 디지털 연산부(9), 및 출력부(10)를 갖는다.

화소부(2)의 유효 화소 영역은 복수의 단위 화소(21)가 2차원 매트릭스형상으로 배치되어 있고, 각 열에는 화소 더미 앰프 트랜지스터를 포함하는 화소 더미부(22)도 배치되어 있다.

여기서 단위 화소(21)는 광전 변환 소자인 포토 다이오드(PD21)를 갖는다. 그리고, 단위 화소(21)는 전송 트랜지스터(T21), 리셋 트랜지스터(T22), 앰프 트랜지스터(T23), 선택 트랜지스터(T24)의 합계 4개의 트랜지스터에 의해 구성되어 있다.

수직 주사부(3)로부터 각 화소 트랜지스터에 대해 전송 펄스(TRG), 리셋 펄스(RST), 선택 펄스(SEL) 등을 공급하고, 포토 다이오드(PD21)에 의해 얻어진 신호 전하를 화소 신호(SIG)로 변환하여 수직 신호선(23)에 출력하도록 제어되고 있다.

화소 더미부(22)는 화소 더미 앰프 트랜지스터(DT), 화소 더미 선택 트랜지스터(ST)에 의해 구성되어 있고, 수직 주사부(3)로부터의 선택 펄스(DSEL), 흑화 보정용 바이어스 회로로부터의 클램프 전압(SLP_SUN)에 의해 제어되고 있다.

여기서는 설명을 위해 단위 화소부를 4개의 트랜지스터 구성으로 하고 있지만, 선택 트랜지스터를 없앤 3개의 트랜지스터 구성 등, 다른 구성이라도 상관없다. 또한, 화소 더미부(22)는 단위 화소부와 동일한 구성으로 하는 것이 바람직하다.

도 2(A) 및 (B)는 통상 광량시 및 흑화현상이 발생하는 매우 강한 광량시의 판독 선택행의 동작 및 AD 변환 방법을 설명하는 도면이다.

도 2(A)에 도시하는 통상 광량시의 출력은 P상(phase) 기간에서의 화소 신호(SIG)와 AD 변환용 참조 신호(SLP_ADC)가 동일하게 되는 기간(A)의 카운트 값, D상 기간에서의 화소 신호(SIG)와 AD 변환용 참조 신호(SLP_ADC)가 동일하게 되는 기간(B)의 카운트 값의 차분으로 나타낸다.

한편, 도 2(B)에 도시하는 흑화현상이 발생하는 매우 강한 광량시의 출력은 흑화 보정용 바이어스 회로로부터의 클램프 전압(SLP_SUN)에 의해 화소 신호(SIG)가 설정 전압 이하가 되지 않도록 클램프되어 있다.

이 때문에, P상 기간에서 화소 신호(SIG)와 AD 변환용 참조 신호(SLP_ADC)가 기간(C)에서 나타내는 바와 같이 동일하게 되지 않는다.

이처럼 P상 기간에 있어서, 화소 신호(SIG)와 AD 변환용 참조 신호(SLP_ADC)가 일치하지 않는 경우, 흑화현상 발생이라고 판단하고, 카운트 값을 풀 카운트시킨다. 또는 포화 신호 이상의 고정의 카운트 값으로 치환하는 등의 동작을 행하여, 흑화현상을 보정하고 있다. 단, 흑화 보정용 바이어스 회로로부터의 클램프 전압(SLP_SUN) 설정은 적절하게 행할 필요가 있다. 부적절한 설정치인 경우, 흑화현상을 보정할 수가 없다, 역으로 잘못하여 보정을 행하여 버려 통상시의 출력 특성이 악화한 등의 부적합함이 발생한다.

그러나, 이와 같은 회로 구성에 있어서 AD 변환용 참조 신호(SLP_ADC)의 기울기는 양자화 비트 수, 아날로그 게인, 카운터부의 구동 주파수 등에 의해 변화한다.

이에 의해, 클램프 전압(SLP_SUN) 설정치로 보정할 수 있는 범위가 좁아진다.

또한, 특허 문헌 4에 있는 바와 같이, 화소부의 전원 전압을 복수 사용하는 방법인 경우, 흑화 보정용 바이어스 회로의 기준이 되는 전압과 화소부 리셋 전압이 달라 버리는 일이 있고, 그들이 독립하여 흐트러짐에 의해 보정할 수 있는 범위가 좁아진다.

이들의 조건이나, 트랜지스터 등의 프로세스 편차 등을 고려한 경우, 흑화 보정용 바이어스 회로로부터의 클램프 전압(SLP_SUN) 설정치를 고정으로 사용하면, 일부 조건에서는 클램프 전압이 적절하지 않기 때문에 부적합함이 발생하여 버린다.

따라서, 보정할 수 있는 범위가 일부 조건으로 한정되어 버린다는 문제가 발생한다.

본 발명은 흑화 보정 범위를 넓히는 것이 가능한 고체 촬상 소자 및 그 제어 방법, 및 카메라 시스템을 제공하는 것에 있다.

본 발명의 제 1의 관점인 고체 촬상 소자는 광전 변환을 행하는 복수의 화소가 행렬형상으로 배열된 화소부와, 상기 화소부로부터 복수의 화소 단위로 신호선에의 화소 신호의 판독을 행하고, 램프파인 참조 신호와 해당 화소 신호를 비교하여 아날로그 디지털(AD) 변환을 행하는 AD 변환부를 포함하는 화소 신호 판독부와, 클램프 전압에 의해 상기 화소 신호가 설정 전압 이상으로 유지되도록 상기 신호선을 클램프하는 클램프부와, 공급되는 클램프 전압 설정치에 응한 클램프 전압을 생성하여 상기 클램프부에 공급하는 보정용 바이어스 회로와, 상기 참조 신호의 기울기를 결정하는 기울기 결정 정보에 연동하여 상기 클램프 전압이 생성되도록 상기 클램프 전압 설정치를 선택하고, 보정용 바이어스 회로에 공급하는 보정용 바이어스 선택부를 갖는다.

본 발명의 제 2의 관점인 고체 촬상 소자의 제어 방법은 광전 변환을 행하는 복수의 화소가 행렬형상으로 배열된 화소부로부터 복수의 화소 단위로 신호선에의 화소 신호의 판독을 행하는 판독 스텝과, 클램프 전압에 의해 상기 화소 신호가 설정 전압 이상으로 유지되도록 상기 신호선을 클램프하는 클램프 스텝과, 램프파인 참조 신호와 해당 화소 신호를 비교하여 아날로그 디지털(AD) 변환을 행하는 AD 변환부를 포함하는 화소 신호 판독 스텝를 가지며, 상기 클램프 스텝에서, 상기 참조 신호의 기울기를 결정하는 기울기 결정 정보에 연동하여 상기 클램프 전압이 생성되도록 클램프 전압 설정치를 선택하고, 선택된 상기 클램프 전압 설정치에 응한 클램프 전압을 생성하고, 해당 클램프 전압으로 상기 신호선에 대한 클램프를 행한다.

본 발명의 제 3의 관점인 카메라 시스템은 고체 촬상 소자와, 상기 고체 촬상 소자에 피사체상을 결상하는 광학계를 가지며, 상기 고체 촬상 소자는 광전 변환을 행하는 복수의 화소가 행렬형상으로 배열된 화소부와, 상기 화소부로부터 복수의 화소 단위로 신호선에의 화소 신호의 판독을 행하고, 램프파인 참조 신호와 해당 화소 신호를 비교하여 아날로그 디지털(AD) 변환을 행하는 AD 변환부를 포함하는 화소 신호 판독부와, 클램프 전압에 의해 상기 화소 신호가 설정 전압 이상으로 유지되도록 상기 신호선을 클램프하는 클램프부와, 공급되는 클램프 전압 설정치에 응한 클램프 전압을 생성하여 상기 클램프부에 공급하는 보정용 바이어스 회로와, 상기 참조 신호의 기울기를 결정하는 기울기 결정 정보에 연동하여 상기 클램프 전압이 생성되도록 상기 클램프 전압 설정치를 선택하고, 보정용 바이어스 회로에 공급하는 보정용 바이어스 선택부를 포함한다.

본 발명에 의하면, 흑화 보정 범위를 넓힐 수 있다.

도 1은 제안된 기술을 적용한 고체 촬상 소자(CMOS 이미지 센서)의 전체 구성을 도시하는 회로도.
도 2(A) 및 (B)는 통상 광량시 및 흑화현상이 발생하는 매우 강한 광량시의 판독 선택행의 동작 및 AD 변환 방법을 설명하는 도면.
도 3은 본 발명의 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 소자(CMOS 이미지 센서)의 구성례를 도시하는 블록도.
도 4는 본 실시 형태에 관한 4개의 트랜지스터로 구성되는 CMOS 이미지 센서의 화소의 한 예를 확대하여 도시하는 도면.
도 5는 AD 변환용 참조 신호의 기울기가 양자화 비트 수에 의해 변화하는 것을 도시하는 도면.
도 6은 AD 변환용 참조 신호의 기울기가 아날로그 게인 설정치에 의해 변화하는 것을 도시하는 도면.
도 7은 본 실시 형태에 관한 보정용 바이어스 회로를 포함하는 회로의 한 예를 도시하는 도면.
도 8은 본 실시 형태에 관한 고체 촬상 소자에 있어서의 흑화현상 검출 기간 및 통상 구동 기간의 동작 타이밍을 도시하는 도면.
도 9는 본 실시 형태에 관한 보정용 바이어스 선택부 내에 형성된 AD 변환용 참조 신호의 기울기에 대한 클램프 전압 테이블의 한 예를 도시하는 도면.
도 10은 본 실시 형태에 관한 보정용 바이어스 선택부의 한 구성례를 도시하는 도면.
도 11은 도 10의 보정용 바이어스 선택부에 있어서의 흑화현상 검출 기간의 동작을 설명하기 위한 타이밍 차트를 도시하는 도면.
도 12는 본전치기 발명의 실시 형태에 관한 고체 촬상 소자가 적용되는 카메라 시스템의 구성의 한 예를 도시하는 도면.

이하, 본 발명의 양호한 실시의 형태가 첨부된 도면을 참조하여 설명될 것이다. 그 설명은 이하의 순서로 행할 것이다.

1. 고체 촬상 소자의 전체 구성례

2. 칼럼 ADC의 구성례

3. 보정용 바이어스 선택의 제어예

4. 카메라 시스템의 구성례

도 3은 본 발명의 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 소자(CMOS 이미지 센서)의 구성례를 도시하는 블록도이다.

<1. 고체 촬상 소자의 전체 구성례>

도 3에 도시하는 바와 같이, 이 고체 촬상 소자(100)는 촬상부로서의 화소부(110), 수직(행) 주사부(120), 수평(열) 주사부(130), 및 통신 타이밍 제어부(140)를 갖는다.

또한, 고체 촬상 소자(100)는 ADC군인 칼럼 처리 회로군(150), 참조 신호 생성부로서의 DAC(160), 보정용 바이어스 선택부(170), 보정용 바이어스 회로(180), 신호 처리부(190)를 갖는다.

신호 처리부(190)는 디지털 연산부(191) 및 출력부(192)를 갖는다.

본 실시 형태의 고체 촬상 소자(100)는 흑화 검출용 클램프 전압을, 화소부 리셋 전압과 같은 전원 전압을 기준으로 하여 생성함에 의해, 전원 전압의 편차를 억제하고, 흑화 보정 가능 범위를 넓히는 것이 가능하게 구성된다.

또한, 본 실시 형태의 고체 촬상 소자(100)는 흑화 검출용 클램프 전압을, AD 변환용 참조 신호의 기울기를 정하는 양자화 비트 수, 아날로그 게인, 칼럼 AD 회로 카운터 동작부의 주파수 등에 연동하여 변화시킨다.

이에 의해, 고체 촬상 소자(100)는 각각의 조건에서 최적의 클램프 전압을 설정할 수 있고, 흑화 보정 범위를 넓히는 것이 가능해지는 기능을 갖고 있다.

화소부(110)는 포토 다이오드(광전 변환 소자)와 화소 내 앰프를 포함하는 복수의 단위 화소(110A)가 m행n열의 2차원형상(매트릭스형상)으로 배열되어 있다.

또한, 화소부(110)는 화소 배열에 각 열에 대응하여 클램프부로서의 화소 더미부(110B)가 배치되어 있다.

클램프부로서의 화소 더미부(110B)는 클램프 전압에 의해 화소 신호(SIG)가 설정 전압 이상으로 유지되도록, 환언하면 화소 신호(SIG)가 설정 전압 이하가 되지 않도록 수직 신호선(116)을 클램프한다.

[단위 화소의 구성례]

도 4는 본 실시 형태에 관한 4개의 트랜지스터로 구성되는 CMOS 이미지 센서의 화소의 한 예를 확대하여 도시하는 도면이다.

이 단위 화소(110A)는 광전 변환 소자로서 예를 들면 포토 다이오드(111)를 갖고 있다.

단위 화소(110A)는 1개의 포토 다이오드(111)에 대해, 전송 소자로서의 전송 트랜지스터(112), 리셋 소자로서의 리셋 트랜지스터(113), 앰프 트랜지스터(114), 및 선택 트랜지스터(115)의 4트랜지스터를 능동 소자로서 갖는다.

포토 다이오드(111)는 입사광을 그 광량에 응한 양의 전하(여기서는 전자)로 광전 변환한다.

전송 트랜지스터(112)는 포토 다이오드(111)와 출력 노드로서의 플로팅 디퓨전(FD)과의 사이에 접속되어 있다.

전송 트랜지스터(112)는 전송 제어선(LTx)을 통하여 그 게이트(전송 게이트)에 구동 신호(TRG)가 주어짐으로써, 광전 변환 소자(111)에서 광전 변환된 전자를 플로팅 디퓨전(FD)에 전송한다.

리셋 트랜지스터(113)는 전원 라인(LVDDRST)과 플로팅 디퓨전(FD)의 사이에 접속되어 있다.

리셋 트랜지스터(113)는 리셋 제어선(LRST)을 통하여 그 게이트에 리셋 신호(RST)가 주어짐으로써, 플로팅 디퓨전(FD)의 전위를 전원 라인(LVDDRST)의 전위로 리셋한다.

이 리셋 트랜지스터(113)의 드레인이 접속되고 전원 라인(LVDDRST)에 공급되는 전압(VDDRST)은 흑화 검출용 클램프 전압과 같은 전원 전압을 기준으로 하여 생성된다.

플로팅 디퓨전(FD)에는 앰프 트랜지스터(114)의 게이트가 접속되어 있다.

앰프 트랜지스터(114)는 소스가 선택 트랜지스터(115)를 통하여 수직 신호선(116)에 접속되고, 화소부 외의 정전류원(ISRS)와 소스 폴로워를 구성하고 있다. 앰프 트랜지스터(114)의 드레인은 전원 라인(LVDDAMP)에 접속되어 있다.

그리고, 선택 제어선(LSEL)을 통하여 제어 신호(어드레스 신호 또는 선택 신호)(SEL)가 선택 트랜지스터(115)의 게이트에 주어지고, 선택 트랜지스터(115)가 온 한다.

선택 트랜지스터(115)가 온 하면, 앰프 트랜지스터(114)는 플로팅 디퓨전(FD)의 전위를 증폭하여 그 전위에 응한 전압(화소 신호(SIG))를 수직 신호선(116)에 출력한다.

수직 신호선(116)을 통하여, 각 화소로부터 출력된 전압에 상당하는 화소 신호(SIG)가 화소 신호 판독 회로로서의 칼럼 처리 회로군(150)에 출력된다.

이들의 동작은 예를 들면 전송 트랜지스터(112), 리셋 트랜지스터(113), 및 선택 트랜지스터(115)의 각 게이트가 행 단위로 접속되어 있음으로써, 1행분의 각 화소에 대해 동시 병렬적으로 행하여지다.

화소부(110)에 배선되어 있는 리셋 제어선(LRST), 전송 제어선(LTx), 및 선택 제어선(LSEL)이 1조(組)로서 화소 배열의 각 은행 단위로 배선되어 있다.

이들의 리셋 제어선(LRST), 전송 제어선(LTx), 및 선택 제어선(LSEL)은 화소 구동부로서의 수직 주사부(120)에 의해 구동된다.

[화소 더미부의 구성례]

화소 더미부(110B)는 화소 더미 앰프 트랜지스터(117), 화소 더미 선택 트랜지스터(118)를 포함하여 구성되어 있다.

화소 더미 앰프 트랜지스터(117)의 드레인이 전원 라인(LVDDAMP)에 접속되고, 소스가 화소 더미 선택 트랜지스터(118)의 드레인에 접속되어 있다.

화소 더미 선택 트랜지스터(118)의 소스가 수직 신호선(116)에 접속되어 있다.

화소 더미 앰프 트랜지스터(117)의 게이트가, 보정용 바이어스 회로(180)에 의해 공급되는 클램프 전압(SLP_SUN)의 공급 라인에 접속되어 있다.

화소 더미 선택 트랜지스터(118)의 게이트가 수직 주사부(120)에 의해 공급되는 선택 펄스(DSEL)의 공급 라인에 접속되어 있다.

이와 같이, 화소 더미부(110B)는 수직 주사부(120)로부터의 선택 펄스(DSEL), 보정용 바이어스 회로(180)로부터의 클램프 전압(SLP_SUN)에 의해 제어되고 있다.

여기서는 설명을 위해 단위 화소부를 4개의 트랜지스터 구성으로 하고 있지만, 선택 트랜지스터를 엇앤 3개의 트랜지스터 구성 등, 다른 구성으로 하여도 상관없다.

또한, 화소 더미부(110B)는 단위 화소부와 동일한 구성으로 하는 것이 바람직하다.

고체 촬상 소자(100)는 화소부(110)의 신호를 순차적으로 판독하기 위한 제어회로로서 내부 클록을 생성하는 통신 타이밍 제어부(140), 행 어드레스나 행 주사를 제어하는 수직 주사부(120), 열 어드레스나 열 주사를 제어하는 수평 주사부(130)가 배치된다.

통신 타이밍 제어부(140)는 화소부(110), 수직 주사부(120), 수평 주사부(130), 칼럼 처리 회로군(150), DAC(160), 보정용 바이어스 회로(180), 보정용 바이어스 선택부(170) 등의 신호 처리에 필요한 타이밍 신호를 생성한다.

통신 타이밍 제어부(140)는 DAC(160)에 있어서의 참조 신호(SLCADC)(RAMP)의 생성을 제어하는 DAC 제어부를 포함한다.

DAC 제어부는 칼럼 처리 회로군(150)의 각 칼럼 처리 회로(ADC)(151)의 AD 변환을 행하는 행마다, 참조 신호(SLPADC)의 기울기를 조정하도록 제어한다.

DAC 제어부는 칼럼 처리 회로군(150)에 있어서의 CDS(Correlated Double Sampling ; CDS)시(時)에, 양자화 비트 수에 차이에 응하여 1차 샘플링, 2차 샘플링 각각의 참조 신호(SLPADC)의 기울기 조정을 행하도록 제어 가능하다.

화소부(110)에서는 라인 셔터를 사용한 광양자 축적, 배출에 의해, 영상이나 화면 이미지를 화소행마다 광전 변환하고, 아날로그 화소 신호(SIG)를 칼럼 처리 회로군(150)의 각 칼럼 처리 회로 151에 출력한다.

ADC군(150)에서는 ADC 블록(각 칼럼부)에서 각각, 화소부(110)의 아날로그 출력을 DAC(160)로부터의 참조 신호(SLPADC)를 사용한 APGA 대응 적분형 ADC, 및 디지털 CDS를 행하고, 수 비트의 디지털 신호를 출력한다.

<2. 칼럼 ADC의 구성례>

본 실시 형태의 칼럼 처리 회로군(150)은 ADC 블록인 칼럼 처리 회로(ADC)(151)가 복수열 배열되어 있다.

즉, 칼럼 처리 회로군(150)은 k비트 디지털 신호 변환 기능을 가지며, 각 수직 신호선(열선)(116-1 내지 116-n)마다 배치되고, 열병렬 ADC 블록이 구성된다.

각 ADC(151)는 DAC(160)에 의해 생성되는 참조 신호를 계단형상으로 변화시킨 램프파형인 참조 신호(SLCADC)와, 행선(行線)마다 화소로부터 수직 신호선을 경유하여 얻어지는 아날로그 화소 신호(SIG)를 비교하는 비교기(비교 회로)(152)를 갖는다.

또한, 각 ADC는 비교 시간을 카운트하고, 카운트 결과를 보존하는 카운터 래치(153)를 갖는다.

각 카운터 래치(153)의 출력은 예를 들면 k비트 폭의 수평 전송선(LTRF)에 접속되어 있다.

ADC군(150)에서는 수직 신호선(116)에 판독된 아날로그 화소 신호(SIG)는 열마다(칼럼마다)에 배치된 비교기(152)에서 참조 신호(SLCADC)(어느 기울기를 갖은 선형으로 변화하는 슬로프파형인 램프 신호(RAMP))와 비교된다.

이 때, 비교기(152)와 마찬가지로 열마다 배치된 카운터 래치(153)가 동작하고 있다.

각 ADC(151)는 램프파형이 어느 참조 신호(SLCADC)와 카운터 값이 1대1의 대응을 취하면서 변화함으로써 수직 신호선(116)의 전위(아날로그 신호)(Vsl)를 디지털 신호로 변환한다.

ADC(151)는 참조 신호(SLCADC)의 전압의 변화를 시간의 변화로 변환하는 것이고, 그 시간을 어느 주기(클록)로 헤아림으로써 디지털 값으로 변환한다.

아날로그 화소 신호(SIG)와 참조 신호(SLCADC)가 교차한 때, 비교기(152)의 출력이 반전하고, 카운터 래치(153)의 입력 클록을 정지하고, 또는 입력을 정지하고 있던 클록을 카운터 래치(153)에 입력하고, AD 변환을 완료시킨다.

이상의 AD 변환 기간 종료 후, 수평 주사부(130)에 의해, 래치(153)에 보존된 데이터가, 수평 전송선(LTRF)에 전송되고, 앰프를 경유하여 신호 처리부(190)에 입력되고, 소정의 신호 처리에 의해 2차원 화상이 생성된다.

수평 주사부(130)에서는 전송 속도의 확보를 위해 수개의 채널 동시 병렬 전송을 행한다.

통신 타이밍 제어부(140)에서는 화소부(110), 칼럼 처리 회로군(150) 등의 각 블록에서의 신호 처리에 필요한 타이밍을 작성하고 있다.

후단의 신호 처리부(190)에서는 라인 메모리 내에 격납된 신것보다 종선(縱線) 결함이나 점(点) 결함의 보정, 신호의 클램프 처리를 행하거나, 패럴렐-시리얼 변환, 압축, 부호화, 가산, 평균, 간헐 동작 등 디지털 신호 처리를 행한다.

라인 메모리에는 화소행마다 송신되는 디지털 신호가 격납된다.

본 실시 형태의 고체 촬상 소자(100)에서는 신호 처리부(190)의 디지털 출력이 ISP나 베이스밴드(baseband) LSI의 입력으로서 송신된다.

DAC(160)는 DAC 제어부의 제어하에, 어느 기울기를 갖은 선형으로 변화하는 슬로프파형인 참조 신호(램프 신호)를 생성하고, 참조 신호(SLCADC)를 칼럼 처리 회로군(150)에 공급한다.

AD 변환용 참조 신호(SLP_ADC)의 기울기는 기울기 결정 정보에 의해 변화한다.

이 기울기 결정 정보는 양자화 비트 수, 아날로그 게인 설정치, 칼럼 AD 회로 카운트 동작부의 주파수를 포함한다.

따라서 AD 변환용 참조 신호(SLP_ADC)의 기울기는 예를 들면 양자화 비트 수, 아날로그 게인 설정치, 칼럼 AD 회로 카운트 동작부의 주파수에 의해 변화한다.

도 5는 AD 변환용 참조 신호(SLP_ADC)의 기울기가 양자화 비트 수에 의해 변화하는 것을 도시하는 도면이다.

도 6은 AD 변환용 참조 신호(SLP_ADC)의 기울기가 아날로그 게인 설정치에 의해 변화하는 것을 도시하는 도면이다.

AD 변환용 참조 신호(SLP_ADC)의 기울기는 도 5에 도시하는 바와 같이, 양자화 비트 수가 많을수록 완만해지고, 양자화 비트 수가 적을수록 급하게 된다.

따라서 P상(相) 기간 및 D상 기간에 있어서, AD 변환용 참조 신호(SLP_ADC)가 화소 신호(SIG)와 일치할 때까지의 시간(카운트 값)이 다르다.

예를 들면, 양자화 비트 수가 많은 경우, 신호량은 P상 기간의 카운트 값(A)과 D상 기간의 카운트(B)와의 차분이 된다.

양자화 비트 수가 적은 경우, 신호량은 P상 기간의 카운트 값(C)과 D상 기간의 카운트(D)와의 차분이 된다.

또한, AD 변환용 참조 신호(SLP_ADC)의 기울기는 도 6에 도시하는 바와 같이, 아날로그 게인 설정치가 높을수록 완만해지고, 아날로그 게인 설정치가 낮을수록 급하게 된다.

따라서 P상 기간 및 D상 기간에 있어서, AD 변환용 참조 신호(SLP_ADC)가 화소 신호(SIG)와 일치할 때까지의 시간(카운트 값)이 다르다.

예를 들면, 아날로그 게인 설정치가 높은 경우, 신호량은 P상 기간의 카운트 값(E)과 D상 기간의 카운트(F)와의 차분이 된다.

아날로그 게인 설정치가 낮은 경우, 신호량은 P상 기간의 카운트 값(G)과 D상 기간의 카운트(H)와의 차분이 된다.

<3. 보정용 바이어스 선택의 제어예>

보정용 바이어스 선택부(170)는 이 AD 변환용 참조 신호(SLP_ADC)의 기울기를 정하는 요소를 결정하는 데이터를 통신 타이밍 제어부(140)로부터 받아들이고, 최적의 흑화현상 검출용 클램프 전압 설정치(SCVL)를 보정용 바이어스 회로(180)에 송신한다.

보정용 바이어스 회로(180)는 보정용 바이어스 선택부(170)에 의한 흑화현상 검출용 클램프 전압 설정치(SCVL)에 응한 흑화현상 검출용 클램프 전압(SLP_SUN)를 발생하고, 화소 더미부(110B)의 화소 더미 앰프 트랜지스터(117)의 게이트에 공급한다.

도 7은 본 실시 형태에 관한 보정용 바이어스 회로를 포함하는 회로의 한 예를 도시하는 도면이다.

도 8은 본 실시 형태에 관한 고체 촬상 소자에 있어서의 흑화현상 검출 기간 및 통상 구동 기간의 동작 타이밍을 도시하는 도면이다.

보정용 바이어스 회로(180)는 전원 라인(LVDDRST)과 기준 전위인 그라운드(GND)와의 사이에 직렬로 접속된 N개의 저항(R1 내지 RN)을 가지며, 저항 분압에 의해 N+1의 흑화현상 검출용 클램프 전압이 발생되는 설정 전압치의 노드(ND0 내지 NDN)를 갖는다.

보정용 바이어스 회로(180)는 셀렉터(181), 및 노드(ND0 내지 NDN)의 설정 전압치(SVL)0 내지 SLVN을 선택적으로 셀렉터(181)의 제 1 입력에 공급하는 스위치(SW0 내지 SWN)를 갖는다.

스위치(SW0 내지 SWN)는 보정용 바이어스 선택부(170)에 의한 흑화현상 검출용 클램프 전압 설정치(SCVL)에 응하여 온, 오프 제어된다.

셀렉터(181)는 제 1 입력이 각 스위치(SW0 내지 SWN)의 출력 단자에 접속되고, 제 2 입력이 기준 전위, 예를 들면 그라운드(GND)에 접속되어 있다.

셀렉터(181)는 통신 타이밍 제어부(140)의 선택 제어 신호(SCTL)에 응하여, 제 1 입력 또는 제 2 입력을 선택하고, 선택한 입력에 응한 레벨의 흑화현상 검출용 클램프 전압(SLP_SUN)을 출력한다.

여기서, 화소부(110)의 리셋 전압(VDDRST)와 저항 분압의 기준이 되는 전압을 동일하게 하고 있다.

이에 의해, 화소부(110)의 리셋 전압(VDDRST)이 변동한 경우, 흑화현상 검출용 클램프 전압(SLP_SUN)도 연동하여 변화하기 때문에, 전원 전압의 편차가 억제된다.

이에 의해, 고정의 흑화현상 검출용 클램프 전압 설정치에서의 흑화현상 보정 범위가 확대한다.

또한, 흑화현상 검출용 클램프 전압(SLP_SUN)은 통신 타이밍 제어부(140)에 의해, 흑화현상 검출 기간과 그 이외의 기간에서 클램프 전압의 전환이 행하여지고 있다.

또한, 도 7에서는 K1 기간은 흑화현상 검출 기간을, K2는 통상 구동 기간을 나타내고 있다.

보정용 바이어스 선택부(170)는 전술한 바와 같이 보정용 바이어스 회로(180)에 대해, AD 변환용 참조 신호(SLP_ADC)의 기울기에 최적의 클램프 전압 설정을 행한다.

이 때문에, 도 8에 도시하는 바와 같이, AD 변환용 참조 신호의 기울기(SLP_ADC)에 맞추어서 흑화 검출용 클램프 전압(SLP_SUN)이 변동한다.

이에 의해, 흑화현상 보정 범위가 확대한다.

상술한 실시 형태에서는 보정용 바이어스 회로(180)의 클램프 설정치는 N+1이지만, 저항치의 증감 등에 의해 클램프 설정치의 증감도 가능하다.

또한, 도 7의 예에서는 통상 구동 기간(K2 기간)의 설정 전압은 접지(接地)로 하고 있지만, 통상 구동 기간에 영향을 주지 않는 전압이면, 어떤 전압이라도 상관없다.

이상과 같이 본 발명의 실시 형태에 의해, 종래 일부 조건으로 한정되어 있던 흑화 보정 범위를 넓힐 수 있다.

또한, 본 발명의 변형례로서 보정용 바이어스 선택부를 고체 촬상 소자(CMOS 이미지 센서)내부에 탑재하는 것이 아니라, 외부로부터의 제어에 의해 흑화 보정 범위를 넓히는 것도 가능하다.

일반적으로, AD 변환용 참조 신호(SLP_ADC)의 기울기는 고체 촬상 소자(CMOS 이미지 센서) 외부로부터의 통신 내용에 의해 결정된다.

그 때문에, AD 변환용 참조 신호(SLP_ADC)의 기울기의 내용에 맞추어서, 보정용 바이어스 회로에서 설정되는 클램프 전압도 외부로부터의 통신으로 제어함에 의해, AD 변환용 참조 신호(SLP_ADC)의 기울기에 연동하여 동작시킬 수 있다.

이에 의해, 종래보다 흑화 보정 범위를 넓히는 것이 가능해진다.

도 9는 본 실시 형태에 관한 보정용 바이어스 선택부 내에 형성되는 AD 변환용 참조 신호의 기울기에 대한 클램프 전압 테이블의 한 예를 도시하는 도면이다.

보정용 바이어스 선택부(170)는 예를 들면 도 9에 도시하는 바와 같이, AD 변환용 참조 신호의 기울기를 결정하는 조건에 대한 설정 전압의 테이블(TBL170)을 보존하고 있다.

보정용 바이어스 선택부(170)는 도 8에 도시하는 흑화현상 검출 기간(K1 기간)에 조건에 응한 설정치를 테이블(TBL170)에 의해 추출하고, 보정용 바이어스 회로(180)에 출력한다.

설정 전압의 테이블(TBL170)은 아날로그 게인(Gain)과 양자화 비트 수(QBN)를 대응지어서 나타내고 있다.

아날로그 게인이, 0dB≤Gain<3dB의 범위인 경우로, 양자화 비트 수(QBN)가 9비트인 경우, 설정치(SVL)는 「2」로 설정된다.

아날로그 게인이, 0dB≤Gain<3dB의 범위인 경우로, 양자화 비트 수(QBN)가 12비트인 경우, 설정치(SVL)는 「4」로 설정된다.

아날로그 게인이, 3dB≤Gain<6dB의 범위인 경우로, 양자화 비트 수(QBN)가 9비트인 경우, 설정치(SVL)는 「3」으로 설정된다.

아날로그 게인이, 3dB≤Gain<6dB의 범위인 경우로, 양자화 비트 수(QBN)가 12비트인 경우, 설정치(SVL)는 「5」로 설정된다.

아날로그 게인이, 12dB≤Gain<15dB의 범위인 경우로, 양자화 비트 수(QBN)가 9비트인 경우, 설정치(SVL)는 「6」으로 설정된다.

아날로그 게인이, 12dB≤Gain<15B의 범위인 경우로, 양자화 비트 수(QBN)가 12비트인 경우, 설정치(SVL)는 「8」로 설정된다.

아날로그 게인이, 15dB≤Gain<18dB의 범위인 경우로, 양자화 비트 수(QBN)가 9비트인 경우, 설정치(SVL)는 「7」로 설정된다.

아날로그 게인이, 15dB≤Gain<18dB의 범위인 경우로, 양자화 비트 수(QBN)가 12비트인 경우, 설정치(SVL)는 「9」로 설정된다.

다음에, 보정용 바이어스 선택부(170)의 한 구성례에 관해 설명한다.

도 10은 본 실시 형태에 관한 보정용 바이어스 선택부의 한 구성례를 도시하는 도면이다.

도 11은 도 10의 보정용 바이어스 선택부에 있어서의 흑화현상 검출 기간의 동작을 설명하기 위한 타이밍 차트를 도시하는 도면이다.

도 10의 보정용 바이어스 선택부(170)는 비교기(171), 카운터(172), 기울기 검출부(173), 및 설정치 판단부(174)를 갖는다.

도 10에 도시하는 바와 같이, 보정용 바이어스 선택부(170)의 비교기(171)에 AD 변환용 참조 신호(SLP_ADC)와 흑화현상 검출 기간(K1) 클램프 전압을 비교하고, 그 기울기를 검출한다.

검출한 기울기가 허용 범위 외인 경우, 클램프 전압 설정을 변화시키고, 허용 범위 내로 수습되는 제어가 행하여진다.

보정용 바이어스 선택부(170) 내에서, AD 변환용 참조 신호(SLP_ADC)를 화소 신호(SIG)가 아니라, 흑화현상 검출 기간(K1) 클램프 전압과 비교한다.

AD 변환용 참조 신호(SLP_ADC)는 클램프 전압에 대해 어느 오프셋 전압을 가진 전압으로부터 기울기가 시작된다. 이 때문에, 이 오프셋 전압과 클램프 전압과 교차할 때까지의 카운터(172)에 의한 카운트 수에 의해, 현재상태의 AD 변환용 참조 신호(SLP_ADC)의 기울기가 구하여진다.

클램프 전압의 초기치는 고체 촬상 소자(CMOS 이미지 센서)에 미리 설정된 설정치, 또는 초기 통신에 의해 결정된 설정치로부터 시작된다.

설정치 판단부(174)는 이 기울기가 허용 범위 내에 있는지의 여부를 판정하고, 범위 외인 경우, 현재상태의 설정치에 대해 증감시킨다.

이 처리를 반복함에 의해, AD 변환용 참조 신호(SLP_ADC)에 응한 최적의 클램프 전압 설정을 할 수 있다.

이 보정용 바이어스 선택부(170) 내에서 AD 변환용 참조 신호의 기울기에 연동하여 클램프 전압 변경을 하는 회로 구성을 채용함에 의해, AD 변환용 참조 신호(SLP_ADC)의 기울기가 변화한 경우에도, 정밀도 좋게 추종을 행한다.

이 회로 구성은 클램프 전압을 피드백하여 행하고 있기 때문에, 회로의 안정성 등에 충분히 주의할 필요가 있다.

또한, 이 회로 구성은 유효 화상 신호가 출력중에 클램프 전압이 변화하면 흑화현상이 보이는 방식도 변화하여 버린다.

그 때문에, AD 변환용 참조 신호(SLP_ADC)의 기울기가 변화하고 나서 이하와 같이 행하는 것이 바람직하다.

즉, 유효 화상 신호 출력 전까지의 블랭킹 기간에 행하는 1장의 화상 출력중에 변화할 수 있는 클램프 전압은 1회, 설정치 판단도 검출 편차 등을 고려하여 몇회나 연속하여 범위 외의 기울기를 검출하면 설정치를 변경하는 등의 구성으로 하는 것이 바람직하다.

다음에, 상기 구성에 의한 동작을 설명한다.

흑화현상 검출 기간(K1)에 있어서, 보정용 바이어스 선택부(170)가 AD 변환용 참조 신호(SLP_ADC)의 기울기를 정하는 요소를 결정하는 데이터를 통신 타이밍 제어부(140)로부터 받아들인다.

보정용 바이어스 선택부(170)에서는 예를 들면 도 9에 도시하는 바와 같이, AD 변환용 참조 신호의 기울기를 결정하는 조건에 대한 설정 전압의 테이블(TBL170)을 보존하고 있다.

보정용 바이어스 선택부(170)에서는 흑화현상 검출 기간(K1)에, 조건에 응한 설정치를 테이블(TBL170)에 의해 추출되고, 최적의 흑화현상 검출용 클램프 전압 설정치(SCVL)가 보정용 바이어스 회로(180)에 송신된다.

보정용 바이어스 회로(180)는 보정용 바이어스 선택부(170)에 의한 흑화현상 검출용 클램프 전압 설정치(SCVL)에 응한 흑화현상 검출용 클램프 전압(SLP_SUN)이 선택되고, 화소 더미부(110B)의 화소 더미 앰프 트랜지스터(117)의 게이트에 공급된다.

통상 동작 기간(K2)에 있어서, DAC(160)에서는 P상 시(時)의 어느 기울기를 가진 참조 신호(SLPADC)가 생성된다.

각 칼럼 처리 회로(ADC)(151)에서, 수직 신호선(116)에 판독된 아날로그 화소 신호(SIG)가 열마다 배치된 비교기(152)에서 참조 신호(SLPADC)와 비교된다.

아날로그 화소 신호(SIG)와 참조 신호(SLPADC)의 레벨이 교차하고 비교기(152)의 출력이 반전할 때까지, 카운터 래치(153)에서 카운트가 행하여진다.

카운터 래치(153)에서는 예를 들면 클록(CLK)에 동기하여 카운트 동작이 행하여지고, 비교기(152)의 출력 레벨이 반전하면 카운트 동작이 정지되고, 그 때의 값이 보존된다.

이 리셋 레벨 P상에는 화소마다의 편차가 포함된다.

2회째는 각 단위 화소(110A)에서 광전 변환된 신호가 수직 신호선(116)(-1 내지 -n)에 판독되고(D상), AD 변환이 실행된다.

DAC(160)에서, D상 시에도, 어느 기울기를 가진 참조 신호(SLPADC)가 생성된다.

카운터 래치(153)에서는 예를 들면 클록(CLK)에 동기하여 카운트 동작이 행하여지고, 비교기(152)의 출력 레벨이 반전하면 카운트 동작이 정지되고, 그 때의 값이 보존된다. 그리고, 이 P상 및 D상 변환의 결과와 합처서, (D상 레벨-P상 레벨)을 실행함으로써, 상관2 겹 샘플링(CDS)가 실현될 수 있다.

디지털 신호로 변환된 신호는 수평(열) 주사부에 의해, 순번대로 수평 전송선(LTRF)을 통하여 신호 처리부(190)에 판독되고, 최종적으로 출력된다.

이와 같이 하여, 열병렬 출력 처리가 행하여진다.

이상 설명한 바와 같이, 본 실시 형태의 고체 촬상 소자에 의하면, 이하의 효과를 얻을 수 있다.

본 실시 형태에 의하면, 화소부 리셋 전압과 흑화 검출용 클램프 전압의 기준이 되는 전원 전압을 동일한 것으로 함에 의해, 전원 전압의 편차가 억제되고, 통상보다 폭넓은 흑화 보정 범위가 된다.

또한, 흑화 검출용 클램프 전압을, AD 변환용 참조 신호의 기울기에 맞추어서 최적의 것에 연동시킴에 의해, 흑화 보정 범위를 통상보다 넓히는 것이 가능해진다.

각각 사용하는 것으로도 보정 범위를 넓히는 효과는 있지만, 양쪽을 대응함에 의해, 흑화 보정 범위를 대폭적으로 넓히는 것이 가능해진다.

이와 같은 효과를 갖는 고체 촬상 소자는 디지털 카메라나 비디오 카메라의 촬상 디바이스로서 적용할 수 있다.

<4. 카메라 시스템의 구성례>

도 12는 본 발명의 실시 형태에 관한 고체 촬상 소자가 적용되는 카메라 시스템의 구성의 한 예를 도시하는 도면이다.

책 카메라 시스템(200)은 도 12에 도시하는 바와 같이, 본 실시 형태에 관한 고체 촬상 소자(100)가 적용 가능한 촬상 디바이스(210)를 갖는다.

카메라 시스템(200)은 촬상 디바이스(210)의 화소 영역에 입사광을 유도하는(피사체상을 결상하는) 광학계로서, 예를 들면 입사광(상광)을 촬상면상에 결상시키는 렌즈(220)를 갖는다.

또한, 카메라 시스템(200)은 촬상 디바이스(210)를 구동하는 구동 회로(DRV)(230)와, 촬상 디바이스(210)의 출력 신호를 처리하는 신호 처리 회로(PRC)(240)를 갖는다.

구동 회로(230)는 촬상 디바이스(210) 내의 회로를 구동하는 스타트 펄스나 클록 펄스를 포함하는 각종의 타이밍 신호를 생성하는 타이밍 제너레이터(도시 생략)를 가지며, 소정의 타이밍 신호로 촬상 디바이스(210)를 구동한다.

또한, 신호 처리 회로(240)는 촬상 디바이스(210)의 출력 신호에 대해 소정의 신호 처리를 시행한다.

신호 처리 회로(240)에서 처리된 화상 신호는 예를 들면 메모리 등의 기록 매체에 기록된다. 기록 매체에 기록된 화상 정보는 프린터 등에 의해 하드 카피된다. 또한, 신호 처리 회로(240)에서 처리된 화상 신호를 액정 디스플레이 등으로 이루어지는 모니터에 동화로서 투영된다.

상술한 바와 같이, 디지털 카메라 등의 촬상 장치에 있어서, 촬상 디바이스(210)로서, 선술한 고체 촬상 소자(100)를 탑재함으로써, 고정밀한 카메라를 실현할 수 있다.

본 출원은 JP2009-166170호(2009년 7월 14일 출원)에 근거한 우선권주장출원이다.

이상, 본 발명의 실시예를 도면을 참조하여 상술하여 왔지만, 구체적인 구성은 이 실시예에 한 정되는 것이 아니라, 본 발명의 요지를 일탈하지않는 범위의 설계의 변경 등이 있더라도 본 발명에 포함된다.

Claims

광전 변환을 행하는 복수의 화소가 행렬형상으로 배열된 화소부와,
상기 화소부로부터 복수의 화소 단위로 신호선에의 화소 신호의 판독을 행하고, 램프파인 참조 신호와 해당 화소 신호를 비교하여 아날로그 디지털(AD) 변환을 행하는 AD 변환부를 포함하는 화소 신호 판독부와,
클램프 전압에 의해 상기 화소 신호가 설정 전압 이상으로 유지되도록 상기 신호선을 클램프하는 클램프부와,
공급되는 클램프 전압 설정치에 응한 클램프 전압을 생성하여 상기 클램프부에 공급하는 보정용 바이어스 회로와,
상기 참조 신호의 기울기를 결정하는 기울기 결정 정보에 연동하여 상기 클램프 전압이 생성되도록 상기 클램프 전압 설정치를 선택하고, 보정용 바이어스 회로에 공급하는 보정용 바이어스 선택부를 갖는 것을 특징으로 하는 고체 촬상 소자.
제 1항에 있어서,
상기 화소는,
광전 변환 소자와,
출력 노드에 공급되는 전하에 응한 화소 신호를 출력하는 출력 앰프 트랜지스터와,
상기 광전 변환 소자에서 생성한 전하를, 상기 출력 노드에 전송하는 전송 트랜지스터와,
리셋 신호에 응하여 상기 출력 노드를 리셋 전압에 리셋하는 리셋 소자를 포함하고,
상기 보정용 바이어스 회로는,
상기 화소부의 리셋 전압과 같은 전원 전압을 기준으로 하여 생성하는 것을 특징으로 하는 고체 촬상 소자.
제 1항 또는 제 2항에 있어서,
상기 보정용 바이어스 회로는,
전원 전압원과 기준 전위와의 사이에 직렬로 접속되고, 복수의 분압 전압을 생성하는 복수의 저항을 가지며,
상기 복수의 저항으로 분압된 복수의 전압으로부터 상기 보정용 바이어스 선택부에 의해 공급되는 상기 클램프 전압 설정치에 응한 전압을 선택하여 클램프 전압으로서 상기 클램프부에 공급하는 것을 특징으로 하는 고체 촬상 소자.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 보정용 바이어스 선택부는,
상기 참조 신호의 기울기를 결정하는 조건에 대한 설정 전압의 테이블을 보존하고, 상기 기울기 결정 정보에 응한 설정치를 상기 테이블에 의해 추출하고, 보정용 바이어스 회로에 공급하는 것을 특징으로 하는 고체 촬상 소자.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 보정용 바이어스 선택부는,
상기 참조 신호와 상기 클램프 전압을 비교하고, 그 비교 결과에 응하여 해당 참조 신호의 기울기를 검출하고, 검출한 기울기가 허용 범위 외인 경우, 클램프 전압 설정을 변화시켜, 허용 범위 내에 수습되도록 제어하는 것을 특징으로 하는 고체 촬상 소자.
제 1항 내지 제 5항 중 어느 한 항에 있어서,
상기 화소 신호 판독부는,
램프파인 참조 신호와 해당 열의 화소의 판독 아날로그 신호 전위를 비교하는 복수의 비교기와,
상기 복수의 비교기에 대응하여 배치되고, 대응하는 상기 비교기의 비교 시간을 카운트 가능하고, 해당 비교기의 출력이 반전하면 카운트를 정지하고, 해당 카운트 값을 보존하는 복수의 카운터 래치를 포함하는 것을 특징으로 하는 고체 촬상 소자.
광전 변환을 행하는 복수의 화소가 행렬형상으로 배열된 화소부로부터 복수의 화소 단위로 신호선에의 화소 신호의 판독을 행하는 판독 스텝과,
클램프 전압에 의해 상기 화소 신호가 설정 전압 이상으로 유지되도록 상기 신호선을 클램프하는 클램프 스텝과,
램프파인 참조 신호와 해당 화소 신호를 비교하여 아날로그 디지털(AD) 변환을 행하는 AD 변환부를 포함하는 화소 신호 판독 스텝를 가지며,
상기 클램프 스텝에서,
상기 참조 신호의 기울기를 결정하는 기울기 결정 정보에 연동하여 상기 클램프 전압이 생성되도록 클램프 전압 설정치를 선택하고,
선택된 상기 클램프 전압 설정치에 응한 클램프 전압을 생성하고, 해당 클램프 전압으로 상기 신호선에 대한 클램프를 행하는 것을 특징으로 하는 고체 촬상 소자의 제어 방법.
고체 촬상 소자와,
상기 고체 촬상 소자에 피사체상을 결상하는 광학계를 가지며,
상기 고체 촬상 소자는,
광전 변환을 행하는 복수의 화소가 행렬형상으로 배열된 화소부와,
상기 화소부로부터 복수의 화소 단위로 신호선에의 화소 신호의 판독을 행하고, 램프파인 참조 신호와 해당 화소 신호를 비교하여 아날로그 디지털(AD) 변환을 행하는 AD 변환부를 포함하는 화소 신호 판독부와,
클램프 전압에 의해 상기 화소 신호가 설정 전압 이상으로 유지되도록 상기 신호선을 클램프하는 클램프부와,
공급되는 클램프 전압 설정치에 응한 클램프 전압을 생성하여 상기 클램프부에 공급하는 보정용 바이어스 회로와,
상기 참조 신호의 기울기를 결정하는 기울기 결정 정보에 연동하여 상기 클램프 전압이 생성되도록 상기 클램프 전압 설정치를 선택하고, 보정용 바이어스 회로에 공급하는 보정용 바이어스 선택부를 포함하는 것을 특징으로 하는 카메라 시스템.