JP2006033815A

JP2006033815A - 固体撮像装置

Info

Publication number: JP2006033815A
Application number: JP2005173309A
Authority: JP
Inventors: Masayuki Uno; 正幸宇野
Original assignee: RINIASERU DESIGN KK
Current assignee: RINIASERU DESIGN KK
Priority date: 2004-06-15
Filing date: 2005-06-14
Publication date: 2006-02-02

Abstract

【課題】小さな容量でも高S/Nの読み出しが可能な画素増幅型CMOSイメージセンサ用の雑音除去回路を実現する。
【解決手段】本発明は、直列に接続された容量C1、C2とそれらの接続点に基準電圧Vrefを与えるクランプ用スイッチSW1と容量C1、C2の間に設けたサンプリング用スイッチSW2で構成されるクランプ回路の容量C2の一端を、入出力端子間にリセット用スイッチSW3が設けられた反転増幅器A1の入力端子に接続し、容量C2の他端と反転増幅器A1の出力端子間に読み出し用スイッチSW4を設けて構成される雑音除去回路を有する。
【選択図】図１

Description

本発明は、固体撮像素子上に形成される雑音除去回路に関わるものであり、特に画素増幅型ＣＭＯＳイメージセンサにおける、画素で発生する雑音を除去するのに最適な回路を提供するものである。

２次元上に画素が配列された、Ｘ−Ｙアドレス型の固体撮像デバイスとして、画素毎に光電変換された信号に対応した増幅出力を読み出すことができる増幅型撮像素子が知られているが、特にＣＭＯＳプロセスで実現できる画素増幅型ＣＭＯＳイメージセンサが広く応用されている。

図７にＸ−Ｙアドレス型の固体撮像素子の構成を示し、その動作を説明する。画素１０１はアレイ状に配置され、各画素には行選択用の制御信号線である行選択線１０２と、選択された行の読み出しを行う列信号線１０３が接続されている。これらの行選択線は垂直選択シフトレジスタ１０４により順次選択され、選択された行の画素信号は各列信号線１０３上に設けられた雑音除去回路１０５に並列に読み出され、そこで一時的に保持される。その雑音除去回路の出力信号は、水平選択シフトレジスタ１０６にて制御される水平選択スイッチ１０７を介してビデオライン１０８より順次読み出される。このようにＸ−Ｙアドレス型の固体撮像素子では、行単位で選択された画素を一時的に雑音除去回路に保持した後に列選択しながら順次読み出しを行うのが一般的な読み出し方法となっている。

図８に画素増幅型ＣＭＯＳイメージセンサにおける画素の構成例を示す。図８において、一つの画素はフォトダイオードPDと増幅トランジスタM1、リセットトランジスタM2、選択トランジスタM3の三つのトランジスタで形成されており、フォトダイオードPDはリセット用のトランジスタM2を介して電源に接続され、M2をオンするとフォトダイオードの電位が初期化される。その後入射光に応じて発生した電荷の蓄積によりフォトダイオード電位は下がり、このフォトダイオード電位に対応した信号電圧をフォトダイオードPDにゲートが接続された増幅トランジスタM1により増幅出力として選択トランジスタM3を介して垂直信号線１０３より読み出される。この図を見てもわかるように、画素にはリセットを行うためのΦresetで制御される行選択線と、読み出しを行うためのΦreadで制御される行選択線の２つの行選択線１０２が接続される。

このように画素毎に増幅素子を有する固体撮像素子においては、画素を構成するトランジスタの特性ばらつきにより引き起こされる雑音が問題となるためこの雑音成分を除去する雑音除去回路が必要となってくる。この雑音除去回路は、各画素におけるリセット直後の画素信号電圧と、光電荷を蓄積した状態での画素信号電圧との差分をとることによってトランジスタばらつきによって発生するオフセット電圧成分を除去するという動作原理に基づいているが、図９に雑音除去回路の一例を示し、図１０のタイミング図を用いて具体的な動作を説明する。

図９において破線で囲まれた部分は図７の雑音除去回路１０５の一例を示したものであり、図７と同じ要素は同じ符号で示している。この構成は特開昭６４−２３５４号公報や、IEEE Trans. ON ED, Vol.35, No.5, May, 1988, "A New Device Architecture Suitable for High-Resolution and High-Performance Image Sensors."等に記載されているクランプ回路を用いた雑音除去回路である。この雑音除去回路は直列に接続された２つの容量C1、C2と、容量C1とC2の中点に基準電圧を与えるためのΦCLで制御されるクランプ用スイッチSW1と、C2の電位VOを保持するための容量C1とC2の間に設けられた制御信号ΦSHで制御されるサンプルホールド用スイッチSW2により構成されている。

この回路の動作を画素の動作と合わせて、図１０に示すタイミングチャートを基づき説明する。タイミングチャートにおいては、制御信号は'H'でスイッチがオン、'L'でスイッチがオフとしている。タイミング期間は３つに分かれており、期間T1では積分された画素信号の読み出しを、期間T2では画素のリセットを、期間T3ではリセット直後の画素信号読み出しを行っている。この期間T1とT3における画素の出力信号電圧をV1およびV2とし、期間T1における容量C1、C2の電荷量をそれぞれQ1、Q2とすると、期間T1ではSW1、SW2がともにオン状態であり、Vo＝VrefとなるためQ1、Q2は以下のように表される。
Q1 ＝ C1・（Vref−V1）・・・（１）
Q2 ＝ C2・Vref・・・（２）

次に期間T2にて画素のリセット動作を行った後に、期間T3にて画素信号電圧V2がC1に与えられたときの容量C1、C2の電荷をそれぞれQ1'、Q2'とするとQ1'、Q2'は式（３）、式（４）のように表される。
Q1' ＝ C1・（Vo−V2）・・・（３）
Q2' ＝ C2・Vo・・・（４）

電荷保存則よりQ1＋Q2＝Q1'＋Q2'が成り立つので、期間T3における容量C2の電圧Voは式（５）となり、Vrefを基準に画素信号電圧V1とV2の差分電圧が、ゲインC1/(C1+C2)にて出力されることが示される。この式（５）の信号電圧をΦSHをオフとして容量C2に保持した後に、選択スイッチ１０７を順次オンしながら読み出すと、画素トランジスタのばらつきによって発生した雑音電圧を除去した差分信号をビデオラインより得ることができる。
Vo ＝ Vref＋(V2-V1)・C1/(C1+C2)・・・（５）
特開昭６４−２３５４号公報特許第２９６５７７７号公報

このように雑音除去回路を用いることで、積分された信号電圧V1とリセット後の信号電圧V2の差分をとるため、画素増幅器のオフセット電圧の影響を受けない信号成分が出力される。しかしながら、図９に示されたクランプ回路を用いた構成の雑音除去回路の構成では雑音除去された信号を容量に保持して、その容量に保持された信号電荷を直接ビデオラインに接続して読み出すため、次に述べる欠点を有している。

通常、ビデオライン１０８には選択スイッチ１０７が列数分接続されるため非常に大きな寄生容量が存在する。このビデオラインにおける寄生容量は容量C2の信号電荷を読み出すときに読み出し出力のS/Nを劣化させる要因となるため、容量値C2はビデオラインの寄生容量と同程度まで大きくすることが望ましく、そのため画素数が多くなり寄生容量が大きくなると容量C1、C2の面積が増大するという問題がある。さらに、読み出し速度を早くしなければならない場合には、この容量C2を大きくすると読み出し回路の時定数を小さくするために選択スイッチ１０７のオン抵抗を下げなければならず、そのためにはスイッチサイズを大きくしなければならない。しかし、スイッチサイズを大きくすると、寄生容量が増えるため、図９に示すような容量を直接ビデオラインに接続して読み出す形式の雑音除去回路では、画素数が多くなった場合、S/Nを確保したうえで読み出し速度を上げることができないという問題を有している。

また、図９に示したクランプ回路構成の雑音除去回路とは別に、図１１に示されるような、反転増幅器を用いた雑音除去回路が特許第２９６５７７７号公報に示されている。この雑音除去回路は、容量結合型の反転増幅回路が入力の差分電圧を出力する性質を用い、なおかつ反転増幅器におけるオフセット電圧をリセット時に記憶して補償することで、積分された画素信号電圧V1とリセット直後の画素信号電圧V2の差分電圧をオフセット電圧を含まない信号電圧とするとともに、なおかつ容量を直接ビデオラインに接続するのではなく増幅出力として読み出す方式をとっている。

図１１において、容量C1の一端は列信号線からの画素出力VS側に接続され、容量C1の他端は反転増幅器A1の入力に接続されている。この反転増幅器の入出力間には制御信号ΦRにより制御されるスイッチSW5と容量C2が並列に設けられ、容量C2の反転増幅器出力側端子には制御信号ΦRが'H'のときは基準電圧に、'L'のときは反転増幅器出力端子に接続されるスイッチSW6が接続されている。この反転増幅回路の制御信号ΦRは図１０にて示されたΦCLと全く同じタイミングで動作させればよい。図１０のΦCLと同様なタイミングでΦRを期間T1の画素信号読み出し時にオンからオフとすることで、SW5がオン状態（期間T1）での画素信号電圧V1と、SW5がオフ状態（期間T3）での画素信号電圧V2との差分電圧をC2/C1倍した電圧信号として出力する反転増幅動作を行う。ここで、スイッチSW6の動作にてリセット時に、容量C2の出力端子側に基準電圧Vrefを与えることで、この反転増幅器の初期電圧は反転増幅器のオフセット電圧には依存せずVrefとなるため、期間T3における反転増幅器出力Voは式（６）に示す電圧値となる。この電圧を保持して反転増幅器を介して読み出すことで、図９のクランプ回路と同様に、雑音電圧が除去された差分電圧を読み出すことができるとともに、図９の読み出し形式では発生するS/N劣化の問題を回避できる。
Vo ＝ Vref−(V2-V1)・C2/C1・・・（６）

図１１に示した増幅器を用いた雑音除去回路を用いて、増幅回路によりビデオラインを駆動すると、増幅回路の駆動能力を上げることでビデオラインの寄生容量の影響を受けない信号出力の読み出しが可能となり、容量C1、C2を低減した上で、高いS/Nの読み出しが可能となる。ところが、図１１に示した構成は列毎に反転増幅器を必要とするため、そのすべての反転増幅器がビデオラインの寄生容量を駆動し高速に読み出しできるようにすると、消費電力が非常に大きくなるとともに、反転増幅器のトランジスタサイズも大きくしなければならない。特に画素数が多くビデオラインの寄生容量が大きな場合は、容量C1、C2を小さくできても反転増幅器の面積増加によりチップサイズをそれほど小さくできないことが明らかになった。

以上に述べた従来の雑音除去回路の問題点を顧みて、本発明は以下に述べることを目的としている。第１の目的は、小さな容量値でも高いS/Nで読み出しが可能な雑音除去回路を実現することである。また第２の目的は、雑音除去回路用の増幅器の数を減らして小さな消費電流、小さな面積の雑音除去回路を実現することである。また、付加的な第３の目的は、CMOSイメージセンサの特長である多機能化を可能とする雑音除去回路構成を提供することである。

上記課題を解決するために本発明では、アレイ状に配列された複数の画素を有し、画素増幅器を介して並列に画素信号の読み出し動作を行う固体撮像装置において、前記画素増幅器の出力に接続された雑音除去回路をさらに有し、前記雑音除去回路には、一端に前記画素信号が入力される第１の容量と、前記第１の容量の他端にその一端が接続される第２の容量と、前記第１の容量と前記第２の容量の接続点と基準電位との間を断続可能に構成する第１のスイッチング手段と、前記第１の容量と前記第２の容量とを断続可能に構成する第２のスイッチング手段と、前記第２の容量の他端に入力端子を接続した反転増幅器と、該反転増幅器の入出力端子間を断続可能に構成する第３のスイッチング手段と、前記第２の容量の前記一端と前記反転増幅器の出力端子との間を断続可能に構成する第４のスイッチング手段と、が設けられていることを特徴とする固体撮像装置を用いる。このような構成を用いることにより、前記第１の容量、前記第２の容量、第１のスイッチング手段及び第２のスイッチング手段で構成されるクランプ回路部にて雑音の除去された差分出力が得られるとともに、この差分出力を反転増幅器を用いて出力できるため、クランプ回路の容量値を小さくしても高いS/Nを維持したまま読み出しが可能となる。これにより、本発明の第一の目的である、小さな容量値でも高いS/Nで読み出しが可能な雑音除去回路を実現することができる。

より具体的には、例えば、第３のスイッチング手段により反転増幅器の入出力間を閉成（短絡）し、第４のスイッチング手段により第２の容量と反転増幅器の出力端子とを開成（断絶）した状態で、まず、第１の容量、第２の容量、第１のスイッチング手段及び第２のスイッチング手段で構成されるクランプ回路部において、第２のスイッチング手段により第１の容量と第２の容量との間を閉成（短絡）するとともに第１のスイッチング手段を閉成することにより第１の容量と第２の容量の接続点に基準電位を供給し、その後、第１のスイッチング手段を開成することにより、供給されている画像信号に対してクランプ動作を実行し、その後、第２のスイッチング手段を開成することにより、第１のスイッチング手段の開成時と第２のスイッチング手段の開成時の画像信号の差分値に相当する電圧、すなわち雑音除去された電圧を第２の容量に保持する。その後、第３のスイッチング手段を開成するとともに第４のスイッチング手段を閉成することにより、反転増幅器の出力信号を読み出す。

すなわち、第３のスイッチング手段を閉成し、第４のスイッチング手段を開成した状態で、クランプ回路部にてクランプ動作を行わせることにより第２の容量に画素信号の差分値に相当する電圧を保持させ、その後、第３のスイッチング手段を開成し、第４のスイッチング手段を閉成することで、第２の容量に保持された電圧を反転増幅器の閾値に影響を受けない形で反転増幅器の出力端子に出力することができ、しかも、反転増幅器の機能によりその出力端子に接続された出力ラインを駆動することができる。したがって、この動作によりオフセット電圧のない雑音除去信号を、雑音除去回路と出力線（後述するビデオライン）との間の寄生容量の影響を受けずに増幅出力として読み出すことできるため、第１の容量及び第２の容量を小さくしても高いS/Nで読み出すことが可能になる。

また、本発明において、前記雑音除去回路においては、複数の画素増幅器の出力に対して、前記第１の容量、前記第２の容量、前記第１のスイッチング手段、及び、前記第２のスイッチング手段から成るクランプ回路部がそれぞれ接続されるとともに、該複数のクランプ回路部における前記第２の容量の前記他端が共通の前記反転増幅器の入力端子及び前記第３のスイッチング手段に接続され、前記複数のクランプ回路部における前記第２の容量の前記一端が各クランプ回路部に対して一つずつ設けられた前記第４のスイッチング手段を介して前記共通の反転増幅器の出力端子に接続されていることが望ましい。このような構成をとることにより、反転増幅器の数を1/n（ｎは共通の反転増幅器及び第３のスイッチング手段に対して並列に接続されたクランプ回路部の数）に減らすことができるため、反転増幅器の面積を小さくできるとともに反転増幅器全体の消費電力を小さくすることができる。また、反転増幅器の数を1/nにすると出力線（ビデオライン）上に接続される読み出し用選択スイッチ数も1/nと少なくなり、出力線（ビデオライン）の寄生容量が小さくなるため、各反転増幅器のバイアス電流を小さくすることが可能となる。これにより、本発明の第１の目的のみならず、第２の目的である、雑音除去回路用の増幅器の数を減らして小さな消費電流、小さな面積の雑音除去回路を実現することができる。

また、前記雑音除去回路においては、共通の前記第１の容量及び前記第１のスイッチング手段に対して、複数の前記第２のスイッチング手段及び前記第２の容量が並列に接続され、前記複数の第２の容量の前記他端は共通の前記反転増幅器の入力端子及び前記第３のスイッチング手段に接続されるとともに、前記複数の第２の容量の前記一端が複数の前記第４のスイッチング手段を介して前記共通の反転増幅器の出力端子に接続されていることが望ましい。このような構成をとることにより、少ない回路面積の増加で複数行の雑音除去後の信号電圧を保持することが可能であるため、多機能なイメージセンサの実現が可能となり、第１および第２の目的のみならず、第３の目的である多機能化を可能とする雑音除去回路構成を実現できる。

また本発明における反転増幅器の構成がソース接地型反転増幅部とソースフォロア型バッファの２段構成であるとともに、前記第３のスイッチング手段が前記ソース接地型反転増幅部の入出力間に設けられ、また、前記第４のスイッチング手段の前記反転増幅器の出力端子側の接続点が前記ソースフォロア型バッファの出力端子に接続されていることが望ましい。このような反転増幅器はソースフォロア型バッファにより少ないバイアス電流にて、高速な読み出しが実現できるため、消費電力の低減および占有面積低減に対して大きな効果を有している。

本発明により、小さな容量でも高S/Nの読み出しが可能な雑音除去回路を実現することができる。この効果は以下に説明する第１実施形態から第４実施形態のすべてにおいて奏される。さらに以下に説明する第２実施形態と第４実施形態において明らかにされるように、小さな消費電流、小さな面積が実現可能である。また、以下に説明する第３実施形態において明らかにされるように、多機能化に適した雑音除去回路が実現できる。

［第１実施形態］
図１は本発明に基づく雑音除去回路の基本的な構成を示したものである。図において破線にて囲まれた部分が雑音除去回路１０５で、列信号線からの画素信号電圧Vsが入力に与えられ、出力は水平選択スイッチ１０７を介してビデオラインに接続されている。この雑音除去回路の入力部には、直列に接続されたC1、C2の２つの容量と、それらの接続点に基準電圧Vrefを与えるために設けられたΦCLで制御されるクランプ用スイッチSW1と、容量C2の電荷を保持するための制御信号ΦSHで制御される容量C1とC2の間に設けられたサンプルホールド用スイッチSW2と、で構成される図９と同じ構成のクランプ回路が設けられており、そのクランプ回路に新たに反転増幅器A1と、その反転増幅器の入出力端子間に設けられた制御信号ΦSHで制御されるスイッチSW3と、容量C2のC1接続点側端子と反転増幅器出力との間に設けられたΦSHの反転信号XΦSHで制御されるスイッチSW4とが加えられて、図９では接地されていた容量C2の他端が、反転増幅器A1の入力端子に接続された構成となっている。

このような増幅器が設けられたクランプ回路構成においても、動作方法は図９のクランプ回路と同様に、図１０のタイミングチャートにしたがって行う。まず、反転増幅器のスイッチSW3がオンしている状態では、容量C2の反転増幅器入力側の端子電圧は反転増幅器の閾値電圧値となり一定電圧に保たれ、交流的には接地されているのと等価であるため、容量C1、C2、スイッチSW1、スイッチSW2で構成されるクランプ回路は図９で示したクランプ回路と全く同じ動作が行われる。したがって、容量C2のC1接続点側端子電圧をVcとすると、図１０の期間T3におけるΦSH＝'H'の状態においては、電圧値Vcは図９のクランプ回路の場合と同様に、式（５）で表される電圧値Voと等しい値となる。その状態から、ΦSHが'H'から'L'すなわちスイッチSW2、SW3がオフ、スイッチSW4がオンとなる状態に遷移したときでも、容量C2により反転増幅器の入出力間には帰還がかかるため、反転増幅器のオープンループゲインが非常に大きければ、反転増幅器の入力端子電圧はΦSH＝'H'のときと等しく反転増幅器の閾値電圧値となり、容量C2の反転増幅器入力側の端子電圧は変わらない。また容量C2の電荷は保持されているので、反転増幅器の出力端子には、容量C2の中点側端子電圧Vcがそのまま出力され、ΦSHが'H'から'L'となると、反転増幅器出力端子電圧Voには式（５）のVoで示されたのと同じ電圧値が出力される。

このように、本発明の基本的な構成となる図１においては、最終的にビデオラインから読み出される出力電圧値は図９のクランプ回路と原理的には全く同じ電圧値となる。しかし、読み出し時の動作を考えると次に述べるような違いがある。図９の構成では選択スイッチをオンすると容量C2に保持されていた電荷を直接ビデオラインに分配して読み出しを行うため、ビデオラインの寄生容量に対してC2の容量値を同程度に大きくしないと、読み出し出力信号にて高いS/Nが得られない。これに対して、図１の構成では反転増幅器によりビデオラインが駆動されるため、容量C2の容量値が小さくても高いS/Nが確保できる。したがって、容量C1も同時に小さくできチップ面積縮小が可能である。

また、図９の従来型のクランプ回路では画素数が多く読み出し速度を早くしなければならない場合には、容量C2を大きくすると時定数を小さくするために選択スイッチのオン抵抗をスイッチサイズを大きくして下げなければならず、これが寄生容量増大を伴うため、読み出し回路のS/Nが制限されてしまうという問題を有しているが、図１の構成では、読み出し速度を上げるためには、反転増幅器の周波数帯域を上げれば良く、これは読み出し回路のS/Nとは独立に実現できるため、原理的に高いS/Nが実現できる。このように、図1の構成により本発明の第一の目的である、小さな容量値でも高いS/Nで読み出しが可能な雑音除去回路を実現することができる。

図２に本発明に用いる反転増幅器の一例を示す。図２において、反転増幅器は縦積みされたPMOSトランジスタM1,M2とNMOSトランジスタM3,M4により構成され、ゲートが反転増幅器の入力端子Vinでソース接地型増幅トランジスタとして動作するNMOSトランジスタM4と、ゲートにバイアス電圧Vb1が接続されソースが電源に接続された定電流源型の負荷として働くPMOSトランジスタM1とで構成されるCMOS型の反転増幅器に、オープンループゲインを大きくするために、ゲートがバイアス電圧Vb3に接続されたNMOSトランジスタM3をNMOSトランジスタM4のドレインに、ゲートがバイアス電圧Vb2に接続されたM2をPMOSトランジスタM1のドレインにそれぞれカスコード接続された構成となっている。このような、簡単な構成の反転増幅器でも、カスコード接続により高いオープンループゲインが得られるため、十分な特性の雑音除去回路を実現できる。

［第２実施形態］
つぎに、図１に示した構成を発展させ、少ない消費電流が実現可能な本発明の実施例を図３に基づいて説明する。図１では１本の列信号線に一組のクランプ回路と反転アンプが設けられた構成となっているが、図３ではｎ本の列信号線に対して、２つの容量C1i、C2i（i＝１〜ｎ）と２つのスイッチSW1i、SW2i（i＝１〜ｎ）からなるクランプ回路CL-1〜CL-ｎが列信号線ごとに設けられ、このｎ個のクランプ回路に対して、入出力間にスイッチSW3を有する反転増幅器A1が一つ設けられ、クランプ回路の容量C2i（i＝１〜ｎ）の一端が反転増幅器A1の入力に共通に接続されるとともに、C2i（i＝１〜ｎ）の他端と反転増幅器出力端子間にｎ個のスイッチSW4i（i＝１〜ｎ）が並列に設けられた構成となっている。なお、図１の構成ではスイッチSW2、SW3は同じタイミングΦSHで動作したが、図３のSW2i（i＝１〜ｎ）とSW3とは異なるタイミングで動作するため制御信号をΦSHおよびΦSHRとしている。またスイッチSW4i（i＝１〜ｎ）は読み出しのタイミングに合わせて列ごとに異なるタイミングで駆動するため、制御信号をΦROi（i＝１〜ｎ）としている。

このような構成における動作を図４のタイミングチャートに従って説明する。タイミングは大きく４つの期間に分けられ、期間T1では積分された画素信号の読み出しが、期間T2では画素のリセットが、期間T3ではリセット直後の画素信号読み出しが行われることで、期間T1〜T3にて雑音除去動作が実行される。その雑音除去された信号を期間T4にて読み出しを行う。期間T1〜T3においてはΦSHR＝'H'により、反転増幅器の入出力端子が短絡しているので、クランプ回路CL-1〜CL-ｎの容量C2iの共通に接続された反転増幅器入力側の端子側電圧は一定値であるため、各クランプ回路CL-1〜CL-ｎは図１や図９のクランプ回路と同様な動作を行い、容量C2iの中点側端子電圧Vciは各列における期間T1の信号電圧V1iと期間T3の信号電圧V2iの差電圧が式（５）と同様な形で保持される。

期間T1〜T3の動作にて各クランプ回路CL-1〜CL-ｎの容量C2i（i＝１〜ｎ）に保持された電圧Vc1〜VcｎはスイッチSW4iを'H'として、反転増幅器の入出力間に接続することで反転増幅器出力より電圧Vciを読み出すことができる。そこで、期間T4にて水平選択スイッチ１０７をオンした状態で、ΦSHR='L',ΦRO1='H'として電圧Vc1を出力し、次にΦRO1='L',ΦRO2='H'として電圧Vc2を出力する、というような動作を繰り返すことで、電圧Vc1〜Vcｎを反転増幅器出力としてビデオラインより読み出すことができる。

図３に示すような、各列信号線ごとには反転増幅器を有せず、複数の列信号線にて一つの反転増幅器を共用する構成においても、図４に示すような駆動方法を行うことで、図１での構成と同じ電圧を出力することができる。したがって、この構成においても図１の構成と同様に本発明の第１の目的である、小さな容量値でも高いS/Nで読み出しが可能な雑音除去回路を実現することができる。

また、図３に示す構成では反転増幅器がｎ列に１個でよいため、反転増幅器数を削減することで、反転増幅器全体での消費電流を減らすことができる。さらに、反転増幅器の数が1/nに減ることにともない、ビデオライン１０８と反転増幅器を接続する水平選択スイッチ１０７の総数も減るので、反転増幅器の読み出し動作時における負荷容量となるビデオラインの寄生容量も小さくなるため、反転増幅器単体のバイアス電流も、図１の構成よりも小さくすることが可能できる。このような反転増幅器単体のバイアス電流削減効果も加わるため、反転増幅器全体での消費電流を非常に小さくすることができる。また、反転増幅器数が少なくなるため反転増幅器全体での占有面積も小さくなるとともに、読み出し時に駆動する容量が小さくバイアス電流を小さくできるため、反転増幅器単体のトランジスタサイズも小さくでき、消費電流のみならずチップ面積も小さくできる。したがって本発明の第２の目的である、雑音除去回路用の増幅器の数を減らして小さな消費電流、小さな面積の雑音除去回路を実現することができる。

［第３実施形態］
これまでの実施例は各列ごとにひとつのクランプ回路を設け、一行分の雑音除去された画素信号を保持する回路構成であったが、CMOSイメージセンサ上にて画素間の加算や減算等の機能実現のためには１列に複数行の信号が保持できることが望ましい。このような目的を実現するための実施例として、図５に少ない追加素子数でできる複数行の画素信号を保持可能な雑音除去回路構成を示す。図５は一列にｍ個の信号を保持できる雑音除去回路を示したもので、図１の基本的構成に対して、破線で囲んだ第２容量C2i、第２スイッチSW2i、第4スイッチSW4i（i＝１〜ｍ）のサンプルホールド用の回路をｍ個に拡張した構成となっている。したがって、それ以外の容量C1、スイッチSW1、反転増幅器A1、スイッチSW3は共通に使用する。図３のｎ列単位で反転増幅器を共通とした構成では、クランプ回路を並列に動作させるためクランプ用の第１容量C1iと第１スイッチSW1i（i＝１〜ｎ）がｎ個必要であったが、図５では読み出し時刻の異なる複数行分の信号を保持すればよいため、１回の動作における入力信号は１列分なので第１容量C1と第１スイッチSW1は各１個に対して、サンプリング用の回路のみをｍ個に増やせばｍ行分の信号を保持可能となる。

図５の雑音除去回路の動作方法は、図４にタイミングが示された図３の雑音除去回路の動作方法と基本的には同様ではあるが、図５の構成においては異なる読み出し時刻のｍ行分信号を保持するために、図３では共通であったサンプリング用スイッチSW2i（i＝１〜ｍ）の制御信号が独立に与えられ、一行分の画素信号読み出しに対して、スイッチSW3の制御信号ΦSHRがオンした状態で、ｍ個の第２スイッチSW2i（i＝１〜ｍ）のいずれか一つがオンして、図４の期間T1〜T3に示されるクランプ動作が行われた後に第２スイッチSW2iがオフすると、サンプル容量C2iに式（５）の電圧Voに示された雑音除去後の画素信号が保持される。このような動作をスイッチSW2iを順次切り換えて、複数行に対して行うことで、複数行分の信号が記憶保持される。また、容量C2iに保持された雑音除去信号は、図４の期間T4に示すようにΦSHRオフとした状態で読み出しを行う。この状態で容量C2iに接続された第４スイッチSW4iをオンとしてC2iのC1接続点側端子を反転増幅器出力端子に接続することで、C2iに保持された雑音除去後の信号電圧が反転増幅器A1より読み出される。

この読み出し動作において、ビデオラインは反転増幅器A1により駆動されるので、各容量C2iに保持された信号電荷は破壊されずに読み出されるため、ひとつの容量C2iの信号電圧を複数回読み出すことも可能である。したがって、読み出しタイミングはシステムに必要な機能に応じて自由に決めることができる。また、第４スイッチSW4iのうち複数個を同時にオンすると、それらに接続された容量C2iの電荷が分配され平均化されるため平均値の出力電圧を読み出すことができる。このように、図５に示した雑音除去回路の構成は読み出しスイッチの制御方法を考慮することで、さまざまな機能を実現できる可能性を有している。ここで示した第３実施形態においては、本発明における第１の目的の、小さな容量値でも高いS/Nで読み出しが可能な雑音除去回路が実現されたとともに、第３の目的であるCMOSイメージセンサの特長である多機能化を可能とする雑音除去回路構成が実現されていることわかる。

なお、図３と図５に示した第２実施形態と第３実施形態を組み合わせて、ｍ行ｎ列の画素信号に対して反転増幅器を１個設ける形に拡張することも可能であり、これは本発明の第１目的、第２目的、第３目的を同時に達成できる構成となっている。

また、以上の実施形態では図８に示す画素増幅型のCMOSイメージセンサをもとに説明を行ってきたが、本発明はさまざまな画素増幅型のイメージセンサに応用が可能である。例えば、画素増幅器を４つのフォトダイオードに共通に一つ設けるような画素増幅器共有型のイメージセンサや、ＣＭＯＳ以外の増幅器を用いたイメージセンサにも適用可能である。また、列信号線上に列増幅器を設けて読み出す方式のセンサに用いても、その増幅器の後段に本雑音除去回路を設けて、列増幅器のリセット時と読み出し時の２つの信号成分の差分をとることで列増幅器のオフセット電圧等の雑音除去が可能である。また画素単位や列単位で増幅器を設ける構成ではなくても、ブロック単位で並列に増幅器を設けて読み出す構成の固体撮像装置における雑音除去回路としても有効である。

［第４実施形態］
これまでの実施例における具体的な反転増幅器の回路構成として、図２に示した１段構成の反転増幅器を用いることも可能であるが、高速の読み出しにおいて消費電流をより少なくすることができる反転増幅器の構成を第４実施形態として図６に示す。図６は図３に示した実施例において、第４実施形態における反転増幅器を適用した回路図である。図６において反転増幅器以外の構成は図３で示したものと全く同一であり、反転増幅器の構成のみを具体化したものである。

図６における反転増幅器は、図２で示した反転増幅器と同一の回路構成を有する縦積みされたPMOSトランジスタM1,M2とNMOSトランジスタM3,M4によるカスコード構成のソース接地型反転増幅器の出力に、NMOSトランジスタM5,M6によるソースフォロア構成のバッファが接続された２段構成となっている。このソースフォロア型バッファは、ドレインが電源に接続されゲートを入力端子とするNMOSトランジスタM5と、そのソースに接続された、ゲートにバイアス電圧Vb4が与えられ定電流源負荷として動作するNMOSトランジスタM6により構成されている。このソースフォロア回路の特長は電圧ゲインはおよそ１程度であるが、出力インピーダンスが低く小さなバイアス電流でも容量負荷に対する駆動能力が高いことである。

図２に示した１段構成のソース接地型反転増幅器を用いて、ビデオライン容量を直接駆動する場合、読み出しを早く行うために帯域を広くするには大きなバイアス電流が必要であり、これは読み出し時のみならず雑音除去動作時にも必要となる。これに対して、図６のカスコード構成のソース接地型反転増幅器と、ソースフォロア構成の出力バッファによる２段構成を用いる場合では、初段の反転増幅器の負荷はソースフォロアのゲート容量のみなので小さなバイアス電流でも高速な読み出しが可能である。また後段のソースフォロア回路は、小さなバイアス電流でも高速の読み出しが可能であるとともに、このバイアス電流は雑音除去動作時には不要で、ビデオラインへの信号読み出し時のみに流せばよいため、全体としては小さな電流で高速な読み出しを行うことが可能となる。

図３の反転増幅器の入出力間スイッチSW3は、図６の２段構成の反転増幅器においては、初段のカスコード構成ソース接地型反転増幅回路の入出力間にNMOSトランジスタM7として示されている。このスイッチの一端をソース接地型反転増幅器の出力端子でなく、ソースフォロア回路の出力端子に接続しても動作的には問題ない。しかし、このように初段のソース接地型反転増幅回路の入出力間にスイッチＭ７を設けることにより、雑音除去動作時にソースフォロア回路にバイアス電流を流さなくても良いという利点がある。

図６の構成においてスイッチ用NMOSトランジスタM7を、初段の入力端子と後段のソースフォロア出力端子間に設けた場合は、雑音除去動作時にソースフォロア回路にバイアス電流を流さないとM7がオンした状態で正確な反転増幅器の閾値電圧が出力されないが、M7を初段のソース接地型反転増幅回路の入出力間に設ける場合は、ソースフォロア回路にバイアス電流を流さなくても正確な反転増幅器の閾値電圧が出力される。なおこれらの動作における閾値電圧値は、初段のソース接地反転増幅回路のオープンループゲインが大きければ、ソースフォロア回路を接続した場合でも、ソース接地型反転増幅回路単体でも、ほとんど同じ電圧値となるためスイッチ用トランジスタM7はどちらに設けても雑音除去動作には影響がない。したがって、図６に示す初段のソース接地型反転増幅器の入出力間にスイッチを設けた構成のほうが、消費電流を削減するうえで有利であるといえる。したがって第４実施形態に示した反転増幅器の構成を用いることにより、本発明の目的のひとつである、小さな消費電流の実現をより一層推し進めることができる。

なお、第１実施形態では、第２のスイッチング手段と第３のスイッチング手段とに共通の制御信号φＳＨを供給しているが、第２のスイッチング手段と第３のスイッチング手段が同時に開成するか、或いは、第２のスイッチング手段が開成する時点で第３のスイッチング手段が閉成状態であればよく、これらが別々の制御信号によって制御されていても構わない。また、第２乃至第４実施形態では制御信号φＳＨとφＳＨＲを別々に設定しているが、これを第１の実施形態と同様に共通に構成してもよい。さらに、第１実施形態では、第３のスイッチング手段を開成すると同時に第４のスイッチング手段を閉成するように説明しているが、第３のスイッチング手段が開成する前に第４のスイッチング手段が閉成しないように制御されていればよく、例えば、第３のスイッチング手段が開成した後に第４のスイッチング手段が閉成してもよい。

本発明の基本動作を説明するための第１実施形態の雑音除去回路である。図１の反転増幅器の構成例である。本発明を用いた第２実施形態の雑音除去回路である。図３を説明するためのタイミング図である。本発明を用いた第３実施形態の雑音除去回路である。図３の反転増幅器を具体的に示した第４実施形態の雑音除去回路である。本発明における固体撮像装置の構成を示した回路図である。図７の固体撮像装置の画素の一例を示した回路図である。従来の雑音除去回路の一例を示す回路図。図９の動作を説明するためのタイミング図である。従来の雑音除去回路の他の例を示す回路図である。

符号の説明

C１第１容量
C２第２容量
SW1およびSW1i クランプ用スイッチ
SW2およびSW2i サンプリング用スイッチ
SW3 リセット用スイッチ
SW4およびSW4i 読み出し用スイッチ
A1 反転増幅器
Vs 入力信号端子および入力信号電圧
Vo 出力信号端子および出力信号電圧
Vb1,Vb2,Vb3,Vb4 定電圧源およびその電圧値
M1,M6 負荷用トランジスタ
M2,M3 カスコード型トランジスタ
M4 ソース接地トランジスタ
M5 ソースフォロアトランジスタ
M7 リセット用トランジスタ

Claims

アレイ状に配列された複数の画素を有し、画素増幅器を介して並列に画素信号の読み出し動作を行う固体撮像装置において、
前記画素増幅器の出力に接続された雑音除去回路をさらに有し、
前記雑音除去回路には、一端に前記画素信号が入力される第１の容量と、前記第１の容量の他端にその一端が接続される第２の容量と、前記第１の容量と前記第２の容量の接続点と基準電位との間を断続可能に構成する第１のスイッチング手段と、前記第１の容量と前記第２の容量とを断続可能に構成する第２のスイッチング手段と、前記第２の容量の他端に入力端子を接続した反転増幅器と、該反転増幅器の入出力端子間を断続可能に構成する第３のスイッチング手段と、前記第２の容量の前記一端と前記反転増幅器の出力端子との間を断続可能に構成する第４のスイッチング手段と、が設けられていることを特徴とする固体撮像装置。
前記雑音除去回路においては、複数の画素増幅器の出力に対して、前記第１の容量、前記第２の容量、前記第１のスイッチング手段、及び、前記第２のスイッチング手段から成るクランプ回路部がそれぞれ接続されるとともに、該複数のクランプ回路部における前記第２の容量の前記他端が共通の前記反転増幅器の入力端子及び前記第３のスイッチング手段に接続され、前記複数のクランプ回路部における前記第２の容量の前記一端が各クランプ回路部に対して一つずつ設けられた前記第４のスイッチング手段を介して前記共通の反転増幅器の出力端子に接続されていることを特徴とする請求項１に記載の固体撮像装置。
前記雑音除去回路においては、共通の前記第１の容量及び前記第１のスイッチング手段に対して、複数の前記第２のスイッチング手段及び前記第２の容量が並列に接続され、前記複数の第２の容量の前記他端は共通の前記反転増幅器の入力端子及び前記第３のスイッチング手段に接続されるとともに、前記複数の第２の容量の前記一端が複数の前記第４のスイッチング手段を介して前記共通の反転増幅器の出力端子に接続されていることを特徴とする請求項１又は２に記載の固体撮像装置。
前記反転増幅器はソース接地型反転増幅部とソースフォロア型バッファの２段構成であるとともに、前記第３のスイッチング手段が前記ソース接地型反転増幅部の入出力間に設けられ、また、前記第４のスイッチング手段の前記反転増幅器の出力端子側の接続点が前記ソースフォロア型バッファの出力端子に接続されていることを特徴とする請求項１乃至３のいずれか一項に記載の固体撮像装置。