JP5166469B2 - 固体撮像装置 - Google Patents

Description

本発明は、例えばイメージセンサに適用される固体撮像装置に関する。

イメージセンサ回路において、フォトダイオードから入射された光を光電変換し、これによって得られたアナログ信号をデジタル信号に変える際、画像信号からノイズを取り除く必要がある（特許文献１参照）。

しかし、デジタル信号に変換する際、参照信号のゲインの大きさに起因して、アナログ信号のうち画像信号の基準電圧とされるリセット信号がデジタル変換されなく、全体的に黒く沈んだ映像となるという問題がある。

米国特許第６，８０３，９５８号公報

本発明は、ＶＯＢ領域のリセット信号とランプ波の参照信号（ＶＲＥＦ）とを比較し、リセット信号がＡＤ変換の入力レンジから外れたどうかの比較結果に応じて自動的に１Ｈ中のクランプイネーブルパルスのＨ期間を設定出来ることから、縦筋の抑制など、特に暗時における特性を改善させる固体撮像装置を提供する。

実施形態の固体撮像装置によれば、リセット信号を垂直信号線に出力するＶＯＢ領域と、画像信号の基準レベルとなるリセット信号、及び前記画像信号をそれぞれ垂直信号線に出力する有効画素部と、前記ＶＯＢ領域から前記垂直信号線を介して転送された前記リセット信号と参照信号とを比較し、前記ＶＯＢ領域から出力された前記リセット信号が、Ａ／Ｄ変換が出来る最大のカウント値であるデジタルレベルレンジ内において、前記比較結果が反転したか否かの判定を行う比較部と、前記比較部の判定結果に応じて第１結果または第２結果のいずれかの値を保持可能とする保持部と、前記有効画素部からリセット信号を前記垂直信号線へ読み出す際、前記保持部の保持する前記値に応じて、前記垂直信号線の電圧をクランプする期間を可変とし、クランプパルスタイミング期間を自動的に設定する駆動制御部とを具備する。

本発明によれば、ＶＯＢ領域のリセット信号とランプ波の参照信号（ＶＲＥＦ）とを比較し、リセット信号がＡＤ変換の入力レンジから外れたどうかの比較結果に応じて自動的に１Ｈ中のクランプイネーブルパルスのＨ期間を設定出来ることから、縦筋の抑制など、特に暗時における特性を改善させる固体撮像装置を提供できる。

この発明の第１の実施形態に係る固体撮像装置のブロック図。 この発明の第１の実施形態に係る固体撮像装置の１カラム分に相当するブロック図。 この発明の第１の実施形態に係る参照信号ＶＲＥＦのゲインとカウントクロックとの関係を示した概念図。 この発明の第１の実施形態に係る駆動制御部の動作を示すフローチャートである。 この発明の第１の実施形態に係る固体撮像装置の、明時の場合における動作を示すタイムチャート及び電位図である。 この発明の第１の実施形態に係る固体撮像装置の、暗時の場合における、動作を示すタイムチャート及び電位図である。 この発明の第１の実施形態に係る固体撮像装置においてデジタル変換可能領域を示した概念図。 この発明の第２の実施形態に係る固体撮像装置の１カラム分に相当するブロック図。 この発明の第３の実施形態に係る固体撮像装置の１カラム分に相当するブロック図。 この発明の第３の実施形態に係るカウンターのブロック図。

以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

本実施形態に係る固体撮像装置について図１〜図５を用いて説明する。本実施形態に係る固体撮像装置は、有効撮像領域に設けられた単位画素からリセット信号を読み出す際、ＶＯＢ中の単位画素３から読み出したリセット信号がデジタルレベルレンジ内か否かに応じて、垂直信号線ＶＳＬの電圧をクランプ（リセット電圧よりも大きな電圧で固定）する期間を自動的に設定し、例えば表示画面上の縦筋を抑制することで、特に暗時特性を改善するものである。

＜１．構成例＞
まず、図１を用いて本実施形態に係る固体撮像装置１の構成例について説明する。図１は、本実施形態に係る固体撮像装置１のブロック図である。図示するように、固体撮像装置１は、撮像部２、行走査回路４、バイアス回路５、リセット信号制御回路６（図中、ＲＳと表記）、参照信号生成部７、駆動制御部８、列走査回路９、及びカラムＡＤ変換回路１０（以下、ＡＤＣ部１０と呼ぶ）を備える。

＜撮像部２について＞
まず、撮像部２から説明する。撮像部２は補正撮像領域（以下、ＶＯＢ領域と呼ぶことがある）と有効撮像領域とを備える。
有効撮像領域は、ｋ×ｍ個からなるマトリクス状に配置された複数の単位画素３（以下、（以下、PIXEL３またはピクセル３と呼ぶことがある）を備える。ＶＯＢ（補正撮像）領域は、ｔ×ｍ個からなるマトリクス状に配置された複数の単位画素３を備え、この領域は遮光された領域である。また、これら有効撮像領域とＶＯＢ領域とにそれぞれ配置された単位画素３は、同一の構成である。

行走査回路４により選択された行の単位画素３からはそれぞれ、入射された光の量に応じたアナログ信号Ｖsig（図中、信号Ｖsig1〜信号Ｖsigm）が垂直信号線ＶＳＬ毎（図中、ＶＳＬ１〜ＶＳＬｍ）に出力される。なお、アナログ信号Ｖsig1〜Ｖsigmを区別しない場合には、単にアナログ信号Ｖsigと呼ぶ。また更に、垂直信号線ＶＳＬ１〜ＶＳＬｍを区別しない場合には、単に垂直信号線ＶＳＬと呼ぶ。

＜行走査回路４について＞
行走査回路４は、駆動制御部８からの制御信号により、信号ＬＳ（ｋ＋ｔ）〜ＬＳ（ｋ＋１）、及び信号ＬＳｋ〜ＬＳ１を撮像部２に出力し、単位画素３を行毎に選択する選択部として機能する。なお、信号ＬＳ１〜ＬＳｋ、及び信号ＬＳ（ｋ＋１）〜ＬＳ（ｋ＋ｔ）を区別しない場合には、単に信号ＬＳを呼ぶ。この信号ＬＳは、例えば、信号ＲＥＳＥＴ、及び信号ＲＥＡＤである。つまり、行走査回路４が、信号ＬＳを画素単位３に出力すると、単位画素３からの読み出し動作により、リセット信号及び映像信号が読み出される。なお本実施形態では、補正撮像領域（ＶＯＢ）の単位画素３からは、リセット信号及び映像信号、又はリセット信号のみが垂直信号線ＶＳＬに読み出されるものとする。

＜バイアス回路５について＞
バイアス回路５は、所定の電圧をリセット信号制御回路６に供給する。

＜リセット信号制御回路６について＞
リセット信号制御回路６は、駆動制御部８から供給される信号クランプイネーブル（以下、信号ＣＥ）に応じて、垂直信号線ＶＳＬを所定の電圧でクランプ（固定）する期間（以下、センサタイミングとも呼ぶ）を切り替える。つまり、リセット信号制御回路６は、ゲートに与えられる信号ＣＥが‘Ｈ’レベルとされると、オン状態とされ、クランプ電圧を垂直信号線ＶＳＬに供給するＭＯＳトランジスタを備える。

リセット信号制御回路６が垂直信号線ＶＳＬを所定の電圧でクランプする期間は、有効画素領域の単位画素３の画素信号の基準電圧を設定するオートゼロ期間またはこのオートゼロ期間と画素単位３からリセット信号を読み出す期間（以下、リセット信号検出期間と呼ぶ）との両方の期間のいずれかである。

また、このリセット信号制御回路６にはバイアス回路５から所定の電圧が供給される。なお、リセット信号制御回路６が垂直信号線ＶＳＬをクランプする電圧は、有効撮像領域における単位画素３から読みだされるリセット信号よりも少なくとも大きな値である。これは、過大な光が入射した際、画素単位３から読み出されるリセット信号が低下することから防止するためである。換言すれば、リセット信号が低下すると、画素信号とオートゼロ期間で取得した画素信号の基準電位とのダイナミックレンジが十分に取れなく、得られた映像に全体的に黒く沈んだ模様が発生することから防止するために、垂直信号線ＶＳＬの電位をクランプしている。

＜参照信号生成部７について＞
参照信号生成部７は、駆動制御部８から供給される制御信号に基づいて、ＡＤＣ部１０に参照信号ＶＲＥＦを出力する。この参照信号生成部７は、参照信号ＶＲＥＦを、期間（以下、オートゼロ期間、リセット信号検出期間、画素信号検出期間）に応じて第１参照信号〜第３参照信号として出力する。これら参照信号はハイレベルの電圧からローレベルの電圧へと一定の傾きで減少する。

第１参照信号ＶＲＥＦ１は、リセット信号及び映像信号の基準電圧を設定するためのオートゼロ期間にＡＤＣ部１０（比較器２０）に出力される。

そして、第２参照信号ＶＲＥＦ２は、単位画素３から読み出されたリセット信号をデジタル変換するためのリセット信号検出期間にＡＤＣ部１０（比較器２０）に出力される。

更に、第３参照信号ＶＲＥＦ３は、単位画素３から読み出された画素信号をデジタル変換するための映像信号検出期間にＡＤＣ部１０（比較器２０）に出力される。なお、参照信号ＶＲＥＦ１〜ＶＲＥＦ３を区別しない場合には、単に参照信号ＶＲＥＦと呼ぶ。

＜駆動制御部８について＞
駆動制御部８は、ラッチ回路２１から供給された判定フラグに応じてリセット信号制御回路６に信号ＣＥを供給する。つまり、ＶＯＢ中の単位画素３から読み出したリセット信号からデジタル値を取得できるか否かに応じて信号ＣＥをリセット信号制御回路６に供給する。信号ＣＥとは、上記説明したように、有効撮像領域の単位画素３からリセット信号を垂直信号線ＶＳＬに読み出す際、この垂直信号線ＶＳＬを所定の電位でクランプする期間（オートゼロ期間、またはこのオートゼロ期間及びリセット信号検出期間のいずれか期間）を設定する制御信号である。

本実施形態では、判定フラグが‘Ｌ’であれば、オートゼロ期間のみ信号ＣＥを‘Ｈ’レベルとし、判定フラグが‘Ｈ’レベルであれば、オートゼロ期間及びリセット信号検出期間の間、信号ＣＥを‘Ｈ’レベルとする。

なお、本実施形態において上記判定フラグは、１つの単位画素３を用いて判定してもよいが、なるべくは複数の単位画素３を用いた方がよい。これは、リセット信号のレベルがＡＤレンジ内に収まらないことを、１つの判定フラグで判断した場合にクランプイネーブル信号パルスタイミングを変化させるとすると、アナログゲインの低い場合にノードＮ１に白傷が存在する画素も誤検知してしまう場合も考えられるからである。

そこで、ＶＯＢ中の画素単位３は複数画素（ｔ×ｍ個）存在することから、これらＶＯＢ中の単位画素３から得られたリセット信号のＡ／Ｄ変換結果により、判定フラグが立った単位画素３の個数に応じて‘Ｈ’レベルとする信号ＣＥの期間を変化させる。

つまり、駆動制御部８に、個数判定のプログラム回路を搭載しておく事により、精度良くアナログゲインに最適なセンサタイミングを、有効画素読み出し期間に送信する事ができる。

この駆動制御部８は、リセット信号制御回路６が垂直信号線ＶＳＬの電圧をある所定の電圧にクランプするタイミングを制御する。

＜列走査回路９について＞
列走査回路９は、ＡＤＣ回路１０から供給されたデジタル信号を、例えば映像処理部（図示せぬ）などへ供給する。

＜ＡＤＣ部１０について＞
ＡＤＣ部１０は、比較器２０、ラッチ回路２１、ＥＤＧＥ検出器２２、及びＣＯＵＮＴＥＲ２３（以下、カウンター２３と呼ぶ）を備え、これら構成によって、単位画素３から読み出されたリセット信号及び画素信号のデジタル変換が行われる。

まず、比較器２０から説明する。比較器２０は、補正撮像領域（ＶＯＢ）及び有効撮像領域の単位画素３からそれぞれ転送されたアナログ信号Ｖｓｉｇ（リセット信号、または画素信号）と参照信号ＶＲＥＦとを比較する。比較器２０は、その比較結果に応じた値（‘Ｈ’または‘Ｌ’レベル）を出力する。具体的には、参照信号ＶＲＥＦの値を正入力端子に入力し、反転入力端子に垂直信号線ＶＳＬの電位を入力する。つまり、参照信号ＶＲＥＦの値が、垂直信号線ＶＳＬの電位よりも大きければ、‘Ｈ’レベルを出力し、その反対であれば、‘Ｌ’レベルを出力する。

次に、ラッチ回路２１について説明する。ラッチ回路２１は、比較器２０がリセット信号に対し反転したか否かの情報に応じて‘Ｌ’レベルまたは‘Ｈ’レベルいずれかの論理レベルを保持する。具体的には、補正撮像領域の単位画素３から読み出されたリセット信号のＡ／Ｄ変換レベル、つまりリセットカウントが、フルカウントレンジまでいったらラッチ信号（判定フラグ）を駆動制御部８に供給する。ここで、参照信号ＶＲＥＦのランプ波を、例えば１０ビットの１０２４のレベルでスライスした際の最小単位を１ＬＳＢ（１／１０２４）とする。

次に、ＥＤＧＥ検出部２２は、アナログ信号Ｖｓｉｇ（リセット信号、または画素信号）と参照信号ＶＲＥＦとの比較結果が、どのレベル（ＬＳＢ）で反転するかを検出する。つまり、ＥＤＧＥ検出部２２は、比較器２１から供給される信号が‘Ｈ’レベルから‘Ｌ’レベルに反転すると、その検出結果をカウンター２３に供給する。

最後にカウンター２３について説明する。カウンター２３は、ＥＤＧＥ検出部２２から供給される検出結果（‘Ｈ’レベル→‘Ｌ’レベル）が得られるまで、リセット信号及び（リセット信号＋映像信号）のデジタル値をそれぞれカウントする。この、カウンター２３は、リセット信号のデジタル値と（画素信号＋リセット信号）のデジタル値との差分を、画素信号のデジタル値として列走査回路９へと供給する。換言すれば、カウンター２３は、画素信号と参照信号ＶＲＥＦ３との大小関係が反転する時間量をデジタル値として、列走査回路９に出力する。

＜２．単位画素３の構成例について＞
次に、上記説明した単位画素３の構成例について図２を用いて説明する。図２は、ｓ行目（１≦ｓ≦ｔ）に配置され、例えば垂直信号線ＶＳＬ１に接続された単位画素３の回路の一例を示したものである。図示するように、単位画素３は、ＭＯＳトランジスタＲＳＴ、ＲＥＡＤ、ＡＭＰ、及びフォトダイオードＰＤを備える。

ＭＯＳトランジスタＲＳＴのゲートには行走査回路４から信号ＬＳとして信号ＲＥＳＥＴｓが与えられ、ドレイン端には電圧ＶＤＤが供給され、ソース端は接続ノードＮ１に接続されている。このＭＯＳトランジスタＲＳＴはリセットトランジスタとして機能する。つまり、ＭＯＳトランジスタＲＳＴがオン状態とされることで、ノードＮ１（ディフュージョン：検出部）の電位をリセット状態とする。

ＭＯＳトランジスタＲＥＡＤのゲートには行走査回路４から供給された信号ＲＥＡＤｓが与えられ、ドレイン端は接続ノードＮ１に接続され、ソース端は、フォトダイオードＰＤのカソードが接続されている。このＭＯＳトランジスタＲＥＡＤは、信号電荷読み出し用トランジスタとして機能する。またフォトダイオードＰＤのアノードは接地されている。

ＭＯＳトランジスタＡＭＰのゲートには接続ノードＮ１が接続され、ドレイン端は電圧ＶＤＤが供給され、ソース端は垂直信号線ＶＳＬ１に接続されている。すなわち、ＭＯＳトランジスタＡＭＰのゲートと、ＭＯＳトランジスタＲＳＴのソース端と、ＭＯＳトランジスタＲＥＡＤのドレイン端とが接続ノードＮ１で共通接続されている。つまり、ＭＯＳトランジスタＡＭＰは、ノードＮ１における信号を増幅して、垂直信号線ＶＳＬ１に出力するように構成されている。また、図２は、１カラム分に相当するブロック図を示しており、この画素信号がリセット信号制御回路６を通してコンパレータに入り、参照電圧ＶＲＥＦと比較される。

なお、信号ＲＥＳＥＴｓ、及び信号ＲＥＡＤｓをそれぞれ伝達する信号線は、垂直信号線ＶＳＬに直交する水平方向の第ｓライン上に配置された単位画素３で共通接続されている。すなわち、信号線は、垂直信号線ＶＳＬに直交する水平方向の第ｓラインであって、垂直信号線ＶＳＬ１〜垂直信号線ＶＳＬｍのそれぞれに接続された単位画素３に対しそれぞれ共通接続されている。

また、同一列に配置された上記単位画素３は、ＭＯＳトランジスタＡＭＰのソース端を介して、垂直信号線ＶＳＬ１〜垂直信号線ＶＳＬｍのいずれかに共通接続される。

また、同一行にある単位画素３には、信号ＲＥＳＥＴ１〜信号ＲＥＳＥＴ（ｋ＋ｔ）、信号ＲＥＡＤ１〜信号ＲＥＡＤ（ｋ＋ｔ）のいずれかの信号が共通に与えられる。以下、信号ＲＥＳＥＴ１〜信号ＲＥＳＥＴ（ｋ＋ｔ）、信号ＲＥＡＤ１〜信号ＲＥＡＤ（ｋ＋ｔ）に関しても、区別しない場合には、単に信号ＲＥＳＥＴ、信号ＲＥＡＤと呼ぶ。

＜３．参照信号ＶＲＥＦのゲインが変化した場合のリセット信号のカウンター値について＞
次に、アナログ信号Ｖｓｉｇ（リセット信号）をアナログ／デジタル変換した際、カウンター２３が出力するカウント値（デジタル信号）について図３を用いて説明する。図３は、上記説明した参照信号生成部７が生成する参照信号ＶＲＥＦのゲインとカウンター２３が出力するカウントクロックとの関係を示した概念図である。

図示するように、参照信号生成部７が生成する参照信号ＶＲＥＦは、例えばパターン１〜パターン３の傾きを持つ。本実施形態に係る固体撮像装置は、これら参照信号ＶＲＥＦの傾きが異なった場合であっても、カウンター２３が出力するカウント値を、目的とした値（デジタルターゲット値）に合わせることが出来る。これは、１ＬＳＢの電圧ではなく、カウントしたデジタル値で判断するからである。

このリセット信号のデジタルターゲット値に対し、単位画素３のＭＯＳトランジスタＡＭＰのノイズや、比較器２０のオフセット、遅延を考慮して、このリセット信号のカウント時間に相当するリセットフルカウント値内にばらつき分が収まる様にリセットフルカウント数を決める様にする。つまり、図示するようにパターン１のような参照信号ＶＲＥＦであると、パターン３に比べ傾きが小さい。この場合、リセット信号を比較器２０で比較すると、そのカウント値(デジタル値)がバラつく傾向がある（場合によっては、リセット信号がＡ／Ｄ変換のレンジ内に収まらず、フルカウント値をオーバーすることがある）。そこで、オートゼロ期間及びリセット信号検出期間において、信号ＣＥを‘Ｈ’レベルとする。これにより、ゲインがパターン１のような参照信号ＶＲＥＦであっても、すなわちカウント値がバラついた場合であってもリセット信号のデジタル信号を取得することが出来る。

これを例えば図３で説明する。図示するように、本実施形態では、リセット信号検出期間におけるカウンター２３の出力は、リセット信号の出力ターゲット値を、例えば１２８ＬＳＢとし、リセット信号のフルカウントレンジを２５６ＬＳＢとすれば、リセット信号の出力ターゲット値からのバラつきを考慮しても、カウントレンジ内に収まる。

なお、このゲインの大きさが大小変化するのは、例えばイメージセンサの撮影シーンによるものである。つまり、暗闇で撮影する場合などは、ゲインを上げ、これに対し明るいシーンなどではゲインを下げる。このように、基準電圧ＶＲＥＦのゲインは変化するものとされる。
＜２−１．駆動制御部８の動作について＞
次に、上記説明した駆動制御部８の動作について、図４Ａを用いて説明する。図４Ａは、駆動制御部８が、ＶＯＢ領域から出力されたリセット電位に応じてクランプ期間を設定するフローチャートである。まず駆動制御部８は、初期値として信号ＣＥをオートゼロ期間中のみ“Ｈ”レベルに設定する（ステップＳ１）。次に、駆動制御部８は、ラッチ回路２１から供給されたラッチ信号（判定信号）を検知する（Ｓ２）。ステップＳ２の結果、リセット信号のデジタル変換結果が、リセットフルカウント値内、すなわち変換結果が“Ｌ”レベルに反転したら（Ｓ３、ＹＥＳ）、信号ＣＥはオートゼロ期間のみ“Ｈ”レベルとするよう制御する（Ｓ４）。これに対し、ステップＳ３において、変換結果が“Ｌ”レベルに反転せず、“Ｈ”レベルのままであったら、（Ｓ３、ＮＯ）、駆動制御部８は信号ＣＥをオートゼロ期間に加え、リセット期間の間、“Ｈ”レベルとするよう制御する（Ｓ５）。

＜２−２．明時における固体撮像装置１の読み出し動作について＞
次に、上記説明した固体撮像装置１の読み出し動作について図４Ｂを用いて説明する。図４Ｂは、明時の場合において、ＶＯＢ領域における単位画素３から読み出されたリセット信号のデジタル変換結果に応じて、‘Ｈ’レベルとする信号ＣＥの期間を変化させたタイムチャート及び電位図である。具体的には、図４Ａで説明したＶＯＢ領域の単位画素３から読み出されたリセット信号のデジタル変換結果に応じて、信号ＣＥを‘Ｈ’レベルとする期間をオートゼロ期間（図中、AZ期間またはAZと表記）、またはオートゼロ期間及びリセット期間（図中、AZ+RST期間と表記）のいずれかに設定するものである。なお、ＶＯＢ領域の単位画素３から読み出されたリセット信号を読む際、信号ＣＥを‘Ｈ’レベルとする期間のデフォルト（初期設定）は、オートゼロ期間（AZ期間）のみである。

図示するように、縦軸にＣＥ信号（AZ）、ＣＥ信号（AZ+RST）、信号ＲＥＳＥＴ、信号ＲＥＡＤ、ＡＺスイッチ、比較器２０の出力（AZ：ゲインが低い時）、及び出力２（AZ＋RST：ゲインが高い時）、結果ラッチ、及び比較器２０に入力される信号（参照信号ＶＲＥＦ、垂直信号線ＶＳＬの電圧Ｖｓｉｇ）を取り、横軸に時間を取る。なお、ＣＥ信号（AZ）と比較器２０の出力（AZ）と比較器２０に入力される電圧（AZ）とがそれぞれ対応し、ＣＥ信号（AZ+RST）と比較器２０の出力（AZ+RST）と比較器２０に入力される電圧（AZ+RST）とがそれぞれ対応する。なお、タイムチャートを理解しやすくするため、アナログゲインが高い場合にも関わらず、駆動制御部８が信号ＣＥを“Ｈ”レベルとする期間をAZ期間のみとした場合についての動作も併せて説明する（タイムチャート内、下から2番目に示す図）。

時刻ｔ０において、信号ＲＥＳＥＴが‘Ｈ’レベルとされる。これにより、有効撮像領域の単位画素３から読み出されたリセット信号が垂直信号線ＶＳＬに読み出される。その後、信号ＲＥＳＥＴが‘Ｌ’レベルになり、時刻ｔ１から垂直信号線ＶＳＬの電位が減少する。

そして時刻ｔ２において、信号ＣＥが‘Ｈ’レベルとされる。これにより、リセット信号制御回路６がこの垂直信号線ＶＳＬに所定の電圧（＞リセット電圧）を供給する。従って、減少していた垂直信号線ＶＳＬの電位は、時刻ｔ２においてＶ２（＜電圧Ｖ１）で固定される。もし、過大な光が入射された場合、リセット信号制御回路６がこの垂直信号線ＶＳＬをクランプしないと、リセット信号の電位は低下する。つまり、後に得られる映像信号の基準電位が低く設定されてしまう。このため、映像信号のダイナミックレンジが小さくなってしまう。

次に、時刻ｔ３〜時刻ｔ４の期間において、参照信号生成部７が参照信号ＶＲＥＦを電圧Ｖ３から一定の傾きで減少させる。その後、ＶＲＥＦ信号値にオートゼロ信号値が固定され、比較器２０の基準電位を取得する。

また、時刻ｔ５において、ＣＤＳ期間が‘Ｌ’レベルとされる。すなわち、デジタル変換が時刻ｔ５から開始される。すなわち、時刻ｔ５以降、比較器２０から‘Ｈ’または‘Ｌ’レベルの信号が出力される。
以下、この時刻ｔ５以降のタイムチャートをゲインが低い場合と高い場合とに分けて説明する。

＜参照信号ＶＲＥＦのゲインが低い場合＞
クランプ信号ＣＥのデフォルト設定はオートゼロ期間のみ“Ｈ”レベルであるので、時刻ｔ５において、信号ＣＥが‘Ｌ’レベルとされる。すなわち、電圧Ｖ２で固定されていた垂直信号線ＶＳＬの電位が、この時刻ｔ５から減少する。また、同時刻ｔ５において、参照信号生成部７は、電圧Ｖ２から電圧Ｖ３に切り替え、この電圧Ｖ３を比較器２０に供給する。前述の通り、電圧Ｖ３＞電圧Ｖ２であるため、比較器２０は‘Ｈ’レベルの信号を出力する。

そして時刻ｔ６〜時刻ｔ９の期間において、参照信号生成部７が参照信号ＶＲＥＦ２を電圧Ｖ３から一定の傾きで減少させる。この時刻ｔ６からカウンター２３は‘Ｈ’レベルの期間、クロック信号ＣＬＫをカウントする。これにより、リセット信号のカウント値が得られる。
参照信号ＶＲＥＦのゲインが低い場合には参照信号ＶＲＥＦの傾きが大きいので、この間の時刻ｔ７において、垂直信号線ＶＳＬの電位と同電位となり、比較器２０が反転する確立が高い。この時刻に、カウンター２３はリセット信号のカウントを終了し、その時点で比較器２０は‘Ｌ’レベルになる。

そして、この時刻ｔ７以降ｔ９まで、参照信号ＶＲＥＦ２＜垂直信号線ＶＳＬ(Ｖｓｉｇ)となるので、比較器２０は、この間、‘Ｌ’レベルの信号を出力する。なお、時刻ｔ９における参照信号ＶＲＥＦ２を電圧Ｖ５（＜Ｖ４）とする。
そして、リセットフルカウント直前ｔ８において、比較器２０が反転したかの判断を行う。比較器２０が反転‘Ｌ’レベルであれば、ラッチ信号判定パルスを出力し、比較器２０が反転しない(‘Ｌ’レベルにならない)場合は、ラッチ信号が出力されない。このラッチ信号は、駆動制御部８へ送られる。

また、比較器２０が反転した時点で、つまり、ＥＤＧＥ検出器２２が‘Ｌ’レベルを検出した時点でカウント値が確定し、カウンター２３にリセット信号のデジタル値が格納（ラッチ）される。

以上により、カウンター２３によるクロック信号ＣＬＫの計数が完了する。その後、カウンター２３は、リセット信号のデジタル値が確定後、参照信号ＶＲＥＦを電圧Ｖ３に戻して比較器２０を元の反転していない状態に戻す。

そして、カウンター２３の全ビットの信号を反転させ、リセットカウントをマイナスのリセットカウント値とし、このカウント値をカウント初期値とする。

また時刻ｔ９において、有効撮像領域の単位画素３には‘Ｈ’レベルの信号ＲＥＡＤが入力される。これにより、垂直信号線ＶＳＬには、リセット信号＋画素信号に相当する電圧が読み出される。この結果、時刻ｔ９において、この画素信号が垂直信号線ＶＳＬに読み出されると、この垂直信号線ＶＳＬの電位が減少する。

また同時刻ｔ９において、参照信号生成部７は、参照信号ＶＲＥＦとして電圧Ｖ３の参照信号ＶＲＥＦ３を比較器２０に供給する。時刻ｔ９において、電圧Ｖ３＞電圧Ｖ４であることから、比較器２０は、‘Ｈ’レベルを出力する。

そして時刻ｔ１０〜時刻ｔ１３の期間において、参照信号生成部７が参照信号ＶＲＥＦ３を電圧Ｖ３から一定の傾きで減少させる。この時刻ｔ１０からカウンター２３は‘Ｈ’レベルの期間、クロック信号ＣＬＫをカウントする。これにより、（リセット信号＋映像信号）のデジタル値を得ることができる。

そして、時刻ｔ１１になると、単位画素３に入力されていた信号ＲＥＡＤが’Ｌ’レベルとされる。これにより、単位画素３から垂直信号線ＶＳＬへの読み出しが完了し、垂直信号線ＶＳＬの電位がＶ６（＜電圧Ｖ５）とされる。

そして、時刻ｔ１２になると、比較器２０に入力される電圧が、垂直信号線ＶＳＬの電位と同電位となる。すなわち、比較器２０に入力される電圧が、垂直信号線ＶＳＬの電位と同電位となる時刻がある。この時刻に、カウンター２３は（リセット信号＋映像信号）のカウントを終了し、その時点で比較器２０は‘Ｌ’レベルになる。

そして、カウンター２３は、得られたリセット信号のカウント値と（リセット信号＋映像信号）のカウント値との差分をとることで、正味の映像信号のデジタル信号を得ることが出来る。つまり、これによりＣＤＳが完了する。

そして、この時刻ｔ１２以降ｔ１３まで、参照信号ＶＲＥＦ３＜垂直信号線ＶＳＬ(Ｖｓｉｇ)となるので、比較器２０は、この間、‘Ｌ’レベルの信号を出力する。

図４Ｃは、暗時の場合における、第１の実施態様に係る固体撮像装置の動作を示すタイムチャート及び電位図である。
暗時の場合であっても、画素信号が微小という点（時刻ｔ９以降であっても画素信号の電圧＝リセット信号の電圧）以外の動作は明時の際の読み出し動作と同様であることから説明を省略する。

＜参照信号ＶＲＥＦのゲインが高い場合＞
次に図４Ｂに戻って参照信号ＶＲＥＦのゲインが高い場合について説明する。なお、上記ゲインが低い場合と動作が同一である場合には、その説明を省略する。
まず、クランプ信号ＣＥをデフォルト（オートゼロ期間のみ）にして、ＨＯＢ画素のリセット電位を読み出す。この時、参照信号ＶＲＥＦのゲインが高い場合には、ゲインが低い場合と比較して参照信号ＶＲＥＦの傾きが小さいので、下から２段目の図に示すように、垂直信号線ＶＳＬの電位が参照信号ＶＲＥＦの電位よりも小さくならない、すわなち、比較器２０が反転せず、フルカウントする確率が高い。
この場合、リセットレベル信号がデジタルレベルレンジ内に収まらなかった事を意味する。そして、比較器２０が反転しなかったという情報がラッチ回路２２に保持されている場合、有効画素読み出し前に、“Ｈ”レベルとされるクランプ信号ＣＥの期間をオートゼロ期間から、オートゼロ期間及びリセット信号検出期間中に変更する。換言すれば、参照信号ＶＲＥＦのゲインが高い場合であると、ゲインが低い場合と比較して参照信号ＶＲＥＦの傾きが小さいことから、‘Ｈ’レベルとする信号ＣＥの期間を、上記場合よりも長くする。すなわち、信号ＣＥを時刻ｔ２〜ｔ９の期間において‘Ｈ’レベルとする。すると一番下の図に示すように、オートゼロ取得時の電位がリセット信号の電位となる。つまり、アナログゲインが高い場合でも、必ず垂直信号線ＶＳＬの電位と参照信号ＶＲＥＦの電位が同電位となる時刻が存在し、その時点で比較器２０は‘Ｌ’レベルになり、リセットカウント値が確定できる。つまり、リセットカウント値、及び画素カウント値が確定する為、ＡＤ変換ができるようになる。つまり、ＨＯＢ画素のリセットレベルの信号に応じて垂直信号線ＶＳＬの電圧をクランプする期間が自動的に設定され、リセットカウント値が確定する。

具体的には、時刻ｔ５以降、参照信号ＶＲＥＦ２（＝電圧Ｖ７）＞垂直信号線ＶＳＬの電位であることから、比較器２０は‘Ｈ’レベルを出力し続ける。そして、時刻ｔ７において、比較器２０に入力される電圧が、垂直信号線ＶＳＬの電位と同電位となる時刻がある。この時刻に、カウンター２３はリセット信号のカウントを終了し、その時点で比較器２０は‘Ｌ’レベルになる。

そして、この時刻ｔ７以降ｔ９まで、参照信号ＶＲＥＦ２＜垂直信号線ＶＳＬ(Ｖｓｉｇ)となるので、比較器２０は、この時刻ｔ８、ｔ９において、‘Ｌ’レベルの信号を出力する。なお、時刻ｔ８における参照信号ＶＲＥＦ２を電圧Ｖ８（＜電圧Ｖ２）とする。

また、時刻ｔ９以降において、参照信号ＶＲＥＦ３（＝電圧Ｖ７）＞画素信号とされることから、時刻ｔ９〜ｔ１３の期間、比較器２０は‘Ｈ’レベルを出力する。
＜リセット信号制御回路６のクランプ動作について＞
次に、上記図４Ｂを用いて上記したリセット信号制御回路６が垂直信号線ＶＳＬをクランプしなかった場合について説明する。上述したようにリセット信号制御回路６は、映像に全体的に黒く沈んだ模様が発生する現象を防止するために、垂直信号線ＶＳＬの電位をクランプしている。
強力過大光が入射した場合、リセット信号制御回路６が、AZ期間中に得られたリセット信号をクランプしないと、リセット信号が低下してしまう。従って、画素信号とオートゼロ期間で取得した画素信号の基準電位とのダイナミックレンジが十分に取れない。このため得られた映像に全体的に黒く沈んだ模様が発生する。

＜縦筋発生マージンについて＞
次に、‘Ｈ’レベルとされる信号ＣＥの期間に応じて発生する縦筋の閾値について図５を用いて説明する。図５は、参照信号ＶＲＥＦのゲインの大小に応じて、リセット信号及び画素信号をデジタル変換できるか否かを、信号ＣＥの期間で示した概念図である。

図示するように、縦軸にクランプ電圧（垂直信号線ＶＳＬの電位）を取り、横軸に参照信号ＶＲＥＦのゲインを取る。また、アナログゲインが小さい領域（図中、リセットレベルがレンジ内と記載）とアナログゲインが大きい領域（図中、リセットレベルがレンジ外と記載）との境界のゲインの値をゲインＧｔｈとする。

まず、アナログゲインが小さい領域（図中、リセットレベルがレンジ内と記載）から説明する。
アナログゲインがゲインＧｔｈよりも小さな値（図中、ゲインＧｔｈよりも左側の領域）であると、参照信号ＶＲＥＦの振幅が大きくなる。この場合、オートゼロの期間のみ信号ＣＥを‘Ｈ’レベルとしても、リセット信号検出期間において、リセット信号をデジタル変換することが出来る。つまり、参照信号ＶＲＥＦの傾きが大きい（ゲイン小）ことから、上記図４Ａで説明したように、リセット信号検出期間において、ゲインが大きい場合に比してリセット信号のアナログ値を多く取得することができ、クランプされない本来のリセット電位を取得する事が出来る。つまり、リセット信号のデジタル値と（リセット信号＋画素信号）のデジタル値との差分をとるデジタルＣＤＳを行った際、リセット電位取得時にクランプされない本来のリセット電位を取得しているので、正確なリセット電位キャンセルができるため、縦筋が発生しにくくなる。

特に暗時の場合、図４Ｃに示すように単位画素３から画素信号が出力されないことから、垂直信号線ＶＳＬの電位は、リセット信号＝画素信号とされる。つまり、暗時の場合、リセット信号検出期間にクランプされない本来のリセット電位を取得し、画素信号検出期間においても、ほぼ同等のリセット信号を取得するので、正確なリセット電位のＣＤＳキャンセルがなされる事により、縦筋が発生しにくくなり、暗時ノイズが減る。

このことから、左側に行くにつれ縦筋発生ＮＧラインが上昇する（図中、太線で示す）。このため、リセットクランプ電圧に対して、クランプ電圧のマージン（縦筋発生マージン）を大きくすることが出来る（図中、（ｃ）と記載）。

次に、アナログゲインが大きい領域（図中、リセットレベルがレンジ外と記載）について説明する。
アナログゲインがゲインＧｔｈよりも大きな値（図中、ゲインＧ１よりも右側の領域）であると、上記場合に比べ参照信号ＶＲＥＦの振幅が小さくなり、リセット信号のデジタル変換ができない場合が多い領域となる。

そこで、オートゼロの期間及びリセット信号検出期間の両方において信号ＣＥを‘Ｈ’レベルとする。この結果、上記場合に比べリセットクランプ電圧に対して、クランプ電圧のマージン（縦筋発生マージン）は小さくなるが（図中、（ｄ）と表記）、リセット信号検出期間において、リセット信号をデジタル変換することが出来る。つまり、参照信号ＶＲＥＦの傾きが小さいが、信号ＣＥの‘Ｈ’レベルとされる期間を上記場合よりも長くすることで、リセット信号検出期間において、リセット信号をデジタル変換することが出来る。つまり、この場合であってもデジタルＣＤＳを行った際、縦筋が発生しにくくなる。

なお、クランプ設定電圧（図中、クランプ設定電圧範囲と記載）は、以下条件を満たす電圧に設定する必要がある。設定電圧を低くすると、特に明時の場合、比較器２０の基準電位（画素信号にとって、基準とされる電位）と画素信号とのダイナミックレンジが狭くなってしまう。これを回避しようとクランプ電圧を高い電圧に設定すると、本来のリセット電位からの誤差が大きくなり、リセット電位取得時のクランプされたリセットレベルと、画素電位取得時の本来のリセットレベルとの差分が発生する。このことから、クランプ設定電圧は上記条件を満たす最適な電圧に設定する必要がある。

＜本実施形態に係る効果＞
本実施形態に係る固体撮像装置であると、以下効果（１）を奏することが出来る。

（１）縦筋の発生を抑制し、特に暗時における特性を改善させることが出来る
本実施形態に係る固体撮像装置であると、ラッチ回路２２と、このラッチ回路２２から供給された判定フラグに応じて信号ＣＥの長さを設定する駆動制御部８とを備える。つまり、前述したようにラッチ回路２２は補正撮像領域（ＶＯＢ）の単位画素３から読み出されたリセット信号がデジタル変換されるか否かの判定フラグで、信号ＣＥを‘Ｈ’レベルとする期間を設定する。これにより、参照信号ＶＲＥＦのゲインに連動させて、有効撮像領域の単位画素３からアナログ信号（リセット信号、画素信号）を読み出す際、‘Ｈ’レベルとする信号ＣＥの期間を自動的に調整することが出来る。換言すれば、参照信号ＶＲＥＦに最適な期間（オートゼロ期間のみまたはオードゼロ期間及びリセット期間）を設定することが出来る。

これにより、デジタルＣＤＳが出来る領域と、それが出来ない領域（図５参照）とを補正撮像領域の単位画素３のリセット信号で判断し、最適な信号ＣＥの期間を設定出来、縦筋が抑制され、特に暗時特性が改善される。

また駆動制御部８は複数の単位画素３から供給されたラッチ結果を用いて、信号ＣＥの長さを設定することが出来る。つまり、駆動制御部８に、個数判定のプログラム回路を搭載しておく事により、精度良くアナログゲインに最適なセンサタイミングを、有効画素読み出し期間に送信する事ができる。

[第２の実施形態]
次に本発明の第２の実施形態に係る固体撮像装置１について説明する。第１の実施形態では、比較器２０が反転するか否かで判断を行うことに対し、第２の実施形態では、カウンター２３から出力されたカウント値（Ａ／Ｄ変換値）が、カウンター値判定回路２４で予め設定した閾値内にあるか否かで判断するものである。具体的には、補正撮像領域の単位画素３から読み出されたリセット信号のＡ／Ｄ変換レベルをカウンター値判定回路２４に予め保持させておき、リセット信号がこのレベルに達したか、否かで、‘Ｈ’レベルとする信号ＣＥの期間を設定するものである。以下、本実施形態に係る固体撮像装置１の構成について説明する。なお、上記第１の実施形態と同一の構成については、同一の参照符号を付す。

＜１．構成例＞
図６に本実施形態に係る固体撮像装置１のブロック図を示す。図６は、上記図１において、ある垂直信号線ＶＳＬのｓ行目に接続された単位画素３に着目したブロック図である。本実施形態に係る固体撮像装置１は、カウンター２３の後段にカウンター値判定回路２４を設け、上記第１の実施形態において比較器２０の後段に設けられていたラッチ回路２１をカウンター値判定回路２４の後段に移動させた構成をとる。

カウンター値判定回路２４は、補正撮像領域の単位画素３から読み出されたリセット信号のカウント値（デジタル値）を、カウンター２３から受け取る。そして、カウンター値判定回路２４は、このカウント値、すなわちＡ／Ｄ変換レベル（ＬＳＢ）が自身の保持する閾値に達しているか否かを判断する。

そしてこの判断フラグをカウンター値判定回路２４は後段のラッチ回路２１に供給する。ラッチ回路２１は、このカウンター値判定回路２４から受け取った判断フラグに応じて、‘Ｈ’または‘Ｌ’レベルいずれかの論理レベルを保持する。駆動制御部８は、このラッチ回路２１の保持する論理レベルに応じて信号ＣＥの期間を設定する制御信号をリセット信号制御回路６に出力する。

つまり、リセット信号の出力ターゲット値を１２８ＬＳＢ、リセット信号のフルカウントレンジを２５６ＬＳＢとする。この場合、カウンター判定回路２４の閾値を２２０ＬＳＢと設定しておき、ＶＯＢ中の補正画素のリセット信号のＡＤ変換値が２２０ＬＳＢを越えるか越えないかを判定する。その判定結果を補正期間中に駆動制御部にフィードバックさせ、有効撮像領域の単位画素３の読み出し時の信号ＣＥのパルスタイミングを変化させるかどうかの判断を行なう。

＜本実施形態に係る効果＞
本実施形態に係る固体撮像装置であっても、上記（１）の効果に加え下記（２）の効果を奏することができる。

（２）ＣＤＳが可能か否かの判断をリセットフルカウントの手前で判断する事が出来、必ずＣＤＳが出来る。
本実施形態に係る固体撮像装置であると、カウンター判定回路２４にリセット信号がＣＤＳ出来るか否かの閾値（例えば２２０ＬＳＢ）を保持させる。これは、上記第１の実施形態に比して、ＣＤＳが可能か否かの判断をリセット積分期間の途中の時刻で行う事になる。つまり、フルカウントの手前で判断する事が出来る。フルカウントでラッチ判定をするとＣＤＳ出来る画素と出来ない画素が混在するが、第２の実施形態では必ずＣＤＳが出来、精度よく有効撮像領域における単位画素３から読み出したアナログ信号Ｖsigをデジタル変換することが出来る。

[第３の実施形態]
次に本発明の第３の実施形態に係る固体撮像装置１について説明する。本実施形態に係る固体撮像装置１は、上記第２の実施形態において、カウンター値判定回路２４を廃し、またカウンター２３からある位のビット値を出力させた構成をとる。すなわち、本実施形態に係る固体撮像装置１は、カウンター２３が計数したカウント値において、ある位のビット値が、例えば‘０’から‘１’に反転するか否かを信号ＣＥの期間を設定する判断基準とするものである。

＜１．構成例＞
図７に示すようにカウンター２３は、ある位のビット値をラッチ回路２１に出力する。そして、ラッチ回路２１は、カウンター２３から供給されたある位のビット値を受け取り、その結果に応じて‘Ｌ’または‘Ｈ’レベルのラッチ信号を駆動制御部８に出力する。つまり、監視しているある位のビット値が‘０’から‘１’に切り替わると、ラッチ回路２１は、ラッチ信号(判定フラグ)を駆動制御部８に出力する。このラッチ信号を受け取った際、駆動制御部８は、オートゼロ期間のみ‘Ｈ’レベルとする信号ＣＥをリセット信号制御回路６に出力する。

図８に本実施形態に係るカウンター２３の具体的な構成例を示す。図示するように、カウンター２３は例えば８ビットの情報を保持可能とする。また、ＬＳＢはカウンター２３の保持する最下位ビットの値を示し、ＭＳＢはカウンター２３の保持する最上位ビットの値を示す。なお、カウンター２３は、８ビットに限らず、それ以上の情報を保持可能な構成であってもよい。

そして、本実施形態に係る固体撮像装置において、例えばカウンター２３の下位から６ビット目の値（図中、Ｂ３と表記）をラッチ判定ビットとする。ラッチ回路２１は、このＢ３における値が‘０’から‘１’に反転すると、それに応じた判定フラグを駆動制御部８に出力する。

＜本実施形態に係る効果＞
本実施形態に係る固体撮像装置であると、上記（１）、（２）の効果に加え、下記（３）の効果を奏することが出来る。
（３）回路規模を小さく出来る。
本実施形態に係る固体撮像装置であると、カウンター値判定回路２４を廃し、カウンター２３の後段にラッチ回路２１を備えた構成をとる。そして、このラッチ回路２１にはカウンター２３から出力されたある位のビット数が供給される構成をとる。

つまり、本実施形態に係る固体撮像装置であっても、ラッチ回路２１が、カウンター２３からの情報（ここでは、ビット数）に応じて駆動制御部８を制御可能な構成をとる。換言すれば、本実施形態に係る固体撮像装置であると、大きなマージンをもちつつ、駆動制御部８により垂直信号線ＶＳＬの電圧をクランプする期間を自動的に設定することが出来、更に回路規模を小さくすることが出来る。すなわち(１)、(２)の効果に加え、更なる効果を奏することが出来る。したがって、縦筋が抑制され、また暗時における特性を改善させることが出来る。

なお、上記第１の実施形態において、ラッチ回路２１が保持する判定フラグは、ＶＯＢ中の補正画素のリセット信号のみで信号ＣＥの期間の判定（オートゼロ期間、またはオートゼロ期間及びリセット信号検出期間）を行なう為、ＶＯＢ中の画素信号はＡ／Ｄ変換を行なっても行なわなくても良い。

なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。

１…固体撮像装置、２…撮像部、３…単位画素、４…行走査回路、５…バイアス回路、６…リセット信号制御回路、７…参照信号生成部、８…駆動制御部、９…列走査回路、１０…ＡＤ変換回路、２０…比較器、２１…ラッチ回路、２２…ＥＤＧＥ検出器、２３…ＣＯＵＮＴＥＲ、２４…カウンター値判定回路

Claims (6)

1. リセット信号を垂直信号線に出力するＶＯＢ領域と、
   画像信号の基準レベルとなるリセット信号、及び前記画像信号をそれぞれ垂直信号線に出力する有効画素部と、
   前記ＶＯＢ領域から前記垂直信号線を介して転送された前記リセット信号と参照信号とを比較し、前記ＶＯＢ領域から出力された前記リセット信号が、Ａ／Ｄ変換が出来る最大のカウント値であるデジタルレベルレンジ内において、前記比較結果が反転したか否かの判定を行う比較部と、
   前記比較部の判定結果に応じて第１結果または第２結果のいずれかの値を保持可能とする保持部と、
   前記有効画素部からリセット信号を前記垂直信号線へ読み出す際、前記保持部の保持する前記値に応じて、前記垂直信号線の電圧をクランプする期間を可変とし、クランプパルスタイミング期間を自動的に設定する駆動制御部と
   を具備することを特徴とする固体撮像装置。
2. 前記駆動制御部によって垂直信号線の電圧をクランプする前記クランプパルスタイミング期間は、ＶＯＢ画素のリセット信号読み出し時はオートゼロ期間に設定しておき、有効画素読み出し時には、
   前記オートゼロ期間またはこのオートゼロ期間よりも長い（オートゼロ＋リセット）期間のいずれかに設定する
   ことを特徴とする請求項１記載の固体撮像装置。
3. 前記ＶＯＢ領域はｔ本（ｔ：１以上の自然数）の行選択線に各々が接続され、前記リセット信号を前記垂直信号線に各々が出力するｍ個の画素部を更に備え、
   前記第１結果は、前記比較部の出力が反転したことを示す結果であり、前記第２結果は、前記比較部の出力が反転しなかったことを示す結果であり、
   前記駆動制御部は、前記ＶＯＢ領域を含む、ｍ個の前記画素部の内、前記リセット信号が前記比較部で前記第２結果とされた個数に応じて、クランプする前記クランプパルスタイミング期間を（オートゼロ＋リセット）期間に設定する
   ことを特徴とする請求項２記載の固体撮像装置。
4. 前記オートゼロ期間は、前記比較部の基準電位とされる電位を取得する期間であり、
   前記（オートゼロ＋リセット）期間は、前記オートゼロ期間を含み、
   前記垂直信号線に前記リセット信号を読み出し、前記画像信号を読み出す直前の期間までである
   ことを特徴とする請求項２記載の固体撮像装置。
5. 一定の間隔でクロックが入力され、前記比較部から比較信号が出力されるまで前記リセット信号の前記クロックを計数するカウンターと、
   前記比較部が比較した結果得られる前記ＶＯＢ画素のリセット信号のＡ／Ｄ変換レベルに対応する値として予め保持し、前記カウンターからの計数の結果が前記値に達したか否かを判定する判定回路と
   を更に備え、
   前記保持部は、前記判定回路の判定に応じて前記第１結果または前記第２結果を保持可能とし、
   前記第１結果は、前記判定回路から出力される前記計数の前記結果が前記Ａ／Ｄ変換レベルに対応する値に達したことを示す結果であり、前記第２結果は、前記計数の前記結果が前記Ａ／Ｄ変換レベルに対応する値よりも小さな値であることを示す結果であり、
   前記駆動制御部は、前記保持部が前記第２結果を保持すると、前記クランプパルスタイミング期間を前記（オートゼロ＋リセット）期間に設定する
   ことを特徴とする請求項２記載の固体撮像装置。
6. 一定の間隔でクロックが入力され、前記比較部が出力するまで前記リセット信号の前記クロックを計数し、この計数の結果に応じたビット数を保持するｈ（ｈ：１以上の自然数）ビットのカウンターを更に備え、
   前記保持部は、前記カウンターのｉビット目（ｈ＞ｉ）から出力される信号が、初期値から反転したか否かに応じた結果を前記第１結果または前記第２結果として保持し、
   前記駆動制御部は、前記保持部が前記第２結果を保持すると、前記クランプパルスタイミング期間を前記（オートゼロ＋リセット）期間に設定する
   ことを特徴とする請求項２記載の固体撮像装置。

Images