KR102156463B1

KR102156463B1 - 신호 처리 장치 및 방법, 촬상 소자, 및 촬상 장치

Info

Publication number: KR102156463B1
Application number: KR1020157037231A
Authority: KR
Inventors: 유리 카토; 유스케 오이케
Original assignee: 소니 주식회사
Priority date: 2013-07-16
Filing date: 2014-07-04
Publication date: 2020-09-15
Also published as: JPWO2015008634A1; WO2015008634A1; CN105379250A; CN105379250B; US20160212365A1; TW201505443A; US9596422B2; KR20160030488A; JP6394996B2; TWI615031B

Abstract

본 기술은, A/D 변환의 오차의 발생을 억제할 수 있도록 하는 신호 처리 장치 및 방법, 촬상 소자, 및, 촬상 장치에 관한 것이다. 본 기술의 신호 처리 장치는, 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와, 필요에 응하여 상기 비교부에 공급하는 참조전압을 전환하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 기타를 소정의 부하 용량에 접속하는 전환부와, 상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비한다. 본 기술은, 예를 들면, 촬상 소자나 촬상 장치에 적용할 수 있다.

Description

신호 처리 장치 및 방법, 촬상 소자, 및 촬상 장치{SIGNAL PROCESSING DEVICE AND METHOD, IMAGING ELEMENT, AND IMAGING DEVICE}

본 기술은, 신호 처리 장치 및 방법, 촬상 소자, 및 촬상 장치에 관한 것으로, 특히, A/D 변환의 오차의 발생을 억제할 수 있도록 한 신호 처리 장치 및 방법, 촬상 소자, 및, 촬상 장치에 관한 것이다.

종래, 일반적인 이미지 센서에서는, 수광부(포토 다이오드)에 축적한 전하가, 신호 전압으로서 판독되고, A/D(Analog/Digital) 변환되고 있다(예를 들면, 특허 문헌 1 참조).

특허 문헌 1 기재의 A/D 변환 방법에서는, 고계조 정밀도화와 변환 시간 증대의 억제를 양립시키기 위해, 2개의 A/D 변환 회로를 동일한 화소 출력 신호에 대해 접속하고, 2개의 참조전압 생성부로부터, 다른 경사의 참조전압(Vref1, Vref2)을 각각의 A/D 변환 회로에 입력함으로써, 2종류의 계조(階調) 정밀도(精度)로 A/D 변환을 실행하고 있다. 단, 이 경우, 회로 면적이나 소비 전력은 2배가 되기 때문에, 특허 문헌 1에 기재된 방법에서는, 또한, A/D 변환 회로는 하나로 하고, 판정부를 새롭게 마련하고, 그 판정부에 의해 화소 출력 신호의 대소를 판정하고, 그 판정 결과에 따라, 2종류의 경사가 다른 참조전압(Vref1) 및 참조전압(Vref2)의 어느 하나를 선택함에 의해, 화소 출력 신호의 크기에 응한 다른 변환 정밀도의 적용을 실현하고 있다.

일본 특개2011-41091호 공보

그러나, 특허 문헌 1에 기재된 방법을 위시한 종래의 A/D 변환의 경우, A/D 변환에서의 오차의 발생을 충분히 억제하는 것이 곤란하고, 예를 들면, 고계조 정밀도화와 변환 시간 증대의 억제의 양립의 실현이나, 화질 열화의 억제가 곤란해질 우려가 있다.

본 기술은, 이와 같은 상황을 감안하여 제안된 것으로, A/D 변환의 오차의 발생을 억제하는 것을 목적으로 한다.

본 기술의 한 측면은, 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와, 필요에 응하여 상기 비교부에 공급하는 참조전압을 전환하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 기타를 소정의 부하 용량에 접속하는 전환부와, 상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비하는 신호 처리 장치이다.

상기 부하 용량은, 상기 비교부의 등가 용량 또는 근사 용량인 것으로 할 수 있다.

상기 부하 용량으로서, 상기 비교부와 동일 구성을 가지며, 입력의 일방이 고정 전위에 접속되고, 출력이 개방 상태인, 위비교부(僞比較部, dummy comparing unit)를 구비하고, 상기 전환부는, 상기 비교부에 접속하지 않는 상기 기타의 참조전압을, 상기 위비교부의 타방의 입력에 접속할 수 있다.

상기 부하 용량으로서, 상기 비교부의 입력 트랜지스터와 동등한 동작 영역에서 동작하는 입력 트랜지스터, 상기 입력 트랜지스터에 일정 전류를 공급하는 전류원 트랜지스터, 참조전압의 오프셋을 캔슬하는 커패시터, 상기 커패시터를 초기화하는 스위치 트랜지스터를 포함하는 회로를 구비하고, 상기 전환부는, 상기 비교부에 접속하지 않는 상기 기타의 참조전압을, 상기 회로의 상기 커패시터에 접속할 수 있다.

상기 부하 용량으로서, 상기 비교부의 입력 트랜지스터와 동등한 동작 영역에서 동작하는 입력 트랜지스터, 참조전압의 오프셋을 캔슬하는 커패시터, 상기 커패시터를 초기화하는 제1의 스위치 트랜지스터, 상기 입력 트랜지스터를 초기화하는 제2의 스위치 트랜지스터, 및 상기 입력 트랜지스터를 고정 전위에 접속하는 제3의 스위치 트랜지스터를 포함하는 회로를 구비하고, 상기 전환부는, 상기 비교부에 접속하지 않는 상기 기타의 참조전압을, 상기 회로의 상기 커패시터에 접속할 수 있다.

상기 부하 용량에 접속되고, 상기 부하 용량을 조정하는 제1의 용량 조정부와, 상기 제1의 용량 조정부의 용량을 제어하는 제어부를 또한 구비할 수 있다.

상기 제1의 용량 조정부는, 상기 부하 용량과 고정 전위와의 사이에서 직렬로 접속되는 복수의 트랜지스터로 이루어지고, 상기 제어부는, 상기 복수의 트랜지스터의 각 게이트에 제어 신호를 입력함에 의해, 소망하는 용량치를 얻을 수 있다.

상기 제1의 용량 조정부는, 서로 병렬로 접속되는 복수의 트랜지스터로 이루어지고, 각 트랜지스터의 게이트는 상기 부하 용량에 접속되고, 상기 제어부는, 각 트랜지스터의 소스 및 드레인에 제어 신호를 입력함에 의해, 소망하는 용량치를 얻을 수 있다.

상기 제1의 용량 조정부는, 용량이 가변의 커패시터로 이루어지고, 상기 제어부는, 상기 커패시터의 제어 단자에 제어 신호를 입력함에 의해, 소망하는 용량치를 얻을 수 있다.

상기 비교부의 입력에 접속되고, 상기 비교부의 용량을 조정하는 제2의 용량 조정부를 또한 구비하고, 상기 제어부는, 또한, 상기 제2의 용량 조정부의 용량을 제어할 수 있다.

상기 제2의 용량 조정부는, 상기 비교부의 입력과 고정 전위와의 사이에서 직렬로 접속되는 복수의 트랜지스터로 이루어지고, 상기 제어부는, 상기 복수의 트랜지스터의 각 게이트에 제어 신호를 입력함에 의해, 소망하는 용량치를 얻을 수 있다.

상기 제2의 용량 조정부는, 서로 병렬로 접속되는 복수의 트랜지스터로 이루어지고, 각 트랜지스터의 게이트는 상기 비교부의 입력에 접속되고, 상기 제어부는, 각 트랜지스터의 소스 및 드레인에 제어 신호를 입력함에 의해, 소망하는 용량치를 얻을 수 있다.

상기 제2의 용량 조정부는, 용량이 가변의 커패시터로 이루어지고, 상기 제어부는, 상기 커패시터의 제어 단자에 제어 신호를 입력함에 의해, 소망하는 용량치를 얻을 수 있다.

상기 제어부는, 프레임의 최초 또는 최후에, 용량을 제어할 수 있다.

상기 제어부는, 과거에 처리된 프레임의 용량 조정 정보에 의거하여 용량을 제어할 수 있다.

상기 제어부는, 수 프레임마다 용량을 제어할 수 있다.

상기 제어부는, 각 참조전압을 상기 비교부에 입력할 때의 흑레벨의 서로의 차분(差分)의 크기에 따라, 용량을 제어할 수 있다.

본 기술의 한 측면은, 또한, 비교부를 이용하여 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하고, 필요에 응하여 상기 비교부에 공급하는 참조전압을 전환하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 기타를 소정의 부하 용량에 접속하고, 상기 비교부에 의한, 상기 아날로그 신호와, 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 신호 처리 방법이다.

본 기술의 다른 측면은, 입사광을 광전변환하는 광전변환 소자를 포함하는 단위화소가 나열된 화소 어레이와, 상기 화소 어레이의 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와, 필요에 응하여 상기 비교부에 공급하는 참조전압을 전환하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 기타를 소정의 부하 용량에 접속하는 전환부와, 상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비하는 촬상 소자이다.

본 기술의 또 다른 측면은, 피사체를 촬상하는 촬상부와, 상기 촬상부에 의한 촬상에 의해 얻어진 화상 데이터를 화상 처리하는 화상 처리부를 구비하고, 상기 촬상부는, 입사광을 광전변환하는 광전변환 소자를 포함하는 단위화소가 나열된 화소 어레이와, 상기 화소 어레이의 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와, 필요에 응하여 상기 비교부에 공급하는 참조전압을 전환하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 기타를 소정의 부하 용량에 접속하는 전환부와, 상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비하는 촬상 장치이다.

본 기술의 한 측면에서는, 비교부를 이용하여 단위화소로부터 출력되는 아날로그 신호가 소정의 전압과 비교되고, 필요에 응하여 비교부에 공급하는 참조전압이 전환되고, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나가 비교부에 접속되고, 기타가 소정의 부하 용량에 접속되고, 비교부에 공급된 아날로그 신호와 참조전압과의 비교 결과의 변화 타이밍이 계측된다.

본 기술의 다른 측면에서는, 화소 어레이의, 입사광을 광전변환하는 광전변환 소자를 포함하는 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부에 공급하는 참조전압이, 필요에 응하여 전환되고, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나가 비교부에 접속되고, 기타가 소정의 부하 용량에 접속되고, 비교부에 공급된 아날로그 신호와 참조전압과의 비교 결과의 변화 타이밍이 계측된다.

본 기술의 또한 측면에서는, 피사체가 촬상되고, 그 촬상에 의해 얻어진 화상 데이터가 화상 처리되고, 또한, 촬상할 때에는, 화소 어레이의, 입사광을 광전변환하는 광전변환 소자를 포함하는 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부에 공급하는 참조전압이, 필요에 응하여 전환되고, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나가 비교부에 접속되고, 기타가 소정의 부하 용량에 접속되고, 비교부에 공급된 아날로그 신호와 참조전압과의 비교 결과의 변화 타이밍이 계측된다.

본 기술에 의하면, 정보를 처리할 수가 있다. 특히, A/D 변환의 오차의 발생을 억제할 수 있다.

도 1은 칼럼 A/D 변환부의 주된 구성례를 도시하는 도면.
도 2는 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 3은 A/D 변환의 계조 정밀도의 예를 도시하는 도면.
도 4는 A/D 변환의 양상의 다른 예를 도시하는 타이밍 차트.
도 5는 CMOS 이미지 센서의 주된 구성례를 도시하는 도면.
도 6은 선택부의 주된 구성례를 도시하는 도면.
도 7은 단위화소의 주된 구성례를 도시하는 도면.
도 8은 비교부의 주된 구성례를 도시하는 도면.
도 9는 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 10은 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 11은 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 12는 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 13은 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 14는 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 15는 선택부의 주된 구성례를 도시하는 도면.
도 16은 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 17은 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 18은 CMOS 이미지 센서의 일부의 주된 구성례를 도시하는 도면.
도 19는 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 20은 CMOS 이미지 센서의 일부의 주된 구성례를 도시하는 도면.
도 21은 분포정수의 예를 도시하는 도면.
도 22는 분포정수의 예를 도시하는 도면.
도 23은 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 24는 분포정수의 예를 도시하는 도면.
도 25는 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 26은 전환부의 주된 구성례를 도시하는 도면.
도 27은 분포정수의 예를 도시하는 도면.
도 28은 A/D 변환의 양상의 예를 도시하는 타이밍 차트.
도 29는 부하 용량(Cj)의 주된 구성례를 도시하는 도면.
도 30은 부하 용량(Cj)의 주된 구성례를 도시하는 도면.
도 31은 부하 용량(Cj)의 주된 구성례를 도시하는 도면.
도 32는 부하 용량(Cj)의 주된 구성례를 도시하는 도면.
도 33은 부하 용량(Cj)의 주된 구성례를 도시하는 도면.
도 34는 부하 용량(Cj)의 주된 구성례를 도시하는 도면.
도 35는 부하 용량(Cj)의 제어의 양상의 예를 도시하는 도면.
도 36은 전환부의 다른 구성례를 도시하는 도면.
도 37은 용량 조정부의 주된 구성례를 도시하는 도면.
도 38은 용량 조정부의 다른 구성례를 도시하는 도면.
도 39는 용량 조정 처리의 흐름의 예를 설명하는 플로 차트.
도 40은 CMOS 이미지 센서의 주된 구성례를 도시하는 도면.
도 41은 촬상 장치의 주된 구성례를 도시하는 도면.
도 42는 컴퓨터의 주된 구성례를 도시하는 블록도.

이하, 본 개시를 실시하기 위한 형태(이하 실시의 형태라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.

1. 제1의 실시의 형태(CMOS 이미지 센서)

2. 제2의 실시의 형태(CMOS 이미지 센서)

3. 제3의 실시의 형태(촬상 장치)

4. 제4의 실시의 형태(컴퓨터)

<1. 제1의 실시의 형태>

일반적인 이미지 센서에서는, 단위화소의 수광부(예를 들면 포토 다이오드)에 축적한 전하가 신호 전압(화소 신호)으로서 판독되고, 아날로그·디지털 변환(A/D(Analog/Digital) 변환)된다.

이 A/D 변환의 방법으로서, 예를 들면, 참조전압을 변화시키면서 신호 전압과의 비교를 행하고, 일치한 타이밍을 취득함으로써 디지털 변환하는 방법이 제안되어 있다(예를 들면 일본 특개2005-278135호 공보(이하, 특허 문헌 2라고 칭한다) 참조).

도 1에 도시되는 칼럼 A/D 변환부(10)는, 이 방법에 의해 A/D 변환을 행하는 처리부이고, 단위화소로부터 판독된 화소 신호를 A/D 변환한다. 도 1에 도시되는 칼럼 A/D 변환부(10)는, 참조전압 발생부(11), 비교부(12), 및 타이밍 계측부(13)를 갖는다. 참조전압 발생부(11)는, 소정의 전압 범위 내에서 값을 변화시키는 참조전압(Vref)을 발생시켜서, 비교부(12)에 공급한다. 비교부(12)는, 화소로부터 판독된 아날로그의 화소 신호인 입력 신호(Vx)의 전압을, 참조전압 발생부(11)가 발생시키는 참조전압(Vref)과 비교하고, 그 비교 결과(Vco)를 타이밍 계측부(13)에 공급한다. 타이밍 계측부(13)는, 그 비교가 시작되고 나서 비교 결과(Vco)의 값이 변화할 때까지의 기간을 계측(카운트)하고, 그 기간의 길이(카운트값)를, 입력 신호(Vx)의 디지털값(A/D 변환후의 값)으로 하고, 그 디지털값을 디지털 출력(Do)으로서 출력한다.

도 2는, 이와 은 칼럼 A/D 변환부(10)에 의한 A/D 변환의 양상의 예를 도시하는 타이밍 차트이다.

도 2에 도시되는 바와 같이, 참조전압(Vref)은 전압을 램프형상으로 주사한다. 화소 출력의 편차 성분(ΔV)(노이즈 성분)을 제1 아날로그 신호, 그 편차 성분에 신호 성분(Vsig)을 가한 Vsig+ΔV를 제2 아날로그 신호로서, 입력 신호(Vx)가 입력된다.

타이밍 계측부(13)는, 예를 들면 업·다운 전환 가능한 카운터를 이용하여, 비교 결과(Vco)가 변화할 때까지의 시간을 카운터 클록에 의해 계측한다. 여기서는, 제1 아날로그 신호를 다운·카운트하고, 제2 아날로그 신호를 업 카운트함으로써, 제1 아날로그 신호로부터 제2 아날로그 신호가 뺄셈되고, 결과로서 신호 성분(Vsig)만이 디지털화된 출력(Do)을 최종적으로 얻을 수 있다.

그러나, 이 방법의 경우, 계조 정밀도에 비례하여 변환 시간이 증대할 우려가 있다. 일반적으로 A/D 변환은, 변환 정밀도(1계조당의 전압)를 높이면, 변환 가능한 입력 전압 범위(다이내믹 레인지)가 작아진다. 또는, 같은 입력 전압 범위(다이내믹 레인지)로 한 경우, 계조수가 증대하기 때문에 변환 시간의 증가(저속화)나 소비 전력의 증가가 수반될 우려가 있다.

예를 들면, 변환 정밀도를 높이려면, 클록 주파수로 정해지는 참조전압과 신호 전압이 일치하는 타이밍의 검출 정밀도가 같은 경우, 참조전압의 경사를 작게 하는 것으로 된다. 같은 계조수인 경우, 필요한 클록 수는 변하지 않기 때문에, 전력이나 속도는 변화하지 않지만, 참조전압의 진폭이 작아지기 때문에, A/D 변환된 입력 전압 범위는 좁아진다. 이때, 계조수를 늘리는 경우, 보다 많은 클록 수가 필요하게 되고 속도 저하와 전력 증가가 수반되지만, 참조전압의 진폭은 넓어지고, A/D 변환되는 입력 전압 범위는 좁아진다.

물론, 클록 주파수를 올리면, 참조전압의 경사를 작게 하지 않아도 변환 정밀도가 높아지고, A/D 변환 속도도 변하지 않지만, 소비 전력이 증가하는 것은 자명하다.

즉, 변환 정밀도를 높이면, 입력 전압 범위가 좁아지는, 또는 속도·전력이 뒤떨어지게 된다. 같은 입력 전압 범위에 대해 4배의 변환 정밀도를 얻으려면, 4배의 클록 수가 필요로 된다.

또한, A/D 변환의 변환 정밀도(1계조당의 전압)는, 신호 전압에 포함되는 노이즈 레벨이나, 화상의 현상시에 시행하는 증폭(게인)의 정도에 의해 결정된다. 예를 들면, 도 3에 도시되는 바와 같이, 이미지 센서에서는 신호의 판독에서 발생하는 노이즈(Ndark) 외에, 입사광 강도에 비례하여 발생한 신호 전하(N)에 대해, √N의 포톤·숏 노이즈가 발생하고, 입사광 강도에 응하여 노이즈량이 증가하여 간다. 어두울수록 신호가 작아지면서 노이즈의 절대치도 작고, 밝을수록 신호가 커지지만 노이즈의 절대치가 커진다. 이 때문에, A/D 변환 정밀도로 정해지는 양자화 노이즈의 영향은, 신호의 크기(밝은지 어두운지)에 따라 다르고, 밝은 영역일수록 광 쇼트 노이즈가 지배적이 되고 요구되는 AD 변환 정밀도는 낮아도 상관없다.

일반적으로, A/D 변환의 양자화 노이즈를 현재화(顯在化)시키지 않기 위해, A/D 변환의 변환 정밀도는, 이들 판독 노이즈나 포톤·숏 노이즈의 총 노이즈 레벨보다도 작게 설정하는 것이 바람직하다. 그러나, 높은 변환 정밀도는, 변환 속도나 소비 전력을 희생하게 된다.

그래서 예를 들면, 도 3에 도시하는 바와 같이, 노이즈 레벨이 작은 저입사광의 영역에 대해서는, 보다 높은 변환 정밀도(보다 작은 1계조당의 전압)(D1)를 이용하고, 양자화 노이즈보다도 포톤·숏 노이즈가 지배적인고 입사광의 영역에 대해서는, 낮은 변환 정밀도(D2)를 이용함으로써, 양자화 노이즈에 의한 실질적인 화질 열화 없이, A/D 변환의 변환 속도나 소비 전력을 향상시키는 방법이 생각되었다(예를 들면, 일본 특개2011-211535호 공보(이하, 특허 문헌 3이라고 칭한다) 참조).

이 방법의 경우, 동일한 신호 전압에 다른 경사의 참조전압으로 2회 이상의 A/D 변환을 시분할로 행하여, 변환 정밀도가 다른 디지털값을 각각 취득하고, 신호 전압의 범위에 의해 전환한다. 따라서 계조 정밀도의 변경은, 동일 카운터 클록 주파수에 있어서, 참조전압(Vref)의 경사를 바꿈으로써 실현할 수 있다. 물론, 참조전압(Vref)의 경사를 바꾸지 않고 카운터 클록 주파수를 바꾸는 것도 가능하다가, 주파수를 내리는 것은 A/D 변환을 저속화하는 것으로 되기 때문에, 참조전압(Vref)의 경사를 바꾸는 쪽이 바람직하다.

도 4의 타이밍 차트에 도시되는 바와 같이, 이 방법의 경우, 참조전압(Vref)의 경사가 작은, 즉 높은 계조 정밀도의 A/D 변환이, 제1 아날로그 신호 및 제2 아날로그 신호에 대해 실행되고, 뒤이어, 참조전압(Vref)의 경사를 크게 하여, 보다 낮은 계조 정밀도(D2)의 A/D 변환이, 제2 아날로그 신호 및 제3 아날로그 신호에 대해 실행된다. 제3 아날로그 신호에 대한 A/D 변환은, 편차 성분을 뺄셈하기 위한 처리이다. 즉, 제1 아날로그 신호 및 제3 아날로그 신호는, 모두 편차 성분(노이즈 성분)이다.

계조 정밀도를 2배 올리는 것은, 경사를 반감시키는 것에 상당하고, 같은 입력 신호 범위를 A/D 변환하는 경우, 2배의 변환 시간이 필요해진다. 도 4의 예인 경우, 계조 정밀도(D1)의 입력 신호 범위를 좁힘으로써, 신호 성분(Vsig)이 작은 영역만 높은 계조 정밀도(D1)를 적용하고, 신호 성분(Vsig)이 큰 영역에서는, 비교적 낮은 계조 정밀도(D2)를 적용하고 있다. 따라서 2회의 AD 변환에 의해, 계조 정밀도(D2)만의 경우에 비하여 약 2배의 변환 시간을 필요로 하고 있지만, 변환 정밀도(D1)를 D2의 4배의 정밀도로 설정한 경우, 계조 정밀도(D1)만의 경우에 비하면 약 1/2배의 변환 시간이 된다.

그러나 이 방법의 경우, 신호 성분인 제2 아날로그 신호에 대해 합계 2회의 변환이 필요해진다. 편차 성분(제1 아날로그 신호 및 제3 아날로그 신호)에 대해서도 합계 2회의 변환을 필요로 하지만, 편차 성분은 일반적으로 신호 성분보다도 진폭이 작기 때문에 참조전압의 진폭도 작고, 신호 성분보다도 변환 기간이 상대적으로 짧다. 그 때문에, 특히 신호 성분(제2 아날로그 신호)에 대해 합계 2회의 변환이 필요해지는 점이, A/D 변환 속도의 저감에 대해 보다 크게 기여하여 버린다.

그래서, 신호 전압의 대소를 판단하고, 그 판단 결과에 따라 다른 증폭률을 선택하여 신호 전압을 증폭함으로써, 신호 성분에 대해 1회의 A/D 변환 기간에, A/D 변환의 변환 정밀도를 신호 전압의 범위에 의해 전환한 방법이 제안되었다(예를 들면, 일본 특개2004-15701호 공보(이하, 특허 문헌 4라고 칭한다) 참조).

이 방법의 경우, 화소 출력에 대해 소정 전압에 대한 대소 판정이 행하여지고, 그 결과에 응하여, 아날로그 신호가 증폭된다. 그때, A/D 변환 자체의 계조 정밀도는 변경되지 않지만, A/D 변환 전에 아날로그 신호가 증폭됨으로써, 신호 성분에 대한 입력 전압 환산으로는 1LSB당의 전압을 작게 할 수 있다. 즉, 신호 진폭이 작은, 입사광 강도가 낮은 영역에 대해, 높은 계조 정밀도로 A/D 변환을 적용하는 것이 가능해진다.

그러나 이 방법의 경우, 화소 출력을 아날로그에서 증폭하기 때문에, 증폭 회로의 증폭률의 편차가 고정 패턴 노이즈로서 중첩하여 버릴 우려가 있다. 또한, 아날로그 증폭은, 편차 성분(ΔV)을 공제한 신호 성분(Vsig)에 대해 증폭하지 않으면, 편차 성분(ΔV)을 증폭해 버림으로써 다이내믹 레인지가 좁아질(출력이 포화하여 버릴) 우려가 있다. 그 때문에, 뺄셈 처리를 아날로그 영역에서 행할 필요가 있어서, 회로 면적이나 소비 전력의 증가나, 아날로그 연산 정밀도의 한계에 의한 노이즈 증가 등의 우려도 있다.

그래서, A/D 변환의 변환 정밀도를 참조전압의 경사를 전환함으로써 실현하는 방법이 생각되었다(예를 들면, 특허 문헌 1 참조). 이 방법의 경우, 2개의 A/D 변환 회로를 동일한 화소 출력 신호에 대해 접속하고, 2개의 참조전압 생성부로부터, 다른 경사의 참조전압(Vref1, Vref2)을 각각의 AD 변환 회로에 입력함으로써, 2종류의 계조 정밀도로 AD 변환이 실행된다.

단, 이 경우, 회로 면적이나 소비 전력은 2배가 된다. 그래서, AD 변환 회로는 하나로 하고, 판정부에 의해 화소 출력 신호의 대소를 판정하고, 그 결과에 따라, 2종류의 경사가 다른 참조전압(Vref1) 및 참조전압(Vref2)의 어느 하나를 선택하는 방법이 생각되었다. 편차 성분(ΔV)은, 비교부에서 아날로그적으로 뺄셈 처리되고, A/D 변환은 차분 신호(Vsig)에 대해 1회 실행된다.

그러나, 이 경우도, 편차 성분의 뺄셈 처리는, 비교 회로를 이용하여 아날로그 영역에서 실행되고 있기 때문에, 충분히 작은 노이즈 레벨을 달성하려면, 비교 회로의 용량(Cin)을 크게 할 필요가 있고, 디지털 영역에서 뺄셈 처리하는 경우보다도, 회로 면적이나 소비 전력이 증대할 우려가 있다.

또한, 화소 출력 신호의 대소를 판정하는 판정부가 추가되지만, 이 판정부에서의 비교 정밀도(오프셋 오차)와, A/D 변환의 비교부에서의 비교 정밀도(오프셋 오차)가 다르기 때문에, 그 오차분은 참조전압을 보다 넓은 전압 범위에서 공급할 필요가 있다. 이것은, 판정부에서 저입사광 영역(출력 진폭이 작은 영역)이라고 판정하였음에도 불구하고, 그 오프셋 오차에 의해 A/D 변환의 비교부에서는 참조전압(Vref1)의 전압 범위 외가 될 가능성이 있고, 그 경우, 출력 화상이 파탄하여 버릴 우려가 있기 때문이다.

그래서, 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와, 상기 비교부에 의한 상기 아날로그 신호와 적어도 하나 이상의 소정 판정치와의 비교 결과에 응하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 선택하는 선택부와, 상기 선택부에 의한 선택 결과에 응하여, 상기 비교부에 공급하는 참조전압을 전환하는 전환부와, 상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비하도록 한다.

이와 같이, A/D 변환에서 참조전압과의 비교에 이용되는 비교부를, 소정 판정치와의 비교에도 이용하고, 그 비교 결과를 이용하여 계조 정밀도를 선택함에 의해, 신호 처리 장치는, 판정의 비교 정밀도(오프셋 오차)에 기인하는 참조전압의 전압 범위 마진을 삭감하고, 고속화 또는 저소비 전력화의 효과를 얻을 수 있다. 즉, A/D 변환의 오차의 발생을 억제할 수 있다.

상기 소정 판정치가, 상기 복수의 참조전압 중의, 계조 정밀도가 보다 높은 참조전압을 공급하는 참조전압 발생부에 의해 주어지도록 하여도 좋다.

이와 같이, 소정 판정치를, 보다 정밀도가 높은 계조 정밀도의 참조전압을 공급하는 참조전압 발생부를 이용하여 설정함으로써, 신호 처리 장치는, 비교 정밀도(오프셋 오차)에 기인하는 참조전압의 전압 범위 마진을 더욱 삭감할 수 있다.

예를 들면, 참조전압(Vref2)보다도 참조전압(Vref1)의 쪽이 변환 정밀도가 높다(즉, 경사가 작은 경사 전압)고 하면, 소정 판정치는, 참조전압(Vref1)이 A/D 변환 가능한 전압 범위 내로 설정될 필요가 있다. 그 때문에, 참조전압(Vref1)과 다른 전압 발생부로 설정하면, 그 전압 설정 오차(오프셋)분만큼 참조전압(Vref1)의 전압 범위를 넓히지 않으면 안된다. 높은 변환 정밀도의 참조전압(Vref1)과 같은 전압 발생부가 소정 판정치를 설정함으로써, 회로 증가 없게 소정 판정치를 공급할 수 있을 뿐만 아니라, 그 전압 설정 오차도 캔슬할 수 있다.

상기 선택부가, 상기 비교부에 의한 비교의 결과, 상기 아날로그 신호가 상기 소정 판정치보다 작다고 판정된 경우, 상기 복수의 참조전압 중의, 계조 정밀도가 보다 높은 참조전압을 선택하고, 상기 아날로그 신호가 상기 소정 판정치보다 크다고 판정된 경우, 상기 복수의 참조전압 중의, 계조 정밀도가 보다 낮은 참조전압을 선택하고, 상기 전환부가, 상기 선택부에 의해 선택된 참조전압을 상기 비교부에 공급시키도록 하여도 좋다.

즉, 양자화 노이즈가 지배적인 노이즈가 될 수 있는 영역에 대해 높은 계조 정밀도를 적용하고, 포톤·숏 노이즈 등이 지배적인 영역에 대해 낮은 계조 정밀도를 적용한다. 이에 의해, 신호 처리 장치는, 고계조의 A/D 변환을 행하는 경우에 상당하는 화질을 얻을 수 있는 A/D 변환을, 변환 속도의 저감이나, 소비 전력의 증대를 억제하면서 (즉, 고속이면서 저소비 전력으로), 실현할 수 있다.

상기 비교부가, 상기 화소의 노이즈 신호인 제1의 아날로그 신호, 및, 상기 화소의 데이터를 포함하는 신호인 제2의 아날로그 신호를, 각각, 상기 참조전압과 비교하고, 상기 계측부가, 상기 비교부에 의한 상기 제1의 아날로그 신호와 상기 참조전압과의 비교 결과의 변화 타이밍의 계측 결과와, 상기 비교부에 의한 상기 제2의 아날로그 신호와 상기 참조전압과의 비교 결과의 변화 타이밍의 계측 결과와의 차분을 구하도록 하여도 좋다.

이와 같이 함에 의해, 신호 처리 장치는, 편차 성분을 제거하기 위한 뺄셈 처리를, 디지털 영역에서 행할 수 있고, 이 뺄셈 처리에 의한 회로 규모나 소비 전력의 증대를 억제할 수 있다.

상기 제1의 아날로그 신호에 대해, 상기 선택부가, 각 참조전압을 순차적으로 선택하고, 상기 전환부가, 상기 선택부에 의해 선택된 참조전압을 상기 비교부에 공급시키고, 상기 비교부가, 상기 전환부의 제어에 따라, 상기 제1의 아날로그 신호와 각 참조전압을 순차적으로 비교하고, 상기 제2의 아날로그 신호에 대해, 상기 선택부가, 상기 비교부에 의한 상기 제2의 아날로그 신호와 적어도 하나 이상의 소정 판정치와의 비교 결과에 응하여, 상기 복수의 참조전압 중의 어느 하나를 선택하고, 상기 전환부가, 상기 선택부에 의해 선택된 참조전압을 상기 비교부에 공급시키고, 상기 비교부가, 상기 전환부의 제어에 따라, 상기 제2의 아날로그 신호와, 상기 선택부에 의해 선택된 참조전압을 비교하고, 상기 계측부가, 상기 제2의 아날로그 신호와 상기 선택부에 의해 선택된 참조전압과의 비교 결과의 변화 타이밍의 계측 결과, 및, 상기 제1의 아날로그 신호와 상기 선택부에 의해 선택된 참조전압과의 비교 결과의 변화 타이밍의 계측 결과의 차분을 구하도록 하여도 좋다.

이와 같이, 제1 아날로그 신호(편차 성분)을, 각 계조 정밀도의 참조전압과 비교하여 둠에 의해, 신호 처리 장치는, 제2 아날로그 신호(신호 성분+편차 성분)을 어느 계조 정밀도로도 A/D 변환할 수 있다.

상기 복수의 참조전압을 공급하는 참조전압 공급부를 또한 구비하도록 하여도 좋다.

참조전압을 자신(自身)이 공급함에 의해, 신호 처리 장치는, 참조전압의 주사 제어를 용이하게 행할 수 있다.

상기 참조전압 공급부가, 상기 제1의 아날로그 신호 및 상기 제2의 아날로그 신호에 대해, 소정의 범위의 전압을 작은 쪽부터 큰 쪽을 향하는 제1의 비교 방향, 또는, 상기 범위의 전압을 큰 쪽부터 작은 쪽을 향하는 제2의 비교 방향으로 비교시키도록, 상기 참조전압을 공급하도록 하여도 좋다.

이와 같이 함에 의해, 비교부는, 제1의 아날로그 신호 및 제2의 아날로그 신호와, 소정의 범위의 전압의 참조전압을 비교할 수 있다.

상기 참조전압 공급부가, 상기 제1의 아날로그 신호에 대해, 상기 복수의 참조전압을, 계조 정밀도 순서로, 또한, 하나 전의 참조전압과는 반대의 비교 방향으로 비교시키도록 공급하도록 하여도 좋다.

제1 아날로그 신호에 대해 순차적으로 적용되는 다른 계조 정밀도의 참조전압의 비교 방향을 순차적으로 교대로 함으로써, 비교 결과(Vco)가 다음의 계조 정밀도의 비교를 시작하기 전에 천이할 필요가 없어진다. 따라서 신호 처리 장치는, 각 A/D 변환의 사이에 필요로 하는 세트링 기간을 단축하고, 더한층의 고속화를 실현할 수 있다.

상기 참조전압 공급부가, 상기 제2의 아날로그 신호에 대해, 상기 선택부에 의해 선택된 참조전압을, 상기 참조전압을 상기 제1의 아날로그 신호와 비교시킬 때와 같은 비교 방향으로 비교시키도록 공급하도록 하여도 좋다.

이에 의해, 신호 처리 장치는, 참조전압의 주사 방향에 따라 다른 비선형성(히스테리시스)에 의한, 편차 성분(즉 제1 아날로그 신호)의 제거 정밀도를 손상시키지 않고서 저노이즈의 A/D 변환을 실현할 수 있다.

상기 참조전압 공급부가, 상기 복수의 참조전압 중, 계조 정밀도가 가장 높은 참조전압을, 상기 범위의 전압을 상기 제2의 비교 방향으로 비교시키도록 공급하고, 계조 정밀도가 가장 낮은 참조전압을, 상기 범위의 전압을 상기 제1의 비교 방향으로 비교시키도록 공급하도록 하여도 좋다.

이에 의해, 신호 처리 장치는, 소정 전압의 판정 결과로 비교부가 천이한 논리치로부터, 제2 아날로그 신호에 대해 각각의 계조 정밀도로 A/D 변환을 적용할 수 있다. 따라서 비교부가 A/D 변환 전에 천이하여 논리가 안정되는 기간을 기다릴 필요가 없고, 신호 처리 장치는, 더한층의 고속화를 실현할 수 있다.

상기 비교부와, 상기 선택부, 상기 전환부, 및 상기 계측부의 조합을 복수 구비하고, 각 조합에서 상기 선택부가, 상기 비교 결과를 유지하는 제1의 유지부 및 제2의 유지부를 구비하고, 각 조합의 상기 제1의 유지부가, 모든 조합에서 상기 비교부에 의한 비교 결과가 상기 제1의 유지부에서 유지될 때까지 상기 비교 결과를 유지하고, 각 조합의 상기 제2의 유지부가, 모든 조합에서 상기 제1의 유지부가 상기 비교 결과를 유지한 후, 상기 비교 결과를 유지하고, 유지하고 있는 상기 비교 결과에 의거하여, 상기 복수의 참조전압 중의 어느 하나를 선택하도록 하여도 좋다.

소정 판정치와의 비교 결과에 따라 참조전압이 전환되면, 참조전압에 노이즈가 발생할 우려가 있다. 그리고, 각 AD 변환부에 공급되는 클록 신호의 지연차(遲延差)에 기인하여, 이 노이즈가 다른 비교 결과에 오류를 발생시킬 우려가 있다. 그 때문에, 상술한 바와 같이, 모든 조합에서 상기 비교부에 의한 비교 결과가 상기 제1의 유지부에서 유지될 때까지 상기 비교 결과를 유지함에 의해, 이와 같은 노이즈에 의한 영향을 억제할 수 있다.

또한, 본 기술은, 상기 신호 처리 장치의 신호 처리 방법으로서 실현할 수도 있다.

또한, 입사광을 광전변환하는 광전변환 소자를 포함하는 단위화소가 나열된 화소 어레이와, 상기 화소 어레이의 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와, 상기 비교부에 의한 상기 아날로그 신호와 적어도 하나 이상의 소정 판정치와의 비교 결과에 응하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 선택하는 선택부와, 상기 선택부에 의한 선택 결과에 응하여, 상기 비교부에 공급하는 참조전압을 전환하는 전환부와, 상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비하는 촬상 소자로 하도록 하여도 좋다.

또한, 피사체를 촬상하는 촬상부와, 상기 촬상부에 의한 촬상에 의해 얻어진 화상 데이터를 화상 처리하는 화상 처리부를 구비하고, 상기 촬상부는, 입사광을 광전변환하는 광전변환 소자를 포함하는 단위화소가 나열된 화소 어레이와, 상기 화소 어레이의 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와, 상기 비교부에 의한 상기 아날로그 신호와 적어도 하나 이상의 소정 판정치와의 비교 결과에 응하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 선택하는 선택부와, 상기 선택부에 의한 선택 결과에 응하여, 상기 비교부에 공급하는 참조전압을 전환하는 전환부와, 상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비하는 촬상 장치로 하여도 좋다.

즉, 본 기술은, 신호 처리 장치로서 실현할 수도 있고, 마찬가지의 신호 처리를 행하는 임의의 장치로서도 실현할 수 있다. 또한, 제어 처리의 일부 또는 전부를 소프트웨어에 의해 실현하도록 하여도 좋다.

이하에, 보다 구체적으로 설명한다.

도 5는, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서의 주된 구성례를 도시하는 도면이다. 도 5에 도시되는 CMOS 이미지 센서(100)는, CMOS를 이용한 촬상 소자. 또는, 화소 영역에서 얻어진 화상 신호를 처리하는 신호 처리 장치의 한 예이다. 도 5에 도시되는 바와 같이, CMOS 이미지 센서(100)는, 화소 어레이(111)와, 신호 처리 장치의 한 예로서의 A/D 변환부(112)를 갖는다. CMOS 이미지 센서(100)는, 화소 어레이(111)에서 입사된 광을 광전변환하고, 얻어진 아날로그 신호를 A/D 변환부(112)에 의해 A/D 변환하고, 얻어진, 입사광에 대응하는 화상에 대응하는 디지털 데이터를 출력한다.

화소 어레이(111)는, 도면 중 사각으로 도시되는, 광전변환 소자를 포함하는 단위화소(141)가, 어레이형상(행렬형상)으로 배치된다. 또한, 도 5에서는, 일부의 단위화소만 도시하고 있다. 화소 어레이(111)의 화소수는 임의이다. 물론, 행수 및 열수도 임의이다.

A/D 변환부(112)는, 화소 어레이(111)의 각 열에 대해 마련되고, 그 대응하는 열의 각 단위화소로부터 판독되는 아날로그의 화소 신호(Vx)를 A/D 변환하는, 신호 처리 장치의 한 예로서의 칼럼 A/D 변환부(151)를 갖는다.

도 5에서는, 화소 어레이(111)의 좌(左)부터 1열째에 대응하는 칼럼 A/D 변환부(151-1), 좌부터 2열째에 대응하는 칼럼 A/D 변환부(151-2), 및, 좌부터 3열째에 대응하는 칼럼 A/D 변환부(151-3)만이 도시되어 있다. 실제로는, A/D 변환부(112)는, 화소 어레이(111)의 단위화소(141)의 모든 열에 관해, 각각에 대응하는 칼럼 A/D 변환부(151)를 갖는다. 각 칼럼 A/D 변환부를 서로 구별하여 설명할 필요가 없는 경우, 단지 칼럼 A/D 변환부(151)라고 칭한다.

또한, 칼럼 A/D 변환부(151)의 수는, 화소 어레이(111)의 열수와 일치하지 않아도 좋다. 예를 들면, 하나의 칼럼 A/D 변환부(151)가, 화소 어레이(111)의 복수열의 화소 신호(Vx)를 A/D 변환하도록 하여도 좋다. 예를 들면, 칼럼 A/D 변환부(151)가, 대응하는 각 열의 화소 신호(Vx)의 A/D 변환 처리를, 시분할로 행하도록 하여도 좋다.

CMOS 이미지 센서(100)는, 또한, A/D 변환 제어부(110), 제어 타이밍 발생부(121), 화소 주사부(122), 수평 주사부(123), 참조전압 발생부(131), 및 참조전압 발생부(132)를 갖는다.

제어 타이밍 발생부(121)는, A/D 변환 제어부(110), A/D 변환부(112), 화소 주사부(122), 수평 주사부(123), 참조전압 발생부(131), 및 참조전압 발생부(132)에 클록 신호를 공급하는 등 하여, 각 처리부의 동작의 타이밍을 제어한다.

화소 주사부(122)는, 화소 어레이(111)의 각 단위화소(141)에 대해, 그 동작을 제어하는 제어 신호를 공급한다. 수평 주사부(123)는, 각 칼럼 A/D 변환부(151)로부터 공급되는 디지털 데이터를 단위화소의 행마다 순차적으로 출력한다.

A/D 변환 제어부(110)는, 각 칼럼 A/D 변환부(151)의 동작을 제어한다. 참조전압 발생부(131)는, 참조전압(Vref1)을 각 칼럼 A/D 변환부(151)에 공급한다. 참조전압 발생부(132)는, 참조전압(Vref1)과 다른 참조전압(Vref2)을 각 칼럼 A/D 변환부(151)에 공급한다.

A/D 변환부(112)의 각 칼럼 A/D 변환부(151)는, 제어 타이밍 발생부(121)에 의해 제어된 타이밍에서 동작한다.

칼럼 A/D 변환부(151)는, 전환부(161), 비교부(162), 선택부(163), 및 타이밍 계측부(164)를 갖는다. 또한, 도 5에서는, 칼럼 A/D 변환부(151-3)의 구성을 도시하고 있지만, 칼럼 A/D 변환부(151-1)나 칼럼 A/D 변환부(151-2)를 포함하는, 모든 칼럼 A/D 변환부(151)는, 각각, 이 칼럼 A/D 변환부(151-3)와 같은 구성을 갖는다.

전환부(161)는, 참조전압 발생부(131)와 비교부(162)와의 사이에 마련되고, 선택부(163)로부터 공급되는 제어 신호(SWR1)에 의해, 양자의 접속·절단(온·오프)이 제어되는 스위치를 갖는다. 또한, 전환부(161)는, 참조전압 발생부(132)와 비교부(162)와의 사이에 마련되고, 선택부(163)로부터 공급되는 제어 신호(SWR2)에 의해, 양자의 접속·절단(온·오프)이 제어되는 스위치를 갖는다. 즉, 전환부(161)는, 참조전압 발생부(131)로부터 공급되는 참조전압과, 참조전압 발생부(132)로부터 공급되는 참조전압(Vref2) 중, 선택부(163)에 의해 선택된 쪽을 비교부(162)에 공급한다.

비교부(162)는, 단위화소(141)로부터 판독된 아날로그의 화소 신호(Vx)의 전압과, 전환부(161)로부터 공급된 참조전압(Vref1 또는 Vref2)을 비교한다. 비교부(162)는, 그 비교 결과(Vco)(어느쪽이 큰지)를, 선택부(163) 및 타이밍 계측부(164)에 공급한다.

비교부(162)는, 화소 신호(Vx)를 A/D 변환하기 위해, 소정의 전압폭을 주사하는 참조전압과, 화소 신호(Vx)의 전압을 비교한다. 또한, 비교부(162)는, 화소 신호(Vx)(제2 아날로그 신호)를 A/D 변환할 때의 계조 정밀도를 결정하기 위해, 소정의 크기의 참조전압(소정 판정치)과, 화소 신호(Vx)(제2 아날로그 신호)를 비교한다.

이와 같이, 화소 신호(Vx)를 A/D 변환할 때의 비교와, 계조 정밀도를 결정할 때의 비교가, 공통의 비교부(162)에 의해 행하여진다. 따라서 칼럼 A/D 변환부(151)는, 참조전압의 전압 범위에 필요한 마진을 저감시킬 수 있고, A/D 변환의 고속화 또는 저소비 전력화를 실현할 수 있다.

선택부(163)는, A/D 변환 제어부(110)의 제어에 따라, 비교부(162)에 공급하는 참조전압의 선택을 행한다. 선택부(163)에는, A/D 변환 제어부(110)로부터 제어 신호(ADP) 및 제어 신호(SWSQ)가 공급된다. 선택부(163)는, 그들의 값에 의거한 타이밍에서, 참조전압(Vref1) 및 참조전압(Vref2)의 어느 하나를, 비교부(162)로부터 공급된 비교 결과(Vco)에 의거하여 선택한다. 선택부(163)는, 전환부(161)가 그 선택한 참조전압을 비교부(162)에 공급하도록, 제어 신호(SWR1) 및 제어 신호(SWR2)의 값을 결정하고, 그것들을 전환부(161)에 공급한다.

타이밍 계측부(164)는, 카운터를 가지며, 그 카운터에 의해, 비교부(162)에서 비교가 시작되고 나서 비교 결과(Vco)의 값이 변하는 타이밍까지의 시간을 카운트한다. 타이밍 계측부(164)는, 그 카운트값(즉, 비교부(162)에서 비교가 시작되고 나서 비교 결과(Vco)의 값이 변하는 타이밍까지의 시간의 길이)를, 화소 신호(Vx)의 디지털 데이터로서 수평 주사부(123)에 공급한다.

또한, 타이밍 계측부(164)는, 업 카운트와 다운 카운트의 양쪽을 행할 수 있는 카운터를 갖는다. 따라서 타이밍 계측부(164)는, 제1 아날로그 신호(편차 성분)와 참조전압과의 비교의 카운트값과, 제2 아날로그 신호(신호 레벨+편차 성분)와 참조전압과의 비교의 카운트값과의 감산을, 카운트 동작에 의해 실현할 수 있다. 즉, 타이밍 계측부(164)는, 이 감산을 용이하게 행할 수 있다. 또한, 타이밍 계측부(164)는, 이 감산을 디지털 영역에서 행할 수 있기 때문에, 회로 규모나 소비 전력의 증대를 억제할 수 있다.

다음에, 도 5의 선택부(163)에 관해 설명한다. 도 6은, 선택부(163)의 주된 구성례를 도시하는 도면이다. 도 6의 A에 도시되는 바와 같이, 선택부(163)는, 래치(171), AND(172), AND(173), OR(174), AND(175), AND(176), OR(177), 및, NOT(178-1) 내지 NOT(178-5)를 갖는다.

선택부(163)는, 제어 신호(ADP, SWSQ, 및 Φfb), 및, 비교 결과(Vco)를 접수하고, 제어 신호(SWR1 및 SWR2)를 출력한다. 제어 신호(Φfb)는, 비교 결과(Vco)의 부정(否定)(SWFB)을 래치하는 타이밍을 제어한다. 제어 신호(ADP 및 SWSQ), 및, 제어 신호(SWR1 및 SWR2)의 진리치(眞理値)표는, 도 6의 B에 도시되는 바와 같은 표와 같이 된다.

예를 들면, 제어 신호(ADP)가 L레벨인 경우, 제어 신호(SWSQ)가 L레벨이면, 제어 신호(SWR1)로서 L레벨이 출력되고, 제어 신호(SWR2)로서 H레벨이 출력된다. 즉, 참조전압(Vref2)이 선택되어 비교부(162)에 공급된다. 또한, 제어 신호(SWSQ)가 H레벨이면, 제어 신호(SWR1)로서 H레벨이 출력되고, 제어 신호(SWR2)로서 L레벨이 출력된다. 즉, 참조전압(Vref1)이 선택되어 비교부(162)에 공급된다.

또한, 예를 들면, 제어 신호(Φfb)의 펄스에 의해 비교 결과(Vco)의 부정이 래치(171)에서 유지된 후, 제어 신호(ADP)가 H레벨인 경우, 제어 신호(SWSQ)의 값에 관계없이, 제어 신호(SWR1)로서 신호(SWFB)(비교 결과(Vco)의 부정)가 출력되고, 제어 신호(SWR2)로서 신호(SWFB)의 부정(비교 결과(Vco))이 출력된다. 즉, 비교 결과(Vco)가 L레벨인 경우, 참조전압(Vref1)이 선택되어 비교부(162)에 공급되고, 비교 결과(Vco)가 H레벨인 경우, 참조전압(Vref2)이 선택되어 비교부(162)에 공급된다.

다음에, 도 5의 단위화소(141)에 관해 설명한다. 도 7은, 단위화소의 주된 구성례를 도시하는 도면이다. 도 7에 도시되는 바와 같이, 단위화소(141)는, 포토 다이오드(181), 전송 트랜지스터(182), 리셋 트랜지스터(183), 증폭 트랜지스터(184), 및 선택 트랜지스터(185)를 갖는다. 또한, 단위화소(141)는, 수직 신호선(186)에 접속된다. 수직 신호선(186)에는, 단위화소외, 부하를 나타내는 저전류원(187)이 접속된다.

광전변환 소자의 한 예인 포토 다이오드(181)에서 발생한 광전하는, 전송 트랜지스터(182)의 게이트의 제어 신호(TRG)에 의해 노드(FD)의 기생 용량에 전송되고, 전하 전압 변환된다. 이 전압은 증폭 트랜지스터(184)의 게이트에 접속되고, 선택 트랜지스터(185)의 게이트의 제어 신호(SEL)에 의해 화소가 선택된 때, 화소 신호(Vx)로서 수직 신호선(186)에 출력된다. 또한, 노드(FD)는 리셋 트랜지스터(183)의 게이트의 제어 신호(RST)에 의해 소정 전압(Vrst)으로 설정되고, 증폭 트랜지스터(184) 등의 편차 성분을 나타내는 화소 신호(Vx)로서 출력할 수 있다.

이하에 있어서, 제어 신호(RST)에 의해 소정 전압(Vrst)으로 설정된 때의 화소 신호(Vx)를 제1 아날로그 신호, 또한 광전하가 전송되어 신호 레벨이 더하여진 화소 신호(Vx)를 제2 아날로그 신호라고 칭한다.

다음에, 비교부(162)에 관해 설명한다. 도 8은, 비교부(162)의 주된 구성례를 도시하는 도면이다.

화소 신호(Vx)와 참조전압(Vref)의 대소 관계가 역전하면, 비교 결과(Vco)가 일방부터 타방으로 천이한다. 여기서 제어 신호(PAZ)에 의해 차동 증폭 회로의 오프셋 오차를 기억함으로써, 비교부(162)는, 화소 신호(Vx)와 참조전압(Vref)과의 비교를 보다 정확하게 행할 수 있다.

<타이밍 차트>

다음에, CMOS 이미지 센서(100)의 동작, 및, 제어의 흐름에 관해 설명한다. 도 9는, 입사광 휘도가 낮은 경우, 즉 제2 아날로그 신호의 진폭이 작은 경우의, A/D 변환의 양상의 예를 도시하는 타이밍 차트이다. 또한, 여기서는, 어느 단위화소(141)로부터 판독된 화소 신호(Vx)에 대한 A/D 변환 처리에 관한 각 동작 타이밍에서 관해 설명한다.

시각(T0)에서, 어느 단위화소(141)로부터의 화소 신호(Vx) 판독이 시작되면, 시각(T1)에서, 제1 아날로그 신호(편차 성분(ΔV))의 판독이 시작된다.

시각(T2)에서, 참조전압 발생부(131)는, 참조전압(Vref1)의 전압 주사를 시작한다. 참조전압 발생부(131)는, 참조전압(Vref1)에 관해, 설정된 계조 정밀도(D1)(예를 들면 60㎶/LSB)의 간격으로 전압을, 큰 쪽부터 작은 쪽을 향하는 방향(비교 방향)으로 주사한다(즉, 어두운 쪽부터 밝은 쪽으로 주사한다). 이 주사는, 시각(T4)까지 계속된다고 한다.

시각(T0) 내지 시각(T4)의 사이, 제어 신호(SWSQ)는 H레벨, 제어 신호(ADP)는 L레벨, 제어 신호(Φfb)는, L레벨로 설정된다. 즉, 선택부(163)는, 참조전압(Vref1)을 선택하고, 전환부(161)는, 참조전압 발생부(131)가 생성한 참조전압(Vref1)을 비교부(162)에 공급시킨다.

이 참조전압(Vref1)이 주사하는 시각(T2) 내지 시각(T4)의 사이, 비교부(162)는, 화소 신호(Vx)(제1 아날로그 신호)와 참조전압(Vref1)과의 비교를 행한다. 타이밍 계측부(164)는, 시각(T2)부터 카운터 클록의 카운트를 시작한다. 이 카운트는, 화소 신호(Vx)(제1 아날로그 신호)와 참조전압(Vref1)과의 비교 결과(Vco)가 변화할 때까지나, 또는, 시각(T4)이 될 때까지 계속된다.

시각(T4)보다 전의 시각(T3)에서, 이 비교 결과(Vco)가 변화하였다고 한다. 이 경우, 타이밍 계측부(164)는, 시각(T3)에서 카운트를 종료한다. 타이밍 계측부(164)는, 이 카운트값을 디지털 출력(Do1)으로서 출력한다. 즉, 디지털 출력(Do1)은, ΔV의 디지털값이 된다.

참조전압(Vref1)과 제1 아날로그 신호와의 비교가 종료되면, 다음에, 참조전압(Vref2)과 제1 아날로그 신호와의 비교가 행하여진다. 시각(T4)에서, 제어 신호(SWSQ)가 L레벨로 전환되고, 전환부(161)에 의해, 참조전압 발생부(132)에 의해 발생된 참조전압(Vref2)이 비교부(162)에 공급되게 된다.

비교 결과(Vco)의 값이 천이할 때까지 대기한 후, 시각(T5)에서, 참조전압 발생부(132)는, 참조전압(Vref2)의 전압 주사를 시작한다. 참조전압 발생부(132)는, 참조전압(Vref2)에 관해, 계조 정밀도(D1)와 다른 계조 정밀도(D2)(예를 들면 240㎶/LSB)의 간격으로 전압을, 큰 쪽부터 작은 쪽을 향하는 방향(비교 방향)으로 주사한다(즉, 어두운 쪽부터 밝은 쪽으로 주사한다). 이 주사는, 시각(T7)까지 계속된다고 한다.

그 사이, 비교부(162)는, 화소 신호(Vx)(제1 아날로그 신호)와 참조전압(Vref2)과의 비교를 행한다. 타이밍 계측부(164)는, 시각(T5)부터 카운터 클록의 카운트를 시작한다. 이 카운트는, 화소 신호(Vx)(제1 아날로그 신호)와 참조전압(Vref2)과의 비교 결과(Vco)가 변화할 때까지나, 또는, 시각(T7)이 될 때까지 계속된다.

시각(T7)보다 전의 시각(T6)에서, 이 비교 결과(Vco)가 변화하였다고 한다. 이 경우, 타이밍 계측부(164)는, 시각(T6)에서 카운트를 종료한다. 타이밍 계측부(164)는, 이 카운트값을 디지털 출력(Do2)으로서 출력한다. 즉, 디지털 출력(Do2)은, ΔV의 디지털값이 된다.

참조전압(Vref1) 및 참조전압(Vref2)과 제1 아날로그 신호와의 비교가 종료되면, 다음에, 참조전압과 제2 아날로그 신호와의 비교가 행하여진다. 시각(T4)에서, 제어 신호(SWSQ)가 L레벨로 전환되고, 전환부(161)에 의해, 참조전압 발생부(132)에 의해 발생된 참조전압(Vref2)이 비교부(162)에 공급되게 된다.

이상과 같이, 칼럼 A/D 변환부(151)는, 제1 아날로그 신호에 대해, 참조전압(Vref1) 및 참조전압(Vref2)에 의한 A/D 변환을 순차적으로 실행한다. 참조전압의 전압 주사에 의해, 화소 신호(Vx)와 참조전압(Vrefx)이 일치한 타이밍에서 비교 결과(Vco)는 변화하고, 그 타이밍을 계측함으로써 전압치를 디지털값으로서 취득하는 것이 가능해진다. 타이밍의 계측에는, 예를 들면 카운터 회로를 이용할 수 있다. 카운터 클록 수를 카운트하고, 비교 결과(Vco)가 변화한 타이밍에서 정지함으로써, 그 시간, 즉 비교 결과(Vco)가 변화할 때까지 참조전압이 주사한 전압폭을 디지털값으로서 기록한다.

참조전압(Vref1)에 의한 변환 결과와, 참조전압(Vref2)에 의한 변환 결과를 각각 디지털 출력(Do1, Do2)으로 유지한다. 여기서 얻어진 디지털값은, 제1 아날로그 신호의 값이기 때문에, 화소를 리셋한 값, 즉, 편차 성분(ΔV)의 값이 된다. 물론, Do1, Do2는 동일한 제1 아날로그 신호를 A/D 변환하고 있지만, 계조 정밀도가 다르기 때문에, 디지털값의 크기는 다르다.

뒤이어, 칼럼 A/D 변환부(151)는, 시각(T7) 내지 시각(T8)에서, 참조전압(Vref1)을, 제2 아날로그 신호에 대한 참조전압(Vref1)의 최대 진폭 이하의 소정 판정치로 설정하고, 제2 아날로그 신호와 비교한다.

이 비교는, A/D 변환에서 이용한 비교부(162)를 이용하여 행하여진다. 얻어진 비교 결과(Vco)는, 시각(T8)에서, 제어 신호(Φfb)의 펄스에 의해, 선택부(163)의 래치(171)에 래치되고, 신호(SWFB)로서 받아들여진다.

이 비교 결과에 의거하여, 제2 아날로그 신호와 비교한 참조전압이 선택된다. 도 9의 예인 경우, 제2 아날로그 신호의 진폭이 작기 때문에, 제2 아날로그 신호는, 참조전압(Vref1)과 비교된다. 도 9의 예인 경우, 시각(T8)에서의 받아들임에 의해, L레벨이었던 신호(SWFB)가 H레벨로 천이한다.

비교 결과(Vco)가 받아들여지면, 제어 신호(ADP)가 H레벨로 천이되고, 신호(SWFB)에 의거하여, 비교부(162)에 공급하는 참조전압의 선택이 행하여지게 된다. 도 9의 예인 경우, 신호(SWFB)가 H레벨이 되기 때문에, 제어 신호(SWR1)가 H레벨이 되고, 제어 신호(SWR2)가 L레벨이 된다. 상술한 바와 같이, 참조전압(Vref1)이 선택된다.

비교 결과(Vco)의 값이 천이할 때까지 대기한 후, 시각(T9)에서, 참조전압 발생부(131)는, 참조전압(Vref1)의 전압 주사를 시작한다. 참조전압 발생부(131)는, 참조전압(Vref1)에 관해, 계조 정밀도(D1)의 간격으로 전압을, 큰 쪽부터 작은 쪽을 향하는 방향(비교 방향)으로 주사한다(즉, 어두운 쪽부터 밝은 쪽으로 주사한다). 이 주사는, 시각(T11)까지 계속된다고 한다.

그 사이, 비교부(162)는, 화소 신호(Vx)(제2 아날로그 신호)와 참조전압(Vref1)과의 비교를 행한다. 타이밍 계측부(164)는, 시각(T9)부터 카운터 클록의 카운트를 시작한다. 이 카운트는, 화소 신호(Vx)(제2 아날로그 신호)와 참조전압(Vref1)과의 비교 결과(Vco)가 변화할 때까지나, 또는, 시각(T11)이 될 때까지 계속된다.

시각(T11)보다 전의 시각(T10)에서, 이 비교 결과(Vco)가 변화하였다고 한다. 이 경우, 타이밍 계측부(164)는, 시각(T10)에서 카운트를 종료한다. 타이밍 계측부(164)는, 이 카운트값을 디지털 출력(Do1)으로서 출력한다.

제2 아날로그 신호는 편차 성분(ΔV)과 신호 성분(Vsig)을 포함하기 때문에, 칼럼 A/D 변환부(151)는, 제2 아날로그 신호를 A/D 변환하고, 그 디지털값으로부터, 앞서 구한 제1 아날로그 신호의 디지털값을 감산함으로써, 신호 성분(Vsig)에 상당하는 디지털값을 취득할 수 있다.

또한, 이 사이(시각(T9) 내지 시각(T11)), 참조전압 발생부(132)도, 참조전압(Vref2)을, 계조 정밀도(D2)의 간격으로, 큰 쪽부터 작은 쪽을 향하는 방향(비교 방향)으로 주사한다(즉, 어두운 쪽부터 밝은 쪽으로 주사한다). 단, 도 9의 경우, 제2 아날로그 신호의 진폭이 작기 때문에, 참조전압(Vref2)은, 전환부(161)의 제어에 의해, 비교부(162)에는 공급되지 않는다(제2 아날로그 신호와 비교되지 않는다).

다음에 도 10의 타이밍 차트를 참조하여, 입사광 휘도가 높은 경우, 즉 제2 아날로그 신호의 진폭이 큰 경우의, A/D 변환의 양상의 예를 설명한다.

도 10의 경우도, 제1 아날로그 신호와 참조전압과의 비교는, 도 9의 경우와 마찬가지로 행하여진다. 즉, 제1 아날로그 신호에 대해, 각 참조전압(Vref1 및 Vref2)이 순차적으로 비교된다.

또한, 제2 아날로그 신호에 대한 최대 진폭 이하의 소정 판정치로 설정된 참조전압(Vref1)과, 제2 아날로그 신호와의 비교도, 도 9의 경우와 마찬가지로 행하여진다. 즉, 시각(T0) 내지 시각(T8)의 처리는, 도 9의 경우와 마찬가지로 행하여진다.

단, 도 10의 예인 경우, 제2 아날로그 신호의 진폭이 크기 때문에, 제2 아날로그 신호는, 참조전압(Vref2)과 비교된다. 도 10의 예인 경우, 신호(SWFB)는, 시각(T8) 후도 L레벨인 채이다.

비교 결과(Vco)가 받아들여지면, 제어 신호(ADP)가 H레벨로 천이되고, 신호(SWFB)에 의거하여, 제어 신호(SWR1)가 L레벨이 되고, 제어 신호(SWR2)가 H레벨이 된다. 즉, 상술한 바와 같이 참조전압(Vref2)이 선택된다.

시각(T9)에서, 참조전압 발생부(132)는, 참조전압(Vref2)의 전압 주사를 시작한다. 참조전압 발생부(132)는, 참조전압(Vref2)에 관해, 계조 정밀도(D2)의 간격으로 전압을, 큰 쪽부터 작은 쪽을 향하는 방향(비교 방향)으로 주사한다(즉, 어두운 쪽부터 밝은 쪽으로 주사한다). 이 주사는, 시각(T11)까지 계속된다고 한다.

그 사이, 비교부(162)는, 화소 신호(Vx)(제2 아날로그 신호)와 참조전압(Vref2)과의 비교를 행한다. 타이밍 계측부(164)는, 시각(T9)부터 카운터 클록의 카운트를 시작한다. 이 카운트는, 화소 신호(Vx)(제2 아날로그 신호)와 참조전압(Vref2)과의 비교 결과(Vco)가 변화할 때까지나, 또는, 시각(T11)이 될 때까지 계속된다.

시각(T11)보다 전의 시각(T12)에서, 이 비교 결과(Vco)가 변화하였다고 한다. 이 경우, 타이밍 계측부(164)는, 시각(T12)에서 카운트를 종료한다. 타이밍 계측부(164)는, 이 카운트값을 디지털 출력(Do2)으로서 출력한다.

이와 같은 처리에 의해, 칼럼 A/D 변환부(151)는, 제2 아날로그 신호의 디지털값으로부터, 앞서 구한 제1 아날로그 신호의 디지털값을 감산함으로써, 신호 성분(Vsig)에 상당하는 디지털값을 취득할 수 있다.

또한, 이 사이(시각(T9) 내지 시각(T11)), 참조전압 발생부(131)도, 참조전압(Vref1)을, 계조 정밀도(D1)의 간격으로, 큰 쪽부터 작은 쪽을 향하는 방향(비교 방향)으로 주사한다(즉, 어두운 쪽부터 밝은 쪽으로 주사한다). 단, 도 10의 경우, 제2 아날로그 신호의 진폭이 크기 때문에, 참조전압(Vref1)은, 전환부(161)의 제어에 의해, 비교부(162)에는 공급되지 않는다(제2 아날로그 신호와 비교되지 않는다).

또한, 타이밍 계측부(164)에, 업/다운 전환 가능한 카운터를 이용하여, 제1 아날로그 신호와 제2 아날로그 신호의 A/D 변환 각각에서 다른 카운트 방향을 이용하면, 편차 성분(ΔV)의 감산을 A/D 변환과 함께 행할 수 있다. 또한, 복수의 계조 정밀도에 의한 제1 아날로그 신호의 A/D 변환 결과를, 각각 개별의 타이밍 계측부에서 유지한 경우, 판정 결과인 SWFB의 값을 이용함으로써, 어느 타이밍 계측부에서 제2 아날로그 신호를 감산하면 좋은지는 용이하게 판단할 수 있다.

이상과 같이, 칼럼 A/D 변환부(151)는, A/D 변환의 오차의 발생을 억제할 수 있다. 또한, 칼럼 A/D 변환부(151)를 포함하는 A/D 변환부(112) 및 CMOS 이미지 센서(100)는, 마찬가지로, A/D 변환의 오차의 발생을 억제할 수 있다. 또한, 참조전압(Vref1) 및 참조전압(Vref2)의 주사 방향(비교 방향)은 임의이다. 단, 각 참조전압의 주사 방향(비교 방향)은, Vsig의 산출을 용이하게 하기 위해, 제1 아날로그 신호를 A/D 변환하는 경우와, 제2 아날로그 신호를 A/D 변환하는 경우에서, 서로 동일하게 하여 두는 것이 바람직하다.

<타이밍 차트의 다른 예>

상술한 도 9 및 도 10의 예에서는, 제1 아날로그 신호에 대해 다른 계조 정밀도로 복수회의 A/D 변환이 실행되지만, 각각의 A/D 변환 중에 천이한 비교 결과(Vco)를, 다음의 A/D 변환이 시작할 때에 재차 천이시켜 둘 필요가 있다. 이 때문에, 복수의 A/D 변환의 사이에서 세트링 시간이 발생한다. 즉, 불필요한 대기시간이 발생하고, A/D 변환의 처리시간이 불필요하게 길어져 버린다(A/D 변환 속도가 저감한다).

그래서, 도 11 및 도 12에 도시되는 바와 같이, 다른 계조 정밀도의 참조전압(Vref1 및 Vref2)의 전압 주사 방향을 순차적으로 교대로 하도록 하여도 좋다. 이와 같이 함으로써, 제1 아날로그 신호에 대한 참조전압(Vref1)의 비교가 종료된 후로부터, 제1 아날로그 신호에 대한 참조전압(Vref2)의 비교를 시작하기 까지의 사이에, 비교 결과(Vco)가 천이할 필요가 없어진다. 즉, 이와 같이 함에 의해, 칼럼 A/D 변환부(151)는, 세트링 시간의 발생을 억제할 수 있고, A/D 변환 처리의 고속화를 실현할 수 있다.

도 11은, 입사광 휘도가 낮은 경우, 즉 제2 아날로그 신호의 진폭이 작은 경우의 타이밍 차트를 도시하고 있다. 또한, 도 12는, 입사광 휘도가 높은 경우, 즉 제2 아날로그 신호의 진폭이 큰 경우의 타이밍 차트를 도시하고 있다.

이 경우, 비교 결과(Vco)의 값을 천이시킬 필요가 없기 때문에, 도 11 및 도 12에 도시되는 바와 같이, 제1 아날로그 신호에 대한 참조전압(Vref2)의 비교는, 시각(T4)부터 시작할 수 있다. 즉, 도 9 및 도 10의 경우에 비하여, 적어도, 시각(T4) 내지 시각(T5)의 세트링 시간을 생략할 수 있다.

도 11 및 도 12에 도시되는 바와 같이, 이 경우, 참조전압 발생부(132)는, 참조전압(Vref2)을, 작은 쪽부터 큰 쪽을 향하는 방향(참조전압(Vref1)의 경우와 반대의 비교 방향)으로 주사한다(즉, 밝은 쪽부터 어두운 쪽으로 주사한다). 이 주사는, 시각(T26)까지 계속된다고 한다.

또한, 시각(T26)보다 전의 시각(T25)에서, 이 비교 결과(Vco)가 변화하였다고 한다. 이 경우, 타이밍 계측부(164)는, 시각(T25)에서 카운트를 종료한다. 타이밍 계측부(164)는, 이 카운트값을 디지털 출력(Do2)으로서 출력한다.

또한, 도 11 및 도 12의 경우도, 계조 정밀도가 높은 참조전압(Vref1)의 소정 판정치와, 제2 아날로그 신호와의 비교는, 도 9나 도 10의 경우와 마찬가지로 행하여진다(시각(T26) 내지 시각(T27)).

또한, 제2 아날로그 신호와 주사되는 참조전압과의 비교도, 도 9 및 도 10의 경우와 마찬가지로 행하여진다(시각(T28) 내지 시각(T30)). 물론, 참조전압(Vref1) 및 참조전압(Vref2)의 비교 방향은, 제1 아날로그 신호와 비교하는 경우와, 제2 아날로그 신호와 비교하는 경우에서 동일하다. 예를 들면, 도 11의 예인 경우, 제2 아날로그 신호와 비교한 때, 참조전압(Vref1)은, 큰 쪽부터 작은 쪽을 향하는 방향으로 주사하고(즉, 어두운 쪽부터 밝은 쪽으로 주사하고), 참조전압(Vref2)은, 작은 쪽부터 큰 쪽을 향하는 방향으로 주사한다(즉, 밝은 쪽부터 어두운 쪽으로 주사한다).

도 11의 예에서, 시각(T30)보다 전의 시각(T29)에서, 이 비교 결과(Vco)가 변화하였다고 한다. 이 경우, 타이밍 계측부(164)는, 시각(T29)에서 카운트를 종료한다. 타이밍 계측부(164)는, 이 카운트값을 디지털 출력(Do1)으로서 출력한다. 도 9의 경우와 마찬가지로, 칼럼 A/D 변환부(151)는, 신호 성분(Vsig)의 디지털값을 용이하게 얻을 수 있다.

도 12의 예에서, 시각(T30)보다 전의 시각(T39)에서, 이 비교 결과(Vco)가 변화하였다고 한다. 이 경우, 타이밍 계측부(164)는, 시각(T39)에서 카운트를 종료하고, 얻어진 카운트값을 디지털 출력(Do2)으로서 출력한다.

도 12에 도시되는 바와 같이, 참조전압의 주사 방향이 역방향인 경우, 참조전압의 주사 시작부터 비교 결과(Vco)의 변화까지의 타이밍을 계측하면, 제1 아날로그 신호에 대해서는, Vfs1-ΔV의 디지털값이 얻어진다. 제2 아날로그 신호에 대해서는 Vfs2-(Vsig+ΔV)의 디지털값이 얻어진다. 업 다운·카운터에서 뺄셈을 한 경우, 최종 출력은 (Vfs2-Vfs1)-Vsig가 된다. 여기서, Vfs1는 제1 아날로그 신호에 대해 주사한 참조전압의 전압 진폭, Vfs2는 제2 아날로그 신호에 대해 주사한 참조전압의 전압 진폭이기 때문에 이미 알고 있다. 따라서 칼럼 A/D 변환부(151)는, 이들의 디지털값으로부터 Vsig를 용이하게 산출할 수 있다.

<타이밍 차트의 다른 예>

도 11 및 도 12의 예인 경우, 판정 기간 후에, 제2 아날로그 신호에 대해 A/D 변환을 하기 전에, 비교 결과(Vco)가 반드시 한번 천이하고 있다. 이것은, 소정 판정치보다도 진폭이 작은(즉, 어두운) 제2 아날로그 신호에 대해 이용하는 참조전압(Vref1)이, 어두운 측부터 주사하기 때문에, 소정 판정치로부터 주사 시작치로 참조전압이 변화할 때에 화소 신호(Vx)를 넘기 때문이다.

마찬가지로, 소정 판정치보다도 진폭이 큰(즉, 밝은) 제2 아날로그 신호에 대해서는, 참조전압(Vref2)이, 밝은 측부터 주사하기 때문에, 역시 소정 판정치로부터 주사 시작치로 참조전압이 변화할 때에 화소 신호(Vx)를 넘기 때문에, 비교 결과(Vco)의 천이가 발생한다.

따라서 칼럼 A/D 변환부(151)는, 비교 결과(Vco)의 천이가 안정될 때까지 A/D 변환을 시작할 수가 없다.

그래서, 각 참조전압의 비교 방향(주사 방향)을, 도 11 및 도 12의 경우와 역으로 한다. 즉, 참조전압 발생부(131)가, 계조 정밀도가 높은 참조전압(Vref1)을, 작은 쪽부터 큰 쪽을 향하는 방향(즉 밝은 쪽부터 어두운 쪽에 향하는 방향)으로 주사하도록 한다. 또한, 참조전압 발생부(132)가, 계조 정밀도가 낮은 참조전압(Vref2)을, 큰 쪽부터 작은 쪽을 향하는 방향(즉, 어두운 쪽부터 밝은 쪽에 향하는 방향)으로 주사하도록 한다. 이와 같이 함에 의해, 판정 기간 후로부터, 다음의 A/D 변환에 이르는 기간에서의 비교 결과(Vco)의 천이를 없애는 것이 가능해진다. 이에 의해, 칼럼 A/D 변환부(151)는, A/D 변환의 더한층의 고속화를 실현할 수 있다.

도 13 및 도 14에 그 경우의 타이밍 차트의 예를 도시한다. 도 13은, 입사광 휘도가 낮은 경우, 즉 제2 아날로그 신호의 진폭이 작은 경우의 타이밍 차트를 도시하고 있다. 또한, 도 14는, 입사광 휘도가 높은 경우, 즉 제2 아날로그 신호의 진폭이 큰 경우의 타이밍 차트를 도시하고 있다.

도 13 및 도 14에 도시되는 바와 같이, 이 경우, 도 11 및 도 12에 도시되는 예의 경우와, 참조전압(Vref1) 및 참조전압(Vref2)의 주사 방향(비교 방향)이 역으로 되어 있다. 그 때문에, 제2 아날로그 신호의 A/D 변환시, 판정 기간 종료 후(시각(T27)), 제어 신호(Φfb)의 펄스가 생성되고, 제어 신호(ADP)가 H레벨로 천이한 시점에서, 참조전압(Vref1) 및 참조전압(Vref2)을 주사할 수 있다. 즉, 이 시점에서 제2 아날로그 신호와 참조전압(Vref1) 또는 참조전압(Vref2)과의 비교가 가능해진다. 따라서, 칼럼 A/D 변환부(151)는, 도 11이나 도 12에 도시되는 시각(T27) 내지 시각(T28)의 세트링 시간을 생략할 수 있고, A/D 변환의 고속화를 실현할 수 있다.

또한, 도 11 및 도 12의 예에서는, 타이밍 계측부(164)는, 참조전압(Vref2)을 제1 아날로그 신호나 제2 아날로그 신호와 비교할 때에, 참조전압(Vref2)을 참조전압(Vref1)과 역방향으로 주사함에도 불구하고, 참조전압(Vref1)의 경우와 마찬가지로, 주사 시작부터 비교 결과(Vco)가 변화할 때까지의 기간의 길이를 계측하고 있다. 그 때문에, Vsig에 상당하는 디지털값이 직접 얻어지지 않았다.

그러나, 도 13이나 도 14에 도시되는 예와 같이, 비교 결과(Vco)가 변화한 타이밍부터 참조전압의 주사가 종료된 타이밍까지의 기간을 계측함에 의해, 타이밍 계측부(164)는, Vsig에 상당하는 디지털값을 직접 얻을 수 있다.

예를 들면, 도 13의 예인 경우, 타이밍 계측부(164)는, 참조전압(Vref1)과 제1 아날로그 신호와의 비교에서는, 비교 결과(Vco)가 변화한 타이밍 시각(T43)부터 참조전압의 주사가 종료된 타이밍 시각(T4)까지의 기간을 계측한다. 또한, 타이밍 계측부(164)는, 참조전압(Vref1)과 제2 아날로그 신호와의 비교에서는, 비교 결과(Vco)가 변화한 타이밍 시각(T48)부터 참조전압의 주사가 종료된 타이밍 시각(T49)까지의 기간을 계측한다. 이와 같이 계측을 행함에 의해, 타이밍 계측부(164)는, Vsig에 상당하는 디지털값을 직접 얻을 수 있다. 따라서 타이밍 계측부(164)는, 업 다운·카운터에서 뺄셈을 한 경우, Vsig가 디지털 출력으로서 얻어진다. 물론 도 11이나 도 12의 예에서, 타이밍 계측부(164)가, 참조전압(Vref2)에 관해, 이것과 마찬가지로 카운트하도록 하여도 좋다.

<선택부의 다른 예>

그런데, 소정 판정치와의 비교에 의해 얻어진 비교 결과(Vco)는, 도 6에 도시되는 선택부(163)에 의해, SWFB로서 유지되고, 참조전압을 전환하는 전환부(161)의 제어에 이용된다. 소정 판정치는 참조전압 발생부(131)로부터 공급되기 때문에, 비교 결과(Vco)가 SWFB에 반영되어 참조전압이 전환되면, 참조전압에 노이즈가 발생하게 된다. 도 5에 도시되는 CMOS 이미지 센서(100)와 같이, 복수의 칼럼 A/D 변환부(151)가 공통의 참조전압을 이용하는 경우, 또한 각 칼럼 A/D 변환부(151)에 대한 제어 신호(Φfb)의 타이밍 공급이 서로 어긋날 우려가 있다. 이와 같은 경우, 먼저 비교 결과를 반영시킨 칼럼 A/D 변환부(151)가 참조전압에 노이즈를 가하고, 다른 칼럼 A/D 변환부(151)의 비교 결과에 오차를 중첩시켜 버려, 참조전압의 선택을 잘못하게 하여 버릴 우려가 있다.

그래서, 도 15의 A에 도시되는 바와 같이, 선택부(163)에서의 비교 결과(Vco)의 유지를, Φfb1과 Φfb2의 2상 동작으로 하고, Φfb1로 모든 칼럼 A/D 변환부(151)에서 SWFB에 반영시키는 비교 결과를 확정한 다음, Φfb2로 참조전압을 전환하도록 하여도 좋다.

도 15는, 선택부의 주된 구성례를 도시하는 도면이다. 도 15의 A의 경우, 선택부(163)는, 도 6에 도시되는 구성의 래치(171) 대신에 래치(171-1) 및 래치(171-2)를 갖는다. 래치(171-1) 및 래치(171-2)는, 함께 도 6의 래치(171)와 같은 처리부이다. 래치(171-1) 및 래치(171-2)를 서로 구별하여 설명할 필요가 없는 경우, 단지 래치(171)라고 칭한다. 래치(171-1)는, 제어 신호(Φfb1)에 의해 제어되는 타이밍에서, 비교 결과(Vco)의 부정을 유지하고, 유지하고 있는 값을 신호(SWFB0)로서 출력한다. 래치(171-2)는, 제어 신호(Φfb2)에 의해 제어되는 타이밍에서, 래치(171-1)로부터 출력되는 신호(SWFB0)를 유지하고, 유지하고 있는 값을 신호(SWFB)로서 출력한다.

즉, 도 15의 B의 타이밍 차트에 도시되는 바와 같이, 래치(171-1)가, 비교 결과(Vco)의 부정을 유지하고, 모든 칼럼 A/D 변환부(151)가 비교 결과(Vco)의 부정을 유지하고 나서, 래치(171-2)가 그 유지된 비교 결과(Vco)의 부정을 유지한다. 즉, 신호(SWFB)의 값이 확정된다. 이와 같이 함에 의해, CMOS 이미지 센서(100)는, 어느 칼럼 A/D 변환부(151)에 의한 참조전압의 선택이, 다른 칼럼 A/D 변환부(151)에 의한 참조전압의 선택에 대해 영향을 미치는 것을 억제할 수 있다.

이와 같은 선택부(163), 도 7의 단위화소(141), 및 도 8의 비교부(162)를 적용한 경우의 도 5의 CMOS 이미지 센서(100)에 의한 A/D 변환의 양상의 예를 도시하는 타이밍 차트를 도 16 및 도 17에 도시한다. 도 16은, 입사광 휘도가 낮은 경우, 즉 제2 아날로그 신호의 진폭이 작은 경우의 타이밍 차트를 도시하고 있다. 또한, 도 17은, 입사광 휘도가 높은 경우, 즉 제2 아날로그 신호의 진폭이 큰 경우의 타이밍 차트를 도시하고 있다.

참조전압(Vref1) 및 참조전압(Vref2)의 비교 방향(주사 방향)은, 도 11 및 도 12의 경우와 마찬가지이다. 단, 도 17의 예인 경우, <타이밍 차트의 다른 예>에서 상술(上述)한 바와 같이, 타이밍 계측부(164)는, 참조전압(Vref2)에 관해, 비교 결과(Vco)가 변화한 타이밍부터 참조전압의 주사가 종료되는 타이밍까지의 기간을 계측한다. 이에 의해, 타이밍 계측부(164)는, Vsig에 상당하는 디지털값을 직접 얻을 수 있다.

또한, 적용하는 계조 정밀도는, 3 이상이라도 좋다. 도 18은, 3개의 계조 정밀도를 이용한 경우의 CMOS 이미지 센서(100)의 일부의 주된 구성례를 도시하는 도면이다.

도 18에 도시되는 바와 같이, 이 경우, CMOS 이미지 센서(100)는, 참조전압 발생부(131) 및 참조전압 발생부(132)에 더하여, 참조전압 발생부(233)를 갖는다. 참조전압 발생부(233)는, 참조전압 발생부(131) 및 참조전압 발생부(132)와 같은 처리부이지만, 참조전압(Vref1) 및 참조전압(Vref2)과 다른 계조 정밀도(D3)로 주사하는 참조전압(Vref3)을 발생한다.

또한, 이 경우, CMOS 이미지 센서(100)는, 칼럼 A/D 변환부(151) 대신에 칼럼 A/D 변환부(251)를 갖는다. 칼럼 A/D 변환부(251)는, 기본적으로 칼럼 A/D 변환부(151)와 같은 구성을 가지며, 같은 처리를 행하지만, 3개의 참조전압(참조전압(Vref1) 내지 참조전압(Vref3))을 이용하여 화소 신호(Vx)를 A/D 변환한다. 즉, 칼럼 A/D 변환부(251)는, 전환부(161) 대신에 전환부(261)를 가지며, 선택부(163) 대신에 선택부(263)를 갖는다.

전환부(261)는, 도 18에 도시되는 바와 같이, 선택부(263)의 제어에 의거하여, 참조전압 발생부(131), 참조전압 발생부(132), 및 참조전압 발생부(233) 중, 어느 하나를, 비교부(162)에 접속하고, 기타를 비교부(162)로부터 절단하는 스위치를 갖는다. 즉, 전환부(261)는, 선택부(263)로부터 공급되는 제어 신호(SWR1) 내지 제어 신호(SWR3)에 따라, 참조전압(Vref1) 내지 참조전압(Vref3) 중, 어느 하나를 비교부(162)에 공급시킨다.

선택부(263)는, A/D 변환 제어부(110)의 제어에 따라, 비교부(162)에 공급하는 참조전압의 선택을 행한다. 선택부(263)에는, A/D 변환 제어부(110)로부터 제어 신호(ADP) 및 제어 신호(SWSQ)가 공급된다. 선택부(263)는, 그들의 값에 의거한 타이밍에서, 참조전압(Vref1) 내지 참조전압(Vref3) 중 어느 하나를, 비교부(162)로부터 공급되는 비교 결과(Vco)에 의거하여 선택한다. 선택부(263)는, 전환부(261)가 그 선택한 참조전압을 비교부(162)에 공급하도록, 제어 신호(SWR1) 내지 제어 신호(SWR3)의 값을 결정하고, 그들을 전환부(161)에 공급한다.

도 19는, 이 경우의 A/D 변환의 양상의 예를 도시하는 타이밍 차트이다.

도 19에서는 간단함을 위해 참조전압(Vref1) 내지 참조전압(Vref3)의 하나로 통합하여 기재하고 있다. 가장 높은 계조 정밀도의 참조전압(Vref1)은 밝은 측부터 어두운 측으로 주사되고, 가장 낮은 계조 정밀도의 참조전압(Vref3)은 어두운 측에서 밝은 측으로 주사된다. 여기서는, 중간의 Vref2는, 제1 아날로그 신호의 A/D 변환 기간에 주사 방향이 순차적으로 교대로 되도록, 밝은 측부터 어두운 측으로 설정된다.

판정 기간에서는 보다 높은 계조 정밀도의 참조전압을 소정 판정치에 이용하기 위해, 참조전압(Vref1)과 참조전압(Vref2)의 경계는, 참조전압(Vref1)을 이용하여 판정하고, 참조전압(Vref2)과 참조전압(Vref3)의 경계는, 참조전압(Vref2)을 이용하여 판정한다. 2회의 판정 결과(Vco)가, 「0, 0」인 경우, 제2 아날로그 신호는 신호 범위(A)이기 때문에 참조전압(Vref1)을 이용한다. 마찬가지로 「1, 0」이면 신호 범위(B)이고 참조전압(Vref2)을, 「1, 1」이면 신호 범위(C)이고 참조전압(Vref3)을 이용한다. 여기서, 각 참조전압은, 제1 아날로그 신호에 적용한 주사 방향과 동일한 주사 방향을 제2 아날로그 신호에도 적용하고, 판정된 신호 범위에 응하여 참조전압(Vref1) 내지 참조전압(Vref3)의 어느 하나가 제2 아날로그 신호에 적용된다. 도 19에 도시하는 바와 같이 판정 기간 후부터 A/D 변환 전의 기간에 비교 결과(Vco)가 천이할 필요는 없고 고속 동작이 가능하다.

또한, 이 고속 동작에서 중간의 참조전압(Vref2)의 주사 방향은 임의이다. 예를 들면, 참조전압(Vref2)을 도 19의 역방향(어두운 측부터 밝은 측)으로 주사할 필요가 있는 경우, 제1 아날로그 신호의 A/D 변환 기간에서는, Vref2→Vref1→Vref3의 순서로 하면 순차 교대가 되고, 또한 판정 기간의 소정 판정치의 적용 순번을 Vref2→Vref1로 하면, 참조전압(Vref2)이 (도 19의) 역방향이라도, 비교 결과(Vco)의 천이 회수는 증가하지 않도록 할 수 있다.

이상과 같이, 화소의 출력 레벨에 응한 계조 정밀도로 A/D 변환을 적용함에 의해, 노이즈 레벨이 작은 저출력 영역에 높은 계조 정밀도를 적용하면서, 고속·저소비 전력의 AD 변환 동작을 실현할 수 있다. 특히, 출력 레벨의 판정에 관한 추가 회로의 면적 증가를 억제하고, 판정 오차에 의한 참조전압의 전압 범위 확대에 기인하는 AD 변환 기간의 증대를 억제하고, 또한, 다른 계조 정밀도의 참조전압을 복수 적용함에 의한 각 AD 변환의 사이에 필요로 하는 세트링 기간을 단축하여 고속화를 가능하게 한다.

<2. 제2의 실시의 형태>

<분포정수(分布定數)에 관해>

제1의 실시의 형태에서 설명한 바와 같이, CMOS 이미지 센서(100)에서, 참조전압(Vref1) 및 참조전압(Vref2)은, 복수의 칼럼 A/D 변환부(151)에 접속된다. 예를 들면, 도 20에 도시되는 바와 같이 4개의 칼럼 A/D 변환부(151)(칼럼 A/D 변환부(151-1) 내지 칼럼 A/D 변환부(151-4))가 병렬로 배치된다고 한다.

이 경우, 참조전압 발생부(131) 또는 참조전압 발생부(132)로부터 각 칼럼 A/D 변환부(151)에 접속되는 배선에서 기생 저항(Rref)이 부가한다. 또한, 각 칼럼 A/D 변환부(151)에서, 비교부(162-1) 내지 비교부(162-4)의 각각의 입력 용량(Ci)을 비롯한 기생 용량이 분포정수로서 부가한다.

제1 아날로그 신호를 참조전압(Vref1)과 비교하는 경우, 도 21과 같은 분포정수가 된다. 또한 제1 아날로그 신호를 참조전압(Vref2)과 비교하는 경우, 도 22와 같은 분포정수가 된다. 즉, 이들의 경우, 모든 칼럼 A/D 변환부(151)가 참조전압(Vref1) 또는 참조전압(Vref2)의 일방에 접속된다.

이에 대해, 예를 들면, 모든 제2 아날로그 신호가 참조전압(Vref1)으로 A/D 변환되는 출력 범위였던 경우, 도 21의 접속 상태가 되고, 제1 아날로그 신호를 참조전압(Vref1)으로 A/D 변환하는 경우와 같은 분포정수가 된다.

이 때문에, 도 23에 도시되는 바와 같이, 열(1) 내지 열(4)의 각각에서, 기생 저항 및 기생 용량에 의해, 예를 들면 Vref1_1 내지 Vref1_4와 같이, 각 열의 참조전압(Vref1)에 지연의 편차가 발생하였다고 하여도, 제1 아날로그 신호의 A/D 변환과 제2 아날로그 신호 A/D 변환에서의 각 노드의 지연(각 열에서의, 양화살표(301)로 도시되는 기간의 지연과 양화살표(302)로 도시되는 기간의 지연)은 서로 동일하기 때문에 A/D 변환 결과는 모두 올바르게 Vsig에 상당하는 디지털값을 출력한다. 도 23에서는, 간단함을 위해 제1 아날로그 신호에 대한 Vref2의 A/D 변환 기간이나, 밝기 판정 기간을 생략하여 도시하고 있다.

이것은, 모든 제2 아날로그 신호가 참조전압(Vref2)으로 A/D 변환된 출력 범위였던 경우도 마찬가지이다. 즉, 제2 아날로그 신호의 A/D 변환 기간에서 도 22의 분포정수 회로가 되기 때문에, 각 Vref2_x 노드의 지연은 제1 아날로그 신호의 AD 변환 기간과 일치하고, 올바르게 신호 성분(Vsig)이 디지털 변환된다.

그러나, 제2 아날로그 신호의 경우, 각 열의 제2 아날로그 신호(V1 내지 V4)의 전압 범위가, 참조전압(Vref1)의 A/D 변환 범위와, Vref2의 A/D 변환 범위, 즉 소정 판정치에 대해 대소의 전압이 혼재할 가능성이 있다. 그 때는, 각 열의 칼럼 A/D 변환부(151)에서의 판정 결과에 따라, 참조전압(Vref1) 또는 참조전압(Vref2)이 선택된다.

예를 들면, 열(1)의 제2 아날로그 신호(V1)와, 열(4)의 제2 아날로그 신호(V4)가 소정 판정치보다도 작은 신호 진폭이고, 열(2)의 제2 아날로그 신호(V2)와, 열(3)의 제2 아날로그 신호(V3)가 소정 판정치보다도 큰 신호 진폭이라고 한다. 이 경우, 열(1)과 열(4)에 대해 참조전압(Vref1)이 채용되고, 열(2)과 열(3)에 대해 참조전압(Vref2)이 채용된다.

이때, 도 24에 도시되는 바와 같은 분포정수가 된다. 즉, 이 경우, 도 21에 도시되는 예와도, 도 22에 도시되는 예와도 다른 분포정수이다.

도 24에 도시되는 예의 경우, 참조전압(Vref1)에 주목하면, 도 25에 도시되는 바와 같이, 각 열의 참조전압(Vref1_x)의 지연은, 양화살표(301)로 도시되는 기간과, 양화살표(302)로 도시되는 기간에서 서로 다른 것으로 된다. 특히 참조전압 발생부(131)나 참조전압 발생부(132)로부터 먼 위치에 있는 열(4)의 참조전압(Vref1_4)은 부하가 감소한 분만큼, 지연이 작아진다. 이 때문에, 열(1)의 참조전압(Vref1_1)에 의해 취득된 Vsig에 대해, 열(4)의 참조전압(Vref1_4)에서는 지연이 작아진 분인 ΔVd만큼 출력치가 오차를 갖는다.

또한, 실제로는, 열(1)의 참조전압(Vref1_1)도, 도 23과 비교하여 지연이 작아져서 Vsig에 대해 오차를 갖지만, 열(4)의 참조전압(Vref1_4)보다도 작기 때문에, 도 25에서는 간단함을 위해, 열(1)의 참조전압(Vref1_1)의 오차는 생략하고 있다. 또한 도 25에서는, 양화살표(302)로 도시되는 기간에서의, 열(2)의 참조전압(Vref1_2)과 열(3)의 참조전압(Vref1_3)의 파형의 기재를 생략하고 있지만, 열(4)의 참조전압(Vref1_4)과 마찬가지로 지연이 작아지고 타이밍에 어긋남이 있다. 참조전압(Vref2)에 주목한 경우도 완전히 마찬가지이다.

이 오차는, 복수의 제2 아날로그 신호가, 다른 계조 정밀도가 할당되는 전압 범위에, 어떤 위치 분포로 어떤 비율로 포함되는지로 변화하기 때문에, 후단의 화상 처리로 보정하는 것은 용이하지가 않고, 오차가 노이즈로서 화질을 열화시킬 우려가 있다.

<분포정수의 개선에 관해>

그래서, 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와, 필요에 응하여 상기 비교부에 공급하는 참조전압을 전환하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 기타를 소정의 부하 용량에 접속하는 전환부와, 상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비하도록 한다.

이와 같이 함에 의해, 신호 처리 장치는, 각 열의 정수 분포를, 제1 아날로그 신호의 A/D 변환의 경우와, 제2 아날로그 신호의 A/D 변환의 경우에서 같게 할 수 있다. 즉, 각 열에서, 제1 아날로그 신호의 A/D 변환의 경우와, 제2 아날로그 신호의 A/D 변환의 경우 사이의 지연의 어긋남을 억제할 수 있고, 보다 정확하게 신호 성분(Vsig)을 디지털값으로서 취득할 수 있도록 된다. 즉, A/D 변환의 오차의 발생을 억제할 수 있다.

또한, 상기 부하 용량이, 상기 비교부의 등가 용량 또는 근사(近似) 용량이도록 하여도 좋다.

부하 용량을 가능한 한 비교부의 등가 용량에 근접함에 의해, 신호 처리 장치는, 각 열의 지연을 보다 정확하게 정돈할 수 있고, 보다 정확하게 신호 성분(Vsig)을 디지털값으로서 취득할 수 있다.

또한, 상기 비교부, 상기 전환부, 및 상기 계측부의 조합을 복수 구비하고, 각 조합에서, 상기 복수의 참조전압이, 각각, 신호 레벨을 증폭하는 증폭부를 통하여 상기 전환부에 공급되고, 또한, 상기 증폭부의 출력이, 상기 조합 사이에서 상기 계조 정밀도마다에, 서로 접속되도록 하여도 좋다.

버퍼를 마련하고, 그 버퍼를 통하여 참조전압을 비교부에 공급하도록 함에 의해, 신호 처리 장치는, 비교부에서 발생하는 노이즈를 전반시키지 않도록 할 수 있다. 또한, 이 경우, 열(列) 공통선을 마련함에 의해, 신호 처리 장치는, 열 사이의 오프셋 편차를 평활화 할 수 있다. 이 경우도 마찬가지로, 전환부에 부하 용량을 마련함에 의해, 신호 처리 장치는, 보다 정확하게 신호 성분(Vsig)을 디지털값으로서 취득할 수 있도록 된다.

또한, 상기 비교부에 의한 상기 아날로그 신호와 적어도 하나 이상의 소정 판정치와의 비교 결과에 응하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 선택하는 선택부를 또한 구비하고, 상기 전환부가, 상기 선택부에 의한 선택 결과에 응하여, 상기 복수의 참조전압의 각각에 관해, 상기 비교부 또는 상기 부하 용량에의 접속을 제어하도록 하여도 좋다.

이와 같이 함에 의해, 신호 처리 장치는, 제1의 실시의 형태에서 설명한 바와 같이, 판정의 비교 정밀도(오프셋 오차)에 기인하는 참조전압의 전압 범위 마진을 삭감하고, 고속화 또는 저소비 전력화의 효과를 얻을 수 있다.

또한, 상기 소정 판정치가, 상기 복수의 참조전압 중의, 계조 정밀도가 보다 높은 참조전압을 공급하는 참조전압 발생부에 의해 주어지도록 하여도 좋다.

이와 같이 함에 의해, 신호 처리 장치는, 제1의 실시의 형태에서 설명한 바와 같이, 비교 정밀도(오프셋 오차)에 기인하는 참조전압의 전압 범위 마진을 더욱 삭감할 수 있다.

또한, 상기 선택부가, 상기 비교부에 의한 비교의 결과, 상기 아날로그 신호가 상기 소정 판정치보다 작다고 판정된 경우, 상기 복수의 참조전압 중의, 계조 정밀도가 보다 높은 참조전압을 선택하고, 상기 아날로그 신호가 상기 소정 판정치보다 크다고 판정된 경우, 상기 복수의 참조전압 중의, 계조 정밀도가 보다 낮은 참조전압을 선택하고, 상기 전환부가, 상기 선택부에 의해 선택된 참조전압을 상기 비교부에 접속하고, 기타를 상기 부하 용량에 접속하도록 하여도 좋다.

이와 같이 함에 의해, 신호 처리 장치는, 제1의 실시의 형태에서 설명한 바와 같이, 회로 증가 없이 소정 판정치를 공급할 수 있을 뿐만 아니라, 그 전압 설정 오차도 캔슬할 수 있다.

또한, 상기 비교부가, 상기 화소의 노이즈 신호인 제1의 아날로그 신호, 및, 상기 화소의 데이터를 포함하는 신호인 제2의 아날로그 신호를, 각각, 상기 참조전압과 비교하고, 상기 계측부가, 상기 비교부에 의한 상기 제1의 아날로그 신호와 상기 참조전압과의 비교 결과의 변화 타이밍의 계측 결과와, 상기 비교부에 의한 상기 제2의 아날로그 신호와 상기 참조전압과의 비교 결과의 변화 타이밍의 계측 결과와의 차분을 구하도록 하여도 좋다.

이와 같이 함에 의해, 신호 처리 장치는, 제1의 실시의 형태에서 설명한 바와 같이, 편차 성분을 제거하기 위한 뺄셈 처리를, 디지털 영역에서 행할 수가 있어서, 이 뺄셈 처리에 의한 회로 규모나 소비 전력의 증대를 억제할 수 있다.

또한, 상기 제1의 아날로그 신호에 대해, 상기 선택부가, 각 참조전압을 순차적으로 선택하고, 상기 전환부가, 상기 선택부에 의해 선택된 참조전압을 상기 비교부에 접속하고, 기타를 상기 부하 용량에 접속하고, 상기 비교부가, 상기 전환부의 제어에 따라, 상기 제1의 아날로그 신호와 각 참조전압을 순차적으로 비교하고, 상기 제2의 아날로그 신호에 대해, 상기 선택부가, 상기 비교부에 의한 상기 제2의 아날로그 신호와 적어도 하나 이상의 소정 판정치와의 비교 결과에 응하여, 상기 복수의 참조전압 중의 어느 하나를 선택하고, 상기 전환부가, 상기 선택부에 의해 선택된 참조전압을 상기 비교부에 접속하고, 기타를 상기 부하 용량에 접속하고, 상기 비교부가, 상기 전환부의 제어에 따라, 상기 제2의 아날로그 신호와, 상기 선택부에 의해 선택된 참조전압을 비교하고, 상기 계측부가, 상기 제2의 아날로그 신호와 상기 선택부에 의해 선택된 참조전압과의 비교 결과의 변화 타이밍의 계측 결과, 및, 상기 제1의 아날로그 신호와 상기 선택부에 의해 선택된 참조전압과의 비교 결과의 변화 타이밍의 계측 결과의 차분을 구하도록 하여도 좋다.

이와 같이 함에 의해, 신호 처리 장치는, 제1의 실시의 형태에서 설명한 바와 같이, 제2 아날로그 신호(신호 성분+편차 성분)을 어느 계조 정밀도로도 A/D 변환할 수 있다.

또한, 상기 복수의 참조전압을 상기 전환부에 공급하는 참조전압 공급부를 또한 구비하도록 하여도 좋다.

이와 같이 함에 의해, 신호 처리 장치는, 제1의 실시의 형태에서 설명한 바와 같이, 참조전압의 주사 제어를 용이하게 행할 수 있다.

또한, 상기 참조전압 공급부가, 상기 제1의 아날로그 신호 및 상기 제2의 아날로그 신호에 대해, 소정의 범위의 전압을 작은 쪽부터 큰 쪽을 향하는 제1의 비교 방향, 또는, 상기 범위의 전압을 큰 쪽부터 작은 쪽을 향하는 제2의 비교 방향으로 비교시키도록, 상기 참조전압을 상기 전환부에 공급하고, 상기 전환부가, 상기 참조전압 공급부에 의해 공급된 상기 복수의 참조전압 중, 상기 선택부에 의해 선택된 참조전압을 상기 비교부에 접속하고, 기타를 상기 부하 용량에 접속하도록 하여도 좋다.

이와 같이 함에 의해, 비교부는, 제1의 실시의 형태에서 설명한 바와 같이, 제1의 아날로그 신호 및 제2의 아날로그 신호와, 소정의 범위의 전압의 참조전압을 비교할 수 있다.

또한, 상기 참조전압 공급부가, 상기 제1의 아날로그 신호에 대해, 상기 복수의 참조전압을, 계조 정밀도 순서로, 또한, 하나 전의 참조전압과는 반대의 비교 방향으로 비교시키도록 상기 전환부에 공급하도록 하여도 좋다.

이와 같이 함에 의해, 신호 처리 장치는, 제1의 실시의 형태에서 설명한 바와 같이, 각 A/D 변환의 사이에 필요로 하는 세트링 기간을 단축하고, 더한층의 고속화를 실현할 수 있다.

또한, 상기 참조전압 공급부가, 상기 제2의 아날로그 신호에 대해, 상기 선택부에 의해 선택된 참조전압을, 상기 참조전압을 상기 제1의 아날로그 신호와 비교시킬 때와 같은 비교 방향으로 비교시키도록 상기 전환부에 공급하도록 하여도 좋다.

이와 같이 함에 의해, 신호 처리 장치는, 제1의 실시의 형태에서 설명한 바와 같이, 참조전압의 주사 방향에 따라 다른 비선형성(히스테리시스)에 의한, 편차 성분(즉 제1 아날로그 신호)의 제거 정밀도를 손상시키지 않고서 저노이즈의 A/D 변환을 실현할 수 있다.

또한, 상기 참조전압 공급부가, 상기 복수의 참조전압 중, 계조 정밀도가 가장 높은 참조전압을, 상기 범위의 전압을 상기 제2의 비교 방향으로 비교시키도록 공급하고, 계조 정밀도가 가장 낮은 참조전압을, 상기 범위의 전압을 상기 제1의 비교 방향으로 비교시키도록 공급하도록 하여도 좋다.

이와 같이 함에 의해, 신호 처리 장치는, 제1의 실시의 형태에서 설명한 바와 같이, 소정 전압의 판정 결과로 비교부가 천이한 논리치로부터, 제24아날로그 신호에 대해 각각의 계조 정밀도로 A/D 변환을 적용할 수 있다. 따라서 비교부가 A/D 변환 전에 천이하여 논리가 안정되는 기간을 기다릴 필요가 없고, 신호 처리 장치는, 더한층의 고속화를 실현할 수 있다.

또한, 입사광을 광전변환하는 광전변환 소자를 포함하는 단위화소가 나열된 화소 어레이와, 상기 화소 어레이의 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와, 상기 비교부에 공급하는 참조전압을 전환하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 기타를 소정의 부하 용량에 접속하는 전환부와, 상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비하는 촬상 소자로 하도록 하여도 좋다.

또한, 피사체를 촬상하는 촬상부와, 상기 촬상부에 의한 촬상에 의해 얻어진 화상 데이터를 화상 처리하는 화상 처리부를 구비하고, 상기 촬상부는, 입사광을 광전변환하는 광전변환 소자를 포함하는 단위화소가 나열된 화소 어레이와, 상기 화소 어레이의 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와, 상기 비교부에 공급하는 참조전압을 전환하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 기타를 소정의 부하 용량에 접속하는 전환부와, 상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비하는 촬상 장치로 하여도 좋다.

즉, 본 기술은, 신호 처리 장치로서 실현하는 것도 가능하고, 같은 신호 처리를 행하는 임의의 장치로서도 실현할 수 있다. 또한, 제어 처리의 일부 또는 전부를 소프트웨어에 의해 실현하도록 하여도 좋다.

이하에, 보다 구체적으로 설명한다.

<전환부의 다른 예>

각 열의 정수 분포를, 제1 아날로그 신호의 A/D 변환의 경우와, 제2 아날로그 신호의 A/D 변환의 경우서 마찬가지로 하기 위해, 예를 들면, 도 5의 CMOS 이미지 센서(100)에서, 전환부(161) 대신에, 도 26에 도시되는 전환부(361)를 적용한다.

도 26에 도시되는 바와 같이, 전환부(361)는, 스위치(371) 및 스위치(372) 외에 부하 용량(Cj)(373)을 갖는다.

스위치(371)는, 제어 신호(SWR1) 및 제어 신호(SWR2)의 값에 의거하여, 참조전압(Vref1_x)을 공급하는 참조전압 발생부(131)를 비교부(162) 또는 부하 용량(373)에 접속한다. 예를 들면, 스위치(371)는, 제어 신호(SWR1) 및 제어 신호(SWR2)의 값에 의거하여, 참조전압 발생부(131)를, 비교부(162)에 접속함과 함께 부하 용량(373)으로부터 절단한다. 또한, 예를 들면, 스위치(371)는, 제어 신호(SWR1) 및 제어 신호(SWR2)의 값에 의거하여, 참조전압 발생부(131)를, 비교부(162)로부터 절단함과 함께 부하 용량(373)에 접속한다.

스위치(372)는, 제어 신호(SWR1) 및 제어 신호(SWR2)의 값에 의거하여, 참조전압(Vref2_x)을 공급하는 참조전압 발생부(132)를 비교부(162) 또는 부하 용량(373)에 접속한다. 예를 들면, 스위치(372)는, 제어 신호(SWR1) 및 제어 신호(SWR2)의 값에 의거하여, 참조전압 발생부(132)를, 비교부(162)에 접속함과 함께 부하 용량(373)으로부터 절단한다. 또한, 예를 들면, 스위치(372)는, 제어 신호(SWR1) 및 제어 신호(SWR2)의 값에 의거하여, 참조전압 발생부(132)를, 비교부(162)로부터 절단함과 함께 부하 용량(373)에 접속한다.

환언하면, 스위치(371) 및 스위치(372)는, 비교부(162) 및 부하 용량(373)에 접속하는 참조전압 발생부를 선택한다. 즉, 스위치(371) 및 스위치(372)는, 제어 신호(SWR1) 및 제어 신호(SWR2)의 값에 의거하여, 참조전압 발생부(131) 및 참조전압 발생부(132)의 일방을 비교부(162)에 접속하고, 타방을 부하 용량(373)에 접속한다.

부하 용량(Cj)(373)은, 비교부(162)의 입력 용량(Ci)과 등가치 또는 근사치로 하도록 설계된다. 부하 용량(373)은, 예를 들면, 커패시터 등에 의해 형성된다.

이와 같은 전환부(361)를 각 칼럼 A/D 변환부(151)에 적용함에 의해, 도 24의 경우와 마찬가지로, 다른 계조 정밀도의 참조전압의 선택이 혼재하는 경우에도, 도 27에 도시되는 바와 같은 분포정수가 된다. 즉, 도 21이나 도 22의 예의 분포정수와 마찬가지로, 모든 열에서, 제1 아날로그 신호의 A/D 변환의 경우와, 제2 아날로그 신호의 A/D 변환 사이의 참조전압(Vref)의 지연의 어긋남을 억제할 수 있다.

따라서 도 28에 도시되는 바와 같이, 각 열의 참조전압(Vref1_x)의 지연은, 양화살표(301)로 도시되는 기간과, 양화살표(302)로 도시되는 기간과 마찬가지로 되고, 모두 정확하게 신호 성분(Vsig)을 디지털값으로서 취득할 수 있다. 물론 참조전압(Vref2_x)에 대해서도 마찬가지로 지연의 어긋남을 억제할 수 있다. 즉, A/D 변환의 오차의 발생을 억제할 수 있다.

전환부(361)의 부하 용량(Cj)(373)은, 비교부(162)의 입력 용량(Ci)의 등가치 또는 근사치로 설계된다. 비교부(162)는, 예를 들면, 도 8에 도시되는 바와 같이 구성된다. 이 경우, 비교부(162)의 입력 용량은, 커패시터(Caz), 트랜지스터(M1), 및 트랜지스터(M2)의 용량에 의해 구성된다.

따라서 부하 용량(373)은, 예를 들면, 도 29에 도시되는 바와 같이, 커패시터(Caz), 트랜지스터(M1), 및 트랜지스터(M2)를 이용한 등가 회로에 의해 구성되도록 하여도 좋다.

또한, 부하 용량(373)은, 예를 들면, 도 30에 도시되는 바와 같이, 트랜지스터(M1)가, 그 근사 용량의 커패시터(Cm1)로 치환되고, 트랜지스터(M2)가, 그 근사 용량의 커패시터(Cm1)로 치환된 회로에 의해 구성되도록 하여도 좋다. 물론, 트랜지스터(M1) 및 트랜지스터(M2)의 어느 일방만이 커패시터로 치환되도록 하여도 좋다.

또한, 부하 용량(373)은, 예를 들면, 도 31에 도시되는 바와 같이, 커패시터(Caz), 트랜지스터(M1), 및 트랜지스터(M2)의 각각의 용량의 합성 용량과 등가 또는 근사의 용량의, 하나의 커패시터에 의해 구성되도록 하여도 좋다.

<용량치의 보다 정확한 재현>

도 29의 예의 부하 용량(Cj)(373)은, 도 8의 비교부(162)의 입력 용량(Ci)을 재현하는 등가 회로이고, 커패시터(Caz)가 참조전압의 오프셋을 캔슬하고, 트랜지스터(M1)가 커패시터(Caz)를 초기화하고, 트랜지스터(M2)가 비교부(162)의 입력 트랜지스터(M2)에 대응한다.

그러나, 비교부(162)의 경우, 입력 트랜지스터(M2)가 게이트 전압에 소스 전압이 추종하여 움직임에 대해, 도 29의 등가 회로의 경우, 트랜지스터(M2)는, 소스가 접지되어 있기 때문에, 게이트 전압의 변동에 대해 소스 전압이 고정으로 되어, 동작 영역이 다르다. 이 때문에, 도 29의 등가 회로의 트랜지스터(M2)로서, 비교부(162)의 입력 트랜지스터(M2)와 동일한 트랜지스터를 사용한 경우, 용량치를 정밀도 좋게 재현할 수가 없을 가능성이 있다.

가령, 시뮬레이션 등으로 용량치를 맞추어 넣고, 도 29의 트랜지스터(M2)의 사이즈를 최적화하였다고 하여도, 트랜지스터의 입력 용량은, 프로세스 편차, 온도 의존, 전압 변동 등 각종 조건에 의존하여 변동하기 때문에, 다른 동작 영역의 2개의 트랜지스터의 게이트 용량을 정밀도 좋게 일치시키는 것은 곤란하였다.

또한, 도 30의 예의 부하 용량(373)은, 도 29의 트랜지스터(M1) 및 트랜지스터(M2)를, 각각, 비교부(162)의 트랜지스터(M1) 및 입력 트랜지스터(M2)와 용량이 근사한 커패시터로 치환한 것이다.

또한, 도 31의 예의 부하 용량(373)은, 비교부(162)의 입력 용량을 단일한 커패시터로 치환한 것이다. 이와 같은 커패시터를 통한 경우, 예를 들면 Metal-Insulator-Metal 용량 등, 비교부(162)의 입력 용량을 구성한 소자와는 다른 구조의 용량의 이용이 상정되기 때문에, 프로세스 편차, 온도 의존 등의 영향에 의해, 비교부(162)의 입력 용량과 등가 회로의 입력 용량(더미 부하 용량(위(僞)부하 용량)이라고도 칭한다)의 용량치를 정밀도 좋게 일치시키는 것은 보다 곤란하였다.

이와 같이 이상에 나타낸 부하 용량(373)에서는, 비교부(162)의 입력 용량을 정밀도 좋게 재현하는(비교부(162)의 입력 용량과 더미 부하 용량의 용량치를 정밀도 좋게 일치시키는) 것은 곤란하였다.

<보다 정확한 등가 회로>

그래서, 비교부(162)의 입력 용량과 더미 부하 용량의 용량치를 보다 정밀도 좋게 일치시키기 위해, 비교부(162)의 입력부에 접속되는 입력 트랜지스터와 동일한 트랜지스터(이하 더미 입력 트랜지스터라고도 칭한다)를 더미 부하 용량으로서 접속하도록 한다. 이 경우, 더미 입력 트랜지스터는, 비교부(162)에 접속되는 입력 트랜지스터의 입력 용량을 보다 정밀도 좋게 재현하기 위해, 비교부(162)에 접속되는 입력 트랜지스터와 같은 동작 영역에서 동작할 필요가 있다.

그래서, 예를 들면, 도 32에 도시되는 바와 같이, 부하 용량(Cj)(373)으로서, 비교부(162)와 동일한 회로(위(僞)비교부라고도 칭한다)를 이용하도록 한다. 이 위비교부(부하 용량(373))은, 비교부(162)의 입력 트랜지스터의 입력 용량을 재현할 만큼의, 실제로는 비교를 행하지 않는 더미의 비교부이다.

즉, 비교부(162)의 입력 트랜지스터와, 부하 용량(373)의 입력 트랜지스터(더미 입력 트랜지스터)로 동작 영역을 맞추기 위해, 더미 입력 트랜지스터와 그 주변의 회로를, 비교부(162)의 입력 트랜지스터의 경우와 동일한 회로 구성으로 하고 있다.

또한, 부하 용량(373)인 위비교부(도 32)의 일방의 입력단자는, 스위치(371) 또는 스위치(372)(즉, 참조전압(Vref1_x) 또는 참조전압(Vref2_x))에 접속되고,

타방의 입력단자는, 고정 전위에 접속된다. 또한, 위비교부(도 32)의 출력은 오픈(개방 상태)으로 되어 있다.

이와 같이, 비교부(162)와 부하 용량(373)을 동일 구성으로 함으로써, 더미 부하 용량에 접속되는 입력 트랜지스터는, 항상 비교부(162)의 입력 트랜지스터와 동일한 동작 영역에서 동작할 수 있다. 즉, 더미 부하 용량(부하 용량(373))은, 비교부(162)의 입력 용량을 보다 정밀도 좋게 재현할 수 있다. 즉, 도 32에 도시되는 바와 같은 부하 용량(373)을 적용함에 의해, CMOS 이미지 센서(100)는, A/D 변환의 오차의 발생을, 보다 억제할 수 있다.

또한, 부하 용량(373)이, 비교부(162)의 입력 트랜지스터에 공급되는 전류와 동일, 또는 동작 영역이 변화하지 않는 범위에서 같은 정도의 전류치를 공급하는 바이어스 트랜지스터를 구비하도록 하여도 좋다.

도 33에 도시되는 예의 경우, 부하 용량(Cj)(373)은, 입력 트랜지스터(M2), 그 입력 트랜지스터(M2)에 일정 전류를 공급하는 전류원 트랜지스터(M3), 참조전압의 오프셋을 캔슬하는 커패시터(Caz), 및, 그 커패시터(Caz)를 초기화하는 스위치 트랜지스터(M1)를 갖는다.

이 예의 경우, 입력 트랜지스터(M2)에는, 비교부(162)(도 8)에서 차동쌍(差動對)에 공급되고 있는 전류와 동일, 또는 동작 영역이 변화하지 않는 범위에서 같은 정도의 전류치가, 전류원 트랜지스터(M3)에 의해 공급된다. 이에 의해, 입력 트랜지스터(M2)는, 비교부(162)의 입력 트랜지스터(M2)와 동등한 동작 영역에서 동작할 수 있다. 즉, 더미 부하 용량(부하 용량(373))은, 비교부(162)의 입력 용량을 보다 정밀도 좋게 재현할 수 있다. 즉, 도 33에 도시되는 바와 같은 부하 용량(373)을 적용함에 의해, CMOS 이미지 센서(100)는, A/D 변환의 오차의 발생을, 보다 억제할 수 있다.

또한, 더미 입력 트랜지스터의 소스를 플로팅으로 하도록 하여도 좋다. 도 34에 도시되는 예의 경우, 부하 용량(Cj)(373)은, 입력 트랜지스터(M2), 참조전압의 오프셋을 캔슬하는 커패시터(Caz), 그 커패시터(Caz)를 초기화하는 스위치 트랜지스터(M1), 입력 트랜지스터(M2)를 초기화하는 스위치 트랜지스터(M4), 및, 입력 트랜지스터(M2)를 고정 전위에 접속하는 스위치 트랜지스터(M3)를 갖는다. 도 34에 도시되는 바와 같이, 트랜지스터(M2)의 소스를 플로팅으로 함으로써, 트랜지스터(M2)의 소스 전압은 게이트 전압에 추종하여 변화한다. 비교부(162)의 입력 트랜지스터(M2)(도 8)는, 전류원 트랜지스터(M3)에 의해 공급된 전류에 의해 포화 영역에서 동작하고 있기 때문에, 소스 전압은 게이트 전압에 추종하여 변화한다. 이와 같이, 도 34의 트랜지스터(M2)는, 비교부(162)의 입력 트랜지스터(M2)(도 8)와 동등한 동작을 함에 의해, 그 입력 트랜지스터(M2)의 입력 용량을 보다 정밀도 좋게 재현할 수 있다. 즉, 도 34에 도시되는 바와 같은 부하 용량(373)을 적용함에 의해, CMOS 이미지 센서(100)는, A/D 변환의 오차의 발생을, 보다 억제할 수 있다.

도 34의 예의 부하 용량(373)의 제어례를 도 35에 도시한다. 예를 들면, 도 35에 도시되는 예와 같이, 각 수평 기간의 초기, 즉 A/D 변환 기간(시각(T1)부터 시각(T2)까지의 기간과, 시각(T3)부터 시각(T4)까지의 기간)의 전(前)(즉, 시각(T1)의 전과 시각(T4)의 전)에, 스위치 트랜지스터(M1), 스위치 트랜지스터(M4)를 도통(온) 하고, 스위치 트랜지스터(M3)를 절단(오프)함으로써, 커패시터(Caz) 및 입력 트랜지스터(M2)의 플로팅인 소스 단자를 고정 전위로 초기화할 수 있다. 그리고, A/D 변환 기간 중은, 도 35에 도시되는 예와 같이, 스위치 트랜지스터(M1) 및 스위치 트랜지스터(M4)를 절단(오프) 하고, 스위치 트랜지스터(M3)를 도통(온) 함에 의해, 입력 트랜지스터(M2)의 소스 전압이 게이트 전압에 추종하여 동작하도록 할 수 있다. 따라서 입력 트랜지스터(M2)의 입력 용량을 보다 정밀도 좋게 재현할 수 있다. 즉, 도 35에 도시되는 바와 같은 부하 용량(373)을 적용함에 의해, CMOS 이미지 센서(100)는, A/D 변환의 오차의 발생을, 보다 억제할 수 있다.

이상의 도 32 내지 도 34에 도시되는 예와 같이, 부하 용량(373)에서, 비교부(162)의 입력 트랜지스터와 동일한 더미 입력 트랜지스터를 마련하고, 그 더미 입력 트랜지스터를, 비교부(162)의 입력 트랜지스터와 같은 동작 영역에서 동작시키도록 함에 의해, 부하 용량(373)이, 비교부(162)의 입력 용량을 보다 정밀도 좋게 재현할 수 있다. 이에 의해, CMOS 이미지 센서(100)는, A/D 변환의 오차의 발생을, 보다 억제할 수 있다.

<용량치의 조정>

비교부(162)의 입력 트랜지스터(M2)의 입력 용량을 보다 정밀도 좋게 재현하는 다른 방법으로서, 비교부(162)의 입력 트랜지스터(M2)의 입력 용량과, 부하 용량(373)의 용량치의 불일치를 보정할 수 있도록 하여도 좋다.

그 경우, 예를 들면, 도 5의 CMOS 이미지 센서(100)에서, 전환부(161)(도 5)나 전환부(361)(도 26) 대신에, 도 36에 도시되는 전환부(380)를 적용한다.

도 36에 도시되는 바와 같이, 전환부(380)는, 스위치(371), 스위치(372), 및 부하 용량(373)(모두 도 26) 외에, 용량 조정부(383) 및 용량 조정부(384)를 갖는다.

용량 조정부(383)는, 부하 용량(373)에 접속되고, 부하 용량(373)의 용량을 조정한다(늘리거나 줄이거나 한다). 용량 조정부(384)는, 비교부(162)의 입력단자의 일방(참조전압이 입력된 쪽)에 접속되고, 비교부(162)의 입력 용량을 조정한다(늘리거나 줄이거나 한다). 용량 조정부(383) 및 용량 조정부(384)는, 예를 들면, CMOS 이미지 센서(100)(도 5)의 A/D 변환 제어부(110)에 의해 제어된다. 즉, A/D 변환 제어부(110)는, 용량 조정부(383) 및 용량 조정부(384)의 용량을 설정한다. 예를 들면, A/D 변환 제어부(110)는, 예를 들면, 비교부(162)의 입력 트랜지스터(M2)의 입력 용량과, 부하 용량(373)의 용량치와의 차분의 크기에 응하여, 용량 조정부(383) 및 용량 조정부(384)의 용량을 설정한다.

<용량 조정부>

용량 조정부(383)는, 예를 들면, 도 37에 도시되는 바와 같은 구성으로 하여도 좋다. 도 37의 예인 경우, 용량 조정부(383)는, 부하 용량(Cj)(373)과 소정의 고정 전위와의 사이에서 직렬로 접속되는 N개(N은 2 이상의 정수)의 트랜지스터(M1) 내지 트랜지스터(MN)를 갖는다.

각 트랜지스터(트랜지스터(M1) 내지 트랜지스터(MN))의 게이트에는, 용량 조정 코드(Adj<1> 내지 Adj<N>)가 공급된다. 이 용량 조정 코드(Adj<1> 내지 Adj<N>)는, A/D 변환 제어부(110)(도 5)로부터 공급되는, 용량을 제어하는 제어 정보이다. 즉, A/D 변환 제어부(110)(도 5)는, 이 용량 조정 코드(Adj<1> 내지 Adj<N>)의 각 값을 제어함으로써 각 트랜지스터의 온/오프를 제어한다. 이에 의해, 부하 용량(373)의 용량치를 조정할 수 있다.

예를 들면, A/D 변환 제어부(110)(도 5)가 Adj<1> 내지 Adj<3>를 Vdd로 한 경우, 트랜지스터(M1) 내지 트랜지스터(M3)가 도통하고, 각 트랜지스터의 채널, 확산층에 부가하는 용량분이 조정치로 된다.

이상과 같이, 용량 조정부(383)는, A/D 변환 제어부(110)로부터 공급되는 디지털 코드에 의해 자신의 용량치를 설정할 수 있고, 그 용량치에 의해, 부하 용량(373)의 용량치를 조정할 수 있다. 따라서 제조 편차에 대한 내성을 향상시킬 수 있고, 부하 용량(373)이, 비교부(162)의 입력 용량을 보다 정밀도 좋게 재현할 수 있다. 이에 의해, CMOS 이미지 센서(100)는, A/D 변환의 오차의 발생을, 보다 억제할 수 있다.

또한, 각 트랜지스터(트랜지스터(M1) 내지 트랜지스터(MN))의 용량은 임의이다. 예를 들면, 모든 트랜지스터의 용량이 동일하여도 좋고, 일부의 트랜지스터의 용량이 다른 트랜지스터의 용량과 다르도록 하여도 좋고, 모든 트랜지스터가 서로 다르도록 하여도 좋다.

또한, 용량 조정부(383)는, 예를 들면, 도 38에 도시되는 바와 같은 구성으로 하여도 좋다. 도 38의 예인 경우, 용량 조정부(383)는, 부하 용량(Cj)(373)에 병렬로 접속되는 N개(N은 2 이상의 정수)의 트랜지스터(M1) 내지 트랜지스터(MN)를 갖는다.

각 트랜지스터(트랜지스터(M1) 내지 트랜지스터(MN))의 게이트 입력이 부하 용량(373)에 접속되고, 각 트랜지스터의 소스, 드레인에는, 용량 조정 코드(Adj<1> 내지 Adj<N>)가 공급된다. 이 용량 조정 코드(Adj<1> 내지 Adj<N>)는, 도 37의 경우와 마찬가지이고, A/D 변환 제어부(110)(도 5)로부터 공급되는, 용량을 제어하는 제어 정보이다.

즉, A/D 변환 제어부(110)(도 5)는, 이 용량 조정 코드(Adj<1> 내지 Adj<N>)의 각 값을 제어함으로써 부하 용량(373)의 용량치를 조정할 수 있다. 따라서 제조 편차에 대한 내성을 향상시킬 수 있고, 부하 용량(373)이, 비교부(162)의 입력 용량을 보다 정밀도 좋게 재현할 수 있다. 이에 의해, CMOS 이미지 센서(100)는, A/D 변환의 오차의 발생을, 보다 억제할 수 있다.

또한, 도 38의 경우도, 각 트랜지스터(트랜지스터(M1) 내지 트랜지스터(MN))의 용량은 임의이다. 예를 들면, 모든 트랜지스터의 용량이 동일하여도 좋고, 일부의 트랜지스터의 용량이 다른 트랜지스터의 용량과 다르도록 하여도 좋고, 모든 트랜지스터가 서로 다르도록 하여도 좋다.

예를 들면, 트랜지스터(M1) 내지 트랜지스터(MN)의 각 트랜지스터의 사이즈를 1배, 2배, 4배, …2^(N-1)배로 함으로써, N개의 조정 코드로, 2^N의 용량 조정의 해상도를 얻을 수 있다. 예를 들면, 도 38의 구성의 경우, N개의 조정 코드로 N의 용량 조정의 해상도이다.

이상에서는, NMOS 트랜지스터의 예를 나타내고 있지만, 참조전압의 전압 레인지에 의해서는 PMOS 트랜지스터를 사용하도록 하여도 좋다.

또한, 이상과 같은 도 37 및 도 38의 구성례는, 용량 조정부(384)에도 적용할 수 있다. 즉, 용량 조정부(384)의 구성을, 예를 들면, 도 37에 도시되는 바와 같은 구성이나, 도 38에 도시되는 바와 같은 구성으로 하여도 좋다.

단, 용량 조정부(384)의 경우, 도 37이나 도 38의 각 트랜지스터는, 도 36에 도시되는 바와 같이, 부하 용량(373)에 접속되는 대신에, 비교부(162)의 입력단자에 접속된다. 즉, 용량 조정부(384)는, 자신의 용량을 조정함에 의해, 비교부(162)의 입력 용량을 조정하고, 부하 용량(373)과 비교부(162)의 입력 용량과의 차를 저감시킨다.

즉, 용량 조정부(383)가 부하 용량(373)을 비교부(162)의 입력 용량에 접근하도록 조정하는 것에 대해, 용량 조정부(384)는, 비교부(162)의 입력 용량을, 부하 용량(373)에 접근하도록 조정한다. 따라서 상대적으로 같은 것으로 된다.

즉, 이 용량 조정부(384)의 경우도, 용량 조정부(383)의 경우와 마찬가지로, 제조 편차에 대한 내성을 향상시킬 수 있고, 부하 용량(373)이, 비교부(162)의 입력 용량을 보다 정밀도 좋게 재현할 수 있다. 이에 의해, CMOS 이미지 센서(100)는, A/D 변환의 오차의 발생을, 보다 억제할 수 있다.

용량 조정부(383) 및 용량 조정부(384)의 구성은, 용량치를 변경하는 것이 가능한 것이라면, 임의이다. 예를 들면, 도 37이나 도 38의 트랜지스터군 대신에, 용량이 가변인 커패시터를 이용하도록 하여도 좋다.

<용량의 제어>

다음에, 용량 조정부(383)(용량 조정부(384))의 용량의 제어에 관해 설명한다. 상술한 바와 같이, 용량 조정부(383)(용량 조정부(384))의 용량은, 용량 조정 코드에 의해 제어된다. 또한, 용량 조정 코드는, 제조 편차 등을 보정하기 위해, 미리 정하여진 소정의 고정치로 주도록 하여도 좋고, 상술한 바와 같이, A/D 변환 제어부(110)가 적절히 설정하도록 하여도 좋다.

A/D 변환 제어부(110)가 용량 조정 코드를 설정하는 경우, A/D 변환 제어부(110)는, 예를 들면 용량 조정 처리를 실행함에 의해, 용량 조정 코드를 설정한다. 도 39의 플로 차트를 참조하여, 그 용량 조정 처리의 흐름의 예를 참조하여 설명한다.

용량 조정 처리가 시작되면, A/D 변환 제어부(110)는, 스텝 S101에서, A/D 변환부(112)의 전(全) 열의 칼럼 A/D 변환부(151)(도 5)를 제어하고, 전 열의 비교부(162)의 입력의 일방(참조전압을 입력하는 쪽)을, 참조전압 발생부(131)(참조전압(Vref1)측)에 접속하고, 참조전압(Vref1)이 공급된 상태에서 흑레벨을 취득시킨다.

스텝 S102에서, A/D 변환 제어부(110)는, A/D 변환부(112)의 전 열의 칼럼 A/D 변환부(151)(도 5)를 제어하고, 짝수열의 비교부(162)의 입력의 일방(참조전압을 입력하는 쪽)을, 참조전압 발생부(131)(참조전압(Vref1)측)에 접속하고, 참조전압(Vref1)이 공급된 상태로 하고, 홀수열의 비교부(162)의 입력의 일방(참조전압을 입력하는 쪽)을, 참조전압 발생부(132)(참조전압(Vref2)측)에 접속하고, 참조전압(Vref2)이 공급된 상태로 하고, 그 상태에서 흑레벨을 취득시킨다.

스텝 S103에서, A/D 변환 제어부(110)는, 스텝 S101에서 얻어지는 흑레벨과, 스텝 S102에서 얻어지는 흑레벨과의 차분치를 산출한다.

스텝 S104에서, A/D 변환 제어부(110)는, 스텝 S103에서 산출한 차분치가 소정의 임계치 이상인지의 여부를 판정한다. 이 임계치은, 부하 용량(373)과 비교부(162)의 입력 용량과의 오차의 허용 범위를 나타내는 것이고, 그 값은 임의이다. 미리 정하여진 값이라도 좋고, 어떠한 정보에 의거하여 산출된 값이라도 좋다.

스텝 S104에서, 차분치가 임계치 이상이다(즉, 오차(차분)를 허용할 수가 없다)라고 판정된 경우, 처리는 스텝 S105로 진행한다.

스텝 S105에서, A/D 변환 제어부(110)는, 차분치에 의거하여 용량 코드값을 산출한다. 즉, 부하 용량(373)과 비교부(162)의 입력 용량과의 차분의 크기에 응하여, 즉, 그 차분을 저감 또는 0으로 하도록, 용량 코드값을 산출한다.

스텝 S106에서, A/D 변환 제어부(110)는, 스텝 S105에서 산출한, 부하 용량(373)과 비교부(162)의 입력 용량과의 차분을 저감 또는 0으로 하도록 용량 조정부(383)(또는 용량 조정부(384))의 용량을 제어하는 용량 코드값을, 용량 조정부(383)(또는 용량 조정부(384))에 공급한다.

스텝 S106의 처리가 종료되면, 처리는, 스텝 S101로 되돌아온다. 또한, 스텝 S104에서, 차분치가 임계치보다 작다(즉, 오차(차분)가 허용 범위 내이다)라고 판정된 경우, 용량 코드값은 설정(또는 갱신)되지 않고 용량 조정 처리가 종료된다.

이와 같이 처리를 행함에 의해, A/D 변환 제어부(110)는, 비교부(162)의 입력 용량과 부하 용량(373)과의 차분을 작게 하도록 조정할 수 있다. 따라서 부하 용량(373)이, 비교부(162)의 입력 용량을 보다 정밀도 좋게 재현할 수 있다. 이에 의해, CMOS 이미지 센서(100)는, A/D 변환의 오차의 발생을, 보다 억제할 수 있다.

이상에서는, 스텝 S101에서, 전 열의 비교부(162)를 참조전압 발생부(131)(참조전압(Vref1)측)에 접속하도록 설명하였지만, 이 경우의 접속 패턴은 이것으로 한하지 않는다. 예를 들면, 전 열의 비교부(162)를 참조전압 발생부(132)(참조전압(Vref2)측)에 접속하도록 하여도 좋다.

또한, 스텝 S102에서, 짝수열의 비교부(162)를 참조전압 발생부(131)(Vref1측)에 접속하고, 홀수열의 비교부(162)를 참조전압 발생부(132)(Vref2측)에 접속하도록 설명하였지만, 스텝 S102에서의 각 열의 비교부(162)의 접속 패턴은, 스텝 S101에서 접속 패턴(상술한 예인 경우, 전 열의 비교부(162)를 참조전압 발생부(131)(Vref1측)에 접속하는 패턴)과 다른 것이라면, 어떤 것이라도 좋다. 예를 들면, N개의 비교부(162) 중, 어느 1개를 참조전압 발생부(131)(Vref1측)에 접속하고, 나머지 (N-1)개를 참조전압 발생부(132)(Vref2측)에 접속하도록 하여도 좋다.

또한, 스텝 S101이나 스텝 S102에서의 흑레벨의 취득은, 전 열에서 행하여지도록 하여도 좋고, 일부의 열(대표열)에서 행하여지도록 하여도 좋다. 또한, 스텝 S101이나 스텝 S102에서 흑레벨의 취득은, 전행에서 행하여지도록 하여도 좋고, 일부의 행(대표행)(예를 들면 OPB(Optical Black) 영역의 행 등)에서 행하여지도록 하여도 좋다.

또한, 스텝 S101이나 스텝 S102에서 취득되는 흑레벨의 산출 방법은 임의이다. 예를 들면, 흑레벨로서 얻어지는 각 단위화소의 화소치의 총합이나 평균치 등, 임의의 연산에 의해 산출되도록 하여도 좋다.

또한, 이상에 설명한 용량 조정부(383)(또는 용량 조정부(384))의 용량치의 제어(용량 조정 처리(도 39)의 실행)는, 임의의 타이밍에서 행할 수 있다. 예를 들면, CMOS 이미지 센서(100)의 기동(전원 투입) 직후 등, CMOS 이미지 센서(100)가 촬상을 시작하기 전의 타이밍에서 한번만 행하도록 하여도 좋다. 또한, 예를 들면, 촬상 중도, 반복해서 행하여지도록 하여도 좋다. 예를 들면, 용량 조정부(383)(또는 용량 조정부(384))의 용량치의 제어가 매(每)프레임 행하여지도록 하여도 좋고, 수 프레임마다 행하여지도록 하여도 좋다. 이와 같이 용량 조정 처리를 반복함에 의해, 온도나 전압의 변동에 의한 용량 변화를 억제할 수 있고, CMOS 이미지 센서(100)는, A/D 변환의 오차의 발생을, 보다 억제할 수 있다.

또한, 그때, 처리 대상인 커런트 프레임에 관한 용량 조정 처리에 있어서, 과거에 처리되는 전(前) 프레임에서의 용량 조정 결과(용량 조정 정보)에 의거하여 용량 조정을 행하도록 하여도 좋다. 예를 들면, 용량 조정에 이용하는 흑레벨은, 전 프레임의 정보라도 좋다. 이와 같이 함에 의해, 흑레벨의 산출을 뒷전으로 미룰 수 있고, 용량 조정 처리를 보다 고속에 행할 수 있다.

또한, 용량 조정 처리의 실행 타이밍은 임의이다. 예를 들면, 용량 조정 처리가, 프레임에 대한 처리의 최초(즉, 예를 들면, A/D 변환의 시작 전)에 행하여지도록 하여도 좋고, 최후(즉, 예를 들면, A/D 변환의 종료 후)에 행하여지도록 하여도 좋다. 이와 같이, 예를 들면 블랭킹 기간이나 OPB 영역 등, 촬상 중(예를 들면 A/D 변환 기간 중)을 피하여 용량 조정 처리를 행함에 의해, 촬상 처리의 방해를 하지 않고 실행할 수 있다. 이에 의해 처리의 부하를 저감시킬 수 있다.

또한, 용량 조정부(383) 및 용량 조정부(384)의 구성은, 서로 동일하여도 좋고, 서로 달라도 좋다. 또한, 전환부(380)가, 용량 조정부(383) 및 용량 조정부(384)의 양쪽을 갖도록 하여도 좋고, 어느 일방만을 갖도록 하여도 좋다. 전환부(380)가 용량 조정부(383) 및 용량 조정부(384)의 양방을 갖는 경우, A/D 변환 제어부(110)는, 그들 양방에 대한 용량 코드값을 각각 적절히 설정하고, 반영시킬 수 있다. 따라서 제조 편차에 대한 내성을 더욱 향상시킬 수 있다.

또한, 도 36에서는, 용량 조정부(383) 및 용량 조정부(384)를 나타냈지만, 용량 조정부의 수는 임의이다. 예를 들면, 부하 용량(373)에 대해, 용량 조정부(383)나 용량 조정부(384)와 같은 용량 조정부가 복수 접속되도록 하여도 좋고, 비교부(162)의 입력에 대해, 용량 조정부(383)나 용량 조정부(384)와 같은 용량 조정부가 복수 접속되도록 하여도 좋다. 그 경우, 각 용량 조정부가 전부 동일한 구성을 갖도록 하여도 좋고, 일부가 딴것과 다른 구성을 갖도록 하여도 좋고, 전부가 서로 다른 구성을 갖도록 하여도 좋다. 또한, 부하 용량(373)에 접속되는 용량 조정부의 수와, 비교부(162)의 입력에 접속되는 용량 조정부의 수는, 동수라도 좋고, 서로 달라도 좋다. 또한, 도 36에 도시되는 용량 조정부(383) 및 용량 조정부(384)가 일체적으로 구성되도록(즉, 하나의 용량 조정부가, 부하 용량(373)과 비교부(162)의 입력의 양쪽에 접속되도록) 하여도 좋다.

또한, 도 36의 전환부(380)의 부하 용량(373)을, 도 32 내지 도 34의 어느 하나에 도시되는 구성으로 하도록 하여도 좋다. 이와 같이 본 기술을 적용한 부하 용량(373)과, 본 기술을 적용한 용량 조정부를 조합시켜서 이용함에 의해, 용량치를 정밀도 좋게 일치시키면서, 동작 조건 변동에 의한 불일치분을 조정할 수 있기 때문에, CMOS 이미지 센서(100)는, A/D 변환의 오차의 발생을 더욱 억제할 수 있다.

도 40은, CMOS 이미지 센서의 주된 구성례를 도시하는 도면이다. 도 40에 도시되는 CMOS 이미지 센서(400)는, 기본적으로 CMOS 이미지 센서(100)와 같은 이미지 센서이고, CMOS 이미지 센서(100)와 같은 구성을 가지며, 같은 처리를 행한다. 단, CMOS 이미지 센서(400)는, 각 칼럼 A/D 변환부(151)는, 버퍼(411)를 가지며, 또한, 각 칼럼 A/D 변환부(151)끼리가 열(列) 공통선(412)에 의해 서로 접속되어 있다. 또한, CMOS 이미지 센서(400)는, 전환부(161) 대신에, 전환부(361)를 갖는다.

버퍼(411)는, 참조전압 발생부(131) 및 참조전압 발생부(132)의 각각의 신호 출력선과 전환부(361)의 입력과의 사이에 마련되는 증폭부이다. 즉, 참조전압(Vref)은, 이 버퍼(411)를 통하여 전환부(361)에 공급된다. 이와 같이 함에 의해, 비교부(162)에서 발생하는 노이즈가 참조전압을 통하여 다른 칼럼 A/D 변환부(151)에 영향을 주지 않도록 할 수 있다.

렬 공통선(412)은, 서로 동일한 참조전압에 대응하는 각 버퍼(411)의 출력을 서로 접속한다. 이에 의해, 버퍼(411)의 각 칼럼 A/D 변환부(151) 사이에서의 오프셋 편차를 평활화 할 수 있다.

그러나, 열 공통선(412)에 의해 각 칼럼 A/D 변환부(151)가 서로 접속됨에 의해, CMOS 이미지 센서(400)에서도, 상술한 CMOS 이미지 센서(100)의 경우와 마찬가지로, 분포정수의 변화에 의해 참조전압의 지연에 편차가 발생할 우려가 있다.

그 때문에, 각 칼럼 A/D 변환부(151)에서, 전환부(361)를 적용함에 의해, 참조전압의 지연의 어긋남을 억제할 수 있다. 즉, A/D 변환의 오차의 발생을 억제할 수 있다.

또한, 이 이외에도, 예를 들면, 제1 아날로그 신호와 제2 아날로그 신호의 뺄셈은, 비교부(162)의 입력보다 전의 단계에서 아날로그 연산 회로에서 연산하고, 연산 결과, 즉 편차 성분을 뺀 신호 성분에 대해 소정 판정치를 이용한 비교를 행하고, 계조 정밀도(참조전압)를 선택한 다음, 1회의 A/D 변환 동작으로 디지털값을 얻도록 하여도 상관없다. 이 경우에도, 같은 신호 전압이면서, 다른 화소 신호가 어느 계조 정밀도를 선택하는지로 참조전압의 지연이 변화하고, 디지털값에 오차를 발생시키는 문제는 변함없고, 전환부(361)를 적용함에 의해, 참조전압의 지연의 어긋남을 억제할 수 있다. 즉, A/D 변환의 오차의 발생을 억제할 수 있다.

또한, 타이밍 계측부(164)에 의한 계측 방법은 임의이다. 예를 들면 타이밍 계측부가, 카운터를 이용하여 비교부(162)의 출력(Vco)으로 카운터를 정지시켜서 계측하도록 하여도 좋고, 업 다운·카운터를 이용하여 제1 아날로그 신호와 제2 아날로그 신호의 차분을 A/D 변환 기간 중에 연산하도록 하여도 좋고, 카운트값을 비교 결과(Vco)의 타이밍에서 래치 회로에서 유지하도록 하여도 좋다. 또한, 이 방법 이외를 적용하여도 좋고, 복수의 방법을 조합시켜도 좋다. 예를 들면, 상위 비트와 하위 비트라는 바와 같이 소정의 방법으로 처리 대상을 나누고, 각각에 대해, 서로 다른 방법을 적용하도록 하여도 좋다.

이상과 같이, 전환부에 부하 용량을 마련함에 의해, 비교부(162)의 입력 용량을 보다 정밀도 좋게 재현할 수 있고, CMOS 이미지 센서(400)는, A/D 변환의 오차의 발생을, 보다 억제할 수 있다.

또한, CMOS 이미지 센서(400)의 경우도, 전환부(361) 대신에, 전환부(380)를 적용할 수 있다. 이와 같이 함에 의해, 상술한 바와 같이 부하 용량이나 비교부(162)의 입력 용량을 조정할 수 있고, 제조 편차 등에 대한 내성을 향상시킬 수 있고, 부하 용량(373)이, 비교부(162)의 입력 용량을 보다 정밀도 좋게 재현할 수 있다. 이에 의해, CMOS 이미지 센서(400)는, A/D 변환의 오차의 발생을, 보다 억제할 수 있다.

<3. 제3의 실시의 형태>

<촬상 장치>

도 41은, 상술한 신호 처리 장치를 이용한 촬상 장치의 주된 구성례를 도시하는 블록도이다. 도 41에 도시되는 촬상 장치(800)는, 피사체를 촬상하고, 그 피사체의 화상을 전기 신호로서 출력하는 장치이다.

도 41에 도시되는 바와 같이 촬상 장치(800)는, 광학부(811), CMOS 센서(812), A/D 변환기(813), 조작부(814), 제어부(815), 화상 처리부(816), 표시부(817), 코덱 처리부(818), 및 기록부(819)를 갖는다.

광학부(811)는, 피사체까지의 초점을 조정하고, 초점이 맞은 위치에서의 광을 집광하는 렌즈, 노출을 조정하는 조리개, 및, 촬상의 타이밍을 제어하는 셔터 등으로 이루어진다. 광학부(811)는, 피사체로부터의 광(입사광)을 투과하고, CMOS 센서(812)에 공급한다.

CMOS 센서(812)는, 입사광을 광전변환하여 화소마다의 신호(화소 신호)를 A/D 변환기(813)에 공급한다.

A/D 변환기(813)는, CMOS 센서(812)로부터, 소정의 타이밍에서 공급된 화소 신호를, 디지털 데이터(화상 데이터)로 변환하고, 소정의 타이밍에서 순차적으로, 화상 처리부(816)에 공급한다.

조작부(814)는, 예를 들면, 조그다이얼(상표), 키, 버튼, 또는 터치 패널 등에 의해 구성되고, 유저에 의한 조작 입력을 받아, 그 조작 입력에 대응하는 신호를 제어부(815)에 공급한다.

제어부(815)는, 조작부(814)에 의해 입력된 유저의 조작 입력에 대응하는 신호에 의거하여, 광학부(811), CMOS 센서(812), A/D 변환기(813), 화상 처리부(816), 표시부(817), 코덱 처리부(818), 및 기록부(819)의 구동을 제어하고, 각 부분에 촬상에 관한 처리를 행하게 한다.

화상 처리부(816)는, A/D 변환기(813)로부터 공급된 화상 데이터에 대해, 예를 들면, 혼색 보정이나, 흑레벨 보정, 화이트 밸런스 조정, 디모자이크 처리, 매트릭스 처리, 감마 보정, 및 YC 변환 등의 각종 화상 처리를 시행한다. 화상 처리부(816)는, 화상 처리를 시행한 화상 데이터를 표시부(817) 및 코덱 처리부(818)에 공급한다.

표시부(817)는, 예를 들면, 액정 디스플레이 등으로서 구성되고, 화상 처리부(816)로부터 공급된 화상 데이터에 의거하여, 피사체의 화상을 표시한다.

코덱 처리부(818)는, 화상 처리부(816)로부터 공급된 화상 데이터에 대해, 소정의 방식의 부호화 처리를 시행하고, 얻어진 부호화 데이터를 기록부(819)에 공급한다.

기록부(819)는, 코덱 처리부(818)로부터의 부호화 데이터를 기록한다. 기록부(819)에 기록된 부호화 데이터는, 필요에 응하여 화상 처리부(816)에 판독되어 복호된다. 복호 처리에 의해 얻어진 화상 데이터는, 표시부(817)에 공급되어, 대응하는 화상이 표시된다.

이상과 같은 촬상 장치(800)의 CMOS 센서(812) 및 A/D 변환기(813)를 포함하는 처리부로서, 상술한 본 기술을 적용한다. 즉, CMOS 센서(812) 및 A/D 변환기(813)를 포함하는 처리부로서, 제1의 실시의 형태 및 제2의 실시의 형태에서 상술한 CMOS 이미지 센서(예를 들면, CMOS 이미지 센서(100)나 CMOS 이미지 센서(400) 등)가 이용된다. 이에 의해, CMOS 센서(812) 및 A/D 변환기(813)를 포함하는 처리부는, A/D 변환의 오차의 발생을 억제할 수 있다. 따라서 촬상 장치(800)는, 피사체를 촬상함에 의해, 보다 고화질의 화상을 얻을 수 있다.

또한, 본 기술을 적용한 촬상 장치는, 상술한 구성으로 한하지 않고, 다른 구성이라도 좋다. 예를 들면, 디지털 스틸 카메라나 비디오 카메라뿐만 아니라, 휴대 전화기, 스마트 폰, 태블릿형 디바이스, 퍼스널 컴퓨터 등의, 촬상 기능을 갖는 정보 처리 장치라도 좋다. 또한, 다른 정보 처리 장치에 장착하여 사용되는(또는 조립 디바이스로서 탑재되는) 카메라 모듈이라도 좋다.

<4. 제4의 실시의 형태>

<컴퓨터>

상술한 일련의 처리(예를 들면, 각 실시의 형태에서 상술한 A/D 변환의 제어 처리(예를 들면, 각종 제어 신호를 공급하는 처리 등))는, 하드웨어에 의해 실행시킬 수도 있고, 소프트웨어에 의해 실행시킬 수도 있다.

예를 들면, 도 5의 CMOS 이미지 센서(100)에서, A/D 변환 제어부(110)가, 각종 제어 신호를 공급하는 처리를, 소프트웨어에 의해 실행하도록 할 수도 있다. 물론, 소프트웨어의 적용은, 예를 들면 도 32의 예 등에서도 가능하고, 도 5의 예로 한하지 않는다. 또한, 예를 들면, 참조전압 발생부(131)나 참조전압 발생부(132) 등에 의한 참조전압을 공급하는 처리 등, A/D 변환 제어부(110) 이외의 임의의 처리에 대해 소프트웨어를 적용할 수도 있다.

일련의 처리를 소프트웨어에 의해 실행하는 경우에는, 그 소프트웨어를 구성하는 프로그램이, 컴퓨터에 인스톨된다. 여기서 컴퓨터에는, 전용의 하드웨어에 조립되어 있는 컴퓨터나, 각종의 프로그램을 인스톨함으로써, 각종의 기능을 실행하는 것이 가능한, 예를 들면 범용의 퍼스널 컴퓨터 등이 포함된다.

도 42는, 상술한 일련의 처리를 프로그램에 의해 실행하는 컴퓨터의 하드웨어의 구성례를 도시하는 블록도이다.

도 42에 도시되는 컴퓨터(900)에서, CPU(Central Processing Unit)(901), ROM(Read Only Memory)(902), RAM(Random Access Memory)(903)은, 버스(904)를 통하여 상호 접속되어 있다.

버스(904)에는 또한, 입출력 인터페이스(910)도 접속되어 있다. 입출력 인터페이스(910)에는, 입력부(911), 출력부(912), 기억부(913), 통신부(914), 및 드라이브(915)가 접속되어 있다.

입력부(911)는, 예를 들면, 키보드, 마우스, 마이크로폰, 터치 패널, 입력단자 등으로 이루어진다. 출력부(912)는, 예를 들면, 디스플레이, 스피커, 출력 단자 등으로 이루어진다. 기억부(913)는, 예를 들면, 하드 디스크, RAM 디스크, 불휘발성의 메모리 등으로 이루어진다. 통신부(914)는, 예를 들면, 네트워크 인터페이스로 이루어진다. 드라이브(915)는, 자기 디스크, 광디스크, 광자기 디스크, 또는 반도체 메모리 등의 리무버블 미디어(921)를 구동한다.

이상과 같이 구성된 컴퓨터에서는, CPU(901)가, 예를 들면, 기억부(913)에 기억되어 있는 프로그램을, 입출력 인터페이스(910) 및 버스(904)를 통하여, RAM(903)에 로드하여 실행함에 의해, 상술한 일련의 처리가 행하여진다. RAM(903)에는 또한, CPU(901)가 각종의 처리를 실행하는데 있어서 필요한 데이터 등도 적절히 기억된다.

컴퓨터(CPU(901))가 실행하는 프로그램은, 예를 들면, 패키지 미디어 등으로서의 리무버블 미디어(921)에 기록하여 적용할 수 있다. 또한, 프로그램은, 로컬 에어리어 네트워크, 인터넷, 디지털 위성 방송이라는, 유선 또는 무선의 전송 매체를 통하여 제공할 수 있다.

컴퓨터에서는, 프로그램은, 리무버블 미디어(921)를 드라이브(915)에 장착함에 의해, 입출력 인터페이스(910)를 통하여, 기억부(913)에 인스톨할 수 있다. 또한, 프로그램은, 유선 또는 무선의 전송 매체를 통하여, 통신부(914)에서 수신하고, 기억부(913)에 인스톨할 수 있다. 그 밖에, 프로그램은, ROM(902)이나 기억부(913)에, 미리 인스톨할 수 있다.

또한, 컴퓨터가 실행하는 프로그램은, 본 명세서에서 설명하는 순서에 따라 시계열로 처리가 행하여지는 프로그램이라도 좋고, 병렬로, 또는 호출이 행하여진 때 등의 필요한 타이밍에서 처리가 행하여지는 프로그램이라도 좋다.

또한, 본 명세서에서, 기록 매체에 기록되는 프로그램을 기술하는 스텝은, 기재된 순서에 따라 시계열적으로 행하여지는 처리는 물론, 반드시 시계열적으로 처리되지 않더라도, 병렬적 또는 개별적으로 실행된 처리도 포함하는 것이다.

또한, 본 명세서에서, 시스템이란, 복수의 구성 요소(장치, 모듈(부품) 등)의 집합을 의미하고, 모든 구성 요소가 동일 몸체 중에 있는지의 여부는 묻지 않는다. 따라서, 별개의 몸체에 수납되고, 네트워크를 통하여 접속되어 있는 복수의 장치, 및, 하나의 몸체의 중에 복수의 모듈이 수납되어 있는 하나의 장치는, 모두, 시스템이다.

또한, 이상에서, 하나의 장치(또는 처리부)로서 설명한 구성을 분할하고, 복수의 장치(또는 처리부)로서 구성하도록 하여도 좋다. 역으로, 이상에서 복수의 장치(또는 처리부)로서 설명한 구성을 통합하여 하나의 장치(또는 처리부)로서 구성되도록 하여도 좋다. 또한, 각 장치(또는 각 처리부)의 구성에 상술한 이외의 구성을 부가하도록 하여도 물론 좋다. 또한, 시스템 전체로서의 구성이나 동작이 실질적으로 같으면, 어느 장치(또는 처리부)의 구성의 일부를 다른 장치(또는 다른 처리부)의 구성에 포함하도록 하여도 좋다.

이상, 첨부 도면을 참조하면서 본 개시의 알맞은 실시 형태에 관해 상세히 설명하였지만, 본 개시의 기술적 범위는 이러한 예로 한정되지 않는다. 본 개시의 기술 분야에서의 통상의 지식을 갖는 자라면, 청구의 범위에 기재된 기술적 사상의 범주 내에서, 각종의 변경례 또는 수정례에 상도 할 수 있음은 분명하고, 이것들에 대해서도, 당연히 본 개시의 기술적 범위에 속하는 것으로 이해된다.

예를 들면, 본 기술은, 하나의 기능을, 네트워크를 통하여 복수의 장치에서 분담, 공동으로 처리하는 클라우드 컴퓨팅의 구성을 취할 수 있다.

또한, 상술의 플로 차트에서 설명한 각 스텝은, 하나의 장치에서 실행하는 외에, 복수의 장치에서 분담하여 실행할 수 있다.

또한, 하나의 스텝에 복수의 처리가 포함되는 경우에는, 그 하나의 스텝에 포함되는 복수의 처리는, 하나의 장치에서 실행하는 외에, 복수의 장치에서 분담하여 실행할 수 있다.

또한, 본 기술은 이하와 같은 구성도 취할 수 있다.

(1) 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와,

필요에 응하여 상기 비교부에 공급하는 참조전압을 전환하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 기타를 소정의 부하 용량에 접속하는 전환부와,

상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비하는 신호 처리 장치.

(2) 상기 부하 용량은, 상기 비교부의 등가 용량 또는 근사 용량인 (1), (3) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(3) 상기 부하 용량으로서, 상기 비교부와 동일 구성을 가지며, 입력의 일방이 고정 전위에 접속되고, 출력이 개방 상태인, 위비교부를 구비하고,

상기 전환부는, 상기 비교부에 접속하지 않는 상기 기타의 참조전압을, 상기 위비교부의 타방의 입력에 접속하는 (1), (2), (4) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(4) 상기 부하 용량으로서, 상기 비교부의 입력 트랜지스터와 동등한 동작 영역에서 동작하는 입력 트랜지스터, 상기 입력 트랜지스터에 일정 전류를 공급하는 전류원 트랜지스터, 참조전압의 오프셋을 캔슬하는 커패시터, 상기 커패시터를 초기화하는 스위치 트랜지스터를 포함하는 회로를 구비하고,

상기 전환부는, 상기 비교부에 접속하지 않는 상기 기타의 참조전압을, 상기 회로의 상기 커패시터에 접속하는 (1) 내지 (3), (5) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(5) 상기 부하 용량으로서, 상기 비교부의 입력 트랜지스터와 동등한 동작 영역에서 동작하는 입력 트랜지스터, 참조전압의 오프셋을 캔슬하는 커패시터, 상기 커패시터를 초기화하는 제1의 스위치 트랜지스터, 상기 입력 트랜지스터를 초기화하는 제2의 스위치 트랜지스터, 및 상기 입력 트랜지스터를 고정 전위에 접속하는 제3의 스위치 트랜지스터를 포함하는 회로를 구비하고,

상기 전환부는, 상기 비교부에 접속하지 않는 상기 기타의 참조전압을, 상기 회로의 상기 커패시터에 접속하는 (1) 내지 (4), (6) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(6) 상기 부하 용량에 접속되고, 상기 부하 용량을 조정하는 제1의 용량 조정부와,

상기 제1의 용량 조정부의 용량을 제어하는 제어부를 또한 구비하는 (1) 내지 (5), (7) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(7) 상기 제1의 용량 조정부는, 상기 부하 용량과 고정 전위와의 사이에서 직렬로 접속되는 복수의 트랜지스터로 이루어지고,

상기 제어부는, 상기 복수의 트랜지스터의 각 게이트에 제어 신호를 입력함에 의해, 소망하는 용량치를 얻는 (1) 내지 (6), (8) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(8) 상기 제1의 용량 조정부는, 서로 병렬로 접속되는 복수의 트랜지스터로 이루어지고,

각 트랜지스터의 게이트는 상기 부하 용량에 접속되고,

상기 제어부는, 각 트랜지스터의 소스 및 드레인에 제어 신호를 입력함에 의해, 소망하는 용량치를 얻는 (1) 내지 (7), (9) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(9) 상기 제1의 용량 조정부는, 용량이 가변의 커패시터로 이루어지고,

상기 제어부는, 상기 커패시터의 제어 단자에 제어 신호를 입력함에 의해, 소망하는 용량치를 얻는

(1) 내지 (8), (10) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(10) 상기 비교부의 입력에 접속되고, 상기 비교부의 용량을 조정하는 제2의 용량 조정부를 또한 구비하고,

상기 제어부는, 또한, 상기 제2의 용량 조정부의 용량을 제어하는 (1) 내지 (9), (11) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(11) 상기 제2의 용량 조정부는, 상기 비교부의 입력과 고정 전위와의 사이에서 직렬로 접속되는 복수의 트랜지스터로 이루어지고,

상기 제어부는, 상기 복수의 트랜지스터의 각 게이트에 제어 신호를 입력함에 의해, 소망하는 용량치를 얻는 (1) 내지 (10), (12) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(12) 상기 제2의 용량 조정부는, 서로 병렬로 접속되는 복수의 트랜지스터로 이루어지고,

각 트랜지스터의 게이트는 상기 비교부의 입력에 접속되고,

상기 제어부는, 각 트랜지스터의 소스 및 드레인에 제어 신호를 입력함에 의해, 소망하는 용량치를 얻는 (1) 내지 (11), (13) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(13) 상기 제2의 용량 조정부는, 용량이 가변의 커패시터로 이루어지고,

상기 제어부는, 상기 커패시터의 제어 단자에 제어 신호를 입력함에 의해, 소망하는 용량치를 얻는 (1) 내지 (12), (14) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(14) 상기 제어부는, 프레임의 최초 또는 최후에, 용량을 제어하는 (1) 내지 (13), (15) 내지 (17)의 어느 하나에 기재된 신호 처리 장치.

(15) 상기 제어부는, 과거에 처리된 프레임의 용량 조정 정보에 의거하여 용량을 제어하는 (1) 내지 (14), (15), (17)의 어느 하나에 기재된 신호 처리 장치.

(16) 상기 제어부는, 수 프레임마다 용량을 제어하는 (1) 내지 (15), (17)의 어느 하나에 기재된 신호 처리 장치.

(17) 상기 제어부는, 각 참조전압을 상기 비교부에 입력할 때의 흑레벨의 서로의 차분의 크기에 따라, 용량을 제어하는 (1) 내지 (16)의 어느 하나에 기재된 신호 처리 장치.

(18) 비교부를 이용하여 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하고,

필요에 응하여 상기 비교부에 공급하는 참조전압을 전환하여, 서로 다른 계조 정밀도의 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 기타를 소정의 부하 용량에 접속하고,

상기 비교부에 의한, 상기 아날로그 신호와, 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 신호 처리 방법.

(19) 입사광을 광전변환하는 광전변환 소자를 포함하는 단위화소가 나열된 화소 어레이와,

상기 화소 어레이의 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와,

상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비하는 촬상 소자.

(20) 피사체를 촬상하는 촬상부와,

상기 촬상부에 의한 촬상에 의해 얻어진 화상 데이터를 화상 처리하는 화상 처리부를 구비하고,

상기 촬상부는,

입사광을 광전변환하는 광전변환 소자를 포함하는 단위화소가 나열된 화소 어레이와,

상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과의 변화 타이밍을 계측하는 계측부를 구비하는 촬상 장치.

100 : CMOS 이미지 센서
111 : 화소 어레이
112 : A/D 변환부
110 : A/D 변환 제어부
121 : 제어 타이밍 발생부
122 : 화소 주사부
123 : 수평 주사부
131 및 132 : 참조전압 발생부
141 : 단위화소
151 : 칼럼 A/D 변환부
161 : 전환부
162 : 비교부
163 : 선택부
164 : 타이밍 계측부
171 : 래치
181 : 포토 다이오드
233 : 참조전압 발생부
251 : 칼럼 A/D 변환부
261 : 전환부
263 : 선택부
361 : 전환부
373 : 부하 용량
380 : 전환부
383 : 용량 조정부
384 : 용량 조정부
400 : CMOS 이미지 센서
411 : 버퍼
412 : 열 공통선
800 : 촬상 장치
812 : CMOS 센서

Claims

단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와,
필요에 응하여 상기 비교부에 공급하는 참조전압을 전환하여, 각각 서로 다른 계조 정밀도를 갖는 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 상기 복수의 참조전압 중 다른 하나를 소정의 부하 용량에 접속하는 전환부와,
상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과가 변화할 때까지의 시간인 변화 타이밍을 계측하는 계측부를 구비하는 것을 특징으로 하는 신호 처리 장치.
제1항에 있어서,
상기 부하 용량의 용량치는, 상기 비교부의 입력 용량의 등가 용량치인 것을 특징으로 하는 신호 처리 장치.
제1항에 있어서,
상기 부하 용량으로서, 상기 비교부와 동일 구성을 가지며, 입력의 일방이 고정 전위에 접속되고, 출력이 개방 상태인, 위비교부를 구비하고,
상기 전환부는, 상기 비교부에 접속하지 않는 상기 복수의 참조전압 중 상기 다른 하나를, 상기 위비교부의 타방의 입력에 접속하는 것을 특징으로 하는 신호 처리 장치.
제1항에 있어서,
상기 부하 용량으로서, 상기 비교부의 입력 트랜지스터와 동등한 동작 영역에서 동작하는 입력 트랜지스터, 상기 입력 트랜지스터에 일정 전류를 공급하는 전류원 트랜지스터, 참조전압의 오프셋을 캔슬하는 커패시터, 상기 커패시터를 초기화하는 스위치 트랜지스터를 포함하는 회로를 구비하고,
상기 전환부는, 상기 비교부에 접속하지 않는 상기 복수의 참조전압 중 상기 다른 하나를, 상기 회로의 상기 커패시터에 접속하는 것을 특징으로 하는 신호 처리 장치.
제1항에 있어서,
상기 부하 용량으로서, 상기 비교부의 입력 트랜지스터와 동등한 동작 영역에서 동작하는 입력 트랜지스터, 참조전압의 오프셋을 캔슬하는 커패시터, 상기 커패시터를 초기화하는 제1의 스위치 트랜지스터, 상기 입력 트랜지스터를 초기화하는 제2의 스위치 트랜지스터, 및 상기 입력 트랜지스터를 고정 전위에 접속하는 제3의 스위치 트랜지스터를 포함하는 회로를 구비하고,
상기 전환부는, 상기 비교부에 접속하지 않는 상기 복수의 참조전압 중 상기 다른 하나를, 상기 회로의 상기 커패시터에 접속하는 것을 특징으로 하는 신호 처리 장치.
제1항에 있어서,
상기 부하 용량에 접속되고, 상기 부하 용량을 조정하는 제1의 용량 조정부와,
상기 제1의 용량 조정부의 용량을 제어하는 제어부를 또한 구비하는 것을 특징으로 하는 신호 처리 장치.
제6항에 있어서,
상기 제1의 용량 조정부는, 상기 부하 용량과 고정 전위와의 사이에서 직렬로 접속되는 복수의 트랜지스터로 이루어지고,
상기 제어부는, 상기 복수의 트랜지스터의 각 게이트에 제어 신호를 입력함에 의해, 상기 부하 용량의 용량치를 변화시키는 것을 특징으로 하는 신호 처리 장치.
제6항에 있어서,
상기 제1의 용량 조정부는, 서로 병렬로 접속되는 복수의 트랜지스터로 이루어지고,
각 트랜지스터의 게이트는 상기 부하 용량에 접속되고,
상기 제어부는, 각 트랜지스터의 소스 및 드레인에 제어 신호를 입력함에 의해, 상기 부하 용량의 용량치를 변화시키는 것을 특징으로 하는 신호 처리 장치.
제6항에 있어서,
상기 제1의 용량 조정부는, 가변 커패시터로 이루어지고,
상기 제어부는, 상기 가변 커패시터의 제어 단자에 제어 신호를 입력함에 의해, 상기 부하 용량의 용량치를 변화시키는 것을 특징으로 하는 신호 처리 장치.
제6항에 있어서,
상기 비교부의 입력에 접속되고, 상기 비교부의 입력 용량의 용량치를 조정하는 제2의 용량 조정부를 또한 구비하고,
상기 제어부는, 또한, 상기 제2의 용량 조정부의 용량을 제어하는 것을 특징으로 하는 신호 처리 장치.
제10항에 있어서,
상기 제2의 용량 조정부는, 상기 비교부의 입력과 고정 전위와의 사이에서 직렬로 접속되는 복수의 트랜지스터로 이루어지고,
상기 제어부는, 상기 복수의 트랜지스터의 각 게이트에 제어 신호를 입력함에 의해, 상기 비교부의 상기 입력 용량의 용량치를 변화시키는 것을 특징으로 하는 신호 처리 장치.
제10항에 있어서,
상기 제2의 용량 조정부는, 서로 병렬로 접속되는 복수의 트랜지스터로 이루어지고,
각 트랜지스터의 게이트는 상기 비교부의 입력에 접속되고,
상기 제어부는, 각 트랜지스터의 소스 및 드레인에 제어 신호를 입력함에 의해, 상기 비교부의 상기 입력 용량의 용량치를 변화시키는 것을 특징으로 하는 신호 처리 장치.
제10항에 있어서,
상기 제2의 용량 조정부는, 가변 커패시터로 이루어지고,
상기 제어부는, 상기 가변 커패시터의 제어 단자에 제어 신호를 입력함에 의해, 상기 비교부의 상기 입력 용량의 용량치를 변화시키는 것을 특징으로 하는 신호 처리 장치.
비교부를 이용하여 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하고,
필요에 응하여 상기 비교부에 공급하는 참조전압을 전환하여, 각각 서로 다른 계조 정밀도를 갖는 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 상기 복수의 참조전압 중 다른 하나를 소정의 부하 용량에 접속하고,
상기 비교부에 의한, 상기 아날로그 신호와, 상기 비교부에 공급된 참조전압과의 비교 결과가 변화할 때까지의 시간인 변화 타이밍을 계측하는 것을 특징으로 하는 신호 처리 방법.
입사광을 광전변환하는 광전변환 소자를 포함하는 단위화소가 나열된 화소 어레이와,
상기 화소 어레이의 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와,
필요에 응하여 상기 비교부에 공급하는 참조전압을 전환하여, 각각 서로 다른 계조 정밀도를 갖는 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 상기 참조전압 중 다른 하나를 소정의 부하 용량에 접속하는 전환부와,
상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과가 변화할 때까지의 시간인 변화 타이밍을 계측하는 계측부를 구비하는 것을 특징으로 하는 촬상 소자.
피사체를 촬상하는 촬상부와,
상기 촬상부에 의한 촬상에 의해 얻어진 화상 데이터를 화상 처리하는 화상 처리부를 구비하고,
상기 촬상부는,
입사광을 광전변환하는 광전변환 소자를 포함하는 단위화소가 나열된 화소 어레이와,
상기 화소 어레이의 단위화소로부터 출력되는 아날로그 신호를 소정의 전압과 비교하는 비교부와,
필요에 응하여 상기 비교부에 공급하는 참조전압을 전환하여, 각각 서로 다른 계조 정밀도를 갖는 복수의 참조전압 중의 어느 하나를 상기 비교부에 접속하고, 상기 참조전압 중 다른 하나를 소정의 부하 용량에 접속하는 전환부와,
상기 비교부에 의한, 상기 아날로그 신호와, 상기 전환부의 전환 제어에 의해 상기 비교부에 공급된 참조전압과의 비교 결과가 변화할 때까지의 시간인 변화 타이밍을 계측하는 계측부를 구비하는 것을 특징으로 하는 촬상 장치.
삭제
삭제
삭제
삭제