JP2021029017A - 光電変換装置、撮像システム、移動体及び露光制御装置 - Google Patents

Abstract

【課題】画素ごと又は画素領域ごとに異なる露光時間を設定可能な光電変換装置において、回路規模を低減すること。【解決手段】光電変換により電荷を生成する光電変換部と、前記光電変換部から前記電荷を転送するトランジスタとを各々が含む複数の画素回路と、前記光電変換部における露光時間に対応する信号を保持する容量を各々が含む複数の露光制御回路と、を有し、前記複数の露光制御回路の各々は、前記容量に保持された信号に基づいて前記トランジスタを駆動することにより、前記光電変換部の露光時間を制御する。【選択図】図５

Description

本発明は、光電変換装置、撮像システム、移動体及び露光制御装置に関する。

特許文献１には、各々がフォトダイオードを有する複数の画素と、各々がフォトダイオードに接続された複数の読み出し回路と、各フォトダイオードにおける電荷を蓄積する時間を制御する制御電子回路とを有するイメージセンサが開示されている。これにより、特許文献１のイメージセンサは、画素ごと又は画素群ごとに適切な露光時間を設定することができる。

特開２０１２−１５１８４７号公報

特許文献１に記載されているイメージセンサにおいて、露光時間を制御するための回路は、多くの素子により構成されている。そのため、回路規模が大型化することが問題となり得る。

そこで、本発明は、画素ごと又は画素領域ごとに異なる露光時間を設定可能な光電変換装置、撮像システム、移動体及び露光制御装置において、回路規模を低減することを目的とする。

本発明の一観点によれば、光電変換により電荷を生成する光電変換部と、前記光電変換部から前記電荷を転送するトランジスタとを各々が含む複数の画素回路と、前記光電変換部における露光時間に対応する信号を保持する容量を各々が含む複数の露光制御回路と、を有し、前記複数の露光制御回路の各々は、前記容量に保持された信号に基づいて前記トランジスタを駆動することにより、前記光電変換部の露光時間を制御することを特徴とする光電変換装置が提供される。

本発明によれば、画素ごと又は画素領域ごとに異なる露光時間を設定可能な光電変換装置において、回路規模を低減することができる。

第１実施形態に係る光電変換装置の構成例を示すブロック図である。 第１実施形態に係る光電変換装置の構成例を示すブロック図である。 第１実施形態に係る画素基板の構成例を示すブロック図である。 第１実施形態に係る制御基板の構成例を示すブロック図である。 第１実施形態に係る露光制御回路の構成例を示す回路図である。 第１実施形態に係る画素回路の構成例を示す回路図である。 第１実施形態に係る光電変換装置の動作例を示すタイミングチャートである。 第２実施形態に係る光電変換装置の構成例を示すブロック図である。 第２実施形態に係る画素基板の構成例を示すブロック図である。 第２実施形態に係る制御基板の構成例を示すブロック図である。 第２実施形態に係る露光制御回路の構成例を示す回路図である。 第２実施形態に係る画素回路の構成例を示す回路図である。 第２実施形態に係る光電変換装置の動作例を示すタイミングチャートである。 第３実施形態に係る撮像システムの概略構成を示すブロック図である。 第４実施形態に係る撮像システム及び移動体の構成例を示す図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。なお、複数の図面に渡って同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。

［第１実施形態］
図１は、本実施形態に係る光電変換装置の構成例を示すブロック図である。光電変換装置は、例えば、撮像装置、焦点検出装置、ＴＯＦ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）技術等を用いた測距装置等であり得るがこれらに限定されるものではない。本実施形態では、光電変換装置は、静止画、動画等の画像を撮影する撮像装置であるものとする。

光電変換装置は、画素部１０１、画素制御部１０２、画素制御線群１０３、画素出力線群１０４、信号出力部１０５、露光時間制御部１０６及び露光データ線群１０７を有する。画素部１０１は、複数行及び複数列に渡ってマトリクス状に配された複数の画素Ｐを含む。図１において、画素部１０１に描かれた矩形のブロックの各々が１つの画素Ｐに相当する。画素部１０１内の特定の位置の画素Ｐを示す場合には、画素Ｐは、Ｐ（Ｘ，Ｙ）のように座標を付して表記されることもある。ここで、（Ｘ，Ｙ）は、（列番号，行番号）で表される画素Ｐの座標を意味する。例えば、画素部１０１内の左上の画素Ｐは、Ｐ（１，１）と表記される。なお、図１には１５行×２０列に配された３００個の画素Ｐが示されているが、画素部１０１に配される画素Ｐの数は、特に限定されるものではない。

画素制御部１０２は、画素制御線群１０３を介して画素部１０１に供給する制御信号により、画素部１０１に配された画素Ｐの動作を制御する制御回路部である。画素制御線群１０３は、画素部１０１を構成する画素アレイの複数行に対応する複数の画素制御線を含む。画素制御線の各々は、典型的には複数の制御線を含む。複数の画素制御線の各々は、対応する行に配された画素Ｐの各々に接続されている。これにより、画素制御部１０２は、画素部１０１に配された画素Ｐの動作を行単位で制御することができる。

露光時間制御部１０６は、露光データ線群１０７を介して画素部１０１に供給する制御信号により、画素部１０１に配された画素Ｐの露光時間の制御に用いられる制御信号を供給する制御回路部である。露光データ線群１０７は、画素部１０１を構成する画素アレイの複数列に対応する複数の露光データ線を含む。複数の露光データ線の各々は、対応する列に配された画素Ｐの各々に接続されている。これにより、露光時間制御部１０６は、画素部１０１に配された画素Ｐの露光時間を列単位で制御することができる。

画素出力線群１０４は、画素部１０１を構成する画素アレイの複数列に対応する複数の画素出力線を含む。複数の画素出力線の各々は、対応する列に配された画素Ｐの各々に接続されている。これにより、画素制御部１０２により選択された行に配された各列の画素Ｐから読み出された信号を、画素出力線群１０４を介して信号出力部１０５に入力することができる。

信号出力部１０５は、画素部１０１から出力される信号に対して所定の信号処理を行った後、処理後の信号を外部へと出力する機能を備える。信号出力部１０５が行う信号処理は、特に限定されるものではないが、例えば、増幅処理やＡＤ変換処理を含むことができる。

画素制御部１０２、露光時間制御部１０６及び信号出力部１０５は、光電変換装置が備える図示しない制御部あるいは光電変換装置の外部から供給される制御信号によって制御され得る。

本実施形態の光電変換装置は、画素基板（第１の基板）と、露光制御装置として機能する制御基板（第２の基板）との２つの基板が積層された構造をなしている。図２は、画素基板と制御基板とを合わせた光電変換装置の全体構成を示すブロック図である。そして、図３は、画素基板の構成例を示すブロック図であり、図４は、制御基板の構成例を示すブロック図である。以下、図２乃至図４を参照しつつ、光電変換装置の構成例をより詳細に説明する。

図２に示されているように、複数の画素Ｐの各々は、露光制御回路２０１及び画素回路２０２を含む。露光制御回路２０１及び画素回路２０２が配置される行番号及び列番号を示す場合には、露光制御回路２０１及び画素回路２０２は、２０１（Ｈ１，Ｖ１）、２０２（Ｈ１、Ｖ１）のように行番号及び列番号を付して表記されることもある。ここで、Ｈ１、Ｈ２、…は列番号を示しており、Ｖ１、Ｖ２、…は行番号を示している。

図３に示されているように画素基板２０３には、複数行及び複数列に渡ってマトリクス状に配された複数の画素回路２０２が設けられている。図４に示されているように制御基板２０４には、画素制御部１０２と、信号出力部１０５と、露光時間制御部１０６と、複数行及び複数列に渡ってマトリクス状に配された複数の露光制御回路２０１とが設けられている。画素基板２０３と制御基板２０４とは、複数のコンタクト部２０５によって電気的に接続される。

画素制御部１０２は、各行の画素Ｐに対して、制御信号ＰＲＥＳ、ＰＳＥＬ、ＰＴＸ＿ＲＥＡＤ、ＰＧＡＴＥ、ＰＲＡＭＰを出力する。露光時間制御部１０６は、各列の画素Ｐに対して、制御信号ＰＥＸＰ＿ＤＡＴＡを出力する。これらの制御信号の説明において、制御信号が供給される画素Ｐの行番号又は列番号を示す場合には、ＰＲＥＳ＿１、ＰＳＥＬ＿１、ＰＥＸＰ＿ＤＡＴＡ＿１等のように行番号又は列番号を付す場合もある。

制御信号ＰＴＸ＿ＲＥＡＤ、ＰＧＡＴＥ、ＰＲＡＭＰ、ＰＥＸＰ＿ＤＡＴＡは、露光制御回路２０１に入力される。露光制御回路２０１は、これらの制御信号に基づいて、画素回路２０２に制御信号ＰＴＸを出力する。なお、制御信号ＰＴＸの説明において、対応する画素Ｐの列番号及び行番号を示すため、ＰＴＸ＿Ｈ１＿Ｖ１等のように列番号及び行番号を付す場合もある。

制御信号ＰＲＥＳ、ＰＳＥＬ、ＰＴＸは、画素回路２０２に入力される。画素回路２０２は、これらの制御信号に応じて光電変換を行い、信号出力部１０５に画素信号Ｖｏｕｔを出力する。なお、画素信号Ｖｏｕｔの説明において、Ｖｏｕｔ１、Ｖｏｕｔ２、…のように列番号を付す場合もある。

露光制御回路２０１と画素回路２０２とは複数個配されているため多くの素子面積を要する。しかしながら、本実施形態では、画素回路２０２と露光制御回路２０１とが別の基板に配されていることにより、これらが同一の基板に配されている場合と比べて素子面積が低減され得る。

図５は、本実施形態に係る露光制御回路２０１の構成例を示すブロック図である。露光制御回路２０１は、トランジスタ３０１、容量３０２、比較器３０３、ＯＲゲート３０４及びレベルシフタ３０５を含む。トランジスタ３０１は、例えば、ＮＭＯＳトランジスタである。比較器３０３は、入力電圧Ｖｅｘｐが所定の閾値電位であるコンパレートレベルＶｂａｓｅを超えた場合に出力電圧ＰＴＸ＿ＳＨとしてハイレベルを出力し、それ以外の場合に出力電圧ＰＴＸ＿ＳＨとしてローレベルを出力する回路である。ＯＲゲート３０４は、２つの入力信号の論理和を出力する論理回路である。トランジスタ３０１、容量３０２、比較器３０３及びＯＲゲート３０４は、デジタル電源系（例えば１．２Ｖ）で動作する。レベルシフタ３０５は、入力端子と出力端子との間で電圧を変化させる電圧変換回路である。これにより、露光制御回路２０１は、画素回路２０２の制御に適した電圧の信号を出力することができる。レベルシフタ３０５は、アナログ電源系（例えば３．３Ｖ）で動作する。

トランジスタ３０１のドレインには制御信号ＰＥＸＰ＿ＤＡＴＡが入力され、トランジスタ３０１のゲートには制御信号ＰＧＡＴＥが入力される。トランジスタ３０１のソースは、容量３０２が有する２つの端子のうちの第１の端子及び比較器３０３の入力端子に接続されている。容量３０２が有する２つの端子のうちの第２の端子には制御信号ＰＲＡＭＰが入力される。比較器３０３の出力端子は、ＯＲゲート３０４の第１の入力端子に接続されている。ＯＲゲート３０４の第２の入力端子には、制御信号ＰＴＸ＿ＲＥＡＤが入力される。ＯＲゲート３０４の出力端子は、レベルシフタ３０５の入力端子に接続されている。レベルシフタ３０５の電源端子は、電源電位ＡＶＤＤを供給する電位線に接続されている。レベルシフタ３０５のグラウンド端子は、グラウンド電位ＡＧＮＤを供給する電位線に接続されている。レベルシフタ３０５の出力端子は、露光制御回路２０１の出力端子を構成する。すなわち、レベルシフタ３０５の出力端子は、画素回路２０２に接続されており、画素回路２０２に制御信号ＰＴＸを出力する。このように、露光制御回路２０１は、入力電圧Ｖｅｘｐと、コンパレートレベルＶｂａｓｅとの比較結果に基づいて制御信号ＰＴＸを生成し、画素回路２０２に出力する。

図６は、本実施形態に係る画素回路２０２の構成例を示すブロック図である。画素回路２０２は、光電変換部ＰＤ、リセットトランジスタＭ１、転送トランジスタＭ２、増幅トランジスタＭ３及び選択トランジスタＭ４を有する。各トランジスタは、例えばＮＭＯＳトランジスタである。以下の説明では、リセットトランジスタＭ１、転送トランジスタＭ２及び選択トランジスタＭ４は、ゲートに入力される制御信号がハイレベルのときにオン状態になり、ローレベルのときにオフ状態になるものとする。

光電変換部ＰＤは、例えばフォトダイオードである。光電変換部ＰＤを構成するフォトダイオードのアノードは基準電位を供給する電位線に接続され、カソードは転送トランジスタＭ２のソースに接続されている。制御信号ＰＴＸは、転送トランジスタＭ２のゲート（制御端子）に入力される。転送トランジスタＭ２のドレインは、リセットトランジスタＭ１のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ２のドレイン、リセットトランジスタＭ１のソース及び増幅トランジスタＭ３のゲートの接続ノードは、いわゆるフローティングディフュージョンＦＤである。フローティングディフュージョンＦＤは、容量成分を含み、電荷保持部として機能するとともに、この容量成分からなる電荷電圧変換部を構成する。

リセットトランジスタＭ１のドレイン及び増幅トランジスタＭ３のドレインは、電源電位ＡＶＤＤを供給する電位線に接続されている。制御信号ＰＲＥＳは、リセットトランジスタＭ１のゲートに入力される。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。制御信号ＰＳＥＬは、選択トランジスタＭ４のゲートに入力される。選択トランジスタＭ４のソースは、画素出力線に接続されている。すなわち、選択トランジスタＭ４のソースは、画素回路２０２（あるいは画素Ｐ）の出力ノードである。

被写体の光学像が画素部１０１に入射すると、各画素Ｐの光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生成した電荷を蓄積する。転送トランジスタＭ２は、制御信号ＰＴＸに応じてオン状態になることにより光電変換部ＰＤが保持する電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤは、その容量成分による電荷電圧変換によって、光電変換部ＰＤから転送された電荷の量に応じた電圧となる。増幅トランジスタＭ３は、ドレインに電源電位ＡＶＤＤが供給され、ソースに選択トランジスタＭ４を介して図示しない電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成している。これにより増幅トランジスタＭ３は、フローティングディフュージョンＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して画素出力線に出力する。リセットトランジスタＭ１は、オン状態になることによりフローティングディフュージョンＦＤを電源電位ＡＶＤＤに応じた電圧にリセットする。

図７は、本実施形態に係る光電変換装置の動作例を示すタイミングチャートである。図７を参照しつつ、光電変換装置による露光時間制御の動作を説明する。図７では、画素部１０１の１列目の１行目及び２行目の画素Ｐ（１，１）、Ｐ（１，２）の動作のみが抜き出されて示されている。本実施形態では、画素Ｐ（１，１）には長い露光時間（長秒露光）が設定されており、画素Ｐ（１，２）には短い露光時間（短秒露光）が設定されているものとする。なお、図７に示されている水平同期信号ＨＤは、１行分の動作の開始タイミングを知らせる信号である。

まず、１列１行目の画素Ｐ（１，１）の動作を説明する。時刻ｔ１１１において、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位がＬ１になる。なお、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１は、図７に示されているようにアナログ信号である。時刻ｔ１１２において、制御信号ＰＧＡＴＥ＿１がハイレベルになり、トランジスタ３０１がオンになる。これにより、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位Ｌ１が比較器３０３の入力端子に伝達され、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１がＬ１だけ上昇する。この電圧は、容量３０２に保持される。

時刻ｔ１２１において、制御信号ＰＴＸ＿ＲＥＡＤ＿１がハイレベルになる。これにより、ＯＲゲート３０４の出力がハイレベルになり、制御信号ＰＴＸ＿Ｈ１＿Ｖ１もハイレベルになる。その後、時刻ｔ１２２において、制御信号ＰＴＸ＿ＲＥＡＤ＿１がローレベルになる。これにより、ＯＲゲート３０４の出力はローレベルになり、制御信号ＰＴＸ＿Ｈ１＿Ｖ１もローレベルになる。これらの一連の制御により、画素Ｐ（１，１）の光電変換部ＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送され、転送された電荷に応じた信号が読み出されるリード動作が行われる。制御信号ＰＴＸ＿ＲＥＡＤ＿１を受けるＯＲゲート３０４が設けられていることにより、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１による制御とは独立した転送トランジスタＭ２の制御が可能となる。

時刻ｔ１３１において、制御信号ＰＲＡＭＰ＿１の電位がＬＲになる。なお、制御信号ＰＲＡＭＰ＿１も、図７に示されているようにアナログ信号である。制御信号ＰＲＡＭＰ＿１の電位は、図７に示されているように、時間に応じて階段状に変化する。

この時、容量３０２は、制御信号ＰＲＡＭＰ＿１の電位の変動に対して、電極間の電圧を保持するように動作する。すなわち、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１はＬＲだけ上昇し、Ｌ１＋ＬＲとなる。そしてこの時、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１が比較器３０３のコンパレートレベルＶｂａｓｅを超えるため、比較器３０３の出力電圧ＰＴＸ＿ＳＨ＿Ｈ１＿Ｖ１はハイレベルになる。これにより、ＯＲゲート３０４の出力はハイレベルになり、制御信号ＰＴＸ＿Ｈ１＿Ｖ１もハイレベルになる。この時刻ｔ１３１が画素Ｐ（１，１）の光電変換部ＰＤのリセットの開始タイミングとなる。

時刻ｔ１３１以降、水平同期信号ＨＤに応じた一定の時間間隔ごと（時刻ｔ１４１、ｔ１５１、ｔ１６１、ｔ１７１、ｔ１８１、…）に制御信号ＰＲＡＭＰ＿１の電位が一定量だけ低下する。入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１は、この制御信号ＰＲＡＭＰ＿１の電位の変化に追従して、同様に低下する。

図７の例では、時刻ｔ１５１において、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１が比較器３０３のコンパレートレベルＶｂａｓｅ以下となり、比較器３０３の出力電圧ＰＴＸ＿ＳＨ＿Ｈ１＿Ｖ１はローレベルになる。これにより、ＯＲゲート３０４の出力はローレベルになり、制御信号ＰＴＸ＿Ｈ１＿Ｖ１もローレベルになる。この時刻ｔ１５１が画素Ｐ（１，１）の光電変換部ＰＤのリセットの終了タイミング、すなわち、露光の開始タイミングとなる。言い換えると、露光の開始タイミングは、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１とコンパレートレベルＶｂａｓｅとの大小関係が変化するタイミングである。

露光の開始タイミングは、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が高いほど遅い時刻となる。したがって、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が高いほど露光時間が短くなる。このように、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１は、入力電圧Ｖｅｘｐとして容量３０２に保持され、露光時間に対応する信号として露光の開始タイミングの制御に用いられる。

その後、時刻ｔ２１１以降、時刻ｔ１１１から時刻ｔ１８２と同様の動作が繰り返される。時刻ｔ２２１から時刻ｔ２２２において、時刻ｔ１５１から時刻ｔ２２１の長秒露光期間内に画素Ｐ（１，１）の光電変換部ＰＤに蓄積された電荷に対するリード動作が行われる。これにより、露光からリード動作までの一連の信号取得処理が終了する。

次に、１列２行目の画素Ｐ（１，２）の動作を説明する。１列１行目の画素Ｐ（１，１）の動作の説明と共通する部分については説明を省略又は簡略化する。

時刻ｔ１２１において、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位がＬ２になる。時刻ｔ１２２において、制御信号ＰＧＡＴＥ＿２がハイレベルになり、トランジスタ３０１がオンになる。これにより、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位Ｌ２が比較器３０３の入力端子に伝達され、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２がＬ２だけ上昇する。この電圧は、容量３０２に保持される。

時刻ｔ１３１から時刻ｔ１３２においてリード動作が行われる。時刻ｔ１４１において、制御信号ＰＲＡＭＰ＿２の電位がＬＲになる。この時、容量３０２は、制御信号ＰＲＡＭＰ＿２の電位の変動に対して、電極間の電圧を保持するように動作する。すなわち、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２はＬＲだけ上昇し、Ｌ２＋ＬＲとなる。そしてこの時、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２が比較器３０３のコンパレートレベルＶｂａｓｅを超えるため、比較器３０３の出力電圧ＰＴＸ＿ＳＨ＿Ｈ１＿Ｖ２はハイレベルになる。これにより、ＯＲゲート３０４の出力はハイレベルになり、制御信号ＰＴＸ＿Ｈ１＿Ｖ２もハイレベルになる。この時刻ｔ１４１が画素Ｐ（１，２）の光電変換部ＰＤのリセットの開始タイミングとなる。

時刻ｔ１４１以降、制御信号ＰＲＡＭＰ＿２の電位及び入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２は、一定の時間間隔ごとに低下する。図７の例では、時刻ｔ１８１において、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２が比較器３０３のコンパレートレベルＶｂａｓｅ以下となり、比較器３０３の出力電圧ＰＴＸ＿ＳＨ＿Ｈ１＿Ｖ２はローレベルになる。これにより、ＯＲゲート３０４の出力はローレベルになり、制御信号ＰＴＸ＿Ｈ１＿Ｖ２もローレベルになる。この時刻ｔ１８１が画素Ｐ（１，２）の光電変換部ＰＤのリセットの終了タイミング、すなわち、露光の開始タイミングとなる。

上述のように、露光の開始タイミングは、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が高いほど遅い時刻となるため、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が高いほど露光時間が短くなる。電位Ｌ２は電位Ｌ１よりも高いため、画素Ｐ（１，２）の露光時間は画素Ｐ（１，１）の露光時間よりも短い。

その後、時刻ｔ２３１から時刻ｔ２３２において、時刻ｔ１８１から時刻ｔ２３１の短秒露光期間内に画素Ｐ（１，２）の光電変換部ＰＤに蓄積された電荷に対するリード動作が行われる。これにより、露光からリード動作までの一連の信号取得処理が終了する。

本実施形態では、露光時間に対応する制御信号ＰＥＸＰ＿ＤＡＴＡ＿１が露光制御回路２０１の容量３０２に保持されることにより、画素Ｐごとに異なる露光時間を設定することができる。この構成では、容量３０２に保持される電圧で露光時間の設定が行われるため、露光制御回路２０１を簡易な構成で実現することができる。したがって、本実施形態によれば、画素ごとに異なる露光時間を設定可能な光電変換装置において、回路規模を低減することができる。

［第２実施形態］
第１実施形態の光電変換装置は、行ごとに異なるタイミングで画素Ｐの露光を開始する、いわゆるローリングシャッタ方式の構成である。これに対し、本実施形態では、複数の画素Ｐに対し、一括して露光を開始する、いわゆるグローバル電子シャッタ方式の光電変換装置について述べる。第１実施形態と共通する構成については説明を省略又は簡略化することがある。

本実施形態においても第１実施形態と同様に、画素基板と制御基板の２つの基板が積層された構造をなしている。図８は、画素基板と制御基板とを合わせた光電変換装置の全体構成を示すブロック図である。そして、図９は、画素基板の構成例を示すブロック図であり、図１０は、制御基板の構成例を示すブロック図である。以下、図８乃至図１０を参照しつつ、光電変換装置の構成例をより詳細に説明する。

図８に示されているように、複数の画素Ｐの各々は、露光制御回路６０１及び画素回路６０２を含む。図９に示されているように画素基板２０３には、複数行及び複数列に渡ってマトリクス状に配された複数の画素回路６０２が設けられている。図１０に示されているように制御基板２０４には、画素制御部１０２と、信号出力部１０５と、露光時間制御部１０６と、複数行及び複数列に渡ってマトリクス状に配された複数の露光制御回路６０１とが設けられている。画素基板２０３と制御基板２０４とは、複数のコンタクト部２０５によって電気的に接続される。

画素制御部１０２は、各行の画素Ｐに対して、制御信号ＰＲＥＳ、ＰＳＥＬ、ＰＴＸ＿ＲＥＡＤ、ＰＧＡＴＥ、ＰＧＳを出力する。露光時間制御部１０６は、各列の画素Ｐに対して、制御信号ＰＥＸＰ＿ＤＡＴＡを出力する。これらの制御信号の説明において、制御信号が供給される画素Ｐの行番号又は列番号を示す場合には、ＰＲＥＳ＿１、ＰＳＥＬ＿１、ＰＥＸＰ＿ＤＡＴＡ＿１等のように行番号又は列番号を付す場合もある。なお、制御信号ＰＧＳは、各行について共通のタイミングでレベルが変化する信号であるため、行番号は付されていない。

制御信号ＰＧＡＴＥ、ＰＥＸＰ＿ＤＡＴＡは、露光制御回路６０１に入力される。露光制御回路６０１は、これらの制御信号に基づいて、画素回路６０２に制御信号ＰＯＦＤを出力する。なお、制御信号ＰＯＦＤの説明において、対応する画素Ｐの列番号及び行番号を示すため、ＰＯＦＤ＿Ｈ１＿Ｖ１等のように列番号及び行番号を付す場合もある。

制御信号ＰＲＥＳ、ＰＳＥＬ、ＰＴＸ＿ＲＥＡＤ、ＰＯＦＤ、ＰＧＳは、画素回路６０２に入力される。画素回路６０２は、これらの制御信号に応じて光電変換を行い、信号出力部１０５に画素信号Ｖｏｕｔを出力する。

本実施形態においても、画素回路６０２と露光制御回路６０１とを別の基板に配することにより、これらが同一の基板に配されている場合と比べて素子面積が低減され得る。

図１１は、本実施形態に係る露光制御回路６０１の構成例を示すブロック図である。露光制御回路６０１は、トランジスタ７０１、容量７０２、比較器７０３及びレベルシフタ７０４を含む。トランジスタ７０１は、例えば、ＮＭＯＳトランジスタである。比較器７０３は、入力電圧ＶｅｘｐがコンパレートレベルＶｂａｓｅを超えた場合に出力電圧ＰＯＦＤ＿ＯＲＧとしてハイレベルを出力し、それ以外の場合に出力電圧ＰＯＦＤ＿ＯＲＧとしてローレベルを出力する回路である。トランジスタ７０１、容量７０２、及び比較器７０３は、デジタル電源系（例えば１．２Ｖ）で動作する。レベルシフタ７０４は、電圧変換回路である。レベルシフタ７０４は、アナログ電源系（例えば３．３Ｖ）で動作する。

容量７０２が有する２つの端子のうちの第１の端子は、トランジスタ７０１のドレイン及び比較器７０３の入力端子に接続されている。容量７０２が有する２つの端子のうちの第２の端子には制御信号ＰＥＸＰ＿ＤＡＴＡが入力される。トランジスタ７０１のゲートには制御信号ＰＧＡＴＥが入力され、トランジスタ７０１のソースは基準電位を供給する電位線に接続されている。比較器７０３の出力端子は、レベルシフタ７０４の入力端子に接続されている。レベルシフタ７０４の電源端子は、電源電位ＡＶＤＤを供給する電位線に接続されている。レベルシフタ７０４のグラウンド端子は、グラウンド電位ＡＧＮＤを供給する電位線に接続されている。レベルシフタ７０４の出力端子は、露光制御回路６０１の出力端子を構成する。すなわち、レベルシフタ７０４の出力端子は、画素回路６０２に接続されており、画素回路６０２に制御信号ＰＯＦＤを出力する。

図１２は、本実施形態に係る画素回路６０２の構成例を示すブロック図である。画素回路６０２は、光電変換部ＰＤ、保持容量ＭＥＭ、リセットトランジスタＭ１、排出トランジスタＭ２１、第１転送トランジスタＭ２２、第２転送トランジスタＭ２３、増幅トランジスタＭ３及び選択トランジスタＭ４を有する。各トランジスタは、例えばＮＭＯＳトランジスタである。以下の説明では、リセットトランジスタＭ１、排出トランジスタＭ２１、第１転送トランジスタＭ２２、第２転送トランジスタＭ２３及び選択トランジスタＭ４は、ゲートに入力される制御信号がハイレベルのときにオン状態になるものとする。また、これらのトランジスタは、ゲートに入力される制御信号がローレベルのときにオフ状態になるものとする。

光電変換部ＰＤを構成するフォトダイオードのカソードは、第１転送トランジスタＭ２２のソース及び排出トランジスタＭ２１のソースに接続されている。制御信号ＰＯＦＤは、排出トランジスタＭ２１のゲート（制御端子）に入力される。排出トランジスタＭ２１のドレインは、電源電位ＡＶＤＤを供給する電位線に接続されている。制御信号ＰＧＳは、第１転送トランジスタＭ２２のゲートに入力される。第１転送トランジスタＭ２２のドレインは、保持容量ＭＥＭの第１の端子及び第２転送トランジスタＭ２３のソースに接続されている。制御信号ＰＴＸ＿ＲＥＡＤは、第２転送トランジスタＭ２３のゲートに入力される。保持容量ＭＥＭの第２の端子は、基準電圧を供給する電位線に接続されている。第２転送トランジスタＭ２３のドレインは、リセットトランジスタＭ１のソース及び増幅トランジスタＭ３のゲートに接続されている。これら以外の回路構成は、図６の画素回路２０２と同様であるため説明を省略する。

排出トランジスタＭ２１がオン状態になることにより、光電変換部ＰＤに蓄積された電荷は電源電位ＡＶＤＤを供給する電位線に転送される。これにより、光電変換部ＰＤに蓄積された電荷が排出され、光電変換部ＰＤのカソードのノードは、電源電位ＡＶＤＤに応じた電圧にリセットされる。第１転送トランジスタＭ２２は、制御信号ＰＧＳに応じてオン状態になることにより光電変換部ＰＤが保持する電荷を保持容量ＭＥＭに転送する。第２転送トランジスタＭ２３は、制御信号ＰＴＸ＿ＲＥＡＤに応じてオン状態になることにより保持容量ＭＥＭが保持する電荷をフローティングディフュージョンＦＤに転送する。

図１３は、本実施形態に係る光電変換装置の動作例を示すタイミングチャートである。図１３を参照しつつ、光電変換装置による露光時間制御の動作を説明する。図１３においても第１実施形態の図７と同様に、画素部１０１の１列目の１行目及び２行目の画素Ｐ（１，１）、Ｐ（１，２）の動作のみが抜き出されて示されている。また、画素Ｐ（１，１）には長い露光時間（長秒露光）が設定されており、画素Ｐ（１，２）には短い露光時間（短秒露光）が設定されているものとする。

図１３のタイミングチャートによる動作期間は、露光時間の書き込み及び画素Ｐからの信号の読み出しを行う期間１Ａ、２Ａと、露光時間を制御する期間１Ｂ、２Ｂとの２種類の期間に大別される。図１３に図示されている期間１Ａ、１Ｂ、２Ａ、２Ｂは、上述の期間の区別を示している。また、図１３に図示されている電圧Ｖｃ＿Ｈ１＿Ｖ１、Ｖｃ＿Ｈ１＿Ｖ２は、それぞれ画素Ｐ（１，１）、Ｐ（１，２）に含まれる容量７０２の端子間電圧を示している。

まず、１列１行目の画素Ｐ（１，１）の期間１Ａにおける動作を説明する。時刻ｔ１ａ１１において、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位がＬ１になる。また、時刻ｔ１ａ１１において、制御信号ＰＧＡＴＥ＿１がハイレベルになり、トランジスタ７０１がオンになる。これにより、容量７０２の端子間の電圧がＬ１になる。その後、制御信号ＰＧＡＴＥ＿１がローレベルになり、トランジスタ７０１がオフになる。この動作により、これ以後の期間においては、容量７０２の端子間の電圧Ｖｃ＿Ｈ１＿Ｖ１の値がＬ１に維持される。

時刻ｔ１ａ１２において、制御信号ＰＴＸ＿ＲＥＡＤ＿１がハイレベルになる。これにより、第２転送トランジスタＭ２３がオンになる。これにより、保持容量ＭＥＭに保持されていた電荷がフローティングディフュージョンＦＤに転送され、転送された電荷に応じた信号が読み出されるリード動作が行われる。

時刻ｔ１ｂ１において、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位がＬＲになる。この時、容量７０２の電極間には、Ｌ１の電圧が保持されているため、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１はＬＲ−Ｌ１となる。そしてこの時、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１が比較器７０３のコンパレートレベルＶｂａｓｅを超えるため、比較器７０３の出力電圧ＰＯＦＤ＿ＯＲＧはハイレベルになる。これにより、制御信号ＰＯＦＤ＿Ｈ１＿Ｖ１もハイレベルになる。この時刻ｔ１ｂ２が画素Ｐ（１，１）の光電変換部ＰＤのリセットの開始タイミングとなる。

時刻ｔ１ｂ１以降、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位は、図１３に示されているように、時間に応じて階段状に変化する。すなわち、時刻ｔ１ｂ１以降、一定の時間間隔ごと（時刻ｔ１ｂ２、ｔ１ｂ３、ｔ１ｂ４、ｔ１ｂ５、ｔ１ｂ６、ｔ１ｂ７）に制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が一定量だけ低下する。入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１は、この制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位の変化に追従して、同様に低下する。

図１３の例では、時刻ｔ１ｂ２において、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１が比較器７０３のコンパレートレベルＶｂａｓｅ以下となり、比較器７０３の出力電圧ＰＯＦＤ＿ＯＲＧはローレベルになる。これにより、制御信号ＰＯＦＤ＿Ｈ１＿Ｖ１もローレベルになる。この時刻ｔ１ｂ２が画素Ｐ（１，１）の光電変換部ＰＤのリセットの終了タイミング、すなわち、露光の開始タイミングとなる。言い換えると、露光の開始タイミングは、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１とコンパレートレベルＶｂａｓｅとの大小関係が変化するタイミングである。

露光の開始タイミングは、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が低いほど遅い時刻となる。したがって、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が低いほど露光時間が短くなる。このように、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１は、電圧Ｖｃ＿Ｈ１＿Ｖ１として容量７０２に保持され、露光時間を示す信号として露光の開始タイミングの制御に用いられる。

時刻ｔ１ｂ８から時刻ｔ１ｂ９の期間において、制御信号ＰＧＳがハイレベルになり、第１転送トランジスタＭ２２がオンになる。これにより、光電変換部ＰＤに蓄積された電荷が保持容量ＭＥＭに転送される。なお、図１３の「ＰＤの状態」の欄には時刻ｔ１ｂ２から時刻ｔ１ｂ８の期間に長秒露光と記載されているが、時刻ｔ１ｂ８から時刻ｔ１ｂ９の期間にも光電変換部ＰＤでは電荷が発生する。したがって、長秒露光の終了タイミングは、より正確には時刻ｔ１ｂ９である。

その後、時刻ｔ２ａ１１以降、時刻ｔ１ａ１１から時刻ｔ１ｂ９と同様の動作が繰り返される。時刻ｔ２ａ１２において、時刻ｔ１ｂ２から時刻ｔ１ｂ９の長秒露光期間内に画素Ｐ（１，１）の保持容量ＭＥＭに保持された電荷に対するリード動作が行われる。これにより、露光からリード動作までの一連の信号取得処理が終了する。このように、期間１Ａ、２Ａには、露光時間の書き込みと画素からの信号の読み出しが並行して行われる。

次に、１列２行目の画素Ｐ（１，２）の動作を説明する。１列１行目の画素Ｐ（１，１）の動作の説明と共通する部分については説明を省略又は簡略化する。

時刻ｔ１ａ２１において、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位がＬ２になる。また、時刻ｔ１ａ２１において、制御信号ＰＧＡＴＥ＿２がハイレベルになり、トランジスタ７０１がオンになる。これにより、容量７０２の端子間の電圧がＬ２になる。その後、制御信号ＰＧＡＴＥ＿２がローレベルになり、トランジスタ７０１がオフになる。この動作により、これ以後の期間においては、容量７０２の端子間の電圧Ｖｃ＿Ｈ１＿Ｖ２の値がＬ２に維持される。

時刻ｔ１ａ２２において、制御信号ＰＴＸ＿ＲＥＡＤ＿２がハイレベルになり、リード動作が行われる。時刻ｔ１ｂ１において、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位がＬＲになる。この時、容量７０２の電極間には、Ｌ２の電圧が保持されているため、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２はＬＲ−Ｌ２となる。そしてこの時、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２が比較器７０３のコンパレートレベルＶｂａｓｅを超えるため、比較器７０３の出力電圧ＰＯＦＤ＿ＯＲＧはハイレベルになる。これにより、制御信号ＰＯＦＤ＿Ｈ１＿Ｖ２もハイレベルになる。この時刻ｔ１ｂ１が画素Ｐ（１，２）の光電変換部ＰＤのリセットの開始タイミングとなる。

時刻ｔ１ｂ１以降、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位及び入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２は、一定の時間間隔ごとに低下する。図１３の例では、時刻ｔ１ｂ５において、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２が比較器７０３のコンパレートレベルＶｂａｓｅ以下となり、比較器７０３の出力電圧ＰＯＦＤ＿ＯＲＧはローレベルになる。これにより、制御信号ＰＯＦＤ＿Ｈ１＿Ｖ２もローレベルになる。この時刻ｔ１ｂ５が画素Ｐ（１，１）の光電変換部ＰＤのリセットの終了タイミング、すなわち、露光の開始タイミングとなる。

上述のように、露光の開始タイミングは、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が低いほど遅い時刻となるため、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が低いほど露光時間が短くなる。電位Ｌ２は電位Ｌ１よりも低いため、画素Ｐ（１，２）の露光時間は画素Ｐ（１，１）の露光時間よりも短い。

その後、時刻ｔ２ａ２２において、時刻ｔ１ｂ５から時刻ｔ１ｂ９の短秒露光期間内に画素Ｐ（１，２）の光電変換部ＰＤに蓄積された電荷に対するリード動作が行われる。これにより、露光からリード動作までの一連の信号取得処理が終了する。

本実施形態においても、第１実施形態と同様に露光時間を示す制御信号ＰＥＸＰ＿ＤＡＴＡ＿１が露光制御回路６０１の容量７０２に保持されることにより、画素Ｐごとに異なる露光時間を設定することができる。この構成では、容量７０２に保持される電圧で露光時間の設定が行われるため、露光制御回路６０１を簡易な構成で実現することができる。したがって、本実施形態においても、第１実施形態と同様に、画素ごとに異なる露光時間を設定可能な光電変換装置において、回路規模を低減することができる。また、本実施形態では、グローバル電子シャッタ方式の駆動が可能となり、ローリングシャッタ歪みが低減される。

［第３実施形態］
本発明の第３実施形態による撮像システムについて、図１４を用いて説明する。図１４は、本実施形態による撮像システムの概略構成を示すブロック図である。

上述の第１及び第２実施形態で述べた光電変換装置は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と光電変換装置を含む撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１４には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図１４に例示した撮像システム４００は、撮像装置４０１、被写体の光学像を撮像装置４０１に結像させるレンズ４０２、レンズ４０２を通過する光量を可変にするための絞り４０４、レンズ４０２の保護のためのバリア４０６を有する。レンズ４０２及び絞り４０４は、撮像装置４０１に光を集光する光学系である。撮像装置４０１は、第１又は第２実施形態のいずれかで説明した光電変換装置であって、レンズ４０２により結像された光学像を画像データに変換する。

撮像システム４００は、また、撮像装置４０１より出力される出力信号の処理を行う信号処理部４０８を有する。信号処理部４０８は、撮像装置４０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部４０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部４０８の一部であるＡＤ変換部は、撮像装置４０１が設けられた半導体基板に形成されていてもよいし、撮像装置４０１とは別の半導体基板に形成されていてもよい。また、撮像装置４０１と信号処理部４０８とが同一の半導体基板に形成されていてもよい。

撮像システム４００は、更に、画像データを一時的に記憶するためのメモリ部４１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）４１２を有する。更に撮像システム４００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体４１４、記録媒体４１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）４１６を有する。なお、記録媒体４１４は、撮像システム４００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム４００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部４１８、撮像装置４０１と信号処理部４０８に各種タイミング信号を出力するタイミング発生部４２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム４００は、少なくとも撮像装置４０１と、撮像装置４０１から出力された出力信号を処理する信号処理部４０８とを有すればよい。

撮像装置４０１は、撮像信号を信号処理部４０８に出力する。信号処理部４０８は、撮像装置４０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部４０８は、撮像信号を用いて、画像を生成する。また、信号処理部４０８において、露光期間の長さの異なる複数の画素Ｐから取得した信号に基づき、高ダイナミックレンジ画像を合成するようにしてもよい。

このように、本実施形態によれば、第１又は第２実施形態による光電変換装置を適用した撮像システム４００を実現することができる。

［第４実施形態］
本発明の第４実施形態による撮像システム及び移動体について、図１５（ａ）及び図１５（ｂ）を用いて説明する。図１５（ａ）及び図１５（ｂ）は、本実施形態による撮像システム及び移動体の構成を示す図である。

図１５（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム５００は、撮像装置５１０を有する。撮像装置５１０は、上述の第１及び第２実施形態のいずれかに記載の光電変換装置である。撮像システム５００は、撮像装置５１０により取得された複数の画像データに対し、画像処理を行う画像処理部５１２と、撮像システム５００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部５１４を有する。また、撮像システム５００は、算出された視差に基づいて対象物までの距離を算出する距離取得部５１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部５１８と、を有する。ここで、視差取得部５１４及び距離取得部５１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部５１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム５００は車両情報取得装置５２０と接続されており、車速、ヨーレート、舵角等の車両情報を取得することができる。また、撮像システム５００は、衝突判定部５１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ５３０が接続されている。また、撮像システム５００は、衝突判定部５１８での判定結果に基づいて、ドライバーへ警報を発する警報装置５４０とも接続されている。例えば、衝突判定部５１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ５３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置５４０は音等の警報を鳴らす、カーナビゲーションシステム等の画面に警報情報を表示する、シートベルト又はステアリングに振動を与える等によりユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム５００で撮像する。図１５（ｂ）に、車両前方（撮像範囲５５０）を撮像する場合の撮像システムを示す。車両情報取得装置５２０が、撮像システム５００又は撮像装置５１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［変形実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、上述の第１及び第２実施形態に示した光電変換装置の回路構成及び制御信号は、図示した構成例に限定されるものではなく、各実施形態において説明した効果と同様の効果を実現できる範囲で適宜修正や変更が可能である。

上述の第１及び第２実施形態において、１つの画素回路に対して１つの露光制御回路が設けられている。これにより、各画素回路に対して個別の露光時間を制御することが可能となる。しかしながら、これは必須ではなく、２以上の画素回路に対して１つの露光制御回路が設けられる構成であってもよい。この場合、１つの露光制御回路が複数の画素回路を含む画素領域の露光時間をまとめて制御することができるため、露光制御回路の数を少なくすることができ、回路規模を更に低減することができる。

本実施形態において、比較器３０３、７０３は、コンパレートレベルＶｂａｓｅとの大小関係に応じた信号を出力可能な構成であれば、他の種類の回路素子であってもよい。例えば、比較器３０３、７０３は、インバータ（ＮＯＴゲート）に置換されてもよい。このように、比較器３０３、７０３は、信号の比較機能を有するあらゆる種類の比較回路に置換され得る

本実施形態では、露光制御回路２０１、６０１は、デジタル電源系の素子とアナログ電源系の素子とを含んでいるが、すべての素子がアナログ電源系の素子であってもよい。

また、上述の第３及び第４実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システムの例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図示した構成に限定されるものではない。

なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

２０１、６０１ 露光制御回路
２０２、６０２ 画素回路
３０２、７０２ 容量
ＰＤ 光電変換部
Ｍ２ 転送トランジスタ
Ｍ２１ 排出トランジスタ

Claims (15)

1. 光電変換により電荷を生成する光電変換部と、前記光電変換部から前記電荷を転送するトランジスタとを各々が含む複数の画素回路と、
   前記光電変換部における露光時間に対応する信号を保持する容量を各々が含む複数の露光制御回路と、
   を有し、
   前記複数の露光制御回路の各々は、前記容量に保持された信号に基づいて前記トランジスタを駆動することにより、前記光電変換部の露光時間を制御する
   ことを特徴とする光電変換装置。
2. 前記複数の露光制御回路の各々は、比較回路を更に含み、
   前記比較回路は、前記容量が有する２つの端子のうちの第１の端子の電位と、閾値電位とを比較し、
   前記トランジスタは、前記比較回路による比較結果に基づく信号が前記トランジスタの制御端子に入力されることによって駆動される
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記トランジスタは、前記第１の端子の電位と前記閾値電位との大小関係が変化したタイミングでオンからオフに駆動されることにより、前記光電変換部における露光が開始される
   ことを特徴とする請求項２に記載の光電変換装置。
4. 前記トランジスタは、オフからオンに駆動されることにより、前記光電変換部における露光が終了する
   ことを特徴とする請求項２又は３に記載の光電変換装置。
5. 前記複数の画素回路が複数行に渡って配されており、
   前記電荷に基づく信号を出力させるタイミングを前記複数行の行ごとに制御する画素制御部を更に有し、
   前記画素制御部が、前記トランジスタがオフからオンに駆動されるタイミングを制御する信号を前記複数行の行ごとに前記画素回路に出力する
   ことを特徴とする請求項４に記載の光電変換装置。
6. 前記容量が有する２つの端子のうちの第２の端子には、時間に応じて電位が変化する制御信号が入力される
   ことを特徴とする請求項２乃至５のいずれか１項に記載の光電変換装置。
7. 前記複数の露光制御回路の各々は、前記比較回路の出力端子と前記トランジスタの前記制御端子との間に配された電圧変換回路を更に含む
   ことを特徴とする請求項２乃至６のいずれか１項に記載の光電変換装置。
8. 前記複数の画素回路の各々は、入力ノードに転送された電荷の量に応じた信号を出力する増幅部を更に含み、
   前記トランジスタは、前記光電変換部から前記増幅部の前記入力ノードに前記電荷を転送する
   ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
9. 前記トランジスタは、前記光電変換部から所定の電位を有する電位線に前記電荷を転送する
   ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
10. 前記複数の画素回路は、第１の基板に配され、
    前記複数の露光制御回路は、第２の基板に配される
    ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
11. 前記複数の露光制御回路の各々は、前記複数の画素回路のうちの対応する１つの画素回路を制御する
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
12. 前記複数の露光制御回路の各々は、前記複数の画素回路のうちの対応する２以上の画素回路を制御する
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
13. 請求項１乃至１２のいずれか１項に記載の光電変換装置と、
    前記光電変換装置の前記画素回路から出力される信号を処理する信号処理部と
    を有することを特徴とする撮像システム。
14. 移動体であって、
    請求項１乃至１２のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
15. 光電変換により電荷を生成する光電変換部と、前記光電変換部から前記電荷を転送するトランジスタとを各々が含む複数の画素回路を制御する露光制御装置であって、
    前記光電変換部における露光時間に対応する信号を保持する容量を各々が含む複数の露光制御回路を有し、
    前記複数の露光制御回路の各々は、前記容量に保持された信号に基づいて前記トランジスタを駆動することにより、前記光電変換部の露光時間を制御する
    ことを特徴とする露光制御装置。

Images