JP2021029017A - Photoelectric conversion device, imaging system, mobile body, and exposure control device - Google Patents

Photoelectric conversion device, imaging system, mobile body, and exposure control device Download PDF

Info

Publication number
JP2021029017A
JP2021029017A JP2019147706A JP2019147706A JP2021029017A JP 2021029017 A JP2021029017 A JP 2021029017A JP 2019147706 A JP2019147706 A JP 2019147706A JP 2019147706 A JP2019147706 A JP 2019147706A JP 2021029017 A JP2021029017 A JP 2021029017A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
pixel
exposure
transistor
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019147706A
Other languages
Japanese (ja)
Other versions
JP7393152B2 (en
JP2021029017A5 (en
Inventor
紀之 識名
Noriyuki Shikina
紀之 識名
真弥 五十嵐
Maya Igarashi
真弥 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019147706A priority Critical patent/JP7393152B2/en
Priority to US16/944,222 priority patent/US11758296B2/en
Publication of JP2021029017A publication Critical patent/JP2021029017A/en
Publication of JP2021029017A5 publication Critical patent/JP2021029017A5/ja
Application granted granted Critical
Publication of JP7393152B2 publication Critical patent/JP7393152B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/50—Depth or shape recovery
    • G06T7/55—Depth or shape recovery from multiple images
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30248—Vehicle exterior or interior
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

To reduce a circuit scale in a photoelectric conversion device capable of setting a different exposure time for each pixel or each pixel area.SOLUTION: A photoelectric conversion device has a photoelectric conversion unit that generates electric charges by photoelectric conversion, a plurality of pixel circuits each including a transistor that transfers the electric charges from the photoelectric conversion unit, and a plurality of exposure control circuit each including capacity for holding a signal corresponding to an exposure time in the photoelectric conversion unit. Each of the plurality of exposure control circuits controls the exposure time of the photoelectric conversion unit by driving the transistor based on the signal held in the capacity.SELECTED DRAWING: Figure 5

Description

本発明は、光電変換装置、撮像システム、移動体及び露光制御装置に関する。 The present invention relates to a photoelectric conversion device, an imaging system, a moving body, and an exposure control device.

特許文献１には、各々がフォトダイオードを有する複数の画素と、各々がフォトダイオードに接続された複数の読み出し回路と、各フォトダイオードにおける電荷を蓄積する時間を制御する制御電子回路とを有するイメージセンサが開示されている。これにより、特許文献１のイメージセンサは、画素ごと又は画素群ごとに適切な露光時間を設定することができる。 Patent Document 1 has an image having a plurality of pixels each having a photodiode, a plurality of readout circuits each connected to the photodiode, and a control electronic circuit for controlling the time for accumulating charges in each photodiode. The sensor is disclosed. As a result, the image sensor of Patent Document 1 can set an appropriate exposure time for each pixel or each pixel group.

特開２０１２−１５１８４７号公報Japanese Unexamined Patent Publication No. 2012-151847

特許文献１に記載されているイメージセンサにおいて、露光時間を制御するための回路は、多くの素子により構成されている。そのため、回路規模が大型化することが問題となり得る。 In the image sensor described in Patent Document 1, the circuit for controlling the exposure time is composed of many elements. Therefore, it may be a problem that the circuit scale becomes large.

そこで、本発明は、画素ごと又は画素領域ごとに異なる露光時間を設定可能な光電変換装置、撮像システム、移動体及び露光制御装置において、回路規模を低減することを目的とする。 Therefore, an object of the present invention is to reduce the circuit scale in a photoelectric conversion device, an imaging system, a moving body, and an exposure control device capable of setting different exposure times for each pixel or each pixel region.

本発明の一観点によれば、光電変換により電荷を生成する光電変換部と、前記光電変換部から前記電荷を転送するトランジスタとを各々が含む複数の画素回路と、前記光電変換部における露光時間に対応する信号を保持する容量を各々が含む複数の露光制御回路と、を有し、前記複数の露光制御回路の各々は、前記容量に保持された信号に基づいて前記トランジスタを駆動することにより、前記光電変換部の露光時間を制御することを特徴とする光電変換装置が提供される。 According to one aspect of the present invention, a plurality of pixel circuits each including a photoelectric conversion unit that generates an electric charge by photoelectric conversion and a transistor that transfers the electric charge from the photoelectric conversion unit, and an exposure time in the photoelectric conversion unit. Each of the plurality of exposure control circuits includes a plurality of exposure control circuits each including a capacity for holding a signal corresponding to the above, and each of the plurality of exposure control circuits drives the transistor based on the signal held in the capacity. Provided is a photoelectric conversion device characterized by controlling the exposure time of the photoelectric conversion unit.

本発明によれば、画素ごと又は画素領域ごとに異なる露光時間を設定可能な光電変換装置において、回路規模を低減することができる。 According to the present invention, the circuit scale can be reduced in a photoelectric conversion device capable of setting different exposure times for each pixel or each pixel region.

第１実施形態に係る光電変換装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the photoelectric conversion apparatus which concerns on 1st Embodiment. 第１実施形態に係る光電変換装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the photoelectric conversion apparatus which concerns on 1st Embodiment. 第１実施形態に係る画素基板の構成例を示すブロック図である。It is a block diagram which shows the structural example of the pixel substrate which concerns on 1st Embodiment. 第１実施形態に係る制御基板の構成例を示すブロック図である。It is a block diagram which shows the structural example of the control board which concerns on 1st Embodiment. 第１実施形態に係る露光制御回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the exposure control circuit which concerns on 1st Embodiment. 第１実施形態に係る画素回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the pixel circuit which concerns on 1st Embodiment. 第１実施形態に係る光電変換装置の動作例を示すタイミングチャートである。It is a timing chart which shows the operation example of the photoelectric conversion apparatus which concerns on 1st Embodiment. 第２実施形態に係る光電変換装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the photoelectric conversion apparatus which concerns on 2nd Embodiment. 第２実施形態に係る画素基板の構成例を示すブロック図である。It is a block diagram which shows the structural example of the pixel substrate which concerns on 2nd Embodiment. 第２実施形態に係る制御基板の構成例を示すブロック図である。It is a block diagram which shows the structural example of the control board which concerns on 2nd Embodiment. 第２実施形態に係る露光制御回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the exposure control circuit which concerns on 2nd Embodiment. 第２実施形態に係る画素回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the pixel circuit which concerns on 2nd Embodiment. 第２実施形態に係る光電変換装置の動作例を示すタイミングチャートである。It is a timing chart which shows the operation example of the photoelectric conversion apparatus which concerns on 2nd Embodiment. 第３実施形態に係る撮像システムの概略構成を示すブロック図である。It is a block diagram which shows the schematic structure of the image pickup system which concerns on 3rd Embodiment. 第４実施形態に係る撮像システム及び移動体の構成例を示す図である。It is a figure which shows the structural example of the image pickup system and the moving body which concerns on 4th Embodiment.

以下、図面を参照しつつ、本発明の実施形態について説明する。なお、複数の図面に渡って同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, the same element or the corresponding element is given a common reference numeral across a plurality of drawings, and the description thereof may be omitted or simplified.

［第１実施形態］
図１は、本実施形態に係る光電変換装置の構成例を示すブロック図である。光電変換装置は、例えば、撮像装置、焦点検出装置、ＴＯＦ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）技術等を用いた測距装置等であり得るがこれらに限定されるものではない。本実施形態では、光電変換装置は、静止画、動画等の画像を撮影する撮像装置であるものとする。 [First Embodiment]
FIG. 1 is a block diagram showing a configuration example of a photoelectric conversion device according to the present embodiment. The photoelectric conversion device may be, for example, an image pickup device, a focus detection device, a distance measuring device using TOF (Time of Flight) technology, or the like, but is not limited thereto. In the present embodiment, the photoelectric conversion device is an imaging device that captures images such as still images and moving images.

光電変換装置は、画素部１０１、画素制御部１０２、画素制御線群１０３、画素出力線群１０４、信号出力部１０５、露光時間制御部１０６及び露光データ線群１０７を有する。画素部１０１は、複数行及び複数列に渡ってマトリクス状に配された複数の画素Ｐを含む。図１において、画素部１０１に描かれた矩形のブロックの各々が１つの画素Ｐに相当する。画素部１０１内の特定の位置の画素Ｐを示す場合には、画素Ｐは、Ｐ（Ｘ，Ｙ）のように座標を付して表記されることもある。ここで、（Ｘ，Ｙ）は、（列番号，行番号）で表される画素Ｐの座標を意味する。例えば、画素部１０１内の左上の画素Ｐは、Ｐ（１，１）と表記される。なお、図１には１５行×２０列に配された３００個の画素Ｐが示されているが、画素部１０１に配される画素Ｐの数は、特に限定されるものではない。 The photoelectric conversion device includes a pixel unit 101, a pixel control unit 102, a pixel control line group 103, a pixel output line group 104, a signal output unit 105, an exposure time control unit 106, and an exposure data line group 107. The pixel unit 101 includes a plurality of pixels P arranged in a matrix over a plurality of rows and a plurality of columns. In FIG. 1, each of the rectangular blocks drawn on the pixel portion 101 corresponds to one pixel P. When indicating the pixel P at a specific position in the pixel unit 101, the pixel P may be expressed with coordinates such as P (X, Y). Here, (X, Y) means the coordinates of the pixel P represented by (column number, row number). For example, the upper left pixel P in the pixel portion 101 is written as P (1,1). Although 300 pixels P arranged in 15 rows × 20 columns are shown in FIG. 1, the number of pixels P arranged in the pixel unit 101 is not particularly limited.

画素制御部１０２は、画素制御線群１０３を介して画素部１０１に供給する制御信号により、画素部１０１に配された画素Ｐの動作を制御する制御回路部である。画素制御線群１０３は、画素部１０１を構成する画素アレイの複数行に対応する複数の画素制御線を含む。画素制御線の各々は、典型的には複数の制御線を含む。複数の画素制御線の各々は、対応する行に配された画素Ｐの各々に接続されている。これにより、画素制御部１０２は、画素部１０１に配された画素Ｐの動作を行単位で制御することができる。 The pixel control unit 102 is a control circuit unit that controls the operation of the pixels P arranged in the pixel unit 101 by a control signal supplied to the pixel unit 101 via the pixel control line group 103. The pixel control line group 103 includes a plurality of pixel control lines corresponding to a plurality of rows of the pixel array constituting the pixel unit 101. Each of the pixel control lines typically includes a plurality of control lines. Each of the plurality of pixel control lines is connected to each of the pixels P arranged in the corresponding row. As a result, the pixel control unit 102 can control the operation of the pixels P arranged in the pixel unit 101 on a line-by-line basis.

露光時間制御部１０６は、露光データ線群１０７を介して画素部１０１に供給する制御信号により、画素部１０１に配された画素Ｐの露光時間の制御に用いられる制御信号を供給する制御回路部である。露光データ線群１０７は、画素部１０１を構成する画素アレイの複数列に対応する複数の露光データ線を含む。複数の露光データ線の各々は、対応する列に配された画素Ｐの各々に接続されている。これにより、露光時間制御部１０６は、画素部１０１に配された画素Ｐの露光時間を列単位で制御することができる。 The exposure time control unit 106 is a control circuit unit that supplies a control signal used for controlling the exposure time of the pixels P arranged in the pixel unit 101 by a control signal supplied to the pixel unit 101 via the exposure data line group 107. Is. The exposure data line group 107 includes a plurality of exposure data lines corresponding to a plurality of rows of the pixel array constituting the pixel unit 101. Each of the plurality of exposure data lines is connected to each of the pixels P arranged in the corresponding columns. As a result, the exposure time control unit 106 can control the exposure time of the pixels P arranged in the pixel unit 101 on a column-by-column basis.

画素出力線群１０４は、画素部１０１を構成する画素アレイの複数列に対応する複数の画素出力線を含む。複数の画素出力線の各々は、対応する列に配された画素Ｐの各々に接続されている。これにより、画素制御部１０２により選択された行に配された各列の画素Ｐから読み出された信号を、画素出力線群１０４を介して信号出力部１０５に入力することができる。 The pixel output line group 104 includes a plurality of pixel output lines corresponding to a plurality of rows of the pixel array constituting the pixel unit 101. Each of the plurality of pixel output lines is connected to each of the pixels P arranged in the corresponding column. As a result, the signal read from the pixels P of each column arranged in the row selected by the pixel control unit 102 can be input to the signal output unit 105 via the pixel output line group 104.

信号出力部１０５は、画素部１０１から出力される信号に対して所定の信号処理を行った後、処理後の信号を外部へと出力する機能を備える。信号出力部１０５が行う信号処理は、特に限定されるものではないが、例えば、増幅処理やＡＤ変換処理を含むことができる。 The signal output unit 105 has a function of performing predetermined signal processing on the signal output from the pixel unit 101 and then outputting the processed signal to the outside. The signal processing performed by the signal output unit 105 is not particularly limited, and may include, for example, amplification processing and AD conversion processing.

画素制御部１０２、露光時間制御部１０６及び信号出力部１０５は、光電変換装置が備える図示しない制御部あるいは光電変換装置の外部から供給される制御信号によって制御され得る。 The pixel control unit 102, the exposure time control unit 106, and the signal output unit 105 can be controlled by a control unit (not shown) included in the photoelectric conversion device or a control signal supplied from the outside of the photoelectric conversion device.

本実施形態の光電変換装置は、画素基板（第１の基板）と、露光制御装置として機能する制御基板（第２の基板）との２つの基板が積層された構造をなしている。図２は、画素基板と制御基板とを合わせた光電変換装置の全体構成を示すブロック図である。そして、図３は、画素基板の構成例を示すブロック図であり、図４は、制御基板の構成例を示すブロック図である。以下、図２乃至図４を参照しつつ、光電変換装置の構成例をより詳細に説明する。 The photoelectric conversion device of the present embodiment has a structure in which two substrates, a pixel substrate (first substrate) and a control substrate (second substrate) functioning as an exposure control device, are laminated. FIG. 2 is a block diagram showing an overall configuration of a photoelectric conversion device in which a pixel substrate and a control substrate are combined. FIG. 3 is a block diagram showing a configuration example of the pixel substrate, and FIG. 4 is a block diagram showing a configuration example of the control substrate. Hereinafter, a configuration example of the photoelectric conversion device will be described in more detail with reference to FIGS. 2 to 4.

図２に示されているように、複数の画素Ｐの各々は、露光制御回路２０１及び画素回路２０２を含む。露光制御回路２０１及び画素回路２０２が配置される行番号及び列番号を示す場合には、露光制御回路２０１及び画素回路２０２は、２０１（Ｈ１，Ｖ１）、２０２（Ｈ１、Ｖ１）のように行番号及び列番号を付して表記されることもある。ここで、Ｈ１、Ｈ２、…は列番号を示しており、Ｖ１、Ｖ２、…は行番号を示している。 As shown in FIG. 2, each of the plurality of pixels P includes an exposure control circuit 201 and a pixel circuit 202. When the row number and column number in which the exposure control circuit 201 and the pixel circuit 202 are arranged are indicated, the exposure control circuit 201 and the pixel circuit 202 are in rows such as 201 (H1, V1) and 202 (H1, V1). It may be indicated with a number and a column number. Here, H1, H2, ... Indicates a column number, and V1, V2, ... Indicates a row number.

図３に示されているように画素基板２０３には、複数行及び複数列に渡ってマトリクス状に配された複数の画素回路２０２が設けられている。図４に示されているように制御基板２０４には、画素制御部１０２と、信号出力部１０５と、露光時間制御部１０６と、複数行及び複数列に渡ってマトリクス状に配された複数の露光制御回路２０１とが設けられている。画素基板２０３と制御基板２０４とは、複数のコンタクト部２０５によって電気的に接続される。 As shown in FIG. 3, the pixel substrate 203 is provided with a plurality of pixel circuits 202 arranged in a matrix over a plurality of rows and a plurality of columns. As shown in FIG. 4, the control board 204 includes a pixel control unit 102, a signal output unit 105, an exposure time control unit 106, and a plurality of rows and columns arranged in a matrix. An exposure control circuit 201 is provided. The pixel substrate 203 and the control substrate 204 are electrically connected by a plurality of contact portions 205.

画素制御部１０２は、各行の画素Ｐに対して、制御信号ＰＲＥＳ、ＰＳＥＬ、ＰＴＸ＿ＲＥＡＤ、ＰＧＡＴＥ、ＰＲＡＭＰを出力する。露光時間制御部１０６は、各列の画素Ｐに対して、制御信号ＰＥＸＰ＿ＤＡＴＡを出力する。これらの制御信号の説明において、制御信号が供給される画素Ｐの行番号又は列番号を示す場合には、ＰＲＥＳ＿１、ＰＳＥＬ＿１、ＰＥＸＰ＿ＤＡＴＡ＿１等のように行番号又は列番号を付す場合もある。 The pixel control unit 102 outputs control signals PRESS, PSEL, PTX_READ, PGATE, and PRAMP to the pixels P in each row. The exposure time control unit 106 outputs the control signal PEXP_DATA to the pixels P in each row. In the description of these control signals, when the row number or column number of the pixel P to which the control signal is supplied is indicated, the row number or column number may be added such as PRESS_1, PSEL_1, PEXP_DATA_1 and the like.

制御信号ＰＴＸ＿ＲＥＡＤ、ＰＧＡＴＥ、ＰＲＡＭＰ、ＰＥＸＰ＿ＤＡＴＡは、露光制御回路２０１に入力される。露光制御回路２０１は、これらの制御信号に基づいて、画素回路２０２に制御信号ＰＴＸを出力する。なお、制御信号ＰＴＸの説明において、対応する画素Ｐの列番号及び行番号を示すため、ＰＴＸ＿Ｈ１＿Ｖ１等のように列番号及び行番号を付す場合もある。 The control signals PTX_READ, PGATE, PRAMP, and PEXP_DATA are input to the exposure control circuit 201. The exposure control circuit 201 outputs the control signal PTX to the pixel circuit 202 based on these control signals. In the description of the control signal PTX, in order to indicate the column number and the row number of the corresponding pixel P, the column number and the row number may be added such as PTX_H1_V1 and the like.

制御信号ＰＲＥＳ、ＰＳＥＬ、ＰＴＸは、画素回路２０２に入力される。画素回路２０２は、これらの制御信号に応じて光電変換を行い、信号出力部１０５に画素信号Ｖｏｕｔを出力する。なお、画素信号Ｖｏｕｔの説明において、Ｖｏｕｔ１、Ｖｏｕｔ２、…のように列番号を付す場合もある。 The control signals PRESS, PSEL, and PTX are input to the pixel circuit 202. The pixel circuit 202 performs photoelectric conversion in response to these control signals, and outputs the pixel signal Vout to the signal output unit 105. In the description of the pixel signal Vout, column numbers may be added such as Vout1, Vout2, ....

露光制御回路２０１と画素回路２０２とは複数個配されているため多くの素子面積を要する。しかしながら、本実施形態では、画素回路２０２と露光制御回路２０１とが別の基板に配されていることにより、これらが同一の基板に配されている場合と比べて素子面積が低減され得る。 Since a plurality of exposure control circuits 201 and pixel circuits 202 are arranged, a large element area is required. However, in the present embodiment, since the pixel circuit 202 and the exposure control circuit 201 are arranged on different substrates, the element area can be reduced as compared with the case where they are arranged on the same substrate.

図５は、本実施形態に係る露光制御回路２０１の構成例を示すブロック図である。露光制御回路２０１は、トランジスタ３０１、容量３０２、比較器３０３、ＯＲゲート３０４及びレベルシフタ３０５を含む。トランジスタ３０１は、例えば、ＮＭＯＳトランジスタである。比較器３０３は、入力電圧Ｖｅｘｐが所定の閾値電位であるコンパレートレベルＶｂａｓｅを超えた場合に出力電圧ＰＴＸ＿ＳＨとしてハイレベルを出力し、それ以外の場合に出力電圧ＰＴＸ＿ＳＨとしてローレベルを出力する回路である。ＯＲゲート３０４は、２つの入力信号の論理和を出力する論理回路である。トランジスタ３０１、容量３０２、比較器３０３及びＯＲゲート３０４は、デジタル電源系（例えば１．２Ｖ）で動作する。レベルシフタ３０５は、入力端子と出力端子との間で電圧を変化させる電圧変換回路である。これにより、露光制御回路２０１は、画素回路２０２の制御に適した電圧の信号を出力することができる。レベルシフタ３０５は、アナログ電源系（例えば３．３Ｖ）で動作する。 FIG. 5 is a block diagram showing a configuration example of the exposure control circuit 201 according to the present embodiment. The exposure control circuit 201 includes a transistor 301, a capacitance 302, a comparator 303, an OR gate 304, and a level shifter 305. The transistor 301 is, for example, an NMOS transistor. The comparator 303 is a circuit that outputs a high level as the output voltage PTX_SH when the input voltage Vexp exceeds the compare level Vbase which is a predetermined threshold potential, and outputs a low level as the output voltage PTX_SH in other cases. is there. The OR gate 304 is a logic circuit that outputs the logical sum of the two input signals. The transistor 301, capacitance 302, comparator 303 and OR gate 304 operate in a digital power supply system (for example, 1.2V). The level shifter 305 is a voltage conversion circuit that changes the voltage between the input terminal and the output terminal. As a result, the exposure control circuit 201 can output a signal having a voltage suitable for controlling the pixel circuit 202. The level shifter 305 operates on an analog power supply system (for example, 3.3V).

トランジスタ３０１のドレインには制御信号ＰＥＸＰ＿ＤＡＴＡが入力され、トランジスタ３０１のゲートには制御信号ＰＧＡＴＥが入力される。トランジスタ３０１のソースは、容量３０２が有する２つの端子のうちの第１の端子及び比較器３０３の入力端子に接続されている。容量３０２が有する２つの端子のうちの第２の端子には制御信号ＰＲＡＭＰが入力される。比較器３０３の出力端子は、ＯＲゲート３０４の第１の入力端子に接続されている。ＯＲゲート３０４の第２の入力端子には、制御信号ＰＴＸ＿ＲＥＡＤが入力される。ＯＲゲート３０４の出力端子は、レベルシフタ３０５の入力端子に接続されている。レベルシフタ３０５の電源端子は、電源電位ＡＶＤＤを供給する電位線に接続されている。レベルシフタ３０５のグラウンド端子は、グラウンド電位ＡＧＮＤを供給する電位線に接続されている。レベルシフタ３０５の出力端子は、露光制御回路２０１の出力端子を構成する。すなわち、レベルシフタ３０５の出力端子は、画素回路２０２に接続されており、画素回路２０２に制御信号ＰＴＸを出力する。このように、露光制御回路２０１は、入力電圧Ｖｅｘｐと、コンパレートレベルＶｂａｓｅとの比較結果に基づいて制御信号ＰＴＸを生成し、画素回路２０２に出力する。 The control signal PEXP_DATA is input to the drain of the transistor 301, and the control signal PGATE is input to the gate of the transistor 301. The source of the transistor 301 is connected to the first terminal of the two terminals of the capacitance 302 and the input terminal of the comparator 303. The control signal PRAMP is input to the second terminal of the two terminals of the capacity 302. The output terminal of the comparator 303 is connected to the first input terminal of the OR gate 304. The control signal PTX_READ is input to the second input terminal of the OR gate 304. The output terminal of the OR gate 304 is connected to the input terminal of the level shifter 305. The power supply terminal of the level shifter 305 is connected to a potential line that supplies the power supply potential A VDD. The ground terminal of the level shifter 305 is connected to a potential line that supplies the ground potential AGND. The output terminal of the level shifter 305 constitutes the output terminal of the exposure control circuit 201. That is, the output terminal of the level shifter 305 is connected to the pixel circuit 202, and outputs the control signal PTX to the pixel circuit 202. As described above, the exposure control circuit 201 generates the control signal PTX based on the comparison result between the input voltage Vexp and the compatible level Vbase, and outputs the control signal PTX to the pixel circuit 202.

図６は、本実施形態に係る画素回路２０２の構成例を示すブロック図である。画素回路２０２は、光電変換部ＰＤ、リセットトランジスタＭ１、転送トランジスタＭ２、増幅トランジスタＭ３及び選択トランジスタＭ４を有する。各トランジスタは、例えばＮＭＯＳトランジスタである。以下の説明では、リセットトランジスタＭ１、転送トランジスタＭ２及び選択トランジスタＭ４は、ゲートに入力される制御信号がハイレベルのときにオン状態になり、ローレベルのときにオフ状態になるものとする。 FIG. 6 is a block diagram showing a configuration example of the pixel circuit 202 according to the present embodiment. The pixel circuit 202 includes a photoelectric conversion unit PD, a reset transistor M1, a transfer transistor M2, an amplification transistor M3, and a selection transistor M4. Each transistor is, for example, an NMOS transistor. In the following description, it is assumed that the reset transistor M1, the transfer transistor M2, and the selection transistor M4 are turned on when the control signal input to the gate is at a high level and turned off when the control signal is at a low level.

光電変換部ＰＤは、例えばフォトダイオードである。光電変換部ＰＤを構成するフォトダイオードのアノードは基準電位を供給する電位線に接続され、カソードは転送トランジスタＭ２のソースに接続されている。制御信号ＰＴＸは、転送トランジスタＭ２のゲート（制御端子）に入力される。転送トランジスタＭ２のドレインは、リセットトランジスタＭ１のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ２のドレイン、リセットトランジスタＭ１のソース及び増幅トランジスタＭ３のゲートの接続ノードは、いわゆるフローティングディフュージョンＦＤである。フローティングディフュージョンＦＤは、容量成分を含み、電荷保持部として機能するとともに、この容量成分からなる電荷電圧変換部を構成する。 The photoelectric conversion unit PD is, for example, a photodiode. The anode of the photodiode that constitutes the photoelectric conversion unit PD is connected to the potential line that supplies the reference potential, and the cathode is connected to the source of the transfer transistor M2. The control signal PTX is input to the gate (control terminal) of the transfer transistor M2. The drain of the transfer transistor M2 is connected to the source of the reset transistor M1 and the gate of the amplification transistor M3. The connection node of the drain of the transfer transistor M2, the source of the reset transistor M1 and the gate of the amplification transistor M3 is a so-called floating diffusion FD. The floating diffusion FD contains a capacitance component, functions as a charge holding section, and constitutes a charge-voltage conversion section composed of this capacitance component.

リセットトランジスタＭ１のドレイン及び増幅トランジスタＭ３のドレインは、電源電位ＡＶＤＤを供給する電位線に接続されている。制御信号ＰＲＥＳは、リセットトランジスタＭ１のゲートに入力される。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。制御信号ＰＳＥＬは、選択トランジスタＭ４のゲートに入力される。選択トランジスタＭ４のソースは、画素出力線に接続されている。すなわち、選択トランジスタＭ４のソースは、画素回路２０２（あるいは画素Ｐ）の出力ノードである。 The drain of the reset transistor M1 and the drain of the amplification transistor M3 are connected to a potential line that supplies the power supply potential A VDD. The control signal PRESS is input to the gate of the reset transistor M1. The source of the amplification transistor M3 is connected to the drain of the selection transistor M4. The control signal PSEL is input to the gate of the selection transistor M4. The source of the selection transistor M4 is connected to the pixel output line. That is, the source of the selection transistor M4 is the output node of the pixel circuit 202 (or pixel P).

被写体の光学像が画素部１０１に入射すると、各画素Ｐの光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生成した電荷を蓄積する。転送トランジスタＭ２は、制御信号ＰＴＸに応じてオン状態になることにより光電変換部ＰＤが保持する電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤは、その容量成分による電荷電圧変換によって、光電変換部ＰＤから転送された電荷の量に応じた電圧となる。増幅トランジスタＭ３は、ドレインに電源電位ＡＶＤＤが供給され、ソースに選択トランジスタＭ４を介して図示しない電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成している。これにより増幅トランジスタＭ３は、フローティングディフュージョンＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して画素出力線に出力する。リセットトランジスタＭ１は、オン状態になることによりフローティングディフュージョンＦＤを電源電位ＡＶＤＤに応じた電圧にリセットする。 When the optical image of the subject is incident on the pixel unit 101, the photoelectric conversion unit PD of each pixel P converts the incident light into an amount of electric charge (photoelectric conversion) corresponding to the amount of light, and accumulates the generated electric charge. The transfer transistor M2 transfers the electric charge held by the photoelectric conversion unit PD to the floating diffusion FD by being turned on in response to the control signal PTX. The floating diffusion FD has a voltage corresponding to the amount of electric charge transferred from the photoelectric conversion unit PD by charge-voltage conversion by its capacitance component. The amplification transistor M3 has a configuration in which a power supply potential A VDD is supplied to the drain and a bias current is supplied to the source from a current source (not shown) via a selection transistor M4, and an amplification unit (source follower) having a gate as an input node. Circuit). As a result, the amplification transistor M3 outputs a signal based on the voltage of the floating diffusion FD to the pixel output line via the selection transistor M4. When the reset transistor M1 is turned on, the floating diffusion FD is reset to a voltage corresponding to the power supply potential A VDD.

図７は、本実施形態に係る光電変換装置の動作例を示すタイミングチャートである。図７を参照しつつ、光電変換装置による露光時間制御の動作を説明する。図７では、画素部１０１の１列目の１行目及び２行目の画素Ｐ（１，１）、Ｐ（１，２）の動作のみが抜き出されて示されている。本実施形態では、画素Ｐ（１，１）には長い露光時間（長秒露光）が設定されており、画素Ｐ（１，２）には短い露光時間（短秒露光）が設定されているものとする。なお、図７に示されている水平同期信号ＨＤは、１行分の動作の開始タイミングを知らせる信号である。 FIG. 7 is a timing chart showing an operation example of the photoelectric conversion device according to the present embodiment. The operation of the exposure time control by the photoelectric conversion device will be described with reference to FIG. 7. In FIG. 7, only the operations of the pixels P (1,1) and P (1,2) in the first row and the second row of the pixel unit 101 are extracted and shown. In the present embodiment, the pixel P (1,1) is set to a long exposure time (long exposure), and the pixel P (1,2) is set to a short exposure time (short exposure). It shall be. The horizontal synchronization signal HD shown in FIG. 7 is a signal that informs the start timing of the operation for one line.

まず、１列１行目の画素Ｐ（１，１）の動作を説明する。時刻ｔ１１１において、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位がＬ１になる。なお、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１は、図７に示されているようにアナログ信号である。時刻ｔ１１２において、制御信号ＰＧＡＴＥ＿１がハイレベルになり、トランジスタ３０１がオンになる。これにより、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位Ｌ１が比較器３０３の入力端子に伝達され、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１がＬ１だけ上昇する。この電圧は、容量３０２に保持される。 First, the operation of the pixel P (1,1) in the first column and the first row will be described. At time t111, the potential of the control signal PEXP_DATA_1 becomes L1. The control signal PEXP_DATA_1 is an analog signal as shown in FIG. 7. At time t112, the control signal PGATE_1 goes high and the transistor 301 turns on. As a result, the potential L1 of the control signal PEXP_DATA_1 is transmitted to the input terminal of the comparator 303, and the input voltage Vexp_H1_V1 rises by L1. This voltage is held in the capacitance 302.

時刻ｔ１２１において、制御信号ＰＴＸ＿ＲＥＡＤ＿１がハイレベルになる。これにより、ＯＲゲート３０４の出力がハイレベルになり、制御信号ＰＴＸ＿Ｈ１＿Ｖ１もハイレベルになる。その後、時刻ｔ１２２において、制御信号ＰＴＸ＿ＲＥＡＤ＿１がローレベルになる。これにより、ＯＲゲート３０４の出力はローレベルになり、制御信号ＰＴＸ＿Ｈ１＿Ｖ１もローレベルになる。これらの一連の制御により、画素Ｐ（１，１）の光電変換部ＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送され、転送された電荷に応じた信号が読み出されるリード動作が行われる。制御信号ＰＴＸ＿ＲＥＡＤ＿１を受けるＯＲゲート３０４が設けられていることにより、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１による制御とは独立した転送トランジスタＭ２の制御が可能となる。 At time t121, the control signal PTX_READ_1 becomes high level. As a result, the output of the OR gate 304 becomes high level, and the control signal PTX_H1_V1 also becomes high level. Then, at time t122, the control signal PTX_READ_1 becomes low level. As a result, the output of the OR gate 304 becomes low level, and the control signal PTX_H1_V1 also becomes low level. By these series of controls, the electric charge accumulated in the photoelectric conversion unit PD of the pixel P (1,1) is transferred to the floating diffusion FD, and a read operation is performed in which a signal corresponding to the transferred electric charge is read out. By providing the OR gate 304 that receives the control signal PTX_READ_1, it is possible to control the transfer transistor M2 that is independent of the control by the input voltage Vexp_H1_V1.

時刻ｔ１３１において、制御信号ＰＲＡＭＰ＿１の電位がＬＲになる。なお、制御信号ＰＲＡＭＰ＿１も、図７に示されているようにアナログ信号である。制御信号ＰＲＡＭＰ＿１の電位は、図７に示されているように、時間に応じて階段状に変化する。 At time t131, the potential of the control signal PRAMP_1 becomes LR. The control signal PRAMP_1 is also an analog signal as shown in FIG. 7. As shown in FIG. 7, the potential of the control signal PRAMP_1 changes stepwise with time.

この時、容量３０２は、制御信号ＰＲＡＭＰ＿１の電位の変動に対して、電極間の電圧を保持するように動作する。すなわち、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１はＬＲだけ上昇し、Ｌ１＋ＬＲとなる。そしてこの時、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１が比較器３０３のコンパレートレベルＶｂａｓｅを超えるため、比較器３０３の出力電圧ＰＴＸ＿ＳＨ＿Ｈ１＿Ｖ１はハイレベルになる。これにより、ＯＲゲート３０４の出力はハイレベルになり、制御信号ＰＴＸ＿Ｈ１＿Ｖ１もハイレベルになる。この時刻ｔ１３１が画素Ｐ（１，１）の光電変換部ＰＤのリセットの開始タイミングとなる。 At this time, the capacitance 302 operates so as to hold the voltage between the electrodes with respect to the fluctuation of the potential of the control signal PRAMP_1. That is, the input voltage Vexp_H1_V1 rises by LR and becomes L1 + LR. At this time, since the input voltage Vexp_H1_V1 exceeds the compare level Vbase of the comparator 303, the output voltage PTX_SH_H1_V1 of the comparator 303 becomes a high level. As a result, the output of the OR gate 304 becomes high level, and the control signal PTX_H1_V1 also becomes high level. This time t131 is the start timing for resetting the photoelectric conversion unit PD of the pixel P (1,1).

時刻ｔ１３１以降、水平同期信号ＨＤに応じた一定の時間間隔ごと（時刻ｔ１４１、ｔ１５１、ｔ１６１、ｔ１７１、ｔ１８１、…）に制御信号ＰＲＡＭＰ＿１の電位が一定量だけ低下する。入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１は、この制御信号ＰＲＡＭＰ＿１の電位の変化に追従して、同様に低下する。 After the time t131, the potential of the control signal PRAMP_1 decreases by a certain amount at regular time intervals (time t141, t151, t161, t171, t181, ...) According to the horizontal synchronization signal HD. The input voltage Vexp_H1_V1 similarly decreases following the change in the potential of the control signal PRAMP_1.

図７の例では、時刻ｔ１５１において、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１が比較器３０３のコンパレートレベルＶｂａｓｅ以下となり、比較器３０３の出力電圧ＰＴＸ＿ＳＨ＿Ｈ１＿Ｖ１はローレベルになる。これにより、ＯＲゲート３０４の出力はローレベルになり、制御信号ＰＴＸ＿Ｈ１＿Ｖ１もローレベルになる。この時刻ｔ１５１が画素Ｐ（１，１）の光電変換部ＰＤのリセットの終了タイミング、すなわち、露光の開始タイミングとなる。言い換えると、露光の開始タイミングは、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１とコンパレートレベルＶｂａｓｅとの大小関係が変化するタイミングである。 In the example of FIG. 7, at time t151, the input voltage Vexp_H1_V1 becomes equal to or lower than the compare level Vbase of the comparator 303, and the output voltage PTX_SH_H1_V1 of the comparator 303 becomes a low level. As a result, the output of the OR gate 304 becomes low level, and the control signal PTX_H1_V1 also becomes low level. This time t151 is the end timing of resetting the photoelectric conversion unit PD of the pixel P (1,1), that is, the start timing of exposure. In other words, the exposure start timing is the timing at which the magnitude relationship between the input voltage Vexp_H1_V1 and the compare level Vbase changes.

露光の開始タイミングは、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が高いほど遅い時刻となる。したがって、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が高いほど露光時間が短くなる。このように、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１は、入力電圧Ｖｅｘｐとして容量３０２に保持され、露光時間に対応する信号として露光の開始タイミングの制御に用いられる。 The higher the potential of the control signal PEXP_DATA_1, the later the start timing of the exposure. Therefore, the higher the potential of the control signal PEXP_DATA_1, the shorter the exposure time. As described above, the control signal PEXP_DATA_1 is held in the capacitance 302 as the input voltage Vexp, and is used as a signal corresponding to the exposure time to control the start timing of the exposure.

その後、時刻ｔ２１１以降、時刻ｔ１１１から時刻ｔ１８２と同様の動作が繰り返される。時刻ｔ２２１から時刻ｔ２２２において、時刻ｔ１５１から時刻ｔ２２１の長秒露光期間内に画素Ｐ（１，１）の光電変換部ＰＤに蓄積された電荷に対するリード動作が行われる。これにより、露光からリード動作までの一連の信号取得処理が終了する。 After that, after the time t211th, the same operation as the time t111 is repeated from the time t111. From time t221 to time t222, a read operation is performed on the electric charge accumulated in the photoelectric conversion unit PD of the pixel P (1,1) within the long exposure period from time t151 to time t221. As a result, a series of signal acquisition processes from exposure to read operation is completed.

次に、１列２行目の画素Ｐ（１，２）の動作を説明する。１列１行目の画素Ｐ（１，１）の動作の説明と共通する部分については説明を省略又は簡略化する。 Next, the operation of the pixels P (1, 2) in the first column and the second row will be described. The description of the parts common to the description of the operation of the pixel P (1,1) in the first column and the first row will be omitted or simplified.

時刻ｔ１２１において、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位がＬ２になる。時刻ｔ１２２において、制御信号ＰＧＡＴＥ＿２がハイレベルになり、トランジスタ３０１がオンになる。これにより、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位Ｌ２が比較器３０３の入力端子に伝達され、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２がＬ２だけ上昇する。この電圧は、容量３０２に保持される。 At time t121, the potential of the control signal PEXP_DATA_1 becomes L2. At time t122, the control signal PGATE_1 goes high and the transistor 301 turns on. As a result, the potential L2 of the control signal PEXP_DATA_1 is transmitted to the input terminal of the comparator 303, and the input voltage Vexp_H1_V2 rises by L2. This voltage is held in the capacitance 302.

時刻ｔ１３１から時刻ｔ１３２においてリード動作が行われる。時刻ｔ１４１において、制御信号ＰＲＡＭＰ＿２の電位がＬＲになる。この時、容量３０２は、制御信号ＰＲＡＭＰ＿２の電位の変動に対して、電極間の電圧を保持するように動作する。すなわち、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２はＬＲだけ上昇し、Ｌ２＋ＬＲとなる。そしてこの時、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２が比較器３０３のコンパレートレベルＶｂａｓｅを超えるため、比較器３０３の出力電圧ＰＴＸ＿ＳＨ＿Ｈ１＿Ｖ２はハイレベルになる。これにより、ＯＲゲート３０４の出力はハイレベルになり、制御信号ＰＴＸ＿Ｈ１＿Ｖ２もハイレベルになる。この時刻ｔ１４１が画素Ｐ（１，２）の光電変換部ＰＤのリセットの開始タイミングとなる。 The read operation is performed from time t131 to time t132. At time t141, the potential of the control signal PRAMP_2 becomes LR. At this time, the capacitance 302 operates so as to hold the voltage between the electrodes with respect to the fluctuation of the potential of the control signal PRAMP_2. That is, the input voltage Vexp_H1_V2 rises by LR and becomes L2 + LR. At this time, since the input voltage Vexp_H1_V2 exceeds the compare level Vbase of the comparator 303, the output voltage PTX_SH_H1_V2 of the comparator 303 becomes a high level. As a result, the output of the OR gate 304 becomes high level, and the control signal PTX_H1_V2 also becomes high level. This time t141 is the start timing for resetting the photoelectric conversion unit PD of the pixels P (1, 2).

時刻ｔ１４１以降、制御信号ＰＲＡＭＰ＿２の電位及び入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２は、一定の時間間隔ごとに低下する。図７の例では、時刻ｔ１８１において、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２が比較器３０３のコンパレートレベルＶｂａｓｅ以下となり、比較器３０３の出力電圧ＰＴＸ＿ＳＨ＿Ｈ１＿Ｖ２はローレベルになる。これにより、ＯＲゲート３０４の出力はローレベルになり、制御信号ＰＴＸ＿Ｈ１＿Ｖ２もローレベルになる。この時刻ｔ１８１が画素Ｐ（１，２）の光電変換部ＰＤのリセットの終了タイミング、すなわち、露光の開始タイミングとなる。 After the time t141, the potential of the control signal PRAMP_2 and the input voltage Vexp_H1_V2 decrease at regular time intervals. In the example of FIG. 7, at time t181, the input voltage Vexp_H1_V2 becomes equal to or lower than the compare level Vbase of the comparator 303, and the output voltage PTX_SH_H1_V2 of the comparator 303 becomes a low level. As a result, the output of the OR gate 304 becomes low level, and the control signal PTX_H1_V2 also becomes low level. This time t181 is the end timing of resetting the photoelectric conversion unit PD of the pixels P (1, 2), that is, the start timing of exposure.

上述のように、露光の開始タイミングは、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が高いほど遅い時刻となるため、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が高いほど露光時間が短くなる。電位Ｌ２は電位Ｌ１よりも高いため、画素Ｐ（１，２）の露光時間は画素Ｐ（１，１）の露光時間よりも短い。 As described above, the higher the potential of the control signal PEXP_DATA_1 is, the later the exposure start timing is. Therefore, the higher the potential of the control signal PEXP_DATA_1, the shorter the exposure time. Since the potential L2 is higher than the potential L1, the exposure time of the pixel P (1,2) is shorter than the exposure time of the pixel P (1,1).

その後、時刻ｔ２３１から時刻ｔ２３２において、時刻ｔ１８１から時刻ｔ２３１の短秒露光期間内に画素Ｐ（１，２）の光電変換部ＰＤに蓄積された電荷に対するリード動作が行われる。これにより、露光からリード動作までの一連の信号取得処理が終了する。 After that, from time t231 to time t232, a read operation is performed for the electric charge accumulated in the photoelectric conversion unit PD of the pixel P (1, 2) within the short exposure period from time t181 to time t231. As a result, a series of signal acquisition processes from exposure to read operation is completed.

本実施形態では、露光時間に対応する制御信号ＰＥＸＰ＿ＤＡＴＡ＿１が露光制御回路２０１の容量３０２に保持されることにより、画素Ｐごとに異なる露光時間を設定することができる。この構成では、容量３０２に保持される電圧で露光時間の設定が行われるため、露光制御回路２０１を簡易な構成で実現することができる。したがって、本実施形態によれば、画素ごとに異なる露光時間を設定可能な光電変換装置において、回路規模を低減することができる。 In the present embodiment, the control signal PEXP_DATA_1 corresponding to the exposure time is held in the capacitance 302 of the exposure control circuit 201, so that a different exposure time can be set for each pixel P. In this configuration, since the exposure time is set by the voltage held in the capacitance 302, the exposure control circuit 201 can be realized with a simple configuration. Therefore, according to the present embodiment, the circuit scale can be reduced in the photoelectric conversion device in which a different exposure time can be set for each pixel.

［第２実施形態］
第１実施形態の光電変換装置は、行ごとに異なるタイミングで画素Ｐの露光を開始する、いわゆるローリングシャッタ方式の構成である。これに対し、本実施形態では、複数の画素Ｐに対し、一括して露光を開始する、いわゆるグローバル電子シャッタ方式の光電変換装置について述べる。第１実施形態と共通する構成については説明を省略又は簡略化することがある。 [Second Embodiment]
The photoelectric conversion device of the first embodiment has a so-called rolling shutter type configuration in which exposure of pixels P is started at different timings for each row. On the other hand, in the present embodiment, a so-called global electronic shutter type photoelectric conversion device that starts exposure to a plurality of pixels P at once will be described. The description of the configuration common to the first embodiment may be omitted or simplified.

本実施形態においても第１実施形態と同様に、画素基板と制御基板の２つの基板が積層された構造をなしている。図８は、画素基板と制御基板とを合わせた光電変換装置の全体構成を示すブロック図である。そして、図９は、画素基板の構成例を示すブロック図であり、図１０は、制御基板の構成例を示すブロック図である。以下、図８乃至図１０を参照しつつ、光電変換装置の構成例をより詳細に説明する。 Similar to the first embodiment, the present embodiment also has a structure in which two substrates, a pixel substrate and a control substrate, are laminated. FIG. 8 is a block diagram showing the overall configuration of the photoelectric conversion device including the pixel substrate and the control substrate. 9 is a block diagram showing a configuration example of the pixel substrate, and FIG. 10 is a block diagram showing a configuration example of the control substrate. Hereinafter, a configuration example of the photoelectric conversion device will be described in more detail with reference to FIGS. 8 to 10.

図８に示されているように、複数の画素Ｐの各々は、露光制御回路６０１及び画素回路６０２を含む。図９に示されているように画素基板２０３には、複数行及び複数列に渡ってマトリクス状に配された複数の画素回路６０２が設けられている。図１０に示されているように制御基板２０４には、画素制御部１０２と、信号出力部１０５と、露光時間制御部１０６と、複数行及び複数列に渡ってマトリクス状に配された複数の露光制御回路６０１とが設けられている。画素基板２０３と制御基板２０４とは、複数のコンタクト部２０５によって電気的に接続される。 As shown in FIG. 8, each of the plurality of pixels P includes an exposure control circuit 601 and a pixel circuit 602. As shown in FIG. 9, the pixel substrate 203 is provided with a plurality of pixel circuits 602 arranged in a matrix over a plurality of rows and a plurality of columns. As shown in FIG. 10, the control board 204 includes a pixel control unit 102, a signal output unit 105, an exposure time control unit 106, and a plurality of rows and columns arranged in a matrix. An exposure control circuit 601 is provided. The pixel substrate 203 and the control substrate 204 are electrically connected by a plurality of contact portions 205.

画素制御部１０２は、各行の画素Ｐに対して、制御信号ＰＲＥＳ、ＰＳＥＬ、ＰＴＸ＿ＲＥＡＤ、ＰＧＡＴＥ、ＰＧＳを出力する。露光時間制御部１０６は、各列の画素Ｐに対して、制御信号ＰＥＸＰ＿ＤＡＴＡを出力する。これらの制御信号の説明において、制御信号が供給される画素Ｐの行番号又は列番号を示す場合には、ＰＲＥＳ＿１、ＰＳＥＬ＿１、ＰＥＸＰ＿ＤＡＴＡ＿１等のように行番号又は列番号を付す場合もある。なお、制御信号ＰＧＳは、各行について共通のタイミングでレベルが変化する信号であるため、行番号は付されていない。 The pixel control unit 102 outputs control signals PRES, PSEL, PTX_READ, PGATE, and PGS for the pixel P in each row. The exposure time control unit 106 outputs the control signal PEXP_DATA to the pixels P in each row. In the description of these control signals, when the row number or column number of the pixel P to which the control signal is supplied is indicated, the row number or column number may be added such as PRESS_1, PSEL_1, PEXP_DATA_1 and the like. Since the control signal PGS is a signal whose level changes at a common timing for each line, no line number is assigned.

制御信号ＰＧＡＴＥ、ＰＥＸＰ＿ＤＡＴＡは、露光制御回路６０１に入力される。露光制御回路６０１は、これらの制御信号に基づいて、画素回路６０２に制御信号ＰＯＦＤを出力する。なお、制御信号ＰＯＦＤの説明において、対応する画素Ｐの列番号及び行番号を示すため、ＰＯＦＤ＿Ｈ１＿Ｖ１等のように列番号及び行番号を付す場合もある。 The control signals PGATE and PEXP_DATA are input to the exposure control circuit 601. The exposure control circuit 601 outputs a control signal POFD to the pixel circuit 602 based on these control signals. In the description of the control signal POFD, in order to indicate the column number and row number of the corresponding pixel P, the column number and row number may be added such as POFD_H1_V1.

制御信号ＰＲＥＳ、ＰＳＥＬ、ＰＴＸ＿ＲＥＡＤ、ＰＯＦＤ、ＰＧＳは、画素回路６０２に入力される。画素回路６０２は、これらの制御信号に応じて光電変換を行い、信号出力部１０５に画素信号Ｖｏｕｔを出力する。 The control signals PRESS, PSEL, PTX_READ, POFD, and PGS are input to the pixel circuit 602. The pixel circuit 602 performs photoelectric conversion in response to these control signals, and outputs the pixel signal Vout to the signal output unit 105.

本実施形態においても、画素回路６０２と露光制御回路６０１とを別の基板に配することにより、これらが同一の基板に配されている場合と比べて素子面積が低減され得る。 Also in the present embodiment, by arranging the pixel circuit 602 and the exposure control circuit 601 on different substrates, the element area can be reduced as compared with the case where they are arranged on the same substrate.

図１１は、本実施形態に係る露光制御回路６０１の構成例を示すブロック図である。露光制御回路６０１は、トランジスタ７０１、容量７０２、比較器７０３及びレベルシフタ７０４を含む。トランジスタ７０１は、例えば、ＮＭＯＳトランジスタである。比較器７０３は、入力電圧ＶｅｘｐがコンパレートレベルＶｂａｓｅを超えた場合に出力電圧ＰＯＦＤ＿ＯＲＧとしてハイレベルを出力し、それ以外の場合に出力電圧ＰＯＦＤ＿ＯＲＧとしてローレベルを出力する回路である。トランジスタ７０１、容量７０２、及び比較器７０３は、デジタル電源系（例えば１．２Ｖ）で動作する。レベルシフタ７０４は、電圧変換回路である。レベルシフタ７０４は、アナログ電源系（例えば３．３Ｖ）で動作する。 FIG. 11 is a block diagram showing a configuration example of the exposure control circuit 601 according to the present embodiment. The exposure control circuit 601 includes a transistor 701, a capacitance 702, a comparator 703, and a level shifter 704. Transistor 701 is, for example, an NMOS transistor. The comparator 703 is a circuit that outputs a high level as an output voltage POFD_ORG when the input voltage Vexp exceeds the compare level Vbase, and outputs a low level as an output voltage POFD_ORG in other cases. The transistor 701, capacitance 702, and comparator 703 operate in a digital power supply system (eg, 1.2V). The level shifter 704 is a voltage conversion circuit. The level shifter 704 operates on an analog power supply system (for example, 3.3V).

容量７０２が有する２つの端子のうちの第１の端子は、トランジスタ７０１のドレイン及び比較器７０３の入力端子に接続されている。容量７０２が有する２つの端子のうちの第２の端子には制御信号ＰＥＸＰ＿ＤＡＴＡが入力される。トランジスタ７０１のゲートには制御信号ＰＧＡＴＥが入力され、トランジスタ７０１のソースは基準電位を供給する電位線に接続されている。比較器７０３の出力端子は、レベルシフタ７０４の入力端子に接続されている。レベルシフタ７０４の電源端子は、電源電位ＡＶＤＤを供給する電位線に接続されている。レベルシフタ７０４のグラウンド端子は、グラウンド電位ＡＧＮＤを供給する電位線に接続されている。レベルシフタ７０４の出力端子は、露光制御回路６０１の出力端子を構成する。すなわち、レベルシフタ７０４の出力端子は、画素回路６０２に接続されており、画素回路６０２に制御信号ＰＯＦＤを出力する。 The first terminal of the two terminals of the capacitance 702 is connected to the drain of the transistor 701 and the input terminal of the comparator 703. The control signal PEXP_DATA is input to the second terminal of the two terminals of the capacitance 702. A control signal PGATE is input to the gate of transistor 701, and the source of transistor 701 is connected to a potential line that supplies a reference potential. The output terminal of the comparator 703 is connected to the input terminal of the level shifter 704. The power supply terminal of the level shifter 704 is connected to a potential line that supplies the power supply potential A VDD. The ground terminal of the level shifter 704 is connected to a potential line that supplies the ground potential AGND. The output terminal of the level shifter 704 constitutes the output terminal of the exposure control circuit 601. That is, the output terminal of the level shifter 704 is connected to the pixel circuit 602, and outputs the control signal POFD to the pixel circuit 602.

図１２は、本実施形態に係る画素回路６０２の構成例を示すブロック図である。画素回路６０２は、光電変換部ＰＤ、保持容量ＭＥＭ、リセットトランジスタＭ１、排出トランジスタＭ２１、第１転送トランジスタＭ２２、第２転送トランジスタＭ２３、増幅トランジスタＭ３及び選択トランジスタＭ４を有する。各トランジスタは、例えばＮＭＯＳトランジスタである。以下の説明では、リセットトランジスタＭ１、排出トランジスタＭ２１、第１転送トランジスタＭ２２、第２転送トランジスタＭ２３及び選択トランジスタＭ４は、ゲートに入力される制御信号がハイレベルのときにオン状態になるものとする。また、これらのトランジスタは、ゲートに入力される制御信号がローレベルのときにオフ状態になるものとする。 FIG. 12 is a block diagram showing a configuration example of the pixel circuit 602 according to the present embodiment. The pixel circuit 602 includes a photoelectric conversion unit PD, a holding capacitance MEM, a reset transistor M1, an emission transistor M21, a first transfer transistor M22, a second transfer transistor M23, an amplification transistor M3, and a selection transistor M4. Each transistor is, for example, an NMOS transistor. In the following description, it is assumed that the reset transistor M1, the discharge transistor M21, the first transfer transistor M22, the second transfer transistor M23, and the selection transistor M4 are turned on when the control signal input to the gate is at a high level. .. Further, it is assumed that these transistors are turned off when the control signal input to the gate is at a low level.

光電変換部ＰＤを構成するフォトダイオードのカソードは、第１転送トランジスタＭ２２のソース及び排出トランジスタＭ２１のソースに接続されている。制御信号ＰＯＦＤは、排出トランジスタＭ２１のゲート（制御端子）に入力される。排出トランジスタＭ２１のドレインは、電源電位ＡＶＤＤを供給する電位線に接続されている。制御信号ＰＧＳは、第１転送トランジスタＭ２２のゲートに入力される。第１転送トランジスタＭ２２のドレインは、保持容量ＭＥＭの第１の端子及び第２転送トランジスタＭ２３のソースに接続されている。制御信号ＰＴＸ＿ＲＥＡＤは、第２転送トランジスタＭ２３のゲートに入力される。保持容量ＭＥＭの第２の端子は、基準電圧を供給する電位線に接続されている。第２転送トランジスタＭ２３のドレインは、リセットトランジスタＭ１のソース及び増幅トランジスタＭ３のゲートに接続されている。これら以外の回路構成は、図６の画素回路２０２と同様であるため説明を省略する。 The cathode of the photodiode that constitutes the photoelectric conversion unit PD is connected to the source of the first transfer transistor M22 and the source of the discharge transistor M21. The control signal POFD is input to the gate (control terminal) of the discharge transistor M21. The drain of the discharge transistor M21 is connected to a potential line that supplies the power supply potential A VDD. The control signal PGS is input to the gate of the first transfer transistor M22. The drain of the first transfer transistor M22 is connected to the first terminal of the holding capacitance MEM and the source of the second transfer transistor M23. The control signal PTX_READ is input to the gate of the second transfer transistor M23. The second terminal of the holding capacitance MEM is connected to a potential line that supplies a reference voltage. The drain of the second transfer transistor M23 is connected to the source of the reset transistor M1 and the gate of the amplification transistor M3. Since the circuit configurations other than these are the same as those of the pixel circuit 202 of FIG. 6, the description thereof will be omitted.

排出トランジスタＭ２１がオン状態になることにより、光電変換部ＰＤに蓄積された電荷は電源電位ＡＶＤＤを供給する電位線に転送される。これにより、光電変換部ＰＤに蓄積された電荷が排出され、光電変換部ＰＤのカソードのノードは、電源電位ＡＶＤＤに応じた電圧にリセットされる。第１転送トランジスタＭ２２は、制御信号ＰＧＳに応じてオン状態になることにより光電変換部ＰＤが保持する電荷を保持容量ＭＥＭに転送する。第２転送トランジスタＭ２３は、制御信号ＰＴＸ＿ＲＥＡＤに応じてオン状態になることにより保持容量ＭＥＭが保持する電荷をフローティングディフュージョンＦＤに転送する。 When the discharge transistor M21 is turned on, the electric charge accumulated in the photoelectric conversion unit PD is transferred to the potential line that supplies the power supply potential A VDD. As a result, the electric charge accumulated in the photoelectric conversion unit PD is discharged, and the cathode node of the photoelectric conversion unit PD is reset to a voltage corresponding to the power supply potential A VDD. The first transfer transistor M22 transfers the electric charge held by the photoelectric conversion unit PD to the holding capacitance MEM by being turned on according to the control signal PGS. The second transfer transistor M23 transfers the electric charge held by the holding capacitance MEM to the floating diffusion FD by being turned on in response to the control signal PTX_READ.

図１３は、本実施形態に係る光電変換装置の動作例を示すタイミングチャートである。図１３を参照しつつ、光電変換装置による露光時間制御の動作を説明する。図１３においても第１実施形態の図７と同様に、画素部１０１の１列目の１行目及び２行目の画素Ｐ（１，１）、Ｐ（１，２）の動作のみが抜き出されて示されている。また、画素Ｐ（１，１）には長い露光時間（長秒露光）が設定されており、画素Ｐ（１，２）には短い露光時間（短秒露光）が設定されているものとする。 FIG. 13 is a timing chart showing an operation example of the photoelectric conversion device according to the present embodiment. The operation of the exposure time control by the photoelectric conversion device will be described with reference to FIG. Also in FIG. 13, similarly to FIG. 7 of the first embodiment, only the operations of the pixels P (1, 1) and P (1, 2) in the first row and the second row of the pixel unit 101 are omitted. It has been issued and shown. Further, it is assumed that a long exposure time (long exposure) is set for the pixel P (1,1) and a short exposure time (short exposure) is set for the pixel P (1,1). ..

図１３のタイミングチャートによる動作期間は、露光時間の書き込み及び画素Ｐからの信号の読み出しを行う期間１Ａ、２Ａと、露光時間を制御する期間１Ｂ、２Ｂとの２種類の期間に大別される。図１３に図示されている期間１Ａ、１Ｂ、２Ａ、２Ｂは、上述の期間の区別を示している。また、図１３に図示されている電圧Ｖｃ＿Ｈ１＿Ｖ１、Ｖｃ＿Ｈ１＿Ｖ２は、それぞれ画素Ｐ（１，１）、Ｐ（１，２）に含まれる容量７０２の端子間電圧を示している。 The operation period according to the timing chart of FIG. 13 is roughly divided into two types of periods: periods 1A and 2A for writing the exposure time and reading signals from the pixel P, and periods 1B and 2B for controlling the exposure time. .. The periods 1A, 1B, 2A, and 2B illustrated in FIG. 13 show the above-mentioned distinction between periods. Further, the voltages Vc_H1_V1 and Vc_H1_V2 shown in FIG. 13 indicate the inter-terminal voltage of the capacitance 702 included in the pixels P (1,1) and P (1,2), respectively.

まず、１列１行目の画素Ｐ（１，１）の期間１Ａにおける動作を説明する。時刻ｔ１ａ１１において、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位がＬ１になる。また、時刻ｔ１ａ１１において、制御信号ＰＧＡＴＥ＿１がハイレベルになり、トランジスタ７０１がオンになる。これにより、容量７０２の端子間の電圧がＬ１になる。その後、制御信号ＰＧＡＴＥ＿１がローレベルになり、トランジスタ７０１がオフになる。この動作により、これ以後の期間においては、容量７０２の端子間の電圧Ｖｃ＿Ｈ１＿Ｖ１の値がＬ１に維持される。 First, the operation of the pixel P (1,1) in the first column and the first row in the period 1A will be described. At time t1a11, the potential of the control signal PEXP_DATA_1 becomes L1. Further, at time t1a11, the control signal PGATE_1 becomes high level and the transistor 701 is turned on. As a result, the voltage between the terminals of the capacitance 702 becomes L1. After that, the control signal PGATE_1 becomes low level and the transistor 701 is turned off. By this operation, the value of the voltage Vc_H1_V1 between the terminals of the capacitance 702 is maintained at L1 in the subsequent period.

時刻ｔ１ａ１２において、制御信号ＰＴＸ＿ＲＥＡＤ＿１がハイレベルになる。これにより、第２転送トランジスタＭ２３がオンになる。これにより、保持容量ＭＥＭに保持されていた電荷がフローティングディフュージョンＦＤに転送され、転送された電荷に応じた信号が読み出されるリード動作が行われる。 At time t1a12, the control signal PTX_READ_1 becomes high level. As a result, the second transfer transistor M23 is turned on. As a result, the electric charge held in the holding capacitance MEM is transferred to the floating diffusion FD, and a read operation is performed in which a signal corresponding to the transferred electric charge is read out.

時刻ｔ１ｂ１において、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位がＬＲになる。この時、容量７０２の電極間には、Ｌ１の電圧が保持されているため、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１はＬＲ−Ｌ１となる。そしてこの時、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１が比較器７０３のコンパレートレベルＶｂａｓｅを超えるため、比較器７０３の出力電圧ＰＯＦＤ＿ＯＲＧはハイレベルになる。これにより、制御信号ＰＯＦＤ＿Ｈ１＿Ｖ１もハイレベルになる。この時刻ｔ１ｂ２が画素Ｐ（１，１）の光電変換部ＰＤのリセットの開始タイミングとなる。 At time t1b1, the potential of the control signal PEXP_DATA_1 becomes LR. At this time, since the voltage of L1 is held between the electrodes having the capacitance 702, the input voltage Vexp_H1_V1 becomes LR-L1. At this time, since the input voltage Vexp_H1_V1 exceeds the compare level Vbase of the comparator 703, the output voltage POFD_ORG of the comparator 703 becomes a high level. As a result, the control signal POFD_H1_V1 also becomes a high level. This time t1b2 is the start timing for resetting the photoelectric conversion unit PD of the pixel P (1,1).

時刻ｔ１ｂ１以降、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位は、図１３に示されているように、時間に応じて階段状に変化する。すなわち、時刻ｔ１ｂ１以降、一定の時間間隔ごと（時刻ｔ１ｂ２、ｔ１ｂ３、ｔ１ｂ４、ｔ１ｂ５、ｔ１ｂ６、ｔ１ｂ７）に制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が一定量だけ低下する。入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１は、この制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位の変化に追従して、同様に低下する。 After the time t1b1, the potential of the control signal PEXP_DATA_1 changes stepwise with time, as shown in FIG. That is, after the time t1b1, the potential of the control signal PEXP_DATA_1 decreases by a certain amount at regular time intervals (time t1b2, t1b3, t1b4, t1b5, t1b6, t1b7). The input voltage Vexp_H1_V1 similarly decreases following the change in the potential of the control signal PEXP_DATA_1.

図１３の例では、時刻ｔ１ｂ２において、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１が比較器７０３のコンパレートレベルＶｂａｓｅ以下となり、比較器７０３の出力電圧ＰＯＦＤ＿ＯＲＧはローレベルになる。これにより、制御信号ＰＯＦＤ＿Ｈ１＿Ｖ１もローレベルになる。この時刻ｔ１ｂ２が画素Ｐ（１，１）の光電変換部ＰＤのリセットの終了タイミング、すなわち、露光の開始タイミングとなる。言い換えると、露光の開始タイミングは、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ１とコンパレートレベルＶｂａｓｅとの大小関係が変化するタイミングである。 In the example of FIG. 13, at time t1b2, the input voltage Vexp_H1_V1 becomes equal to or lower than the compare level Vbase of the comparator 703, and the output voltage POFD_ORG of the comparator 703 becomes a low level. As a result, the control signal POFD_H1_V1 also becomes low level. This time t1b2 is the end timing of resetting the photoelectric conversion unit PD of the pixel P (1,1), that is, the start timing of exposure. In other words, the exposure start timing is the timing at which the magnitude relationship between the input voltage Vexp_H1_V1 and the compare level Vbase changes.

露光の開始タイミングは、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が低いほど遅い時刻となる。したがって、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が低いほど露光時間が短くなる。このように、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１は、電圧Ｖｃ＿Ｈ１＿Ｖ１として容量７０２に保持され、露光時間を示す信号として露光の開始タイミングの制御に用いられる。 The lower the potential of the control signal PEXP_DATA_1, the later the start timing of the exposure. Therefore, the lower the potential of the control signal PEXP_DATA_1, the shorter the exposure time. As described above, the control signal PEXP_DATA_1 is held in the capacitance 702 as the voltage Vc_H1_V1 and is used as a signal indicating the exposure time to control the start timing of the exposure.

時刻ｔ１ｂ８から時刻ｔ１ｂ９の期間において、制御信号ＰＧＳがハイレベルになり、第１転送トランジスタＭ２２がオンになる。これにより、光電変換部ＰＤに蓄積された電荷が保持容量ＭＥＭに転送される。なお、図１３の「ＰＤの状態」の欄には時刻ｔ１ｂ２から時刻ｔ１ｂ８の期間に長秒露光と記載されているが、時刻ｔ１ｂ８から時刻ｔ１ｂ９の期間にも光電変換部ＰＤでは電荷が発生する。したがって、長秒露光の終了タイミングは、より正確には時刻ｔ１ｂ９である。 During the period from time t1b8 to time t1b9, the control signal PGS becomes high level and the first transfer transistor M22 is turned on. As a result, the electric charge accumulated in the photoelectric conversion unit PD is transferred to the holding capacity MEM. In the column of "PD state" in FIG. 13, long exposure is described in the period from time t1b2 to time t1b8, but electric charge is generated in the photoelectric conversion unit PD also in the period from time t1b8 to time t1b9. .. Therefore, the end timing of the long exposure is more accurately the time t1b9.

その後、時刻ｔ２ａ１１以降、時刻ｔ１ａ１１から時刻ｔ１ｂ９と同様の動作が繰り返される。時刻ｔ２ａ１２において、時刻ｔ１ｂ２から時刻ｔ１ｂ９の長秒露光期間内に画素Ｐ（１，１）の保持容量ＭＥＭに保持された電荷に対するリード動作が行われる。これにより、露光からリード動作までの一連の信号取得処理が終了する。このように、期間１Ａ、２Ａには、露光時間の書き込みと画素からの信号の読み出しが並行して行われる。 After that, after the time t2a11, the same operation as the time t1b9 is repeated from the time t1a11. At time t2a12, a read operation is performed for the charge held in the holding capacity MEM of the pixel P (1,1) within the long exposure period from time t1b2 to time t1b9. As a result, a series of signal acquisition processes from exposure to read operation is completed. In this way, during the periods 1A and 2A, the writing of the exposure time and the reading of the signal from the pixels are performed in parallel.

次に、１列２行目の画素Ｐ（１，２）の動作を説明する。１列１行目の画素Ｐ（１，１）の動作の説明と共通する部分については説明を省略又は簡略化する。 Next, the operation of the pixels P (1, 2) in the first column and the second row will be described. The description of the parts common to the description of the operation of the pixel P (1,1) in the first column and the first row will be omitted or simplified.

時刻ｔ１ａ２１において、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位がＬ２になる。また、時刻ｔ１ａ２１において、制御信号ＰＧＡＴＥ＿２がハイレベルになり、トランジスタ７０１がオンになる。これにより、容量７０２の端子間の電圧がＬ２になる。その後、制御信号ＰＧＡＴＥ＿２がローレベルになり、トランジスタ７０１がオフになる。この動作により、これ以後の期間においては、容量７０２の端子間の電圧Ｖｃ＿Ｈ１＿Ｖ２の値がＬ２に維持される。 At time t1a21, the potential of the control signal PEXP_DATA_1 becomes L2. Further, at time t1a21, the control signal PGATE_1 becomes high level and the transistor 701 is turned on. As a result, the voltage between the terminals of the capacitance 702 becomes L2. After that, the control signal PGATE_2 becomes low level and the transistor 701 is turned off. By this operation, the value of the voltage Vc_H1_V2 between the terminals of the capacitance 702 is maintained at L2 in the subsequent period.

時刻ｔ１ａ２２において、制御信号ＰＴＸ＿ＲＥＡＤ＿２がハイレベルになり、リード動作が行われる。時刻ｔ１ｂ１において、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位がＬＲになる。この時、容量７０２の電極間には、Ｌ２の電圧が保持されているため、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２はＬＲ−Ｌ２となる。そしてこの時、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２が比較器７０３のコンパレートレベルＶｂａｓｅを超えるため、比較器７０３の出力電圧ＰＯＦＤ＿ＯＲＧはハイレベルになる。これにより、制御信号ＰＯＦＤ＿Ｈ１＿Ｖ２もハイレベルになる。この時刻ｔ１ｂ１が画素Ｐ（１，２）の光電変換部ＰＤのリセットの開始タイミングとなる。 At time t1a22, the control signal PTX_READ_2 becomes high level and the read operation is performed. At time t1b1, the potential of the control signal PEXP_DATA_1 becomes LR. At this time, since the voltage of L2 is held between the electrodes having the capacitance 702, the input voltage Vexp_H1_V2 becomes LR-L2. At this time, since the input voltage Vexp_H1_V2 exceeds the compare level Vbase of the comparator 703, the output voltage POFD_ORG of the comparator 703 becomes a high level. As a result, the control signal POFD_H1_V2 also becomes a high level. This time t1b1 is the start timing for resetting the photoelectric conversion unit PD of the pixels P (1, 2).

時刻ｔ１ｂ１以降、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位及び入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２は、一定の時間間隔ごとに低下する。図１３の例では、時刻ｔ１ｂ５において、入力電圧Ｖｅｘｐ＿Ｈ１＿Ｖ２が比較器７０３のコンパレートレベルＶｂａｓｅ以下となり、比較器７０３の出力電圧ＰＯＦＤ＿ＯＲＧはローレベルになる。これにより、制御信号ＰＯＦＤ＿Ｈ１＿Ｖ２もローレベルになる。この時刻ｔ１ｂ５が画素Ｐ（１，１）の光電変換部ＰＤのリセットの終了タイミング、すなわち、露光の開始タイミングとなる。 After the time t1b1, the potential of the control signal PEXP_DATA_1 and the input voltage Vexp_H1_V2 decrease at regular time intervals. In the example of FIG. 13, at time t1b5, the input voltage Vexp_H1_V2 becomes equal to or lower than the compare level Vbase of the comparator 703, and the output voltage POFD_ORG of the comparator 703 becomes a low level. As a result, the control signal POFD_H1_V2 also becomes low level. This time t1b5 is the end timing of resetting the photoelectric conversion unit PD of the pixel P (1,1), that is, the start timing of exposure.

上述のように、露光の開始タイミングは、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が低いほど遅い時刻となるため、制御信号ＰＥＸＰ＿ＤＡＴＡ＿１の電位が低いほど露光時間が短くなる。電位Ｌ２は電位Ｌ１よりも低いため、画素Ｐ（１，２）の露光時間は画素Ｐ（１，１）の露光時間よりも短い。 As described above, the lower the potential of the control signal PEXP_DATA_1 is, the later the exposure start timing is. Therefore, the lower the potential of the control signal PEXP_DATA_1 is, the shorter the exposure time is. Since the potential L2 is lower than the potential L1, the exposure time of the pixel P (1,2) is shorter than the exposure time of the pixel P (1,1).

その後、時刻ｔ２ａ２２において、時刻ｔ１ｂ５から時刻ｔ１ｂ９の短秒露光期間内に画素Ｐ（１，２）の光電変換部ＰＤに蓄積された電荷に対するリード動作が行われる。これにより、露光からリード動作までの一連の信号取得処理が終了する。 After that, at time t2a22, a read operation is performed for the electric charge accumulated in the photoelectric conversion unit PD of the pixel P (1,2) within the short exposure period from time t1b5 to time t1b9. As a result, a series of signal acquisition processes from exposure to read operation is completed.

本実施形態においても、第１実施形態と同様に露光時間を示す制御信号ＰＥＸＰ＿ＤＡＴＡ＿１が露光制御回路６０１の容量７０２に保持されることにより、画素Ｐごとに異なる露光時間を設定することができる。この構成では、容量７０２に保持される電圧で露光時間の設定が行われるため、露光制御回路６０１を簡易な構成で実現することができる。したがって、本実施形態においても、第１実施形態と同様に、画素ごとに異なる露光時間を設定可能な光電変換装置において、回路規模を低減することができる。また、本実施形態では、グローバル電子シャッタ方式の駆動が可能となり、ローリングシャッタ歪みが低減される。 Also in the present embodiment, as in the first embodiment, the control signal PEXP_DATA_1 indicating the exposure time is held in the capacity 702 of the exposure control circuit 601 so that a different exposure time can be set for each pixel P. In this configuration, since the exposure time is set by the voltage held in the capacitance 702, the exposure control circuit 601 can be realized with a simple configuration. Therefore, also in the present embodiment, as in the first embodiment, the circuit scale can be reduced in the photoelectric conversion device capable of setting different exposure times for each pixel. Further, in the present embodiment, the global electronic shutter system can be driven, and the rolling shutter distortion is reduced.

［第３実施形態］
本発明の第３実施形態による撮像システムについて、図１４を用いて説明する。図１４は、本実施形態による撮像システムの概略構成を示すブロック図である。 [Third Embodiment]
The imaging system according to the third embodiment of the present invention will be described with reference to FIG. FIG. 14 is a block diagram showing a schematic configuration of an imaging system according to the present embodiment.

上述の第１及び第２実施形態で述べた光電変換装置は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と光電変換装置を含む撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１４には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。 The photoelectric conversion device described in the first and second embodiments described above can be applied to various imaging systems. Examples of applicable imaging systems include digital still cameras, digital camcoders, surveillance cameras, copiers, fax machines, mobile phones, in-vehicle cameras, observation satellites and the like. The image pickup system also includes a camera module including an optical system such as a lens and an image pickup device including a photoelectric conversion device. FIG. 14 illustrates a block diagram of a digital still camera as an example of these.

図１４に例示した撮像システム４００は、撮像装置４０１、被写体の光学像を撮像装置４０１に結像させるレンズ４０２、レンズ４０２を通過する光量を可変にするための絞り４０４、レンズ４０２の保護のためのバリア４０６を有する。レンズ４０２及び絞り４０４は、撮像装置４０１に光を集光する光学系である。撮像装置４０１は、第１又は第２実施形態のいずれかで説明した光電変換装置であって、レンズ４０２により結像された光学像を画像データに変換する。 The imaging system 400 illustrated in FIG. 14 is for protecting the imaging device 401, the lens 402 for forming an optical image of a subject on the imaging device 401, the aperture 404 for varying the amount of light passing through the lens 402, and the lens 402. Has a barrier 406. The lens 402 and the aperture 404 are optical systems that collect light on the image pickup apparatus 401. The image pickup apparatus 401 is the photoelectric conversion apparatus described in either the first or second embodiment, and converts the optical image formed by the lens 402 into image data.

撮像システム４００は、また、撮像装置４０１より出力される出力信号の処理を行う信号処理部４０８を有する。信号処理部４０８は、撮像装置４０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部４０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部４０８の一部であるＡＤ変換部は、撮像装置４０１が設けられた半導体基板に形成されていてもよいし、撮像装置４０１とは別の半導体基板に形成されていてもよい。また、撮像装置４０１と信号処理部４０８とが同一の半導体基板に形成されていてもよい。 The imaging system 400 also has a signal processing unit 408 that processes an output signal output from the imaging device 401. The signal processing unit 408 performs AD conversion that converts the analog signal output by the image pickup apparatus 401 into a digital signal. In addition, the signal processing unit 408 also performs various corrections and compressions as necessary to output image data. The AD conversion unit, which is a part of the signal processing unit 408, may be formed on a semiconductor substrate provided with the image pickup apparatus 401, or may be formed on a semiconductor substrate different from the image pickup apparatus 401. Further, the image pickup apparatus 401 and the signal processing unit 408 may be formed on the same semiconductor substrate.

撮像システム４００は、更に、画像データを一時的に記憶するためのメモリ部４１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）４１２を有する。更に撮像システム４００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体４１４、記録媒体４１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）４１６を有する。なお、記録媒体４１４は、撮像システム４００に内蔵されていてもよく、着脱可能であってもよい。 The imaging system 400 further includes a memory unit 410 for temporarily storing image data, and an external interface unit (external I / F unit) 412 for communicating with an external computer or the like. Further, the imaging system 400 includes a recording medium 414 such as a semiconductor memory for recording or reading imaging data, and a recording medium control interface unit (recording medium control I / F unit) 416 for recording or reading on the recording medium 414. Has. The recording medium 414 may be built in the imaging system 400 or may be detachable.

更に撮像システム４００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部４１８、撮像装置４０１と信号処理部４０８に各種タイミング信号を出力するタイミング発生部４２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム４００は、少なくとも撮像装置４０１と、撮像装置４０１から出力された出力信号を処理する信号処理部４０８とを有すればよい。 Further, the image pickup system 400 has an overall control / calculation unit 418 that controls various calculations and the entire digital still camera, and a timing generation unit 420 that outputs various timing signals to the image pickup device 401 and the signal processing unit 408. Here, a timing signal or the like may be input from the outside, and the imaging system 400 may have at least an imaging device 401 and a signal processing unit 408 that processes an output signal output from the imaging device 401.

撮像装置４０１は、撮像信号を信号処理部４０８に出力する。信号処理部４０８は、撮像装置４０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部４０８は、撮像信号を用いて、画像を生成する。また、信号処理部４０８において、露光期間の長さの異なる複数の画素Ｐから取得した信号に基づき、高ダイナミックレンジ画像を合成するようにしてもよい。 The image pickup apparatus 401 outputs the image pickup signal to the signal processing unit 408. The signal processing unit 408 performs predetermined signal processing on the image pickup signal output from the image pickup apparatus 401, and outputs image data. The signal processing unit 408 uses the image pickup signal to generate an image. Further, the signal processing unit 408 may synthesize a high dynamic range image based on the signals acquired from a plurality of pixels P having different exposure periods.

このように、本実施形態によれば、第１又は第２実施形態による光電変換装置を適用した撮像システム４００を実現することができる。 As described above, according to the present embodiment, it is possible to realize the imaging system 400 to which the photoelectric conversion device according to the first or second embodiment is applied.

［第４実施形態］
本発明の第４実施形態による撮像システム及び移動体について、図１５（ａ）及び図１５（ｂ）を用いて説明する。図１５（ａ）及び図１５（ｂ）は、本実施形態による撮像システム及び移動体の構成を示す図である。 [Fourth Embodiment]
The imaging system and the moving body according to the fourth embodiment of the present invention will be described with reference to FIGS. 15 (a) and 15 (b). 15 (a) and 15 (b) are diagrams showing the configuration of the imaging system and the moving body according to the present embodiment.

図１５（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム５００は、撮像装置５１０を有する。撮像装置５１０は、上述の第１及び第２実施形態のいずれかに記載の光電変換装置である。撮像システム５００は、撮像装置５１０により取得された複数の画像データに対し、画像処理を行う画像処理部５１２と、撮像システム５００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部５１４を有する。また、撮像システム５００は、算出された視差に基づいて対象物までの距離を算出する距離取得部５１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部５１８と、を有する。ここで、視差取得部５１４及び距離取得部５１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部５１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。 FIG. 15A shows an example of an imaging system related to an in-vehicle camera. The imaging system 500 includes an imaging device 510. The image pickup apparatus 510 is the photoelectric conversion apparatus according to any one of the first and second embodiments described above. The image pickup system 500 has an image processing unit 512 that performs image processing on a plurality of image data acquired by the image pickup device 510, and a parallax (phase difference of the parallax image) from the plurality of image data acquired by the image pickup system 500. It has a parallax acquisition unit 514 that performs calculation. Further, the imaging system 500 includes a distance acquisition unit 516 that calculates the distance to the object based on the calculated parallax, and a collision determination unit 518 that determines whether or not there is a possibility of collision based on the calculated distance. And have. Here, the parallax acquisition unit 514 and the distance acquisition unit 516 are examples of distance information acquisition means for acquiring distance information to an object. That is, the distance information is information on parallax, defocus amount, distance to an object, and the like. The collision determination unit 518 may determine the possibility of collision by using any of these distance information. The distance information acquisition means may be realized by specially designed hardware or may be realized by a software module. Further, it may be realized by FPGA (Field Programmable Gate Array), ASIC (Application Specific Integrated Circuit), or the like, or may be realized by a combination thereof.

撮像システム５００は車両情報取得装置５２０と接続されており、車速、ヨーレート、舵角等の車両情報を取得することができる。また、撮像システム５００は、衝突判定部５１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ５３０が接続されている。また、撮像システム５００は、衝突判定部５１８での判定結果に基づいて、ドライバーへ警報を発する警報装置５４０とも接続されている。例えば、衝突判定部５１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ５３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置５４０は音等の警報を鳴らす、カーナビゲーションシステム等の画面に警報情報を表示する、シートベルト又はステアリングに振動を与える等によりユーザに警告を行う。 The image pickup system 500 is connected to the vehicle information acquisition device 520, and can acquire vehicle information such as vehicle speed, yaw rate, and steering angle. Further, the image pickup system 500 is connected to a control ECU 530, which is a control device that outputs a control signal for generating a braking force to the vehicle based on the determination result of the collision determination unit 518. The imaging system 500 is also connected to an alarm device 540 that issues an alarm to the driver based on the determination result of the collision determination unit 518. For example, when there is a high possibility of a collision as a result of the collision determination unit 518, the control ECU 530 controls the vehicle to avoid the collision and reduce the damage by applying the brake, returning the accelerator, suppressing the engine output, and the like. The alarm device 540 warns the user by sounding an alarm such as a sound, displaying alarm information on the screen of a car navigation system or the like, or giving vibration to the seat belt or steering wheel.

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム５００で撮像する。図１５（ｂ）に、車両前方（撮像範囲５５０）を撮像する場合の撮像システムを示す。車両情報取得装置５２０が、撮像システム５００又は撮像装置５１０に指示を送る。このような構成により、測距の精度をより向上させることができる。 In the present embodiment, the periphery of the vehicle, for example, the front or the rear, is imaged by the image pickup system 500. FIG. 15B shows an imaging system for imaging the front of the vehicle (imaging range 550). The vehicle information acquisition device 520 sends an instruction to the image pickup system 500 or the image pickup device 510. With such a configuration, the accuracy of distance measurement can be further improved.

他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。 An example of controlling so as not to collide with another vehicle has been described, but it can also be applied to control for automatically driving following another vehicle and control for automatically driving so as not to go out of the lane. Further, the imaging system can be applied not only to a vehicle such as a own vehicle but also to a moving body (moving device) such as a ship, an aircraft, or an industrial robot. In addition, it can be applied not only to mobile objects but also to devices that widely use object recognition, such as intelligent transportation systems (ITS).

［変形実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。 [Modification Embodiment]
The present invention is not limited to the above-described embodiment, and various modifications can be made. For example, an example in which a part of the configuration of any of the embodiments is added to another embodiment or an example in which a part of the configuration of another embodiment is replaced with another embodiment is also an embodiment of the present invention.

また、上述の第１及び第２実施形態に示した光電変換装置の回路構成及び制御信号は、図示した構成例に限定されるものではなく、各実施形態において説明した効果と同様の効果を実現できる範囲で適宜修正や変更が可能である。 Further, the circuit configuration and control signal of the photoelectric conversion device shown in the first and second embodiments described above are not limited to the illustrated configuration example, and the same effect as the effect described in each embodiment is realized. It can be modified or changed as appropriate to the extent possible.

上述の第１及び第２実施形態において、１つの画素回路に対して１つの露光制御回路が設けられている。これにより、各画素回路に対して個別の露光時間を制御することが可能となる。しかしながら、これは必須ではなく、２以上の画素回路に対して１つの露光制御回路が設けられる構成であってもよい。この場合、１つの露光制御回路が複数の画素回路を含む画素領域の露光時間をまとめて制御することができるため、露光制御回路の数を少なくすることができ、回路規模を更に低減することができる。 In the first and second embodiments described above, one exposure control circuit is provided for one pixel circuit. This makes it possible to control the individual exposure time for each pixel circuit. However, this is not essential, and one exposure control circuit may be provided for two or more pixel circuits. In this case, since one exposure control circuit can collectively control the exposure time of a pixel region including a plurality of pixel circuits, the number of exposure control circuits can be reduced, and the circuit scale can be further reduced. it can.

本実施形態において、比較器３０３、７０３は、コンパレートレベルＶｂａｓｅとの大小関係に応じた信号を出力可能な構成であれば、他の種類の回路素子であってもよい。例えば、比較器３０３、７０３は、インバータ（ＮＯＴゲート）に置換されてもよい。このように、比較器３０３、７０３は、信号の比較機能を有するあらゆる種類の比較回路に置換され得る In the present embodiment, the comparators 303 and 703 may be other types of circuit elements as long as they can output a signal according to the magnitude relationship with the comparing level Vbase. For example, the comparators 303 and 703 may be replaced with an inverter (NOT gate). In this way, the comparators 303, 703 can be replaced by any kind of comparison circuit having a signal comparison function.

本実施形態では、露光制御回路２０１、６０１は、デジタル電源系の素子とアナログ電源系の素子とを含んでいるが、すべての素子がアナログ電源系の素子であってもよい。 In the present embodiment, the exposure control circuits 201 and 601 include a digital power supply system element and an analog power supply system element, but all the elements may be analog power supply system elements.

また、上述の第３及び第４実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システムの例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図示した構成に限定されるものではない。 Further, the imaging system shown in the third and fourth embodiments described above shows an example of an imaging system to which the photoelectric conversion device of the present invention can be applied, and an imaging system to which the photoelectric conversion device of the present invention can be applied is shown. The system is not limited to the illustrated configuration.

なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。 It should be noted that the above-described embodiments are merely examples of embodiment in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner by these. That is, the present invention can be implemented in various forms without departing from the technical idea or its main features.

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。 The present invention supplies a program that realizes one or more functions of the above-described embodiment to a system or device via a network or storage medium, and one or more processors in the computer of the system or device reads and executes the program. It can also be realized by the processing to be performed. It can also be realized by a circuit (for example, ASIC) that realizes one or more functions.

２０１、６０１ 露光制御回路
２０２、６０２ 画素回路
３０２、７０２ 容量
ＰＤ 光電変換部
Ｍ２ 転送トランジスタ
Ｍ２１ 排出トランジスタ 201,601 Exposure control circuit 202,602 Pixel circuit 302,702 Capacitance PD photoelectric conversion unit M2 Transfer transistor M21 Emission transistor

Claims (15)

光電変換により電荷を生成する光電変換部と、前記光電変換部から前記電荷を転送するトランジスタとを各々が含む複数の画素回路と、
前記光電変換部における露光時間に対応する信号を保持する容量を各々が含む複数の露光制御回路と、
を有し、
前記複数の露光制御回路の各々は、前記容量に保持された信号に基づいて前記トランジスタを駆動することにより、前記光電変換部の露光時間を制御する
ことを特徴とする光電変換装置。 A plurality of pixel circuits each including a photoelectric conversion unit that generates an electric charge by photoelectric conversion and a transistor that transfers the electric charge from the photoelectric conversion unit.
A plurality of exposure control circuits, each including a capacitance for holding a signal corresponding to the exposure time in the photoelectric conversion unit, and
Have,
Each of the plurality of exposure control circuits is a photoelectric conversion device characterized in that the exposure time of the photoelectric conversion unit is controlled by driving the transistor based on a signal held in the capacitance. 前記複数の露光制御回路の各々は、比較回路を更に含み、
前記比較回路は、前記容量が有する２つの端子のうちの第１の端子の電位と、閾値電位とを比較し、
前記トランジスタは、前記比較回路による比較結果に基づく信号が前記トランジスタの制御端子に入力されることによって駆動される
ことを特徴とする請求項１に記載の光電変換装置。 Each of the plurality of exposure control circuits further includes a comparison circuit.
The comparison circuit compares the potential of the first terminal of the two terminals of the capacitance with the threshold potential.
The photoelectric conversion device according to claim 1, wherein the transistor is driven by inputting a signal based on a comparison result by the comparison circuit to a control terminal of the transistor. 前記トランジスタは、前記第１の端子の電位と前記閾値電位との大小関係が変化したタイミングでオンからオフに駆動されることにより、前記光電変換部における露光が開始される
ことを特徴とする請求項２に記載の光電変換装置。 The transistor is characterized in that exposure in the photoelectric conversion unit is started by being driven from on to off at a timing when the magnitude relationship between the potential of the first terminal and the threshold potential changes. Item 2. The photoelectric conversion device according to item 2. 前記トランジスタは、オフからオンに駆動されることにより、前記光電変換部における露光が終了する
ことを特徴とする請求項２又は３に記載の光電変換装置。 The photoelectric conversion device according to claim 2 or 3, wherein the transistor is driven from off to on to complete the exposure in the photoelectric conversion unit. 前記複数の画素回路が複数行に渡って配されており、
前記電荷に基づく信号を出力させるタイミングを前記複数行の行ごとに制御する画素制御部を更に有し、
前記画素制御部が、前記トランジスタがオフからオンに駆動されるタイミングを制御する信号を前記複数行の行ごとに前記画素回路に出力する
ことを特徴とする請求項４に記載の光電変換装置。 The plurality of pixel circuits are arranged over a plurality of lines.
Further, it has a pixel control unit that controls the timing of outputting a signal based on the electric charge for each of the plurality of rows.
The photoelectric conversion device according to claim 4, wherein the pixel control unit outputs a signal for controlling the timing at which the transistor is driven from off to on to the pixel circuit for each of the plurality of lines. 前記容量が有する２つの端子のうちの第２の端子には、時間に応じて電位が変化する制御信号が入力される
ことを特徴とする請求項２乃至５のいずれか１項に記載の光電変換装置。 The photoelectric device according to any one of claims 2 to 5, wherein a control signal whose potential changes with time is input to the second terminal of the two terminals having the capacitance. Conversion device. 前記複数の露光制御回路の各々は、前記比較回路の出力端子と前記トランジスタの前記制御端子との間に配された電圧変換回路を更に含む
ことを特徴とする請求項２乃至６のいずれか１項に記載の光電変換装置。 Any one of claims 2 to 6, wherein each of the plurality of exposure control circuits further includes a voltage conversion circuit arranged between the output terminal of the comparison circuit and the control terminal of the transistor. The photoelectric conversion device according to the section. 前記複数の画素回路の各々は、入力ノードに転送された電荷の量に応じた信号を出力する増幅部を更に含み、
前記トランジスタは、前記光電変換部から前記増幅部の前記入力ノードに前記電荷を転送する
ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。 Each of the plurality of pixel circuits further includes an amplification unit that outputs a signal according to the amount of electric charge transferred to the input node.
The photoelectric conversion device according to any one of claims 1 to 7, wherein the transistor transfers an electric charge from the photoelectric conversion unit to the input node of the amplification unit. 前記トランジスタは、前記光電変換部から所定の電位を有する電位線に前記電荷を転送する
ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。 The photoelectric conversion device according to any one of claims 1 to 7, wherein the transistor transfers an electric charge from the photoelectric conversion unit to a potential line having a predetermined potential. 前記複数の画素回路は、第１の基板に配され、
前記複数の露光制御回路は、第２の基板に配される
ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。 The plurality of pixel circuits are arranged on the first substrate.
The photoelectric conversion device according to any one of claims 1 to 9, wherein the plurality of exposure control circuits are arranged on a second substrate. 前記複数の露光制御回路の各々は、前記複数の画素回路のうちの対応する１つの画素回路を制御する
ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。 The photoelectric conversion device according to any one of claims 1 to 10, wherein each of the plurality of exposure control circuits controls one corresponding pixel circuit among the plurality of pixel circuits. 前記複数の露光制御回路の各々は、前記複数の画素回路のうちの対応する２以上の画素回路を制御する
ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。 The photoelectric conversion device according to any one of claims 1 to 10, wherein each of the plurality of exposure control circuits controls two or more corresponding pixel circuits among the plurality of pixel circuits. 請求項１乃至１２のいずれか１項に記載の光電変換装置と、
前記光電変換装置の前記画素回路から出力される信号を処理する信号処理部と
を有することを特徴とする撮像システム。 The photoelectric conversion device according to any one of claims 1 to 12.
An imaging system characterized by having a signal processing unit that processes a signal output from the pixel circuit of the photoelectric conversion device. 移動体であって、
請求項１乃至１２のいずれか１項に記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。 It ’s a mobile body,
The photoelectric conversion device according to any one of claims 1 to 12.
A distance information acquisition means for acquiring distance information to an object from a parallax image based on a signal from the photoelectric conversion device, and
A moving body having a control means for controlling the moving body based on the distance information. 光電変換により電荷を生成する光電変換部と、前記光電変換部から前記電荷を転送するトランジスタとを各々が含む複数の画素回路を制御する露光制御装置であって、
前記光電変換部における露光時間に対応する信号を保持する容量を各々が含む複数の露光制御回路を有し、
前記複数の露光制御回路の各々は、前記容量に保持された信号に基づいて前記トランジスタを駆動することにより、前記光電変換部の露光時間を制御する
ことを特徴とする露光制御装置。 An exposure control device that controls a plurality of pixel circuits, each of which includes a photoelectric conversion unit that generates electric charges by photoelectric conversion and a transistor that transfers the electric charges from the photoelectric conversion unit.
Each of the photoelectric conversion units has a plurality of exposure control circuits including a capacity for holding a signal corresponding to the exposure time.
An exposure control device characterized in that each of the plurality of exposure control circuits controls the exposure time of the photoelectric conversion unit by driving the transistor based on a signal held in the capacitance.
JP2019147706A 2019-08-09 2019-08-09 Photoelectric conversion device, imaging system, moving object and exposure control device Active JP7393152B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019147706A JP7393152B2 (en) 2019-08-09 2019-08-09 Photoelectric conversion device, imaging system, moving object and exposure control device
US16/944,222 US11758296B2 (en) 2019-08-09 2020-07-31 Photoelectric conversion device, imaging system, moving body, and exposure control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019147706A JP7393152B2 (en) 2019-08-09 2019-08-09 Photoelectric conversion device, imaging system, moving object and exposure control device

Publications (3)

Publication Number Publication Date
JP2021029017A true JP2021029017A (en) 2021-02-25
JP2021029017A5 JP2021029017A5 (en) 2022-08-16
JP7393152B2 JP7393152B2 (en) 2023-12-06

Family

ID=74499044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019147706A Active JP7393152B2 (en) 2019-08-09 2019-08-09 Photoelectric conversion device, imaging system, moving object and exposure control device

Country Status (2)

Country Link
US (1) US11758296B2 (en)
JP (1) JP7393152B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021093623A (en) 2019-12-10 2021-06-17 キヤノン株式会社 Photoelectric conversion device and imaging apparatus
JP7444664B2 (en) 2020-03-24 2024-03-06 キヤノン株式会社 Imaging device and imaging system
JP2022046956A (en) 2020-09-11 2022-03-24 キヤノン株式会社 Photoelectric conversion device and imaging system
JP2022051408A (en) 2020-09-18 2022-03-31 キヤノン株式会社 Photoelectric conversion device, photoelectric conversion system, and movable body
US20230041709A1 (en) * 2021-08-05 2023-02-09 National Yang Ming Chiao Tung University Stretchable display module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04502688A (en) * 1989-08-02 1992-05-14 アイサイト　インコーポレイテッド Wide dynamic range image sensor

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0431010A4 (en) 1988-08-02 1992-12-09 Sorex Corporation Wide dynamic range image sensor
JP2005101675A (en) * 2000-12-07 2005-04-14 Hamamatsu Photonics Kk Photodetector and photodetecting method
US7332703B2 (en) * 2004-03-22 2008-02-19 Micron Technology, Inc. Imaging structure including a pixel with multiple signal readout circuits and methods of operation for imaging structure
US8063350B2 (en) * 2007-08-03 2011-11-22 Cognex Corporation Circuits and methods allowing for pixel array exposure pattern control
US8258451B2 (en) * 2009-01-15 2012-09-04 Raytheon Company Image capture system including multipurpose photodetector
EP2392131B1 (en) * 2009-01-28 2017-07-19 Gentex Corporation Improved imaging device
FR2970598B1 (en) 2011-01-17 2013-08-16 Commissariat Energie Atomique IMAGING DEVICE WITH A HIGH DYNAMIC RANGE
JP2016058451A (en) 2014-09-05 2016-04-21 キヤノン株式会社 Sensor and camera
WO2018118016A1 (en) * 2016-12-19 2018-06-28 BAE Systems Imaging Solutions Inc. Global shutter scheme that reduces the effects of dark current
JP6882910B2 (en) 2017-02-22 2021-06-02 キヤノン株式会社 Solid-state image sensor, control method of solid-state image sensor, image pickup system and moving object
JP2019021987A (en) 2017-07-12 2019-02-07 富士通株式会社 Array sensor, imaging apparatus, and imaging method
JP2019050522A (en) 2017-09-11 2019-03-28 キヤノン株式会社 Imaging device
JP7250454B2 (en) * 2017-09-29 2023-04-03 キヤノン株式会社 imaging device, imaging system, moving body
CN112005543A (en) * 2018-04-30 2020-11-27 普罗菲斯公司 System and method for asynchronous time-based image sensing
JP7310098B2 (en) * 2018-07-10 2023-07-19 富士通株式会社 CONTROL CIRCUIT AND CONTROL METHOD OF INFRARED DETECTOR, IMAGING DEVICE
JP7242262B2 (en) 2018-11-14 2023-03-20 キヤノン株式会社 Photoelectric conversion device and imaging system
CN113366829A (en) * 2019-01-23 2021-09-07 苹果公司 Pixel size reduction method for event-driven sensor
US11943561B2 (en) * 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04502688A (en) * 1989-08-02 1992-05-14 アイサイト　インコーポレイテッド Wide dynamic range image sensor

Also Published As

Publication number Publication date
JP7393152B2 (en) 2023-12-06
US20210044766A1 (en) 2021-02-11
US11758296B2 (en) 2023-09-12

Similar Documents

Publication Publication Date Title
US11496704B2 (en) Photoelectric conversion device having select circuit with a switch circuit having a plurality of switches, and imaging system
JP7393152B2 (en) Photoelectric conversion device, imaging system, moving object and exposure control device
US11653114B2 (en) Photoelectric conversion device and imaging system
US10110835B2 (en) Imaging apparatus, imaging system, and moving object
JP7258629B2 (en) Imaging device, imaging system, and imaging device driving method
US10841517B2 (en) Solid-state imaging device and imaging system
JP6806553B2 (en) Imaging device, driving method of imaging device and imaging system
JP2019110387A (en) Imaging apparatus and driving method thereof
US10979067B2 (en) Image pickup device, image pickup system, and moving apparatus
JP2019102916A (en) Solid state image sensor, imaging system, and drive method of solid state image sensor
US11202023B2 (en) Imaging device and imaging system
JP7479860B2 (en) Imaging device and imaging system
CN110944127A (en) Photoelectric conversion device and image sensing system
JP7019471B2 (en) Solid-state image sensor and image sensor
US11575868B2 (en) Photoelectric conversion apparatus, method of driving photoelectric conversion apparatus, photoelectric conversion system, and moving body
JP7299711B2 (en) Photoelectric conversion device and driving method thereof
JP7490708B2 (en) Photoelectric conversion device
US20230179881A1 (en) Photoelectric conversion device
US20230179893A1 (en) Photoelectric conversion device
US11843880B2 (en) Photoelectric conversion device
JP2019036770A (en) Imaging apparatus and imaging system
US20230188868A1 (en) Photoelectric conversion apparatus and equipment
JP2022158045A (en) Substrate, photoelectric conversion device, and device
JP2022089013A (en) Photoelectric conversion device, photoelectric conversion system, movable body, semiconductor substrate, and method for driving photoelectric conversion device
JP2023111095A (en) Photoelectric conversion device and method for driving the same

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231124

R151 Written notification of patent or utility model registration

Ref document number: 7393152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151