JP2005101675A - 光検出装置および光検出方法 - Google Patents
光検出装置および光検出方法Info
- Publication number
- JP2005101675A JP2005101675A JP2000373022A JP2000373022A JP2005101675A JP 2005101675 A JP2005101675 A JP 2005101675A JP 2000373022 A JP2000373022 A JP 2000373022A JP 2000373022 A JP2000373022 A JP 2000373022A JP 2005101675 A JP2005101675 A JP 2005101675A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- conversion circuit
- voltage conversion
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 130
- 239000003990 capacitor Substances 0.000 claims description 59
- 238000001514 detection method Methods 0.000 claims description 40
- 230000010354 integration Effects 0.000 claims description 40
- 229920006395 saturated elastomer Polymers 0.000 claims description 21
- 238000009825 accumulation Methods 0.000 claims description 19
- 230000003287 optical effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/533—Control of the integration time by using differing integration times for different sensor regions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】ブルーミング現象の影響を抑制して正確な入射光強度を検出することができる光検出装置を提供する。
【解決手段】光検出装置１は、１つの半導体基板上に、Ｍ個のユニット１００1〜１００M、Ａ／Ｄ変換回路２００、タイミング検知回路３００および制御回路４００を備えている。各ユニット１００mは、Ｎ個のフォトダイオードＰＤm1〜ＰＤmN、Ｎ個のスイッチ素子ＳＷm1〜ＳＷmN、電荷電圧変換回路１１０mおよびスイッチ素子１２０mを備えている。制御回路４００は、タイミング検知回路３００により検知された開閉タイミングに基づいて各スイッチ素子ＳＷmnの開閉を制御し、電荷電圧変換回路１１０mにおける電荷蓄積動作を制御し、各スイッチ素子１２０mの開閉を制御し、また、Ａ／Ｄ変換回路２００におけるＡ／Ｄ変換動作を制御する。
【選択図】 図１
【解決手段】光検出装置１は、１つの半導体基板上に、Ｍ個のユニット１００1〜１００M、Ａ／Ｄ変換回路２００、タイミング検知回路３００および制御回路４００を備えている。各ユニット１００mは、Ｎ個のフォトダイオードＰＤm1〜ＰＤmN、Ｎ個のスイッチ素子ＳＷm1〜ＳＷmN、電荷電圧変換回路１１０mおよびスイッチ素子１２０mを備えている。制御回路４００は、タイミング検知回路３００により検知された開閉タイミングに基づいて各スイッチ素子ＳＷmnの開閉を制御し、電荷電圧変換回路１１０mにおける電荷蓄積動作を制御し、各スイッチ素子１２０mの開閉を制御し、また、Ａ／Ｄ変換回路２００におけるＡ／Ｄ変換動作を制御する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、入射した光の強度を検出する装置および方法に関するものである。
【０００２】
【従来の技術】
光検出装置は、１または複数の光検出素子と、光検出素子から出力された電荷の量に応じた電圧出力を出力する電荷電圧変換回路と、を備えている。この光検出装置では、光の入射に応じて光検出素子から出力された電荷が電荷電圧変換回路に蓄積され、この蓄積された電荷の量に応じた電圧出力が電荷電圧変換回路から出力されて、この出力された電圧出力の値に基づいて入射光強度が得られる。
【０００３】
このような光検出装置はＣＭＯＳ技術により製造することが可能である。例えば、Ｐ型半導体基板にＰ型ウェル領域が形成され、このＰ型ウェル領域内にＮ拡散領域が形成されて、これによりＰＮ接合を有するフォトダイオード（光検出素子）が形成される。また、上記Ｐ型ウェル領域内に第１のＮ拡散領域（ソース領域）と第２のＮ拡散領域（ドレイン領域）とが形成され、これらの間にゲート電極が形成されて、これによりスイッチ素子が形成される。このスイッチ素子は、フォトダイオードの出力端と電荷電圧変換回路の入力端との間に設けられ、ゲート電極に印加される電圧値に基づいて開閉して、フォトダイオードで発生した電荷の電荷電圧変換回路への流入を制御する。また、フォトダイオードのＮ拡散領域と、スイッチ素子のソース領域とは、共通のものであってもよい。
【０００４】
また、１次元または２次元の光像を撮像する光検出装置では、フォトダイオードおよびスイッチ素子の組がＭ行Ｎ列（Ｍは１以上の整数、Ｎは２以上の整数）に配列され、Ｍ個の電荷電圧変換回路が設けられていて、第ｍ番目（ｍは１以上Ｍ以下の任意の整数）の電荷電圧変換回路の入力端に第ｍ行のＮ個のフォトダイオードがスイッチ素子を介して接続されている。この光検出装置では、各行について、Ｎ個のスイッチ素子それぞれが順次に閉じて、その閉じたスイッチ素子に対応するフォトダイオードで発生した電荷が電荷電圧変換回路に流入して蓄積されて、その蓄積された電荷の量に応じた電圧出力が電荷電圧変換回路から出力される。このようにして、各行について各フォトダイオードに入射した光の強度が順次に検出されて、１次元または２次元の光像が撮像される。
【０００５】
【発明が解決しようとする課題】
以上のようにＣＭＯＳ技術により構成される光検出装置では、光の入射に応じてフォトダイオードで発生した電荷は、スイッチ素子が閉じることにより電荷電圧変換回路へ流入して電荷電圧変換回路により蓄積され、この蓄積された電荷の量に応じた電圧出力が電荷電圧変換回路から出力される。
【０００６】
一方、上述したように、スイッチ素子でも、Ｐ型拡散領域とドレイン領域との間にＰＮ接合を有していることから、光が入射すると電荷が発生する。そして、このスイッチ素子で発生した電荷は、スイッチ素子の開閉状態に拘わらず、電荷電圧変換回路へ流入して電荷電圧変換回路により蓄積される。すなわち、フォトダイオードで発生した電荷だけでなく、スイッチ素子で発生した電荷も、電荷電圧変換回路により蓄積される。
【０００７】
スイッチ素子のドレイン領域における接合容量は、フォトダイオードにおける接合容量と比べて小さいことから、スイッチ素子で発生する電荷の量は、フォトダイオードで発生する電荷の量と比べて少なく、両者の比が一定である。したがって、通常の場合には、スイッチ素子で発生する電荷の影響は小さい。
【０００８】
しかし、１次元または２次元の光像を撮像する光検出装置の場合には、配列されるフォトダイオードの個数の増加（高解像度化）が要求されており、この高解像度化に伴い、各フォトダイオードにおける光検出面積が小さくなり接合容量が小さくなって、各フォトダイオードで発生する電荷の量が少なくなり、飽和電荷量が小さくなる。また、高解像度化に伴い、各電荷電圧変換回路の入力端に接続されるスイッチ素子の個数Ｎが大きくなって、各行のＮ個のスイッチ素子の全てで発生する電荷の総量が多くなる。
【０００９】
これらの結果、各電荷電圧変換回路に流入する電荷のうち、各行のＮ個のスイッチ素子の全てで発生した電荷の総量は、各行のＮ個のフォトダイオードのうちで対応するスイッチ素子が閉じている何れか１つのフォトダイオードで発生した電荷の量と比較して、無視し得ないほど大きくなる。そして、上記のような現象が起きると、電荷電圧変換回路から出力される電圧出力の値が飽和し易くなり、光検出装置で得られるＭ行Ｎ列の画素からなる光像が不正確なものとなる。この現象をブルーミング現象と呼ぶ。
【００１０】
本発明は、上記問題点を解消する為になされたものであり、ブルーミング現象の影響を抑制して正確な入射光強度を検出することができる光検出装置および光検出方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 入射した光の強度に応じた量の電荷を発生する光検出素子と、(2) 光検出素子で発生した電荷の出力を制御するスイッチ素子と、(3) 光検出素子で発生しスイッチ素子を経て到達した電荷を積分容量部に蓄積して、積分容量部に蓄積した電荷の量に応じた電圧出力を出力する電荷電圧変換回路と、(4) 光検出素子において発生する電荷が飽和した場合に当該飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に、積分容量部における電荷蓄積を終了させる制御手段と、を備えることを特徴とする。
【００１２】
この光検出装置によれば、光検出素子に入射した光の強度に応じて発生した電荷は、スイッチ素子を経て電荷電圧変換回路に到達し、電荷電圧変換回路の積分容量部に蓄積される。積分容量部に蓄積された電荷の量に応じた電圧出力が電荷電圧変換回路より出力される。そして、積分容量部における電荷蓄積は、制御手段により制御されて、光検出素子において発生する電荷が飽和した場合に当該飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に終了する。したがって、光検出素子で発生した電荷が飽和電荷量であっても、その飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に電荷蓄積が終了するので、これにより、ブルーミング現象の影響が抑制されて、正確な入射光強度が検出される。
【００１３】
本発明に係る光検出装置は、(1) スイッチ素子が閉じる時刻に飽和電荷を発生させる飽和電荷発生手段と、(2) 電荷電圧変換回路と同等の動作特性であって、飽和電荷発生手段により発生させられた電荷を蓄積して、この蓄積した電荷の量に応じた電圧出力を出力するダミー電荷電圧変換回路と、(3) ダミー電荷電圧変換回路から出力される電圧出力の値と閾値とを比較して、電圧出力の値が閾値に達したときに、その旨を示す飽和信号を出力する比較回路と、を更に備えることを特徴とする。そして、制御手段は、比較回路から出力される飽和信号に基づいて、電荷電圧変換回路の積分容量部における電荷蓄積を終了させることを特徴とする。
【００１４】
この場合には、スイッチ素子が閉じる時刻に飽和電荷発生手段により発生させられた飽和電荷はダミー電荷電圧変換回路により蓄積され、この蓄積した電荷の量に応じた電圧出力がダミー電荷電圧変換回路より出力される。ダミー電荷電圧変換回路から出力される電圧出力の値と閾値とは比較回路により比較され、電圧出力の値が閾値に達したときに、その旨を示す飽和信号が比較回路より出力される。そして、比較回路から出力される飽和信号に基づいて、制御手段により、電荷電圧変換回路の積分容量部における電荷蓄積が終了させられる。ここで、ダミー電荷電圧変換回路は、電荷電圧変換回路と同等の動作特性を有している。したがって、以上のようにして電荷電圧変換回路の積分容量部における電荷蓄積を終了させることにより、ブルーミング現象の影響が抑制されて、正確な入射光強度が検出される。
【００１５】
本発明に係る光検出方法は、入射した光の強度に応じた量の電荷を発生し出力する光検出素子と、光検出素子で発生した電荷の出力を制御するスイッチ素子と、光検出素子で発生しスイッチ素子を経て到達した電荷を積分容量部に蓄積して積分容量部に蓄積した電荷の量に応じた電圧出力を出力する電荷電圧変換回路と、を備える光検出装置を用いて、入射した光の強度を検出する方法であって、光検出素子において発生する電荷が飽和した場合に当該飽和電荷量が電荷電圧変換回路の積分容量部に蓄積される時刻より前に、積分容量部における電荷蓄積を終了させることを特徴とする。
【００１６】
この光検出方法によれば、光検出装置において、光検出素子に入射した光の強度に応じて発生した電荷は、スイッチ素子を経て電荷電圧変換回路に到達し、電荷電圧変換回路の積分容量部に蓄積される。積分容量部に蓄積された電荷の量に応じた電圧出力が電荷電圧変換回路より出力される。そして、積分容量部における電荷蓄積は、光検出素子において発生する電荷が飽和した場合に当該飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に終了する。したがって、光検出素子で発生した電荷が飽和電荷量であっても、その飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に電荷蓄積が終了するので、これにより、ブルーミング現象の影響が抑制されて、正確な入射光強度が検出される。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
図１は、本実施形態に係る光検出装置１の構成図である。この光検出装置１は、１つの半導体基板上に、Ｍ個（Ｍは１以上の整数）のユニット１００1〜１００M、Ａ／Ｄ変換回路２００、タイミング検知回路３００および制御回路４００を備えている。各ユニット１００m（ｍは１以上Ｍ以下の任意の整数）は、Ｎ個（Ｎは２以上の整数）のフォトダイオード（光検出素子）ＰＤm1〜ＰＤmN、Ｎ個のスイッチ素子ＳＷm1〜ＳＷmN、電荷電圧変換回路１１０mおよびスイッチ素子１２０mを備えている。
【００１９】
Ｍ×Ｎ個のフォトダイオードＰＤ11〜ＰＤMNは、撮像領域にＭ行Ｎ列にアレイ配置されている。フォトダイオードＰＤmnは、第ｍ行第ｎ列に位置しており、入射した光の強度に応じた量の電荷を発生する。スイッチ素子ＳＷmnは、フォトダイオードＰＤmnに対応していて、フォトダイオードＰＤmnと電荷電圧変換回路１１０mの入力端との間に設けられており、フォトダイオードＰＤmnで発生した電荷の出力を制御する。
【００２０】
電荷電圧変換回路１１０mの入力端は、Ａｌ配線１９０mによりＮ個のスイッチ素子ＳＷm1〜ＳＷmNと接続されている。電荷電圧変換回路１１０mは、フォトダイオードＰＤmnで発生しスイッチ素子ＳＷmnを経て到達した電荷を積分容量部に蓄積して、この積分容量部に蓄積した電荷の量に応じた電圧出力を出力する。
【００２１】
スイッチ素子１２０mは、電荷電圧変換回路１１０mの出力端とＡ／Ｄ変換回路２００の入力端との間に設けられている。各ユニット１００mのスイッチ素子１２０mは、制御回路４００により制御されて順次に閉じて、電荷電圧変換回路１１０mから出力された電圧出力をＡ／Ｄ変換回路２００へ入力させる。
【００２２】
Ａ／Ｄ変換回路２００は、各ユニット１００mの電荷電圧変換回路１１０mからスイッチ素子１２０mを経て順次に到達した電圧出力を入力し、この電圧出力をＡ／Ｄ変換して、デジタル出力を出力する。タイミング検知回路３００は、各スイッチ素子ＳＷmnの開閉タイミングを検知するための回路である。制御回路４００は、タイミング検知回路３００により検知された開閉タイミングに基づいて各スイッチ素子ＳＷmnの開閉を制御し、電荷電圧変換回路１１０mにおける電荷蓄積動作を制御し、各スイッチ素子１２０mの開閉を制御し、また、Ａ／Ｄ変換回路２００におけるＡ／Ｄ変換動作を制御する。
【００２３】
図２は、本実施形態に係る光検出装置１のフォトダイオードＰＤmnおよびスイッチ素子ＳＷmnの説明図である。同図（ａ）は、フォトダイオードＰＤmnおよびスイッチ素子ＳＷmnが形成されたＰ型半導体基板の断面を模式的に示す図であり、同図（ｂ）は、フォトダイオードＰＤmnおよびスイッチ素子ＳＷmnを含む等価回路を示す図である。
【００２４】
同図（ａ）に示すように、Ｐ型半導体基板９００の表面にＰ型ウェル領域９０１mnが形成され、このＰ型ウェル領域９０１mn内にＮ+拡散領域９１１mnおよびＮ+拡散領域９１２mnが互いに一定間隔を隔てて形成され、Ｎ+拡散領域９１１mnおよびＮ+拡散領域９１２mnそれぞれの一部領域にまたがってＰ型半導体基板９００の表面上にゲート電極９２０mnが形成されている。Ｐ型半導体基板９００mnのＰ型ウェル領域９０１mnとＮ+拡散領域９１１mnとの間にＰＮ接合が形成されていて、このＰＮ接合によりフォトダイオードＰＤmnが構成されている。Ｎ+拡散領域（ソース領域）９１１mn、Ｎ+拡散領域（ドレイン領域）９１２mnおよびゲート電極９２０mnにより、ＭＯＳ-ＦＥＴ構造のスイッチ素子ＳＷmnが構成されている。また、Ｎ+拡散領域９１２mnの一部領域を含む表面上にＡｌ配線１９０m（寄生容量値Ｃv）が形成されている。このＡｌ配線１９０mは、第ｍ行のＮ個のスイッチ素子ＳＷm1〜ＳＷmNそれぞれのＮ+拡散領域９１２mnおよび電荷電圧変換回路１１０mの入力端を電気的に接続している。
【００２５】
このような構成において、Ｎ+拡散領域９１１mn表面に光が入射すると、Ｐ型半導体基板９００のＰ型ウェル領域９０１mnとＮ+拡散領域９１１mnとの間のＰＮ接合（フォトダイオードＰＤmn）において電荷が発生し、その電荷はフォトダイオードＰＤmnのＰＮ接合容量部Ｃdに蓄えられる。そして、ゲート電極９２０mnに所定の電圧が印加されると、Ｎ+拡散領域（ソース領域）９１１mnとＮ+拡散領域（ドレイン領域）９１２mnとの間が導通状態となり（すなわち、スイッチ素子ＳＷmnが閉じて）、フォトダイオードＰＤmnのＰＮ接合容量部Ｃdに蓄えられていた電荷は、Ｎ+拡散領域９１１mnからＮ+拡散領域９１２mnを経てＡｌ配線１９０mへ流れ、電荷電圧変換回路１１０mの入力端に到達する。
【００２６】
また、同図（ａ）から判るように、Ｐ型半導体基板９００のＰ型ウェル領域９０１mnとＮ+拡散領域（ドレイン領域）９１２mnとの間にもＰＮ接合が形成されていて、このＰＮ接合によりフォトダイオードと同等のもの（以下では「フォトダイオードＰＤdummy」という。）が構成されている。したがって、Ｎ+拡散領域９１２mnに光が入射すると、Ｐ型半導体基板９００のＰ型ウェル領域９０１mnとＮ+拡散領域９１２mnとの間のＰＮ接合（フォトダイオードＰＤdummy）において電荷が発生する。そして、第ｍ行のＮ個のスイッチ素子ＳＷm1〜ＳＷmNそれぞれにおけるフォトダイオードＰＤdummyで発生した電荷の全ては、スイッチ素子ＳＷmnの開閉状態に拘わらず、Ａｌ配線１９０mへ流れ、電荷電圧変換回路１１０mの入力端に到達する。
【００２７】
図３は、本実施形態に係る光検出装置１の電荷電圧変換回路１１０mの回路図である。各電荷電圧変換回路１１０mは、アンプ１１１、容量素子（積分容量部）１１２およびスイッチ素子１１３を含む。アンプ１１１の反転入力端子は、Ａｌ配線１９０mを介して、第ｍ行のＮ個のスイッチ素子ＳＷm1〜ＳＷmNそれぞれのＮ+拡散領域（ドレイン領域）９１２mnと接続されている。また、アンプ１１１の反転入力端子と出力端子との間に容量素子１１２およびスイッチ素子１１３が並列的に設けられている。アンプ１１１の非反転入力端子には基準電圧値Ｖrefが供給される。この電荷電圧変換回路１１０mは、スイッチ素子１１３が閉じると、容量素子１１２が放電され、出力端より出力される電圧出力が初期化される。一方、この電荷電圧変換回路１１０mは、スイッチ素子１１３が開いていると、入力端に流入した電荷を容量素子１１２に蓄積して、この蓄積した電荷の量に応じた電圧出力を出力端より出力する。
【００２８】
電荷電圧変換回路１１０mのスイッチ素子１１３が開いた時刻から時間ｔだけ経過した時刻ｔにおいて、第ｍ行のＮ個のスイッチ素子ＳＷm1〜ＳＷmNのうち第ｎ列にあるスイッチ素子ＳＷmnのみが閉じているとすると、この時刻ｔにおいて電荷電圧変換回路１１０mの容量素子１１２に蓄積されている電荷の量Ｑは、
Ｑ＝Ｑmn＋Ｉd・ｔ …(1)
なる式で表される。また、この時刻ｔにおいて電荷電圧変換回路１１０mの出力端から出力される電圧出力の値Ｖは、
なる式で表される。ここで、Ｑmnは、第ｍ行のＮ個のフォトダイオードＰＤm1〜ＰＤmNのうち、閉じているスイッチ素子ＳＷmnに対応するフォトダイオードＰＤmnから流入した電荷の量を示す。Ｉdは、第ｍ行のＮ個のスイッチ素子ＳＷm1〜ＳＷmNそれぞれにおけるフォトダイオードＰＤdummyで単位時間当たりに発生する電荷の総量（すなわち電流）を示す。また、Ｃ112は容量素子１１２の容量値である。
【００２９】
図４は、本実施形態に係る光検出装置１のタイミング検知回路３００の回路図である。このタイミング検知回路３００は、電荷電圧変換回路３１０、容量素子３２０、比較回路３３０およびＤラッチ回路３４０を含む。
【００３０】
タイミング検知回路３００の電荷電圧変換回路３１０は、各ユニット１００mの電荷電圧変換回路１１０mと同等の動作特性のものであって、アンプ１１１と同等のアンプ３１１、容量素子１１２と同等の容量素子３１２、および、スイッチ素子１１３と同等のスイッチ素子３１３を有している。アンプ３１１の反転入力端子は、Ａｌ配線３９０を介して容量素子３２０と接続されている。また、アンプ３１１の反転入力端子と出力端子との間に容量素子３１２およびスイッチ素子３１３が並列的に設けられている。アンプ３１１の非反転入力端子には基準電圧値Ｖrefが供給される。この電荷電圧変換回路３１０は、スイッチ素子３１３が閉じると、容量素子３１２が放電され、出力端より出力される電圧出力が初期化される。一方、この電荷電圧変換回路３１０は、スイッチ素子３１３が開いていると、入力端に流入した電荷を容量素子３１２に蓄積して、この蓄積した電荷の量に応じた電圧出力を出力端より出力する。
【００３１】
容量素子３２０は、一方の端子がＡｌ配線３９０を介して電荷電圧変換回路３１０の入力端と接続されており、他方の端子が制御回路４００に接続されている。制御回路４００より容量素子３２０へ印加されている電圧値がΔＶだけ低下すると、電荷電圧変換回路３１０の入力端の入力端にはΔＶ・Ｃ320だけの電荷が流入する。ここで、Ｃ320は容量素子３２０の容量値である。上記電荷量ΔＶ・Ｃ320は、各フォトダイオードＰＤmnにおける飽和電荷量と等しくされる。また、タイミング検知回路３００のＡｌ配線３９０の寄生容量値は、各ユニット１００mのＡｌ配線１９０mの寄生容量値Ｃvと等しくされている。電荷電圧変換回路３１０の容量素子３１２に蓄積されていく電荷の量は、Ａｌ配線３９０の寄生容量値Ｃv、容量素子３２０の容量値Ｃ320、および、アンプ３２０の帯域により定まる時定数に従って増加していき、やがて飽和電荷量ΔＶ・Ｃ320となる。すなわち、容量素子３２０は、制御回路４００より印加されている電圧値がΔＶだけ低下することにより飽和電荷を発生させる飽和電荷発生手段として作用する。
【００３２】
比較回路３３０は、電荷電圧変換回路３１０から出力された電圧出力を反転入力端子に入力し、閾値電圧Ｖthを非反転入力端子に入力する。そして、比較回路３３０は、電圧出力値が閾値電圧Ｖthより小さいときには論理値Ｈの論理出力を出力し、電圧出力値が閾値電圧Ｖthより大きいときには論理値Ｌの論理出力を出力する。閾値電圧Ｖthは、容量素子３１２に飽和電荷量ΔＶ・Ｃ320の電荷が蓄積されたときに電荷電圧変換回路３１０の出力端より出力される電圧出力の値より幾らか小さい値に設定される。したがって、電荷電圧変換回路３１０の容量素子３１２における電荷蓄積が飽和する時刻より幾らか早い時刻に、比較回路３３０の出力端より出力される論理出力（飽和信号）は論理値Ｈから論理値Ｌに転じる。
【００３３】
Ｄラッチ回路３４０は、比較回路３３０より出力される論理出力（飽和信号）をＣｌｒ端子に入力し、制御回路４００より容量素子３２０へ印加される電圧値をＣｌｋ端子に入力し、電源電圧値ＶddをＤ端子に入力する。Ｄラッチ回路３４０は、Ｃｌｒ端子に入力する論理値がＬであれば、Ｑ端子より論理値Ｌを出力する。一方、Ｄラッチ回路３４０は、Ｃｌｒ端子に入力する論理値がＨであれば、Ｃｌｋ端子に入力する電圧値が立ち下がるタイミングで、Ｄ端子に入力する論理値をラッチしてＱ端子より出力する。
【００３４】
したがって、制御回路４００より容量素子３２０へ印加されている電圧値がΔＶだけ低下する時刻より前は、Ｄラッチ回路３４０のＱ端子より論理値Ｌが出力されており、制御回路４００より容量素子３２０へ印加されている電圧値がΔＶだけ低下した時刻には、比較回路３３０よりＣｌｒ端子に入力する論理出力は論理値Ｈであるので、この時刻以降、Ｄラッチ回路３４０のＱ端子より論理値Ｈが出力される。その後、比較回路３３０よりＣｌｒ端子に入力する論理出力が論理値Ｌに転じると、この時刻以降、Ｄラッチ回路３４０のＱ端子より論理値Ｌが出力される。
【００３５】
以上のように構成されるタイミング検知回路３００のＤラッチ回路３４０のＱ端子より出力される論理出力は、各スイッチ素子ＳＷmnの開閉タイミングを示すものである。制御回路４００は、所定のタイミングでタイミング検知回路３００の容量素子３２０へ印加する電圧値を変化させ、タイミング検知回路３００のＤラッチ回路３４０のＱ端子より出力される論理出力を入力する。そして、制御回路４００は、タイミング検知回路３００から出力された論理出力に基づいて各スイッチ素子ＳＷmnの開閉を制御し、電荷電圧変換回路１１０mにおける電荷蓄積動作を制御し、各スイッチ素子１２０mの開閉を制御し、また、Ａ／Ｄ変換回路２００におけるＡ／Ｄ変換動作を制御する。
【００３６】
次に、本実施形態に係る光検出装置１の動作について説明するとともに、本実施形態に係る光検出方法について説明する。以下の動作は、制御回路３００による制御に基づいて行われる。Ｍ個のユニット１００1〜１００Mは同一タイミングで並列動作する。各ユニット１００mでは、Ｎ個のスイッチ素子ＳＷm1〜ＳＷmNそれぞれが順次に閉じて、Ｎ個のフォトダイオードＰＤm1〜ＰＤmNそれぞれにおいて光入射に伴い発生した電荷が順次にＡｌ配線１９０mを経て電荷電圧変換回路１１０mに入力する。
【００３７】
図５は、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。この図では、第ｍ行第ｎ列に位置するフォトダイオードＰＤmnにおいて光入射に伴い発生した電荷が電荷電圧変換回路１１０mに入力する場合について説明する。
【００３８】
時刻ｔ0に、電荷電圧変換回路１１０mのスイッチ素子１１３が閉じて、容量素子１１２が放電され、電荷電圧変換回路１１０mから出力される電圧出力の値がリセットレベルとなる。電荷電圧変換回路３１０のスイッチ素子３１３が閉じて、容量素子３１２が放電され、電荷電圧変換回路３１０から出力される電圧出力の値がリセットレベルとなる。この時刻では、Ｎ個のスイッチ素子ＳＷm1〜ＳＷmNは開いている。また、制御回路４００よりタイミング検知回路３００の容量素子３２０に所定の電圧値が供給される。そして、比較回路３３０から出力される論理出力は論理値Ｈになり、Ｄラッチ回路３４０のＱ端子から出力される論理出力は論理値Ｌである。
【００３９】
時刻ｔ1に、電荷電圧変換回路１１０mのスイッチ素子１１３が開いて、電荷電圧変換回路１１０mの容量素子１１２における電荷の蓄積が可能な状態となる。また、電荷電圧変換回路３１０のスイッチ素子３１３が開いて、電荷電圧変換回路３１０の容量素子３１２における電荷の蓄積が可能な状態となる。
【００４０】
時刻ｔ2に、Ｎ個のスイッチ素子ＳＷm1〜ＳＷmNのうちの１つのスイッチ素子ＳＷmnのみが閉じる。また、制御回路４００よりタイミング検知回路３００の容量素子３２０に供給される電圧値がΔＶだけ低下する。これにより、Ｄラッチ回路３４０のＱ端子から出力される論理出力は論理値Ｈに転じる。また、飽和電荷量ΔＶ・Ｃ320が電荷電圧変換回路３１０の入力端に流入していき容量素子３１２に蓄積されていく。容量素子３１２に蓄積されていく電荷の量は、時定数に従って増加していき、やがて飽和電荷量ΔＶ・Ｃ320となる。したがって、電荷電圧変換回路３１０の出力端から出力される電圧出力も、次第に増加していき、やがて飽和値となる。
【００４１】
時刻ｔ3に、電荷電圧変換回路３１０の出力端から出力される電圧出力の値が閾値電圧Ｖthに達すると、比較回路３３０から出力される論理出力は論理値Ｌに転じ、Ｄラッチ回路３４０のＱ端子から出力される論理出力も論理値Ｌに転じる。そして、この論理出力が論理値Ｌに転じたことを認識した制御回路４００により制御されてスイッチ素子ＳＷmnが開き、電荷電圧変換回路１１０mの容量素子１１２における電荷の蓄積が終了する。
【００４２】
本実施形態では、各電荷電圧変換回路１１０mおよび電荷電圧変換回路３１０は互いに同等の動作特性を有していて、また、Ａｌ配線１９０mおよびＡｌ配線３９０それぞれの寄生容量値が互いに同一である。したがって、フォトダイオードＰＤmnで発生した電荷が飽和電荷量であっても、その飽和電荷が電荷電圧変換回路１１０mの容量素子１１２に蓄積される時刻より前に電荷蓄積が終了する。これにより、ブルーミング現象の影響が抑制されて、正確な入射光強度が検出される。なお、電荷電圧変換回路１１０mのスイッチ素子１１３が開いている期間（時刻ｔ1以降）は、第ｍ行のＮ個のスイッチ素子ＳＷm1〜ＳＷmNそれぞれにおけるフォトダイオードＰＤdummyで発生する電荷の総て（上記(1)式の右辺第２項）も電荷電圧変換回路１１０mの容量素子１１２に蓄積されるが、この電荷総量も考慮して閾値電圧Ｖthは適切に設定される。
【００４３】
また、本実施形態では、Ｍ個のユニット１００1〜１００Mおよびタイミング検知回路３００が１つの半導体基板上に設けられているので、各電荷電圧変換回路１１０mおよび電荷電圧変換回路３１０それぞれの設計を同一のものとすれば、製造プロセスが安定していなくても、各電荷電圧変換回路１１０mおよび電荷電圧変換回路３１０それぞれの動作特性も同一のものとなる。
【００４４】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、タイミング検知回路３００を設けることなく、スイッチ素子ＳＷmnの開閉タイミングを制御する制御信号を外部より光検出装置１に与えてもよい。この場合、強度が強い光を光検出装置１に入射させたときにブルーミング現象の影響が抑制される期間だけスイッチ素子ＳＷmnを閉じる。
【００４５】
また、電荷電圧変換回路１１０mは、図６に示すような構成であってもよい。この図に示す電荷電圧変換回路１１０mは、アンプ１１１、容量素子１１２1〜１１２4およびスイッチ素子１１３1〜１１３4を含む。アンプ１１１の反転入力端子と出力端子との間に、容量素子１１２1、互いに直列接続された容量素子１１２2およびスイッチ素子１１３2、互いに直列接続された容量素子１１２3およびスイッチ素子１１３3、互いに直列接続された容量素子１１２4およびスイッチ素子１１３4、ならびに、スイッチ素子１１３1が並列的に設けられている。この電荷電圧変換回路１１０mの積分容量部の容量値は、スイッチ素子１１３2〜１１３4それぞれの開閉状態に応じて決定される。このようにすることで、積分容量部の容量値は、入射光強度に応じて適切に設定され得る。
【００４６】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、光検出素子に入射した光の強度に応じて発生した電荷は、スイッチ素子を経て電荷電圧変換回路に到達し、電荷電圧変換回路の積分容量部に蓄積される。積分容量部に蓄積された電荷の量に応じた電圧出力が電荷電圧変換回路より出力される。そして、積分容量部における電荷蓄積は、光検出素子において発生する電荷が飽和した場合に当該飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に終了する。したがって、光検出素子で発生した電荷が飽和電荷量であっても、その飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に電荷蓄積が終了するので、これにより、ブルーミング現象の影響が抑制されて、正確な入射光強度が検出される。
【００４７】
また、スイッチ素子が閉じる時刻に飽和電荷を発生させる飽和電荷発生手段と、電荷電圧変換回路と同等の動作特性を有するダミー電荷電圧変換回路と、ダミー電荷電圧変換回路から出力される電圧出力の値と閾値とを比較して飽和信号を出力する比較回路とを更に備えて、この比較回路から出力される飽和信号に基づいて、電荷電圧変換回路の積分容量部における電荷蓄積を終了させるのが好適である。この場合には、ダミー電荷電圧変換回路は電荷電圧変換回路と同等の動作特性を有しているので、以上のようにして電荷電圧変換回路の積分容量部における電荷蓄積を終了させることにより、ブルーミング現象の影響が抑制されて、正確な入射光強度が検出される。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の構成図である。
【図２】本実施形態に係る光検出装置１のフォトダイオードＰＤmnおよびスイッチ素子ＳＷmnの説明図である。
【図３】本実施形態に係る光検出装置１の電荷電圧変換回路１１０mの回路図である。
【図４】本実施形態に係る光検出装置１のタイミング検知回路３００の回路図である。
【図５】本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【図６】本実施形態に係る光検出装置１の電荷電圧変換回路１１０mの他の構成例の回路図である。
【符号の説明】
１…光検出装置、ＰＤ…フォトダイオード、ＳＷ…スイッチ素子、１００…ユニット、１１０…電荷電圧変換回路、１２０…スイッチ素子、２００…Ａ／Ｄ変換回路、３００…タイミング検知回路、３１０…電荷電圧変換回路、３３０…比較回路、３４０…Ｄラッチ回路、４００…制御回路。
【発明の属する技術分野】
本発明は、入射した光の強度を検出する装置および方法に関するものである。
【０００２】
【従来の技術】
光検出装置は、１または複数の光検出素子と、光検出素子から出力された電荷の量に応じた電圧出力を出力する電荷電圧変換回路と、を備えている。この光検出装置では、光の入射に応じて光検出素子から出力された電荷が電荷電圧変換回路に蓄積され、この蓄積された電荷の量に応じた電圧出力が電荷電圧変換回路から出力されて、この出力された電圧出力の値に基づいて入射光強度が得られる。
【０００３】
このような光検出装置はＣＭＯＳ技術により製造することが可能である。例えば、Ｐ型半導体基板にＰ型ウェル領域が形成され、このＰ型ウェル領域内にＮ拡散領域が形成されて、これによりＰＮ接合を有するフォトダイオード（光検出素子）が形成される。また、上記Ｐ型ウェル領域内に第１のＮ拡散領域（ソース領域）と第２のＮ拡散領域（ドレイン領域）とが形成され、これらの間にゲート電極が形成されて、これによりスイッチ素子が形成される。このスイッチ素子は、フォトダイオードの出力端と電荷電圧変換回路の入力端との間に設けられ、ゲート電極に印加される電圧値に基づいて開閉して、フォトダイオードで発生した電荷の電荷電圧変換回路への流入を制御する。また、フォトダイオードのＮ拡散領域と、スイッチ素子のソース領域とは、共通のものであってもよい。
【０００４】
また、１次元または２次元の光像を撮像する光検出装置では、フォトダイオードおよびスイッチ素子の組がＭ行Ｎ列（Ｍは１以上の整数、Ｎは２以上の整数）に配列され、Ｍ個の電荷電圧変換回路が設けられていて、第ｍ番目（ｍは１以上Ｍ以下の任意の整数）の電荷電圧変換回路の入力端に第ｍ行のＮ個のフォトダイオードがスイッチ素子を介して接続されている。この光検出装置では、各行について、Ｎ個のスイッチ素子それぞれが順次に閉じて、その閉じたスイッチ素子に対応するフォトダイオードで発生した電荷が電荷電圧変換回路に流入して蓄積されて、その蓄積された電荷の量に応じた電圧出力が電荷電圧変換回路から出力される。このようにして、各行について各フォトダイオードに入射した光の強度が順次に検出されて、１次元または２次元の光像が撮像される。
【０００５】
【発明が解決しようとする課題】
以上のようにＣＭＯＳ技術により構成される光検出装置では、光の入射に応じてフォトダイオードで発生した電荷は、スイッチ素子が閉じることにより電荷電圧変換回路へ流入して電荷電圧変換回路により蓄積され、この蓄積された電荷の量に応じた電圧出力が電荷電圧変換回路から出力される。
【０００６】
一方、上述したように、スイッチ素子でも、Ｐ型拡散領域とドレイン領域との間にＰＮ接合を有していることから、光が入射すると電荷が発生する。そして、このスイッチ素子で発生した電荷は、スイッチ素子の開閉状態に拘わらず、電荷電圧変換回路へ流入して電荷電圧変換回路により蓄積される。すなわち、フォトダイオードで発生した電荷だけでなく、スイッチ素子で発生した電荷も、電荷電圧変換回路により蓄積される。
【０００７】
スイッチ素子のドレイン領域における接合容量は、フォトダイオードにおける接合容量と比べて小さいことから、スイッチ素子で発生する電荷の量は、フォトダイオードで発生する電荷の量と比べて少なく、両者の比が一定である。したがって、通常の場合には、スイッチ素子で発生する電荷の影響は小さい。
【０００８】
しかし、１次元または２次元の光像を撮像する光検出装置の場合には、配列されるフォトダイオードの個数の増加（高解像度化）が要求されており、この高解像度化に伴い、各フォトダイオードにおける光検出面積が小さくなり接合容量が小さくなって、各フォトダイオードで発生する電荷の量が少なくなり、飽和電荷量が小さくなる。また、高解像度化に伴い、各電荷電圧変換回路の入力端に接続されるスイッチ素子の個数Ｎが大きくなって、各行のＮ個のスイッチ素子の全てで発生する電荷の総量が多くなる。
【０００９】
これらの結果、各電荷電圧変換回路に流入する電荷のうち、各行のＮ個のスイッチ素子の全てで発生した電荷の総量は、各行のＮ個のフォトダイオードのうちで対応するスイッチ素子が閉じている何れか１つのフォトダイオードで発生した電荷の量と比較して、無視し得ないほど大きくなる。そして、上記のような現象が起きると、電荷電圧変換回路から出力される電圧出力の値が飽和し易くなり、光検出装置で得られるＭ行Ｎ列の画素からなる光像が不正確なものとなる。この現象をブルーミング現象と呼ぶ。
【００１０】
本発明は、上記問題点を解消する為になされたものであり、ブルーミング現象の影響を抑制して正確な入射光強度を検出することができる光検出装置および光検出方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係る光検出装置は、(1) 入射した光の強度に応じた量の電荷を発生する光検出素子と、(2) 光検出素子で発生した電荷の出力を制御するスイッチ素子と、(3) 光検出素子で発生しスイッチ素子を経て到達した電荷を積分容量部に蓄積して、積分容量部に蓄積した電荷の量に応じた電圧出力を出力する電荷電圧変換回路と、(4) 光検出素子において発生する電荷が飽和した場合に当該飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に、積分容量部における電荷蓄積を終了させる制御手段と、を備えることを特徴とする。
【００１２】
この光検出装置によれば、光検出素子に入射した光の強度に応じて発生した電荷は、スイッチ素子を経て電荷電圧変換回路に到達し、電荷電圧変換回路の積分容量部に蓄積される。積分容量部に蓄積された電荷の量に応じた電圧出力が電荷電圧変換回路より出力される。そして、積分容量部における電荷蓄積は、制御手段により制御されて、光検出素子において発生する電荷が飽和した場合に当該飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に終了する。したがって、光検出素子で発生した電荷が飽和電荷量であっても、その飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に電荷蓄積が終了するので、これにより、ブルーミング現象の影響が抑制されて、正確な入射光強度が検出される。
【００１３】
本発明に係る光検出装置は、(1) スイッチ素子が閉じる時刻に飽和電荷を発生させる飽和電荷発生手段と、(2) 電荷電圧変換回路と同等の動作特性であって、飽和電荷発生手段により発生させられた電荷を蓄積して、この蓄積した電荷の量に応じた電圧出力を出力するダミー電荷電圧変換回路と、(3) ダミー電荷電圧変換回路から出力される電圧出力の値と閾値とを比較して、電圧出力の値が閾値に達したときに、その旨を示す飽和信号を出力する比較回路と、を更に備えることを特徴とする。そして、制御手段は、比較回路から出力される飽和信号に基づいて、電荷電圧変換回路の積分容量部における電荷蓄積を終了させることを特徴とする。
【００１４】
この場合には、スイッチ素子が閉じる時刻に飽和電荷発生手段により発生させられた飽和電荷はダミー電荷電圧変換回路により蓄積され、この蓄積した電荷の量に応じた電圧出力がダミー電荷電圧変換回路より出力される。ダミー電荷電圧変換回路から出力される電圧出力の値と閾値とは比較回路により比較され、電圧出力の値が閾値に達したときに、その旨を示す飽和信号が比較回路より出力される。そして、比較回路から出力される飽和信号に基づいて、制御手段により、電荷電圧変換回路の積分容量部における電荷蓄積が終了させられる。ここで、ダミー電荷電圧変換回路は、電荷電圧変換回路と同等の動作特性を有している。したがって、以上のようにして電荷電圧変換回路の積分容量部における電荷蓄積を終了させることにより、ブルーミング現象の影響が抑制されて、正確な入射光強度が検出される。
【００１５】
本発明に係る光検出方法は、入射した光の強度に応じた量の電荷を発生し出力する光検出素子と、光検出素子で発生した電荷の出力を制御するスイッチ素子と、光検出素子で発生しスイッチ素子を経て到達した電荷を積分容量部に蓄積して積分容量部に蓄積した電荷の量に応じた電圧出力を出力する電荷電圧変換回路と、を備える光検出装置を用いて、入射した光の強度を検出する方法であって、光検出素子において発生する電荷が飽和した場合に当該飽和電荷量が電荷電圧変換回路の積分容量部に蓄積される時刻より前に、積分容量部における電荷蓄積を終了させることを特徴とする。
【００１６】
この光検出方法によれば、光検出装置において、光検出素子に入射した光の強度に応じて発生した電荷は、スイッチ素子を経て電荷電圧変換回路に到達し、電荷電圧変換回路の積分容量部に蓄積される。積分容量部に蓄積された電荷の量に応じた電圧出力が電荷電圧変換回路より出力される。そして、積分容量部における電荷蓄積は、光検出素子において発生する電荷が飽和した場合に当該飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に終了する。したがって、光検出素子で発生した電荷が飽和電荷量であっても、その飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に電荷蓄積が終了するので、これにより、ブルーミング現象の影響が抑制されて、正確な入射光強度が検出される。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
図１は、本実施形態に係る光検出装置１の構成図である。この光検出装置１は、１つの半導体基板上に、Ｍ個（Ｍは１以上の整数）のユニット１００1〜１００M、Ａ／Ｄ変換回路２００、タイミング検知回路３００および制御回路４００を備えている。各ユニット１００m（ｍは１以上Ｍ以下の任意の整数）は、Ｎ個（Ｎは２以上の整数）のフォトダイオード（光検出素子）ＰＤm1〜ＰＤmN、Ｎ個のスイッチ素子ＳＷm1〜ＳＷmN、電荷電圧変換回路１１０mおよびスイッチ素子１２０mを備えている。
【００１９】
Ｍ×Ｎ個のフォトダイオードＰＤ11〜ＰＤMNは、撮像領域にＭ行Ｎ列にアレイ配置されている。フォトダイオードＰＤmnは、第ｍ行第ｎ列に位置しており、入射した光の強度に応じた量の電荷を発生する。スイッチ素子ＳＷmnは、フォトダイオードＰＤmnに対応していて、フォトダイオードＰＤmnと電荷電圧変換回路１１０mの入力端との間に設けられており、フォトダイオードＰＤmnで発生した電荷の出力を制御する。
【００２０】
電荷電圧変換回路１１０mの入力端は、Ａｌ配線１９０mによりＮ個のスイッチ素子ＳＷm1〜ＳＷmNと接続されている。電荷電圧変換回路１１０mは、フォトダイオードＰＤmnで発生しスイッチ素子ＳＷmnを経て到達した電荷を積分容量部に蓄積して、この積分容量部に蓄積した電荷の量に応じた電圧出力を出力する。
【００２１】
スイッチ素子１２０mは、電荷電圧変換回路１１０mの出力端とＡ／Ｄ変換回路２００の入力端との間に設けられている。各ユニット１００mのスイッチ素子１２０mは、制御回路４００により制御されて順次に閉じて、電荷電圧変換回路１１０mから出力された電圧出力をＡ／Ｄ変換回路２００へ入力させる。
【００２２】
Ａ／Ｄ変換回路２００は、各ユニット１００mの電荷電圧変換回路１１０mからスイッチ素子１２０mを経て順次に到達した電圧出力を入力し、この電圧出力をＡ／Ｄ変換して、デジタル出力を出力する。タイミング検知回路３００は、各スイッチ素子ＳＷmnの開閉タイミングを検知するための回路である。制御回路４００は、タイミング検知回路３００により検知された開閉タイミングに基づいて各スイッチ素子ＳＷmnの開閉を制御し、電荷電圧変換回路１１０mにおける電荷蓄積動作を制御し、各スイッチ素子１２０mの開閉を制御し、また、Ａ／Ｄ変換回路２００におけるＡ／Ｄ変換動作を制御する。
【００２３】
図２は、本実施形態に係る光検出装置１のフォトダイオードＰＤmnおよびスイッチ素子ＳＷmnの説明図である。同図（ａ）は、フォトダイオードＰＤmnおよびスイッチ素子ＳＷmnが形成されたＰ型半導体基板の断面を模式的に示す図であり、同図（ｂ）は、フォトダイオードＰＤmnおよびスイッチ素子ＳＷmnを含む等価回路を示す図である。
【００２４】
同図（ａ）に示すように、Ｐ型半導体基板９００の表面にＰ型ウェル領域９０１mnが形成され、このＰ型ウェル領域９０１mn内にＮ+拡散領域９１１mnおよびＮ+拡散領域９１２mnが互いに一定間隔を隔てて形成され、Ｎ+拡散領域９１１mnおよびＮ+拡散領域９１２mnそれぞれの一部領域にまたがってＰ型半導体基板９００の表面上にゲート電極９２０mnが形成されている。Ｐ型半導体基板９００mnのＰ型ウェル領域９０１mnとＮ+拡散領域９１１mnとの間にＰＮ接合が形成されていて、このＰＮ接合によりフォトダイオードＰＤmnが構成されている。Ｎ+拡散領域（ソース領域）９１１mn、Ｎ+拡散領域（ドレイン領域）９１２mnおよびゲート電極９２０mnにより、ＭＯＳ-ＦＥＴ構造のスイッチ素子ＳＷmnが構成されている。また、Ｎ+拡散領域９１２mnの一部領域を含む表面上にＡｌ配線１９０m（寄生容量値Ｃv）が形成されている。このＡｌ配線１９０mは、第ｍ行のＮ個のスイッチ素子ＳＷm1〜ＳＷmNそれぞれのＮ+拡散領域９１２mnおよび電荷電圧変換回路１１０mの入力端を電気的に接続している。
【００２５】
このような構成において、Ｎ+拡散領域９１１mn表面に光が入射すると、Ｐ型半導体基板９００のＰ型ウェル領域９０１mnとＮ+拡散領域９１１mnとの間のＰＮ接合（フォトダイオードＰＤmn）において電荷が発生し、その電荷はフォトダイオードＰＤmnのＰＮ接合容量部Ｃdに蓄えられる。そして、ゲート電極９２０mnに所定の電圧が印加されると、Ｎ+拡散領域（ソース領域）９１１mnとＮ+拡散領域（ドレイン領域）９１２mnとの間が導通状態となり（すなわち、スイッチ素子ＳＷmnが閉じて）、フォトダイオードＰＤmnのＰＮ接合容量部Ｃdに蓄えられていた電荷は、Ｎ+拡散領域９１１mnからＮ+拡散領域９１２mnを経てＡｌ配線１９０mへ流れ、電荷電圧変換回路１１０mの入力端に到達する。
【００２６】
また、同図（ａ）から判るように、Ｐ型半導体基板９００のＰ型ウェル領域９０１mnとＮ+拡散領域（ドレイン領域）９１２mnとの間にもＰＮ接合が形成されていて、このＰＮ接合によりフォトダイオードと同等のもの（以下では「フォトダイオードＰＤdummy」という。）が構成されている。したがって、Ｎ+拡散領域９１２mnに光が入射すると、Ｐ型半導体基板９００のＰ型ウェル領域９０１mnとＮ+拡散領域９１２mnとの間のＰＮ接合（フォトダイオードＰＤdummy）において電荷が発生する。そして、第ｍ行のＮ個のスイッチ素子ＳＷm1〜ＳＷmNそれぞれにおけるフォトダイオードＰＤdummyで発生した電荷の全ては、スイッチ素子ＳＷmnの開閉状態に拘わらず、Ａｌ配線１９０mへ流れ、電荷電圧変換回路１１０mの入力端に到達する。
【００２７】
図３は、本実施形態に係る光検出装置１の電荷電圧変換回路１１０mの回路図である。各電荷電圧変換回路１１０mは、アンプ１１１、容量素子（積分容量部）１１２およびスイッチ素子１１３を含む。アンプ１１１の反転入力端子は、Ａｌ配線１９０mを介して、第ｍ行のＮ個のスイッチ素子ＳＷm1〜ＳＷmNそれぞれのＮ+拡散領域（ドレイン領域）９１２mnと接続されている。また、アンプ１１１の反転入力端子と出力端子との間に容量素子１１２およびスイッチ素子１１３が並列的に設けられている。アンプ１１１の非反転入力端子には基準電圧値Ｖrefが供給される。この電荷電圧変換回路１１０mは、スイッチ素子１１３が閉じると、容量素子１１２が放電され、出力端より出力される電圧出力が初期化される。一方、この電荷電圧変換回路１１０mは、スイッチ素子１１３が開いていると、入力端に流入した電荷を容量素子１１２に蓄積して、この蓄積した電荷の量に応じた電圧出力を出力端より出力する。
【００２８】
電荷電圧変換回路１１０mのスイッチ素子１１３が開いた時刻から時間ｔだけ経過した時刻ｔにおいて、第ｍ行のＮ個のスイッチ素子ＳＷm1〜ＳＷmNのうち第ｎ列にあるスイッチ素子ＳＷmnのみが閉じているとすると、この時刻ｔにおいて電荷電圧変換回路１１０mの容量素子１１２に蓄積されている電荷の量Ｑは、
Ｑ＝Ｑmn＋Ｉd・ｔ …(1)
なる式で表される。また、この時刻ｔにおいて電荷電圧変換回路１１０mの出力端から出力される電圧出力の値Ｖは、
【００２９】
図４は、本実施形態に係る光検出装置１のタイミング検知回路３００の回路図である。このタイミング検知回路３００は、電荷電圧変換回路３１０、容量素子３２０、比較回路３３０およびＤラッチ回路３４０を含む。
【００３０】
タイミング検知回路３００の電荷電圧変換回路３１０は、各ユニット１００mの電荷電圧変換回路１１０mと同等の動作特性のものであって、アンプ１１１と同等のアンプ３１１、容量素子１１２と同等の容量素子３１２、および、スイッチ素子１１３と同等のスイッチ素子３１３を有している。アンプ３１１の反転入力端子は、Ａｌ配線３９０を介して容量素子３２０と接続されている。また、アンプ３１１の反転入力端子と出力端子との間に容量素子３１２およびスイッチ素子３１３が並列的に設けられている。アンプ３１１の非反転入力端子には基準電圧値Ｖrefが供給される。この電荷電圧変換回路３１０は、スイッチ素子３１３が閉じると、容量素子３１２が放電され、出力端より出力される電圧出力が初期化される。一方、この電荷電圧変換回路３１０は、スイッチ素子３１３が開いていると、入力端に流入した電荷を容量素子３１２に蓄積して、この蓄積した電荷の量に応じた電圧出力を出力端より出力する。
【００３１】
容量素子３２０は、一方の端子がＡｌ配線３９０を介して電荷電圧変換回路３１０の入力端と接続されており、他方の端子が制御回路４００に接続されている。制御回路４００より容量素子３２０へ印加されている電圧値がΔＶだけ低下すると、電荷電圧変換回路３１０の入力端の入力端にはΔＶ・Ｃ320だけの電荷が流入する。ここで、Ｃ320は容量素子３２０の容量値である。上記電荷量ΔＶ・Ｃ320は、各フォトダイオードＰＤmnにおける飽和電荷量と等しくされる。また、タイミング検知回路３００のＡｌ配線３９０の寄生容量値は、各ユニット１００mのＡｌ配線１９０mの寄生容量値Ｃvと等しくされている。電荷電圧変換回路３１０の容量素子３１２に蓄積されていく電荷の量は、Ａｌ配線３９０の寄生容量値Ｃv、容量素子３２０の容量値Ｃ320、および、アンプ３２０の帯域により定まる時定数に従って増加していき、やがて飽和電荷量ΔＶ・Ｃ320となる。すなわち、容量素子３２０は、制御回路４００より印加されている電圧値がΔＶだけ低下することにより飽和電荷を発生させる飽和電荷発生手段として作用する。
【００３２】
比較回路３３０は、電荷電圧変換回路３１０から出力された電圧出力を反転入力端子に入力し、閾値電圧Ｖthを非反転入力端子に入力する。そして、比較回路３３０は、電圧出力値が閾値電圧Ｖthより小さいときには論理値Ｈの論理出力を出力し、電圧出力値が閾値電圧Ｖthより大きいときには論理値Ｌの論理出力を出力する。閾値電圧Ｖthは、容量素子３１２に飽和電荷量ΔＶ・Ｃ320の電荷が蓄積されたときに電荷電圧変換回路３１０の出力端より出力される電圧出力の値より幾らか小さい値に設定される。したがって、電荷電圧変換回路３１０の容量素子３１２における電荷蓄積が飽和する時刻より幾らか早い時刻に、比較回路３３０の出力端より出力される論理出力（飽和信号）は論理値Ｈから論理値Ｌに転じる。
【００３３】
Ｄラッチ回路３４０は、比較回路３３０より出力される論理出力（飽和信号）をＣｌｒ端子に入力し、制御回路４００より容量素子３２０へ印加される電圧値をＣｌｋ端子に入力し、電源電圧値ＶddをＤ端子に入力する。Ｄラッチ回路３４０は、Ｃｌｒ端子に入力する論理値がＬであれば、Ｑ端子より論理値Ｌを出力する。一方、Ｄラッチ回路３４０は、Ｃｌｒ端子に入力する論理値がＨであれば、Ｃｌｋ端子に入力する電圧値が立ち下がるタイミングで、Ｄ端子に入力する論理値をラッチしてＱ端子より出力する。
【００３４】
したがって、制御回路４００より容量素子３２０へ印加されている電圧値がΔＶだけ低下する時刻より前は、Ｄラッチ回路３４０のＱ端子より論理値Ｌが出力されており、制御回路４００より容量素子３２０へ印加されている電圧値がΔＶだけ低下した時刻には、比較回路３３０よりＣｌｒ端子に入力する論理出力は論理値Ｈであるので、この時刻以降、Ｄラッチ回路３４０のＱ端子より論理値Ｈが出力される。その後、比較回路３３０よりＣｌｒ端子に入力する論理出力が論理値Ｌに転じると、この時刻以降、Ｄラッチ回路３４０のＱ端子より論理値Ｌが出力される。
【００３５】
以上のように構成されるタイミング検知回路３００のＤラッチ回路３４０のＱ端子より出力される論理出力は、各スイッチ素子ＳＷmnの開閉タイミングを示すものである。制御回路４００は、所定のタイミングでタイミング検知回路３００の容量素子３２０へ印加する電圧値を変化させ、タイミング検知回路３００のＤラッチ回路３４０のＱ端子より出力される論理出力を入力する。そして、制御回路４００は、タイミング検知回路３００から出力された論理出力に基づいて各スイッチ素子ＳＷmnの開閉を制御し、電荷電圧変換回路１１０mにおける電荷蓄積動作を制御し、各スイッチ素子１２０mの開閉を制御し、また、Ａ／Ｄ変換回路２００におけるＡ／Ｄ変換動作を制御する。
【００３６】
次に、本実施形態に係る光検出装置１の動作について説明するとともに、本実施形態に係る光検出方法について説明する。以下の動作は、制御回路３００による制御に基づいて行われる。Ｍ個のユニット１００1〜１００Mは同一タイミングで並列動作する。各ユニット１００mでは、Ｎ個のスイッチ素子ＳＷm1〜ＳＷmNそれぞれが順次に閉じて、Ｎ個のフォトダイオードＰＤm1〜ＰＤmNそれぞれにおいて光入射に伴い発生した電荷が順次にＡｌ配線１９０mを経て電荷電圧変換回路１１０mに入力する。
【００３７】
図５は、本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。この図では、第ｍ行第ｎ列に位置するフォトダイオードＰＤmnにおいて光入射に伴い発生した電荷が電荷電圧変換回路１１０mに入力する場合について説明する。
【００３８】
時刻ｔ0に、電荷電圧変換回路１１０mのスイッチ素子１１３が閉じて、容量素子１１２が放電され、電荷電圧変換回路１１０mから出力される電圧出力の値がリセットレベルとなる。電荷電圧変換回路３１０のスイッチ素子３１３が閉じて、容量素子３１２が放電され、電荷電圧変換回路３１０から出力される電圧出力の値がリセットレベルとなる。この時刻では、Ｎ個のスイッチ素子ＳＷm1〜ＳＷmNは開いている。また、制御回路４００よりタイミング検知回路３００の容量素子３２０に所定の電圧値が供給される。そして、比較回路３３０から出力される論理出力は論理値Ｈになり、Ｄラッチ回路３４０のＱ端子から出力される論理出力は論理値Ｌである。
【００３９】
時刻ｔ1に、電荷電圧変換回路１１０mのスイッチ素子１１３が開いて、電荷電圧変換回路１１０mの容量素子１１２における電荷の蓄積が可能な状態となる。また、電荷電圧変換回路３１０のスイッチ素子３１３が開いて、電荷電圧変換回路３１０の容量素子３１２における電荷の蓄積が可能な状態となる。
【００４０】
時刻ｔ2に、Ｎ個のスイッチ素子ＳＷm1〜ＳＷmNのうちの１つのスイッチ素子ＳＷmnのみが閉じる。また、制御回路４００よりタイミング検知回路３００の容量素子３２０に供給される電圧値がΔＶだけ低下する。これにより、Ｄラッチ回路３４０のＱ端子から出力される論理出力は論理値Ｈに転じる。また、飽和電荷量ΔＶ・Ｃ320が電荷電圧変換回路３１０の入力端に流入していき容量素子３１２に蓄積されていく。容量素子３１２に蓄積されていく電荷の量は、時定数に従って増加していき、やがて飽和電荷量ΔＶ・Ｃ320となる。したがって、電荷電圧変換回路３１０の出力端から出力される電圧出力も、次第に増加していき、やがて飽和値となる。
【００４１】
時刻ｔ3に、電荷電圧変換回路３１０の出力端から出力される電圧出力の値が閾値電圧Ｖthに達すると、比較回路３３０から出力される論理出力は論理値Ｌに転じ、Ｄラッチ回路３４０のＱ端子から出力される論理出力も論理値Ｌに転じる。そして、この論理出力が論理値Ｌに転じたことを認識した制御回路４００により制御されてスイッチ素子ＳＷmnが開き、電荷電圧変換回路１１０mの容量素子１１２における電荷の蓄積が終了する。
【００４２】
本実施形態では、各電荷電圧変換回路１１０mおよび電荷電圧変換回路３１０は互いに同等の動作特性を有していて、また、Ａｌ配線１９０mおよびＡｌ配線３９０それぞれの寄生容量値が互いに同一である。したがって、フォトダイオードＰＤmnで発生した電荷が飽和電荷量であっても、その飽和電荷が電荷電圧変換回路１１０mの容量素子１１２に蓄積される時刻より前に電荷蓄積が終了する。これにより、ブルーミング現象の影響が抑制されて、正確な入射光強度が検出される。なお、電荷電圧変換回路１１０mのスイッチ素子１１３が開いている期間（時刻ｔ1以降）は、第ｍ行のＮ個のスイッチ素子ＳＷm1〜ＳＷmNそれぞれにおけるフォトダイオードＰＤdummyで発生する電荷の総て（上記(1)式の右辺第２項）も電荷電圧変換回路１１０mの容量素子１１２に蓄積されるが、この電荷総量も考慮して閾値電圧Ｖthは適切に設定される。
【００４３】
また、本実施形態では、Ｍ個のユニット１００1〜１００Mおよびタイミング検知回路３００が１つの半導体基板上に設けられているので、各電荷電圧変換回路１１０mおよび電荷電圧変換回路３１０それぞれの設計を同一のものとすれば、製造プロセスが安定していなくても、各電荷電圧変換回路１１０mおよび電荷電圧変換回路３１０それぞれの動作特性も同一のものとなる。
【００４４】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、タイミング検知回路３００を設けることなく、スイッチ素子ＳＷmnの開閉タイミングを制御する制御信号を外部より光検出装置１に与えてもよい。この場合、強度が強い光を光検出装置１に入射させたときにブルーミング現象の影響が抑制される期間だけスイッチ素子ＳＷmnを閉じる。
【００４５】
また、電荷電圧変換回路１１０mは、図６に示すような構成であってもよい。この図に示す電荷電圧変換回路１１０mは、アンプ１１１、容量素子１１２1〜１１２4およびスイッチ素子１１３1〜１１３4を含む。アンプ１１１の反転入力端子と出力端子との間に、容量素子１１２1、互いに直列接続された容量素子１１２2およびスイッチ素子１１３2、互いに直列接続された容量素子１１２3およびスイッチ素子１１３3、互いに直列接続された容量素子１１２4およびスイッチ素子１１３4、ならびに、スイッチ素子１１３1が並列的に設けられている。この電荷電圧変換回路１１０mの積分容量部の容量値は、スイッチ素子１１３2〜１１３4それぞれの開閉状態に応じて決定される。このようにすることで、積分容量部の容量値は、入射光強度に応じて適切に設定され得る。
【００４６】
【発明の効果】
以上、詳細に説明したとおり、本発明によれば、光検出素子に入射した光の強度に応じて発生した電荷は、スイッチ素子を経て電荷電圧変換回路に到達し、電荷電圧変換回路の積分容量部に蓄積される。積分容量部に蓄積された電荷の量に応じた電圧出力が電荷電圧変換回路より出力される。そして、積分容量部における電荷蓄積は、光検出素子において発生する電荷が飽和した場合に当該飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に終了する。したがって、光検出素子で発生した電荷が飽和電荷量であっても、その飽和電荷が電荷電圧変換回路の積分容量部に蓄積される時刻より前に電荷蓄積が終了するので、これにより、ブルーミング現象の影響が抑制されて、正確な入射光強度が検出される。
【００４７】
また、スイッチ素子が閉じる時刻に飽和電荷を発生させる飽和電荷発生手段と、電荷電圧変換回路と同等の動作特性を有するダミー電荷電圧変換回路と、ダミー電荷電圧変換回路から出力される電圧出力の値と閾値とを比較して飽和信号を出力する比較回路とを更に備えて、この比較回路から出力される飽和信号に基づいて、電荷電圧変換回路の積分容量部における電荷蓄積を終了させるのが好適である。この場合には、ダミー電荷電圧変換回路は電荷電圧変換回路と同等の動作特性を有しているので、以上のようにして電荷電圧変換回路の積分容量部における電荷蓄積を終了させることにより、ブルーミング現象の影響が抑制されて、正確な入射光強度が検出される。
【図面の簡単な説明】
【図１】本実施形態に係る光検出装置１の構成図である。
【図２】本実施形態に係る光検出装置１のフォトダイオードＰＤmnおよびスイッチ素子ＳＷmnの説明図である。
【図３】本実施形態に係る光検出装置１の電荷電圧変換回路１１０mの回路図である。
【図４】本実施形態に係る光検出装置１のタイミング検知回路３００の回路図である。
【図５】本実施形態に係る光検出装置１の動作を説明するタイミングチャートである。
【図６】本実施形態に係る光検出装置１の電荷電圧変換回路１１０mの他の構成例の回路図である。
【符号の説明】
１…光検出装置、ＰＤ…フォトダイオード、ＳＷ…スイッチ素子、１００…ユニット、１１０…電荷電圧変換回路、１２０…スイッチ素子、２００…Ａ／Ｄ変換回路、３００…タイミング検知回路、３１０…電荷電圧変換回路、３３０…比較回路、３４０…Ｄラッチ回路、４００…制御回路。
Claims (3)
- 入射した光の強度に応じた量の電荷を発生する光検出素子と、
前記光検出素子で発生した電荷の出力を制御するスイッチ素子と、
前記光検出素子で発生し前記スイッチ素子を経て到達した電荷を積分容量部に蓄積して、前記積分容量部に蓄積した電荷の量に応じた電圧出力を出力する電荷電圧変換回路と、
前記光検出素子において発生する電荷が飽和した場合に当該飽和電荷が前記電荷電圧変換回路の前記積分容量部に蓄積される時刻より前に、前記積分容量部における電荷蓄積を終了させる制御手段と、
を備えることを特徴とする光検出装置。 - 前記スイッチ素子が閉じる時刻に前記飽和電荷を発生させる飽和電荷発生手段と、
前記電荷電圧変換回路と同等の動作特性であって、前記飽和電荷発生手段により発生させられた電荷を蓄積して、この蓄積した電荷の量に応じた電圧出力を出力するダミー電荷電圧変換回路と、
前記ダミー電荷電圧変換回路から出力される電圧出力の値と閾値とを比較して、前記電圧出力の値が前記閾値に達したときに、その旨を示す飽和信号を出力する比較回路と、
を更に備え、
前記制御手段は、前記比較回路から出力される飽和信号に基づいて、前記電荷電圧変換回路の前記積分容量部における電荷蓄積を終了させる、
ことを特徴とする請求項１記載の光検出装置。 - 入射した光の強度に応じた量の電荷を発生し出力する光検出素子と、前記光検出素子で発生した電荷の出力を制御するスイッチ素子と、前記光検出素子で発生し前記スイッチ素子を経て到達した電荷を積分容量部に蓄積して前記積分容量部に蓄積した電荷の量に応じた電圧出力を出力する電荷電圧変換回路と、を備える光検出装置を用いて、入射した光の強度を検出する方法であって、
前記光検出素子において発生する電荷が飽和した場合に当該飽和電荷量が前記電荷電圧変換回路の前記積分容量部に蓄積される時刻より前に、前記積分容量部における電荷蓄積を終了させる、
ことを特徴とする光検出方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000373022A JP2005101675A (ja) | 2000-12-07 | 2000-12-07 | 光検出装置および光検出方法 |
| AU2002221085A AU2002221085A1 (en) | 2000-12-07 | 2001-12-07 | Photosensor and photosensing method |
| PCT/JP2001/010737 WO2002047377A1 (fr) | 2000-12-07 | 2001-12-07 | Photodetecteur et procede de photodetection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000373022A JP2005101675A (ja) | 2000-12-07 | 2000-12-07 | 光検出装置および光検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005101675A true JP2005101675A (ja) | 2005-04-14 |
Family
ID=18842475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000373022A Pending JP2005101675A (ja) | 2000-12-07 | 2000-12-07 | 光検出装置および光検出方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2005101675A (ja) |
| AU (1) | AU2002221085A1 (ja) |
| WO (1) | WO2002047377A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2328779B1 (es) * | 2008-05-16 | 2010-08-30 | Consejo Superior De Investigaciones Cientificas (Csic) | Circuito integrado para la lectura digital de sensores de imagen de alta velocidad. |
| JP7393152B2 (ja) * | 2019-08-09 | 2023-12-06 | キヤノン株式会社 | 光電変換装置、撮像システム、移動体及び露光制御装置 |
| CN115392174A (zh) * | 2022-08-26 | 2022-11-25 | 苏州英嘉通半导体有限公司 | 场板型半导体器件的电容拟合方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119279A (ja) * | 1982-01-07 | 1983-07-15 | Canon Inc | 蓄積型光電変換装置 |
| JPS63157581A (ja) * | 1986-12-22 | 1988-06-30 | Hamamatsu Photonics Kk | 固体撮像素子 |
| JP2802623B2 (ja) * | 1987-12-29 | 1998-09-24 | 京セラ株式会社 | イメージセンサーの出力装置 |
-
2000
- 2000-12-07 JP JP2000373022A patent/JP2005101675A/ja active Pending
-
2001
- 2001-12-07 AU AU2002221085A patent/AU2002221085A1/en not_active Abandoned
- 2001-12-07 WO PCT/JP2001/010737 patent/WO2002047377A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| AU2002221085A1 (en) | 2002-06-18 |
| WO2002047377A1 (fr) | 2002-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10567691B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| US10566360B2 (en) | Hybrid analog-digital pixel implemented in a stacked configuration | |
| US5708263A (en) | Photodetector array | |
| Wang et al. | A high dynamic range CMOS image sensor with inpixel light-to-frequency conversion | |
| JP3493405B2 (ja) | 固体撮像装置 | |
| US7446805B2 (en) | CMOS active pixel with hard and soft reset | |
| US10497737B2 (en) | Enhanced dynamic range imaging | |
| WO2011058684A1 (ja) | 固体撮像装置 | |
| CN111526306B (zh) | 具有单光子雪崩二极管像素的半导体器件 | |
| US20050128327A1 (en) | Device and method for image sensing | |
| US20080136933A1 (en) | Apparatus for controlling operation of a multiple photosensor pixel image sensor | |
| JP2008502168A (ja) | アクティブ画素センサーセル、その利用方法及び読み出し方法、画像センサー | |
| KR20070055545A (ko) | 화소 리셋 전압 부스팅 화소 | |
| KR101074551B1 (ko) | 광검출 장치 | |
| JP2007166609A (ja) | 広いダイナミック・レンジのイメージセンサを用いてイメージを得る方法 | |
| US6831691B1 (en) | Solid-state image pickup device | |
| JP3664035B2 (ja) | 固体撮像装置 | |
| WO2007083951A1 (en) | Image sensor and controlling method thereof | |
| US7417678B2 (en) | Precise CMOS imager transfer function control for expanded dynamic range imaging using variable-height multiple reset pulses | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| JP2004264034A (ja) | 光検出装置 | |
| US6765186B2 (en) | Multi-mode imager with pinned photo region photoreceptors | |
| Cheng et al. | Time-delay integration readout with adjacent pixel signal transfer for CMOS image sensor | |
| JP2005101675A (ja) | 光検出装置および光検出方法 | |
| JP2009168611A (ja) | 赤外線固体撮像素子 |