JP2008502168A - アクティブ画素センサーセル、その利用方法及び読み出し方法、画像センサー - Google Patents

Abstract

アクティブ画素センサーセルは、少なくとも１つのフォトダイオード及びリセット回路及びフォトダイオードと結合された統合バラクタを有する。方法は、前記セルを読み出す。及び画像センサーは、前記セルのアレイを有する。フォトダイオードは、露光間隔の間、光子に露光され、フォトダイオードの第１の節点で一連の部分露光電荷を蓄積する。各部分露光電荷は、露光間隔の異なる部分露光間隔の間に第１の節点において蓄積する。フォトダイオードは、一連のリセット間隔のそれぞれの間にリセットされる。各リセット間隔は、部分露光間隔の異なる１つの前に生じる。露光間隔の間に記憶節点に蓄積された露光電荷を示す出力信号は、セルからアサートされる。露光電荷は、全ての部分露光電荷の和を示す

Description

本発明は、アクティブ画素センサーセル（例えば、少なくとも１つのＭＯＳトランジスター及び少なくとも１つのフォトダイオードを有するＭＯＳアクティブ画素センサーセル）及びそれらを用いる方法に関連する。いくつかの実施例では、本発明は、少なくとも１つのフォトダイオード及びフォトダイオード毎に統合バラクタを有するアクティブ画素センサーセルに関連する。また、本発明は、このようなセルを用い、一連のフォトダイオードの部分露光（全体のフォトダイオードの露光間隔の部分区間）の間に、このようなバラクタの１つのキャパシタンスを充電することにより、露光信号を生成する方法に関連する。

本願明細書では、「ＭＯＳ素子」の表現は、ＭＯＳトランジスターの同義語として用いられる。

本願明細書では、「バラクタ」の語は、主要な電気特性が電圧依存性キャパシタンスである半導体素子を意味するために用いられる。例えば、ＮＭＯＳ（又はＰＭＯＳ）トランジスターは、ゲート及びソース間の電圧により（部分的に）決定されるキャパシタンスを有する、バラクタとして利用され得る。別の例では、ダイオードは、バラクタとして利用され得る。

本願明細書では、「フォトダイオードの露光」（又は「フォトダイオード露光」）の表現は、露光間隔の間にフォトダイオードを（検知されるべき）光子に露光すること意味するために用いられる。本願明細書では、露光間隔の「部分露光間隔」（又は露光期間）の表現は、露光間隔（又は露光期間）の部分区間を意味するために用いられる。本願明細書では、「フォトダイオードの部分露光」（又は「フォトダイオード部分露光」）の表現は、露光間隔の部分区間の間にフォトダイオードを（検知されるべき）光子に露光することを意味するために用いられる。

本願明細書では、「アクティブ画素センサーセル」の表現は、少なくとも１つのアクティブトランジスターを有する画像センサーを意味するために用いられる。標準的に、アクティブ画素センサーセルは、行及び列に配置された同一のセンサーセルのアレイの要素として実施される。標準的に、アクティブ画素センサーセルは、少なくとも１つのフォトダイオード、フォトダイオード毎にリセットトランジスター、及び（列ラインと結合され、）露光又は一連の露光の間にフォトダイオードの少なくとも１つの端子に蓄積された光生成電荷を示す信号を読み出す少なくとも１つの他の読み出しトランジスターを有する。各リセットトランジスターは、フォトダイオードをリセットするよう制御する。標準的に露光毎に、少なくとも１つの読み出しトランジスターは、制御され、フォトダイオードがリセットされた後、フォトダイオードが検知されるべき光子に露光される前に、フォトダイオードの両端の電圧を示す前露光信号を列ラインにアサートする。そして次に、フォトダイオードが検知されるべき光子に露光された後、フォトダイオードの両端の電圧を示す後露光信号を列ラインにアサートする。前露光及び後露光信号は、（標準的にセルから離れた列ラインに沿って位置付けられる）読み出し回路により処理され、露光の間にフォトダイオードの少なくとも１つの端子に蓄積された光生成電荷を示す信号を生成する。

従来のアクティブ画素センサーセルの１つの種類は、少なくとも１つのＭＯＳトランジスター及び少なくとも１つのフォトダイオードを有するＭＯＳアクティブ画素センサーセルである。利用時には、読み出し回路は、セルと（例えば、セルと結合された列ラインと）結合される。

従来のフィルムを基礎とするカメラは、（標準的に多数の画像セルを有する）画像セルのアレイを利用し受信した光エネルギーを画像を示す電気信号へ変換するデジタルカメラにより急速に置き換えられている。入射光エネルギーを捉えるためデジタルカメラで用いられる画像セルの１つの種類は、アクティブ画素センサーセルである。

図１は、従来のアクティブ画素センサーセル１００を示す図である。図１に示されるように、セル１００は、（節点Ａと結合された第１の端子及び接地された第２の端子を有する）フォトダイオード１１２、ソースがフォトダイオード１１２と接続されドレインが電位Ｖｄｄに維持されているＮＭＯＳリセットトランジスター１１４、ゲートがフォトダイオード１１２と接続されドレインが電位Ｖｄｄに維持されているＮＭＯＳセンストランジスター１１６（ソースフォロワ増幅トランジスター）、及びドレインがセンストランジスター１１６のソースと接続されているＮＭＯＳ行選択トランジスター１１８を有する。トランジスター１１８のソースは、ビットラインと結合される。従来のように、セル１００が、行及び列に沿って構成されたセルのアレイの要素である場合、ビットラインは、列ラインである。トランジスター１１８のゲートは、制御ビット「ＣＴＬ」を受信するよう結合される。標準的に（例えば、セル１００が行及び列に沿って構成されたセルのアレイの要素である場合）、ＣＴＬは、Ｈｉｇｈに振動し、セル１００を有するセンサーセルの行を選択する行選択ビットである。

アクティブ画素センサーセル１００の動作は、標準的に３個の段階を有する。つまり、トランジスター１１４が短いパルスを供給されフォトダイオード１１２の両端を所定の初期電圧に位置させるリセット段階、フォトダイオード１１２へ入射する光子が電荷に変換される（つまり、フォトダイオード１１２が入射光子に露光されている間、光生成電荷は、フォトダイオード１１２の第１の端子へ移動し、それによりリセット段階の間に第１の端子に位置していた初期電荷を低減する）露光段階、及び光生成電荷を示す信号が（つまり、トランジスター１１６及び１１８のチャネルを通る電流として）読み出される信号読み出し段階である。

リセット段階の間、リセットトランジスター１１４のゲートは、リセット電圧Ｖ_Ｒ（例えば、Ｖ_Ｒ＝５ボルト）でパルスを供給され、トランジスター１１４をオンに切り替える。それに応じて、フォトダイオード１１２は、フォトダイオード１１２の端子間の初期電圧Ｖ_Ｒ−Ｖ_Ｔに充電されるという意味で、リセットされる。ここでＶ_Ｔは、リセットトランジスター１１４の閾値電圧である。

露光段階の間、フォトダイオード１１２に当たる光子は、電子正孔対を生成する。結果として生じる光生成電荷は、フォトダイオード１１２の端子へ移動する。フォトダイオード１１２は、新たに形成された電子正孔対の間の再結合を制限するよう設計される。結果として、光生成正孔は、フォトダイオード１１２の第２の端子（接地された端子）へ引き付けられ、同時に光生成電子は、フォトダイオード１１２の第１の端子に引き付けられる。第１の端子に到達した各光生成電子は、フォトダイオード１１２の両端の電圧を減少させる。

露光段階（しばしば、露光間隔として参照される）の終了時に、フォトダイオード１１２の両端の最終的な電圧は、Ｖ_Ｒ−Ｖ_Ｔ−Ｖ_Ｓである。ここで、Ｖ_Ｓは、フォトダイオード１１２の第１の端子に到達した光生成キャリアによる電圧の変化を表す。従って、Ｖ_Ｓは、露光間隔の間にフォトダイオードに入射する光子の数を表し、露光間隔の開始時の電圧から露光間隔の終了時の電圧を減ずることにより決定される。つまり、Ｖｓ＝（（Ｖ_Ｒ−Ｖ_Ｔ）−（Ｖ_Ｒ−Ｖ_Ｔ−Ｖ_Ｓ））である。

アクティブ画素センサーセル１００は、露光段階の後、読み出し段階の間に、行選択トランジスター１１８をオンに切り替えることにより読み出される（行選択トランジスター１１８は、リセット及び露光段階の間、オフに切り替えられる）。行選択トランジスター１１８がオンに切り替えられると、フォトダイオード１１２の電圧（Ｖ_Ｒ−Ｖ_Ｔ−Ｖ_Ｓ）は（節点Ａの電位は接地より高い）、センストランジスター１１６のゲートの電圧を決定する。また、センストランジスター１１６は、トランジスター１１６及び１１８を通じて流れる電流の大きさを決定する。トランジスター１１６及び１１８のチャネルを通る電流は、次にビットライン（標準的に列ライン）に沿って接続された従来の電流検出器（示されない）により検出される。

従来のアクティブ画素センサーセルの１つの欠点は、標準的に微光状態下で十分に動作しないことである。従来のフィルムを基礎とするカメラでは、シャッターが開いている時間の長さは、広い範囲に亘り調整可能である（例えば、運動中の対象の像を捉えるための千分の１秒から、夜のような非常に微光の状態下で対象の像を捉えるための数秒まで）。
従来のアクティブ画素センサーセルでは、しかしながら、セルが光エネルギーに露光され得る最大露光間隔は、標準的にミリ秒程度である。これは、フォトダイオード内の漏れ電流（暗電流として知られている）が、露光間隔の開始時のフォトダイオードの両端の初期電圧を、この大きさの時間間隔でゼロ（又はゼロの近く）まで引き下げ得るためである。如何なる光子もフォトダイオードに入射しない時でさえ、漏れ電流は、初期のフォトダイオードの電圧をゼロ（又はゼロの近く）まで引き下げ得るので、このような漏れ電流は、「暗電流」として知られている。

従って、従来のアクティブ画素センサーセルが露光期間に光子に露光される場合、初期のフォトダイオードの電圧は、入射光子及び暗電流の両方に応じて降下する。露光期間が十分に短い場合、暗電流は、フォトダイオードの電圧を、光生成電荷がフォトダイオードの電圧を減少させる量に関連する無視できる量だけ減少させる。

しかしながら、露光期間が十分に長い場合（例えば、ミリ秒程度）、露光期間の間の暗電流は、フォトダイオードの電圧を、光生成電荷がフォトダイオードの電圧を減少させる量に関連する無視できない量だけ減少させるので、入射光子は正確に検知され得ない。（標準的には）アクティブ画素センサーセルが、ミリ秒程度の（又はより長い）露光期間での動作時に、正確な結果を提供し得ない場合、センサーセルは、微光状態での動作時に有用でない。

画像セルは、微光状態下で入射光を正確に検知し得るよう、従来のアクティブ画素センサーセルよりより長い露光期間で、正確に動作し得る必要がある。

実施例の中でも、本発明は、少なくとも１つのフォトダイオード及びリセット回路及びフォトダイオードと結合された統合バラクタを有するアクティブ画素センサーセルを特徴とする。リセット回路は、露光間隔の間に複数回、フォトダイオードをリセットするよう構成される。露光間隔は、２≦Ｎ（標準的に、Ｎは１００より大きい）であるＮ個の部分露光間隔を有する。フォトダイオードは、各部分露光間隔の前に（リセット間隔の間に）リセットされ得る。セルは、フォトダイオードの第１の節点において第１のキャパシタンスを有する。バラクタは、第１の節点及び記憶節点の間に結合される。バラクタは、記憶節点においてバラクタキャパシタンスを設ける。及びバラクタキャパシタンスは、第１のキャパシタンスより有意に大きい。第１の節点は、標準的に、フォトダイオードの端子であり、フォトダイオードの別の端子は接地される。各部分露光間隔の間、部分露光電荷は、フォトダイオード内の光生成の結果として、第１の節点に蓄積する。リセット間隔は、部分露光間隔と比べて十分に短い。また、バラクタは、露光間隔の間に露光電荷が記憶節点に蓄積し、そして最後の部分露光間隔の終了時における露光電荷が、全ての部分露光間隔の間に蓄積された部分露光電荷の和を示すよう、構成される（例えば、バイアスされる）。例えば、最後の部分露光間隔の終了時における露光電荷は、部分露光間隔の間に蓄積された部分露光電荷の和に少なくとも実質的に等しい。又は、このような露光電荷は、部分露光間隔の間に蓄積された部分露光電荷の和に少なくとも実質的に比例する。セルはまた、記憶節点と結合され、セルの出力において（記憶節点の電荷又は電位を示す）出力信号をアサートするよう構成された出力回路を有する。いくつかの実施例では、出力回路は、ゲートが記憶節点と結合されたソースフォロワトランジスターを有する。また、出力信号は、ソースフォロワトランジスターのチャネルを通る（記憶節点の電位を示す）電流である。

標準的な実施例では、バラクタは、接合ゲート型電界効果素子（例えば、ＭＯＳトランジスター、又はＭＯＳトランジスターとして実施されるが３端子よりむしろ２端子を有するＭＯＳダイオード）である。バラクタが適切にバイアスされる場合、バラクタのソース又はドレイン領域は、記憶節点においてバラクタキャパシタンスを設ける。

好適な実施例の中でも、本発明のセルは、ドレインが記憶節点であるＮＭＯＳトランジスターとして実施されたバラクタを有する。望ましくは、セルの出力回路は、ゲートが記憶節点と結合されたソースフォロワトランジスターを有する。また、セルの出力信号は、ソースフォロワトランジスターのチャネルを通る（記憶節点の電位を示す）電流である。動作中、バラクタは、バラクタキャパシタンスがドレイン領域の減少した拡散領域により物理的に生成されるよう、バイアスされる。この部類のセルを読み出すため、（ソースフォロワトランジスターのチャネルと直列に接続されたチャネルを有する）ビット選択トランジスターは、オンに切り替えられ、外部回路（例えば、列ラインによりセルと結合された外部回路）に、ソースフォロワトランジスターのチャネルを通じて流れる（記憶節点の電位を示し、及び従って記憶節点において蓄積された露光電荷を示す）電流を検知させる。

別の実施例では、本発明は、（記憶節点と結合された統合バラクタを有する）本発明のアクティブ画素センサーセルの如何なる実施例を用い、（記憶節点の電荷又は電位を示す）露光信号を生成する方法である。本方法は、一連のフォトダイオード部分露光間隔の間に記憶節点においてバラクタキャパシタンスを充電する段階を有する。部分露光間隔は、全体のフォトダイオード露光間隔の部分区間である。

本発明の別の態様は、記憶節点、第１の節点を有する少なくとも１つのフォトダイオード、及び第１の節点及び記憶節点の間に結合された統合バラクタを有するアクティブ画素センサーセルを読み出す方法である。方法は、各部分露光電荷は、部分露光間隔の異なる１つの間にフォトダイオード内の光生成により第１の節点に蓄積し、２≦Ｎである（標準的にＮは１００より大きい）、Ｎ個の部分露光間隔を有する露光間隔の間、フォトダイオードを光子に露光し、一連の部分露光電荷を第１の節点に蓄積する段階、各リセット間隔は、部分露光間隔の異なる１つの前に生じ、一連のリセット間隔のそれぞれの間にフォトダイオードをリセットする段階、及び露光間隔の間に記憶節点に蓄積された、全部分露光電荷の和を示す露光電荷を示す出力信号をアサートする段階、を有する。標準的な実施例では、セルは、第１の節点において第１のキャパシタンスを有する。バラクタは、記憶節点においてバラクタキャパシタンスを設ける。また、バラクタキャパシタンスは、第１のキャパシタンスより非常に大きい。いくつかの実施例では、フォトダイオードは、暗電流時間を有する。また、各リセット間隔及び各部分露光間隔は、暗電流時間より非常に短い持続時間を有する。他の実施例では、フォトダイオードは、暗電流時間を有する。また、各リセット間隔は、暗電流時間より非常に短い持続時間を有する。及び各部分露光間隔は、暗電流時間より短い持続時間を有する。いくつかの実施例では、セルは、記憶節点と結合されたゲート及びチャネルを有するソースフォロワトランジスター、及びソースフォロワトランジスターのチャネルと直列に接続されたチャネルを有するビット選択トランジスターを有する。また、出力信号をアサートする段階は、制御信号をビット選択トランジスターのゲートにアサートし、ビット選択トランジスターをオンに切り替える段階を有する。これにより、露光電荷を示す電流を、ビット選択トランジスターのチャネル及びソースフォロワトランジスターのチャネルを通じて流す。

いくつかの実施例では、本発明のセルは、１つ以上のフォトダイオード（例えば、赤色波長を有する光子を受信するフォトダイオード、青色波長を有する光子を受信する別のフォトダイオード、及び緑色波長を有する光子を受信する第３のフォトダイオード）、及び統合バラクタ及びフォトダイオード毎にリセット回路を有する。（標準的に、フォトダイオード毎にソースフォロワトランジスターを有する）出力回路が含まれ、露光間隔の間、フォトダイオードを光子に露光し、露光間隔の間に複数回、フォトダイオードをリセットし、及び（露光間隔の後に）（露光間隔の終了時に記憶節点に蓄積された電荷により決定される、）露光間隔の間にフォトダイオード内で光生成電荷の量を示す信号を読み出すことにより、本発明に従い各フォトダイオードを読み出させる。

本発明の別の態様は、セルのアレイを有する画像センサーである。各セルは、本発明のアクティブ画素センサーセルの実施例である。標準的に、このような画像センサーのセルは、セルの行及び列に構成される。セルの各列は、異なる列ラインと結合される。各行のセルは、異なる列ラインと結合される。また、全ての列ラインは、露光間隔の後に（例えば、第１の行の全てのセルを同時に読み出し、次に別の行の全てのセルを同時に読み出し、以後、全ての行が読み出されるまで同様に読み出すことにより）アレイの全てのセルを読み出す読み出し回路と結合される。任意的に、画像センサーは、増幅回路及び／又は読み出し回路のアナログ出力を各検知画像を示す少なくとも１つのビットストリーム（例えば、デジタル静止画像データ又はデジタルビデオデータ）に変換するアナログデジタル変換回路のような、追加の要素を有する。

好適な実施例では、本発明のアクティブ画素センサーセルは、集積回路として実施される。また本発明のアクティブ画素センサーセルのアレイを有する画像センサーはまた、集積回路に実施される。

本発明のアクティブ画素センサーセルの実施例（図２にセル２００として示される）は、図２を参照して説明される。アクティブ画素センサーセル２００は、（節点Ｂと結合された第１の端子及び接地された第２の端子を有する）フォトダイオード２１２、ソースが節点Ｂと接続され動作中にドレインが電位Ｖｄｄに維持されるＮＭＯＳリセットトランジスター２１４、ドレインが節点Ｂと結合されソースが節点Ｃと結合されたＮＭＯＳトランジスター２２０（本願明細書では、しばしば統合バラクタ２２０として参照される）、ゲートが節点Ｃと接続され動作中にドレインが電位Ｖｄｄに維持されるＮＭＯＳセンストランジスター２１６（ソースフォロワ増幅トランジスター）、及びドレインがセンストランジスター２１６のソースと接続されたＮＭＯＳビット選択トランジスター２１８を有する。トランジスター２１８のソースは、ビットラインと結合される。従来のように、セル２００が、行及び列に沿って構成されたセルのアレイの要素である場合、ビットラインは、列ラインである。また、アレイ読み出し回路（示されない）は、列ラインと結合される。トランジスター２１８のゲートは、制御ビット「ＣＴＬ」を受信するよう結合される。標準的に（例えば、セル２００が行及び列に沿って構成されたセルのアレイの要素である場合）、制御ビットＣＴＬは、Ｈｉｇｈに振動し、セル２００を有するセンサーセルの行を選択する行選択ビットである。

本発明のセルの構造に多くの変形が行われ得る。例えば、ＮＭＯＳリセットトランジスター２１４以外のリセット回路は、節点Ｂと結合され得る。例えば、リセット回路は、ＰＭＯＳトランジスター又は節点Ｂと結合されたチャネル端子（例えば、ソース又はドレイン）を有する他のトランジスターを有し得る。別の例では、ＮＭＯＳセンストランジスター２１６及びＮＭＯＳビット選択トランジスター２１８以外の回路（例えば、ＰＭＯＳトランジスター又は他のトランジスター）は、（節点Ｃにおける電位又はＶｃａｐの電荷を示す）出力信号を適切な時間にビットラインにアサートする時に用いるため、節点Ｃと結合され得る。

図３は、アクティブ画素センサーセルのＭ×Ｎアレイを有する画像センサーの簡単なブロック図である。セルは、行及び列に構成される。また、１番目のセルの行はセル３００、３０１、及び３０３を有する。２番目のセルの行はセル４００、４０１、及び４０３を有する。そしてＮ番目のセルの行はセル５００、５０１、及び５０３を有する。図３のセンサーの各セルは、本発明のアクティブ画素センサーセルの実施例である（例えば、各セルは、図２のセル２００と同一であり得る）。異なる列ラインは、図３のセンサーのセルの各列と結合される。また、読み出し回路６００は、列ラインと結合される。例えば、セル３００、４００、及び５００は、列ラインＣＬ１と結合される。セル３０１、４０１、及び５０１は、列ラインＣＬ２と結合される。そして、セル３０３、４０３、及び５０３は、列ラインＣＬＭと結合される。（複数の部分露光間隔を有する）露光間隔の終了時にセンサーを読み出すため、回路６００は、行が順次選択される間、各列ラインの出力電流（例えば、各セルが図２のセル２００と同一の場合、ビット選択トランジスター２１８のチャネルを通じて流れる電流）（ある選択されたセルの行の異なるセルからの各出力電流）を検知する。例えば、読み出し中、行選択ビットＲＳ１（他の行選択信号ではない）は、アサートされ（例えば、Ｈｉｇｈに振動し）、１番目の行を選択する。次に、行選択ビットＲＳ２（他の行選択信号ではない）は、アサートされ（例えば、Ｈｉｇｈに振動し）、２番目の行を選択する。次に（存在する）互いのセルの行のそれぞれが、選択される（同時に１行）。そして最後に、行選択ビットＲＳＮ（他の行選択信号ではない）は、アサートされ、Ｎ番目の行を選択する。標準的に、読み出し回路６００は、増幅回路及びまた、任意的に、列ライン毎に生成されたアナログ出力をビットストリームに変換するアナログデジタル変換回路を有する。

実施例の中でも、本発明のセルは、（動作中に）暗電流として知られている種類の漏れ電流の影響を受けるフォトダイオードを有する。またこのようなフォトダイオードは、本願明細書では「暗電流時間」として参照される特有の時間を有する。例えば、フォトダイオード２０２は、図２のセル２００の動作中に、暗電流の影響を受ける。また、フォトダイオード２０２の各実施は、特有の暗電流時間を有する。このようなフォトダイオードが、リセットされ、フォトダイオードの端子間に所定の電圧（「Ｖ」）を有し、及びフォトダイオードの第１の端子が浮遊させられると同時に他の端子が基準電位に維持される場合、「暗電流時間」は、暗電流がフォトダイオードの両端の電圧をｆＶへ降下させる時間である。ここで、ｆは、範囲０．８０＜ｆ＜０．９０の所定の係数である。標準的に、係数ｆは、０．８５に等しい（又は実質的に等しい）。

実施例の中でも、セル２００は、以下のように交流モードで動作する。フォトダイオード２１２は、露光間隔の間、光子に露光される。同時にフォトダイオード２１２は、露光間隔の間に複数回、リセットされる。露光間隔の後、露光間隔の間にフォトダイオードに光生成電荷の量を示す（露光間隔の終了時にバラクタに蓄積された電荷により決定される）信号が、読み出される。このような実施例では、セル２００の動作は、（２Ｎ）＋Ｉ段階を有する。ここでＮは、整数である（Ｎは、標準的に大きい整数である。例えば、Ｎ＝１０００又は１０，０００）。また、これらの段階は、（リセット段階の次に部分露光段階が続く）２段階の手順のＮ回の実行を有し、次に信号読み出し段階が続く。

任意的に、フォトダイオード２１２がリセットされるが光子に露光されない、準備読み出し動作がある。また、トランジスター２１４は、次に、節点Ｃにおける電位が節点Ｂにおける電位（Ｖ_Ｒ−Ｖ_Ｔ）と一致するために十分な間隔の間、オフに切り替えられる。セル２００は、次に、Ｈｉｇｈ値を有する制御信号をトランジスター２１８のゲートにアサートし、トランジスター２１８をオンに切り替え、トランジスター２１６及び２１８のチャネルを通じ読み出し回路へ電流を流すことにより、事前に読み出される。読み出し回路は、示されないが、（標準的に列ラインである）ビットラインと結合される。読み出し回路は、この電流から値（Ｖ_Ｒ−Ｖ_Ｔ）を決定する。

（このような事前読み出し動作が実行された場合、）このような事前読み出し動作の後、各リセット段階の持続時間は、フォトダイオードの暗電流時間より非常に短い。また、各部分露光段階の持続時間は、フォトダイオードの暗電流時間より短い（及び望ましくは非常に短い）。標準的な実施では、フォトダイオード２０２の暗電流時間は、ミリ秒程度である。各部分露光段階は、ミリ秒程度の持続時間を有する。また、各リセット段階は、各部分露光段階より短い（例えば、非常に短い）持続時間を有する。このような実施では、セルは、（Ｎは最小でも２であり、Ｎ個の部分露光段階が露光間隔の間に実行されるとすると）如何なる持続時間の露光間隔でも正確に動作し得る。例えば、セルは、１ミリ秒（Ｎ＝１０^３の場合）、１０ミリ秒（Ｎ＝１０^４の場合）、１秒（Ｎ＝１０^６の場合）、又は１０秒（Ｎ＝１０^７の場合）の露光間隔で正確に動作し得る。他の標準的な実施では、各部分露光段階は、１０^−Ｘ秒程度の持続時間を有する（ここで、５≦Ｘ≦８、利用されるフォトダイオードの暗電流時間に依存する特定値のｘを有する）。また、各リセット段階は、各部分露光段階より短い（例えば、非常に短い）持続時間を有する。

各リセット段階の間、大きさＶ_Ｒ（例えば、Ｖ_Ｒ＝５ボルト）及び持続時間Ｔｒを有するリセット電圧パルスは、トランジスター２１４のゲート（図２の節点Ａ）にアサートされ、トランジスター２１４をオンに切り替える。それに応じて、フォトダイオード２１２は、フォトダイオード１１２の端子間の初期電圧Ｖ_Ｒ−Ｖ_Ｔに充電されるという意味で、リセットされる。ここでＶ_Ｔは、トランジスター２１４の閾値電圧である。標準的に、各リセット段階の持続時間は、リセット段階に続く部分露光段階の持続時間に比べて非常に短い（Ｔｒは非常に短い）。各部分露光段階の間、フォトダイオード２１２に入射する光子は、電荷に変換される。そして、フォトダイオード２１２が入射光子に露光される間、光生成電荷は、フォトダイオード２１２の第１の端子へ移動する。これにより、直前のリセット段階の間に第１の端子に位置していた初期電荷を減少させる。トランジスター２１４のゲートは、各部分露光段階の間、接地電位に保たれる。信号読み出し段階では、光生成電荷を示す信号が、読み出される（つまり、トランジスター２１６及び２１８のチャネルを通る電流として）。

従って、フォトダイオード２１２を読み出すため、フォトダイオード２１２は、露光間隔の間（この間、フォトダイオード２１２がＮ回リセットされる。ここでＮは、大きい数である。）、光子に露光される。そして露光間隔の間のフォトダイオード内の光生成電荷を示す信号は、次に読み出される。各部分露光段階は、露光間隔の部分区間の間に生じる。全体の露光間隔は、持続時間ＮＴを有する。ここでＴは、各部分露光段階の持続時間である。またＮは、実行される部分露光段階の数である。

各部分露光段階の間、フォトダイオード２１２に当たる光子は、電子正孔対を生成する。結果として生じる光生成電荷は、フォトダイオード２１２の端子へ移動する。フォトダイオード２１２は、新たに形成された電子正孔対の間の再結合を制限するよう設計される。従って、光生成正孔は、フォトダイオード２１２の（接地された）第２の端子へ引き付けられる。また光生成電子は、フォトダイオード２１２の第１の端子へ引き付けられる。第１の端子に到達した各光生成電子は、フォトダイオード２１２の両端の電圧を減少させる。

Ｎ個のリセット間隔のそれぞれ及びＮ個の部分露光間隔のそれぞれの間に、トランジスター２１４及び２１８はオフになり、及びトランジスター２２０は、望ましくは閾値下で動作する。トランジスター２２０の標準的な実施は、トランジスター２２０のゲートを接地より高い電位０．２ボルト≦Ｖ_Ｇ≦０．３ボルトに維持することにより、閾値下で動作される。

トランジスター２２０は、節点Ｃ及び接地の間に（図２のＶｃａｐとして示される）キャパシタンスを設ける。望ましくは、このキャパシタンスは、トランジスター２２０のドレイン領域の減少した拡散領域により物理的に生成される。セル２００内の節点Ｃ及び接地の間のキャパシタンス（「Ｖｃａｐ」）は、望ましくは、トランジスター２２０と別個で異なる、セル２００内のキャパシターを実装する必要がなく提供されることが、理解されるべきである。

以下の意味で、トランジスター２２０は、全露光間隔の間、フォトダイオード２１２に入射する光子の数を示す信号を「統合」する。各部分露光間隔の間、節点Ｃ（トランジスター２２０のドレイン）における電位は、節点Ｂ（図２に接地の上方に「Ｖｄ」として示される）における電位に、トランジスター２２０に関連した時定数により決定される比率で近付く。この時定数は、節点Ｃにおけるキャパシタンス（標準的に、同様にトランジスター２２０のドレイン領域の減少した拡散領域の特性により決定される）により決定される。しかしながら、各リセット間隔の間、節点Ｃにおける電位は、有意に変化しない。これは、各リセット間隔の持続時間が、（リセット間隔の間に節点Ｂにおける電位は、標準的に有意に変化しないが）リセット間隔の間に節点Ｃにおける電位が有意に変化するには不十分な時間であるように、十分短くなるよう制御されるからである。全露光間隔内には、十分な数の部分露光間隔があるので、（最後の部分露光間隔の終了時の）節点Ｃにおける電位は、所定の許容可能な誤差の範囲内で、（最後の部分露光間隔の終了時の）節点Ｂにおける電位と一致する。 セル２００を上述の方法で動作させるため、トランジスター２２０及びフォトダイオード２１２は、（フォトダイオード２１２により決定される）節点Ｂにおけるキャパシタンスが節点Ｃにおけるキャパシタンス（Ｖｃａｐ）より非常に小さいよう、実施される（及び動作中、バイアスされる）。セル２００の正常な動作は、従って、節点Ｃにおけるキャパシタンス（Ｖｃａｐ）と関連した（標準的にトランジスター２２０により決定される）時定数、節点Ｂにおけるキャパシタンス（フォトダイオード２１２のキャパシタンス）と関連した時定数、及びフォトダイオードの暗電流時間の間の適切な関係に依存する。

リセットトランジスター２１４のゲートにアサートされたリセットパルスシーケンス内の各リセットパルスは、持続時間Ｔｒを有する。従って、各リセット間隔は、各部分露光間隔の持続時間Ｔｅより非常に小さい持続時間Ｔｒを有する。また、節点Ｃにおける電位は、各リセット間隔の間に有意に（リセット間隔の開始時の値より高く）上昇しない。節点Ｃにおける電位が、各部分露光間隔の間に十分に降下し、最後の部分露光間隔の終了時に、節点Ｃにおける電位が、節点Ｂにおける電位と有意に異ならないよう、統合バラクタ２２０及びフォトダイオード２１２は、実施され、各部分露光間隔の持続時間Ｔｅ及び露光当たりの部分露光間隔の数は、選択される。言い換えると、全ての部分露光間隔に亘り、統合バラクタ２２０は、節点Ｃにおける電圧を、最後の部分露光間隔の終了時における節点Ｂにおける電位と等しい（又は実質的に等しい）値に引き上げる。最後の部分露光間隔の終了時にバラクタ２２０の広面積のドレインキャパシタンスに蓄積された全電荷（Ｖｃａｐ）は、それぞれ個々の部分露光間隔の開始時にフォトダイオード２１２に蓄積された電荷より大きい。

「ｎ」番目のリセット間隔の開始時の節点Ｃにおける電位がＶｎであり、且つ当該リセット間隔の終了時の節点Ｃにおける電位がＶｎ＋Δｎである場合、セル２００は、各リセット間隔に対し｜Δｎ｜が｜Ｖｎ｜より非常に小さくなるよう実施され得る。各リセット間隔の終了時の（及び従って、各部分露光間隔の開始時の）節点Ｂにおける電位は、Ｖ_Ｒ−Ｖ_Ｔである。 各部分露光間隔の終了時の節点Ｂにおける電位がＶ_Ｒ−Ｖ_Ｔ−Ｖ_Ｓであり、且つ最後の部分露光間隔の終了時の節点Ｃにおける電位がＶ_Ｒ−Ｖ_Ｔ−Ｖ_Ｓ−ΔＶである場合、セル２００は、｜ΔＶ｜が｜Ｖ_Ｒ−Ｖ_Ｔ−Ｖ_Ｓ｜より非常に小さくなるよう実施され得る。従って、セル２００は、最後の部分露光段階の終了時に（つまり露光間隔の終了時に）、トランジスター２１６のゲート・ソース間電圧が、所定の誤差範囲内でＶ_Ｒ−Ｖ_Ｔ−Ｖ_Ｓとなるよう、実施され得る。ここで、Ｖｓは、全ての部分露光段階の間にフォトダイオード２１２の第１の端子に到達した光生成キャリアによる電圧変化を表す。

最後の部分露光段階の後の読み出し段階の間、セル２００は、Ｈｉｇｈ値を有する制御ビットＣＲＴをトランジスター２１８のゲートにアサートし、トランジスター２１８をオンに切り替えることにより読み出される（トランジスター２１８は、リセット及び部分露光段階の間、オフに切り替えられる）。この時、節点Ｃ（センストランジスター２１６のゲート）における電位は、（所定の誤差範囲内で）節点Ｂにおける電位と等しい。節点Ｂにおける電位（接地より高い）及び従ってセンストランジスター２１６のゲート・ソース間電圧が、Ｖ_Ｒ−Ｖ_Ｔ−Ｖ_Ｓであるので、トランジスター２１６及び２１８のチャネルを通じて流れる電流の大きさは、値Ｖ_Ｒ−Ｖ_Ｔ−Ｖ_Ｓを示す。読み出し回路は、示されないがビットライン（標準的に、列ライン）と結合され、（トランジスター２１６及び２１８のチャネルを通じて流れる電流から）差Ｖｓ＝（（Ｖ_Ｒ−Ｖ_Ｔ）−（Ｖ_Ｒ−Ｖ_Ｔ−Ｖ_Ｓ））を決定することにより、露光間隔の間にフォトダイオードに入射した光子の数を示す値Ｖｓを決定し得る。ここで、（Ｖ_Ｒ−Ｖ_Ｔ）は、露光間隔の開始時のトランジスター２１６のゲート・ソース間電圧である。値（Ｖ_Ｒ−Ｖ_Ｔ）は、以上に説明された種類の予備読み出し段階により決定され得る。

最後の部分露光間隔の後（しかし読み出し段階の前）、バラクタ２２０のゲートに印加された電圧（Ｖ_Ｇ）は、実質的に増加し得る。この印加されたゲートにより生じた縦の電界は、酸化物及びポリエッジ周辺の電界を通じ、統合節点（節点Ｃ）と結合する。これにより、バラクタ２２０のドレイン領域の減少した拡散領域は、更に減少する。結果として、節点Ｃ及び接地の間のキャパシタンスＶｃａｐは減少する。そして節点Ｃにおける電位は、上昇する（最後の部分露光間隔の終了時の節点Ｂにおける電位により近く近付く）。このように、読み出し段階の間、（トランジスター２１６及び２１８のチャネルを通る）電流信号は、増大される。

バラクタキャパシタンスＶｃａｐは、読み出し段階の後、例えば、十分に高い電圧（Ｖ_Ｇ）をバラクタ２２０のゲートに印加し、バラクタ２２０を完全にオンに切り替え、そしてリセットトランジスター２１４をオフに切り替え、及びキャパシタンスＶｃａｐをフォトダイオード２１２を介して接地に放電することにより、（例えば、節点Ｃから節点Ｂへ流れる電流、及び節点Ｂからフォトダイオード２１２内の接地へ流れる暗電流の結果として）放電され得る。

従来の読み出し回路と共に利用するため、セル２００の標準的な実施は、比較的低い値（例えば、１又は２ボルト）を有する電位Ｖｄｄで動作するよう実施される。これは、（従来のアクティブ画素センサーセルは、高い値のＶｄｄで動作する場合、暗電流による重大な問題の影響を受けるので、）従来のアクティブ画素センサーセルが、標準的にこのような比較的低いＶｄｄの値で動作するため、及び従来の読み出し回路が、標準的にこのような比較的低い値のＶｄｄで動作するアクティブ画素セルと共に利用されるために設計されるためである。しかしながら、セル２００は、本発明に従い設計及び動作され、Ｖｄｄの値を低減する以外の方法で暗電流の問題を低減するので（この暗電流の低減は、本発明の重要な利点である）、セル２００は、低い値（例えば、１又は２ボルト）のＶｄｄ又は高い値のＶｄｄのどちらでも動作するよう実施され得る。

セル２００が、（節点Ｂにおいて）０．３から２フェムトファラッドの範囲内のキャパシタンスを設けるフォトダイオード２１２と共に動作するよう実施され、且つＶｄｄ＝１又は２ボルトである場合、セル２００は、標準的な広面積のドレインキャパシタンス（例えば、ミクロン平方当たり１フェムトファラッド程度）及び適切な大きさを有するＮＭＯＳトランジスターをバラクタ２２０として利用し、節点Ｃにおいて所望のキャパシタンスＶｃａｐ（Ｖｃａｐの値は、節点Ｂにおけるキャパシタンスより非常に大きい）を達成し得る。このようなＮＭＯＳトランジスターのバラクタ２２０としての実施は、全露光の部分露光間隔の間、ＮＭＯＳトランジスターのゲートに接地より高い０．２から０．３ボルトの電位を有し、閾値下の領域で動作する。

本発明のアクティブ画素センサーセルの種々の実施例が、考察される。一般に、本発明のセル内の各フォトダイオードの深さ（つまり、フォトダイオードのｐｎ接合の深さ）は、フォトダイオードのキャパシタンスに影響する。セルのフォトダイオードのキャパシタンスは、望ましくは、セルに関連する設計制約に従い最小化される。１つの典型的な設計の妥協点は、高速読み出しの必要（浅いｐｎ接合を有するフォトダイオードほど、標準的により高速な読み出しを可能にする）と解像度（特に赤色光の解像度）である。例えば、セルの使用目的が、赤色波長領域の可視光の検出である場合、赤色光の最適な感度は、標準的に、比較的深いｐｎ接合を有するフォトダイオードを必要とする。

フォトダイオード２１２における光子粒子束密度が、部分露光間隔を有する露光間隔の間、時間と共に変化する場合、（一連の異なる部分露光間隔の）各部分露光間隔の終了時の（セル２００の）節点Ｂにおける電位は、一連の異なる値を有し得る。この場合でも、最後の部分露光間隔の終了時の節点Ｃにおける電位は、最後の部分露光間隔の終了時の節点Ｂにおける電位と一致しない可能性があるが、最後の部分露光間隔の終了時の節点Ｃにおける電位は、全露光間隔の間にフォトダイオード内で光生成された電子の数（及び従ってフォトダイオードに入射する光子の数）を示す。

標準的に、本発明のアクティブ画素センサーセルの行及び列のアレイ全体が、（複数の部分露光間隔を有する）全露光間隔の間、光子に露光される場合、アレイ内のいくつかのセルは、それらセルのＶｃａｐに（つまり、当該セルのそれぞれの節点Ｃにおいて）統合された、実質的な電荷（つまり、閾値を超える電荷）を有し、及び従って、暗電流として読み出される。また、アレイ内の他のセルは、それらセルのＶｃａｐに統合された非常に小さい電荷（つまり、閾値より少ない電荷）を有し、及び従って、明るいセルとして読み出される。

セル２００（及び本発明のアクティブ画素センサーセルの少なくともいくつかの他の実施例）は、次に示す利点を有する。より長い露光間隔が可能であり、及び暗電流の漏れ制限に影響されるセルを有さず有利である。フォトダイオードが、より小さい面積に実施され得る（つまり、光子に露光される面積が小さい）。及びセルの全体の動作に対し、フォトダイオードの漏れ暗電流の量の重要性が非常に低いので、高価でない実施工程（例えば、高価でない標準のＣＭＯＳ工程）が利用されセルを実施し得る。露光（露光の間、入射光子粒子束密度は一定とする）の結果としてアクティブ画素センサーセルから受信される全情報は、露光の間に光生成された全電荷＝光子粒子束密度×ダイオード面積×露光時間を示す。従って、本発明のセルは、従来のセルより長い露光時間で正確な結果を提供し得るだけでなく、最大露光時間を向上し（長くし）、ダイオード面積におけるトレードオフを考慮する。

図２の実施例の変形では、トランジスター２１４、２１６、２１８、及び２２０の全て又はいくつかは、適切にバイアスされたＰＭＯＳトランジスターにより置き換えられる。他の実施例では、ＰＭＯＳ又はＮＭＯＳトランジスター以外の統合バラクタは、トランジスター２２０の代わりに用いられる。例えば、本発明のアクティブ画素センサーセルのいくつかの実施例の統合バラクタは、ＭＯＳトランジスターよりむしろ、適切にバイアスされたダイオードであり得る。

ＭＯＳトランジスターとして実施されたバラクタ２２０では、（セル２００の）節点ＣにおけるキャパシタンスＶｃａｐは、当業者に明らかな方法で、所望の大きさを有する（例えば、所望の長さを有するゲートの端を有する）このトランジスターを実施することにより、所望の値に設定され得る。（セル２００の）節点Ｂにおけるキャパシタンスは、望ましくは、（ＣＭＯＳ製造技術を用い）ｐ型半導体材料上の高濃度にドープされたｎ＋層としてフォトダイオード２１２を実施することにより、設定される。実施パラメータは、他の設計制約に影響されるフォトダイオード２１２のキャパシタンスを最小化するよう選択される。他の設計制約は、ｐｎ接合が、フォトダイオード２１２が所望の波長領域での電磁波に所定の感度を有するような、及びｎ＋層及びｐ型材料が十分な厚さを有し（及びｐｎ接合は、適切に位置付けられ）、光生成電子が生成され及びそのような電子が適切なフォトダイオードの端子へ移動するフォトダイオード２１２内で十分に大きい体積を達成するような、深さ（例えば、十分に浅い）を有するという制約を含む。

好適な実施例の変形では、フォトダイオードは、種々の他の方法で実施される（及び動作中にバイアスされる）。例えば、露光の間、光生成（電子よりむしろ）正孔がフォトダイオードの端子へ移動し、検出されるフォトダイオードの電圧を決定するよう、フォトダイオードは、両極性の半導体材料で実施され得る。

いくつかの実施例では、本発明のセルは、１つ以上のフォトダイオード（例えば、赤色波長を有する光子を受信するフォトダイオード、青色波長を有する光子を受信する別のフォトダイオード、及び緑色波長を有する光子を受信する第３のフォトダイオード）、及び統合バラクタ及びフォトダイオード毎にソースフォロワトランジスター（及び任意的に他の要素）を有する。各フォトダイオードは、露光間隔の間、フォトダイオードを光子に露光し、露光間隔の間に複数回、フォトダイオードをリセットし、及び（露光間隔の終了時にバラクタに蓄積された電荷により決定される、）露光間隔の間にフォトダイオード内で光生成された電荷の量を示す信号を（露光間隔の後に）読み出すことにより、読み出される。

従来のアクティブ画素センサーセルを示す図である。 本発明のアクティブ画素センサーセルの実施例を示す図である。 各セルが本発明のアクティブ画素センサーセルの実施例である、アクティブ画素センサーセルのＭ×Ｎアレイを有する画像センサーの簡単なブロック図を示す。

Claims (47)

1. アクティブ画素センサーセルであって、
   少なくとも２つの部分露光間隔を有する露光間隔の間、光子に露光されるよう構成された少なくとも１つのフォトダイオード、
   前記フォトダイオードと結合されたリセット回路、並びに
   前記フォトダイオード及び記憶節点の間に結合され、及び前記露光間隔の間、露光電荷が前記記憶節点に蓄積するよう構成された、統合バラクタ、
   を有する、アクティブ画素センサーセル。
2. 前記フォトダイオードは、第１の節点を有し、前記バラクタは、前記第１の節点及び前記記憶節点の間に結合され、前記セルは、前記第１の節点において第１のキャパシタンスを有し、前記バラクタは、前記記憶節点においてバラクタキャパシタンスを設け、及び前記バラクタキャパシタンスは、前記第１のキャパシタンスより非常に大きい、請求項１記載のセル。
3. 前記リセット回路は、一連のリセット間隔のそれぞれの間、前記フォトダイオードをリセットするよう構成され、前記各リセット間隔は、前記部分露光間隔の異なる１つの前に起こり、及び前記フォトダイオードは、前記各部分露光間隔の間、部分露光電荷が前記第１の節点において蓄積されるよう構成され、
   前記部分露光間隔の最後の１つの終了時の前記露光電荷が、全ての部分露光間隔の間、前記第１の節点に蓄積された前記副露光電荷の和を示すよう、前記リセット間隔は、前記部分露光間隔と比べて十分に短く、及び前記バラクタキャパシタンスは、前記第１のキャパシタンスと比べて十分に大きい、請求項１記載のセル。
4. 前記フォトダイオードは、第１の節点を有し、前記リセット回路は、前記第１の節点と結合されたチャネル端子を有するＭＯＳトランジスターであり、及び前記バラクタは、前記第１の節点及び前記記憶節点の間に結合された、請求項１記載のセル。
5. 前記第１の節点は、前記フォトダイオードの非接地端子である、請求項４記載のセル。
6. 前記記憶節点及び出力節点と結合され、及び前記出力節点に前記記憶節点の電位を示す出力信号をアサートするよう構成された出力回路を更に有する、請求項１記載のセル。
7. 前記出力回路は、前記記憶節点と結合されたゲートを有するＭＯＳトランジスターを有する、請求項６記載のセル。
8. 前記記憶節点及び出力節点と結合され、及び前記出力節点に前記記憶節点の電荷を示す出力信号をアサートするよう構成された出力回路を更に有する、請求項１記載のセル。
9. 前記バラクタは、接合ゲート型電界効果素子である、請求項１記載のセル。
10. 前記フォトダイオードは、第１の節点を有し、前記リセット回路は、前記第１の節点と結合されたチャネル端子を有するトランジスターであり、及び前記バラクタは、前記第１の節点及び前記記憶節点の間に結合されたチャネルを有するＭＯＳトランジスターである、請求項９記載のセル。
11. 前記バラクタのソース領域及びドレイン領域の１つが、前記記憶節点において前記バラクタキャパシタンスを設けるよう、前記バラクタは、前記セルの動作中、バイアスされる、請求項９記載のセル。
12. 前記バラクタのドレイン領域が、前記記憶節点において前記バラクタキャパシタンスを設けるよう、前記バラクタは、前記セルの動作中、バイアスされるＮＭＯＳトランジスターである、請求項１１記載のセル。
13. 方法であって、アクティブ画素センサーセルを用い記憶節点の電荷及び電位の１つを示す露光信号を生成し、前記セルは、少なくとも１つのフォトダイオード、前記フォトダイオードと結合されたリセット回路、及び前記フォトダイオードの第１の節点及び前記記憶節点の間に結合された統合バラクタを有し、前記方法は、
    一連の部分露光間隔を有する露光間隔の間、前記フォトダイオードを光子に露光する段階、及び
    一連のリセット間隔のそれぞれの間、前記フォトダイオードをリセットし、前記各リセット間隔の終了時に、前記フォトダイオードの両端に所定の電圧を生じる段階、を有し、
    前記各リセット間隔は、前記部分露光間隔の異なる１つの前に起こり、それにより、部分露光電荷は、前記各部分露光間隔の間、前記第１の節点に蓄積し、及び前記記憶節点のバラクタキャパシタンスは、前記露光間隔の間、充電される、アクティブ画素センサーセル利用方法。
14. 前記セルは、前記第１の節点において第１のキャパシタンスを有し、前記バラクタは、前記記憶節点において前記バラクタキャパシタンスを設け、及び前記バラクタキャパシタンスは、前記第１のキャパシタンスより非常に大きく、並びに、前記部分露光間隔の最後の１つの終了時の露光電荷が、全ての部分露光間隔の間、前記第１の節点に蓄積された副露光電荷の和を示すよう、前記リセット間隔は、前記部分露光間隔と比べて十分短く、及び前記バラクタキャパシタンスは、前記第１のキャパシタンスと比べて十分大きい、請求項１３記載の方法。
15. 前記フォトダイオードは、暗電流時間を有し、及び前記各リセット間隔及び前記各部分露光間隔は、前記暗電流時間より非常に短い持続時間を有する、請求項１３記載の方法。
16. 前記暗電流時間は、前記フォトダイオードがリセットされない場合、暗電流が前記フォトダイオードの両端の電圧をＶからｆＶへ降下させる特性時間であり、「Ｖ」は所定の電圧であり、及び「ｆ」は０．８５に少なくとも実質的に等しい、請求項１５記載の方法。
17. 前記フォトダイオードは、暗電流時間を有し、及び前記各リセット間隔は、前記暗電流時間より非常に短い持続時間を有し、及び前記各部分露光間隔は、前記暗電流時間より短い持続時間を有する、請求項１３記載の方法。
18. 前記暗電流時間は、ミリ秒程度であり、前記各部分露光間隔は、ミリ秒程度の持続時間を有し、及び前記各リセット間隔は、前記各部分露光間隔より短い持続時間を有する、請求項１７記載の方法。
19. 前記一連の部分露光間隔は、少なくとも１０００個の部分露光間隔を有する、請求項１８記載の方法。
20. 前記一連の部分露光間隔は、少なくとも１００万個の部分露光間隔を有する、請求項１８記載の方法。
21. 前記暗電流時間は、ミリ秒程度であり、及び前記各部分露光間隔は、１０^−Ｘ秒程度の持続時間を有し、５≦Ｘ≦８である、請求項１７記載の方法。
22. 前記暗電流時間は、前記フォトダイオードがリセットされない場合、暗電流が前記フォトダイオードの両端の電圧をＶからｆＶへ降下させる特性時間であり、「Ｖ」は前記所定の電圧であり、及び「ｆ」は０．８５に少なくとも実質的に等しい、請求項１７記載の方法。
23. 方法であって、記憶節点、第１の節点を有する少なくとも１つのフォトダイオード、及び前記第１の節点及び前記記憶節点の間に結合された統合バラクタを有するアクティブ画素センサーセルを読み出し、前記方法は、
    各部分露光電荷は、部分露光間隔の異なる１つの間に前記フォトダイオード内の光生成により前記第１の節点に蓄積し、２≦Ｎである一連のＮ個の部分露光間隔を有する露光間隔の間、前記フォトダイオードを光子に露光し、それにより一連の部分露光電荷を前記第１の節点に蓄積する段階、
    前記各リセット間隔は、前記部分露光間隔の異なる１つの前に生じ、一連のリセット間隔のそれぞれの間に前記フォトダイオードをリセットする段階、及び
    前記露光電荷は全ての前記部分露光電荷の和を示し、前記露光間隔の間に前記記憶節点に蓄積された露光電荷を示す出力信号をアサートする段階、
    を有する、アクティブ画素センサーセル読み出し方法。
24. Ｎは１００より大きい、請求項２３記載の方法。
25. 前記フォトダイオードは、暗電流時間を有し、及び前記各リセット間隔及び各部分露光間隔は、前記暗電流時間より非常に短い持続時間を有する、請求項２３記載の方法。
26. 前記フォトダイオードは、前記各リセット間隔の間、リセットされ、前記各リセット間隔の終了時に前記フォトダイオードの両端に所定の電圧を生じ、及び前記暗電流時間は、前記フォトダイオードがリセットされない場合、暗電流が前記フォトダイオードの両端の電圧をＶからｆＶへ降下させる特性時間であり、「Ｖ」は前記所定の電圧であり、及び「ｆ」は０．８５に少なくとも実質的に等しい、請求項２５記載の方法。
27. 前記フォトダイオードは、暗電流時間を有し、及び前記各リセット間隔は、前記暗電流時間より非常に短い持続時間を有し、及び前記各部分露光間隔は、前記暗電流時間より短い持続時間を有する、請求項２３記載の方法。
28. 前記暗電流時間は、ミリ秒程度であり、前記各部分露光間隔は、ミリ秒程度の持続時間を有し、及び前記各リセット間隔は、前記各部分露光間隔の持続時間より短い持続時間を有する、請求項２７記載の方法。
29. １０００≦Ｎである、請求項２８記載の方法。
30. １,０００,０００≦Ｎである、請求項２８記載の方法。
31. 前記フォトダイオードは、前記各リセット間隔の間、リセットされ、前記各リセット間隔の終了時に前記フォトダイオードの両端に所定の電圧を生じ、及び前記暗電流時間は、前記フォトダイオードがリセットされない場合、暗電流が前記フォトダイオードの両端の電圧をＶからｆＶへ降下させる特性時間であり、「Ｖ」は所定の電圧であり、及び「ｆ」は０．８５に少なくとも実質的に等しい、請求項２７記載の方法。
32. 前記フォトダイオードは、暗電流時間を有し、及び前記各リセット間隔は、前記暗電流時間より非常に短い持続時間を有し、及び前記各部分露光間隔は、前記暗電流時間より短い持続時間を有し、前記セルは、前記第１の節点において第１のキャパシタンスを有し、前記バラクタは、前記記憶節点においてバラクタキャパシタンスを設け、及び前記バラクタキャパシタンスは、前記第１のキャパシタンスより非常に大きい、請求項２３記載の方法。
33. 前記暗電流時間は、ミリ秒程度であり、及び前記各部分露光間隔は、１０^−Ｘ秒程度の持続時間を有し、５≦Ｘ≦８である、請求項３２記載の方法。
34. 前記セルは、ソースフォロワトランジスター及びビット選択トランジスターを有し、前記ソースフォロワトランジスターは、前記記憶節点と結合されたゲート及びチャネルを有し、前記ビット選択トランジスターは、前記ソースフォロワトランジスターのチャネルと直列に接続されたチャネルを有し、及び、前記出力信号をアサートする段階は、
    制御信号を前記ビット選択トランジスターのゲートにアサートし、前記ビット選択トランジスターをオンに切り替える段階を有し、これにより、前記露光電荷を示す電流を、前記ビット選択トランジスターのチャネル及び前記ソースフォロワトランジスターのチャネルを通じて流す、請求項２３記載の方法。
35. 画像センサーであって、アクティブ画素センサーセルのアレイを有し、前記各セルは、
    少なくとも２つの部分露光間隔を有する露光間隔の間、光子に露光されるよう構成された少なくとも１つのフォトダイオード、
    前記フォトダイオードと結合されたリセット回路、並びに
    前記フォトダイオード及び記憶節点の間に結合され、及び前記露光間隔の間、露光電荷が前記記憶節点に蓄積するよう構成された、統合バラクタ、
    を有する、画像センサー。
36. 前記セルは、セルの行及び列に構成され、前記センサーは、
    前記セルの各列は、列ラインの異なる１つと結合され、及び各行のセルは、前記列ラインの異なる１つと結合された、列ラインのセット、並びに
    前記列ラインは、読み出し回路と結合され、及び前記読み出し回路は、露光間隔の後、前記アレイの全てのセルを読み出すよう構成された、読み出し回路、
    を有する、請求項３５記載のセンサー。
37. 前記各セルで、前記フォトダイオードは、第１の節点を有し、前記バラクタは、前記第１の節点及び前記記憶節点の間に結合され、前記セルは、前記第１の節点において第１のキャパシタンスを有し、前記バラクタは、前記記憶節点においてバラクタキャパシタンスを設け、及び前記バラクタキャパシタンスは、前記第１のキャパシタンスより非常に大きい、請求項３５記載のセンサー。
38. 前記各セルで、前記リセット回路は、一連のリセット間隔のそれぞれの間、前記フォトダイオードをリセットするよう構成され、前記各リセット間隔は、前記部分露光間隔の異なる１つの前に起こり、及び前記フォトダイオードは、前記各部分露光間隔の間、部分露光電荷が前記第１の節点において蓄積するよう構成され、
    前記部分露光間隔の最後の１つの終了時の前記露光電荷が、全ての前記部分露光間隔の間、前記第１の節点に蓄積された前記部分露光電荷の和を示すよう、前記リセット間隔は、前記部分露光間隔と比べて十分に短く、及び前記バラクタキャパシタンスは、前記第１のキャパシタンスと比べて十分に大きい、請求項３５記載のセンサー。
39. 前記各セルで、前記フォトダイオードは、第１の節点を有し、前記リセット回路は、前記第１の節点と結合されたチャネル端子を有するＭＯＳトランジスターを有し、前記バラクタは、前記第１の節点及び前記記憶節点の間に結合された、請求項３５記載のセンサー。
40. 前記各セルで、前記第１の節点は、前記フォトダイオードの非接地端子である、請求項３９記載のセンサー。
41. 前記各セルは、
    前記記憶節点及び出力節点と結合され、及び出力節点において、前記記憶節点の電位を示す出力信号をアサートするよう構成された出力回路を更に有する、請求項３５記載のセンサー。
42. 前記各セルでは、前記出力回路は、前記記憶節点と結合されたゲートを有するＭＯＳトランジスターを有する、請求項４１記載のセンサー。
43. 前記各セルは、
    前記記憶節点及び出力節点と結合され、及び前記出力節点において、前記記憶節点の電荷を示す出力信号をアサートするよう構成された出力回路を更に有する、請求項３５記載のセンサー。
44. 前記各セルでは、前記バラクタは、接合ゲート型電界効果素子である、請求項３５記載のセンサー。
45. 前記各セルでは、前記フォトダイオードは、第１の節点を有し、前記リセット回路は、前記第１の節点と結合されたチャネル端子を有するトランジスターであり、前記バラクタは、前記第１の節点及び前記記憶節点の間に結合されたチャネルを有するＭＯＳトランジスターである、請求項４４記載のセンサー。
46. 前記各セルでは、前記バラクタのソース領域及びドレイン領域の１つが、前記記憶節点において前記バラクタキャパシタンスを設けるよう、前記バラクタは、動作中、バイアスされる、請求項４４記載のセンサー。
47. 前記各セルでは、前記バラクタは、前記バラクタのドレイン領域が、前記記憶節点において前記バラクタキャパシタンスを設けるよう、前記セルの動作中、バイアスされるＮＭＯＳトランジスターである、請求項４６記載のセンサー。

Images