JPH04502688A - 広ダイナミックレンジ影像センサー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 広ダイナミツクレンジ影像センサー 発明の分野 本発明はビデオ影像に、また特に画質向上ビデオ影像を提供するための装置と技 術に関するものである。

発明の背景 現在各種のビデオ画質向上装置と技術が提案されている。ＡＧＣ技術は、中でも 、ビデオ信号のＤＣレベルの減算によってビデオ影像のダイナミックレンジを減 らすためのビデオ信号にその技術が使われている。上記の技術は、線形ＡＧＣが 画素毎にビデオ影像に適用されることが、米国特許４，７１９，３５０に記載さ れている。

米国特許４，６０１，０５５は、特に、近傍変形を提供する影像プロセッサを記 載している。

米国特許４，４７１，２２８は露出コントローラを備えた固体影像センサーを記 載している。露出制御はフレーム全体に適用され、個々の画素には向けられない ものと思われる。

米国特許４，５５６，９０８はランダムアクセス方式と思われる形で画素にアド レス自在な光ダイオードアレーを有する固体影像センサーを記載している０画素 の選択された群から光度計への測光出力が提供されているが、画素にアドレス自 在な感度制御は提案または提供されていない。

米国特許４，４７２，６３８は２次元影像処理を受けた影像情報を直接出力する ことのできる２次元固体影像センサーを記載している。

米国特許４，７３４．７７６はＣＩＤアレーのダイナミックレンジを拡張するた めのシステムを記載している。ＣＩＤアレーはアレーの中の各々の画素に対して 、一方は短く他方は長い、２つの積分時間を提供し、この様にして生成された信 号を両方とも読み出す設計になっている。ついで各々の画素のために適切な信号 れば、長と短の積分時間の間の感度の差を補正するために増幅される０画素にア ドレス自在な感度は提案または提供されていない。

米国特許４，４７３，８３６は検出器と一体化されたログ増幅器によって広いダ イナミックレンジを実現するセンサーまたはセンサーアレーを教示している。積 分時間の変化は何も提供されて米国特許４，６３６，８６５は過剰な光キャリア ーの放出を可能にする検出器設計を開示している。これは改良型ブルーミンブグ 防止方式である。

米国特許４，６５６，３６１は光によって発生した電流の検出に集積方式を用い ることによって達成された改良感度及びダイナミックレンジを備えたｎＭＯ３光 ダイオードアレーを開示している。

米国特許４，６０９．８２５は行毎に可変積分時間を提供するライン転送型ＣＣ Ｄアレーを教示している。可変積分時間はリセットパルスと信号転送パルスの間 の時間の変動によって達成される。

米国特許４．５８３．００２は全体の影像強度に応じて感度調節を行う固体影像 センサーを開示している。

米国特許４．６８９，６８８は回路の静電容量を減らし、ＳＺＮ比を高めるため に各行毎に個別の増幅器を備えたＣＩＤアレーを教示している。

米国特許４，７７５，７９９は入力信号の状態に応じた形で平均化するデジタル 及びアナログ信号技術によって影像スキャナーのダイナミックレンジを向上させ ている。

米国特許４，７０６．１２３は個々の光検出器の上だけの入射光の量との関連に おいて個々の光検出器の露出時間を変更するための装置を開示している。露出時 間は、一般に２である、少数の明確な積分時間に制限され、さらにどの画素を制 御できるかについては制約がある。検出器の各ラインには少なくとも２つの追加 のシフトレジスタを添えなければ成らないが、その回路の量は２次元配置では実 現し難い。

Ｓ、Ｆ、デワースとＣ０Ａ、ミードはＶＬＳ　Ｉ先端技術に関する第５回ＭＩＴ 会議（１９Ｂ８年３月、ＭＩＴ　ケンブリッジ、マサチューセッツ州、Ｕ、Ｓ、 　Ａ）で発表されその議事録に掲載された「２次元目視トラッキングアレー」と 題する論文の中で、入射光の強度とある程度の近傍全体の平均強度の間の差を、 画素毎に、計算する半導体感光素子を開示している。この素子は個々の光検出器 のダイナミックレンジと画素毎に要求される回路の複雑性による制限を受ける。

欧州特許２３３，４６４は各々の光ダイオードのために選択自在なフィードバッ ク増幅を提供する光ダイオードアレーを示していると思われる。

発明の要約 本発明は上述の従来の装置及び技術の１ｉｔｌｌ限を克服する改良されたビデオ 影像画質同上装置を提供しようとするものである。

したがって本発明の推奨実施態様によれば、入射光を受光するためのステアリン グ（ｓｔａｒｒｎｇ）アレーに配置された多数の感光検出器と、その全体の固有 ダイナミックレンジ内の異なる動作レンジにおいて動作するように感光検出器の 応答を制御するための検出器制御装置とから成り、特定の時間におけるステアリ ングアレーの出力が特定の検出器の動作入射光ダイナミックレンジよりも大きな 入射光ダイナミックレンジに広がる入射光に関する影像情報を提供するビデオ擾 像装置が提供される。

本発明の推奨実施ｎ欅によれば、感光検出器の応答を制御するための装置はある 場の中の多数の個別の画素または指定された画素の群に同時にアドレスすること ができる。

本発明の推奨実施１！！欅によれば、ステアリングアレーは通常２次元アレーで ある。その変型として、ステアリングアレーは１次元アレーを備えることもでき る。

さらに本発明の推奨実施ａ様によれば、検出器制御装置は多数の検出器の各々の 積分時間を選択的かつ可変的に決定する手段を包含する。

加えて、本発明の推奨実施Ｂ様によれば、ステアリングアレーは、ＭＯＳチップ 上の拡散ダイオードアレーの形のような、ユニタリ集積チップの上に実現するこ とができる。

本発明の１つの実施態様によれば、検出器制御装置は多数の検出器の各々に２つ の制御信号を提供するための装置を備えている。

検出器は予め定められた制御信号の組合せの同時受信または非覆に応答して始動 させられる。

本発明の推奨実施態様によれば、多数の検出器の各々に制御回路が備えられてい る。

加えて、本発明の推奨実施Ｂ様によれば、検出器の出力は、可変積分時間に基づ く検出器の動作によって発生した全体的なダイナミックレンジの減少にもかかわ らず、影像内容を保存するために近傍変形を加える装置に供給される。

さらに本発明の推奨実施態様によれば、検出器制御装置は個々の感光検出器の応 答を制御するために多数の感光検出器の上の光入射に応答する装置を備えている 。

またさらに、本発明の推奨実施態様において、当該光入射に応答する装置はその 上の光入射に応答して及びその上とその近傍への光入射に応答して複数の感光検 出器の内の少なくとも１つの個別感光検出器の応答を制御する働きをする。

さらに、本発明の推奨実施態様によれば、検出器制御装置は個々の感光検出器の 各々の応答を代表する値を記憶するための装置と記憶された値を更新するための 装置を備えている。検出器制御装置は多数の検出器に入力光のダイナミックレン ジよりも小さいダイナミックレンジを有する、または選択自在なダイナミックレ ンジを有する出力を提供させる働きもする。

本発明の推奨実施態様によれば、さらに多数の感光検出器の出力及び多数の感屍 検出器に提供された制御信号を受信し、これらに対応して、もしアレーが均一な 感度と拡張されたダイナミックレンジを有するセンサーで構成されていた場合に 得られるような検出器の修正出力を提供する影像処理装置をさらに具備するビデ オ撮像装置が提供される。この影像処理装置は、多数の検出器が、入力光のダイ ナミックレンジに一般的に等しいダイナミックレンジを有する、または選択自在 なダイナミックレンジを有する出力を提供するようにさせる働きをする。

さらに、本発明の推奨実施態様によれば、影像処理装置は多数の検出器の積分時 間を表す制御信号を受信し、それに応じて均一な感度に対応する検出器の修正出 力を提供する。

加えて、本発明の推奨実施態様によれば、多数の感光検出器は、各々が異なる色 彩に感度を示す、複数の検出器を備えている。検出器制御装置は当該複薮の検出 器の複数の色彩に対する応答を制御する働きをする。

さらに、本発明の推奨実施態様によれば、色彩検出器制御装置は、応答を決定し 特定の影像位置において複数の検出器のためにそれを支配する単一の制御出力を 提供するためにその影像位置において無彩色強度に応答する装置を備えている。

さらに、゛本発明の推奨実施態様によれば、ビデオ撮像装置は、多数の検出器、 複数の感光検出器のサンプルタイミングを共に決定する桁（ｃｏｌｕｍｎ）と行 （ｒｏｍ　）の制御装置及び複数の感光検出器からビデオ信号を読み出すための 装置を備えている。加えて、当該多数の検出器の各々は複数の感光検出器の予備 電荷を共に決定する桁と行の制御装置を備えている。

またさらに、本発明の推奨実施態様に従って、桁と行の制御装置はそこに過剰な 電荷が蓄積されるのを防止するために複数の感光検出器の内の少なくともいくつ かの多重予備電荷を提供するための装置を備えている。

本発明の推奨実施態様に従って、ビデオ信号を受信し入力ダイナミックレンジよ りも狭いダイナミックレンジを有する出力ビデオ信号を提供し、同時にエツジ情 報を保存しいくつかの相対的に空間的変化が少ない情報を除去するための装置を 備えている。

加えて、本発明の推奨実施態様に従って、ビデオ信号を受信し提供する装置は少 な（とも２つの近傍オペレータ装置と少なくとも２つの近傍オペレータ装置の出 力を結合するための加算装置を備えている。

さらに、本発明の推奨実施態様に従って、受信し提供するための装置は共に入力 ビデオ信号を受信し出力信号を提供するために入力ビデオ信号によって乗しられ る乗算係数を提供する少なくとも１つの近傍オペレータと少なくとも１つの探索 テーブルを備えている。

図面の簡単な説明 本発明は図面と併せて下記の詳細な説明によってもつと完全に理解し評価するこ とができる： 図１は本発明の推奨実施態様に従って製作され動作するビデオ撮像システムを説 明するブロック図である；図２Ａは本発明の１つの実施態様による検出器配置と 組み合わされた検出器制御装置の簡略化したブロック図である；図２Ｂと図２Ｃ は本発明に使用される検出器要素の２つの別の実施態様の簡略化した回路図であ る； 図２Ｄは図２Ａの検出器アレー及び制御装置の動作を理解するのに役立つ図であ る； 図２Ｅは図２Ａの装置の動作を示す一連のタイミング図である；図３Ａと図３Ｂ は発明の別の実施態様による検出器アレー及び組み合わされた検出器制御装置の 簡略化したブロック図である；図４は図３Ａと図３Ｂの実施態様の特定の検出器 のための検出器制御装置の配線図である； 図５は発明の実施態様に使用された典型的な近傍変形内の処理された画素間の関 係を絵で示した図である；図６は発明の実施態様に従って近傍変形を実行するの 用いられる回路の配線図である； 図７は図２Ａの装置を制御するのに通した制御回路の簡略化したブロック図であ る； 図８Ａと図８Ｂは図２Ａの装置を制御するのに適した制御回路の２つの別の実施 態様の簡略化したブロック図である：図８０は図８Ａと図８Ｂの回路に使用され る回路のブロック図である； 図９Ａと図９Ｂは総カラー動作のための図２Ａに図示したものに類偵した制御装 置に適した制御回路の２つの別の実施態様の簡略化したブロック図である； 図１０Ａ、図１０Ｂ及び図１０Ｃは本発明に使用される影像処理回路の３つの別 の実施態様の簡略化したブロック図である。

推奨実施態様の詳細な説明 次に本発明の推奨実施態様に従って製作され動作するビデオ撮像システムを説明 するブロック図である図１を参照する０本システムには、適応感度制御装置１２ と相互連結された、一般に２次元である固体検出器アレーＩＯが備えられている 。検出器アレー１０の出力は、適切なバス１４を介して、従来のラスター走査回 路またはその代わりにイスラエル特許出願第８３２１３号に記載′され請求され ているインテリジェント操作回路を備えることのできる、ビデオ読出し制御回路 １６に提供される。

図２Ａは適応感度制御装置と本発明の推奨実施態様による検出器アレーｌＯの間 の相互連結を示している。個別の画素に対応している、各々の検出器要素２０は 、共にシフトレジスタを使用することのできる行サンプル制御回路２２と桁サン プル制御回路２４の両方への接続を備えている。

図２Ｂは各々の検出器要素２０の特定の相互連結を示している。

この図では第１及び第２のＡＮＤゲー１−３０と３２は、予備荷電（Ｐ）リード 線３４及びサンプル（Ｓ）リード線３６を各々介して桁サンプル制御回路２４（ 図２Ａ）に連結された第１の入力を持ち、またリード線３８を介して行サンプル 制御回路２２（図２Ａ）に連結された第２の入力を持つことが解かる。各々の検 出器要素２０のためのリード線の数は、サンプルと予備荷電の間の時間を決める ための局所遅延回路が提供されれば、２本に減らすことができるだろう。

各々の画素に対応する光ダイオード４０などの光検出器要素は、ＡＮＤゲート３ ０の出力に支配されるＰスイッチ４２を介して予備荷電電圧Ｖｐに結合され、Ａ ＮＤゲート３２の出力に支配されるＳスイッチ４４を介してバッファー４６に結 合され、さらにコンデンサ４８に結合されている。スイッチ４４とバッファー４ ６の位置を逆にすることもできる。またバッファー４６とコンデンサ４８の位置 を逆にすることも可能である。各々の画素セルは図２Ｂに示されていない追加の 回路を備えることができることに注意しなければならない。しかしながら、図２ Ｂの回路は、本発明を理解するのに必要な全てである。

したがって、画素に対応する各々の光検出器要素の積分時間はリード線３４．３ ６及び３８に沿った適切な電気信号の提供によって支配されることが理解される だろう、積分の開始はＡＮＤゲート３日がリード線３４と３８によって同時に入 力を受信し、それによって光ダイオード４０を荷電することにより行われる。積 分の終結はＡＮＤゲート３２がリード！３６と３８によって同時に人力を受信し 、それによってスイッチ４４を閉し、バッファー４６を介して光ダイオードをコ ンデンサ４８に結合することにより行われる。

検出器要素２０の別の実施態様は、ＡＮＤゲート３２とその、リード線３８を介 しての、行制御回路２２への接続を省略している０桁制御回路２４に接続された Ｓリード線３６は、Ｓスイッチ４４に直結されている。したがって、ある桁の中 の全ての画素は同時にサンプルされ、それらの露出時間は予備荷電信号だけによ って制御される。

図２Ａ及び図２Ｂの実施態様において、各々の画素に対する積分時間の選択は行 と桁のサンプル制御回路２２と２４によって検出器アレー１０の外で支配される ことが理解されるだろう０回路２２と２４は、シフトレジスタなどの、２進デー タレジスタとして実現されることが望ましい。

図２Ａ及び２Ｂの実施態様は画素の群にも個別の画素にも適用できることが理解 されるだろう。

図１、図２Ａ及び図２Ｂの実施態様は改造ＣＯＤデバイスにも応用できる。全体 的なチップのアーキテクチュアは図２Ａに示した通りであるが、検出器要素２０ は図２０に概略を示した通りである。この別の実施り様において、光検出器要素 は、ＣＯＤ検出器アレーに広く用いられているＭＯ３減損コンデンサ（ｄｅｐｌ ｅｔｉｏｎｃａｐａｃｉｔｏｒ）　１００である。先の実施態様と同じく、Ｐス イッチ４２はＡＮＤゲート３０がリード線３４と３８によって同時に入力を受信 するときに予備荷電電圧Ｖｐを放出する。予備荷電電圧Ｖｐは一般にコンデンサ ｌＯＯから蓄積された光荷電を除去する。先の実施１！樺と異なり、サンプリン グ回路は従来のＣＣＤ転送ゲート１０２を備えている。この様な受光部（ｐｈｏ ｔｏ−ｓｉｔｅｓ）の完全なライン（行または桁）は同時にトリガーされてその 荷電をＣＣＤシフトレジスタ１０４の平行なうインに転送する。やがて、ＣＣＤ シフトレジスタ１０４は荷電を受光部の外に転送する。この様にして、各々の検 出器要素２０はその固有の予備荷電を受け取るがラインに沿った全ての検出器要 素２０は一緒にサンプルされる。

この検出器要素２０の実施態様は従来のＣＣＤアレーの実施態様と類似している が、各々の検出器要素２０がＡＮＤゲート３０によって制御される固有の予備荷 電回路によって個別に荷電される点が異なっている。

各々の画素が桁及び行制御リード線３４．３６及び３８の信号のスイッチングに よって個別に予備荷電またはサンプルされることは本発明の１つの特徴である。

スイッチング動作はｌｆｆ１２Ｄに示されている。信号は、行及び桁制御回路２ ２及び４４のレジスタ。

１１０及び１１２に各々、外部から読み込まれた制御語によって一般に決定され る（図２Ａ）。制御語は、一般に１または０のどちらかである、１ビツトの値の 連続で一般に構成されている。

桁レジスタ１１２の制御語は、予備荷電すべき桁アドレスｊにおいて一般に１を 含み残りの桁アドレスでは０を含んでいる。桁ｊの制御語と同時にレジスタ１１ ０に読み込まれる行制御語は、そこで検出器アレーｌＯの画素（ｉ、ｊ）が予備 荷電される各々のアドレスｉにおいて１を含んでいる。図２Ｄにおいて桁及び行 制御語が示されたときに予備荷電されるであろう画素には文字Ｐが付けられてい る。

桁制御語ば１がレジスタ１１２を通じて順次シフトされ、それによって検出器ア レー１０の桁を順次励起させるように一般に設計されている。読み込まれた行制 御語は励起された桁の中に予備荷電される画素ムこ対応している。桁制御レジス タにおける桁予備荷電信号ｌによって各々の桁に新しい行路が読み込まれている 期間のサイクルを、以下「桁サイクルｊと称する。

複数の積分時間を生成するために、桁サイクルは、各々の連続する桁サイクルが より短い積分または露出時間に対応する場合には、複数回反復される。特定の桁 の画素は異なる積分時間を持っているので、特定の桁に付いて読み込まれた行制 御語は各々の桁サイクルにつれて変化する。全ての画素がそのリセットサイクル を完了したときに反復は終了する。この時点で、画素の光荷電値がサンプルされ その光荷電が検出器アレー１０の外に転送される。

サンプリングは、全ての桁を通じて、特定の予備荷電サイクルについて、一定の 積分時間を維持するために桁毎に実行される。

したがって、サンプリングを生成するために桁サイクルはもう一度反復される。

この目的のために別個の桁サンプルレジスタが一般に桁制御回路内に含まれてい る０図２Ｂに示した、第１の実施！！様において、サンプリング開始前にすべて １の行路が行制御レジスタに読み込まれる。Ｓスイッチ４４が行リード＄１３８ に連結されていない別の実施！！様の場合、一般に行路は読み込まれない。

図２Ｅは上述の予備荷電プロセスを示し、検出器アレー１０の画素（ｉ、ｊ）か ら（ｊ＋２、ｊ＋１）に対する例としての概念的なタイミング図である０図２Ｅ は２つの桁、ｊとｊ＋１、及び３つの行、ｔ、ｉ＋１とｉ＋２、に対する予備荷 電信号並びに２つの桁に対するサンプル信号を示している。

画素はその桁と行アドレスが同時にそれら各々の予備荷電信号の下りのエツジを 受信したときに予備荷電される。したがって、各々の画素についての光子流れの 積分は画素が存在する行と桁に共通の予備荷電信号で開始される。積分は画素が 存在する桁に対するサンプル信号の上りのエツジで終了する。

図２Ｅは各々の桁が桁サイクル毎に１回その桁予備荷電信号を受信し、積分時間 の所定の選択に対して、桁ｊが必ず桁ｊ＋１の前に予備荷電されることを示して いる０行予備荷電体号のタイミングは桁の場合はど規則正しくはなく各々の画素 に要求される積分時間に左右される。図２已に示したごとく、ＴＩ、Ｔ２及びＴ ３の３つの実例積分時間があり、その内Ｔ３が最長で第１の桁サイクルに対応し ている。

図２Ｅには図示されていないが、画素を何度も予備荷電することも可能である０ 画素が予備荷電される都度、その蓄積された光電荷が放出される。したがって、 サンプリングに対する電荷積分は最後の予備荷電で開始される。この技術に熟練 した人はこのメカニズムが、従来のセンサーアレーではそれらの画素に飽和を引 き起こすかも知れない、光学影像の明るい領域に対応する、高光子流れに曝され た画素内のプルーミングを防止する働きをすることが理解できるだろう。

ビデオの読出しは上述の予備荷電／サンプルとは独立しているので、積分時間は 一般に任意の時間になる０本発明の推奨実施態様に従って、積分時間は一般に毎 秒３０フレームのビデオフレーム速度以下である。

検出器アレー１０の積分時間解像度は１回の桁サイクルに要求される時間の長さ に依存する。例えば、検出器アレー１０は制御語を読み込むために１６ビツトの データバスで１０ＭＨｚの速度で動作する５１２ｘ５１２画素検出器アレーとす ることができる。

検出器要素２０は図２０に示したＣＣＤ型である。実例の検出器アレー１０は、 単一の５１２ビット行語を読み込むのに３．２μ秒を要し１度にアレーの５１２ の全ての桁を通ってステップするのに１．６ｍ秒を要する。検出器アレーｌＯの 速度を増すために、より高速のクロック速度及び／またはより広いデータバスを 使用することもできる。

本発明の実施態様によれば、各々の画素の積分時間の選択は検出器アレー１０の 内部で各々の画素に対応する光検出器要素に結び付けられた適応感度制御回路に よって支配される。この実施態様は図３Ａと図３Ｂに示した。

図３Ａは各々の画素モデュール５１が、回路１６（図１）と類似のものとするこ とのできる、バス５２を介してビデオ読出し制御回路５４と連絡している検出器 アレー５０を示している０図３Ｂは各々の画素モデュールの構造を示している。

各々の画素モデュール５１は、Ｐスイッチ５８を介して予備荷電電圧源６ｏに結 合され、Ｓスイッチ６２を介して画素バフファー６４に結合され、今度は後者が バス５２を介してビデオ続出し制御回路５４と連絡している光ダイオード５６の ような光検出器要素を備えている。

画素バッファー６４の出力■１は、図５に示したごとく、Ｖ　ｔ　ｊと画素ｉｊ の８つの近傍に対する画素バッファー６４の出力の近傍変形である、信号Ｎ　ｉ 　ｊを計算する働きをする近傍変形プロセッサ６Ｇにも提供される。その代わり に、垂直に２つ水平に２つの近傍しか持たないものなどのような、他の種類の近 傍変形を使用すること、またさらに、３ｘ３より大きな近傍を使用することもで きる。線形走査の場合、走査ラインに沿った近傍だけを組み込む近傍を使用する こともできる。

信号Ｎ　ｉ　ｊは、スイッチ５８と６２に制御信号を提供する、適応感度制御回 路６８に提供される。

近傍変形プロセッサ６６の推奨実施態様は図６に示した。図６の回路はある画素 に隣接する８つの画素からの光強度値は、Ｓ。

Ｆ、デワースとＣ，Ａ、ミードの「２次元目視トラッキングアレー」と題する論 文に記載された様な８人力差動増幅器または抵抗器ネットワークなどの、平均化 回路９０によって平均化されることを示している。平均化回路９０の出力は差動 増幅器９２に供給され、後者も１＋イプシロン増幅器９４を介して、公称画素（ ｉ、ｊ）からビデオ出力信号Ｖ　ｉ　ｊを受信する。差動増幅器９２の出力が画 素（ｉ、ｊ）に対する近傍信号Ｎｉｊである。

本発明の別の実施態様に従えば、近傍信号Ｎ　ｉ　ｊを取得するために任意の適 切な近傍変形を適用することもできる。

回路６８の推奨実施態様は図４に示されている。図４に見るごとく、差動増幅器 ７０は近傍変形プロセッサ６６から信号Ｎｉ、を受信し、外部ソースから基準電 圧■、を受ける。差動増幅器７０の出力はＮ　ｉ　ｊとＶ、の差に比例してトラ ンジスタ７２の動作を支配し、トランジスタ７２はコンデンサ７４の荷電を支配 する。スイッチ７６はＰ信号が供給されたときにコンデンサ７４をリセットする 。

コンデンサ７４は同じく基準電圧Ｖｒを受ける比較器８０の１つの入力と結合さ れる。比較器８０の出力はスイッチ６２（［３Ｂ）に制御信号を提供する第１の ワンシラノド・マルチバイブレーク８４にも提供される。フンショット８２の出 力は第２のフンショット・マルチパイプレーク８４にも提供され、後者はスイッ チ７６をリセットする働きもあるスイッチ５日（図３Ｂ）に制御信号を提供する 。

図４の回路は発振を防止するために１　（ｕｎｉｔｙ）よりも小さい利得を有す る１次の負のフィートバックループを形成する。近傍信号ＮＩＪはＶ　ｉ　ｊ内 で単調であるから、図４の回路は影像のダイナミックレンジを圧縮する働きをす る。したがって、あるサイクルにおいて、影像ビデオ信号が高ければ高いほど、 次のサイクルの積分時間が短くなり、その後のサイクル内で発生するＶ　ｉｊを 低くする。この目的のために、もっと高次のフィードバックループも使用するこ とができる。

サイクル動作する光検出器の代わりに、上述の「２次元目視トラッキングアレー 」と題する論文に記載された様な、感光トランジスタを使用することもできる。

次に図７は制御回路の第２の実施態様を示している０本発明のこの実施１！様に よれば、適応感度制御回路１２の一部はセンサーチップ１１９の内部にあり一部 は外部にある。センサーチップ１１９の内部回路は検出器アレー１０及びそれを 直接制御する要素である行制御回路２２と桁制御回路２４、並びにビデオ読出し 制御回路Ｉ６を備えている。チップの外部にある適応制御回路１２は検出器アレ ー１０上の各々の画素の積分時間を決定し、一般に本発明のビデオ撮像システム の出力である広ダイナミツクレンジビデオ信号を決定する様な要素の集まりであ る。

センサーチップ１１９は一般に先に個々の要素について述べたのと同じように動 作する。タイミング制御１２０は積分時間の妥当に広いレンジが定義されるよう にアレー画素に対するいくつかの、通常は３の、積分時間を決定する。実例の０ ．１，１．６及び２５．６ｍ秒の積分時間の組では３０ｍ秒フレーム速度という 制約の下で２５６　：　ルンジという結果が得られる。これらの積分時間を達成 するには一般に２５ＭＨｚクロンクと６４ビツトのデータバスが必要である。

制御メモリ１２２は１反復の毎回についてＭχＮ検出器アレー１０のＭ桁の各々 について行制御語を記憶する。ここでｒは積分時間の数でもある。実例の積分時 間の組について、各々の画素はそれに組み合わされて、最短積分時間の［０，０ ，ｌ］、、中間長さの積分時間の［０，１，Ｏ］及び最長積分時間［１，０，０ ］の３つの入力の１つを持つ。行制御メモリ１２２はさらに後述の処理に使用す る選択された積分時間を記憶する。

タイミング制御１２０は、行制御メモリ１２２に行制御レジスタに読み込む適切 な行制御語Ｒｊを指示する一方で桁制ｍ２２に１桁サイクルまでサイクルさせる 。要求された積分時間を達成するためには桁サイクルの間に待機状態を置くこと が必要なことが分かるだろう６反復が終了すると、タイミング制ｍ１２０はアレ ーをサンプルさせるために桁制＠２４に適切なサンプル信号を送る。

ある桁の全ての画素が同時にサンプルされること、及び検出器アレ−１０全体を 通して画素積分時間を均一に保つためにある桁がサンプルされる時間とその左隣 がサンプルされる時間の間のギャップが維持されることが分かるだろう、上記の 実例ではこのギャップは３．２μ秒である。

サンプリングの後、画素強度はビデオ読出し制御６によって読み取られる。続出 し１６のビデオ出力は増幅器１２６で増幅され、積分時間更新と拡張ダイナミッ クレンジビデオ出力計算動作・に使用するＶ　ｉ　ｊを生成するために、Ａ／Ｄ 変換器１２８内で、デジタル化される。この動作に使用されるアルゴリズムは本 出願の共同所有者が共同で所有しているイスラエル特許出願第８７３０６号に開 示されている。簡単に言えば、アルゴリズムは各々の画素について画素検出器要 素２０が最適の、線形領域で動作しているときに受信したものとして値を決定す る。次にアルゴリズムは各々の値に画素検出器要素２０の線形領域内でその値を 発生する積分時間の逆数を掛ける（あるいはシフトさせる）０画素値は次に結合 されて単一の、拡張グイナミソクレンジ画像になる。

したがって、比較器１３０はＶ　ｔ＝が検出器要素２０の線形領域内にあるか否 かを判定する。ある場合、行制御メモ奪月２２内に記憶された画素（ｉ、ｊ）は 変わらない、■□、が線形領域の外にあるとき、Ｔ　ｉ　ｊはＴ　ｉ　ｊ変更ブ ロック１３２によって、それが各々線形領域の下にあるか上にあるかにしたがっ て、次に高いあるいは低い積分時間に増加または減少され、それに応して画素（ ｉ。

ｊ）の入力が変えられる。Ｖ　ｉ　ｊが線形領域からはるかに逸脱しているとき 、Ｔ　ｉ　ｊの変更では十分ではないことがあり、そのため、次のフレームでＴ 　ｉ　ｊを再度調整することが必要になるだろう。これはｖ目が線形領域内に来 るか、Ｔ　ｉ　ｊが極限値でありそれ以上調整できないと見なされるまで継続さ れる。したがって、シーンの輝度が一時的に突然変化したときの感度調節にはｒ −１フレームの遅れが生じることがある。

Ｖ　ｉ　ｊは、検出器アレー１０に対する画素感度の変動のためのビデオ出力信 号、または積分時間、を１＋！！１１する働きをする掛算器１３４へも入力され る。掛算器１３４はＶ　ｉ　ｊをＶ、、／Ｔｉ、に変形する。ここでＴ　ｉ　ｊ は行制御メモＩ７１２２への適切な画素入力から計算される。上記の例のように 、２の倍数である積分時間について、掛算器１３４は適切なビット数でシフト動 作を実行する。現在の実施態様において、掛算器１３４は一般に検出器アレー１ ０から生成された８ビットビデオ信号から１６ビツトのデジタルビデオ信号を生 成する。標準的なビデオ表示装置は６−７と７）ダイナミックレンジを越えない アナログ信号を表示できるだけである。

したがって、本発明の推奨実施態様はさらにダイナミックレンジ圧縮器１３６を 備えている。一般に圧縮器１３６は、通常サイズがＭ　”　（ｍ−１）　＋ｍ） 　”１６のＦＩＦＯ蛇紋（ｓｅｒｐｅｎｔｉｎｅ）バンプｙ−１３８，３つのｍ ｘｍコンボルバ１４０．１４２及び１４４、加算器１４６及び出力アナログビデ オ信号を生成するためのＤ／Ａ変換器１４８を備えている。

典型的な３ｘ３近傍について、ＦＩＦＯバッファー１３８は一般にいつでも２” Ｍ＋３の画素を記憶し、全ての配列が通過して処理されるまで、ある画素の周囲 の特定の３ｘ３の近傍を読み出すためにタップが付けられている。特定の近傍の 各々の１６ビツトの値は高バイト、低バイト及び中バイトとして知られている３ つの８バイト値に「スライス」される。中バイトは高い４つのバイトと低い４つ のバイトを除去して生成されるものである。

近傍の高バイトは一緒にコンボルバ１４０に畳込まれ、中バイトはコンボルバ１ ４２によって畳込まれ、低バイトはコンボルバ１４４によって畳込まれる。３つ のコンボルバ１４０．１４２．１４４の核は次の通りである： ここで６ｐｓはブロック１５０に記憶された小さな値の常数である。

コンボルバ１４０．１４２．１４４の出力は加算され、８ビツトの値を生成する ために加算器１４６によって先端を切られ、その値がＤ／Ａ　１４　Ｂに提供さ れ、今度は、後者が８ビット信号のアナログ値を生成する。

この技術に熟練した者には、上記の動作の結果、通常の表示手段と処理手段に適 合する出力ダイナミックレンジを維持しながら検出器アレー１０内の検出器要素 ２０の固有人力ダイナミックレンジが７−８ビツトのレンジから全１６ビツトに 拡張されることが理解できるであろう、別の実施態様においては、掛算器１３４ から読みだされた１６ビツトのデジタル値が、拡張ダイナミックレンジ信号を処 理することのできるデジタル計算機またはその他の影像処理手段に直接提供され る。先に述べたごとく、当該拡張は各々の画素に対して可能な積分時間の１つを 選択することによって実行される。

さらに、検出器アレー１０及びその桁及び行コントローラ２４と２２を除いて、 必要な構成部品は通常入手可能であることが理解される。

次に図８Ａは図７の適応感度制御１２の別の実施態様を示している。この実施！ Ｉ！Ａ様においては、アナログビデオ出力が直接生成され、そのため１６ビツト 強度値を生成して次にそれを圧縮する必要はない。積分時間の計算は積分時間が １桁サイクルに必要な時間の整数の倍数である任意の値になるように積分時間間 隔の数を増すために修正されている。０．１６ｍ秒の最小桁サイクル時間とフレ ーム速度３０ｍ秒に対して、積分時間は２００　：　１の範囲で変えられる。２ ｘ２画素近傍のサンプリング時間を近傍全体にわたって同一になるように制限す ることによって、８００：１の積分時間が達成される。

センサーチップ１１９はアナログビデオ出力を生成し、増幅器１７２によって増 幅されてから表示機器に出力される。上述の実施Ｂ様と同様に、適応感度制御装 置１２を構成する積分時間処理要素は、センサーチップ１１９の外部にあり、一 般にデジタル回路で構成される。外部の積分時間処理要素は一般に、処理のため にアナログビデオ出力をデジタル強度Ｖ　Ｉ　ｊに変換するためのＡ／Ｄ変換器 １７４、出力強度Ｖ　ｉ　ｊとその出力を生成するために使用される積分時間Ｔ 　ｉ　ｊの両方が与えられたときに最適積分時間Ｔ　’　ｉ　ｊを生成する更新 積分時間ブロック１７５、及び選択された積分時間を８ビツトの値として記憶す るためのサイズがＭｘＮｘ８ビットのフレームタイミングメモリ１７８から成る 。

更新ブロック１７５は探査テーブル１７６、マルチタップ遅延ライン１８０と累 算器１８２から成る。探索テーブル１７６は積分時間ＴＬＪの予備新値、Ｔ　ｉ 　ｊ新を選択する。Ｔ　ｉ　ｊ新を決定する、探索テーブル１７６の中に記憶さ れた値を発生するために、Ｖ　ｉ　ｊ・とＴ、Ｊとの多くの異なる関数を使用す ることができる。推奨実施態様では、次の論理が使用されている：ｉ、ｖ、が、 一般に２５５の値である、飽和レベルにあるとき、Ｔ　ｉ　ｊ新はＴ、Ｊ／２に 設定する；それ以外のときは、２、　Ｔｉ、新　＝　１ｎｋ（ｋ＋’″■ｒｔ” ｅ　Ｘ　Ｐ　（’＋Ｊ）　）ここでに１は希望の領域全体のＴ　ｉ　Ｊの値の滑 らかな広がりを発生させるために選ばれた正規化常数であり、関数ｉｎｔは非整 数値から整数値を生成する。

別の実施態様に従えば、Ｔ、Ｊ新は式２によって定義される。

Ｔｉｊ新　−に、”（１−ｅｘｐ　（１ｎＥ；＝／Ｅ；Ｊｔａｕ））ここでに２ は１６ビツトの計算に適した、０と６５．３５５の間の範囲などの、計算に適し た範囲内にある、Ｅ　ｉ　ｊを生成するために選んで正規化常数であり、Ｅ　ｉ 　ｊは３式によって定義される。

Ｅ＋＝　−ｋｓ　”Ｖｔ；／　Ｔｒ；　（３）ここでに、とｔａｕはＴ、Ｊ新の 低い値を拡張し高い値を圧縮するほぼ対数曲線を生成するために選ばれた正規化 常数である。

局所的にエツジを強調し、人工性を抑えるために、Ｔ　ｉ　ｊ新はその近傍の新 種分時間の平均によって修正される。したがって、近傍の値が生成されるのを待 つため、それは一般にマルチ外ノブ遅延ライン１８０の中に記憶される。次に近 傍は累算器】８２によって平均化されて、次のバスの積分時間の新しい値である 、Ｔ　’　ｉ　ｊが生成される。

Ｔ　’　ｉ　ｊは、次の影像を取得するときに使用するためにフレームタイミン グメモリ１７８の中に８ビツトの数字として記憶される。

画素（ｉ、ｊ）におけるＴ°８．の積分時間の積分時間を生成する適切な行制御 １語は、後述のように行制御論理１８４によって生成され、上記のようにして行 制御回路２２の中に読み込まれる。

行側′４Ｂ論理１８４は一般に図８０に示した通りである。それは桁ｊのＴ　ｉ 　ｊ値をメモリ１７８から読出し、比較器３００の中でそれらを各々現積分時間 Ｔｎと比較することによって、現積分時間Ｔｎにおける桁ｊに対応する行路を発 生する。計数器３０２は、この実例では０．１６　ｍ秒である、基礎タイミング ギヤ・ノブのユニットで値Ｔｎを提供する。Ｔ、１がＴｎ以下であるとき、現行 路の中のアドレスｉは、画素（ｉ、ｊ）が現桁サイクルで予備荷電されるであろ うことを示す、１の値を受け取る。それ以外の場合、アドレスｉは、サンプルさ れるまで画素（ｉ、ｊ）が電荷を累積し続けるであろうことを示す、０値を受け る。計数器３０２はサンプリングサイクルが始まるまで、桁サイクル毎に一般に 減らされる；この様に、Ｔｎは最大値で積分サイクルを開始し、最小値で終了し て、毎回１桁サイクルずつ減ることが解かるだろう。加えて、Ｔｎが積分時間値 に達するまで、桁サイクル毎に各々の画素が予備荷電されることが解かるだろう 。

タイミング制御１２０は桁制御回路２４に桁サイクル毎に各々の桁を予備荷電さ せる。

積分時間Ｔ　ｉ　ｊはセンサーチップ１１９の予備荷電及びサンプル動作と関わ りなく画素毎に更新されることが解かる。行路のオフ−チップ発生は一般に非常 に高速である；０．１６ｍ秒の最短積分時間を達成するためには、５１２ビツト の行路を３００ｎ秒毎に発生しなければならない。２５　Ｍ　Ｈｚで動作する６ ４ビツトバスはそのような高速で行路を生成することができる。

アナログビデオ出力を直接生成する適応感度制御１２の別の実施態様は図８Ｂに 示した通りであり、更新ブロック１７５が最適新種分時間Ｔ′、４を発生する点 が図８Ａに示した実施態様とは異なっている。

この別の実施態様によれば、更新ブロック１７５は各々１９０及び１９２の、第 １及び第２の探索テーブルと掛算器１９４を備えている。

第１の探索テーブル１９０は出力強度Ｖ　ｉ　ｊと積分時間Ｔ　ｉ　ｊを受信し 、受信した信号に対応する値Ｅ　ｉ　ｊを選択する。値Ｅ　ｉ　ｊは一般に式２ にしたがって発生される。

前の実施態様と同じく、局所エツジ強化と人工性の抑制は一緒に近傍平均Ｅにａ 　ｖ　ｇを発生する遅延ライン１８０及び累算器１８２によって発生される。

第２の探索テーブル１９２はＥ（ｊａ　ｖｇを受領し、入力ＥＢａｖｇに対応す るＴ　ｉ　ｊ新のための値を選択する。第２の探索テーブル１９２に記憶された 値は一般に式４に従って発生される。

Ｔｉｊ新−ｋａ　”（１ｅｘｐ　（−１ｎＥＨＪａｖｇ／Ｅｔ＝ａｖｇ”ｔａｕ ））　（４） ここで、ｋ４とｔａｕは上記の弐３に付いて記載したのと同じ正規化常数である 。

Ｖｉｊが飽和レベルにあるとき、式４で計算したＴ　ｉ　ｊ新の値は無効であり 、累算器１９４はＴ　’　ｉ　ｊをＴＩＪ／２に設定する。その他の場合、掛算 器１９４がＴ゛４、をＴ、新に設定する。

図８Ａの実施態様はＴ　ｉ　ｊ新を最初に決定しついで局所エツジ強化と人工性 抑制を実行し、一方図８Ｂの実施態様は最初に近傍平均Ｉｉｊａｖｇを決定し、 次にそれを用いて積分時間Ｔ″、１を計算する。

次に図９Ａと図９Ｂは色彩影像を生成するシステムのための適応感度制御１２の ２つの実施態様を示している。各々３つのセンサーアレー２００．２０２及び２ ０４は影像の赤（Ｒ）、緑（Ｇ）及び青（Ｂ）成分を別個にしかし同期して発生 する。Ｒ，Ｇ及びＢの構成成分は各々Ａ／Ｄ変換器２０６．２０Ｂ及び２１０に よって個別に数値化され、デジタル出力は色彩変換器２１２によって色相（Ｈ） 、飽和（Ｓ）及び強度（１）色彩表現に変換される。上記の動作は単−ＲＧＢ色 彩検出器アレーからの出力に対しても実行できることが解かる。

色彩のための適応感度制御１２の第１の実施態様によれば、強度値Ｔ　ｉｊはビ デオ出力Ｖ、□が図７のモノクロ適応感度実施態様において処理されるのと全く 同じように処理される＊Ｉｉｊは掛算器２１４によって乗じられ（あるいはシフ トされ）、圧縮器１３６で圧縮され次いで、結合器２１６において、対応する色 相値Ｈｉ　ｊ及び飽和値Ｓｔ、と再結合されて、表示のために補正されたＲＧＢ 信号を発生する。デジタル補正ＲＯＢはＤ／Ａ変換器２１８．２２０及び２２２ によってアナログ信号に順次変換される。

強度値１　ｉｊも、Ｖ　ｉ　ｊが上記図７のモノクロ実施態様で使用されたのと 同じように、積分時間Ｔ３．の計算に使用される。演算は比較器１３０（図７） 及び変更Ｔ、Ｊブロック１３２（図７）から成る更新積分時間ブロック２２４内 で実行される。新しい積分時間は３つ全てのセンサーアレー２００，２０２及び ２０４について同一であり、行制御メモリ１２２に記憶される。したがって、１ つの組の行制御語が行制御メモリ１２２がら読み出され、３つのセンサーアレー ２００．２０２及び２０４の制御に使用される。

別室として、３つのセンサーアレー２００，２０２及び２０４の各々に、各々図 ７及び図８に記載されたものに１１４以した、３つの別個の制御回路を使用する ことができる。

図９Ｂに示した第２の実施例では、色彩のための適応感度制御は強度値１　ｉｊ が新しい積分時間を計算するために使用される点において、第１の色彩の実施Ｊ ！！様のそれに類似している。しかしながら、図９Ａの更新積分時間ブロック２ ２４は図８Ａ及び図８Ｂの更新積分時間ブロック１７５のいずれかに替えられ、 行制御メモリ１２２はフレームタイミングメモリ１７８に替えられる。加えて、 １６ビツト強度値計算は行われず、随行する圧縮器１３６もない。なぜならアナ ログビデオ出力はセンサーアレー２２０．２０２及び２０４から直接生成される からである。

図１Ｏは影像の詳細を失うことなく広レンジ入力ビデオ信号Ｖのダイナミックレ ンジを減らすために使われる３つの別々の影像処理手段を示している。図１０Ａ は、各々が元の画素語のビットの異なる連続する部分を受信し、多くのビット画 素語の全てのビットを一緒に網羅する少数の、一般には３つの、コンボルバ３１ Ｏ１３１３及び３１５を示している。３つの選択器３１１３１３及び３１５は元 の多ビット語の連続する部分の１つを各々生成する。コンボルバは、図７を参照 して上に述べたごとく、３ｘ３核を一般に使用する。コンボルバによる結果は加 算器３１６内で一緒に加算されてより小さなダイナミックレンジ信号Ｖが生成さ れる。

ｔｉＪｌｏＢに示した別の実施態様は、Ｔ８、新を計算するために図８Ｂで使用 されたのと類似の回路を使用し、平均化回路３２２と探索テーブル３２４を備え ている。平均化回路３２２は一般に遅延ライン３２０と累算器３２１から成り、 平均近傍強度を生成する。探索テーブル３２４の出力は、掛算器３２６内で、拡 張グイナミソクレンジ入力信号■と乗じられ、減少ダイナミックレンジ出力信号 Ｖを発生する。

グイナミソクレンジ圧縮器のさらに別の実施態様を図１０Ｃに示した。回路は図 １０Ｂに示したものに類似しているが、探索テーブル３２４が平均化回路３２２ の前に置かれている点が異なっている。

本発明の技術に熟練した者には本発明は上記の具体的に示し、説明したことに限 定されないことが理解されるだろう。本発明の範囲はむしろ下記の「請求の範囲 」によってのみ定義されるものである： ＦＩＧ、３Ａ ＦＩｏ、　５ ねｑ ＝ル、鮮 国際調査報告 １＋１＋＋ｎｍｂａ＋ａ１＾””””””ｏｌ、／１１（ＱＯ＃１’）７，４（

Claims (29)

【特許請求の範囲】
1. １．入力光を受光するためにステアリング（ｓｔａｒｉｎｇ）アレーに配置され た多数の感光検出器；及び 全固有ダイナミックレンジの範囲内で異なる動作レンジで動作するように感光検 出器の個別の検出器の応答を制御するための検出器制御手段から成り、ある特定 の時間におけるステアリングアレーの出力として、特定の検出器が動作する入射 光のダイナミックレンジよりも広い入射光ダイナミックレンジに拡張された入射 光に関する影像情報を提供する：ビデオ撮像装置。
2. ２．請求の範囲第１項記載の装置において、前記感光検出器の応答制御のための 手段は、多数の個別の画素またはフィールド内の多数の指定された群の画素を同 時にアドレスすることができるものである装置。
3. ３．請求の範囲第１項または第２項記載の装置において、前記のステアリングア レーが一般に２次元配列である装置。
4. ４．請求の範囲前記いずれかの項記載の装置において、前記の検出器制御手段が 多数の検出器の各々の積分時間を選択的にまた可変的に決定するための手段を有 する装置。
5. ５．請求の範囲前記いずれかの項記載の装置において、前記のステアリングアレ ーがユニタリ集積チップ上に実現されている装置。
6. ６．請求の範囲前記いずれかの項記載の装置において、前記の検出器制御手段が 多数の検出器の各々に２つの制御信号を提供し、各々の検出器が制御信号の予め 定められた組合せの同時受信または非在に応じて始動される装置。
7. ７．請求の範囲前記第１項乃至第５項記載の装置において、前記の検出器制御手 段が多数の検出器の各々の検出器のための制御回路を具備する装置。
8. ８．請求の範囲前記いずれかの項記載の装置において、可変積分時間に基づく検 出器の動作によって生成される全体的なダイナミックレンジの減少にかかわらず 影像内容を保存するために、当該検出器の出力が近傍変形を加えるための装置に 提供される装置。
9. ９．請求の範囲前記いずれかの項記載の装置において、前記の検出器制御手段が 感光検出器の前記の個別の検出器の応答を支配するために前記の多数の感光検出 器の上の光入射に応答する手段を具備している装置。
10. １０．請求の範囲第９項記載の装置において、光に応答する前記の手段がその上 の光入射に応じて複数の感光検出器のうち少なくとも１つの個別の検出器の応答 を支配する働きをする装置。
11. １１．請求の範囲第９項記載の装置において、光に応答する前記の手段がその上 及びその近傍の光入射に応じて複数の感光検出器のうち少なくとも１つの個別の 検出器の応答を支配する働きをする装置。
12. １２．請求の範囲前記いずれかの項記載の装置において、前記の検出器制御手段 が前記の感光検出器の前記の個別の検出器各々の応答を表す値を記憶するための 手段及び記憶した値を更新するための手段を具備する装置。
13. １３．請求の範囲前記第１項乃至第１２項のいずれかの項記載の装置において、 前記の検出器制御手段が前記の多数の検出器に前記の入力光のダイナミックレン ジよりも小さいダイナミックレンジを持つ出力を提供させる働きをする装置。
14. １４．請求の範囲前記第１項乃至第１２項のいずれかの項記載の装置において、 前記の検出器手段が前記の多数の検出器に選択自在なダイナミックレンジを有す る出力を提供させる働きをする装置。
15. １５．請求の範囲前記のいずれかの項記載の装置において、さらに多数の感光検 出器の出力と前記の多数の感光検出器に提供される制御信号を受信し、それに応 答して均一感度に対応する検出器の修正出力を提供する影像処理手段から成る装 置。
16. １６．請求の範囲前記第１５項記載の装置において、前記の影像処理手段が前記 の多数の検出器に全体的に前記の入射光のダイナミックレンジに等しいダイナミ ックレンジを有する出力を提供させる働きをする装置。
17. １７．請求の範囲前記第１５項記載の装置において、前記の影像処理手段が前記 の多数の検出器に選択自在な出力を有する出力を提供させる働きをする装置。
18. １８．請求の範囲前記第１５項乃至第１７項のいずれかの項記載の装置において 、前記の影像処理手段が前記の多数の検出器の積分時間を表す制御信号を受信し 、それに応じて均一感度に対応する検出器の修正出力を提供する装置。
19. １９．請求の範囲前記のいずれかの項記載の装置において、前記の多数の感光検 出器が各々が異なる色彩に反応する複数の検出器を有し、また前記の検出器手段 が多数の色彩に対する前記の複数の検出器の応答を制御する働きをする装置。
20. ２０．請求の範囲第１９項の装置において、前記の検出器制御手段が特定の影像 位置における前記の多数の検出器の応答を決定するために前記の影像位置におい てアクロマティック（ａｃｈｒｏ−ｍａｔｉｃ）強度に応答する手段を有する装 置。
21. ２１．請求の範囲第２０項の装置において、前記の検出器制御手段が特定の影像 位置における前記の多数の検出器の応答を支配する単一の制御出力を提供するた めに前記の影像位置においてアクロマティック強度に応答する手段を有する装置 。
22. ２２．請求の範囲前記のいずれかの項記載の装置において、前記の多数の感光検 出器が： 複数の感光検出器と； 前記の複数の感光検出器のサンプルタイミングを共に決定する桁と行制御手段と ；及び 前記の複数の感光検出器からビデオ信号を読み出すための手段と：から成る装置 。
23. ２３．請求の範囲前記のいずれかの項記載の装置において、前記の多数の感光検 出器の各々が： 複数の感光検出器と； 前記の複数の感光検出器の予備荷電タイミングを共に決定する桁及び行制御手段 と；及び 前記の複数の感光検出器からビデオ信号を読み出すための手段：とから成る装置 。
24. ２４．請求の範囲第２３項記載の装置において、前記の桁と行の制御手段がそこ における過剰な荷電の蓄積を避けるために前記の複数の感光検出器の少なくとも いくつかの多重予備荷電を提供する手段を有する装置。
25. ２５．エッジ情報を保存しいくつかの相対的に空間変化の少ない情報を除去しな がら、第１のダイナミックレンジを有するビデオ信号を受信し、前記の第１のダ イナミックレンジよりも狭い第２のダイナミックレンジを出力ビデオ信号を提供 するための手段：から成る影像処理装置。
26. ２６．請求の範囲第２５項記載の装置において、前記の受信し提供するための手 段が少なくとも２つの近傍オペレータ手段と前記の少なくとも２つの近傍オペレ ータ手段の出力を結合するための加算手段とを具備ずる装置。
27. ２７．請求の範囲第２５項記載の装置において、前記の受信し提供するための手 段が共に前記の入力ビデオ信号を受信し前記の出力ビデオ信号を提供するために 入力ビデオ信号を乗じられる乗算係数を提供する少なくとも１つの近傍オペレー タ手段と少なくとも１つの探査テーブルを具備する装置。
28. ２８．上記に示され記載されたものと実質的に同じ装置。
29. ２９．いずれかの図面に図示されたものと実質的に同じ装置。