CN113315933B - 比较器、ad转换器、光电转换设备、成像系统和可移动体 - Google Patents

比较器、ad转换器、光电转换设备、成像系统和可移动体 Download PDF

Info

Publication number
CN113315933B
CN113315933B CN202110201276.6A CN202110201276A CN113315933B CN 113315933 B CN113315933 B CN 113315933B CN 202110201276 A CN202110201276 A CN 202110201276A CN 113315933 B CN113315933 B CN 113315933B
Authority
CN
China
Prior art keywords
node
transistor
voltage
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110201276.6A
Other languages
English (en)
Other versions
CN113315933A (zh
Inventor
小林秀央
长谷川苍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN113315933A publication Critical patent/CN113315933A/zh
Application granted granted Critical
Publication of CN113315933B publication Critical patent/CN113315933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Abstract

本发明公开了比较器、AD转换器、光电转换设备、成像系统和可移动体。所公开的比较器包括：比较电路，执行输入信号与参考信号之间的比较，并且根据比较的结果来改变要被输出到第一节点的信号的电平；以及正反馈电路，包括放大器单元和反馈单元，该放大器单元包括电流源负载并且将与第一节点的电位对应的信号输出到第二节点，该反馈单元将与第二节点的电位对应的信号正反馈到第一节点。反馈单元包括第一晶体管和开关，放大器单元的输出被反馈到第一晶体管，该开关控制第一晶体管的导通或关断。

Description

比较器、AD转换器、光电转换设备、成像系统和可移动体
技术领域
本发明涉及比较器、AD转换器、光电转换设备、成像系统和可移动体。
背景技术
提出了安装有逐个像素列地包括AD转换单元的列并行模拟数字(AD)转换器的成像设备。典型的列并行AD转换器通过使用比较器将像素信号与其电平随时间改变的参考信号进行比较并对从比较开始直到比较器的输出信号反转的时间进行计数来对像素信号执行AD转换。国际公开No.WO2018/037901公开了一种包括比较器的成像设备，该比较器包括用于在输出信号被反转时增大转换速率的正反馈电路。
然而，在常规的比较器中，由于布置在不同列的正反馈电路之间的干扰，电源电压或基准电压可能出现波动，并且在输出信号的反转的定时中可能出现变化。因此，当使用这样的比较器形成AD转换电路时，可能出现由于电源电压或基准电压的波动而引起的AD转换误差。
发明内容
本发明的目的是提供可以抑制由于电源电压或基准电压的波动而引起的影响的比较器以及使用这样的比较器的AD转换器、光电转换设备和成像系统。
根据本发明的一方面，提供了一种比较器，该比较器包括：比较电路，执行输入信号与参考信号之间的比较，并且根据该比较的结果来改变要被输出到第一节点的信号的电平；以及正反馈电路，包括放大器单元和反馈单元，该放大器单元包括电流源负载并且将与第一节点的电位对应的信号输出到第二节点，该反馈单元将与第二节点的电位对应的信号正反馈到第一节点，并且反馈单元包括第一晶体管和开关，放大器单元的输出被反馈到第一晶体管，并且该开关控制第一晶体管的导通或关断。
另外，根据本发明的另一方面，提供了一种模拟数字转换器，该模拟数字转换器包括：上述的比较器；以及计数器电路，该计数器电路将与从开始输入信号与参考信号之间的比较到输出信号的电平改变的时段的长度对应的计数值作为输入信号的数字数据输出。
另外，根据本发明的又一方面，提供了一种光电转换设备，该光电转换设备包括：多个像素，被布置为形成多个行和多个列并且每个像素包括光电转换器；多个输出线，每个输出线布置在多个列中的每个列上并且每个输出线连接到对应列上的像素；以及多个上述的模拟数字转换器，每个模拟数字转换器连接到多个输出线中的每个输出线并且被配置为对从对应列上的像素输出的像素信号执行模拟数字转换。
根据以下参照附图对示例性实施例的描述，本发明的其它特征将变得清楚。
附图说明
图1是图示根据本发明的第一实施例的光电转换设备的整体配置的框图。
图2是图示根据本发明的第一实施例的光电转换设备中的像素的配置示例的电路图。
图3是图示根据本发明的第一实施例的光电转换设备中的比较器的配置示例的电路图。
图4是图示根据本发明的第一实施例的光电转换设备中的电流源的配置示例的电路图。
图5是图示根据本发明的第一实施例的光电转换设备中的比较器的操作的定时图。
图6是图示根据本发明的第二实施例的光电转换设备中的比较器的配置示例的电路图。
图7是图示根据本发明的第三实施例的光电转换设备中的比较器的配置示例的电路图。
图8是图示根据本发明的第三实施例的光电转换设备中的比较器的操作的定时图。
图9是图示根据本发明的第四实施例的光电转换设备中的比较器的配置示例的电路图。
图10是图示根据本发明的第五实施例的光电转换设备中的比较器的配置示例的电路图。
图11是图示根据本发明的第六实施例的光电转换设备中的比较器的配置示例的电路图。
图12是图示根据本发明的第七实施例的光电转换设备的整体配置的框图。
图13是图示根据本发明的第七实施例的光电转换设备中的比较器的配置示例的电路图。
图14是图示根据本发明的第七实施例的光电转换设备中的比较器的操作的定时图。
图15是图示根据本发明的第八实施例的光电转换设备中的比较器的配置示例的电路图。
图16是图示根据本发明的第八实施例的光电转换设备中的比较器的操作的定时图。
图17是图示根据本发明的第九实施例的光电转换设备的整体配置的框图(部分1)。
图18是图示根据本发明的第九实施例的光电转换设备的整体配置的框图(部分2)。
图19是图示根据本发明的第十实施例的光电转换设备中的比较器的配置示例的电路图(部分1)。
图20是图示根据本发明的第十实施例的光电转换设备中的比较器的配置示例的电路图(部分2)。
图21是图示根据本发明的第十实施例的光电转换设备中的比较器的配置示例的电路图(部分3)。
图22是图示根据本发明的第十实施例的光电转换设备中的比较器的配置示例的电路图(部分4)。
图23是图示根据本发明的第十一实施例的光电转换设备的整体配置的框图。
图24是图示根据本发明的第十一实施例的光电转换设备中的像素单元的配置示例的电路图。
图25是图示根据本发明的第十一实施例的光电转换设备的操作的定时图。
图26A和图26B是图示根据本发明的第十二实施例的光电转换设备的配置示例的示意图。
图27是图示根据本发明的第十三实施例的成像系统的整体配置的框图。
图28A是图示根据本发明的第十四实施例的成像系统的整体配置的图。
图28B是图示根据本发明的第十四实施例的可移动体的配置示例的图。
具体实施方式
现在将根据附图来详细地描述本发明的优选实施例。
第一实施例
将参考图1来描述根据本发明的第一实施例的光电转换设备的整体配置。图1是图示了根据本实施例的光电转换设备的整体配置的框图。
如图1中图示的，根据本实施例的光电转换设备100包括像素阵列单元10、垂直扫描电路20、AD转换电路单元30、参考信号生成电路48、存储单元50、计数器电路54、水平扫描电路60、输出电路70和控制电路80。
在像素阵列单元10中，设置在多个行和多个列上以矩阵布置的多个像素12。尽管图1图示了在形成像素阵列单元10的像素12中布置为四行四列的16个像素12，但形成像素阵列单元10的像素12的数量没有特别限制。
在像素阵列单元10的每个行上，控制线14被布置成在第一方向(图1中的水平方向)上延伸。控制线14中的每个分别连接到在第一方向上对准的像素12，以形成对这些像素12共用的信号线。控制线14在其上延伸的第一方向可以被称为行方向或水平方向。控制线14连接到垂直扫描电路20。
在像素阵列单元10的每个列上，输出线16被布置成在与第一方向交叉的第二方向(图1中的垂直方向)上延伸。输出线16中的每个分别连接到在第二方向上对准的像素12，以形成对这些像素12共用的信号线。输出线16在其上延伸的第二方向可以被称为列方向或垂直方向。输出线16连接到AD转换电路单元30。用于向像素12中的读出电路供应偏置电流的电流源18连接到输出线16。
垂直扫描电路20是经由设置在像素阵列单元10的每个行上的控制线14向像素12供应控制信号的控制电路单元，并且控制信号被用于在从像素12读出信号时驱动像素12中的读出电路。垂直扫描电路20可以是使用移位寄存器或地址解码器形成的。
AD转换电路单元30包括与像素阵列单元10的每个列关联的多个比较器32和多个脉冲生成器46。多个比较器32中的每个包括比较电路34和正反馈电路40。比较电路34例如由差分对电路形成，并具有两个输入节点(非反相输入端子(+)和反相输入端子(-))和一个输出节点。比较电路34的非反相输入端子连接到对应列上的输出线16。比较电路34的反相输入端子经由对各个列共用的参考信号线48a连接到参考信号生成电路48。比较电路34的输出节点连接到正反馈电路40的输入节点。正反馈电路40的输出节点连接到脉冲生成器46的输入节点。在检测到输入信号的上升沿或下降沿时输出一次脉冲的已知的一次脉冲生成电路适用于脉冲生成器46。注意的是，随后将描述比较器32的具体配置和操作。
参考信号生成电路48经由参考信号线48a将具有预定幅度的参考信号供应到每个列上的比较器32。例如，参考信号可以是其信号电平(信号的大小)随时间改变的信号。通常，参考信号是斜坡信号。斜坡信号是其信号电平随时间单调地改变的信号，例如，是其输出电压随时间单调地减小或单调地增大的信号。注意的是，参考信号没有特别限制，只要它具有适用于AD转换的幅度即可。参考信号生成电路48的操作由控制电路80控制。
存储单元50包括与像素阵列单元10的每个列关联的多个存储器52。多个存储器52中的每个可以包括保持噪声信号的数字数据的N存储器(未图示)和保持光检测信号的数字数据的S存储器(未图示)。多个存储器52的每个具有两个输入节点、一个输出节点和一个控制节点。存储器52的一个输入节点连接到对应列上的脉冲生成器46的输出节点。存储器52的另一个输入节点经由对各个列共用的计数信号线54a连接到计数器电路54。存储器52的输出节点连接到水平输出线56。存储器52的控制节点连接到水平扫描电路60。
计数器电路54与从参考信号生成电路48输出的参考信号的信号电平的改变开始的定时同步地开始计数操作，并将指示计数值的计数信号输出到每个列上的存储器52。
水平扫描电路60是逐列地顺次地向各个列上的存储器52供应控制信号的电路单元，并且控制信号被用于输出各个列上的存储器52中存储的像素信号。与像素阵列单元10的各个列关联地设置的水平扫描电路60的控制线连接到对应列上的存储器52。响应于经由水平扫描电路60的对应列上的控制线接收到控制信号，每个列上的存储器52经由水平输出线56将所保持的像素信号输出到输出电路70。
输出电路70是对由水平扫描电路60选择的列上的信号执行预定信号处理并将该信号输出到光电转换设备100的外部的电路单元。输出电路70包括由缓冲放大器、差分放大器等形成的信号处理单元，并执行诸如放大处理、数字相关双采样(CDS)处理等之类的信号处理。数字CDS处理是当存储器52存储两种类型的数字数据(即，噪声信号N和光检测信号S)作为像素信号时执行差分处理(S-N)的信号处理。另外，输出电路70还包括诸如低压差分信号(LVDS)之类的外部接口，并将在信号处理之后获得的数字信号输出到光电转换设备100的外部。
控制电路80是用于向垂直扫描电路20、AD转换电路单元30、参考信号生成电路48、存储单元50、计数器电路54和水平扫描电路60供应控制信号的电路单元，并且控制信号被用于控制以上组件的操作及其定时。供应到垂直扫描电路20、AD转换电路单元30、参考信号生成电路48、存储单元50、计数器电路54和水平扫描电路60的控制信号中的一些或全部可以是从光电转换设备100的外部供应的。
接下来，将参考图2来描述根据本实施例的光电转换设备中的像素的配置示例。图2是图示了根据本实施例的光电转换设备中的像素的配置示例的电路图。
例如，如图2中图示的，像素12中的每个可以由光电转换器PD、传输晶体管M1、复位晶体管M2、放大器晶体管M3和选择晶体管M4形成。
光电转换器PD是光电二极管，例如，其阳极连接到基准电压节点，并且其阴极连接到传输晶体管M1的源极。传输晶体管M1的漏极连接到复位晶体管M2的源极和放大器晶体管M3的栅极。传输晶体管M1的漏极、复位晶体管M2的源极和放大器晶体管M3的栅极的连接节点是所谓的浮置扩散部FD。浮置扩散部FD包括电容分量(浮置扩散电容)并具有作为电荷保持部的功能。
复位晶体管M2的漏极和放大器晶体管M3的漏极连接到供应有电源电压VDD的电源电压节点。放大器晶体管M3的源极连接到选择晶体管M4的漏极。选择晶体管M4的源极连接到输出线16。输出线16连接到电流源18。
注意的是，像素12不一定需要具有选择晶体管M4，并可以具有不包括选择晶体管M4的像素配置。在这种情况下，放大器晶体管M3的源极连接到输出线16。
在图2的像素配置的情况下，布置在像素阵列单元10中的每个行上的控制线14包括信号线TX、RES和SEL。信号线TX分别连接到属于对应行的像素12的传输晶体管M1的栅极，以形成对这些像素12共用的信号线。信号线RES分别连接到属于对应行的像素12的复位晶体管M2的栅极，以形成对这些像素12共用的信号线。信号线SEL分别连接到属于对应行的像素12的选择晶体管M4的栅极，以形成对这些像素12共用的信号线。
作为用于控制传输晶体管M1的驱动脉冲的控制信号ΦTX被从垂直扫描电路20供应到信号线TX。作为用于控制复位晶体管M2的驱动脉冲的控制信号ΦRES被从垂直扫描电路20供应到信号线RES。作为用于控制选择晶体管M4的驱动脉冲的控制信号ΦSEL被从垂直扫描电路20供应到信号线SEL。当每个晶体管由n沟道晶体管形成时，对应的晶体管响应于从垂直扫描电路20供应的处于高电平(下文中，被表示为“H电平”)的控制信号而导通。另外，对应的晶体管响应于从垂直扫描电路20供应的处于低电平(下文中，被表示为“L电平”)的控制信号而关断。
接下来，将参考图1和图2来描述根据本实施例的成像设备的操作的概述。
一旦光进入像素阵列单元10，每个像素12的光电转换器PD将入射光转换(光电转换)为与光量对应的电荷量，并累积所产生的电荷。当传输晶体管M1被导通时，传输晶体管M1将由光电转换器PD保持的电荷传输到浮置扩散部FD。浮置扩散部FD保持从光电转换器PD传输的电荷，并且由于由浮置扩散部FD的电容而导致的电荷-电压转换而具有与从光电转换器PD传输的电荷量对应的电压。
放大器晶体管M3被配置为使得电源电压VDD被供应到漏极并且偏置电流经由选择晶体管M4被从电流源18供应到源极，并形成其栅极是输入节点的放大器单元(源极跟随器电路)。因此，放大器晶体管M3将基于浮置扩散部FD的电压的信号经由选择晶体管M4输出到输出线16。在这个意义上，放大器晶体管M3还用作输出基于由浮置扩散部FD保持的电荷的像素信号的输出单元。当复位晶体管M2被导通时，复位晶体管M2将浮置扩散部FD复位为与电源电压VDD对应的电压。注意的是，在本说明书中，当浮置扩散部FD处于复位状态时输出到输出线16的信号被称为噪声信号，并且在浮置扩散部FD保持信号电荷的状态下输出到输出线16的信号被称为光检测信号。
如上所述，通过从垂直扫描电路20供应的控制信号ΦTX、ΦRES和ΦSEL逐行地控制像素12的传输晶体管M1、复位晶体管M2和选择晶体管M4。属于由控制信号ΦSEL选择的行的像素12的像素信号被同时输出到相应的像素12所对应的输出线16。
每个列上的比较器32将经由输出线16从对应列上的像素读出的像素信号的电平与从参考信号生成电路48供应的参考信号进行比较，并将与比较结果对应的信号输出到脉冲生成器46。具体地，比较器32将像素信号(信号SIG)的大小与参考信号(参考信号RAMP)的大小进行比较，并在这些信号之间的电平关系被反转的定时改变输出信号的电平。脉冲生成器46响应于比较器32的输出信号的电平的改变而输出一次脉冲。
计数器电路54从开始像素信号与参考信号的比较起开始计数，并经由计数信号线54a将指示计数值的计数信号输出到每个列上的存储器52。在从对应列上的脉冲生成器46输出脉冲定时处，每个列上的存储器52将由从计数器电路54输出的计数信号所指示的计数值作为像素信号的数字数据存储。该计数值与从开始像素信号与参考信号的比较到输出信号的电平改变的时段的长度对应。以这种方式，可以将从像素12输出的模拟信号数字地转换为数字信号。
水平扫描电路60逐列地顺次向存储单元50的各个列上的存储器52供应控制信号。从水平扫描电路60接收控制信号的列上的存储器52将所保持的像素信号输出到水平输出线56。输出电路70对从存储单元50输出的像素信号执行预定的信号处理，并将像素信号输出到光电转换设备100的外部。
接下来，将参考图3和图4来描述根据本实施例的光电转换设备中的比较器32的配置示例。图3是图示了根据本实施例的光电转换设备中的比较器的配置示例的电路图。图4是图示了根据本实施例的光电转换设备中的电流源的配置示例的电路图。
如上所述，比较器32被形成为包括比较电路34和正反馈电路40。尽管在本实施例中比较器32和脉冲生成器46被描述为单独的组件，但脉冲生成器46可以被配置为比较器32的一部分。
例如，如图3中图示的，比较电路34可以由p沟道晶体管MP1、MP2和MP3、n沟道晶体管MN1和MN2、尾电流源36(tail current source)和开关SW1形成。在这些组件之中，p沟道晶体管MP1和MP2、n沟道晶体管MN1和MN2以及尾电流源36形成差分单元，并且p沟道晶体管MP3形成放大器单元。
p沟道晶体管MP1的源极、p沟道晶体管MP2的源极和p沟道晶体管MP3的源极连接到电源电压节点。p沟道晶体管MP1的漏极连接到n沟道晶体管MN1的漏极。p沟道晶体管MP2的漏极连接到n沟道晶体管MN2的漏极。p沟道晶体管MP1的栅极和p沟道晶体管MP2的栅极连接到p沟道晶体管MP1的漏极与n沟道晶体管MN1的漏极之间的连接节点。尾电流源36连接在n沟道晶体管MN1和n沟道晶体管MN2的每个源极和基准电压节点(例如，接地节点)之间。p沟道晶体管MP2的漏极与n沟道晶体管MN2的漏极之间的连接节点连接到p沟道晶体管MP3的栅极。即，p沟道晶体管MP2的漏极与n沟道晶体管MN2的漏极之间的连接节点是差分单元的输出节点，并且p沟道晶体管MP3的栅极是放大器单元的输入节点。p沟道晶体管MP3的漏极经由开关SW1连接到基准电压节点。
因此，n沟道晶体管MN1和n沟道晶体管MN2形成差分对，并且p沟道晶体管MP1和p沟道晶体管MP2形成电流镜。n沟道晶体管MN2的栅极是供应有输出线16的信号SIG的比较电路34的非反相输入端子。n沟道晶体管MN1的栅极是比较电路34的反相输入端子，参考信号RAMP被从参考信号线48a供应到该比较电路34的反相输入端子。p沟道晶体管MP3的漏极与开关SW1之间的连接节点是比较电路34的输出节点(节点FBIN)。
开关SW1是根据从控制电路80供应的控制信号INI来控制连接状态(导通或非导通)的开关。例如，当控制信号INI处于H电平时，开关SW1导通，并且当控制信号INI处于L电平时，开关SW1关断。开关SW1是将节点FBIN的电位复位为基准电压的复位开关。注意的是，开关SW1也可以被认为是正反馈电路40的一部分。
例如，如图3中图示的，正反馈电路40可以由p沟道晶体管MP4、MP5和MP6以及电流源42形成。在这些组件之中，p沟道晶体管MP6和电流源42形成放大器单元，并且p沟道晶体管MP4和MP5形成反馈单元。
p沟道晶体管MP5的源极和p沟道晶体管MP6的源极连接到电源电压节点。p沟道晶体管MP5的漏极连接到p沟道晶体管MP4的源极。p沟道晶体管MP4的漏极连接到p沟道晶体管MP6的栅极。电流源42连接在p沟道晶体管MP6的漏极与基准电压节点之间。p沟道晶体管MP4的栅极连接到p沟道晶体管MP6的漏极与电流源42之间的连接节点。
p沟道晶体管MP4的漏极与p沟道晶体管MP6的栅极之间的连接节点(节点FBIN)是正反馈电路40的输入节点。正反馈电路40的输入节点连接到p沟道晶体管MP3的漏极与开关SW1之间的连接节点，即连接到比较电路34的输出节点。p沟道晶体管MP4的栅极、p沟道晶体管MP6的漏极和电流源42的连接节点是正反馈电路40的输出节点(节点OUT)。p沟道晶体管MP5由从控制电路80供应的控制信号INI控制。
电流源42形成正反馈电路40的放大器单元的负载元件，其通常可以形成栅极接地电路并由栅极被供应有与基准电压不同的偏置电压的晶体管形成。电流源42不受特别限制，并且例如如图4中图示的，可以由n沟道晶体管MN6、偏置保持电容器Cbh以及开关SW2和SW3形成。节点N1是电流源42的端子中的一个，这是图3的电路中连接到p沟道晶体管MP4的栅极和p沟道晶体管MP6的漏极的节点。在图4中，电流源42的另一个端子由基准电压节点表示。
开关SW2连接在n沟道晶体管MN6与节点N1之间。n沟道晶体管MN6的源极连接到基准电压节点。n沟道晶体管MN6的栅极连接到偏置保持电容器Cbh的电极中的一个。偏置保持电容器Cbh的另一个电极连接到基准电压节点。另外，n沟道晶体管的栅极经由开关SW3被供应偏置电压VB。开关SW2是连接状态(导通或非导通)由控制信号PSW控制的开关。另外，开关SW3是连接状态(导通或非导通)由控制信号FB2控制的开关。开关SW2是用于省电的开关。
用于使预定电流I流入n沟道晶体管MN6中的偏置电压VB经由开关SW3被供应到n沟道晶体管MN6的栅极。通过一经导通然后关断开关SW3，可以将偏置电压VB保持在偏置保持电容器Cbh中。利用这种配置，即使基准电压GND波动，也可以将n沟道晶体管MN6的栅极-源极电压Vgs保持在恒定电压并抑制电流I波动。另外，通过关断开关SW2，可以减小未使用时的电力消耗。
图4中图示的电路配置不仅适用于电流源42，而且适用于随后描述的实施例中图示的电流源18、尾电流源36以及电流源38和44。
注意的是，晶体管的源极和漏极可以根据其导电类型、所关注的功能等而被称为相反的名称。在本说明书中，源极和漏极可以在没有区别的情况下被表示为主节点，并且栅极可以被表示为控制节点。
接下来，将参考图5来描述根据本实施例的光电转换设备中的比较器32的操作。图5是图示了根据本实施例的光电转换设备中的比较器的操作的定时图。图5图示了控制信号INI、参考信号RAMP、输出线16的信号SIG、节点FBIN的电位和节点OUT的电位。
在时刻t0处，与像素12的复位电平对应的信号(噪声信号)被作为信号SIG输出到输出线16。另外，电位电平的改变尚未开始的参考信号RAMP的基准电平高于与像素12的复位电平对应的信号SIG的电平。即，在本实施例中，使用电位电平随时间而逐渐降低的参考信号RAMP。
首先，在从时刻t0到时刻t1的时段中，控制电路80将控制信号INI控制为从L电平到H电平。由此，p沟道晶体管MP5关断，开关SW1导通，并且节点FBIN的电位被复位为基准电压(GND)。另外，响应于节点FBIN的电位处于基准电压(GND)，p沟道晶体管MP6导通，并且作为正反馈电路的输出节点的节点OUT的电位处于接近电源电压的H电平。另外，响应于节点OUT的电位为H电平，在栅极处接收节点OUT的电位的p沟道晶体管MP4关断。
在从时刻t0到时刻t1的相同时段中，参考信号RAMP的电平处于高于信号SIG的电平的状态，p沟道晶体管MP3的栅极电位处于接近电源电压的电平，并且p沟道晶体管MP3处于断开状态。
在时刻t1处，控制信号INI从H电平转变为L电平，由此开关SW1关断。因此，开关SW1和p沟道晶体管MP3二者处于断开状态，并且节点FBIN在接近基准电压(GND)的电平处处于浮置状态。
在后续时刻t2处，参考信号生成电路48开始改变参考信号RAMP的电位电平。例如，参考信号生成电路48输出具有电位随时间而逐渐降低的斜坡波形的参考信号RAMP。另外，计数器电路54与开始参考信号RAMP的电位电平的改变同步地开始计数，并向计数信号线54a输出指示计数值的计数信号。
在后续时刻t3处，假定参考信号RAMP的电平低于与像素12的复位电平对应的信号SIG的电平。作为响应，从时刻t3起，p沟道晶体管MP3的栅极电位开始逐渐降低，由此节点FBIN的电位开始逐渐增大。另外，连接到节点FBIN的p沟道晶体管MP6的栅极电位开始逐渐增大，由此节点OUT的电位开始逐渐降低。
因此，在后续时刻t4处，p沟道晶体管MP4导通。作为响应，节点FBIN与电源电压节点彼此连接，由此正反馈被施加到节点FBIN的电位，并且节点FBIN的电位迅速增大。结果，节点OUT的电位迅速降低。
响应于节点OUT的电位的迅速改变，脉冲生成器46产生一次脉冲并将其输出到存储器52。存储器52将由在从脉冲生成器46接收脉冲的定时从计数器电路54输出的计数信号所指示的计数值保持作为与像素12的复位电平对应的信号SIG的数字数据，即，噪声信号的数字数据。
在后续时刻t5处，参考信号生成电路48将参考信号RAMP的电位电平复位为基准电平。
在后续时刻t6处，要读出的像素12的信号电荷被传输到浮置扩散部FD，由此与信号电荷量对应的信号(光检测信号)被作为信号SIG输出，并且输出线16的信号SIG的电平减小。
在从时刻t7到时刻t8的后续时段中，控制电路80将控制信号INI从L电平控制到H电平。由此，p沟道晶体管MP5关断，开关SW1导通，并且节点FBIN的电位被复位为基准电压(GND)。另外，节点FBIN的电位到达基准电压(GND)，由此p沟道晶体管MP6导通，并且作为正反馈电路的输出节点的节点OUT的电位到达接近电源电压的H电平。另外，响应于节点OUT的电位到达H电平，p沟道晶体管MP4关断。
在后续时刻t9处，参考信号生成电路48开始改变参考信号RAMP的电位电平。另外，计数器电路54与开始参考信号RAMP的电位电平的改变同步地重新开始计数，并向计数信号线54a输出指示计数值的计数信号。
在后续时刻t10处，假定参考信号RAMP的电平低于与信号电荷量对应的信号SIG的电平。作为响应，从时刻t10起，p沟道晶体管MP3的栅极电位开始逐渐降低，并且由此节点FBIN的电位开始逐渐增大。另外，连接到节点FBIN的p沟道晶体管MP6的栅极电位开始逐渐增大，并且由此节点OUT的电位开始逐渐降低。
因此，在后续时刻t11处，p沟道晶体管MP4导通。作为响应，节点FBIN与电源电压节点彼此连接，由此正反馈被施加到节点FBIN的电位，并且节点FBIN的电位迅速增大。结果，节点OUT的电位迅速降低。
响应于节点OUT的电位迅速改变，脉冲生成器46产生一次脉冲并将其输出到存储器52。存储器52将由在从脉冲生成器46接收脉冲的定时从计数器电路54输出的计数信号所指示的计数值保持作为与信号电荷量对应的信号SIG的数字数据，即，光检测信号的数字数据。
以这种方式保持在存储器52中的噪声信号的数字数据和光检测信号的数字数据根据来自水平扫描电路60的控制信号被传输到输出电路70。在输出电路70中，通过使用所谓的数字CDS处理来计算噪声信号的数字值与光检测信号的数字值之间的差值，并将其输出到光电转换设备100的外部作为最终AD转换结果。
在本实施例的比较器32中，利用在正反馈电路40中使用电流源42的放大器，可以抑制正反馈电路40之间的干扰，同时实现比较电路34的输出和正反馈电路40的输出的较快转变。下面，将描述该特征。
正反馈电路40也可以例如使用诸如反相器之类的逻辑门来形成，而非如本实施例一样利用使用电流源42的放大器来形成。然而，当使用逻辑门形成正反馈电路时，直通电流可以在输入/输出信号电平转变时从电源电压节点流向基准电压节点。这种直通电流通常具有约几纳秒的半最大值全宽和约几十微安的峰值。尽管图1图示了四个比较电路34和四个正反馈电路40作为用于四列的列电路，但在实际实现方式中通常设置数百至数千列电路，并且响应于正反馈电路40的反转操作可能出现明显大的直通电流。
此时，由于有限阻抗被附接到电源电压节点和基准电压节点，因此大的直通电流可能使在电源电压VDD或基准电压GND中出现大的电位波动。此外，如上所述，作为比较电路34的输出节点并且也是正反馈电路40的输入节点的节点FBIN在时刻t1及之后处于浮置状态，并可能由于电源电压VDD或基准电压GND的波动而容易波动。因此，根据同时反转的正反馈电路40的数量，反转定时中将有差异，并且AD转换结果中可能出现大的误差。换句话说，因为由于其它正反馈电路40的反转操作而引起的干扰，所以AD转换的误差可能显著地增大。
就这一点而言，在本实施例中，利用针对正反馈电路40使用电流源负载(电流源42)的放大器，电源电压VDD或基准电压GND的电位波动被抑制。尽管在图5的时刻t4处的节点FBIN的电位的升高使p沟道晶体管MP6从电流源42的电流流动的导通状态转变到关断状态，但电流源42的电流值通常约为数百纳安至几微安。因此，与使用逻辑门形成正反馈电路的情况相比，可以将电流的峰值减小约一到两位数。因此，根据本实施例的比较器32的配置，可以抑制正反馈电路40之间的干扰，同时实现比较电路34的输出和正反馈电路40的输出的较快转变。
如上所述，根据本实施例，可以在包括正反馈电路的比较器中抑制电源电压或基准电压的波动。因此，可以通过使用这样的比较器形成AD转换电路来减小AD转换误差。另外，可以通过使用这样的AD转换电路形成光电转换设备来获取具有较小的AD转换误差的高质量图像。
第二实施例
将参考图6来描述根据本发明的第二实施例的光电转换设备。与根据第一实施例的光电转换设备的组件相同的组件被用相同的附图标记来标记，并且将省略或简化其描述。图6是图示了根据本实施例的光电转换设备中的比较器的配置示例的电路图。
除了比较器32的配置不同之外，根据本实施例的光电转换设备与根据第一实施例的光电转换设备相同。即，在根据第一实施例的光电转换设备的比较器32中，如图3中图示的，作为正反馈电路40的输出节点的节点OUT被设置到p沟道晶体管MP4的栅极、p沟道晶体管MP6的漏极与电流源42的连接节点。相比之下，如图6中图示的，在根据本实施例的光电转换设备的比较器32中，作为正反馈电路40的输出节点的节点OUT被设置到p沟道晶体管MP4的漏极与p沟道晶体管MP6的栅极之间的连接节点。换句话说，正反馈电路40的输出节点被设置到正反馈电路40的共用节点。剩余特征与根据第一实施例的光电转换设备的比较器32的剩余特征相同。以这种方式，本实施例的比较器32被配置为将正反馈电路40的输入传输到脉冲生成器46，而非将正反馈电路40的输出传输到下游级的脉冲生成器46。
利用正反馈电路40的这种配置，可以减小由电流源42和p沟道晶体管MP6形成的放大器的负载电容，并进一步减小电流源42的电流。因此，可以进一步抑制电源电压VDD或基准电压GND的电位波动并减小AD转换误差。
如上所述，根据本实施例，可以在包括正反馈电路的比较器中抑制电源电压或基准电压的波动。因此，可以通过使用这样的比较器形成AD转换电路来减小AD转换误差。另外，可以通过使用这样的AD转换电路形成光电转换设备来获取具有较小的AD转换误差的高质量图像。
第三实施例
将参考图7和图8来描述根据本发明的第三实施例的光电转换设备。与根据第一实施例和第二实施例的光电转换设备的组件相同的组件被用相同的附图标记来标记，并且将省略或简化其描述。
图7是图示了根据本实施例的光电转换设备中的比较器的配置示例的电路图。
除了比较器32的配置不同之外，根据本实施例的光电转换设备与根据第一实施例和第二实施例的光电转换设备相同。即，如图7中图示的，在根据本实施例的光电转换设备的比较器32中，正反馈电路40在第二实施例的正反馈电路40中还包括n沟道晶体管MN3和电流源44。剩余特征与根据第二实施例的光电转换设备的比较器32的剩余特征相同。n沟道晶体管MN3和电流源44与p沟道晶体管MP6和电流源42一起形成正反馈电路40的放大器单元。
n沟道晶体管MN3的漏极连接到电源电压节点。电流源44设置在n沟道晶体管MN3的源极与基准电压节点之间。n沟道晶体管MN3的栅极被设置到p沟道晶体管MP4的漏极与p沟道晶体管MP6的栅极之间的连接节点。换句话说，n沟道晶体管MN3的栅极连接到作为正反馈电路40的输入节点的节点FBIN和作为正反馈电路40的输出节点的节点OUT的共用节点。
图8是图示了根据本实施例的光电转换设备中的比较器的操作的定时图。图8图示了控制信号INI、参考信号RAMP、输出线16的信号SIG、节点FBIN的电位、电流源42的电流Ip和电流源44的电流In。
在本实施例的正反馈电路40中，电流源42和电流源44被设定为具有大致相同的电流值。另外，p沟道晶体管MP6和n沟道晶体管MN3是具有相反导电性的晶体管。因此，如图8中图示的，当节点FBIN的电位在时刻t4、t7和t11处转变时，p沟道晶体管MP6和n沟道晶体管MN3的导通状态/关断状态被交换，由此消除或减小了两个电流波动。因此，可以进一步抑制电源电压VDD或基准电压GND的电位波动并减小AD转换误差。
如上所述，根据本实施例，可以在包括正反馈电路的比较器中抑制电源电压或基准电压的波动。因此，可以通过使用这样的比较器形成AD转换电路来减小AD转换误差。另外，可以通过使用这样的AD转换电路形成光电转换设备来获取具有较小的AD转换误差的高质量图像。
第四实施例
将参考图9来描述根据本发明的第四实施例的光电转换设备。与根据第一实施例至第三实施例的光电转换设备的组件相同的组件被用相同的附图标记来标记，并且将省略或简化其描述。图9是图示了根据本实施例的光电转换设备中的比较器的配置示例的电路图。
除了比较器32的配置不同之外，根据本实施例的光电转换设备与根据第一实施例至第三实施例的光电转换设备相同。即，如图9中图示的，根据本实施例的光电转换设备的比较器32包括电流源38来替代第二实施例的比较器32中的比较电路34的开关SW1。即，电流源38替代开关SW1连接在p沟道晶体管MP3的漏极与基准电压节点之间。比较电路34的放大器单元由p沟道晶体管MP3和电流源38形成。剩余特征与根据第二实施例的比较器32的剩余特征相同。
在本实施例的比较器32中，电流源42和电流源38被设定为具有大致相同的电流值。因此，当节点FBIN的电位从L电平转变为H电平时，代替p沟道晶体管MP6关断并且电流源42的电流停止流动，电流源38的电流开始流动，并且电流波动被消除或减小。因此，可以进一步抑制电源电压VDD或基准电压GND的电位波动并减小AD转换误差。由于与第三实施例的比较器32相比，本实施例的比较器32可以由较少数量的组件形成，因此与第三实施例相比，存在比较器32的电路面积减小的有利效果。
如上所述，根据本实施例，可以在包括正反馈电路的比较器中抑制电源电压或基准电压的波动。因此，可以通过使用这样的比较器形成AD转换电路来减小AD转换误差。另外，可以通过使用这样的AD转换电路形成光电转换设备来获取具有较小的AD转换误差的高质量图像。
第五实施例
将参考图10来描述根据本发明的第五实施例的光电转换设备。与根据第一实施例至第四实施例的光电转换设备的组件相同的组件被用相同的附图标记来标记，并且将省略或简化其描述。图10是图示了根据本实施例的光电转换设备中的比较器的配置示例的电路图。
除了比较器32的配置不同之外，根据本实施例的光电转换设备与根据第一实施例至第四实施例的光电转换设备相同。即，如图10中图示的，在根据本实施例的光电转换设备的比较器32中，正反馈电路40在第四实施例的正反馈电路40中还包括p沟道晶体管MP7和电流源44。p沟道晶体管MP7和电流源44与p沟道晶体管MP6和电流源42一起形成正反馈电路40的放大器单元。
p沟道晶体管MP7的源极连接到电源电压节点。电流源44设置在p沟道晶体管MP7的漏极与基准电压节点之间。p沟道晶体管MP7的栅极被设置到p沟道晶体管MP4的漏极与p沟道晶体管MP6的栅极之间的连接节点。换句话说，p沟道晶体管MP7的栅极连接到作为正反馈电路40的输入节点的节点FBIN和作为正反馈电路40的输出节点的节点OUT的共用节点。
在本实施例的比较器32中，电流源42和44的电流值之和被设定为与电流源38的电流值大致相同。因此，当节点FBIN的电位从L电平转变为H电平时，代替p沟道晶体管MP6和MP7关断并且电流源42和44的电流停止流动，电流源38的电流开始流动，并且电流波动被消除或减小。因此，可以进一步抑制电源电压VDD或基准电压GND的电位波动并减小AD转换误差。
在本实施例的比较器32中，可以分别优化电流源38的电流值以及电流源42和44的电流值。因此，例如，可以通过将电流源42的电流值设定为相对小以防止从p沟道晶体管MP4的关断状态到导通状态的过度急剧的切换来抑制电源电压VDD的波动。
另外，因为可以分别设定电流源38的电流值以及电流源42和44的电流值，所以可以提高操作定时的灵活性。例如，电流源38和电流源44被设定为具有基本相同的电流值，并且电流源42的电流值被设定为非常小。利用这种设定，即使当p沟道晶体管MP6的导通定时相对于电流源38的电流开始流动的定时偏移时，也可以将对电流波动的影响抑制为较小。
注意的是，尽管在本实施例中电流源42和44的电流值之和与电流源38的电流值相同，但p沟道晶体管MP7可以被改变为n沟道晶体管，并且电流源38和44的电流值之和可以与电流源42的电流值相同。在这种配置的情况下，当电流源38和44导通时，电流源42关断，并且电流波动可以被消除或减小。
如上所述，根据本实施例，可以在包括正反馈电路的比较器中抑制电源电压或基准电压的波动。因此，可以通过使用这样的比较器形成AD转换电路来减小AD转换误差。另外，可以通过使用这样的AD转换电路形成光电转换设备来获取具有较小的AD转换误差的高质量图像。
第六实施例
将参考图11来描述根据本发明的第六实施例的光电转换设备。与根据第一实施例至第五实施例的光电转换设备的组件相同的组件被用相同的附图标记来标记，并且将省略或简化其描述。图11是图示了根据本实施例的光电转换设备中的比较器的配置示例的电路图。
除了比较器32的配置不同之外，根据本实施例的光电转换设备与根据第一实施例至第五实施例的光电转换设备相同。即，如图11中图示的，在根据本实施例的光电转换设备的比较器32中，正反馈电路40在第五实施例的正反馈电路40中还包括p沟道晶体管MP8和MP9。p沟道晶体管MP8和MP9与p沟道晶体管MP6和MP7以及电流源42和44一起形成正反馈电路40的放大器单元。
p沟道晶体管MP8连接在p沟道晶体管MP6的源极与电源电压节点之间。即，p沟道晶体管MP8的源极连接到电源电压节点。p沟道晶体管MP8的栅极和漏极连接到p沟道晶体管MP6的源极。另外，p沟道晶体管MP9连接在p沟道晶体管MP7的源极与电源电压节点之间。即，p沟道晶体管MP9的源极连接到电源电压节点。p沟道晶体管MP9的栅极和漏极连接到p沟道晶体管MP7的源极。
p沟道晶体管MP8设置在p沟道晶体管MP6和电源电压节点之间，由此通过p沟道晶体管MP8的栅极-源极电压Vgs减小p沟道晶体管MP6的栅极-源极电压Vgs。类似地，p沟道晶体管MP9设置在p沟道晶体管MP7和电源电压节点之间，由此通过p沟道晶体管MP9的栅极-源极电压Vgs减小p沟道晶体管MP7的栅极-源极电压Vgs。因此，可以减小在节点FBIN转变为H电平之后的p沟道晶体管MP6和MP7的截止漏电流，并且抑制电流源42和44与电流源38之间的电流消除关系被损害。结果，可以进一步抑制电源电压VDD或基准电压GND的电位波动并减小AD转换误差。
如上所述，根据本实施例，可以在包括正反馈电路的比较器中抑制电源电压或基准电压的波动。因此，可以通过使用这样的比较器形成AD转换电路来减小AD转换误差。另外，可以通过使用这样的AD转换电路形成光电转换设备来获取具有较小的AD转换误差的高质量图像。
注意的是，尽管在本实施例中已经图示了p沟道晶体管MP8和MP9被进一步设置到第五实施例的正反馈电路40的示例，但p沟道晶体管MP8可以被进一步设置到第一实施例至第四实施例的正反馈电路40。
第七实施例
将参考图12至图14来描述根据本发明的第七实施例的光电转换设备。与根据第一实施例至第六实施例的光电转换设备的组件相同的组件被用相同的附图标记来标记，并且将省略或简化其描述。
尽管在先前的实施例中已经描述了信号SIG被输入到比较电路34的非反相输入端子并且参考信号RAMP被输入到比较电路34的反相输入端子的作为比较器32的配置，但比较器32的配置不限于此。在本实施例中，信号SIG被输入到比较电路34的反相输入端子并且参考信号RAMP被输入到比较电路34的非反相输入端子的配置的示例将被作为包括具有另一配置的比较器32的光电转换设备进行描述。
图12是图示了根据本实施例的光电转换设备的整体配置的框图。如图12中图示的，除了输出线16连接到比较电路34的反相输入端子并且参考信号线48a连接到比较电路34的非反相输入端子之外，根据本实施例的光电转换设备100的整体配置与先前实施例的整体配置相同。
图13是图示了根据本实施例的光电转换设备中的比较器的配置示例的电路图。尽管在图13中图示了与第六实施例的比较器32对应的配置示例作为比较器32，但还可以应用与第一实施例至第五实施例的比较器32对应的配置。
在本实施例的比较器32中，与到非反相输入端子的输入信号和到反相输入端子的输入信号的交换相结合地，用n沟道晶体管MN4和n沟道晶体管MN5取代p沟道晶体管MP4和p沟道晶体管MP5。即，n沟道晶体管MN4和MN5形成正反馈电路40的反馈单元。
n沟道晶体管MN5的漏极连接到正反馈电路40的输入节点(节点FBIN)。n沟道晶体管MN5的源极连接到n沟道晶体管MN4的漏极。n沟道晶体管MN4的源极连接到基准电压节点。n沟道晶体管MN4的栅极连接到p沟道晶体管MP6的漏极与电流源42之间的连接节点。n沟道晶体管MN5由从控制电路80供应的控制信号INI控制。
图14是图示了根据本实施例的光电转换设备中的比较器的操作的定时图。图14图示了控制信号INI、参考信号RAMP、输出线16的信号SIG以及节点FBIN(节点OUT)的电位。
在时刻t0之前的时段中，控制信号INI处于H电平。另外，与像素12的复位电平对应的信号(噪声信号)被作为信号SIG输出到输出线16。另外，在电位电平的改变开始之前的参考信号RAMP的基准电平高于与像素12的复位电平对应的信号SIG的电平。
首先，在从时刻t0到时刻t4的时段中，控制电路80将控制信号INI从H电平控制到L电平。由此，n沟道晶体管MN5关断，并且节点FBIN处于H电平。
在后续时刻t5处，参考信号生成电路48开始改变参考信号RAMP的电位电平。例如，参考信号生成电路48输出具有电位随时间而逐渐降低的斜坡波形的参考信号RAMP。另外，计数器电路54与开始参考信号RAMP的电位电平的改变同步地开始计数，并向计数信号线54a输出指示计数值的计数信号。
在后续时刻t6处，假定参考信号RAMP的电平低于与像素12的复位电平对应的信号SIG的电平。作为响应，从时刻t6起，p沟道晶体管MP3的栅极电位开始逐渐增大，由此节点FBIN的电位开始逐渐降低。
因此，在后续时刻t7处，n沟道晶体管MN4导通。作为响应，n沟道晶体管MN4进入导通状态，节点FBIN与基准电压节点彼此连接，由此正反馈被施加到节点FBIN的电位，并且节点FBIN(节点OUT)的电位迅速降低。
响应于节点OUT的电位的迅速改变，脉冲生成器46产生一次脉冲并将其输出到存储器52。存储器52将由在从脉冲生成器46接收脉冲的定时从计数器电路54输出的计数信号所指示的计数值保持作为与像素12的复位电平对应的信号SIG的数字数据，即，噪声信号的数字数据。
在后续时刻t8处，参考信号生成电路48将参考信号RAMP的电位电平复位为基准电平。
在从时刻t8到时刻t9的后续时段中，控制电路80将控制信号INI从H电平控制到L电平。由此，n沟道晶体管MN5关断，并且节点FBIN到达H电平。
在后续时刻t10处，要读出的像素12的信号电荷被传输到浮置扩散部FD，由此与信号电荷量对应的信号(光检测信号)被作为信号SIG输出，并且输出线16的信号SIG的电平减小。
在后续时刻t11处，参考信号生成电路48开始改变参考信号RAMP的电位电平。另外，计数器电路54与开始参考信号RAMP的电位电平的改变同步地重新开始计数，并向计数信号线54a输出指示计数值的计数信号。
在后续时刻t12处，假定参考信号RAMP的电平低于与信号电荷量对应的信号SIG的电平。作为响应，从时刻t12起，p沟道晶体管MP3的栅极电位开始逐渐增大，并且由此节点FBIN的电位开始逐渐降低。
因此，在后续时刻t13处，n沟道晶体管MN4导通。作为响应，n沟道晶体管MN4进入导通状态，节点FBIN与基准电压节点彼此连接，由此正反馈被施加到节点FBIN的电位，并且节点FBIN(节点OUT)的电位迅速降低。
响应于节点OUT的电位迅速改变，脉冲生成器46产生一次脉冲并将其输出到存储器52。存储器52将由在从脉冲生成器46接收脉冲的定时从计数器电路54输出的计数信号所指示的计数值保持作为与信号电荷量对应的信号SIG的数字数据，即，光检测信号的数字数据。
另外，在本实施例的比较器32中，电流源42和44的电流值之和被设定为与电流源38的电流值大致相同。因此，当节点FBIN的电位从H电平转变为L电平时，代替电流源38的电流停止流动，p沟道晶体管MP6和MP7导通并且电流源42和44的电流开始流动，并且电流波动被消除或减小。因此，可以进一步抑制电源电压VDD或基准电压GND的电位波动并减小AD转换误差。
如上所述，根据本实施例，可以在包括正反馈电路的比较器中抑制电源电压或基准电压的波动。因此，可以通过使用这样的比较器形成AD转换电路来减小AD转换误差。另外，可以通过使用这样的AD转换电路形成光电转换设备来获取具有较小的AD转换误差的高质量图像。
第八实施例
将参考图15和图16来描述根据本发明的第八实施例的光电转换设备。与根据第一实施例至第七实施例的光电转换设备的组件相同的组件被用相同的附图标记来标记，并且将省略或简化其描述。
图15是图示了根据本实施例的光电转换设备中的比较器的配置示例的电路图。除了比较电路34的配置不同之外，根据本实施例的光电转换设备与根据第七实施例的光电转换设备相同。
即，如图15中图示的，本实施例的光电转换设备中的比较电路34除了第七实施例的比较电路34之外还包括开关SW4和SW5以及箝位电容器C1和C2。开关SW4连接在n沟道晶体管MN1的栅极和漏极之间。信号SIG经由箝位电容器C1被供应到n沟道晶体管MN1的栅极。开关SW5连接在n沟道晶体管MN2的栅极和漏极之间。参考信号RAMP经由箝位电容器C2被供应到n沟道晶体管MN2的栅极。开关SW4和SW5中的每个是通过从控制电路80供应的控制信号FB1来控制连接状态(导通或非导通)的开关。
此外，如图15中图示的，本实施例的光电转换设备中的比较电路34的电流源38包括n沟道晶体管MN7、偏置保持电容器Cbh和开关SW6。n沟道晶体管MN7的漏极连接到p沟道晶体管MP3的漏极。n沟道晶体管MN7的源极连接到基准电压节点。n沟道晶体管的栅极连接到偏置保持电容器Cbh的电极中的一个。偏置保持电容器Cbh的另一个电极连接到基准电压节点。另外，开关SW6连接在n沟道晶体管MN7的栅极与n沟道晶体管MN7的漏极和p沟道晶体管MP3的漏极的连接节点之间。开关SW6是通过从控制电路80供应的控制信号FB2来控制连接状态(导通或非导通)的开关。
利用比较电路34的这种配置，比较电路34可以具有偏移消除功能。
图16是图示了根据本实施例的光电转换设备中的比较器的操作的定时图。图16图示了控制信号FB2、FB1和INI、参考信号RAMP、输出线16的信号SIG以及节点FBIN(节点OUT)的电位。
在时刻t0之前的时段中，控制信号FB2和FB1处于L电平，并且控制信号INI处于H电平。另外，与像素12的复位电平对应的信号(噪声信号)被输出到输出线16作为信号SIG。
首先，在时刻t0处，控制电路80将控制信号INI从H电平控制到L电平，以使n沟道晶体管MN5关断。另外，在相同的时刻t0处，控制电路80将控制信号FB1和FB2从L电平控制到H电平，以使开关SW4、SW5和SW6导通。因此，如果p沟道晶体管MP1、MP2和MP3全都具有相同的尺寸，那么电流值与尾电流源36的电流值的一半相同的电流流入p沟道晶体管MP3中。结果，与电流量对应的p沟道晶体管MP3的栅极-源极电压Vgs被保持在偏置保持电容器Cbh中。另外，作为信号SIG和参考信号RAMP的基准的电位被箝位在箝位电容器C1和C2中。
在后续时刻t1处，控制电路80将控制信号FB2从H电平控制到L电平。由此，开关SW6从导通状态转变为关断状态。
在后续时刻t2处，控制电路80将控制信号FB1从H电平控制到L电平。由此，开关SW4和SW5从导通状态转变为关断状态。
在后续时刻t3处，参考信号生成电路48将参考信号RAMP的电位增大预定电压。由此，节点FBIN的电位逐渐增大。节点FBIN的电位增大，由此在时刻t4处，p沟道晶体管MP6从导通状态转变为关断状态。
接下来，在p沟道晶体管MP6关断的时刻t4处，控制电路80将控制信号INI控制为从L电平转变到H电平，以使n沟道晶体管MN5导通。
在后续时刻t5处，参考信号生成电路48开始改变参考信号RAMP的电位电平。例如，参考信号生成电路48输出具有电位随时间而逐渐降低的斜坡波形的参考信号RAMP。另外，计数器电路54与开始参考信号RAMP的电位电平的改变同步地开始计数，并向计数信号线54a输出指示计数值的计数信号。
在后续时刻t6处，假定参考信号RAMP的电平低于与像素12的复位电平对应的信号SIG的电平。作为响应，从时刻t6起，p沟道晶体管MP3的栅极电位开始逐渐增大，由此节点FBIN的电位开始逐渐降低。
在本实施例中，因为箝位操作，所以比较电路34的反转操作从当参考信号RAMP的电平变为与时刻t3及其之前的电平相同时的时刻t6开始，而不管n沟道晶体管MN1、MN2等的阈值变化(比较电路34的偏移)。即，利用本实施例的比较器32，可以消除由于比较电路34的偏移而引起的影响。
由于在后续时刻t6及其之后的操作与第七实施例的操作相同，因此这里将省略其描述。
如上所述，根据本实施例，可以在包括正反馈电路的比较器中抑制电源电压或基准电压的波动。因此，可以通过使用这样的比较器形成AD转换电路来减小AD转换误差。另外，可以通过使用这样的AD转换电路形成光电转换设备来获取具有较小的AD转换误差的高质量图像。
第九实施例
将参考图17和图18来描述根据本发明的第九实施例的光电转换设备。与根据第一实施例至第八实施例的光电转换设备的组件相同的组件被用相同的附图标记来标记，并且将省略或简化其描述。图17和图18是图示了根据本实施例的光电转换设备的整体配置的框图。
尽管在第一实施例至第八实施例中已经图示了被配置为使得单个输出线16被布置在每个列上并且逐行地读出像素信号的光电转换设备，但还可以应用多个输出线16被布置在每个列上并且同时读出多个行的像素信号的配置。在本实施例中，将描述多个输出线16被布置在每个列上并且可以同时读出多个行的像素信号的光电转换设备。
在根据本实施例的光电转换设备100中，如图17和图18中图示的，两个输出线16a和16b被布置在像素阵列单元10的每个列上，并且逐行地划分连接到输出线16a的像素12和连接到输出线16b的像素12。注意的是，在图17和图18中，省略了水平扫描电路60的图示以简化附图。
在图17中图示的配置示例中，与输出线16a和16b相关联地设置两组读出电路，每组读出电路由AD转换电路单元30、存储单元50和输出电路70形成。即，连接到输出线16a的读出电路由AD转换电路单元30a、存储单元50a和输出电路70a形成。另外，连接到输出线16b的读出电路由AD转换电路单元30b、存储单元50b和输出电路70b形成。通过设置两组读出电路，可以针对两行同时读出像素阵列单元10的像素12的像素信号，并实现快速读出操作。注意的是，尽管在图17中图示的配置示例中两组读出电路布置在像素阵列单元10的一侧，但两组读出电路可以被布置为使得像素阵列单元10插入其间。
就电路而言，图18中图示的配置示例与图17中图示的配置示例相同。图18中图示的配置示例与图17中图示的配置示例的不同之处在于，属于不同组的读出电路并具有相同功能的电路块彼此靠近地布置。即，连接到输出线16a的读出电路的比较电路34和连接到输出线16b的读出电路的比较电路34彼此靠近地布置。另外，连接到输出线16a的读出电路的正反馈电路40和连接到输出线16b的读出电路的正反馈电路40彼此靠近地布置。另外，连接到输出线16a的读出电路的脉冲生成器46和连接到输出线16b的读出电路的脉冲生成器46彼此靠近地布置。另外，连接到输出线16a的读出电路的存储器52和连接到输出线16b的读出电路的存储器52彼此靠近地布置。彼此靠近地布置的电路块不一定需要是形成读出电路的所有电路块，并且电路块中的仅一些可以彼此靠近地布置。特别地，由于比较电路34和正反馈电路40很大地影响AD转换误差，因此期望的是将比较电路34布置为彼此靠近并且将正反馈电路40布置为彼此靠近。通过以这种方式将具有相同功能的电路块布置为彼此靠近，可以增大这些电路块之间的相对精度，并且减小由于属于不同的读出电路而引起的AD转换误差。
注意的是，尽管图18图示了具有相同功能的电路块被彼此靠近地布置的示例，但更优选的是，逐个电路元件地(例如，逐个晶体管地)将具有相同功能的电路块彼此靠近地布置。利用这种配置，可以抑制由于元件特性的面内变化而引起的电路特性变化，并且进一步增大具有相同功能的电路块之间的相对精度。
另外，尽管在图17和图18的配置示例中，两个输出线16a和16b被布置在像素阵列单元10的每个列上，但三个或更多个输出线16可以被布置在像素阵列单元10的每个列上，以使得能够同时读出三行或更多行。
如上所述，根据本实施例，可以在包括正反馈电路的比较器中抑制电源电压或基准电压的波动。因此，可以通过使用这样的比较器形成AD转换电路来减小AD转换误差。另外，可以通过使用这样的AD转换电路形成光电转换设备来获取具有较小的AD转换误差的高质量图像。
第十实施例
将参考图19至图22来描述根据本发明的第十实施例的光电转换设备。与根据第一实施例至第九实施例的光电转换设备的组件相同的组件被用相同的附图标记来标记，并且将省略或简化其描述。图19至图22是图示了根据本实施例的光电转换设备的比较器的配置示例的电路图。
在本实施例中，将描述针对连接到比较器32的GND焊盘的示例互连布置。尽管这里将利用第八实施例的电路配置提供描述，但同样也可应用于另一实施例的电路配置。
在图19至图22中，GND焊盘90是连接到基准电压节点的焊盘电极。焊盘电极是用于将光电转换设备100外部的互连件连接到光电转换设备100的电极。
在图19中图示的配置示例中，比较电路34和正反馈电路40的所有基准电压节点连接到共用互连件94，并且互连件94连接到共用GND焊盘90。通过将所有基准电压节点连接到共用互连件94，可以通过处于较低阻抗的布线将基准电压节点连接到GND焊盘90。
在图20中图示的配置示例中，分别设置了将n沟道晶体管MN4的源极的基准电压节点连接到GND焊盘90的互连件96以及将剩余基准电压节点连接到GND焊盘的互连件94。在这种配置的情况下，尽管单个互连件的阻抗可能增大，但可以抑制电路元件之间的干扰。例如，可以抑制由于因n沟道晶体管MN4的导通而导致的基准电压GND的波动而引起的n沟道晶体管MN7的电流波动。
在图21中图示的配置示例中，图20的配置示例中的焊盘电极被划分为连接到互连件94的GND焊盘90和连接到互连件96的GND焊盘92。利用这种配置，可以进一步抑制电路元件之间的干扰。
在图22中图示的配置示例中，比较电路34的所有基准电压节点经由共用互连件94连接到GND焊盘90，并且正反馈电路40的所有基准电压节点经由共用互连件96连接到GND焊盘92。在这种配置的情况下，可以抑制比较电路34与正反馈电路40之间的干扰。例如，如图18中图示地，当具有相同功能的电路块彼此靠近地布置时，这种布线连接是优选的。
注意的是，基准电压节点与GND焊盘之间的互连布置不限于上述示例，并且可以根据针对比较电路34或正反馈电路40采用的电路配置、如图17和图18中图示的电路块的布置等来适当地改变。另外，尽管这里已经图示了基准电压节点与GND焊盘之间的互连布置的示例，但同样可应用于电源电压节点与电源焊盘之间的互连布置。
如上所述，根据本实施例，可以在包括正反馈电路的比较器中抑制电源电压或基准电压的波动。因此，可以通过使用这样的比较器形成AD转换电路来减小AD转换误差。另外，可以通过使用这样的AD转换电路形成光电转换设备来获取具有较小的AD转换误差的高质量图像。
第十一实施例
将参考图23至图25来描述根据本发明的第十一实施例的光电转换设备。与根据第一实施例至第十实施例的光电转换设备的组件相同的组件被用相同的附图标记来标记，并且将省略或简化其描述。
图23是图示了根据本实施例的光电转换设备的整体配置的框图。在根据本实施例的光电转换设备100中，与第一实施例的像素12和比较器32对应的电路单元被定义为一个像素单元22，并且这样的像素单元22在像素阵列单元10中以矩阵布置在多个行和多个列上。
在像素阵列单元10的每个行上，控制线14被布置成在第一方向(图23中的水平方向)上延伸。控制线14中的每个分别连接到在第一方向上对准的像素单元22，以形成对这些像素单元22共用的信号线。
像素单元22的输出节点与正反馈电路40的节点OUT对应，并连接到每个列上的输出线16。每个列上的输出线16连接到对应列上的脉冲生成器46。脉冲生成器46及其下游级的电路配置与先前的实施例中的相同。
控制信号INI经由控制线80a被从控制电路80供应到布置在像素阵列单元10中的多个像素单元22。另外，参考信号RAMP经由参考信号线48a被从参考信号生成电路48供应到布置在像素阵列单元10中的多个像素单元22。
图24是图示了根据本实施例的光电转换设备中的像素单元的配置示例的电路图。如图24中图示的，像素单元22中的每个包括像素12、比较电路34和正反馈电路40。
例如，如图24中图示的，像素12可以由光电转换器PD、传输晶体管M1、复位晶体管M2和溢出晶体管(overflow transistor)M5形成。
光电转换器PD是光电二极管，例如，其阳极连接到基准电压节点，并且其阴极连接到传输晶体管M1的源极和溢出晶体管M5的源极。传输晶体管M1的漏极连接到复位晶体管M2的源极。传输晶体管M1的漏极和复位晶体管M2的源极的连接节点是浮置扩散部FD。浮置扩散部FD与像素12的输出节点对应，并连接到作为比较电路34的非反相输入端子的n沟道晶体管MN2的栅极。复位晶体管M2的漏极连接到p沟道晶体管MP2的漏极、n沟道晶体管MN2的漏极与p沟道晶体管MP3的栅极的连接节点。溢出晶体管M5的漏极连接到电源电压节点。
在图24的电路配置的情况下，布置在像素阵列单元10中的每个行上的控制线14包括信号线TX、RES和OFG。信号线TX分别连接到属于对应行的像素单元22的传输晶体管M1的栅极，以形成对这些像素单元22共用的信号线。信号线RES分别连接到属于对应行的像素单元22的复位晶体管M2的栅极，以形成对这些像素单元22共用的信号线。信号线OFG分别连接到属于对应行的像素单元22的溢出晶体管M5的栅极，以形成对这些像素单元22共用的信号线。
作为用于控制传输晶体管M1的驱动脉冲的控制信号ΦTX被从垂直扫描电路20供应到信号线TX。作为用于控制复位晶体管M2的驱动脉冲的控制信号ΦRES被从垂直扫描电路20供应到信号线RES。作为用于控制溢出晶体管M5的驱动脉冲的控制信号ΦOFG被从垂直扫描电路20供应到信号线OFG。当每个晶体管由n沟道晶体管形成时，对应的晶体管响应于从垂直扫描电路20供应的处于H电平的控制信号而导通。另外，对应的晶体管响应于从垂直扫描电路20供应的处于L电平的控制信号而关断。
注意的是，尽管图24图示了第一实施例的比较电路34和正反馈电路40被应用作为像素单元22的比较电路34和正反馈电路40的示例，但可以应用另一实施例的比较电路34和正反馈电路40。另外，像素12的电路配置不限于图24中图示的电路配置。
图25是图示了根据本实施例的光电转换设备的操作的定时图。图25图示了控制信号ΦOFG、ΦRES、ΦTX和INI以及参考信号RAMP。
在时刻t1之前的时段中，控制信号ΦOFG、ΦRES、ΦTX和INI处于L电平。另外，参考信号RAMP处于预定基准电平。
在从时刻t1到时刻t2的时段中，垂直扫描电路20将要读出的行的控制信号ΦOFG从L电平控制到H电平。由此，属于对应行的像素单元22的溢出晶体管M5导通，并且光电转换器PD的电荷被复位。控制信号ΦOFG从H电平转变为L电平的定时是光电转换器PD中的曝光时段的开始定时。
在从时刻t3到时刻t4的后续时段中，垂直扫描电路20将要读出的行的控制信号ΦRES从L电平控制到H电平。由此，属于对应行的像素单元22的复位晶体管M5导通，并且浮置扩散部FD的电荷被复位。控制信号ΦOFG从H电平转变为L电平的定时是光电转换器PD中的曝光时段的开始定时。
另外，在从时刻t3到时刻t5的时段中，控制电路80将控制信号INI从L电平控制到H电平。由此，p沟道晶体管MP5关断，开关SW1导通，并且节点FBIN被复位为L电平。
在从时刻t6到时刻t7的后续时段中，参考信号生成电路48逐渐改变参考信号RAMP的电位电平，并对与像素12的复位电平对应的信号执行AD转换。
在从时刻t8到时刻t9的后续时段中，垂直扫描电路20将要读出的行的控制信号ΦTX从L电平控制到H电平。控制信号ΦTX从H电平转变为L电平的定时是光电转换器PD中的曝光时段的结束定时。由此，在曝光时段期间在光电转换器PD中产生和累积的电荷被传输到浮置扩散部FD。也作为比较电路34的反相输入端子的浮置扩散部FD的电位减小到与从光电转换器PD传输的电荷量对应的电位。
另外，在从时刻t8到时刻t9的相同时段中，控制电路80将控制信号INI从L电平控制到H电平。由此，p沟道晶体管MP5关断，开关SW1导通，并且节点FBIN被复位为L电平。
在从时刻t10到时刻t11的后续时段中，参考信号生成电路48逐渐改变参考信号RAMP的电位电平，并对与信号电荷量对应的信号执行AD转换。
注意的是，尽管图25仅图示了单个行的控制信号ΦOFG、ΦRES和ΦTX，但形成像素阵列单元10的多个行的这些控制信号可以逐行地被驱动，或者可以针对多个行被同时驱动。当多个行被同时驱动时，例如，如在第九实施例中描述的，布置与同时要读出的行的数量对应的多组读出电路。可替代地，相对于控制信号ΦTX，可以逐行地执行驱动，并且可以逐行地以时分方式执行读出。
如上所述，根据本实施例，可以在包括正反馈电路的比较器中抑制电源电压或基准电压的波动。因此，可以通过使用这样的比较器形成AD转换电路来减小AD转换误差。另外，可以通过使用这样的AD转换电路形成光电转换设备来获取具有较小的AD转换误差的高质量图像。
注意的是，尽管在本实施例中像素单元22由像素12、比较电路34和正反馈电路40形成，但像素单元22还可以包括脉冲生成器46，或者还包括脉冲生成器46和存储器52。
第十二实施例
将参考图26A和图26B来描述根据本发明的第十二实施例的光电转换设备。与根据第一实施例至第十一实施例的光电转换设备的组件相同的组件被用相同的附图标记来标记，并且将省略或简化其描述。图26A和图26B是图示了根据本实施例的光电转换设备的配置示例的示意图。
在第一实施例至第十一实施例中描述的光电转换设备可以被配置为使得所有电路块被布置在单个基板上，或者使得多个基板被堆叠以形成堆叠型设备并且电路块被划分为各个基板。
图26A是布置有像素阵列单元10的像素基板110和布置有剩余电路块的电路基板120被堆叠的情况的示意图。在像素基板110和电路基板120被布置为不同的基板的情况下，可以在不牺牲像素阵列单元10的面积的情况下减小光电转换设备的尺寸。
图26B是布置有像素阵列单元10的像素基板110和布置有剩余电路块的电路基板120和130被堆叠的情况的示意图。另外，在这种情况下，可以在不牺牲像素阵列单元10的面积的情况下减小光电转换设备的尺寸。
注意的是，形成一个功能块的电路元件不一定需要布置在相同基板上，并可以布置在相应基板上。例如，在形成比较电路34的电路元件中，形成电流镜的p沟道晶体管MP1和MP2可以布置在一个电路基板上，并且形成差分对的n沟道晶体管MN1和MN2可以布置在另一个电路基板上。可替代地，形成电流镜的p沟道晶体管MP1和MP2可以布置在电路基板上，并且形成差分对的n沟道晶体管MN1和MN2可以布置在像素基板上。
第十三实施例
将参考图27来描述根据本发明的第十三实施例的成像系统。图27是图示了根据本实施例的成像系统的整体配置的框图。
在以上第一实施例至第十二实施例中描述的光电转换设备100可以被应用于各种成像系统。可应用的成像系统的示例可以包括数字静态相机、数字便携式摄录机、监视相机、复印机、传真机、移动电话、车载相机、观测卫星等。另外，包括诸如透镜之类的光学系统和成像设备的相机模块也被包括在成像系统中。图27图示了作为这些示例中的示例的数字静态相机的框图。
在图27中作为示例图示的成像系统200包括成像设备201、将被摄体的光学图像捕获到成像设备201上的透镜202、用于改变穿过透镜202的光量的光圈204以及用于保护透镜202的挡板206。透镜202和光圈204形成将光收集到成像设备201上的光学系统。成像设备201是在第一实施例至第十二实施例中的任一个中描述的光电转换设备100，并将由透镜202捕获的光学图像转换为图像数据。
另外，成像系统200包括处理从成像设备201输出的输出信号的信号处理单元208。信号处理单元208根据由成像设备201输出的数字信号产生图像数据。另外，如有必要，信号处理单元208实施执行各种校正或压缩以输出图像数据的操作。
此外，成像系统200包括用于将图像数据临时存储在其中的存储器单元210以及用于与外部计算机等通信的外部接口单元(外部I/F单元)212。成像系统200还包括用于执行成像数据的存储或读出的诸如半导体存储器之类的存储介质214以及用于对存储介质214执行存储或读出的存储介质控制接口单元(存储介质控制I/F单元)216。注意的是，存储介质214可以被嵌入成像系统200中或者可以是可移除的。
此外，成像系统200包括执行各种计算并控制整个数字静态相机的通用控制/操作单元218以及将各种定时信号输出到成像设备201和信号处理单元208的定时生成单元220。这里，可以从外部输入定时信号等，并且成像系统200可以至少包括成像设备201和处理从成像设备201输出的输出信号的信号处理单元208。
成像设备201将成像信号输出到信号处理单元208。信号处理单元208对从成像设备201输出的成像信号执行预定的信号处理并输出图像数据。信号处理单元208使用成像信号来产生图像。
如上所述，根据本实施例，可以实现应用根据第一实施例至第十二实施例中的任一个的光电转换设备100的成像系统。
第十四实施例
将参考图28A和图28B来描述根据本发明的第十四实施例的成像系统和可移动体。图28A是图示了根据本实施例的成像系统的配置的图。
图28B是图示了根据本实施例的可移动体的配置的图。
图28A图示了与车载相机相关的成像系统的示例。成像系统300包括成像设备310。成像设备310是在以上第一实施例至第十二实施例中的任一个中描述的光电转换设备100。成像系统300包括对由成像设备310获取的多个图像数据执行图像处理的图像处理单元312以及根据由成像系统300获取的多个图像数据计算视差(视差图像的相位差)的视差获取单元314。另外，成像系统300包括基于计算出的视差来计算到物体的距离的距离获取单元316以及基于计算出的距离来确定是否存在碰撞可能性的碰撞确定单元318。这里，视差获取单元314和距离获取单元316是获取关于到物体的距离的距离信息的距离信息获取单元的示例。即，距离信息是关于视差、散焦量、到物体的距离等的信息。碰撞确定单元318可以使用任何距离信息来确定碰撞可能性。距离信息获取单元可以由专门设计的硬件来实现，或者可以由软件模块来实现。另外，距离信息获取单元可以通过现场可编程门阵列(FPGA)、专用集成电路(ASIC)等来实现，或者可以通过其组合来实现。
成像系统300连接到车辆信息获取设备320，并可以获取诸如车辆速度、偏航率、转向角度等的车辆信息。另外，成像系统300连接到控制ECU 330，控制ECU 330是基于碰撞确定单元318的确定结果来输出用于使车辆产生制动力的控制信号的控制设备。另外，成像系统300还连接到警报设备340，警报设备340基于碰撞确定单元318的确定结果来向驾驶员发出警报。例如，当作为碰撞确定单元318的确定结果是碰撞可能性高时，控制ECU 330执行车辆控制以通过施加制动、向后推加速器、抑制发动机功率等来避免碰撞或减小损伤。警报设备340通过发出诸如声音之类的警报声音、在汽车导航系统等的显示器上显示警报信息、向座椅安全带或方向盘提供振动等来警告用户。
在本实施例中，通过使用成像系统300来捕获车辆周围的区域，例如，前方区域或后方区域。图28B图示了当捕获车辆的前方区域(捕获区域350)时的成像系统。车辆信息获取设备320向成像系统300或成像设备310发送指令。这种配置可以进一步提高测距精度。
尽管以上已经描述了用于避免与另一车辆碰撞的控制的示例，但该实施例可应用于用于跟随另一车辆的自动驾驶控制、用于不从车道出来的自动驾驶控制等。此外，成像系统不限于诸如本车车辆之类的车辆，并可以例如应用于诸如船、飞机或工业机器人之类的可移动体(移动装置)。另外，成像系统可以广泛地应用于诸如智能运输系统(ITS)之类的利用物体识别的设备，而不仅限于可移动体。
修改的实施例
本发明不限于上述实施例，并且各种修改是可能的。
例如，任何实施例的配置的一部分被添加到另一实施例的示例或任何实施例的配置的一部分被用另一实施例的配置的一部分取代的示例也是本发明的实施例之一。
另外，图2中图示的像素电路是示例，并且像素12的电路配置不限于此。例如，单个像素12可以包括多个光电转换器PD，或者除了光电转换器PD和浮置扩散部FD之外，还可以包括可以保持电荷的保持部。
另外，尽管已经图示了本发明应用于第一实施例至第十二实施例中的光电转换设备的示例，但可以实现应用了本发明的比较器、AD转换器等。
另外，在以上第一实施例至第十二实施例的每个中描述的光电转换设备可以被配置为旨在获取图像的设备，即，成像设备。可替代地，在应用于如以上第十四实施例中描述的主要旨在测距的设备的情况下，不一定需要输出图像。在这种情况下，可以说这样的设备是将光学信息转换为预定电信号的光电转换设备。成像设备是光电转换设备之一。
另外，以上第十三实施例和第十四实施例中图示的成像系统是可以应用本发明的光电转换设备的成像系统的示例，并且可以应用本发明的光电转换设备的成像系统不限于图27和图28A中图示的配置。
虽然已经参考示例性实施例描述了本发明，但要理解，本发明不限于所公开的示例性实施例。随附权利要求书的范围应被赋予最宽泛的解释，以包含所有这样的修改以及等同的结构和功能。

Claims (25)

1.一种比较器，其特征在于，包括：
比较电路，执行输入信号与参考信号之间的比较，并且根据所述比较的结果来改变要被输出到第一节点的信号的电平；以及
正反馈电路，包括放大器单元和反馈单元，所述放大器单元将与第一节点的电位对应的信号输出到第二节点，所述反馈单元将与第二节点的电位对应的信号正反馈到第一节点，
其中，正反馈电路的放大器单元包括：
第一导电类型的第一晶体管，所述第一晶体管的第一主节点连接到被供应有第一电压的第一电压节点并且所述第一晶体管的控制节点连接到第一节点，和
第一电流源负载，所述第一电流源负载连接在被供应有第二电压的第二电压节点和第一晶体管的第二主节点之间，第二电压不同于第一电压，
其中，比较电路包括差分单元和连接到差分单元的输出节点的放大器单元，输入信号和参考信号被输入到所述差分单元，并且
其中，比较电路的放大器单元包括：
第一导电类型的第二晶体管，所述第二晶体管的第一主节点连接到被供应有第一电压的第三电压节点，所述第二晶体管的第二主节点连接到第一节点，并且所述第二晶体管的控制节点连接到差分单元的输出节点，和
第二电流源负载，所述第二电流源负载连接在被供应有第二电压的第四电压节点和第二晶体管的第二主节点之间，
其中，比较器的输出包括高电平和低电平，并且
其中，当比较器的输出是高电平和低电平中的一个时，第二电流源负载的电流量小于第一电流源负载的电流量，并且，当比较器的输出是高电平和低电平中的另一个时，第二电流源负载的电流量大于第一电流源负载的电流量。
2.根据权利要求1所述的比较器，还包括复位开关，所述复位开关连接在被供应有第二电压的第四节点和第一节点之间。
3.根据权利要求1所述的比较器，
其中，反馈单元包括第三晶体管和开关，正反馈电路的放大器单元的输出被反馈到第三晶体管，所述开关控制第三晶体管的导通或关断，
其中，所述开关是第一导电类型的第八晶体管，所述第八晶体管的第一主节点连接到被供应有第一电压的第五电压节点，并且
其中，第三晶体管是第一导电类型，并且具有连接到第八晶体管的第二主节点的第一主节点、连接到第一节点的第二主节点和连接到第一晶体管的第二主节点的控制节点。
4.根据权利要求3所述的比较器，还包括：
焊盘电极，用于供应第一电压；
第一互连件，连接在第一电压节点和第五电压节点中的至少一个与焊盘电极之间；以及
第二互连件，连接在焊盘电极和比较电路之间。
5.根据权利要求3所述的比较器，还包括：
第一焊盘电极和第二焊盘电极，所述第一焊盘电极和第二焊盘电极用于供应第一电压；
第一互连件，连接在第一电压节点和第五电压节点中的至少一个与第一焊盘电极之间；以及
第二互连件，连接在第二焊盘电极和比较电路之间。
6.根据权利要求1所述的比较器，
其中，反馈单元包括第三晶体管和开关，正反馈电路的放大器单元的输出被反馈到第三晶体管，所述开关控制第三晶体管的导通或关断，
其中，所述开关是第二导电类型的第九晶体管，所述第九晶体管的第一主节点连接到第一节点，并且
其中，第三晶体管是第二导电类型，并且具有连接到第九晶体管的第二主节点的第一主节点、连接到被供应有第二电压的第六电压节点的第二主节点和连接到第一晶体管的第二主节点的控制节点。
7.根据权利要求6所述的比较器，还包括：
焊盘电极，用于供应第二电压；
第三互连件，连接在第二电压节点和第六电压节点中的至少一个与焊盘电极之间；以及
第四互连件，连接在焊盘电极和比较电路之间。
8.根据权利要求6所述的比较器，还包括：
第三焊盘电极和第四焊盘电极，所述第三焊盘电极和第四焊盘电极用于供应第二电压；
第三互连件，连接在第二电压节点和第六电压节点中的至少一个与第三焊盘电极之间；以及
第四互连件，连接在第四焊盘电极和比较电路之间。
9.根据权利要求1所述的比较器，其中，第一电压是电源电压，并且第二电压是接地电压。
10.根据权利要求1所述的比较器，其中，第一电流源负载形成栅极接地电路，并且包括第十晶体管和偏置保持电容器，所述第十晶体管的控制节点被供应有与接地电压不同的偏置电压，并且所述偏置保持电容器连接到第十晶体管的控制节点。
11.根据权利要求1所述的比较器，其中，第二节点是正反馈电路的输出节点。
12.根据权利要求1所述的比较器，其中，第一节点是正反馈电路的输出节点。
13.根据权利要求1所述的比较器，其中，比较电路包括被设置到输入信号被输入的节点的箝位电容器、以及被设置到参考信号被输入的节点的箝位电容器。
14.根据权利要求1所述的比较器，其中，第一电流源负载和第二电流源负载被配置为消除相应的电流波动，
并且其中，第一电流源负载和第二电流源负载被设定为具有大致相同的电流值，并且，在第一节点的电位从低电平转变为高电平的情况下，不是第一晶体管关断并且第一电流源负载的电流停止流动，而是第二电流源负载的电流开始流动。
15.一种比较器，其特征在于，包括：
比较电路，执行输入信号与参考信号之间的比较，并且根据所述比较的结果来改变要被输出到第一节点的信号的电平；以及
正反馈电路，包括放大器单元和反馈单元，所述放大器单元将与第一节点的电位对应的信号输出到第二节点，所述反馈单元将与第二节点的电位对应的信号正反馈到第一节点，
其中，反馈单元包括第一晶体管和开关，放大器单元的输出被反馈到第一晶体管，所述开关控制第一晶体管的导通或关断，
其中，正反馈电路的放大器单元包括第一导电类型的第二晶体管和第一电流源负载，所述第二晶体管的第一主节点连接到被供应有第一电压的第一电压节点并且所述第二晶体管的控制节点连接到第一节点，所述第一电流源负载连接在被供应有第二电压的第二电压节点和第二晶体管的第二主节点之间，第二电压不同于第一电压，并且
其中，正反馈电路的放大器单元还包括第一导电类型的第四晶体管和第三电流源负载，所述第四晶体管的第一主节点连接到第一电压节点并且所述第四晶体管的控制节点连接到第一节点，所述第三电流源负载连接在第四晶体管的第二主节点和第二电压节点之间。
16.根据权利要求15所述的比较器，其中，正反馈电路的放大器单元还包括第一导电类型的第五晶体管和第一导电类型的第六晶体管，所述第五晶体管连接在第二晶体管的第一主节点和第一电压节点之间，所述第六晶体管连接在第四晶体管的第一主节点和第一电压节点之间。
17.一种比较器，其特征在于，包括：
比较电路，执行输入信号与参考信号之间的比较，并且根据所述比较的结果来改变要被输出到第一节点的信号的电平；以及
正反馈电路，包括放大器单元和反馈单元，所述放大器单元将与第一节点的电位对应的信号输出到第二节点，所述反馈单元将与第二节点的电位对应的信号正反馈到第一节点，
其中，反馈单元包括第一晶体管和开关，放大器单元的输出被反馈到第一晶体管，所述开关控制第一晶体管的导通或关断，
其中，正反馈电路的放大器单元包括第一导电类型的第二晶体管和第一电流源负载，所述第二晶体管的第一主节点连接到被供应有第一电压的第一电压节点并且所述第二晶体管的控制节点连接到第一节点，所述第一电流源负载连接在被供应有第二电压的第二电压节点和第二晶体管的第二主节点之间，第二电压不同于第一电压，并且
其中，正反馈电路的放大器单元还包括第二导电类型的第七晶体管和第四电流源负载，所述第七晶体管的第一主节点连接到第一电压节点并且所述第七晶体管的控制节点连接到第一节点，所述第四电流源负载连接在第七晶体管的第二主节点和第二电压节点之间。
18.一种模拟数字转换器，其特征在于，包括：
根据权利要求1至17中任一项所述的比较器；以及
计数器电路，将与从开始输入信号与参考信号之间的比较到输出到第一节点的信号的电平改变的时段的长度对应的计数值作为输入信号的数字数据输出。
19.一种光电转换设备，其特征在于，包括：
多个像素，被布置为形成多个行和多个列并且每个像素包括光电转换器；
多个输出线，每个输出线布置在所述多个列中的每个列上并且每个输出线连接到对应列上的像素；以及
多个根据权利要求18所述的模拟数字转换器，每个模拟数字转换器连接到所述多个输出线中的每个输出线并且被配置为对从对应列上的像素输出的像素信号执行模拟数字转换。
20.根据权利要求19所述的光电转换设备，其中，输出线中的两个或更多个布置在所述多个列中的每个列上。
21.根据权利要求20所述的光电转换设备，其中，布置在相同列上的模拟数字转换器中的两个或更多个模拟数字转换器的比较电路和正反馈电路针对比较电路和正反馈电路中的每个被彼此靠近地布置。
22.根据权利要求19至21中任一项所述的光电转换设备，包括：
第一基板，光电转换器设置在所述第一基板上；以及
第二基板，所述第二基板被堆叠在第一基板上并且比较器的至少一部分被设置在第二基板上。
23.一种光电转换设备，其特征在于，包括：
多个像素单元，被布置为形成多个行和多个列并且每个像素单元包括具有光电转换器的像素以及根据权利要求1所述的比较器，在所述比较器中，与在像素的光电转换器中产生的电荷对应的信号是输入信号；
多个输出线，布置在所述多个列中的每个列上并且每个输出线连接到对应列上的像素单元；以及
计数器电路，所述计数器电路与所述多个输出线中的每个相关联地设置，并且所述计数器电路将与从开始输入信号与参考信号之间的比较到从对应列上的像素单元输出的信号的电平改变的时段的长度对应的计数值作为输入信号的数字数据输出。
24.一种成像系统，其特征在于，包括：
根据权利要求19至23中任一项所述的光电转换设备；以及
信号处理单元，处理从光电转换设备输出的信号。
25.一种能够移动的物体，其特征在于，包括：
根据权利要求19至23中任一项所述的光电转换设备；
距离信息获取单元，从基于来自光电转换设备的信号的视差图像获取关于从所述能够移动的物体到另一物体的距离的距离信息；以及
控制单元，基于距离信息来控制所述能够移动的物体。
CN202110201276.6A 2020-02-26 2021-02-23 比较器、ad转换器、光电转换设备、成像系统和可移动体 Active CN113315933B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020030600A JP7204694B2 (ja) 2020-02-26 2020-02-26 比較器、ａｄ変換器、光電変換装置及び撮像システム
JP2020-030600 2020-02-26

Publications (2)

Publication Number Publication Date
CN113315933A CN113315933A (zh) 2021-08-27
CN113315933B true CN113315933B (zh) 2024-04-23

Family

ID=77367054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110201276.6A Active CN113315933B (zh) 2020-02-26 2021-02-23 比较器、ad转换器、光电转换设备、成像系统和可移动体

Country Status (3)

Country Link
US (1) US11838665B2 (zh)
JP (1) JP7204694B2 (zh)
CN (1) CN113315933B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7316673B2 (ja) * 2018-10-19 2023-07-28 パナソニックＩｐマネジメント株式会社 撮像装置
CN114788263A (zh) * 2019-12-23 2022-07-22 松下知识产权经营株式会社 摄像装置
CN114374805A (zh) * 2020-10-14 2022-04-19 深圳市鸿飞精密科技有限公司 图像传感器及电子设备
WO2023136174A1 (ja) * 2022-01-13 2023-07-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775022A (en) * 1980-10-29 1982-05-11 Nec Corp Comparator
JPH06109779A (ja) * 1992-09-28 1994-04-22 Shimadzu Corp 電圧比較器
JP2010016656A (ja) * 2008-07-03 2010-01-21 Sony Corp 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム
CN102917182A (zh) * 2011-08-05 2013-02-06 佳能株式会社 图像拾取设备
WO2016136448A1 (ja) * 2015-02-23 2016-09-01 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、比較器の制御方法、データ書込回路、データ読出回路、およびデータ転送回路
JP2017005443A (ja) * 2015-06-09 2017-01-05 ソニー株式会社 撮像制御装置、撮像装置、及び撮像制御方法
CN106454158A (zh) * 2012-04-12 2017-02-22 佳能株式会社 成像装置和成像系统
CN107665901A (zh) * 2016-07-29 2018-02-06 佳能株式会社 具有比较器电路以将电流与基准电流比较的摄像装置
US10498322B1 (en) * 2019-02-13 2019-12-03 Omnivision Technologies, Inc. Comparator output circuitry for single slope analog to digital converter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05249149A (ja) 1992-03-09 1993-09-28 Oki Electric Ind Co Ltd 半導体集積回路
JP2009124514A (ja) 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
WO2012144181A1 (ja) 2011-04-22 2012-10-26 パナソニック株式会社 固体撮像装置及びその駆動方法
JP2013187815A (ja) 2012-03-09 2013-09-19 Yokogawa Electric Corp ヒステリシスコンパレータ
JP6012314B2 (ja) 2012-07-12 2016-10-25 キヤノン株式会社 読出回路及び固体撮像装置
JP6317568B2 (ja) 2013-11-15 2018-04-25 キヤノン株式会社 比較回路およびそれを用いた撮像素子並びに比較回路の制御方法
JP6463169B2 (ja) 2015-02-27 2019-01-30 キヤノン株式会社 電子回路およびカメラ
JP6874007B2 (ja) 2016-08-22 2021-05-19 ソニーセミコンダクタソリューションズ株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、および、比較器の制御方法
JP2019047383A (ja) 2017-09-04 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および、固体撮像素子の制御方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775022A (en) * 1980-10-29 1982-05-11 Nec Corp Comparator
JPH06109779A (ja) * 1992-09-28 1994-04-22 Shimadzu Corp 電圧比較器
JP2010016656A (ja) * 2008-07-03 2010-01-21 Sony Corp 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム
CN102917182A (zh) * 2011-08-05 2013-02-06 佳能株式会社 图像拾取设备
CN106454158A (zh) * 2012-04-12 2017-02-22 佳能株式会社 成像装置和成像系统
WO2016136448A1 (ja) * 2015-02-23 2016-09-01 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、比較器の制御方法、データ書込回路、データ読出回路、およびデータ転送回路
JP2017005443A (ja) * 2015-06-09 2017-01-05 ソニー株式会社 撮像制御装置、撮像装置、及び撮像制御方法
CN107665901A (zh) * 2016-07-29 2018-02-06 佳能株式会社 具有比较器电路以将电流与基准电流比较的摄像装置
US10498322B1 (en) * 2019-02-13 2019-12-03 Omnivision Technologies, Inc. Comparator output circuitry for single slope analog to digital converter

Also Published As

Publication number Publication date
JP7204694B2 (ja) 2023-01-16
US20210266485A1 (en) 2021-08-26
CN113315933A (zh) 2021-08-27
JP2021136541A (ja) 2021-09-13
US11838665B2 (en) 2023-12-05

Similar Documents

Publication Publication Date Title
CN113315933B (zh) 比较器、ad转换器、光电转换设备、成像系统和可移动体
US11496704B2 (en) Photoelectric conversion device having select circuit with a switch circuit having a plurality of switches, and imaging system
JP7374639B2 (ja) 光電変換装置及び撮像システム
CN109547715B (zh) 成像设备和驱动方法，成像系统以及移动物体
US20220201233A1 (en) Photoelectric conversion device and imaging system
JP7245074B2 (ja) 光電変換装置、撮像システム及び移動体
JP2017184185A (ja) 撮像装置、撮像システム、および、移動体
US20240080588A1 (en) Photoelectric conversion device and imaging system
US11102435B2 (en) Imaging device and method of driving imaging device
CN113315936B (zh) 比较器、ad转换器、光电转换设备、成像系统、以及可移动物体
US20200389638A1 (en) Photoelectric conversion apparatus, method of driving photoelectric conversion apparatus, photoelectric conversion system, and moving body
JP2019009672A (ja) 撮像装置及びその駆動方法
US20230247332A1 (en) Photoelectric conversion device and method of driving photoelectric conversion device
US11509852B2 (en) Imaging device, imaging system, and method of driving imaging device
US11523075B2 (en) Imaging device, imaging system, and method of driving imaging device
EP4195683A1 (en) Photoelectric conversion device
US20230237960A1 (en) Semiconductor device
JP2020173691A (ja) 半導体装置、光電変換装置、光電変換システム及び移動体
JP2023042083A (ja) 光電変換装置
JP2023084272A (ja) 光電変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant