CN107665901A - 具有比较器电路以将电流与基准电流比较的摄像装置 - Google Patents

具有比较器电路以将电流与基准电流比较的摄像装置 Download PDF

Info

Publication number
CN107665901A
CN107665901A CN201710620979.6A CN201710620979A CN107665901A CN 107665901 A CN107665901 A CN 107665901A CN 201710620979 A CN201710620979 A CN 201710620979A CN 107665901 A CN107665901 A CN 107665901A
Authority
CN
China
Prior art keywords
transistor
current
potential
grid
camera device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710620979.6A
Other languages
English (en)
Inventor
月田健太郎
大村昌伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN107665901A publication Critical patent/CN107665901A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及具有比较器电路以将电流与基准电流比较的摄像装置。多个像素包括光电转换单元和第一晶体管。信号线连接至多个像素。第二晶体管包括电连接至第一晶体管的源极或漏极，并且包括被供应有与基准信号相对应的信号的栅极，基准信号的电势随着时间以预定梯度改变。第一电流源配置为将电流供应至第一晶体管和第二晶体管。控制单元配置为将第三晶体管的栅极和源极之间的电压控制为与第二晶体管的栅极和源极之间电压相对应的电压。比较器电路配置为将流过第三晶体管的第一电流与基准电流比较。

Description

具有比较器电路以将电流与基准电流比较的摄像装置
技术领域
实施例的一个公开方面涉及摄像装置。
背景技术
日本专利申请特开No.2005-311487(下文称为专利文献1)描述了包括其中布置了多个像素的像素阵列的摄像装置。所述多个像素形成多个像素列，每个像素列都包括至少两个像素。在专利文献1中所描述的摄像装置中，每个像素列都设置有一个差分晶体管。包括在一个像素列中的多个像素的每个放大晶体管与对应的差分晶体管形成差分对。
差分晶体管的源极和放大晶体管的源极经由信号线连接至恒流源。基于光电转换单元中产生的电荷的信号被输入至放大晶体管的栅极。差分晶体管的栅极被供应有灯信号。差分晶体管的漏极连接至负载晶体管。利用上述电路配置，差分对形成的比较器电路。差分晶体管的漏极的电势根据放大晶体管的栅极的电势与差分晶体管的栅极的电势之间的关系而改变。
发明内容
根据本公开的一方面的示例性实施例是摄像装置，摄像装置包括具有光电转换单元和第一晶体管的多个像素、信号线、第二晶体管、第一电流源、控制单元以及比较器电路。像素包括光电转换单元和具有栅极的第一晶体管，基于光电转换单元中产生的电荷的信号被输入至第一晶体管的栅极。信号线连接至多个像素。第二晶体管包括经由信号线电连接至第一晶体管的源极，并且包括供应有与基准信号相对应的信号的栅极，基准信号的电势随着时间以预定梯度改变。第一电流源配置为将源电流供应至第一晶体管和第二晶体管。控制单元配置为将第三晶体管的栅极和源极之间的电压控制成是与第二晶体管的栅极和源极之间电压相对应的电压。比较器电路配置为将流过第三晶体管的第一电流与基准电流比较。
参考附图，根据下文对示例性实施例的描述，本公开的其它特征将变得清楚。
附图说明
图1是例示摄像装置的框图。
图2是例示像素电路和比较器电路的等效电路图。
图3是时序图的示意图。
图4是例示像素电路和比较器电路的等效电路图。
图5是时序图的示意图。
图6是例示像素电路和比较器电路的等效电路图。
图7是例示用于描述比较示例的像素电路和比较器电路的等效电路图。
图8是例示光电转换系统的示例性实施例的框图。
图9A和9B是例示可移动主体的示例性实施例的框图。
具体实施方式
根据专利文献1，差分晶体管的漏极经由负载晶体管连接至电源线。为了稳定地操作负载晶体管，必须通过将负载晶体管的漏极的电势设置成低于负载晶体管的源极的电势而在漏极和源极之间产生电势差。换言之，必须将差分晶体管的漏极的电势设置成与电源电势相比更低。
随着差分晶体管的漏极的电势降低，差分晶体管的源极的电势降低。因而，放大晶体管的源极的电势也降低。作为结果，有可能限制能够获得的作为放大晶体管的输入节点的栅极的电势的范围。因而，有可能使放大晶体管的输入节点的动态范围变窄。
根据本公开的一些示例性实施例能够扩大放大晶体管的输入节点的动态范围。
图1是示意性地例示根据第一示例性实施例的摄像装置1的整体配置的框图。每幅附图中具有相同附图标记的部分指示相同的元件、相同的区域、相同的驱动脉冲或相同的电势。
多个像素10构成像素阵列100。像素阵列100包括多个像素行和多个像素列。根据本示例性实施例，行方向表示像素行中的像素的排列方向，以及列方向表示像素列中的像素的排列方向。
垂直扫描电路201供应驱动脉冲pRES、pTX和pSEL，以用于控制每个像素10的晶体管。这些驱动脉冲对于每个像素行是公共的。换言之，包括在一个像素行中的多个像素的晶体管连接至公共的控制线。另一方面，包括在一个像素列中的多个像素连接至公共的信号线。信号线12连接每个像素10和列电路204。
图1中，例示了三个列电路204。一个列电路204与一个像素列相对应地布置。列电路204包括比较器电路205和锁存电路206。此外，基准信号输出电路单元202和计数器电路203相对于多个列电路204公共地布置。
比较器电路205连接至基准信号输出电路单元202。基准信号输出电路单元202向比较器电路205供应基准信号。基准信号的电势随着时间以预定梯度改变。基准信号是例如灯信号。此外，如上所述，比较器电路205经由信号线12连接至像素10。比较器电路205通过上述配置将像素10的信号与基准信号比较。
比较器电路205输出基于比较结果的控制信号。在每个列电路204中，从比较器电路205输出的控制信号被输入至锁存电路206。此外，来自计数器电路203的计数值被输入至每个列电路204中的锁存电路206。
计数器电路203随着时间过去改变输出的计数值。与从基准信号输出电路单元202输出的基准信号的电势改变的开始同步地，计数器电路203开始改变计数值。
当接收到从比较器电路205输出的控制信号时，锁存电路206保持从计数器电路203输入的计数值。此时保持在锁存电路206中的计数值是通过对像素10的信号进行模数转换(下文中称为AD转换)而获得的数字信号。随后，响应于来自水平扫描电路207的驱动脉冲，锁存电路206将保持的数字信号输出至信号线13。
水平扫描电路207经由信号线14连接至相对于每个像素列布置的锁存电路206。水平扫描电路207经由信号线13顺序地输出来自摄像装置1的相关数字信号。
根据图1中所例示的示例性实施例，计数器电路203被公共地布置到列电路204。作为变型方案，多个列电路204可以每个都包括计数器电路203。在这种情况下，每个像素列的计数器电路203接收基于来自对应的比较器电路205的比较结果的控制信号。然后，计数器电路203在接收到控制信号的定时处停止计数。当计数停止时，计数值是作为对像素10的信号执行的AD转换的结果的数字信号。
描述了其中基准信号输出电路单元202、计数器电路203和水平扫描电路207被包括在摄像装置1中的配置，但是，这些单元可以被包括在除摄像装置1之外的装置中。
图2是例示摄像装置1中的像素10和比较器电路205的等效电路图。为包括在一个像素列中的多个像素10布置一个比较器电路205。图2中，仅例示了两个像素10以简化描述。此外，根据本示例性实施例，使用在光电转换单元中产生的电荷对中的电子作为信号电荷。
在本说明书中，在下文中可以将信号电荷简称为电荷。此外，除非特别说明，每个晶体管都是负沟道金属氧化物半导体(NMOS)晶体管，并且当使用与NMOS晶体管呈相反导电类型的正沟道金属氧化物半导体(PMOS)晶体管时，对其进行相应地描述。在图2、4、6和7中的等效电路图中，晶体管的源极例示为箭头。NMOS晶体管用从栅极指向源极的箭头例示。类似地，PMOS晶体管用从源极指向栅极的箭头例示。当使用空穴作为信号电荷时，每个晶体管的导电类型相反。
像素10包括光电转换单元101、复位晶体管103、传输晶体管102、晶体管104(第一晶体管)和选择晶体管106。光电转换单元101响应于入射光产生电荷对，并且累积电荷作为信号电荷。例如，使用光电二极管作为光电转换单元101。
信号电荷从光电转换单元101经由传输晶体管102传输至浮置扩散单元105(下文称为FD 105)。FD 105保持传输的电荷。传输晶体管102将光电转换单元101中产生的电荷传输至FD 105。传输晶体管102被供应有驱动脉冲pTX并且被接通和关断。当传输晶体管102被接通时，电荷被传输。
晶体管104的输入节点由FD 105、连接至晶体管104的栅极的布线、以及复位晶体管103的源极构成。晶体管104的源极经由选择晶体管106和信号线12连接至第一电流源222。
通过上述配置，晶体管104与第一电流源222一起构成了源极跟随器电路。晶体管104放大基于传输至FD 105的电荷的信号，并且将信号输出至信号线12。更具体地，传输至FD 105的电荷由FD 105转换成与传输至FD 105的电荷的量相对应的电势。晶体管104将与FD 105的电势相对应的电势输出至信号线12。
复位晶体管103将晶体管104的输入节点的电势复位为电源电势VDD附近的电势。复位晶体管103的栅极被供应有驱动脉冲pRES，并且被接通和关断。
选择晶体管106使得提供至一条信号线12的多个像素10每个像素地或每多个像素地输出信号。选择晶体管106的漏极连接至晶体管104的源极，并且选择晶体管106的源极连接至信号线12。选择晶体管106的栅极被供应有驱动脉冲pSEL，并且选择晶体管106用作用于在信号线12和晶体管104之间切换电连接和断开的开关，并且因而选择行。
代替根据本示例性实施例的配置，选择晶体管106可以设置在晶体管104的漏极和被供应有电源电压VDD的电源布线之间。作为替代，晶体管104的源极可以连接至信号线12，而不设置选择晶体管106。
摄像装置1包括用于多个像素列中的每个的比较器电路205。比较器电路205包括晶体管211、晶体管215、第一电流源222、控制单元221、第二电流源224和电流镜电路223。
晶体管212构成第一电流源222。晶体管212包括被供应有偏置电压VBIAS1的栅极、被供应有接地电势GND的源极以及连接至晶体管211的源极和信号线12的漏极。偏置电压VBIAS1控制从第一电流源222输出的电流ILINE的量值。
晶体管211的栅极被供应有从基准信号输出电路单元202输出的基准信号VRAMP。晶体管211包括被不经由晶体管地供应有电源电压VDD的漏极，以及连接至信号线12的源极。电流I1流过晶体管211。
信号线12连接至构成第一电流源222的晶体管212的漏极，以及晶体管211的源极。晶体管104和晶体管211形成共享第一电流源222的差分对。信号线12的电势表示为电势VLINE。
晶体管215的漏极被不经由晶体管地供应有电源电压VDD。晶体管215的源极连接至差分放大器电路213的反相输入端以及PMOS晶体管214的源极。将与供应至晶体管211的栅极的基准信号VRAMP相同的基准信号提供至晶体管215的栅极。电流I2(第一电流)流过晶体管215。
控制单元221包括差分放大器电路213和PMOS晶体管214。差分放大器电路213的非反相输入端连接至信号线12。
差分放大器电路213的输出端连接至PMOS晶体管214的栅极。差分放大器电路213的反相输入端连接至晶体管215的源极以及PMOS晶体管214的源极。因此，差分放大器电路213的反相输入端和非反相输入端处于虚短路状态(虚短)。换言之，差分放大器电路213将PMOS晶体管214的源极的电势控制为与晶体管211的源极的电势VLINE相同。
PMOS晶体管214的漏极连接至晶体管216的漏极。PMOS晶体管214控制晶体管215和包括在电流镜电路223中的晶体管216之间的电连接。
根据本示例性实施例，相同的基准信号VRAMP被供应至晶体管211的栅极和晶体管215的栅极。此外，通过由差分放大器电路213构成的虚短，晶体管215的源极被供应有基本上与晶体管211的源极电势相同的电势。因而，晶体管215的栅极和源极之间的电压对应于晶体管211的栅极和源极之间的电压。此外，流过晶体管215的电流I2对应于流过晶体管211的电流I1。
在此，“对应于”指的是当晶体管211的电流I1改变时，晶体管215的电流I2在同样的方向上改变。例如，当在晶体管211和晶体管215之间诸如沟道宽度、沟道长度和阈值电压的参数相同时，流过两个晶体管的电流具有近似相同的量值。
晶体管216和晶体管217构成电流镜电路223。晶体管216的源极被供应有接地电势GND。晶体管216的漏极和栅极彼此短路。此外，晶体管216的漏极和栅极连接至PMOS晶体管214的漏极和晶体管217的栅极。
晶体管217的源极被供应有接地电势GND。晶体管217的漏极连接至第二电流源224。晶体管216的漏极构成电流镜电路223的输入节点，并且晶体管217的漏极构成电流镜电路223的输出节点。
电流I3流过晶体管216。电流I4流过晶体管217。晶体管215和晶体管216串联连接在一条电通路中，使得晶体管215的电流I1的量值与晶体管216的电流I3的量值近似相同。
电流I4与电流I3的比例根据晶体管216和晶体管217的参数比例确定。换言之，在电流镜电路223中，能够根据每个晶体管的参数将流过晶体管215的电流I2复制到流过晶体管217的电流I4。根据本示例性实施例，晶体管216和晶体管217的电流镜电路比例描述为1：2。
PMOS晶体管218构成第二电流源224。PMOS晶体管218包括被供应有偏置电压VBIAS2的栅极、被供应有电源电压VDD的源极以及连接至晶体管217的漏极的漏极。基准电流Iref流过PMOS晶体管218。偏置电压VBIAS2控制基准电流Iref的量值。根据本示例性实施例，基准电流Iref的量值与晶体管212中产生的电流ILINE的量值近似相同。
晶体管217的漏极和PMOS晶体管218的漏极所连接到的节点构成比较器电路205的输出节点226。从输出节点226输出的输出信号VOUT被输入至锁存电路206。
在对每个晶体管的描述中，描述了其中漏极或源极直接连接至供应电源电压VDD的布线的示例。然而，诸如开关和电容器的元件可以布置在供应电源电压VDD的布线和晶体管之间。该结构能够类似地应用于其它示例性实施例。
接着，描述根据本示例性实施例的对基于在光电转换单元101中产生的电荷的信号和基准信号VRAMP的比较操作。图3是例示输入至一个像素行中的像素以用于执行比较操作的驱动脉冲的示例的时序图的示意图。图3中，使用方波以简化描述，然而，驱动脉冲不一定需要是完整的矩形形状。
将供应至布置在像素阵列100中的像素行的第N行中的像素10的驱动脉冲描述作为供应至多个像素10的驱动脉冲的示例。
具体地，驱动脉冲pSEL[n]、pRES[n]和pTX[n]表示从垂直扫描电路201输出的驱动脉冲中输入至任意第n行中的每个晶体管的驱动脉冲。电势VFD[n]是第n行中任意像素10的晶体管104的输入节点(即FD 105)的电势。图3例示了信号线12的电势VLINE、比较器电路205的输出信号VOUT以及输入至晶体管215的栅极和晶体管211的栅极的基准信号VRAMP。
在图2中的电路配置中，晶体管104的阈值电压是阈值电压VTH1，而晶体管215的阈值电压是阈值电压VTH2。不等式1是晶体管104接通的条件。
VFD[n]-VLINE>VTH1 (1)
首先，描述晶体管104关断的状态。在该状态下，晶体管211和第一电流源222构成源极跟随器电路。因而，信号线12的电势VLINE表示为VLINE＝VRAMP-VTH2。因而，晶体管104接通的条件通过不等式2和作为不等式2的变型的不等式3来表示。
VFD[n]-(VRAMP-VTH2)>VTH1 (2)
VFD[n]>VRAMP+VTH1-VTH2 (3)
根据本示例性实施例，晶体管211和晶体管215的诸如沟道宽度、沟道长度以及阈值电压的参数，与晶体管104的诸如沟道宽度、沟道长度以及阈值电压的参数相同。换言之，阈值电压VTH1等于阈值电压VTH2。在该情况下，能够从不等式3获得不等式4作为晶体管104接通的条件。
VFD[n]>VRAMP (4)
当满足不等式4并且晶体管104接通时，晶体管104作为源极跟随器电路操作。因而，信号线12的电势VLINE为VLINE＝VFD[n]-VTH1。在此，晶体管211接通的条件是VRAMP-VLINE>VTH2。
当晶体管104的阈值电压VTH1等于晶体管211的阈值电压时，晶体管211接通的条件重写为VRAMP>VFD[n]。换言之，当满足不等式4时，晶体管211关断。当晶体管211关断时，几乎没有电流流过晶体管211。作为替代，晶体管211的电流I1几乎为零。
如上所述，当基准信号的电势VRAMP为高时，晶体管104关断，而晶体管211接通。当FD 105的电势VFD为高时，晶体管104接通，而晶体管211关断。根据本示例性实施例，为简化描述，下文描述了通过比较电势VFD[n]和VRAMP来接通晶体管104与否。然而，当晶体管104和晶体管211中参数不同时，能够认为晶体管104的阈值电压VTH1和晶体管211的阈值电压VTH2之间的差由不等式3表示。
在图3中的时刻t1处，驱动脉冲pSEL[n]信号变为高电平(H电平)，并且选择晶体管106进入导通状态。第n行中的像素10电连接至信号线12。基准信号VRAMP的起始电压被设置为比FD 105的电势VFD的复位电势更高的电势。
在时间段t2-t6，对作为当像素10复位时FD 105的电势的复位电势进行AD转换。
在时刻t2，驱动脉冲pRES[n]变为H电平，并且复位晶体管103进入导通状态。因此，第n行中的像素10的FD 105的电势VFD[n]变为复位电势。基准信号VRAMP的起始电压处于比复位电势更高的电势。
此时，电势VFD和基准信号VRAMP不满足不等式4的关系，并且晶体管104进入关断状态。另一方面，晶体管211和晶体管215进入导通状态。当晶体管211处于导通状态时，电流I1流过晶体管211。此时，与电流I1相对应的电流I2流过晶体管215。电流未流过处于关断状态的晶体管104，使得晶体管211中的电流I2的量值近似等于电流ILINE。
在时刻t3，驱动脉冲pRES[n]变为低电平(L电平)，并且复位晶体管103进入关断状态。
在时刻t4，基准信号VRAMP的电势开始改变。此外，计数器电路203与基准信号VRAMP的改变的起始同时开始计数。换言之，从计数器电路203输出并且输入至锁存电路206的计数值开始改变。
在时间段t2-t4中，基准信号VRAMP处于比FD 105的电势VFD[n]105更高的电势并且恒定。因而，不满足不等式4，并且晶体管104关断。换言之，满足晶体管104的栅极和源极之间的电压Vgs-阈值VTH1<0。
另外，如上所述，将相同的基准信号VRAMP供应至晶体管211的栅极和晶体管215的栅极。而且，通过虚短，向晶体管215的源极供应等于晶体管211的源极的电势的电势。因而，晶体管215的栅极和源极之间的电压近似等于晶体管211的栅极和源极之间的电压。因此，与流过晶体管211的电流I1的量值几乎相同的电流I2流过晶体管215。
流过晶体管211的电流I1的量值近似等于电流ILINE的量值。因而，流过晶体管215的电流I2的量值近似等于电流VLINE的量值。然而，当晶体管211的参数与晶体管215的参数不同时，电流值根据两者的差异而不同。
由晶体管216和晶体管217构成的电流镜电路223具有1：2的镜像比。因而，流过晶体管217的电流I4的量值约为流过晶体管216的电流I3的量值的两倍。换言之，电流I4的量值约为电流ILINE的量值的两倍。
另一方面，PMOS晶体管218的基准电流Iref的量值近似等于电流ILINE的量值。因而，降低了输出节点226的电势。此外，输出节点226的电势变为稳定在低电势(处于L电平的电势)处，在该低电势处，流过晶体管217的电流I4收束在基准电流Iref。因而，输入至在后面的级中的锁存电路206的比较器电路205的输出信号VOUT变为L电平。
在时间段t4-t5中，输入至晶体管211的栅极的电势的基准信号VRAMP的电势逐渐降低，并且因此信号线12的电势VLINE降低。在图3中的情况下，晶体管211处于导通状态，直至基准信号VRAMP降低至电势VFD。因而，在该阶段期间，电流镜电路223输出电流I4，电流I4近似为电流ILINE的两倍。
在t4-t5的时间段中，流过PMOS晶体管218的基准电流Iref的量值也近似等于电流ILINE的量值。因而，输出信号VOUT维持在低电势(处于L电平的电势)处。
在时刻t5，基准信号VRAMP和FD 105的电势VFD[n]之间的量值关系反转。电势VFD和基准信号VRAMP满足不等式4中的关系，并且晶体管104接通。此外，基准信号VRAMP变得小于电势VFD[n]，并且晶体管211关断。换言之，晶体管211的栅极和源极之间的电压变为关断晶体管211的值。
此时，控制单元221控制晶体管215的栅极和源极之间的电压，以对应于晶体管211的栅极和源极之间的电压。具体地，根据本示例性实施例，晶体管211的栅极和源极之间的电压变得近似等于晶体管215的栅极和源极之间的电压。因此，晶体管215随着晶体管211一同关断。晶体管215的电流I2停止流动，并且因此电流I4也停止流动。
另一方面，PMOS晶体管218输出电流Iref。因而，输出节点226的电势升高，并且比较器电路205的输出信号VOUT变为高电势(位于H电平的电势)。如上所述，当基准信号VRAMP和电势VFD[n]之间的量值关系反转时，输出节点226的电势升高，并且输出信号VOUT反转。此外，锁存电路206响应于输出信号VOUT的改变而保持从计数器电路203输出的计数值。
在时刻t6，基准信号VRAMP复位为起始电势。晶体管211和晶体管215接通，并且晶体管104关断。此外，输出节点226的电势升高，并且输出信号VOUT变为低电势(处于L电平的电势)。通过到目前为止的操作，完成像素10的复位信号的AD转换。
在时间段t5-t6，基准信号VRAMP变得比在时刻t5时更低，然而，电势VLINE不低于在时刻t5的值。这是因为在时间段t5-t6中信号线12的电势VLINE由在像素10中的晶体管104的输出所确定。具体地，信号线12的电势VLINE维持在比FD 105的电势低晶体管104的阈值电压VTH1的电势。因而，输出信号VOUT维持处于H电平的电势。
在时间段t7-t11中，对基于在像素10的光电转换单元101中产生的电荷的信号进行AD转换。
在时刻t7，驱动脉冲pTX[n]变为H电平，并且传输晶体管102进入导通状态。在时刻t8，驱动脉冲pTX[n]变为L电平，并且传输晶体管102进入关断状态。因此，光电转换单元101中产生的电荷传输至FD 105，并且晶体管104的栅极电势改变。时间段t9-t11中的驱动类似于时间段t4-t6中的驱动，并且因而省略对其的描述。
在时刻t12，驱动脉冲pSEL变为L电平，选择晶体管106进入关断状态，并且行选择完成。
根据本示例性实施例的配置，要成为负载的晶体管没有布置在与每个像素列中的像素10的晶体管104构成差分对的晶体管211的漏极和供应电源电压VDD的节点之间。
参考比较示例描述配置的效果。图7是比较示例的等效电路图。图7中的晶体管1201对应于图2中的晶体管211。晶体管1201的源极连接至第一电流源222。晶体管1201的漏极连接至节点1204和PMOS晶体管1203的漏极。晶体管1201的栅极被供应有基准信号VRAMP。PMOS晶体管1203的源极连接至电源电压VDD。PMOS晶体管1203的栅极被供应有偏置电压VBIAS。
如上所述，在图7的配置中，使用晶体管1201的漏极电势作为输出信号VOUT，并且因而PMOS晶体管1203被布置作为晶体管1201的漏极和供应电源电压VDD的节点之间的负载。这是因为，如果电源电压VDD被直接供应至晶体管1201的漏极，那么节点1204的电势恒定地变为电源电压VDD。
根据其中PMOS晶体管1203连接至晶体管1201的漏极的比较示例，确保PMOS晶体管1203的漏极和源极之间的电压以操作PMOS晶体管1203。换言之，PMOS晶体管1203的漏极电势被设置为低于电源电压VDD。因而，晶体管1201的漏极电势低于电源电压VDD。此外，晶体管1201的源极电势进一步低于晶体管1201的漏极电势，以确保漏极和源极之间的电压，用于操作晶体管1201。
例如，在图7的电路中，考虑基准信号VRAMP的电势高于FD 105的电势VFD的情况。PMOS晶体管1203的栅极被供应有偏置电压VBIAS，偏置电压VBIAS远低于电源电压VDD，使得PMOS晶体管1203处于导通状态。
当晶体管1201的栅极和源极之间的电势差大于阈值电压时，晶体管1201接通。由于基准信号VRAMP的电压为高，所以此时晶体管1201的栅极电压相对为高。另一方面，晶体管1201的源极电压由作为电流源的晶体管212改变至低电势。因而，晶体管1201的栅极和源极之间的电压大于阈值电压。换言之，晶体管1201接通。
因而，PMOS晶体管1203的导通电阻R1、晶体管1201的导通电阻R2以及作为电流源的晶体管212的导通电阻R3处于被串联连接在电源电压VDD的节点和地节点之间的状态。
因而，输出节点的电压VOUT表示为电源电压VDD*(R2+R3)/(R1+R2+R3)。此外，信号线12的电压VLINE表示为电源电压VDD*(R3)/(R1+R2+R3)。然而，假定晶体管104关断。换言之，FD 105的电势VFD低于通过将晶体管104的阈值电压与电势VLINE(晶体管104的源极电势)相加而获得的值。
接着，考虑基准信号VRAMP的电压变为低于FD 105的电势VFD的情况。由于基准信号VRAMP的电势降低，晶体管1201的栅极电势降低。另一方面，根据晶体管1201的偏置状态的改变，信号线12的电势VLINE由作为电流源的晶体管212降低。然后，FD 105的电势VFD变得高于通过将晶体管104的阈值电压与电势VLINE相加而获得的值。换言之，晶体管104接通。
结果，信号线12的电势VLINE不会变得低于FD 105的电势VFD-晶体管104的阈值电压的值。此外，晶体管1201的栅极电势和信号线12的电势VLINE之间的差变得小于晶体管1201的阈值电压。换言之，晶体管1201关断。由于晶体管1201关断，所以输出节点的电压VOUT变得近似等于电源电压VDD。
就这一点而言，晶体管104的源极和晶体管1201的源极彼此连接，使得当晶体管1201从导通改变至关断的定时对应于当电压VFD和基准信号VRAMP的电压反转时的定时。换言之，在电压VFD和基准信号VRAMP的电压反转之前和之后，输出节点的电压VOUT从电源电压VDD*(R2+R3)/(R1+R2+R3)改变为电源电压VDD。检测输出节点的电压改变，并且因此能够将电压VFD和基准信号彼此比较。
为了更容易地检测电压改变，所期望的是晶体管1201处于导通状态时的输出节点的电压VOUT远低于当晶体管1201处于关断状态时的输出节点的电压VOUT。在该情况下，信号线12的电压VLINE也为低。然而，如上所述，晶体管104需要在初始状态下关断。换言之，必要的是，电压VFD比信号线12的电压VLINE低的量等于或大于阈值电压。换言之，能够获得的电压VFD的范围变窄。
如果晶体管104在初始状态下处于导通状态，那么信号线12的电压VLINE维持在电压VFD-晶体管104的阈值电压的值。换言之，可能的是，输出节点的电压VOUT的改变量变小，并且电压VFD以及基准信号VRAMP的电压的反转不能被检测到。
如上所述，根据图7中的比较示例，其中晶体管1201能够被操作的晶体管104的输入节点的动态范围变窄。图7例示了PMOS晶体管设置在晶体管1201和电源电压VDD之间的情况，然而，这同样能够应用于NMOS晶体管的情况。
然而，根据图2中所例示的本示例性实施例的配置，在晶体管215的栅极和源极之间供应与晶体管211的栅极和源极之间电压相对应的电压。因而，要作为负载的晶体管不一定设置在晶体管211和电源电压VDD之间。此外，与供应至图7中晶体管1201的漏极的电势相比，供应至图2中晶体管211的漏极的电势变得更高。
因而，晶体管211的源极电势能够被设置得高于图7中晶体管1201的源极电势。此外，与图7中的晶体管104的输入节点的电势相比，图2中的晶体管104的输入节点的电势能够设置得更高。换言之，能够在很大程度上确保晶体管211的相对于晶体管104的输入节点的电势的操作电压范围。因而，晶体管104的输入节点的动态范围能够扩大。
根据本示例性实施例，由晶体管216和晶体管217构成的电流镜电路223的比例为1：2。然而，该比例并不局限于此。此外，在第一电流源222中产生的电流ILINE的量值与在第二电流源224中产生的基准电流的量值等同。然而，量值可以不同。
响应于电势VFD和基准信号VRAMP之间的关系反转，每个单元的电流值能够被设置为使得从第二电流源224输出的基准电流Iref的量值被认为是阈值，并且从电流镜电路223输出的电流I4的量值将跨阈值地改变。
例如，电流镜电路223的镜像比例可以设置为1：1，并且在第二电流源中产生的基准电流Iref的量值可以设置为在第一电流源222中产生的电流ILINE的一半。如上所述，电流镜电路比例和恒定电流值可以设置为使得输出信号VOUT的电平跨后面的级中的锁存电路206的逻辑确定电平(H电平和L电平)地改变。该配置能够类似地应用于其它示例性实施例。
根据第二示例性实施例，摄像装置1的整体配置与第一示例性实施例的整体配置相同。换言之，图1是示意性地例示根据本示例性实施例的摄像装置1的整体配置的框图。参考图4和5描述本示例性实施例。本示例性实施例与第一示例性实施例的不同在于比较器电路的配置。下文主要描述与第一示例性实施例的不同点。关于类似于第一示例性实施例的点，省略对其的描述。
图4是例示摄像装置1中的像素10和比较器电路205的等效电路图。像素10的配置类似于根据第一示例性实施例的像素10的配置，并且因而省略对其的描述。根据本示例性实施例的比较器电路包括PMOS晶体管321、第一电流源222、控制单元221和第二电流源224。
晶体管322构成第一电流源222。晶体管322的栅极被供应有偏置电压VBIAS3。晶体管322的源极被供应有接地电势GND。晶体管322的漏极连接至信号线12以及差分放大器电路323的非反相输入端。晶体管322的漏极还连接至PMOS晶体管321的漏极。偏置电压VBIAS3控制从第一电流源222输出的电流ILINE的量值。
控制单元221包括差分放大器电路323。差分放大器电路323的非反相输入端连接至信号线12。差分放大器电路323的反相输入端被供应有从基准信号输出电路单元202输出的基准信号VRAMP。差分放大器电路323的输出端连接至PMOS晶体管321的栅极和PMOS晶体管324的栅极。
PMOS晶体管321的栅极连接至PMOS晶体管324的栅极和差分放大器电路323的输出端。PMOS晶体管321的源极被不经由晶体管地供应有电源电压VDD以作为负载。PMOS晶体管321的漏极连接至信号线12。电流I1流过PMOS晶体管321。根据本示例性实施例，晶体管104的源极和PMOS晶体管321的漏极经由公共信号线12连接至构成第一电流源222的晶体管322的漏极。
PMOS晶体管324的源极被供应有电源电压VDD。PMOS晶体管324的栅极连接至PMOS晶体管321的栅极和差分放大器电路323的输出端。PMOS晶体管324的漏极连接至构成第二电流源224的晶体管325的漏极。电流I2流过PMOS晶体管324。
根据本示例性实施例，PMOS晶体管321的沟道宽度与PMOS晶体管324的沟道宽度的比例为1：2。因而，PMOS晶体管324的电流I2的量值约为流过PMOS晶体管321的电流I1的两倍。
晶体管325构成第二电流源224。晶体管325的源极被供应有接地电势GND。晶体管325的栅极被供应有偏置电压VBIAS3。如图4中所示，晶体管322的栅极和晶体管325的栅极被供应有公共偏置电压VBIAS3。基准电流Iref流过晶体管325。根据本示例性实施例，电流ILINE的量值近似等于基准电流Iref的量值。
晶体管325的漏极和PMOS晶体管324的漏极所连接到的节点构成比较器电路205的输出节点226。此外，将从输出节点226输出的输出信号VOUT输入至锁存电路206。
接着，描述根据本示例性实施例的对基于在光电转换单元101中产生的电荷的信号以及基准信号VRAMP的比较操作。图5是例示输入至一个像素行中的像素以执行比较操作的驱动脉冲的示例的时序图的示意图。
描述供应至布置在像素阵列100中的像素行的第N行中的像素10的驱动脉冲，作为供应至多个像素10的驱动脉冲的示例。
具体地，驱动脉冲pSEL[n]、pRES[n]和pTX[n]表示从垂直扫描电路201输出的驱动脉冲中输入至任意第n行中的每个晶体管的驱动脉冲。电势VFD[n]是第n行中任意像素10的晶体管104的输入节点的电势，即FD 105。VFD[n]-VTH指示比FD 105的电势VFD[n]低晶体管104的阈值电压VTH的电势。图5例示了信号线12的电势VLINE、比较器电路205的输出信号VOUT以及输入至差分放大器电路323的反相输入端的基准信号VRAMP。
根据本示例性实施例，FD 105的电势VFD是像素10的晶体管104的栅极电势，并且阈值电压VTH是像素10的晶体管104的阈值电压。晶体管104接通的条件的不等式1类似于第一示例性实施例的不等式1。
VFD[n]-VLINE>VTH(1)
首先，考虑基准信号VRAMP的电势高于信号线12的电势VLINE的情况。差分放大器电路323的放大比例足够高，并且因而差分放大器电路323的输出端的电势近似等于接地电势GND。
PMOS晶体管的源极被供应有电源电压VDD，并且因而PMOS晶体管321的栅极和源极之间的电压低于PMOS晶体管321的阈值电压。换言之，PMOS晶体管321接通。当PMOS晶体管321接通时，电流I1变得更大，并且信号线12的电势VLINE升高。此外，当信号线12的电势VLINE变得近似等于基准信号VRAMP时，差分放大器电路323的输出改变，并且电流I1的量值与电流ILINE的量值平衡。
如上所述，电势VLINE通过差分放大器电路323被控制为等于电势VRAMP。因而，根据本示例性实施例，晶体管104接通的条件表示为不等式5。
VFD[n]-VRAMP>VTH (5)
当电势VRAMP和阈值电压VTH移项时，获得不等式6作为晶体管104接通的条件。
VFD[n]-VTH>VRAMP (6)
换言之，当基准信号的电势VRAMP高于FD 105的电势VFD[n]-阈值电压VTH时，晶体管104处于关断状态。
接着，假设基准信号VRAMP的电势低于电势VFD[n]-阈值电压VTH的情况。此时，满足不等式6，并且晶体管104接通。
晶体管104作为源极跟随器电路操作，并且信号线12的电势VLINE表示为VLINE＝VFD[n]-VTH。换言之，信号线12的电势VLINE变得高于基准信号VRAMP的电势。因而，差分放大器电路323的输出端的电势变得近似等于电源电压VDD。PMOS晶体管321的栅极和源极之间的电压变得大于阈值电压，并且PMOS晶体管321关断。
如上所述，根据本示例性实施例，将VFD[n]-VTH与VRAMP比较。VFD[n]-VTH1是从输入至晶体管104的栅极的电压减去晶体管104的阈值的表达式。当VFD[n]-VTH1为大时，晶体管104接通，并且PMOS晶体管321关断。另一方面，当VRAMP为大时，晶体管104关断，并且PMOS晶体管321接通。
PMOS晶体管324的源极被供应有电源电压VDD。PMOS晶体管324的栅极连接至差分放大器电路323的输出端。换言之，供应至PMOS晶体管324的源极的电势和供应至其栅极的电势分别近似等于供应至PMOS晶体管321的源极的电势和供应至其栅极的电势。
因而，当PMOS晶体管321接通时，PMOS晶体管324也接通。此外，当PMOS晶体管321关断时，PMOS晶体管324也接通。因而，检测PMOS晶体管324的电流I2，并且因此能够获得VFD[n]-VTH和VRAMP的比较结果。
在图3中的时刻t1处，驱动脉冲pSEL[n]信号变为H电平，并且选择晶体管106进入导通状态。第n行中的像素电连接至信号线12。基准信号VRAMP的起始电压被设置为比VFD[n]-VTH更高的电势。此时，PMOS晶体管321和PMOS晶体管324接通。
在阶段t2-t6，对作为当像素10复位时FD 105的电势的复位电势进行AD转换。
接着，在时刻t2，驱动脉冲pRES[n]变为H电平，并且复位晶体管103进入导通状态。因此，第n行中的像素的FD 105的电势VFD变为复位电势。基准信号VRAMP的起始电压处于比VFD[n]-VTH(复位电平)更高的电势。此时，电势VFD和基准信号VRAMP不满足不等式6的关系，并且晶体管104进入关断状态。
接着，在时刻t3，驱动脉冲pRES[n]变为L电平，并且复位晶体管103进入关断状态。
在时刻t4，基准信号VRAMP的电势开始改变，并且逐渐降低。此外，计数器电路203在基准信号VRAMP开始改变的同时开始计数。换言之，从计数器电路203输出并且输入至锁存电路206的计数值开始改变。
在时间段t2-t4中，基准信号VRAMP处于比信号线12的电势VFD[n]-VTH1更高的电势并且恒定。差分放大器电路323控制PMOS晶体管321的栅极电压，使得差分放大器电路323的反相输入端和非反相输入端虚短。具体地，PMOS晶体管321的栅极电压和漏极电压被控制为使得与电流ILINE可比的电流流过PMOS晶体管321。
由于不满足上述不等式6，晶体管104处于关断状态，并且流过晶体管104的电流I0非常小或者为零。因而，PMOS晶体管321的电流I1的量值收束成与电流ILINE的量值相同的程度。
PMOS晶体管324的栅极和源极之间的电压变为近似等于PMOS晶体管321的栅极和源极之间的电压。由于沟道宽度的差别，PMOS晶体管324的电流I2的量值近似为PMOS晶体管321的电流I1的量值的两倍。另一方面，量值近似与电流ILINE相同的电流Iref流过第二电流源224。换言之，电流I2的电流值大于电流Iref的电流值。
因而，连接至PMOS晶体管324的输出节点226的电势升高，并且输出节点226的电势变为稳定在PMOS晶体管324的电流I2的电流值收束为基准电流Iref的电流值的电势处。
更详细地，将从差分放大器电路323输出的电势和电源电压VDD之间的差应用为PMOS晶体管324的栅极和源极之间的偏置电压。在偏置状态下，PMOS晶体管324的漏极电压受控，使得在PMOS晶体管324的漏极和源极之间产生使电流I2的量值变得与基准电流Iref的量值处于相同程度的电压。
在后面的级中的锁存电路206在此时接收输出信号VOUT的电势作为高电势(处于H电平的电势)。换言之，此时比较器电路205的输出信号VOUT的电势是比后面的级中的锁存电路206的逻辑阈值更高的电势。
在时间段t4-t5，供应至差分放大器电路323的非反相输入端的基准信号VRAMP降低，并且连接至反相输入端的信号线12的电势VLINE也通过差分放大器电路323的虚短而降低。
在时刻t5，基准信号VRAMP和电势VFD[n]-VTH之间的量值关系反转。当基准信号VRAMP变得小于电势VFD-VTH时，满足不等式6并且晶体管104接通。因而，信号线12的电势VLINE维持在电势VFD[n]–VTH。此外，经由差分放大器电路323供应至PMOS晶体管321的栅极和PMOS晶体管324的栅极的电势变得近似等于电源电压VDD。因而，PMOS晶体管321和PMOS晶体管324关断。
PMOS晶体管324的电流I2变得几乎为零，并且输出节点226的电势降低。换言之，输入至锁存电路206的比较器电路205的输出信号VOUT变为低电势。根据输出信号VOUT的改变，锁存电路206保持从计数器电路203输出的计数值。
在时刻t6，基准信号VRAMP复位为与在时刻t1的电势相等的电势。通过到现在为止的操作，完成了当像素10的输出信号是复位信号时的AD转换。
此外，在受控于从水平扫描电路207输出的驱动脉冲的定时，锁存电路206将保持的数字信号输出至信号线13。
在时间段t5-t6中，如果基准信号VRAMP降低至小于电势VFD-VTH，晶体管104则处于导通状态，使得电势VLINE不低于时刻t5时的电势。因而，电势VLINE不低于VFD[n]-VTH的电势电平。
在时间段t7-t11中，对像素10的光学信号进行AD转换。在时刻t7，驱动脉冲pTX[n]成为H电平，并且传输晶体管102进入导通状态。在时刻t8，驱动脉冲pTX[n]成为L电平，并且传输晶体管102进入关断状态。
因此，在时间段t3-t8中，光电转换单元101中产生的电荷传输至FD 105，并且晶体管104的栅极电势改变。
时间段t9-t11中的驱动类似于阶段t4-t6中的驱动，并且因而省略对其的描述。在时刻t12，驱动脉冲pSEL变成L电平，并且选择晶体管106进入关断状态。
当应用本示例性实施例时，电压信号的动态范围能够被处理并扩大，正如第一示例性实施例。动态范围的扩大带来能够被操作的光学信号的范围的扩大以及输出信号的精确度提升。
根据本示例性实施例，所描述的是PMOS晶体管321的沟道宽度与PMOS晶体管324的沟道宽度的比例为1:2。然而，该比例并不局限于此。例如，PMOS晶体管321与PMOS晶体管324的尺寸比可以设置为1:1，并且流过第二电流源224的基准电流Iref的量值可以是电流ILINE的一半。如上所述，电流镜电路比和恒定电流值可以被设置为使得输出信号VOUT的电平跨后面的级中的锁存电路206的逻辑确定电平(H电平和L电平)地改变。
图6是根据第三示例性实施例的等效电路图。图6例示了在图4的等效电路图中修改第一电流源和第二电流源的配置。省略对具有类似功能的部件的描述。
在根据本示例性实施例的等效电路图中，第一电流源和第二电流源可以是共源共栅电路配置。具体地，第一电流源由晶体管326和晶体管322构成，而第二电流源由晶体管327和晶体管325构成。
根据上述配置，由于信号线12中的电势波动引起的电流ILINE中的电流波动能够在第一电流源222中得到抑制。由于输出节点226中电势波动引起的电流ILINE中的电流波动能够在第二电流源224中得到抑制。因而，能够精确地执行AD转换。
本示例性实施例的配置能够应用于所有示例性实施例。
将描述摄像系统的第四示例性实施例。摄像系统可以包括数字静物照相机、数字便携式摄像机、摄像机头、复印机、传真机、移动电话、车载摄像机、观测卫星等。图8是例示数字静物照相机作为摄像系统的示例的结构图。
在图8中，数字静物照相机包括用于保护透镜的屏障1001、用于在摄像装置1004上形成对象的光学图像的透镜1002、以及用于改变通过透镜1002的光量的光圈。摄像装置1004是上述示例性实施例中的每个中所描述的一个，并且将由透镜1002形成的光学图像转换成图像数据。假设，AD转换单元形成在摄像装置1004中的半导体衬底上。
信号处理单元1007对从摄像装置1004输出的所拍摄的图像数据进行各种校正，并且压缩数据。在图8中，定时产生单元1008将各种定时信号输出至摄像装置1004和信号处理单元1007，并且全面控制单元1009完全地控制数字静物照相机。
帧存储单元1010暂时地储存图像数据。接口单元1011将所拍摄的图像数据记录至存储介质或者从存储介质进行读取。存储介质1012是可拆卸存储介质，诸如用于记录和读取所拍摄的图像数据的半导体存储器。接口单元1013与外部计算机等通信。定时信号可以从摄像系统外部输入，而摄像系统可以至少包括摄像装置1004以及用于处理从摄像装置1004输出的摄像信号的信号处理单元1007。
根据本示例性实施例，描述了其中摄像装置1004和AD转换单元设置在不同的半导体衬底上的结构。然而，摄像装置1004和AD转换单元可以形成在相同的单个的半导体衬底上。此外，摄像装置1004和信号处理单元1007可以形成在同一半导体衬底上。
此外，每个像素10可以配置为包括类似于图2中所示的光电转换单元101的第一光电转换单元101A和第二光电转换单元101B。信号处理单元1007可以配置为处理基于在第一光电转换单元101A中产生的电荷的信号以及基于在第二光电转换单元101B中产生的电荷的信号，并且获得从摄像装置1004至对象的距离信息。
根据摄像系统的示例性实施例，将第一示例性实施例和第二示例性实施例中任一个的摄像装置用作摄像装置1004。根据上述配置，能够获得动态范围被扩大的图像。
图9A和9B例示了根据第五示例性实施例的涉及车载摄像机的摄像系统的示例。摄像系统2000包括根据上述示例性实施例的摄像装置2010。摄像系统2000包括用于对通过摄像装置2010获得的多个图像数据片进行图像处理的图像处理单元2030，以及用于从通过摄像系统2000获得的多个图像数据片计算视差(视差图像的相位差)的视差计算单元2040。
摄像系统2000还包括用于基于计算得的视差来计算与对象的距离的距离测量单元2050，以及用于基于计算得的距离确定是否存在碰撞的可能性的碰撞确定单元2060。
视差计算单元2040和距离测量单元2050是用于获得与对象的距离信息的距离信息获取单元的示例。换言之，距离信息是涉及视差、散焦量、与对象的距离等的信息。碰撞确定单元2060可以使用任意距离信息片来确定碰撞的可能性。
距离信息获取单元可以通过专有设计的硬件或软件模块来实现。此外，距离信息获取单元可以通过现场可编程门阵列(FPGA)、专用集成电路(ASIC)等来实现。而且，距离信息获取单元可以通过这些部件的组合来实现。
摄像系统2000连接至车辆信息获取装置2310，并且能够获得车辆信息片，诸如车速、偏航率和转向角。此外，摄像系统2000连接至引擎控制单元(ECU)2410，引擎控制单元(ECU)2410是输出控制信号以用于基于碰撞确定单元2060的确定结果来产生对车辆的制动力的控制装置。
而且，摄像系统2000连接至警报装置2420，用于基于碰撞确定单元2060的确定结果而向驾驶者发出警报。例如，当作为碰撞确定单元2060的确定结果的碰撞的可能性为高时，控制件ECU2410通过应用制动器、释放加速器、抑制引擎输出等来进行车辆控制以避免碰撞或减少损伤。警报装置2420通过发出警报声、在车辆导航系统等的屏幕上显示警报信息、在座椅安全带和方向盘上施加振动等来警告用户。
根据本示例性实施例，摄像系统2000拍摄车辆周围(例如前方或后方)的图像。图9B例示了当拍摄车辆前方的图像时的摄像系统。上文描述了进行控制以使得不与另一车辆碰撞的示例，但是，本示例性实施例能够被应用于跟随另一车辆的自动驾驶的控制以及不偏离车道的自动驾驶的控制。此外，摄像系统不仅能够应用于诸如机动车的车辆，而且还能够用于诸如船、飞机和工业机器人的可移动主体(移动装置)。此外，摄像系统能够广泛地应用于使用对象识别的装置(诸如智能运输系统(ITS))，而不局限于可移动主体。
虽然已经参考示例性实施例描述了本公开，应当理解，本公开不局限于所公开的示例性实施例。下列权利要求的范围应当被赋予最宽泛地理解，以涵盖所有这样的修改以及等效结构和功能。

Claims (16)

1.一种摄像装置，包括：
多个像素，所述多个像素包括光电转换单元和具有栅极的第一晶体管，基于所述光电转换单元中所产生的电荷的信号被输入至所述第一晶体管的栅极；
信号线，所述信号线连接至所述多个像素；
第二晶体管，所述第二晶体管包括经由所述信号线电连接至所述第一晶体管的源极，并且包括被供应有与基准信号相对应的信号的栅极，所述基准信号的电势随着时间以预定梯度改变；
第一电流源，所述第一电流源配置为将源电流供应至所述第一晶体管和所述第二晶体管；
控制单元，所述控制单元配置为将第三晶体管的栅极和源极之间的电压控制成与所述第二晶体管的栅极和源极之间的电压相对应的电压；以及
比较器电路，所述比较器电路配置为将流过所述第三晶体管的第一电流与基准电流比较。
2.根据权利要求1所述的摄像装置，
其中，所述第二晶体管和所述第三晶体管具有与所述第一晶体管的导电类型相同的导电类型，并且
其中，所述第二晶体管的漏极和所述第三晶体管的漏极不经由晶体管地连接至电源电压，并且所述第二晶体管的源极连接至所述信号线。
3.根据权利要求2所述的摄像装置，其中所述第二晶体管的栅极和所述第三晶体管的栅极被供应有公共的基准信号。
4.根据权利要求2所述的摄像装置，
其中，所述控制单元包括：
第四晶体管，所述第四晶体管具有与所述第一晶体管的导电类型相反的导电类型；以及
差分放大器电路，在所述差分放大器电路中，非反相输入端连接至所述信号线，反相输入端连接至所述第四晶体管的源极，并且输出端连接至所述第四晶体管的栅极，并且
其中，所述第三晶体管的源极连接至所述第四晶体管的源极和所述反相输入端。
5.根据权利要求4所述的摄像装置，还包括：
电流镜电路，所述电流镜电路配置为接收所述第一电流，
其中所述第四晶体管的漏极连接至所述电流镜电路的输入节点，并且
其中所述第四晶体管切换所述第三晶体管和所述电流镜电路之间的电连接和断开。
6.根据权利要求5所述的摄像装置，还包括：
第二电流源，所述第二电流源配置为连接至所述比较器电路的输出节点并且将所述基准电流供应至所述输出节点，
其中，所述电流镜电路的输出节点连接至所述比较器电路的所述输出节点和所述第二电流源。
7.根据权利要求6所述的摄像装置，其中，与所述基准电流较小的情况相比，在所述基准电流相对于经由所述电流镜电路的所述第一电流较大的情况下，所述输出节点的电势较高。
8.根据权利要求6所述的摄像装置，其中构成所述第一电流源的晶体管和构成所述第二电流源的晶体管具有共源共栅型电路配置。
9.根据权利要求6所述的摄像装置，
其中，所述电流镜电路包括：
第五晶体管和第六晶体管，具有与所述第一晶体管的导电类型相同的导电类型，
其中，所述第五晶体管的源极和所述第六晶体管的源极接地，并且所述第五晶体管的栅极连接至所述第五晶体管的漏极和所述第六晶体管的栅极，
其中，构成所述电流镜电路的输入节点的所述第五晶体管的漏极连接至所述第五晶体管的栅极和所述第四晶体管的漏极，并且
其中，构成所述电流镜电路的所述输出节点的所述第六晶体管的漏极连接至所述输出节点和所述第二电流源。
10.根据权利要求1所述的摄像装置，
其中所述第二晶体管和所述第三晶体管具有与所述第一晶体管的导电类型相反的导电类型；以及
其中所述第二晶体管的源极和所述第三晶体管的源极不经由晶体管地连接至电源电压，并且所述第二晶体管的漏极连接至所述信号线。
11.根据权利要求10所述的摄像装置，其中所述控制单元包括
差分放大器电路，在所述差分放大器电路中，反相输入端被供应有所述基准信号，非反相输入端连接至所述信号线，并且输出端连接至所述第二晶体管的栅极和所述第三晶体管的栅极。
12.根据权利要求10所述的摄像装置，还包括：
第二电流源，配置为连接至所述比较器电路的输出节点，并且将所述基准电流供应至所述输出节点，
其中所述第三晶体管的漏极连接至所述比较器电路的输出节点和所述第二电流源。
13.根据权利要求12所述的摄像装置，其中，与所述基准电流相对于所述第一电流较小的情况相比，在所述基准电流相对于所述第一电流较大的情况下，所述输出节点的电势较高。
14.根据权利要求12所述的摄像装置，其中构成所述第一电流源的晶体管和构成所述第二电流源的晶体管具有共源共栅型电路配置。
15.一种摄像系统，包括：
根据权利要求1所述的摄像装置；以及
处理装置，配置为处理从所述摄像装置输出的信号，以获得图像信号。
16.一种可移动主体，包括：
根据权利要求1所述的摄像装置；
处理装置，配置为对从所述摄像装置输出的信号进行处理；以及
可移动主体控制器，配置为基于处理的结果来控制所述可移动主体。
CN201710620979.6A 2016-07-29 2017-07-27 具有比较器电路以将电流与基准电流比较的摄像装置 Pending CN107665901A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016150329A JP2018019354A (ja) 2016-07-29 2016-07-29 撮像装置
JP2016-150329 2016-07-29

Publications (1)

Publication Number Publication Date
CN107665901A true CN107665901A (zh) 2018-02-06

Family

ID=61010756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710620979.6A Pending CN107665901A (zh) 2016-07-29 2017-07-27 具有比较器电路以将电流与基准电流比较的摄像装置

Country Status (3)

Country Link
US (1) US20180035062A1 (zh)
JP (1) JP2018019354A (zh)
CN (1) CN107665901A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113315933A (zh) * 2020-02-26 2021-08-27 佳能株式会社 比较器、ad转换器、光电转换设备、成像系统和可移动体
CN113960356A (zh) * 2021-11-08 2022-01-21 成都微光集电科技有限公司 电流比较电路、检测图像太阳黑子效应的装置及方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7118658B2 (ja) * 2018-02-09 2022-08-16 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7059031B2 (ja) * 2018-02-09 2022-04-25 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7108421B2 (ja) * 2018-02-15 2022-07-28 キヤノン株式会社 撮像装置及び撮像システム
JP7365775B2 (ja) 2019-02-21 2023-10-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983870A (ja) * 1995-09-20 1997-03-28 Fujitsu Ltd 赤外線撮像装置のスキミングバイアス調整装置
KR20060048834A (ko) * 2004-09-30 2006-05-18 세이코 엡슨 가부시키가이샤 화소 회로, 화소 구동 방법 및 전자 기기
US20080036890A1 (en) * 2006-08-08 2008-02-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus, control method thereof, imaging apparatus, and imaging system
US20080259193A1 (en) * 2007-04-19 2008-10-23 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
JP2009005285A (ja) * 2007-06-25 2009-01-08 Canon Inc 撮像装置及びその画素飽和状態検出方法
CN101437119A (zh) * 2007-11-15 2009-05-20 索尼株式会社 固态成像装置和相机系统
US20110242381A1 (en) * 2010-03-30 2011-10-06 Sony Corporation Solid-state image pickup apparatus signal processing method for a solid-state image pickup apparatus, and electronic apparatus
CN103813113A (zh) * 2012-11-08 2014-05-21 索尼公司 比较器、比较方法、ad转换器、图像拾取器件、电子设备
CN104023186A (zh) * 2013-03-01 2014-09-03 佳能株式会社 图像拾取装置及其驱动方法、图像拾取系统及其驱动方法
CN104079846A (zh) * 2013-03-29 2014-10-01 索尼公司 比较器、固态摄像器件、电子设备及驱动方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983870A (ja) * 1995-09-20 1997-03-28 Fujitsu Ltd 赤外線撮像装置のスキミングバイアス調整装置
KR20060048834A (ko) * 2004-09-30 2006-05-18 세이코 엡슨 가부시키가이샤 화소 회로, 화소 구동 방법 및 전자 기기
US20080036890A1 (en) * 2006-08-08 2008-02-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus, control method thereof, imaging apparatus, and imaging system
US20080259193A1 (en) * 2007-04-19 2008-10-23 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
JP2009005285A (ja) * 2007-06-25 2009-01-08 Canon Inc 撮像装置及びその画素飽和状態検出方法
CN101437119A (zh) * 2007-11-15 2009-05-20 索尼株式会社 固态成像装置和相机系统
US20110242381A1 (en) * 2010-03-30 2011-10-06 Sony Corporation Solid-state image pickup apparatus signal processing method for a solid-state image pickup apparatus, and electronic apparatus
CN103813113A (zh) * 2012-11-08 2014-05-21 索尼公司 比较器、比较方法、ad转换器、图像拾取器件、电子设备
CN104023186A (zh) * 2013-03-01 2014-09-03 佳能株式会社 图像拾取装置及其驱动方法、图像拾取系统及其驱动方法
CN104079846A (zh) * 2013-03-29 2014-10-01 索尼公司 比较器、固态摄像器件、电子设备及驱动方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113315933A (zh) * 2020-02-26 2021-08-27 佳能株式会社 比较器、ad转换器、光电转换设备、成像系统和可移动体
US11838665B2 (en) 2020-02-26 2023-12-05 Canon Kabushiki Kaisha Comparator, ad converter, photoelectric conversion device, imaging system, and movable object
CN113315933B (zh) * 2020-02-26 2024-04-23 佳能株式会社 比较器、ad转换器、光电转换设备、成像系统和可移动体
CN113960356A (zh) * 2021-11-08 2022-01-21 成都微光集电科技有限公司 电流比较电路、检测图像太阳黑子效应的装置及方法
CN113960356B (zh) * 2021-11-08 2023-12-15 成都微光集电科技有限公司 电流比较电路、检测图像太阳黑子效应的装置及方法

Also Published As

Publication number Publication date
JP2018019354A (ja) 2018-02-01
US20180035062A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
CN107665901A (zh) 具有比较器电路以将电流与基准电流比较的摄像装置
US20200228741A1 (en) Solid-state imaging device, method of driving solid-state imaging device, and imaging system
CN109862291A (zh) 固态成像设备、成像系统和固态成像设备的驱动方法
CN108513083A (zh) 成像设备和成像系统
US20180197907A1 (en) Solid-state imaging device and imaging system
US11856306B2 (en) Photoelectric conversion apparatus and imaging system
US10979067B2 (en) Image pickup device, image pickup system, and moving apparatus
US10944931B2 (en) Solid state imaging device and imaging system
CN108259789A (zh) 固态成像设备
CN110324544B (zh) 固态摄像设备及其驱动方法、摄像系统及可移动体
CN109547715A (zh) 成像设备和成像设备的驱动方法
WO2019239887A1 (ja) 撮像素子、制御方法、および電子機器
US11381764B2 (en) Sensor element and electronic device
CN110875337B (zh) 光电转换设备、摄像系统、移动体以及可堆叠半导体设备
CN108377347A (zh) 成像装置、成像系统和移动体
CN107018342A (zh) 成像器件及其操作方法
WO2021085527A1 (en) Differential signal drive circuit and photoelectric conversion device
US20220303491A1 (en) Photoelectric conversion device and imaging system
JP2019140525A (ja) 光電変換装置及び撮像システム
JP2018107747A (ja) 撮像装置、故障検知方法、撮像システム、及び移動体
CN115767297B (zh) 摄像装置
CN115336012A (zh) 感测装置和电子装置
JP7361582B2 (ja) 光電変換装置、光電変換システムおよび輸送機器
CN114402585A (zh) 测量电路和电子设备
JP2023042083A (ja) 光電変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180206