JP2022069136A - 撮像装置、撮像システム及び撮像装置の駆動方法 - Google Patents

Abstract

【課題】画素毎に増幅回路のゲインを切り替える撮像装置において、読み出し速度を低下することなく高品質の画像を取得するための技術を提供する。【解決手段】撮像装置は、光電変換部と、第１スイッチと、電荷保持部と、出力部と、を有する画素と、画素信号が出力される出力線と、出力線に接続された読み出し回路部と、制御部と、を有する。読み出し回路部は、増幅回路と、出力線と増幅回路との間に設けられた第２スイッチと、増幅された画素信号と参照信号とを比較する比較器と、を有する。制御部は、第１スイッチにより電荷保持部の電荷を電荷保持部に転送し、画素信号を増幅回路に出力する期間と、増幅された画素信号のレベルを比較器により判定する期間と、判定の結果に応じて増幅回路のゲインを設定する期間と、を実行し、第１スイッチがオンの期間、及び、第１スイッチがオンからオフに遷移した後、出力部が静定するまでの間、第２スイッチをオフにする。【選択図】図７

Description

本発明は、撮像装置、撮像システム及び撮像装置の駆動方法に関する。

撮像装置において、広いダイナミックレンジと読み出し高速性を両立するための技術として、入射光量に応じて画素毎に増幅回路のゲインを切り替える方法が提案されている。特許文献１には、当該技術において、増幅回路のゲインが切り替わる境界付近に生じる輝度の段差を補正する方法が記載されている。

特開２０１７－０７９４６４号公報

特許文献１では、増幅回路のオフセットに対応するオフセット補正値を差し引くことにより、増幅回路のゲインが切り替わる境界付近に生じる輝度の段差を低減している。しかしながら、増幅回路は入力信号に対して出力特性にある程度の非線形性を持つため、オフセット補正値の取得時に増幅回路の非線形性の影響を受け、オフセット補正値を差し引くだけでは高品質な画像を取得できないことがあった。

本発明の目的は、入射光量に応じて画素毎に増幅回路のゲインを切り替える撮像装置において、読み出し速度を低下することなく高品質の画像を取得するための技術を提供することにある。

本発明の一観点によれば、光電変換部と、電荷保持部と、前記光電変換部の電荷を前記電荷保持部に転送する第１スイッチと、前記電荷保持部に保持された電荷の量に基づく画素信号を出力する出力部と、を有する画素と、前記画素から前記画素信号が出力される出力線と、前記出力線に接続された読み出し回路部と、前記画素及び前記読み出し回路部を制御する制御部と、を有し、前記読み出し回路部は、増幅回路と、前記出力線と前記増幅回路との間に設けられた第２スイッチと、前記増幅回路で増幅された前記画素信号と参照信号とを比較する比較器と、を有し、前記制御部は、前記第１スイッチをオンにして前記電荷保持部の電荷を前記電荷保持部に転送し、前記電荷の量に基づく画素信号を前記出力線に出力する第１の期間と、前記第１の期間に前記出力線に出力され、前記増幅回路により増幅された前記画素信号のレベルを前記比較器により判定する第２の期間と、前記比較器による判定の結果に応じて前記増幅回路のゲインを設定する第３の期間と、を実行するように構成されており、前記制御部は、前記第１スイッチがオンの期間、及び、前記第１スイッチがオンからオフに遷移した後、前記出力部が静定するまでの期間に、前記第２スイッチをオフにするように更に構成されている撮像装置が提供される。

また、本発明の他の一観点によれば、光電変換部と、電荷保持部と、前記光電変換部の電荷を前記電荷保持部に転送する第１のスイッチと、前記電荷保持部に保持された電荷の量に基づく画素信号を出力する出力部と、を有する画素と、前記画素から前記画素信号が出力される出力線と、前記出力線に接続された読み出し回路部と、を有し、前記読み出し回路部が、増幅回路と、前記出力線と前記増幅回路との間に設けられた第２のスイッチと、前記増幅回路で増幅された前記画素信号と参照信号とを比較する比較器と、を有する撮像装置の駆動方法であって、前記第１のスイッチをオンにして前記電荷保持部の電荷を前記電荷保持部に転送し、前記電荷の量に基づく画素信号を前記出力線に出力する第１の期間と、前記第１の期間に前記出力線に出力され、前記増幅回路により増幅された前記画素信号のレベルを前記比較器により判定する第２の期間と、前記比較器による判定の結果に応じて前記増幅回路のゲインを設定する第３の期間と、を実行し、前記第１のスイッチがオンの期間、及び、前記第１のスイッチがオンからオフに遷移した後、前記出力部が静定するまでの期間に、前記第２のスイッチをオフに設定する撮像装置の駆動方法が提供される。

本発明によれば、入射光量に応じて画素毎に増幅回路のゲインを切り替える撮像装置において、読み出し速度を低下することなく高品質の画像を取得することができる。

本発明の第１実施形態による撮像装置の構成例を示すブロック図である。 本発明の第１実施形態による撮像装置における画素及び出力線制御部の構成例を示す回路図である。 本発明の第１実施形態による撮像装置における列回路の構成例を示す回路図である。 本発明の第１実施形態による撮像装置の駆動方法を示すタイミング図（その１）である。 本発明の第１実施形態による撮像装置における画素値の補正方法を示すグラフである。 参考例による撮像装置の駆動方法を示すタイミング図である。 本発明の第１実施形態による撮像装置の駆動方法を示すタイミング図（その２）である。 本発明の第２実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第３実施形態による撮像システム及び移動体の構成例を示す図である。

［第１実施形態］
本発明の第１実施形態による撮像装置及びその駆動方法について、図１乃至図７を用いて説明する。図１は、本実施形態による撮像装置の構成例を示すブロック図である。図２は、本実施形態による撮像装置における画素及び出力線制御部の構成例を示す回路図である。図３は、本実施形態による撮像装置における列回路の構成例を示す回路図である。図４及び図７は、本実施形態による撮像装置の駆動方法を示すタイミング図である。図５は、本実施形態による撮像装置における画素値の補正方法を示すグラフである。図６は、参考例による撮像装置の駆動方法を示すタイミング図である。

はじめに、本実施形態による撮像装置の全体構成について、図１を用いて説明する。
本実施形態による撮像装置１００は、図１に示すように、画素アレイ部１０と、垂直走査回路２０と、出力線制御部３０と、読み出し回路部４０と、参照信号生成部５２と、カウンタ５６と、を有する。また、撮像装置１００は、水平走査回路６０と、信号処理部７０と、信号出力部８０と、制御部９０と、を更に有する。

画素アレイ部１０には、複数の行及び複数の列に渡ってマトリクス状に配された複数の画素１２が設けられている。図１には便宜的に画素アレイ部１０を構成する画素１２のうちの一部を示している。画素アレイ部１０を構成する画素１２の数は、特に限定されるものではない。なお、画素１２の具体的な構成例については後述する。

画素アレイ部１０の各行には、第１の方向（図１において横方向）に延在するように制御線１４が配されている。制御線１４の各々は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線１４の延在する第１の方向は、行方向或いは水平方向と呼ぶことがある。制御線１４は、垂直走査回路２０に接続されている。

画素アレイ部１０の各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在するように出力線１６が配されている。出力線１６の各々は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。出力線１６の延在する第２の方向は、列方向或いは垂直方向と呼ぶことがある。出力線１６の各々は、出力線制御部３０及び読み出し回路部４０に接続されている。

垂直走査回路２０は、画素１２を駆動するための制御信号を、画素アレイ部１０の各行に設けられた制御線１４を介して画素１２に行単位で供給する制御回路部である。垂直走査回路２０は、シフトレジスタやアドレスデコーダを用いて構成されうる。

出力線制御部３０は、出力線１６の各々に供給されるバイアス電流や出力線１６の各々の電圧を制御する制御回路部である。

読み出し回路部４０は、各列の出力線１６に対応して設けられた複数の列回路４２を有する。列回路４２の各々は、対応する列の出力線１６に接続されている。列回路４２の各々は、対応する列の画素１２から出力されるアナログ信号に対して増幅処理及びＡＤ（アナログデジタル）変換処理を行い、処理後のデジタル信号を保持する機能を備える。なお、列回路４２の具体的な構成例については後述する。

参照信号生成部５２は、読み出し回路部４０に接続されている。参照信号生成部５２は、輝度判定のための基準信号やＡＤ変換に用いるための参照信号を生成し、読み出し回路部４０に供給する機能を備える。ＡＤ変換に用いるための参照信号は、画素信号のレンジに応じた所定の振幅を有し、時間の経過とともに信号レベルが変化する信号であり得る。参照信号は、特に限定されるものではないが、例えば、時間の経過とともに信号レベルが単調増加し又は単調減少するランプ信号を適用可能である。なお、信号レベルの変化は、必ずしも連続的である必要はなく、ステップ状であってもよい。また、信号レベルの変化は、必ずしも時間に対して線型的である必要はなく、時間に対して曲線的（例えば、正弦波や余弦波）であってもよい。

カウンタ５６は、読み出し回路部４０に接続されている。カウンタ５６は、参照信号生成部５２から供給される参照信号の信号レベルの変化が開始するタイミングに同期してカウント動作を開始し、そのカウント値が示すカウント信号を読み出し回路部４０へと出力する機能を備える。

水平走査回路６０は、読み出し回路部４０に接続されている。水平走査回路６０は、各列の列回路４２に記憶されたデジタル信号を出力するための制御信号を、各列の列回路４２に列毎に順次供給する機能を備える。画素アレイ部１０の各列に対応して設けられた水平走査回路６０の制御線は、対応する列の列回路４２に接続されている。各列の列回路４２は、水平走査回路６０の対応する列の制御線を介して制御信号を受信すると、保持するデジタル画素信号を信号処理部７０に出力する。水平走査回路６０は、列回路４２に保持されている信号を列単位で順次、後段の処理部（信号処理部７０）へと転送する転送部としての機能を備える。

信号処理部（ＤＦＥ：Digital Front End）７０は、読み出し回路部４０から出力されるデジタル信号に対して所定の信号処理を実行する回路部である。信号処理部７０が実行する処理としては、例えば、増幅処理や、デジタル相関二重サンプリング（ＣＤＳ）処理が挙げられる。デジタルＣＤＳ処理は、メモリ部がデジタル画素信号として記憶しているノイズ信号Ｎ及び光信号Ｓに対して、（Ｓ－Ｎ）の差分処理を行う信号処理である。

信号出力部８０は、信号処理部７０で処理された信号を撮像装置１００の外部へと出力するための回路部である。信号出力部８０は、ＬＶＤＳ（Low Voltage Differential Signaling）等の外部インターフェースを含み、信号処理後のデジタル信号を撮像装置１００の外部へと出力する。

制御部９０は、垂直走査回路２０、出力線制御部３０、読み出し回路部４０、参照信号生成部５２、カウンタ５６及び水平走査回路６０に、それらの動作やそのタイミングを制御する制御信号を供給するための回路部である。なお、これら制御信号の総ては必ずしも制御部９０から供給される必要はなく、これら制御信号のうちの少なくとも一部は撮像装置１００の外部から供給されてもよい。

次に、本実施形態による撮像装置１００における画素１２及び出力線制御部３０の構成例について、図２を用いて説明する。

画素１２の各々は、画像を構成するために繰り返して配置される回路の最小単位であり得る。画素１２の各々は、例えば図２に示すように、光電変換部ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４と、により構成され得る。転送トランジスタＭ１、リセットトランジスタＭ２、増幅トランジスタＭ３及び選択トランジスタＭ４は、例えばＮ型ＭＯＳトランジスタであり得るが、Ｐ型ＭＯＳトランジスタや他の公知のスイッチ素子であってもよい。

光電変換部ＰＤは、例えばフォトダイオードであり得る。光電変換部ＰＤを構成するフォトダイオードは、アノードが接地ノードに接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードは、いわゆる浮遊拡散部ＦＤである。浮遊拡散部ＦＤは、容量成分（浮遊拡散容量Ｃｆｄ）を含み、電荷保持部としての機能を備える。浮遊拡散容量Ｃｆｄには、ＰＮ接合容量や配線容量などが含まれる。

リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源ノード（電圧Ｖｄｄ）に接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、出力線１６に接続されている。

図２の画素構成の場合、画素アレイ部１０に配された各行の制御線１４は、垂直走査回路２０からの制御信号φＲＥＳ，φＴＸ，φＳＥＬが供給される３本の信号線を含む。制御信号φＲＥＳが供給される信号線は、対応する行に属する画素１２のリセットトランジスタＭ２のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなす。制御信号φＴＸが供給される信号線は、対応する行に属する画素１２の転送トランジスタＭ１のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなす。制御信号φＳＥＬが供給される信号線は、対応する行に属する画素１２の選択トランジスタＭ４のゲートにそれぞれ接続され、これら画素１２に共通の信号線をなす。画素１２を構成する各トランジスタがＮ型トランジスタで構成される場合、垂直走査回路２０からＨｉｇｈレベル（以下、「Ｈレベル」と表記する）の制御信号が供給されると、対応するトランジスタがオン（導通状態）になる。また、垂直走査回路２０からＬｏｗレベル（以下、「Ｌレベル」と表記する）の制御信号が供給されると、対応するトランジスタがオフ（非導通状態）になる。

出力線制御部３０は、各列の出力線１６に対応して、電流源３２と、電圧供給回路３４と、を有する。電流源３２は、出力線１６を介して画素１２にバイアス電流を供給する機能を備える。電圧供給回路３４は、画素信号を補正するための補正値を取得する際に出力線１６に所定の定電圧を供給する機能を備える。なお、画素信号の補正及び補正値の取得方法については後述する。

光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭ１は、オンになることにより光電変換部ＰＤが保持する電荷を浮遊拡散部ＦＤに転送する転送部としての機能を備える。なお、本明細書では転送トランジスタＭ１をスイッチと呼ぶこともある。浮遊拡散部ＦＤは、光電変換部ＰＤから転送された電荷を保持する電荷保持部としての機能を備えるとともに、浮遊拡散容量Ｃｆｄによる電荷電圧変換によって、光電変換部ＰＤから転送された電荷の量に応じた電圧Ｖｆｄとなる。増幅トランジスタＭ３は、ドレインに電源電圧が供給され、ソースに出力線１６及び選択トランジスタＭ４を介して電流源３２からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。選択トランジスタＭ４は、画素１２を選択するスイッチであり、オンになることにより増幅トランジスタＭ３を出力線１６に接続する。これにより増幅トランジスタＭ３は、浮遊拡散部ＦＤの電圧Ｖｆｄに応じた信号を、選択トランジスタＭ４を介して出力線１６に出力する。増幅トランジスタＭ３及び選択トランジスタＭ４は、浮遊拡散部ＦＤに保持された電荷の量に応じた画素信号を出力する出力部としての機能を備える。リセットトランジスタＭ２は、オンになることにより浮遊拡散部ＦＤを電源電圧に応じた電圧にリセットする。

画素１２の転送トランジスタＭ１、リセットトランジスタＭ２及び選択トランジスタＭ４は、前述のように、垂直走査回路２０から供給される制御信号φＴＸ，φＲＥＳ，φＳＥＬにより、行単位で制御される。制御信号φＳＥＬにより選択された行に属する画素１２の画素信号は、それぞれの画素１２の対応する出力線１６に同時に出力される。画素１２から出力される画素信号は、アナログ信号（アナログ画素信号）である。

次に、本実施形態による撮像装置１００における列回路４２の構成例について、図３を用いて説明する。

列回路４２の各々は、例えば図３に示すように、増幅回路４４と、ゲイン切り替え回路４８と、比較器５０と、列メモリ５４と、論理ゲート７２と、により構成され得る。

増幅回路４４は、アンプ４６と、容量Ｃ０，Ｃｆ１，Ｃｆ２と、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、により構成され得る。アンプ４６は、少なくとも１つの入力ノードと、少なくとも１つの出力ノードと、を有する。アンプ４６は、ソース接地型増幅回路でもよいし、差動入力型増幅回路でもよい。本実施形態では、増幅回路４４が反転増幅回路を構成しているものとする。容量Ｃ０は、アンプ４６の入力容量である。容量Ｃｆ１，Ｃｆ２は、アンプ４６の帰還容量である。本明細書では、これら容量の容量値を表すときにも同様の符号を用いることがある。

増幅回路４４の入力ノードでもあるスイッチＳＷ４の一方のノードは、対応する列の出力線１６に接続されている。スイッチＳＷ４の他方のノードは、容量Ｃ０の一方の電極に接続されている。アンプ４６の入力ノードには、容量Ｃ０の他方の電極と、容量Ｃｆ１の一方の電極と、容量Ｃｆ２の一方の電極と、スイッチＳＷ３の一方のノードと、が接続されている。容量Ｃｆ１の他方の電極には、スイッチＳＷ１の一方のノードが接続されている。容量Ｃｆ２の他方の電極には、スイッチＳＷ２の一方のノードが接続されている。スイッチＳＷ１の他方のノード、スイッチＳＷ２の他方のノード及びスイッチＳＷ３の他方のノードは、増幅回路４４の出力ノードでもあるアンプ４６の出力ノードに接続されている。

スイッチＳＷ１は、ゲイン切り替え回路４８から供給される制御信号φＰＦＢ１により接続状態が制御されるスイッチである。スイッチＳＷ２は、ゲイン切り替え回路４８から供給される制御信号φＰＦＢ２により接続状態が制御されるスイッチである。スイッチＳＷ３は、制御部９０から供給される制御信号φＰＣ０Ｒにより接続状態が制御されるスイッチである。スイッチＳＷ４は、制御部９０から供給される制御信号φＰＶＬＳＥＬにより接続状態が制御されるスイッチである。本実施形態において、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４は、対応する制御信号がＨレベルのときにオン（導通状態）になり、対応する制御信号がＬレベルのときにオフ（非導通状態）になるものとする。ただし、制御信号のレベルとスイッチの状態との関係は逆であってもよい。

比較器５０は、２つの入力ノードと、１つの出力ノードと、を有する。比較器５０の一方の入力ノードは、増幅回路４４の出力ノードに接続されている。比較器５０の他方の入力ノードには、参照信号生成部５２から参照信号ＶＲＡＭＰが供給される。比較器５０は、増幅回路４４から出力される画素信号の輝度判定のための判定回路の一部として機能し得る。また、比較器５０は、増幅回路４４から出力される画素信号をアナログデジタル変換するためのアナログデジタル変換回路の一部として機能し得る。

列メモリ５４は、Ｎメモリ５４Ｎと、Ｓメモリ５４Ｓと、Ｊメモリ５４Ｊと、により構成され得る。Ｎメモリ５４Ｎ及びＳメモリ５４Ｓの各々は、３つの入力ノードと、１つの出力ノードと、を有する。Ｊメモリ５４Ｊは、２つの入力ノードと、１つの出力ノードと、を有する。

Ｎメモリ５４Ｎの第１入力ノード、Ｓメモリ５４Ｓの第１入力ノード及びＪメモリ５４Ｊの第１入力ノードは、比較器５０の出力ノードに接続されている。Ｎメモリ５４Ｎの第２入力ノード、Ｓメモリ５４Ｓの第２入力ノード及びＪメモリ５４Ｊの第２入力ノードは、水平走査回路６０に接続されている。Ｎメモリ５４Ｎの第３入力ノード及びＳメモリ５４Ｓの第３入力ノードには、カウンタ５６からカウント信号ＣＮＴが供給される。Ｎメモリ５４Ｎの出力ノード、Ｓメモリ５４Ｓの出力ノード及びＪメモリ５４Ｊの出力ノードは、信号処理部７０に接続されている。カウント信号ＣＮＴ、並びに、Ｎメモリ５４Ｎ及びＳメモリ５４Ｓの各々から出力される画素信号はデジタル信号であり、これら信号を伝送するための信号線はビット数に応じた複数の信号線により構成される。

論理ゲート７２は、２つの入力ノードと１つの出力ノードとを有する論理回路、例えば２入力ＡＮＤゲートであり得る。論理ゲート７２の一方の入力ノードは、比較器５０の出力ノードに接続されている。論理ゲート７２の他方の入力ノードには、制御部９０から制御信号φＪＵＤＧＥ＿ＥＮが供給される。

ゲイン切り替え回路４８は、１つの入力ノードと２つの出力ノードとを有する。ゲイン切り替え回路４８の入力ノードは、論理ゲート７２の出力ノードに接続されている。ゲイン切り替え回路４８の一方の出力ノードは、スイッチＳＷ１に供給される制御信号φＰＦＢ１を出力する。ゲイン切り替え回路４８の他方の出力ノードは、スイッチＳＷ２に供給される制御信号φＰＦＢ２を出力する。

増幅回路４４は、出力線１６から供給されるアナログ画素信号を増幅して出力する機能を備える。増幅回路４４の入力部にはスイッチＳＷ４が設けられており、制御信号φＰＶＬＳＥＬに応じて出力線１６と増幅回路４４との間の接続と非接続とを制御できるようになっている。

スイッチＳＷ１は、オンになることにより、アンプ４６の入力ノードと出力ノードとの間を、容量Ｃｆ１を介して接続する。また、スイッチＳＷ２は、オンになることにより、アンプ４６の入力ノードと出力ノードとの間を、容量Ｃｆ２を介して接続する。すなわち、容量Ｃｆ１，Ｃｆ２はアンプ４６の帰還容量である。スイッチＳＷ１，ＳＷ２は、前述のように、ゲイン切り替え回路４８から供給される制御信号φＰＦＢ１，φＰＦＢ２により制御される。スイッチＳＷ３は、オンになることにより、アンプ４６の入力ノードと出力ノードとを短絡し、アンプ４６、容量Ｃ０，Ｃｆ１，Ｃｆ２をリセットする。スイッチＳＷ３は、前述のように、制御部９０から供給される制御信号φＰＣ０Ｒにより制御される。

増幅回路４４のゲインは、入力容量ＣＩＮと帰還容量ＣＦとの比（ＣＩＮ／ＣＦ）によって表される。ここで、帰還容量ＣＦは、スイッチＳＷ１，ＳＷ２がともにオンのときは（Ｃｆ１＋Ｃｆ２）となり、スイッチＳＷ１がオンでスイッチＳＷ２がオフのときはＣｆ１となり、スイッチＳＷ１がオフでスイッチＳＷ２がオンのときはＣｆ２となる。つまり、制御信号φＰＦＢ１，φＰＦＢ２によりスイッチＳＷ１，ＳＷ２を制御することで、アクティブな帰還容量（容量Ｃｆ１，Ｃｆ２）を選択することができる。入力容量ＣＩＮは、容量Ｃ０に対応する。

容量Ｃ０，Ｃｆ１，Ｃｆ２の容量値は、増幅回路４４に求められるゲインに応じて適宜設定することができる。本実施形態では、容量Ｃ０の容量値が４Ｃ、容量Ｃｆ１の容量値がＣ、容量Ｃｆ２の容量値が３Ｃであるものとする（Ｃは任意の定数）。この場合、増幅回路４４のゲインは、スイッチＳＷ１，ＳＷ２がともにオンのときに１倍（Ｃ０／（Ｃｆ１＋Ｃｆ２）＝４Ｃ／（Ｃ＋３Ｃ）＝１）となる。また、増幅回路４４のゲインは、スイッチＳＷ１がオン、スイッチＳＷ２がオフのときに４倍（Ｃ０／（Ｃｆ１＋Ｃｆ２）＝４Ｃ／（Ｃ＋０）＝４）となる。

比較器５０は、増幅回路４４から出力される信号Ｖｃａｍｐ－ｏｕｔのレベルと参照信号ＶＲＡＭＰのレベルとを比較し、比較の結果に応じた信号ＣＯＭＰ＿ＯＵＴを出力する。例えば、比較器５０は、参照信号ＶＲＡＭＰのレベルが信号Ｖｃａｍｐ－ｏｕｔのレベルよりも低いときにはＨレベルの信号ＣＯＭＰ＿ＯＵＴを出力する。また、比較器５０は、参照信号ＶＲＡＭＰのレベルが信号Ｖｃａｍｐ－ｏｕｔのレベルよりも高いときにはＬレベルの信号ＣＯＭＰ＿ＯＵＴを出力する。なお、入力信号の大小関係と出力信号のレベルとの関係は逆であってもよい。

論理ゲート７２は、信号ＣＯＭＰ＿ＯＵＴと、制御部９０から供給される制御信号φＪＵＤＧＥ＿ＥＮと、を受け、制御信号ＡＴＴを出力する。制御信号φＪＵＤＧＥ＿ＥＮは、アナログ画素信号が低輝度か高輝度かを判定するための判定処理を許可するための判定許可信号である。論理ゲート７２は、信号ＣＯＭＰ＿ＯＵＴ及び制御信号φＪＵＤＧＥ＿ＥＮがＨレベルの場合にＨレベルの制御信号ＡＴＴを出力し、それ以外の場合にＬレベルの制御信号ＡＴＴを出力する。

ゲイン切り替え回路４８は、制御部９０からの制御信号に応じた制御信号φＰＦＢ１，φＰＦＢ２を出力する。また、ゲイン切り替え回路４８は、制御信号ＡＴＴのレベルに応じた制御信号φＰＦＢ１，φＰＦＢ２を出力することも可能である。本実施形態では、制御信号ＡＴＴがＨレベルの場合にＨレベルの制御信号φＰＦＢ１，φＰＦＢ２を出力し、制御信号ＡＴＴがＬレベルの場合にＨレベルの制御信号φＰＦＢ１及びＬレベルのφＰＦＢ２を出力するものとする。

列メモリ５４は、増幅回路４４のリセット状態の信号レベルを記憶するＮメモリ５４Ｎと、入射光に応じた信号レベルを記憶するＳメモリ５４Ｓと、後述するゲイン切り替え判定情報を記憶するＪメモリと、を含む。Ｎメモリ５４Ｎ及びＳメモリ５４Ｓには、信号ＣＯＭＰ＿ＯＵＴのレベルが反転したタイミングにおいてカウンタ５６から出力されているカウント信号ＣＮＴで示されるカウント値が、アナログ画素信号のデジタルデータ（デジタル画素信号）として保持される。Ｊメモリ５４Ｊには、信号ＣＯＭＰ＿ＯＵＴのレベルに応じた信号が、ゲイン切り替え判定情報として保持される。Ｎメモリ５４Ｎ、Ｓメモリ５４Ｓ及びＪメモリ５４Ｊに記憶されたデジタルデータは、水平走査回路６０から供給される制御信号に応じて、列毎に順次、信号処理部７０へと転送される。

画素アレイ部１０から画素信号を読み出す際には、まず、制御信号φＰＣ０ＲをＨレベルに制御してスイッチＳＷ３をオンにし、増幅回路４４の初期リセットを行う。次いで、制御信号φＰＦＢ１をＨレベル、制御信号φＰＦＢ２，φＰＣ０ＲをＬレベルに制御してスイッチＳＷ１をオン、スイッチＳＷ２，ＳＷ３をオフに設定する。この状態で、画素信号基準電圧に応じた画素信号（Ｎレベル信号）を出力線１６に出力する。これにより、Ｎレベル信号が４倍のゲインで増幅されて増幅回路４４から出力される。

次に、入射光量に応じた信号（Ｓレベル信号）が画素１２から出力されると、比較器５０は、増幅回路４４で増幅された画素信号と参照信号ＶＲＡＭＰとを比較し、低輝度と高輝度との判別ラッチ信号としての信号ＣＯＭＰ＿ＯＵＴを出力する。論理ゲート７２は、信号ＣＯＭＰ＿ＯＵＴのレベルに応じた制御信号ＡＴＴをゲイン切り替え回路４８に供給する。

比較器５０による比較の結果、画素信号が高輝度と判定された場合には、ゲイン切り替え回路４８により制御信号φＰＦＢ２がＨレベルに制御され、スイッチＳＷ２がオンになることで、増幅回路４４のゲインが４倍から１倍に切り替わる。一方、比較器５０による比較の結果、画素信号が低輝度と判定された場合には、制御信号φＰＦＢ２がＬレベル、スイッチＳＷ２はオフのままであり、増幅回路４４のゲインは４倍のまま維持される。

列回路４２をこのように駆動することで、Ｓレベル信号を読み出すときの増幅回路４４のゲインを、低輝度時は４倍、高輝度時は１倍に設定することができ、ＳＮ特性を悪化させることなく読み出しの高速性とダイナミックレンジとを両立することが可能となる。

次に、本実施形態による撮像装置の駆動方法について、図４乃至図７を用いてより具体的に説明する。

図４は、画素アレイ部１０の任意の行における画素信号の読み出し動作を示すタイミング図である。図４には、制御信号φＲＥＳ，φＳＥＬ，φＴＸ，φＰＶＬＳＥＬ，φＰＦＢ１，φＰＦＢ２，φＰＣ０Ｒ，φＪＵＤＧＥ＿ＥＮ、出力線１６の電圧Ｖｖｌ、信号Ｖｃａｍｐ－ｏｕｔ及び参照信号ＶＲＡＭＰのレベルを示している。

時刻ｔ０は、画素アレイ部１０の任意の行において読み出し動作を開始するタイミングである。時刻ｔ０よりも前の期間において、対応する行の制御信号φＲＥＳ及び制御信号φＰＶＬＳＥＬはＨレベルであり、その他の制御信号φＳＥＬ，φＴＸ，φＰＦＢ１，φＰＦＢ２，φＰＣ０Ｒ，φＪＵＤＧＥ＿ＥＮはＬレベルであるものとする。

時刻ｔ０において、垂直走査回路２０は、読み出し対象の行の制御信号φＳＥＬをＬレベルからＨレベルへと制御する。これにより、当該行に属する画素１２の選択トランジスタＭ４がオンになり、これら画素１２の各々が対応する列の出力線１６に画素信号を出力できる状態となる。

続く時刻ｔ１において、制御部９０は制御信号φＰＣ０ＲをＬレベルからＨレベルへと制御する。また、ゲイン切り替え回路４８は、制御信号φＰＦＢ１，φＰＦＢ２をＬレベルからＨレベルへと制御する。これにより、増幅回路４４のスイッチＳＷ１，ＳＷ２，ＳＷ３がオンになり、容量Ｃ０，Ｃｆ１，Ｃｆ２がリセットされる。

続く時刻ｔ２において、垂直走査回路２０は、読み出し対象の行の制御信号φＲＥＳをＨレベルからＬレベルへと制御する。これにより、当該行に属する画素１２のリセットトランジスタＭ２がオフになり、これら画素１２の浮遊拡散部ＦＤのリセット状態が解除される。これにより、浮遊拡散部ＦＤ（浮遊拡散容量Ｃｆｄ）には、画素１２のリセット動作に起因したノイズ成分を含む画素信号基準電圧が保持される。出力線１６には、浮遊拡散部ＦＤの画素信号基準電圧に応じた画素信号（Ｎレベル信号）が出力される。

続く時刻ｔ３において、ゲイン切り替え回路４８は、制御信号φＰＦＢ２をＨレベルからＬレベルへと制御する。これにより、増幅回路４４のスイッチＳＷ２がオフになり、容量Ｃｆ２のリセット状態が解除される。スイッチＳＷ２をオフにすると容量Ｃｆ２のスイッチＳＷ２側の電位が不安定になるため、読み出し動作中に電位が低下してスイッチＳＷ２が誤ってオンになりゲインが変化しないように、読み出し行毎に時刻ｔ３までの期間に容量Ｃｆ２をリセットしておく。

続く時刻ｔ４から時刻ｔ５の期間は、比較器５０のリセット期間である。時刻ｔ４から時刻ｔ５の間、参照信号生成部５２は、参照信号ＶＲＡＭＰを比較器５０のオフセット電圧のレベルまで上昇させ、比較器５０をリセットする。これにより、比較器５０のリセットレベルからオフセット電圧分下げた電圧レベルを、参照信号ＶＲＡＭＰの入力ノードの初期状態として設定することができる。参照信号ＶＲＡＭＰは立ち上がり時の直線性が悪いため、オフセットを設定することにより参照信号ＶＲＡＭＰの直線性が悪いところでＡＤ変換処理が行われるのを避けることができ、ＡＤ変換精度を向上することができる。

続く時刻ｔ６において、制御部９０は、制御信号φＰＣ０ＲをＨレベルからＬレベルへと制御する。これにより、増幅回路４４のスイッチＳＷ３がオフになり、増幅回路４４のリセット状態が解除される。同時に、容量Ｃ０には、リセット時の画素信号基準電圧に応じた電荷が保持される。

続く時刻ｔ７から時刻ｔ８の期間は、画素信号基準電圧に応じたＮレベルの画素信号に対してＡＤ変換を行う期間である。参照信号生成部５２は、時刻ｔ７から参照信号ＶＲＡＭＰの信号レベルの増加を開始する。比較器５０は、信号Ｖｃａｍｐ－ｏｕｔのレベルと参照信号ＶＲＡＭＰのレベルとを比較し、参照信号ＶＲＡＭＰのレベルが信号Ｖｃａｍｐ－ｏｕｔのレベルを超えたときに信号ＣＯＭＰ＿ＯＵＴをＨレベルからＬレベルに反転する。列メモリ５４には、カウンタ５６から、時刻ｔ７における参照信号ＶＲＡＭＰの増加の開始と同期して計数が開始されるカウント信号ＣＮＴが入力されている。Ｎメモリ５４Ｎは、信号ＣＯＭＰ＿ＯＵＴが反転したタイミングにおいてカウント信号ＣＮＴが示すカウント値を、Ｎレベルの画素信号をＡＤ変換したデジタル値として記憶する。

続く時刻ｔ９から時刻ｔ１２の期間において、制御部９０は、制御信号φＰＶＬＳＥＬをＨレベルからＬレベルへと制御し、増幅回路４４のスイッチＳＷ４をオフにする。これにより、増幅回路４４が出力線１６から切り離され、画素信号を読み出す際の画素回路の駆動によって発生するノイズが増幅回路４４に入力されて増幅回路４４の出力が変動するのを軽減することができる。

時刻ｔ９と時刻ｔ１２との間の時刻ｔ１０から時刻ｔ１１の期間において、垂直走査回路２０は、読み出し対象の行の画素１２の制御信号φＴＸをＬレベルからＨレベルに制御する。これにより、当該行に属する画素１２の転送トランジスタＭ１がオンになり、所定の露光期間の間に光電変換部ＰＤに蓄積された電荷が、浮遊拡散部ＦＤに転送される。浮遊拡散部ＦＤは光電変換部ＰＤから転送された電荷の量に応じた電圧となり、出力線１６には浮遊拡散部ＦＤの電圧に応じた画素信号（Ｓレベル信号）が出力される。

時刻ｔ１２において制御信号φＰＶＬＳＥＬがＨレベルとなりスイッチＳＷ４がオンになることで、増幅回路４４が出力線１６に接続され、増幅回路４４における画素信号（Ｓレベル信号）の増幅動作が開始される。

続く時刻ｔ１３から時刻ｔ１５の期間は、比較器５０における画素信号のレベルの判定期間、具体的には、画素信号が低輝度の信号であるのか高輝度の信号であるのかを判定する輝度判定期間である。参照信号生成部５２は、時刻ｔ１３において参照信号ＶＲＡＭＰの信号レベルの増加を開始し、信号レベルが所定の基準電圧ＶＲＥＦに達した後、そのまま時刻ｔ１５まで保持する。基準電圧ＶＲＥＦは、画素信号が低輝度の信号であるのか高輝度の信号であるのかを判定するための基準となる閾値電圧である。参照信号ＶＲＡＭＰの信号レベルが基準電圧ＶＲＥＦに達した後の時刻ｔ１４から時刻ｔ１５までの期間において、制御部９０は、制御信号φＪＵＤＧＥ＿ＥＮをＬレベルからＨレベルに制御する。これにより、比較器５０における判定処理が可能な状態となる。

時刻ｔ１４から時刻ｔ１５の期間において、信号Ｖｃａｍｐ－ｏｕｔのレベルが基準電圧ＶＲＥＦのレベルを越えている場合、比較器５０から出力される信号ＣＯＭＰ＿ＯＵＴのレベルはＨレベルとなる。Ｊメモリ５４Ｊには、高輝度を表す情報として“１”が記憶される（Ｊ＝１）。一方、時刻ｔ１４から時刻ｔ１５の期間において、信号Ｖｃａｍｐ－ｏｕｔのレベルが基準電圧ＶＲＥＦのレベル以下の場合、比較器５０から出力される信号ＣＯＭＰ＿ＯＵＴのレベルは、Ｌレベルのまま保持される。Ｊメモリ５４Ｊには、低輝度を表す情報として“０”が記憶される（Ｊ＝０）。すなわち、比較器５０から出力される信号ＣＯＭＰ＿ＯＵＴを判別ラッチパルスとして、対応する情報がＪメモリ５４Ｊに記憶される。

判別ラッチパルス（信号ＣＯＭＰ＿ＯＵＴ）は、制御信号φＪＵＤＧＥ＿ＥＮとともに論理ゲート７２にも入力される。時刻ｔ１４から時刻ｔ１５の期間において、信号ＣＯＭＰ＿ＯＵＴがＨレベルの場合、論理ゲート７２の出力信号である制御信号ＡＴＴはＨレベルとなる。これにより、制御信号φＰＦＢ２はＨレベルとなり、スイッチＳＷ２がオン、増幅回路４４のゲインは４倍から１倍に切り替わる。これにより、信号Ｖｃａｍｐ－ｏｕｔのレベルは１／４に低下する。一方、時刻ｔ１４から時刻ｔ１５の期間において、信号ＣＯＭＰ＿ＯＵＴがＬレベルの場合、論理ゲート７２の出力信号である制御信号ＡＴＴはＬレベルとなる。これにより、制御信号φＰＦＢ２はＬレベル、スイッチＳＷ２はオフのままとなり、増幅回路４４のゲインは４倍のまま維持される。

なお、後述する補正精度を向上させるためには、増幅回路４４が増幅動作を開始してから輝度判定が終了するまでの期間において信号Ｖｃａｍｐ－ｏｕｔが静定し、想定通りに低輝度か高輝度かを判別できていることが望ましい。なお、信号の「静定」とは、完全に電位が変化しない場合のみを指すものではなく、単位時間あたりの電位変化量が所定の値を下回れば過渡応答が生じていても静定とみなすことが可能である。所定の値とは、信号の単位時間あたりの電位変化量の最大値に対して１０％の値である。好ましくは５％の値である。撮像装置の動作の高速性を保つためには時刻ｔ１５を遅らせることは難しく、実際には増幅回路４４の出力の過渡応答期間中に時刻ｔ１５のタイミングが設定されることがある。この場合も、「静定」の範囲に含まれる。

続く時刻ｔ１６から時刻ｔ１７の期間は、Ｓレベルの画素信号に対してＡＤ変換を行う期間である。参照信号生成部５２は、時刻ｔ１６から参照信号ＶＲＡＭＰの信号レベルの増加を開始する。比較器５０は、信号Ｖｃａｍｐ－ｏｕｔのレベルと参照信号ＶＲＡＭＰのレベルとを比較し、参照信号ＶＲＡＭＰのレベルが信号Ｖｃａｍｐ－ｏｕｔのレベルを超えたときに信号ＣＯＭＰ＿ＯＵＴをＨレベルからＬレベルに反転する。列メモリ５４には、カウンタ５６から、時刻ｔ１６における参照信号ＶＲＡＭＰの増加の開始と同期して計数が開始されるカウント信号ＣＮＴが入力されている。Ｓメモリ５４Ｓは、信号ＣＯＭＰ＿ＯＵＴが反転したタイミングにおいてカウント信号ＣＮＴが示すカウント値を、Ｓレベルの画素信号をＡＤ変換したデジタル値として記憶する。

時刻ｔ１７以降の期間において、列メモリ５４に記憶されているデジタルデータは、水平走査回路６０による制御のもと、列単位で信号処理部７０へと転送される。信号処理部７０では、列メモリ５４から送られるＳデータとＮデータとの差分を演算し、ノイズ成分を除去した光信号を算出する。Ｓデータが高輝度出力（Ｊ＝１）に基づく場合は、ＳデータとＮデータとの差分値を４倍することで、増幅回路４４のゲインに応じた４倍の信号に戻してから出力する。

しかしながら、実際には増幅回路４４のゲインのずれや帰還容量のスイッチングノイズに起因するオフセット成分などにより、高輝度出力を４倍しただけでは低輝度出力との境界部に段差が生じて良好な直線性が得られない。そこで、本実施形態においては、以下のようにして取得した補正値を用い、高輝度出力の画素１２と低輝度出力の画素１２との境界部における輝度の段差を低減する。

次に、本実施形態による撮像装置における画素値の補正方法について、図５を用いて説明する。
画素値を補正するための補正値の取得は、画像フレーム内で読み出し動作を行わないブランキング期間を使用して実施する。まず、垂直走査回路２０により、制御信号φＳＥＬをＬレベルに制御して選択トランジスタＭ４をオフにすることにより、画素１２を出力線１６から切り離す。次いで、出力線制御部３０の電圧供給回路３４により、画素信号基準電圧に応じた出力線１６の電圧Ｖｎよりも電圧ΔＶｖｌａだけ低い電圧（電圧Ｖｎに対する振幅：ΔＶｖｌａ）を生成し、出力線１６に入力する。この状態で、上述した画素信号の読み出し方法と同様にして、増幅回路４４のゲインが１倍のときのデジタル値Ｄ１と、増幅回路４４のゲインが４倍のときのデジタル値Ｄ３と、を取得する。また、出力線制御部３０の電圧供給回路３４により、電圧Ｖｎよりも電圧ΔＶｖｌｂ（＜ΔＶｖｌａ）だけ低い電圧（電圧Ｖｎに対する振幅：ΔＶｖｌｂ）を生成し、出力線１６に入力する。この状態で、上述した画素信号の読み出し方法と同様にして、増幅回路４４のゲインが１倍のときのデジタル値Ｄ２と、増幅回路４４のゲインが４倍のときのデジタル値Ｄ４と、を取得する。出力線１６の電圧とデジタル値Ｄ１，Ｄ２，Ｄ３，Ｄ４との関係を表すと図５（ａ）に示すようになる。

このように取得したデジタル値Ｄ１，Ｄ２，Ｄ３，Ｄ４は、Ｓデータ及びＮデータと同様に信号処理部７０へと転送され、信号処理部７０における補正値の算出に用いられる。具体的には、デジタル値Ｄ１，Ｄ２，Ｄ３，Ｄ４を用い、以下の式（１）及び式（２）から、補正値α，βを算出する。
４α＝（Ｄ４－Ｄ３）／（Ｄ２－Ｄ１） …（１）
β＝Ｄ３－４α×Ｄ１ …（２）

Ｓレベルの画素信号が高輝度出力（Ｊ＝１）の場合、ＣＤＳ処理後の画素信号のデジタル値Ｄ_Ｈは、補正値α，βを用い、以下の式（３）を用いて算出することができる。
Ｄ_Ｈ＝４α（Ｓ－Ｎ）＋β …（３）

式（１）～式（３）は、デジタル値Ｄ１，Ｄ３を取得するときのゲインをＧ１、デジタル値Ｄ２，Ｄ４を取得するときのゲインをＧ２とすると、以下の式（１）′～式（３）′のように書き換えることができる。
（Ｇ２／Ｇ１）×α＝（Ｄ４－Ｄ３）／（Ｄ２－Ｄ１） …（１）′
β＝Ｄ３－（Ｇ２／Ｇ１）×α×Ｄ１ …（２）′
Ｄ_Ｈ＝（Ｇ２／Ｇ１）×α（Ｓ－Ｎ）＋β …（３）′

一方、Ｓレベルの画素信号が低輝度出力（Ｊ＝０）の場合、ＣＤＳ処理後の画素信号のデジタル値Ｄ_Ｌは、補正値α，βを用いず、以下の式（４）を用いて算出することができる。
Ｄ_Ｌ＝Ｓ－Ｎ …（４）

式（３）及び式（４）において、ＳはＳメモリ５４Ｓから読み出されたデジタル値であり、ＮはＮメモリ５４Ｎから読み出されたデジタル値である。

このような補正処理を行うことにより、高輝度出力の画素１２と低輝度出力の画素１２との境界に生じる輝度の段差を抑制し、高品質の画像を取得することが可能となる。

デジタル出力値は入射光量に対して直線的に変化するのが理想的であるが、主に増幅回路４４が出力特性にある程度の非線形性を有することに起因して、デジタル出力値も入射光量に対して非線形性を有する。そのため、出力線１６の電圧とデジタル出力値との関係をグラフに表すと、例えば図５（ｂ）に実線で示すように、出力線の電圧とデジタル出力値とは点線で示すような直線的な関係とはならない。したがって、補正値を取得する際に電圧ΔＶｖｌａ及び電圧ΔＶｖｌｂの値を変えると、出力線１６の電圧とデジタル出力値との間の非線形性に応じて補正値が変化することになる。

このような観点から、補正値を取得する際には、ゲインが切り替わる境界における出力線１６の電圧を目標点として電圧ΔＶｖｌａ，ΔＶｖｌｂを設定することが望ましい。すなわち、ゲインが切り替わる境界における出力線１６の電圧を（Ｖｎ－ΔＶｖｌｊ）として、ΔＶｖｌａ＞ΔＶｖｌｊ＞ΔＶｖｌｂとなるように電圧ΔＶｖｌａ及び電圧ΔＶｖｌｂを設定する。このように設定することで、増幅回路４４のゲインが切り替わる境界における出力線１６の電圧とデジタル出力値との間の直線性を向上することができる。

しかしながら、実際に画素信号を読み出すと、増幅回路４４の出力応答によっては低輝度と高輝度とが切り替わる境界における出力線１６の電圧値が想定した電圧（Ｖ－ΔＶｖｌｊ）から大きくずれる場合がある。そのような場合は補正誤差が大きくなり、低輝度領域と高輝度領域との境界部における信号レベルの段差を小さくすることはできない。また、環境温度や製造時に生じるデバイス特性のばらつき等により、増幅回路４４の出力応答レベルを調整することが困難になることもある。

そのため、増幅回路４４の出力応答レベルは、低輝度と高輝度との境界部における出力線１６の電圧値が（Ｖｎ－ΔＶｖｌｊ）に近づくように調整することが望ましい。

図６及び図７は、浮遊拡散部ＦＤへの光信号の転送から列回路４２におけるＡＤ変換までの動作を示したタイミング図である。図６と図７とは、制御信号φＰＶＬＳＥＬをＬレベルからＨレベルに制御するタイミングが異なっている。前述のように、出力線１６における信号電圧の振れ幅（振幅）が大きくなっていくと、輝度判定期間における判定結果が低輝度から高輝度に切り替わる。図６及び図７では、低輝度から高輝度に切り替わる直前における振幅値を想定している。ここでは、このときの振幅値を輝度判定境界レベルと呼ぶこととする。

まず、図６のタイミング図で示される参考例による駆動方法について説明する。
時刻ｔ１０から時刻ｔ１１の期間において、垂直走査回路２０は、読み出し対象の行の制御信号φＴＸをＬレベルからＨレベルへと制御する。これにより、当該行の画素１２の転送トランジスタＭ１がオンになり、光電変換部ＰＤに蓄積された電荷が浮遊拡散部ＦＤに転送される。光電変換部ＰＤの電荷が浮遊拡散部ＦＤに転送されることにより、浮遊拡散部ＦＤの電位は降下する。しかし実際には、浮遊拡散部ＦＤは、制御信号φＴＸを供給するための転送信号配線との間の容量結合によるフィードスルーの影響を受け、リセット時の画素信号基準電圧から一時的に上昇する。これに伴い、出力線１６の電圧Ｖｖｌも電圧Ｖｎから上昇する。

時刻ｔ１２において、制御部９０は、制御信号φＰＶＬＳＥＬをＬレベルからＨレベルへと制御する。これにより、スイッチＳＷ４がオンになり、出力線１６と増幅回路４４とが接続される。このとき、増幅回路４４の出力はリセット時のリセット電圧であるが、出力線１６はリセット時の電圧よりも上昇したレベルにある。そのため、出力線１６と増幅回路４４とが接続されることにより、反転増幅回路である増幅回路４４から出力される信号Ｖｃａｍｐ－ｏｕｔのレベルは一時的に電圧ΔＶａ１だけ降下する。増幅回路４４から出力される信号Ｖｃａｍｐ－ｏｕｔのレベルは、画素１２から電荷が浮遊拡散部ＦＤに転送されて出力線１６の電位が降下するのに従って上昇していく。しかしながら、一時的に降下していた分だけ信号Ｖｃａｍｐ－ｏｕｔの振幅は増加し、整定するまでに時間を要する。

時刻ｔ１５は、輝度判定期間の終了のタイミングである。出力線１６の電圧が輝度判定境界レベルの場合、このタイミングで信号Ｖｃａｍｐ－ｏｕｔのレベルが判定レベルの基準電圧ＶＲＥＦに一致する。

しかしながら、時刻ｔ１２において信号Ｖｃａｍｐ－ｏｕｔは電圧ΔＶａ１だけ降下しているために静定時間が不足し、時刻ｔ１５において基準電圧ＶＲＥＦを越えるのに必要な振幅は想定よりも大きくなる。その結果、輝度判定境界レベルΔＶｖｌｊａは輝度判定境界レベルΔＶｖｌｊよりも増加することになる。なお、撮像装置の読み出し速度を低下するために、時刻ｔ１５を後方にずらして整定時間を確保することは前述のように好ましくない。

時刻ｔ１６は、Ｓレベル信号のＡＤ変換期間の開始のタイミングである。輝度判定境界レベルΔＶｖｌｊａが増加したことにより、信号ＣＯＭＰ＿ＯＵＴが反転するタイミングａは想定よりも後方にずれこむ。また、制御信号φＴＸから浮遊拡散部ＦＤへのフィードスルーの影響や増幅回路４４の応答能力が環境温度やデバイス特性によって変化することで、電圧ΔＶａ１の大きさは変化する。仮に、電圧ΔＶａ１が大きくなると、信号Ｖｃａｍｐ－ｏｕｔの時間変化の傾きが時刻ｔ１５において急峻になることで、時刻ｔ１５以降における信号Ｖｃａｍｐ－ｏｕｔの変化（振幅ΔＶａ２）が大きくなる。その結果、タイミングａは更に後方にずれることになる。

補正値α，βは、前述のように、出力線１６における信号振幅の目標点を理想的な輝度判定境界レベルΔＶｖｌｊとして取得するため、輝度判定境界レベルΔＶｖｌｊａが輝度判定境界レベルΔＶｖｌｊからずれるほどに補正誤差は大きくなる。特に、輝度判定境界レベルΔＶｖｌｊａが輝度判定境界レベルΔＶｖｌｊからずれると低輝度と高輝度との境界において補正誤差が段差として現れるため、画質低下が顕著となる。

このように、図６の駆動条件では輝度判定境界レベルΔＶｖｌｊａは（ΔＶｖｌｊａ≠ΔＶｖｌｊ）となり、ばらつきを抑制することはできず、輝度境界の画質低下を避けることはできない。

次に、図７のタイミング図で示される本実施形態による駆動方法について説明する。
増幅回路４４が受ける電圧ΔＶａ１の降下の影響を軽減するためには、出力線１６の信号レベルがリセット時の信号レベルまで戻ってから出力線１６と増幅回路４４とを接続すればよい。

そこで、図７のタイミング図では、時刻ｔ１１から時刻ｔ１２の期間を長くするために、時刻ｔ１２のタイミングを後方にずらした時刻ｔ１２′のタイミングにおいて、制御信号φＰＶＬＳＥＬをＬレベルからＨレベルへと制御している。

具体的には、転送トランジスタＭ１がオンの期間、及び転送スイッチがオンからオフに遷移した後、画素１２の出力部が静定するまでの期間においてスイッチＳＷ４をオフに維持し、その後、スイッチＳＷ４をオンにする。出力部が静定するまでの期間は、制御信号φＴＸから浮遊拡散部ＦＤへのフィードスルーの影響が緩和されるまでの期間である。或いは、出力部が静定するまでの期間は、出力線１６の電位が、電荷を浮遊拡散部ＦＤに転送する前の出力線１６の電位よりも低くなるまでの期間ということもできる。

時刻ｔ１２′において、出力線１６の信号レベルは転送信号線の影響による高いレベルの状態から十分に降下しリセット時のレベルよりも低くなっているため、信号Ｖｃａｍｐ－ｏｕｔが降下することはない。

そのため、輝度判定期間の終了タイミングである時刻ｔ１５において、信号Ｖｃａｍｐ－ｏｕｔは図６の場合よりも静定しており、時刻ｔ１５以降における信号Ｖｃａｍｐ－ｏｕｔの振幅ΔＶｂ２は振幅ΔＶａ２よりも小さくなる。したがって、輝度判定境界レベルΔＶｖｌｊｂは輝度判定境界レベルΔＶｖｌｊａよりも低下し、理想的な輝度判定境界レベルΔＶｖｌｊに近づく。また、時刻ｔ１６におけるＳレベル信号のＡＤ変換の開始のタイミングｃにおいても信号Ｖｃａｍｐ－ｏｕｔの変化が急峻にならないため、環境温度やデバイス特性が変化したとしてもタイミングｂの位置が大きくずれることはない。

したがって、本駆動例によれば、輝度判定境界レベルΔＶｖｌｊｂは補正値α，βの取得時の輝度判定境界レベルΔＶｖｌｊに近く、また、ばらつきも小さいため補正誤差が小さく抑えられ、輝度境界において良好な直線性を得ることができる。

このように、本実施形態によれば、入射光量に応じて画素毎に増幅回路のゲインを切り替える撮像装置において、読み出し速度を低下することなく高品質の画像を取得することができる。

［第２実施形態］
本発明の第２実施形態による撮像システムについて、図８を用いて説明する。図８は、本実施形態による撮像システムの概略構成を示すブロック図である。

上記第１実施形態で述べた撮像装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図８には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図８に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１実施形態で説明した撮像装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部２０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。撮像装置２０１は、信号処理部２０８で処理されるデジタル信号を生成するＡＤ変換部を備えうる。ＡＤ変換部は、撮像装置２０１の光電変換部が形成された半導体層（半導体基板）に形成されていてもよいし、撮像装置２０１の光電変換部が形成された半導体層とは別の半導体基板に形成されていてもよい。また、信号処理部２０８が撮像装置２０１と同一の半導体基板に形成されていてもよい。

撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。

撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、第１実施形態による撮像装置１００を適用した撮像システムを実現することができる。

［第３実施形態］
本発明の第３実施形態による撮像システム及び移動体について、図９を用いて説明する。図９は、本実施形態による撮像システム及び移動体の構成を示す図である。

図９（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１実施形態に記載の撮像装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図９（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、図２に示した画素１２の回路構成は一例であり、適宜変更が可能である。例えば、浮遊拡散部ＦＤとは別に電荷保持部を更に設け、グローバル電子シャッタ動作が可能な画素構成としてもよい。

また、上記第１実施形態では、画素信号を増幅する増幅回路４４のゲインを１倍又は４倍としたが、増幅回路４４のゲインはこれらに限定されるものではない。また、増幅回路４４のゲインは必ずしも２種類である必要はなく、例えば、画素信号を低輝度、中輝度、高輝度のように３種類以上で判別し、それぞれに応じたゲインで増幅するように構成してもよい。

また、上記第１実施形態では、列メモリ５４から信号処理部７０へと転送されるデジタル値に対し、補正値α，βを用いて補正処理を行うことにより、高輝度出力の画素１２と低輝度出力の画素１２との境界に生じる輝度の段差を効果的に抑制している。しかしながら、転送トランジスタＭ１とスイッチＳＷ４の動作タイミングを上述のように設定することにも、高輝度出力の画素１２と低輝度出力の画素１２との境界に生じる輝度の段差を低減する効果は少なからずある。したがって、補正値α，βを用いた補正処理は、必ずしも行う必要はない。

また、信号処理部７０の機能は、必ずしも撮像装置１００が備えている必要はなく、撮像装置１００の外部において実施するように構成してもよい。例えば、第２実施形態の撮像システム２００においては、信号処理部７０が有する機能の少なくとも一部を信号処理部２０８が備えていてもよい。また、増幅回路４４が輝度判定回路を備えていてもよい。何れの形態にも、上述した実施形態において説明した効果と同様の効果を実現することができる。

また、上記第１実施形態では、画像の取得を目的とした装置、すなわち撮像装置を例示したが、本発明の適用例は必ずしも撮像装置に限定されるものではない。例えば、上記第３実施形態で説明したような測距を主たる目的とする装置に適用する場合にあっては、必ずしも画像を出力する必要はない。このような場合、当該装置は、光情報を所定の電気信号に変換する光電変換装置と言うことができる。撮像装置は、光電変換装置の１つである。

また、上記第２又は第３実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図８及び図９に示した構成に限定されるものではない。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０…画素アレイ部
１２…画素
２０…垂直走査回路
３０…出力線制御部
３４…電圧供給回路
４０…読み出し回路部
４２…列回路
４４…増幅回路
４８…ゲイン切り替え回路
５０…比較器
７０…信号処理部
１００…撮像装置
２００，３００…撮像システム

Claims (15)

1. 光電変換部と、電荷保持部と、前記光電変換部の電荷を前記電荷保持部に転送する第１スイッチと、前記電荷保持部に保持された電荷の量に基づく画素信号を出力する出力部と、を有する画素と、
   前記画素から前記画素信号が出力される出力線と、
   前記出力線に接続された読み出し回路部と、
   前記画素及び前記読み出し回路部を制御する制御部と、を有し、
   前記読み出し回路部は、増幅回路と、前記出力線と前記増幅回路との間に設けられた第２スイッチと、前記増幅回路で増幅された前記画素信号と参照信号とを比較する比較器と、を有し、
   前記制御部は、
   前記第１スイッチをオンにして前記電荷保持部の電荷を前記電荷保持部に転送し、前記電荷の量に基づく画素信号を前記出力線に出力する第１の期間と、
   前記第１の期間に前記出力線に出力され、前記増幅回路により増幅された前記画素信号のレベルを前記比較器により判定する第２の期間と、
   前記比較器による判定の結果に応じて前記増幅回路のゲインを設定する第３の期間と、を実行するように構成されており、
   前記制御部は、前記第１スイッチがオンの期間、及び、前記第１スイッチがオンからオフに遷移した後、前記出力部が静定するまでの期間に、前記第２スイッチをオフにするように更に構成されている
   ことを特徴とする撮像装置。
2. 前記出力部が整定するまでの期間は、前記出力線の電位が、前記電荷を前記電荷保持部に転送する前の前記出力線の電位よりも低くなるまでの期間である
   ことを特徴とする請求項１記載の撮像装置。
3. 前記制御部は、第１ゲインで増幅された前記画素信号のレベルが前記参照信号のレベルよりも高い場合に、前記増幅回路のゲインを前記第１ゲインよりも小さい第２ゲインに設定する
   ことを特徴とする請求項１又は２記載の撮像装置。
4. 前記読み出し回路部は、前記比較器を含み、前記増幅回路により増幅された前記画素信号をアナログデジタル変換するアナログデジタル変換回路を更に有し、リセット状態の前記画素から出力された基準電圧に基づく第１デジタル画素信号と、前記第３の期間に設定されたゲインで増幅された前記画素信号に基づく第２デジタル画素信号と、を出力するように構成されている
   ことを特徴とする請求項３記載の撮像装置。
5. 前記出力線に定電圧を供給する電圧供給回路を更に有し、
   前記制御部は、前記読み出し回路部を制御して、
   前記基準電圧に対して第１の振幅をなす第１電圧を前記出力線に供給し、前記第２ゲインで増幅したときの第１デジタル値と、前記第１ゲインで増幅したときの第３デジタル値と、を取得し、
   前記基準電圧に対して前記第１の振幅よりも小さい第２の振幅をなす第２電圧を供給し、前記第２ゲインで増幅したときの第２デジタル値と、前記第１ゲインで増幅したときの第４デジタル値と、を取得するように構成されている
   ことを特徴とする請求項４記載の撮像装置。
6. 前記第１デジタル値、前記第２デジタル値、前記第３デジタル値及び前記第４デジタル値は、ブランキング期間の間に取得される
   ことを特徴とする請求項５記載の撮像装置。
7. 前記読み出し回路部から出力される信号を処理する信号処理部を更に有し、
   前記信号処理部は、前記第１デジタル値、前記第２デジタル値、前記第３デジタル値及び前記第４デジタル値から算出される補正値に基づき、前記第１デジタル画素信号及び前記第２デジタル画素信号に対して補正処理を行うように構成されている
   ことを特徴とする請求項５又は６記載の撮像装置。
8. 第１ゲインをＧ１、第２ゲインをＧ２、前記第１デジタル値をＤ１、前記第２デジタル値をＤ２、前記第３デジタル値をＤ３、前記第４デジタル値をＤ４、前記補正値をα，βとして、以下の関係を有する
   （Ｇ２／Ｇ１）×α＝（Ｄ４－Ｄ３）／（Ｄ２－Ｄ１）
   β＝Ｄ３－（Ｇ２／Ｇ１）×αＤ１
   ことを特徴とする請求項７記載の撮像装置。
9. 前記第２デジタル画素信号が前記第２ゲインで増幅された画素信号に基づく場合に、前記補正処理の後のデジタル画素信号のデジタル値Ｄ_Ｈは、前記第１デジタル画素信号のデジタル値をＮ、前記第２デジタル画素信号のデジタル値をＳとして、以下の式で表される
   Ｄ_Ｈ＝（Ｇ２／Ｇ１）×α（Ｓ－Ｎ）＋β
   ことを特徴とする請求項７記載の撮像装置。
10. 前記第２デジタル画素信号が前記第１ゲインで増幅された画素信号に基づく場合に、前記補正処理の後のデジタル画素信号のデジタル値Ｄ_Ｌは、前記第１デジタル画素信号のデジタル値をＮ、前記第２デジタル画素信号のデジタル値をＳとして、以下の式で表される
    Ｄ_Ｌ＝Ｓ－Ｎ
    ことを特徴とする請求項８記載の撮像装置。
11. 前記参照信号のレベルに対応する前記出力線の電圧は、前記第１電圧と前記第２電圧との間の電圧である
    ことを特徴とする請求項５乃至１０のいずれか１項に記載の撮像装置。
12. 複数の行及び複数の列をなすように配された複数の前記画素を有し、
    前記出力線は、前記複数の列の各々に対応してそれぞれ設けられており、
    前記読み出し回路部は、前記複数の列の各々に対応して、各々が前記増幅回路、前記第２スイッチ及び前記比較器を有する列回路を有しており、
    前記制御部は、複数の前記画素の各々の前記画素信号に対して前記増幅回路のゲインを設定するように構成されている
    ことを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
13. 光電変換部と、電荷保持部と、前記光電変換部の電荷を前記電荷保持部に転送する第１のスイッチと、前記電荷保持部に保持された電荷の量に基づく画素信号を出力する出力部と、を有する画素と、前記画素から前記画素信号が出力される出力線と、前記出力線に接続された読み出し回路部と、を有し、前記読み出し回路部が、増幅回路と、前記出力線と前記増幅回路との間に設けられた第２のスイッチと、前記増幅回路で増幅された前記画素信号と参照信号とを比較する比較器と、を有する撮像装置の駆動方法であって、
    前記第１のスイッチをオンにして前記電荷保持部の電荷を前記電荷保持部に転送し、前記電荷の量に基づく画素信号を前記出力線に出力する第１の期間と、
    前記第１の期間に前記出力線に出力され、前記増幅回路により増幅された前記画素信号のレベルを前記比較器により判定する第２の期間と、
    前記比較器による判定の結果に応じて前記増幅回路のゲインを設定する第３の期間と、を実行し、
    前記第１のスイッチがオンの期間、及び、前記第１のスイッチがオンからオフに遷移した後、前記出力部が静定するまでの期間に、前記第２のスイッチをオフに設定する
    ことを特徴とする撮像装置の駆動方法。
14. 請求項１乃至１２のいずれか１項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する信号処理装置と
    を有することを特徴とする撮像システム。
15. 移動体であって、
    請求項１乃至１２のいずれか１項に記載の撮像装置と、
    前記撮像装置の前記画素から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。

Images