CN102403232B - 一种用于场区总剂量抗辐射加固的工艺 - Google Patents

一种用于场区总剂量抗辐射加固的工艺 Download PDF

Info

Publication number
CN102403232B
CN102403232B CN201110386003XA CN201110386003A CN102403232B CN 102403232 B CN102403232 B CN 102403232B CN 201110386003X A CN201110386003X A CN 201110386003XA CN 201110386003 A CN201110386003 A CN 201110386003A CN 102403232 B CN102403232 B CN 102403232B
Authority
CN
China
Prior art keywords
layer
silicon dioxide
dose radiation
radiation hardening
total dose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110386003XA
Other languages
English (en)
Other versions
CN102403232A (zh
Inventor
吴建伟
肖志强
高向东
洪根深
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201110386003XA priority Critical patent/CN102403232B/zh
Publication of CN102403232A publication Critical patent/CN102403232A/zh
Application granted granted Critical
Publication of CN102403232B publication Critical patent/CN102403232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种用于场区总剂量抗辐射加固的工艺，其包括如下步骤：a、提供衬底，并所述衬底表面形成第一二氧化硅层；b、在上述第一二氧化硅层上设置复合材料层；c、对上述复合材料层进行刻蚀，形成场区隔离结构；d、淀积多晶硅，通过刻蚀所述多晶硅在场区上形成多晶硅条；e、通过在衬底表面形成多晶硅条表面离子注入形成源漏重掺杂区，所述源漏重掺杂区位于复合材料层的两侧。本发明采用非晶硅材料层和通过PECVD淀积第二二氧化硅层形成的复合材料层，具有抗辐射性能优良和良好的电学隔离特性，能够在大剂量的辐射条件下，抑制NMOS场管的开启电压漂移，提高集成电路的抗总剂量辐射能力；加工工艺简单，具有很强的操作性。

Description

一种用于场区总剂量抗辐射加固的工艺
技术领域
本发明涉及一种抗辐射加固工艺，尤其是一种用于场区总剂量抗辐射加固的工艺，具体地说是用于体硅CMOS和SOI（绝缘体上硅）材料的场区总剂量抗辐射加固工艺，属于集成电路的技术领域。
背景技术
在集成电路中，场区主要用于器件之间隔离作用，场区主要由SiO2介质构成，同时在场区上有多晶条通过，这个结构同集成电路中常规的MOS管结构非常相似，一般可以将其认为是由场区介质层作为栅氧结构的MOS管结构。这个MOS管结构通常被称为MOS场管，其拥有较高的开启电压（一般情况下达到电路工作电压2倍以上）。
在辐射环境下，MOS器件受辐射产生性能退化和失效，其主要原因为：二氧化硅层积累正电荷（即氧化物陷阱电荷）和二氧化硅界面上引入了界面陷阱电荷。二氧化硅层中的正空间电荷积累：当高能粒子穿过栅电极进入二氧化硅时，与原子发生碰撞，使之电离产生电子-空穴对。若栅电极相对于衬底为正偏压，在电场作用下，电子向栅极-SiO2界面运动，由于电子的寿命与迁移率之积渐大，除部分与空穴复合外，大部分离开SiO2层，被栅极收集。空穴由于其寿命和迁移率之积较小，在运动过程中不是与电子重新复合，就是被SiO2层中的空穴陷阱所捕获。由于Si-SiO2界面势垒高度很高，Si不能向SiO2中提供电子，这样就在Si-SiO2界面积累引起正的空间电荷层。由于上述原因导致Si/SiO2界面态产生和MOS场管开启电压漂移，通常情况NMOS场管开启电压减小失去隔离作用。
在传统的CMOS集成电路工艺中，场区介质通常由LOCOS（局部硅氧化）热氧化的二氧化硅所构成，其主要形成工艺流程图A-1~A-5所示：
（1）、第1步如图1所示，P型硅材料1先经过热氧化形成薄SiO2层2，然后采用LPCVD淀积（低压化学气相淀积）形成氮化硅层3；
（2）、第2步进行涂光刻胶4，曝光形成硅槽刻蚀窗口，并将窗口内通过LPCVD淀积的氮化硅层3刻蚀掉，如图2所示；
（3）、第3步如图3所示，进行湿氧氧化形成厚度0.5μm~0.9μm的热二氧化硅7，其作为场区隔离介质；
（4）、第4步如图4所示，LPCVD多晶硅淀积，多晶硅掺杂后，通过光刻腐蚀工艺在场区上形成掺杂多晶硅条5。
（5）、第5步如图5所示，通过离子注入工艺在场区的两边形成MOS源漏重掺杂区6。
通过以上主要的5个工艺过程形成了MOS场管结构。由于场区隔离介质使用热二氧化硅材料，在大剂量的辐射条件下产生大幅的开启电压漂移，最为显著的是NMOS场管的开启电压显著下降，甚至场管处于完全导通状态，失去了隔离性能。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种用于场区总剂量抗辐射加固的工艺，其工艺步骤简单，能使MOS场管在大剂量辐射条件下开启电压漂移量减小，保持隔离特性的有效性，安全可靠。
按照本发明提供的技术方案，一种用于场区总剂量抗辐射加固的工艺，所述总剂量抗辐射加固工艺包括如下步骤：
a、提供衬底，并所述衬底表面形成第一二氧化硅层；
b、在上述第一二氧化硅层上设置复合材料层，所述复合材料层为非晶硅材料层与第二二氧化硅层相交错分布形成，所述复合材料层通过非晶硅材料层与第一二氧化硅层相接触；
c、对上述复合材料层进行刻蚀，形成场区隔离结构；
d、对上述形成场区隔离结构的复合材料层上淀积多晶硅，对所述多晶硅掺杂后，通过刻蚀所述多晶硅在场区上形成多晶硅条；
e、通过在衬底表面形成多晶硅条表面离子注入形成源漏重掺杂区，所述源漏重掺杂区位于复合材料层的两侧。
所述非晶硅材料层通过LPCVD淀积或等离子溅射设置在第一二氧化硅层上。
在所述非晶硅材料层上通过PECVD淀积第二二氧化硅层，并通过多次的非晶硅材料层及第二二氧化硅层设置形成厚度为0.5μm~0.9μm的复合材料层。
所述复合材料层通过LPCVD进行多晶硅淀积。所述衬底的材料包括体硅或SOI硅。
所述非晶硅材料层的厚度为20~50nm。所述步骤d中，淀积得到多晶硅的厚度为300~500nm。
所述源漏重掺杂区在衬底内的结深为100~500nm。所述第一二氧化硅层的厚度为10~40nm。所述第一二氧化硅层通过热氧化形成于衬底的表面。
本发明的优点：采用非晶硅材料层和通过PECVD淀积第二二氧化硅层形成的复合材料层，具有抗辐射性能优良和良好的电学隔离特性，能够在大剂量的辐射条件下，抑制NMOS场管的开启电压漂移，提高集成电路的抗总剂量辐射能力；加工工艺简单，具有很强的操作性。
附图说明
图1~图5为常规MOS场管形成工艺示意图，其中：
图1是掩蔽层SiN/SiO2淀积示意图。
图2是场区光刻示意图。
图3是场区氧化示意图。
图4是LPCVD多晶和多晶条形成示意图。
图5是离子注入工艺形成重掺杂源漏示意图。
图6~图11为本发明场区总剂量抗辐射加固MOS场形成示意图，其中：
图6是形成第一二氧化硅层后的示意图。
图7是淀积非晶硅材料后的示意图。
图8是形成多层结构的非晶硅和第二二氧化硅层的复合材料层示意图。
图9是光刻腐蚀形成场区隔离示意图。
图10是LPCVD多晶硅和多晶条形成的示意图。
图11是离子注入工艺形成重掺杂源漏的示意图。
附图标记说明：1- P型硅材料1、2-薄SiO2层、3-氮化硅层、4-光刻胶、5-掺杂多晶硅条、6-MOS源漏重掺杂区、7-热二氧化硅、8-衬底、9-第一二氧化硅层、10-非晶硅材料层、11-复合材料层、12-场区隔离结构、13-多晶硅条及14源漏重掺杂区。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图6~图11所示：以N型MOS场管为例，本发明包括如下步骤：
a、提供衬底8，并所述衬底8表面形成第一二氧化硅层9；
如图6所示：所述衬底8采用P型硅材料，第一二氧化硅层9通过热氧化形成于衬底8上，衬底8的厚度为SEMI标准厚度，第一二氧化硅层9的厚度为10~40nm；
b、在上述第一二氧化硅层9上设置复合材料层11，所述复合材料层11为非晶硅材料层10与第二二氧化硅层相交错分布形成，所述复合材料层11通过非晶硅材料层10与第一二氧化硅层相接触；
如图7和图8所示：为形成复合材料层11，先在第一二氧化硅层9表面设置非晶硅材料层10，所述非晶硅材料层10通过LPCVD淀积（低压化学气相淀积）或等离子溅射于第一二氧化硅层9上；非晶硅材料层10的厚度为20~50nm；形成非晶硅材料层10后通过PECVD（Plasma Enhanced Chemical Vapor Deposition）淀积第二二氧化硅层，并通过多次非晶硅材料层10及第二二氧化硅层设置后形成交错分布状态的复合材料层11，所述复合材料层11的厚度为500~900nm；
c、对上述复合材料层11进行刻蚀，形成场区隔离结构12；
如图9所示：对所述复合材料层11进行光刻腐蚀时，需要根据复合材料层11进行复合材料的不同进行逐层腐蚀，同时保留场区上对应的复合材料层11，形成场区隔离结构12；
d、对上述形成场区隔离结构的复合材料层11上淀积多晶硅，对所述多晶硅掺杂后，通过刻蚀所述多晶硅在场区上形成多晶硅条13；
如图10所示：所述淀积多晶硅的厚度为300~500nm，多晶硅通过LPCVD淀积在复合材料层11上并覆盖于第一二氧化硅层9对应的表面；对所述多晶硅进行掺杂后，刻蚀形成场区隔离结构外的多晶硅，形成覆盖于复合材料层11上的多晶硅条13；
e、通过在衬底8形成多晶硅条5表面离子注入形成源漏重掺杂区14，所述源漏重掺杂区14位于复合材料层11的两侧；
如图11所示：所述离子注入形成源漏重掺杂区14，所述源漏重掺杂区14在衬底8内的结深为100~500nm；所述源漏重掺杂区14形成MOS结构的源极区及漏极区，源漏重掺杂区14延伸到多晶硅条13的下方，并与多晶硅条5相接触；通过上述步骤后，能够形成MOS场管结构。
采用本发明可以减少在大剂量辐射条件下，MOS场管的开启电压漂移量，使其在辐射后能够保持有较高的开启电压和电学隔离特性，从而使集成电路拥有良好的抗总剂量辐射性能。
采用非晶硅材料层10和通过PECVD淀积第二二氧化硅层形成的复合材料层11，具有抗辐射性能优良和良好的电学隔离特性，能够在大剂量的辐射条件下，抑制NMOS场管的开启电压漂移，提高集成电路的抗总剂量辐射能力；加工工艺简单，具有很强的操作性。

Claims (10)

1.一种用于场区总剂量抗辐射加固的工艺，其特征是，所述总剂量抗辐射加固工艺包括如下步骤：
（a）、提供衬底（8），并所述衬底（8）表面形成第一二氧化硅层（9）；
（b）、在上述第一二氧化硅层（9）上设置复合材料层（11），所述复合材料层（11）为非晶硅材料层（10）与第二二氧化硅层相交错分布形成，所述复合材料层（11）通过非晶硅材料层（10）与第一二氧化硅层（9）相接触；
（c）、对上述复合材料层（11）进行刻蚀，形成场区隔离结构（12）；
（d）、对上述形成场区隔离结构（12）的复合材料层（11）上淀积多晶硅，对所述多晶硅掺杂后，通过刻蚀所述多晶硅在场区上形成多晶硅条（13）；
（e）、通过在衬底（8）表面形成多晶硅条（13）表面离子注入形成源漏重掺杂区（14），所述源漏重掺杂区（14）位于复合材料层（11）的两侧。
2.根据权利要求1所述用于场区总剂量抗辐射加固的工艺，其特征是：所述非晶硅材料层（10）通过LPCVD淀积或等离子溅射设置在第一二氧化硅层（9）上。
3.根据权利要求2所述用于场区总剂量抗辐射加固的工艺，其特征是：在所述非晶硅材料层（10）上通过PECVD淀积第二二氧化硅层，并通过多次的非晶硅材料层（10）及第二二氧化硅层设置形成厚度为0.5μm~0.9μm的复合材料层（11）。
4.根据权利要求1所述用于场区总剂量抗辐射加固的工艺，其特征是：所述复合材料层（11）通过LPCVD进行多晶硅淀积。
5.根据权利要求1所述用于场区总剂量抗辐射加固的工艺，其特征是：所述衬底（8）的材料包括体硅或SOI硅。
6.根据权利要求2所述用于场区总剂量抗辐射加固的工艺，其特征是：所述非晶硅材料层（10）的厚度为20~50nm。
7.根据权利要求1所述用于场区总剂量抗辐射加固的工艺，其特征是：所述步骤（d）中，淀积得到多晶硅的厚度为300~500nm。
8.根据权利要求1所述用于场区总剂量抗辐射加固的工艺，其特征是：所述源漏重掺杂区（14）在衬底（8）内的结深为100~500nm。
9.根据权利要求1所述用于场区总剂量抗辐射加固的工艺，其特征是：所述第一二氧化硅层（9）的厚度为10~40nm。
10.根据权利要求1所述用于场区总剂量抗辐射加固的工艺，其特征是：所述第一二氧化硅层（9）通过热氧化形成于衬底（8）的表面。
CN201110386003XA 2011-11-29 2011-11-29 一种用于场区总剂量抗辐射加固的工艺 Active CN102403232B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110386003XA CN102403232B (zh) 2011-11-29 2011-11-29 一种用于场区总剂量抗辐射加固的工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110386003XA CN102403232B (zh) 2011-11-29 2011-11-29 一种用于场区总剂量抗辐射加固的工艺

Publications (2)

Publication Number Publication Date
CN102403232A CN102403232A (zh) 2012-04-04
CN102403232B true CN102403232B (zh) 2013-05-08

Family

ID=45885309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110386003XA Active CN102403232B (zh) 2011-11-29 2011-11-29 一种用于场区总剂量抗辐射加固的工艺

Country Status (1)

Country Link
CN (1) CN102403232B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035563B (zh) * 2012-12-29 2016-03-23 黄志强 一种新型绝缘硅复合材料及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930982A (zh) * 2010-07-07 2010-12-29 中国电子科技集团公司第五十八研究所 基于flotox结构的抗辐射eeprom存储单元结构
CN101982882A (zh) * 2010-09-29 2011-03-02 中国电子科技集团公司第五十八研究所 抗辐射eeprom存储阵列结构
CN201758125U (zh) * 2010-07-07 2011-03-09 中国电子科技集团公司第五十八研究所 基于flotox结构的抗辐射eeprom存储单元结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020009842A1 (en) * 2000-01-03 2002-01-24 Ming-Tsung Tung High-voltage device and method for manufacturing high-voltage device
JP4397012B2 (ja) * 2001-11-05 2010-01-13 独立行政法人 宇宙航空研究開発機構 孔型電極を有する半導体イメージセンサ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930982A (zh) * 2010-07-07 2010-12-29 中国电子科技集团公司第五十八研究所 基于flotox结构的抗辐射eeprom存储单元结构
CN201758125U (zh) * 2010-07-07 2011-03-09 中国电子科技集团公司第五十八研究所 基于flotox结构的抗辐射eeprom存储单元结构
CN101982882A (zh) * 2010-09-29 2011-03-02 中国电子科技集团公司第五十八研究所 抗辐射eeprom存储阵列结构

Also Published As

Publication number Publication date
CN102403232A (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
CN102751195A (zh) 横向晶体管及其制作方法
WO2017008331A1 (zh) Tft基板结构及其制作方法
CN105336779A (zh) Ldmos器件及其形成方法
CN101872763A (zh) 一种可减小衬底电流的ldmos器件及其制造方法
CN107424919A (zh) 一种低损伤介质栅及其制备方法
CN102403232B (zh) 一种用于场区总剂量抗辐射加固的工艺
WO2021169381A1 (zh) 一种优化电特性的dmos
CN102760761B (zh) 一种抗闩锁n型绝缘体上硅横向绝缘栅双极型晶体管
CN103022139A (zh) 带有绝缘埋层的半导体结构及其制备方法
CN101930940B (zh) 一种半导体浅沟槽隔离方法
CN102064111A (zh) 一种利用等离子体释放费米能级钉扎的方法
US11374123B2 (en) Trench gate semiconductor device and method for making the same
CN102074475A (zh) Mos器件及其形成方法
WO2013071650A1 (zh) 一种减小辐射产生电荷收集的cmos器件及其制备方法
CN102709296B (zh) 通过负电荷泵在背栅接负电压的soi/mos器件结构及制造方法
CN105870021A (zh) 金属氧化物半导体晶体管的制作方法
JPS61183969A (ja) 電界効果トランジスタ
CN102938418B (zh) 抑制辐射引起的背栅泄漏电流的soi器件及其制备方法
CN101266972A (zh) 提高mosfet抗单粒子辐照的方法及一种mosfet器件
CN111063729A (zh) 一种新型s栅soi抗总剂量辐照器件装置
CN109950306B (zh) 一种具有抗总剂量辐照的vdmos器件及其制作方法
CN105097458A (zh) 一种多晶硅薄膜的沉积方法
CN102623343B (zh) 半导体器件侧墙空洞层制备方法
CN103354207A (zh) 抗esd集成soi ldmos器件单元的制作方法
CN114664924B (zh) 一种抗辐射加固的半导体器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant