CN109950306B - 一种具有抗总剂量辐照的vdmos器件及其制作方法 - Google Patents

一种具有抗总剂量辐照的vdmos器件及其制作方法 Download PDF

Info

Publication number
CN109950306B
CN109950306B CN201910256413.9A CN201910256413A CN109950306B CN 109950306 B CN109950306 B CN 109950306B CN 201910256413 A CN201910256413 A CN 201910256413A CN 109950306 B CN109950306 B CN 109950306B
Authority
CN
China
Prior art keywords
layer
area
silicon dioxide
gate oxide
photoetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910256413.9A
Other languages
English (en)
Other versions
CN109950306A (zh
Inventor
高群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Hangxinyuan Integrated Circuit Technology Co ltd
Original Assignee
Zhejiang Hangxinyuan Integrated Circuit Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Hangxinyuan Integrated Circuit Technology Co ltd filed Critical Zhejiang Hangxinyuan Integrated Circuit Technology Co ltd
Priority to CN201910256413.9A priority Critical patent/CN109950306B/zh
Publication of CN109950306A publication Critical patent/CN109950306A/zh
Application granted granted Critical
Publication of CN109950306B publication Critical patent/CN109950306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种具有抗总剂量辐照VDMOS器件及其制作方法,包括复合栅氧化层、多晶硅栅电极和N‑外延层;复合栅氧化层包括二氧化硅层和氮化硅层,复合栅氧化层位于N‑外延层和多晶硅栅极之间;本发明提供具有双层复合栅氧结构的一种抗总剂量辐照的VDMOS器件及其制作方法。

Description

一种具有抗总剂量辐照的VDMOS器件及其制作方法
技术领域
本发明涉及MOS器件领域,更具体的说,它涉及一种具有抗总剂量辐照的VDMOS器件及其制作方法。
背景技术
功率VDMOS场效应晶体管(vertical double-diffused metal oxidesemiconductor)是上世纪八十年代发展起来的垂直于器件表面导电的功率器件,兼具双极器件和MOS晶体管的优点,而且没有双极器件的二次击穿。它具有开关速度快、驱动功率低、频率特性好、跨导线性度高、导通电阻低、热稳定性好等优点,广泛应用在各种电子设备中。这些优点使得VDMOS器件在航空航天、核工程等极端复杂环境下的应用也越来越广泛。
空间中存在大量的带电粒子和宇宙射线,核工程应用环境中会存在强辐射。这些带电粒子和高能射线会导致VDMOS器件的电性参数发生退化,称之为总剂量效应,主要表现有阈值电压降低、跨导降低、亚阈值电流增大、1/f噪声增加,严重的甚至导致元器件完全失效,大幅降低了器件的可靠性。而航空航天、核工程等应用环境往往要求VDMOS器件要具有极高的可靠性,否则可能会导致灾难性后果,因此VDMOS器件的抗辐照加固具有重大意义。目前我国航天发展需求迫切,但是VDMOS器件的抗辐照加固技术仍由国外垄断,我国的相对较为落后。卫星和宇宙飞船的某些关键核心电路的VDMOS器件仍依赖进口,价格昂贵并且被国外实施禁运,严重影响我国航天事业的发展。
总剂量辐照效应是由于高能粒子、高能射线进入到VDMOS器件时,会在栅氧化层中产生电子空穴对,其中电子的迁移率较高,能够迅速漂移出氧化层。而空穴迁移率较低,在栅极偏置电压的作用下逐渐向Si-SiO2界面移动,并被界面处的深能级陷阱所俘获,成为氧化层固定电荷。这相当于是在栅极增加了一个额外的电压源,表现在器件电性参数上是阈值电压出现了负向漂移。常规提高器件抗总剂量辐照性能的措施为减薄栅氧化层厚度,然而较薄的栅氧厚度会导致器件抗单粒子栅穿能力降低。
空间环境中除了粒子、高能射线外,也存在高能重离子。高能重离子入射VDMOS器件后,会在径迹上形成高浓度的电子空穴对,当VDMOS器件反偏时,空穴会在漏极偏压的作用下漂移至芯片栅极下方形成“空穴池”,“空穴池”电压超过栅介质的临界击穿电压时将会导致芯片栅氧击穿,使器件永久性的栅漏短路,这就是单粒子栅穿效应。提高器件抗单粒子栅穿能力的主要方法是增加栅氧化层厚度,这与提高器件抗总剂量辐照能力相矛盾,因此仅通过降低栅氧厚度无法制造出适合空间环境下应用的VDMOS器件。
发明内容
本发明克服了现有技术的不足,提供具有双层复合栅氧结构的一种抗总剂量辐照的VDMOS器件及其制作方法。
本发明的技术方案如下:
一种具有抗总剂量辐照VDMOS器件,包括复合栅氧化层、多晶硅栅电极和N-外延层;复合栅氧化层包括二氧化硅层和氮化硅层,复合栅氧化层位于N-外延层和多晶硅栅极之间。
进一步的,二氧化硅层设置在氮化硅层下面,N-外延层的上面,二氧化硅层的厚度为5~40nm,氮化硅层的厚度为20~100nm。
进一步的,二氧化硅层和氮化硅层完全分层设置。
一种具有抗总剂量辐照的VDMOS器件的制作方法,具体包括如下步骤:
101)选取衬底,外延生长N-外延层,对其清洗处理后进行热氧化生长场氧;
102)通过光刻、刻蚀技术形成分压环区、有源区;
103)在有源区按照光刻版上的图形进行光刻,形成Pbody区的注入区,在注入区注入硼离子,高温推进形成Pbody区;
104)在有源区通过热氧化形成一层二氧化硅栅氧化层,在二氧化硅栅氧化层上淀积一层氮化硅介质,与底部的二氧化硅共同形成复合栅氧化层;
105)在复合栅上淀积一层多晶硅,掺杂后通过光刻、刻蚀技术形成多晶硅栅;
106)按照光刻版上的图形进行光刻,形成P+注入区,在Pbody区注入硼离子,高温推进形成P+区;
107)按照光刻版上的图形进行光刻,形成N+注入区,在Pbody区注入砷离子形成N+源区;
108)在多晶硅栅电极上淀积二氧化硅介质层,刻蚀二氧化硅形成接触孔,然后进行正面金属化、钝化、刻蚀PAD区、减薄,最后进行背面金属化工艺,完成VDMOS器件制造。
进一步的,复合栅氧的二氧化硅层为器件有源区热氧化生长形成,氧化生长温度范围为750℃~950℃,氧化生长所需气体包括O2、H2、N2
进一步的,复合栅氧的氮化硅层为化学气相淀积形成,生长温度范围为200℃~400℃,所需气体为SiH4、NH3、Ar2
本发明机理如下:氮化硅与二氧化硅的界面能够形成较高的势垒,此势垒可以阻止氮化硅内空穴向Si-SiO2界面的跃迁,因此增加复合栅的氮化硅层厚度不会影响器件的抗总剂量能力。界面处俘获的空穴仅通过复合栅的底层二氧化硅获得,因此可以通过适当降低二氧化硅厚度来降低界面处俘获的空穴数量,同时可以增加复合栅的氮化硅层厚度以弥补所降低的二氧化硅栅氧厚度,保证复合栅的整体厚度,从而在提高器件抗总剂量能力的同时不会降低器件的抗单粒子栅穿能力。
本发明相比现有技术优点在于:本发明工艺简单,与传统VDMOS制造工艺相兼容。本发明采用的二氧化硅+氮化硅的复合栅氧结构,可以降低辐照产生的空穴向Si-SiO2界面的跃迁积累,提高了器件的抗总剂量辐照能力。本发明采用的复合栅氧较纯二氧化硅栅氧介电常数高,可以提高器件抗单粒子栅穿能力。传统抗辐照VDMOS器件在增强抗总剂量能力的同时会降低器件抗单粒子栅穿能力,而本发明克服了这种矛盾关系,实现了两者的共同优化。
附图说明
图1为本发明抗总剂量辐照的VDMOS器件结构示意图。
图中标识:金属化漏极1、N+衬底2、N-外延层3、Pbody区4、N+源区5、复合栅氧化层6、二氧化硅栅氧化层61、氮化硅层栅氧化层62、多晶硅7、绝缘层8、金属化源极电极9。
具体实施方式
下面详细描述本发明的实施方式,其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是,除非另外定义,这里使用的所有术语(包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样的定义,不会用理想化或过于正式的含义来解释。
下面结合附图和具体实施方式对本发明进一步说明。
本发明主要是在传统VDMOS的基础上,采用SiO2+SiN双层复合栅氧结构代替传统的单层SiO2栅氧,从而提高了VDMOS器件的抗总剂量辐照能力。传统VDMOS器件的结构其栅氧层采用的是二氧化硅,这层二氧化硅厚度较厚导致器件在辐照后电性参数退化严重。
本发明抗总剂量辐照的VDMOS器件,其基本结构如图1所示,包括N+衬底2,N-外延层3,Pbody区4、N+源区5、二氧化硅栅氧化层61、氮化硅层栅氧化层62、多晶硅7、绝缘层8、金属化源极电极9。本发明的栅氧为复合型栅氧,由底层20nm厚度的二氧化硅栅氧化层61和顶层80nm厚度的氮化硅层栅氧化层62组成。相较于传统的VDMOS器件,本发明复合栅氧的二氧化硅层厚度较小,因此具有较强的抗总剂量辐照能力。
本实施例的抗总剂量辐照的VDMOS器件,其制作方法与常规VDMOS器件大致相同,具体工艺流程如下表。
Figure BDA0002013862160000051
Figure BDA0002013862160000061
表1
衬底选用<100>晶向的N型衬底,掺砷,形成N+衬底2,其电阻率小于0.0035ohms-cm,衬底厚度为450um±10um。
外延生长N-外延层3,形成电阻率为1.9Ω.cm,其厚度为10.5um。
对衬底清洗处理后进行热氧化生长场氧化层,场氧化层厚度为800nm,温度为1050℃,采用湿氧氧化。
通过光刻进行分压环光刻,定义出分压环区,通过湿法腐蚀或干法腐蚀去掉分压环区的场氧化层,在分压环区注入窗口打开。其中采用湿法腐蚀时腐蚀液为F108腐蚀液,腐蚀时间12min30S。进行分压环区注入时,注入条件为B1180KeV1E14。分压环区进行退火推结,整个器件在高温扩散炉中进行退火,退火条件为1150℃下,进行90min时间左右。
通过光刻版进行衬底光刻,定义出有源区,并通过湿法腐蚀去掉有源区的场氧化层,将有源区窗口打开。其中,湿法腐蚀液为F108腐蚀液,腐蚀时间为12min30s。
通过光刻版上内容对有源区光刻,定义出Pbody区4,并进行注入,注入条件为B1160KeV 5E13。Pbody区4进行退火推结,整个器件在高温扩散炉中进行退火,退火条件为1100℃60min。
在相应区域N-外延层3上进行生长复合栅氧化层6,在900℃下干氧氧化形成二氧化硅栅氧化层61,二氧化硅栅氧化层61厚度在20nm±1nm。此步骤将会影响VDMOS器件的电性参数及抗辐照性能,因此是关键步骤,需要进行C-V检测,在线监控二氧化硅栅氧化层61厚度。再采用LPCVD淀积氮化硅,氮化硅厚度在80nm±1nm;即在二氧化硅栅氧化层61栅氧化层上淀积一层氮化硅介质,与底部的二氧化硅共同形成复合栅氧化层6。
在低温炉管中生长多晶硅7,多晶硅7厚度为600nm±10nm,并通过注入或者预扩散对多晶硅7进行掺杂,掺杂后通过光刻、刻蚀技术形成多晶硅电极。
按照光刻版上的图形进行光刻,形成P+注入区,在Pbody区4注入硼离子,高温推进形成P+区,注入条件为B11 60KeV 1E15。
按照光刻版上的图形进行光刻,形成N+注入区,在Pbody区4注入砷离子形成N+源区5,注入条件为As 60KeV 1E14。
采用化学气相淀积工艺淀积BPSG形成绝缘层8,其中气体源为SiH4、O2、PH3、B2H6,温度为400~430℃,淀积厚度为800nm。淀积完成后进行高温回流以平坦化,回流条件为850℃30min N2
通过光刻版进行接触孔区光刻,定义出接触孔,并进行刻蚀,将接触孔打开。接触孔刻蚀分为两个步骤,先进行300nm的湿法刻蚀,形成接触孔的上层碗口,然后再进行500nm的干法刻蚀进行打开。
通过物理溅射,在衬底正面淀积一层金属Al,Al层厚度为6um;根据光刻版上内容进行金属层光刻,定义出金属层区形成金属化源极电极9,并进行AL刻蚀。衬底表面淀积钝化层,钝化层由400nm的SiO2和600nm的SiN组成。
按照光刻版上的图形进行光刻,形成PAD区域,采用湿法腐蚀打开压点窗口,用以后续的打线封装。将衬底背面进行减薄,减薄至300um,并且背面进行金属化,在衬底背面形成复合金属层,复合金属层为200nm Ti+200nm Ni+1500nm Ag,形成金属化漏极1。
在上述VDMOS器件的制作过程中,复合栅氧化层6由底层20nm的二氧化硅和上层80nm的氮化硅构成,由于二氧化硅和氮化硅界面势垒的存在,阻隔了氮化硅内空穴向Si-SiO2界面的跃迁,因而本实施例的VDMOS器件与20nm纯二氧化硅栅氧VDMOS器件的抗总剂量辐照能力一致,但抗总剂量能力更强。同时,本实施例的总体栅氧厚度为100nm,其抗单粒子栅穿能力超过100nm纯二氧化硅栅氧VDMOS器件。本发明通过采用复合栅氧结构解决了传统栅氧结构在提高抗总剂量辐照能力的同时无法保证器件抗单粒子栅穿能力的难题。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明构思的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明保护范围内。

Claims (2)

1.一种具有抗总剂量辐照的VDMOS器件的制作方法,其特征在于,具体包括如下步骤:
101)选取<100>晶向的Si基N型衬底,掺砷,外延生长N-外延层,对其清洗处理后进行热氧化生长场氧;
102)通过光刻、刻蚀技术形成分压环区、有源区;
103)在有源区按照光刻版上的图形进行光刻,形成Pbody区的注入区,在注入区注入硼离子,高温推进形成Pbody区;
104)在有源区通过热氧化形成一层二氧化硅栅氧化层,在二氧化硅栅氧化层上淀积一层氮化硅介质,与底部的二氧化硅共同形成复合栅氧化层;
105)在复合栅氧化层上淀积一层多晶硅,掺杂后通过光刻、刻蚀技术形成多晶硅栅;
106)按照光刻版上的图形进行光刻,形成P+注入区,在Pbody区注入硼离子,高温推进形成P+区;
107)按照光刻版上的图形进行光刻,形成N+注入区,在Pbody区注入砷离子形成N+源区;
108)在多晶硅栅电极上淀积二氧化硅介质层,刻蚀二氧化硅形成接触孔,然后进行正面金属化、钝化、刻蚀PAD区、减薄,最后进行背面金属化工艺,完成VDMOS器件制造;
其中,二氧化硅栅氧化层为器件有源区热氧化生长形成,氧化生长温度范围为750℃~950℃,氧化生长所需气体包括O2、H2、N2
制作的具有抗总剂量辐照VDMOS器件包括复合栅氧化层、多晶硅栅电极和N-外延层;复合栅氧化层包括二氧化硅层和氮化硅层,复合栅氧化层位于N-外延层和多晶硅栅极之间;
其中,N-外延层通过对<100>晶向的Si基N型衬底掺砷并外延生长得到,二氧化硅层设置在氮化硅层下面,N-外延层的上面,二氧化硅层和氮化硅层完全分层设置,二氧化硅层的厚度为5~40nm,氮化硅层的厚度为20~100nm。
2.根据权利要求1所述的一种具有抗总剂量辐照的VDMOS器件的制作方法,其特征在于,氮化硅层为化学气相淀积形成,生长温度范围为200℃~400℃,所需气体为SiH4、NH3、Ar2
CN201910256413.9A 2019-04-01 2019-04-01 一种具有抗总剂量辐照的vdmos器件及其制作方法 Active CN109950306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910256413.9A CN109950306B (zh) 2019-04-01 2019-04-01 一种具有抗总剂量辐照的vdmos器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910256413.9A CN109950306B (zh) 2019-04-01 2019-04-01 一种具有抗总剂量辐照的vdmos器件及其制作方法

Publications (2)

Publication Number Publication Date
CN109950306A CN109950306A (zh) 2019-06-28
CN109950306B true CN109950306B (zh) 2020-12-11

Family

ID=67013383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910256413.9A Active CN109950306B (zh) 2019-04-01 2019-04-01 一种具有抗总剂量辐照的vdmos器件及其制作方法

Country Status (1)

Country Link
CN (1) CN109950306B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079310A (ja) * 2003-08-29 2005-03-24 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
US8952462B2 (en) * 2010-02-05 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming a gate
CN202153519U (zh) * 2011-08-06 2012-02-29 深圳市稳先微电子有限公司 一种vdmos栅源侧台保护功率器件
CN102779852B (zh) * 2012-07-18 2014-09-10 电子科技大学 一种具有复合栅介质结构的SiC VDMOS器件
CN104576398B (zh) * 2014-12-12 2018-04-10 北京时代民芯科技有限公司 一种具有抗辐照性能的vdmos器件制造方法
CN106033776B (zh) * 2015-03-18 2019-03-15 北大方正集团有限公司 一种vdmos器件的制作方法及vdmos器件
CN104952917B (zh) * 2015-07-03 2018-11-23 电子科技大学 一种碳化硅vdmos器件

Also Published As

Publication number Publication date
CN109950306A (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
CN102694009B (zh) 半导体器件及其制造方法
CN105679816B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
WO2023142393A1 (zh) 集成高速续流二极管的碳化硅分离栅mosfet及制备方法
CN105870179B (zh) 一种沟槽栅电荷存储型rc-igbt及其制造方法
WO2021196605A1 (zh) 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法
CN105047721A (zh) 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法
CN111463283B (zh) 集成启动管、采样管和二极管的dmos结构及其制备方法
CN110350035A (zh) SiC MOSFET功率器件及其制备方法
CN114823911B (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
CN105140283A (zh) 一种碳化硅MOSFETs功率器件及其制作方法
CN113571584A (zh) 一种SiC MOSFET器件及其制备方法
CN104576398B (zh) 一种具有抗辐照性能的vdmos器件制造方法
CN107275406A (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN102088020B (zh) 功率mos晶体管内集成肖特基二极管的器件及制造方法
CN117497600B (zh) 超结碳化硅晶体管的结构、制造方法及电子设备
CN117476774B (zh) 垂直型碳化硅晶体管的结构、制造方法及电子设备
CN114300539A (zh) 一种辐射加固的ldmos器件结构及制备方法
CN108598151A (zh) 能提高耐压能力的半导体器件终端结构及其制造方法
CN111653616A (zh) 一种igbt器件结构及其制备方法
CN109950306B (zh) 一种具有抗总剂量辐照的vdmos器件及其制作方法
CN111384154A (zh) 抗辐照双极器件
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
CN113270423B (zh) 一种抗辐射soi器件及制造方法
CN115425079A (zh) 一种沟槽型双层栅功率器件及其制造方法
CN106057906B (zh) 一种具有p型埋层的积累型dmos

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Gao Qun

Inventor before: Gao Qun

Inventor before: Chen Hua

Inventor before: Mo Jiongjiong

GR01 Patent grant
GR01 Patent grant